JPH06310565A - フリップチップボンディング方法 - Google Patents

フリップチップボンディング方法

Info

Publication number
JPH06310565A
JPH06310565A JP5093021A JP9302193A JPH06310565A JP H06310565 A JPH06310565 A JP H06310565A JP 5093021 A JP5093021 A JP 5093021A JP 9302193 A JP9302193 A JP 9302193A JP H06310565 A JPH06310565 A JP H06310565A
Authority
JP
Japan
Prior art keywords
bumps
bump
bonding
view
bonding method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5093021A
Other languages
English (en)
Inventor
Yoshio Watanabe
渡▲辺▼芳夫
Masahiro Tanaka
昌弘 田中
Toshiyuki Ueda
敏之 上田
Kazuo Ozaki
一男 尾▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5093021A priority Critical patent/JPH06310565A/ja
Publication of JPH06310565A publication Critical patent/JPH06310565A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 フリップチップボンディング方法に係り、と
くにハイブリッド型赤外線検知素子の光電変換部と信号
処理部とのバンプ接合方法に関し、バンプ接合時に接合
ずれを生じないことを目的とする。 【構成】 互いに接合する一方の電極にバンプ1aを形成
し、該電極に対応する他方の電極の前記バンプ1aの中心
から離隔した円周上の等分割位置にあって前記バンプ1a
の平面視外周部に一部が重なるバンプ2aを形成し、突き
合わせ接合するように構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、フリップチップボンデ
ィング方法に係り、とくにハイブリッド型赤外線検知素
子の光電変換部と信号処理回路部とのバンプ接合方法に
関する。
【０００２】例えば、ハイブリッド型の赤外線検知素子
は一対のウエーハ基板に互いに対応し形成した光電変換
部と信号処理回路部とからなり、それぞれの電極に形成
したバンプを接合し組み立てている。
【０００３】しかし、電極に対するバンプのアライメン
トが悪いと加圧接合の際、バンプの形状が崩れて接合ず
れを起こすため、確実な接合方法が要望されている。
【０００４】
【従来の技術】図５は従来の接合方法を示す要部側断面
図である。図示するように、約10ｍｍ角のウエーハ基板
(CdTe)100 上にエピタキシャル成長したエピ結晶（HgCd
Te）でなる光電変換素子（図示略）とその電極とを列設
した光電変換部と、他方のウエーハ基板(Si)101 上に前
記光電変換素子に対応した信号処理回路（図示略）とそ
の電極とを列設した信号処理回路部とを形成し、それぞ
れの電極上にインジュウム(In)でなるバンプ100a,101a
を１個宛、形成した後、位置決めされた一方のウエーハ
基板（信号処理回路部）100 の上に、真空チャック（図
示略）で保持した他方のウエーハ基板（光電変換部）10
1 を持ってきて位置合わせし、両バンプ100a,101a 同士
を突き合わせて加圧接合し、ハイブリッド型の赤外線検
知素子に組み立てている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな上記接合方法によれば、加圧接合の際にウエーハ基
板を正確に位置合わせしても、図６の要部側断面図に示
すように対向するバンプ100a,101a の中心が互いに一方
向にずれていると、円柱突起状に形成したバンプは軟ら
かいためバンプが片潰れし、片潰れの際に加圧方向に対
し横（斜め）矢印方向に方向の分力が生じ、真空チャッ
クが保持したウエーハ基板101 を解放すると分力で接合
ずれＤができてしまうといった問題があった。
【０００６】上記問題点に鑑み、本発明はバンプ接合時
に接合ずれを生じないフリップチップボンディング方法
を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明のフリップチップボンディング方法において
は、互いに接合する一方の電極にバンプを形成し、該電
極に対応する他方の電極の前記バンプの中心から離隔し
た円周上の等分割位置にあって前記バンプの平面視外周
部に一部が重なるバンプを形成し、突き合わせ接合する
ように構成する。
【０００８】
【作用】接合する一方のバンプに対し、他方の複数のバ
ンプは前記一方のバンプを基準にして平面視外周部の等
分割した位置に一部が重なるように形成しているため、
加圧接合の際に生じる横方向の力を互いに相殺すること
ができ、横方向の力による接合ずれを少なくすることが
できる。
【０００９】
【実施例】以下、図面に示した実施例に基づいて本発明
の要旨を詳細に説明する。図１(a),(b),(c) は第１の実
施例の接合を示す要部側断面図及びその透視平面図であ
る。図１の(a) 図は接合前の要部側断面図、(b) 図は
(a) 図のバンプ配置の要部透視平面図、(c) 図は接合後
の要部側断面図を示す。
【００１０】図１の(a) 図において、約10ｍｍ角のカド
ミウムテルル(CdTe)でなるウエーハ基板１上にエピタキ
シャル成長したエピ結晶（HgCdTe）でなる光電変換素子
（図示略）とその電極（ｎ+ 層で図示略）とを列設して
光電変換部を形成し、また他方のシリコン(Si)でなるウ
エーハ基板２上に光電変換素子に対応した信号処理回路
（図示略）とその電極（ｎ+ 層で図示略）とを列設して
信号処理回路部を形成する。
【００１１】そして、図１の(b) 図に示すように、一方
のウエーハ基板（光電変換部）１の電極上にインジュウ
ム(In)でなる直径20μｍのバンプ1aを１個宛、形成し、
他方のウエーハ基板（信号処理回路部）２の電極上に
は、前記バンプ1aの平面視外周部に一部が重なるように
該バンプ1aの中心から離隔した円周上を等分割（図は４
分割）したそれぞれの位置に複数個（図は４個の場合
で、中心を結ぶ線は正方形を示す）のInでなる直径15μ
ｍのバンプ2aを形成する。
【００１２】つぎに図１の(c) 図において、従来同様に
一方のウエーハ基板１を真空チャック（図示略）で保持
し、位置決めされた他方のウエーハ基板２の上に持って
きて位置合わせし、両バンプ1a,2a 同士を突き合わせ加
圧接合する。
【００１３】このように、一方の光電変換部の電極に形
成したバンプに対し、他方の信号処理回路部の電極に形
成した複数のバンプは、相手のバンプ中心から離隔した
円周上の等分割した位置にあって、しかもそれぞれのバ
ンプの一部が相手のバンプの平面視外周部の等分割位置
に重なるように予め、偏心させてあることにより、加圧
接合の際に生じる横方向の力を互いに相殺することがで
きるため、光電変換部と信号変換回路部との接合ずれを
少なくすることができる。また同時に、バンプの接合面
積が増加するため、接合強度も強化することができる。
【００１４】なお、上記実施例では複数のバンプを、正
方形を形成する４個としたが、正３角形を含む正多角形
を形成するＮ個でもよい。また、接合側の光電変換部の
電極に１個、被接合側の信号変換回路部の電極に複数個
を形成したが、その逆の関係でも良く、また一対の電極
に対し１対Ｎ個でなくＮ対Ｎ個にして互いに横方向の力
を相殺するように偏心させ形成してもよい。
【００１５】つぎの図２(a),(b),(c) は第２の実施例の
接合状態を示す要部側断面図及びその透視平面図であ
る。図２の(a) 図は接合前の要部側断面図、(b) 図は
(a) 図のバンプ配置の要部透視平面図、(c) 図は接合後
の要部側断面図を示す。
【００１６】図２の(a) 図において、対向するウエーハ
基板1,2 の互いに接合する一対の電極に、互いに対向す
る直径15μｍのバンプ1b,2b を形成するが、一方のバン
プ1bを基準にして相手他方のバンプ2bは図２の(b) 図に
示すように互いに不均等に分散配置する。即ち、約３μ
ｍ程度偏心方向をあらゆる方向にランダムに偏心させて
全体で横方向の力を相殺するように配置する。
【００１７】つぎに図２の(c) 図において、対向するバ
ンプ1b,2b 同士を突き合わせ加圧接合する。なお、直径
15μｍのバンプ1bに対し、約３μｍ程の偏心量は図示し
ない光電変換素子の配列ピッチ30μｍの1/10程度である
ため、短絡接合などの恐れはない。
【００１８】この第２の実施例の場合は、対向するバン
プを所定寸法内で偏心させ、互いに全方位方向に不均等
に分散配置するため、バンプに多少の対向ずれが生じて
も、また接合時に横方向の力が生じても互いに相殺され
て接合ずれを少なくすることができる。
【００１９】つぎの図３(a),(b) は第３の実施例の接合
状態を示す要部側断面図である。図３の(a) 図は接合前
を示し、図３の(b) 図は接合後を示す。図３の(a) 図に
おいて、対向するウエーハ基板1,2 の互いに接合する一
対の電極に、互いに対向するバンプ1c,2c を形成する
が、両バンプ1c,2c の先端接合面をとくに互いに嵌まり
合う凹、凸部1c-1,2c-1 を形成する。
【００２０】つぎに図３の(b) 図において、対向するバ
ンプ1c,2c 同士を突き合わせ凹部1c-1に凸部2c-1を陥入
するようにして加圧接合する。この第３の実施例の場合
は、バンプの先端を互いに嵌まり合う凹凸形状にしてい
るため、バンプに多少の対向ずれが生じても接合時の加
圧力によりバンプの凹凸部が自発的にセンタリングして
接合ずれを少なくすることができる。なお、凹凸部は上
下逆にしてどちら側のバンプに形成しても、またバンプ
列に上下交互に形成してもよく同様の作用、効果を発揮
する。
【００２１】つぎの図４(a),(b) は第４の実施例の接合
状態を示す要部側断面図である。図４の(a) 図は接合前
を示し、図４の(b) 図は接合後を示す。図４の(a) 図に
おいて、対向するウエーハ基板1,2 の各電極上に形成し
た複数のバンプ接合領域Ａを囲撓する形でそれぞれのウ
エーハ基板1,2 の周縁部に互いに嵌め合う一対のダミー
バンプ1e,2e （斜線部分）を枠形に形成する。
【００２２】つぎに図４の(b) 図において、複数のバン
プ1d,2d 同士を突き合わせるとともに、ダミーバンプ1
e,2e を互いに嵌合させて加圧接合（フリップチップボ
ンディング）する。
【００２３】この第４の実施例の場合は、接合加圧時に
ダミーバンプが嵌合し位置ずれを規制するため、接合ず
れを少なくすることができる。また、ダミーバンプの接
合を真空容器内で行えば、内部のバンプ接合領域空間を
真空に保持することができる。
【００２４】
【発明の効果】以上、詳述したように本発明によれば、
接合ずれを少なくすることができるため、信頼度の高い
ハイブリッド型の多画素化された赤外線検知器を提供す
ることができるといった産業上極めて有用な効果を発揮
する。
【図面の簡単な説明】
【図１】 本発明による第１の実施例の接合を示す要部
側断面図及びその透視平面図
【図２】 本発明による第２の実施例の接合を示す要部
側断面図及びその透視平面図
【図３】 本発明による第３の実施例の接合を示す要部
側断面図
【図４】 本発明による第４の実施例の接合を示す要部
側断面図
【図５】 従来技術による接合を示す要部側断面図
【図６】 図５の接合ずれを示す要部側断面図
【符号の説明】
１はウエーハ基板（光電変換部） ２はウエーハ基板（信号処理回路部） 1a,1b,1c,1d はバンプ（ウエーハ基板１側の） 2a,2b,2c,2d はバンプ（ウエーハ基板２側の） 1eはダミーバンプ（ウエーハ基板１側の） 2eはダミーバンプ（ウエーハ基板２側の）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 尾▲崎▼ 一男 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 互いに接合する一方の電極にバンプ(1a)
    を形成し、該電極に対応する他方の電極の前記バンプ(1
    a)の中心から離隔した円周上の等分割位置にあって前記
    バンプ(1a)の平面視外周部に一部が重なるバンプ(2a)を
    形成し、突き合わせ接合することを特徴とするフリップ
    チップボンディング方法。
  2. 【請求項２】 互いに接合する一方の電極にバンプ(1b)
    を形成し、該バンプ(1b)を基準にしてその平面視外周部
    に一部が重なるように他方の電極にバンプ(2b)を互いに
    不均等に分散形成し、突き合わせ接合することを特徴と
    するフリップチップボンディング方法。
  3. 【請求項３】 互いに接合する一方の電極と該電極に対
    応する他方の電極とに、互いに対向し且つ先端接合面が
    互いに嵌まり合う凹、凸部(1c-1,2c-1) を有するバンプ
    (1c,2c) を形成し、突き合わせ接合することを特徴とす
    るフリップチップボンディング方法。
  4. 【請求項４】 複数のバンプ接合領域（Ａ）を囲撓し且
    つ互いに嵌め合う一対のダミーバンプ(1e,2e) を形成し
    前記複数のバンプ(1e,2e) を突き合わせ接合すると共に
    該ダミーバンプ(1e,2e) を嵌め合わせ接合することを特
    徴とするフリップチップボンディング方法。
  5. 【請求項５】 請求項４記載のダミーバンプ(1e,2e) を
    真空内で接合して内部のバンプ接合領域空間を真空に保
    持することを特徴とするフリップチップボンディング方
    法。
JP5093021A 1993-04-20 1993-04-20 フリップチップボンディング方法 Withdrawn JPH06310565A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5093021A JPH06310565A (ja) 1993-04-20 1993-04-20 フリップチップボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5093021A JPH06310565A (ja) 1993-04-20 1993-04-20 フリップチップボンディング方法

Publications (1)

Publication Number Publication Date
JPH06310565A true JPH06310565A (ja) 1994-11-04

Family

ID=14070838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5093021A Withdrawn JPH06310565A (ja) 1993-04-20 1993-04-20 フリップチップボンディング方法

Country Status (1)

Country Link
JP (1) JPH06310565A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148495A (ja) * 1994-11-25 1996-06-07 Fujitsu Ltd 半導体装置及びその製造方法、半導体装置におけるバンプ密着性評価方法
JP2001093935A (ja) * 1999-09-20 2001-04-06 Rohm Co Ltd 半導体装置およびそれに用いる半導体チップ
US6462420B2 (en) * 1999-02-12 2002-10-08 Rohm Co., Ltd. Semiconductor chip and semiconductor device having a chip-on-chip structure
JP2006156544A (ja) * 2004-11-26 2006-06-15 Denso Corp 基板の実装構造およびその実装方法
JP2006186091A (ja) * 2004-12-27 2006-07-13 Mitsubishi Heavy Ind Ltd 半導体装置及びその製造方法
JP2006210591A (ja) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006318974A (ja) * 2005-05-10 2006-11-24 Toshiba Components Co Ltd バンプ構造を用いた半導体素子及びその製造方法
WO2006126361A1 (ja) * 2005-05-24 2006-11-30 Matsushita Electric Industrial Co., Ltd. ハンダバンプ形成方法および半導体素子の実装方法
JP2007043065A (ja) * 2005-06-28 2007-02-15 Fujitsu Ltd 半導体装置
JP2007266555A (ja) * 2006-03-30 2007-10-11 Denso Corp バンプ接合体の製造方法
JP2007324386A (ja) * 2006-06-01 2007-12-13 Fujitsu Ltd 半導体装置、およびその製造方法
WO2009078229A1 (ja) * 2007-12-18 2009-06-25 Alps Electric Co. Ltd. 半導体装置およびその製造方法
JP2011508451A (ja) * 2007-12-28 2011-03-10 フリースケール セミコンダクター インコーポレイテッド 収容部を有する三次元半導体ダイ構造及び方法
JP2011129824A (ja) * 2009-12-21 2011-06-30 Fujitsu Ltd 電子装置の製造方法及び電子部品製造装置
JP2011211042A (ja) * 2010-03-30 2011-10-20 Fujitsu Ltd 電子デバイス
JP2013115135A (ja) * 2011-11-25 2013-06-10 Internatl Business Mach Corp <Ibm> 複数のチップ間の高精度アライメントに利用するスタッドの組合せの作成
JP2018195664A (ja) * 2017-05-16 2018-12-06 富士通株式会社 半導体装置及びその製造方法
JP2018195673A (ja) * 2017-05-16 2018-12-06 富士通株式会社 バンプ及びその形成方法、並びに基板
JP2020149992A (ja) * 2019-03-11 2020-09-17 浜松ホトニクス株式会社 半導体装置及び半導体装置の製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148495A (ja) * 1994-11-25 1996-06-07 Fujitsu Ltd 半導体装置及びその製造方法、半導体装置におけるバンプ密着性評価方法
US6462420B2 (en) * 1999-02-12 2002-10-08 Rohm Co., Ltd. Semiconductor chip and semiconductor device having a chip-on-chip structure
JP2001093935A (ja) * 1999-09-20 2001-04-06 Rohm Co Ltd 半導体装置およびそれに用いる半導体チップ
JP2006156544A (ja) * 2004-11-26 2006-06-15 Denso Corp 基板の実装構造およびその実装方法
JP2006186091A (ja) * 2004-12-27 2006-07-13 Mitsubishi Heavy Ind Ltd 半導体装置及びその製造方法
JP2006210591A (ja) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4573657B2 (ja) * 2005-01-27 2010-11-04 パナソニック株式会社 半導体装置及びその製造方法
JP2006318974A (ja) * 2005-05-10 2006-11-24 Toshiba Components Co Ltd バンプ構造を用いた半導体素子及びその製造方法
US7611040B2 (en) 2005-05-24 2009-11-03 Panasonic Corporation Method for forming solder bump and method for mounting semiconductor device using a solder powder resin composition
WO2006126361A1 (ja) * 2005-05-24 2006-11-30 Matsushita Electric Industrial Co., Ltd. ハンダバンプ形成方法および半導体素子の実装方法
JP2007043065A (ja) * 2005-06-28 2007-02-15 Fujitsu Ltd 半導体装置
JP4661657B2 (ja) * 2006-03-30 2011-03-30 株式会社デンソー バンプ接合体の製造方法
JP2007266555A (ja) * 2006-03-30 2007-10-11 Denso Corp バンプ接合体の製造方法
JP2007324386A (ja) * 2006-06-01 2007-12-13 Fujitsu Ltd 半導体装置、およびその製造方法
WO2009078229A1 (ja) * 2007-12-18 2009-06-25 Alps Electric Co. Ltd. 半導体装置およびその製造方法
JP2011508451A (ja) * 2007-12-28 2011-03-10 フリースケール セミコンダクター インコーポレイテッド 収容部を有する三次元半導体ダイ構造及び方法
JP2011129824A (ja) * 2009-12-21 2011-06-30 Fujitsu Ltd 電子装置の製造方法及び電子部品製造装置
JP2011211042A (ja) * 2010-03-30 2011-10-20 Fujitsu Ltd 電子デバイス
JP2013115135A (ja) * 2011-11-25 2013-06-10 Internatl Business Mach Corp <Ibm> 複数のチップ間の高精度アライメントに利用するスタッドの組合せの作成
JP2018195664A (ja) * 2017-05-16 2018-12-06 富士通株式会社 半導体装置及びその製造方法
JP2018195673A (ja) * 2017-05-16 2018-12-06 富士通株式会社 バンプ及びその形成方法、並びに基板
JP2020149992A (ja) * 2019-03-11 2020-09-17 浜松ホトニクス株式会社 半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPH06310565A (ja) フリップチップボンディング方法
KR101452601B1 (ko) 칩 커넥터
US6429036B1 (en) Backside illumination of CMOS image sensor
KR101090616B1 (ko) 칩간 콘택 분리
KR101224299B1 (ko) 칩간 접속부
CN104733486B (zh) 图像传感器器件及其制造方法和半导体器件制造方法
KR101088546B1 (ko) 백-투-프론트 비어 프로세스
US9390974B2 (en) Back-to-back stacked integrated circuit assembly and method of making
KR101015926B1 (ko) 전자 칩 콘택 구조
JP4064347B2 (ja) 測色の向上したカラー画像センサ及びその製造方法
US20050253274A1 (en) Semiconductor device of chip-on-chip structure, assembling process therefor, and semiconductor chip to be bonded to solid surface
US20090032925A1 (en) Packaging with a connection structure
KR101191523B1 (ko) 칩 커넥터
TW200816421A (en) Chip package, chip structure and manufacturing process thereof
KR20080018895A (ko) 액티브 패키징
KR101419548B1 (ko) 포스트 및 관통 접속부
CN106024819B (zh) Cmos图像传感器的晶圆级封装方法
TWI559477B (zh) 縮短支撐柱之金屬柱銲接晶片連接結構
JP2020150004A (ja) パッケージ及びパッケージの製造方法
KR101168786B1 (ko) 칩 커넥터
US4935627A (en) Electrical interconnection apparatus for achieving precise alignment of hybrid components
TWI588946B (zh) 背對背堆疊積體電路總成及製造方法
JPH07249732A (ja) 半導体素子の接合方法
JP3321427B2 (ja) 半導体装置
JP2000243902A (ja) チップオンチップ用の半導体チップおよびチップオンチップの重ね合わせ方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000704