JP2000243902A - チップオンチップ用の半導体チップおよびチップオンチップの重ね合わせ方法 - Google Patents
チップオンチップ用の半導体チップおよびチップオンチップの重ね合わせ方法Info
- Publication number
- JP2000243902A JP2000243902A JP11047078A JP4707899A JP2000243902A JP 2000243902 A JP2000243902 A JP 2000243902A JP 11047078 A JP11047078 A JP 11047078A JP 4707899 A JP4707899 A JP 4707899A JP 2000243902 A JP2000243902 A JP 2000243902A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- child
- chips
- parent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】親チップ１の表面１１に子チップ２Ａ，２Ｂを
重ね合わせて接合する際に、子チップ２Ａ，２Ｂを正し
く位置決めすること。 【解決手段】親チップ１の表面１１に、子チップ２Ａ，
２Ｂを重ね合わせるための位置決め基準目印９０ａ，９
０ｂを設ける。位置決め基準目印９０ａ，９０ｂは、そ
れぞれ、子チップ２Ａ，２Ｂを重ね合わせた際に、子チ
ップ２Ａ，２Ｂの電極が接合されるべき電極１３Ａ，１
３Ｂと所定の関係位置に設けられている。 【効果】位置決め基準目印９０ａ，９０ｂを基準にして
子チップ２Ａ，２Ｂを位置決めすると、子チップ２Ａ，
２Ｂの電極と親チップ１の所定の電極１３Ａ，１３Ｂと
を正しく位置合わせできる。また、親チップ１の表面１
１上における子チップ２Ａ，２Ｂの重ね合わせ位置が明
確になり、誤った位置への重ね合わせが防止できる。
重ね合わせて接合する際に、子チップ２Ａ，２Ｂを正し
く位置決めすること。 【解決手段】親チップ１の表面１１に、子チップ２Ａ，
２Ｂを重ね合わせるための位置決め基準目印９０ａ，９
０ｂを設ける。位置決め基準目印９０ａ，９０ｂは、そ
れぞれ、子チップ２Ａ，２Ｂを重ね合わせた際に、子チ
ップ２Ａ，２Ｂの電極が接合されるべき電極１３Ａ，１
３Ｂと所定の関係位置に設けられている。 【効果】位置決め基準目印９０ａ，９０ｂを基準にして
子チップ２Ａ，２Ｂを位置決めすると、子チップ２Ａ，
２Ｂの電極と親チップ１の所定の電極１３Ａ，１３Ｂと
を正しく位置合わせできる。また、親チップ１の表面１
１上における子チップ２Ａ，２Ｂの重ね合わせ位置が明
確になり、誤った位置への重ね合わせが防止できる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体チップの
表面に半導体チップを重ね合わせるように、複数の半導
体チップを２層の積層構造に接合するいわゆるチップオ
ンチップ用の半導体チップおよびその重ね合わせ方法に
関する。
表面に半導体チップを重ね合わせるように、複数の半導
体チップを２層の積層構造に接合するいわゆるチップオ
ンチップ用の半導体チップおよびその重ね合わせ方法に
関する。
【０００２】
【従来の技術】半導体装置において、小型化や高集積化
を目指すために、従来の２次元構造から３次元構造に向
かう提案がされている。ところが、連続した製造プロセ
スで３次元構造の半導体装置を形成しようとすると、歩
留りが悪く、困難なことが多い。
を目指すために、従来の２次元構造から３次元構造に向
かう提案がされている。ところが、連続した製造プロセ
スで３次元構造の半導体装置を形成しようとすると、歩
留りが悪く、困難なことが多い。
【０００３】そこで、本願の発明者等は、半導体チップ
の表面と半導体チップとの表面を重ね合わせるように、
複数の半導体チップを２層の積層構造に接合する、いわ
ゆるチップオンチップ構造の半導体チップの実用化を研
究してきた。
の表面と半導体チップとの表面を重ね合わせるように、
複数の半導体チップを２層の積層構造に接合する、いわ
ゆるチップオンチップ構造の半導体チップの実用化を研
究してきた。
【０００４】
【発明が解決しようとする課題】半導体チップに対して
半導体チップを重ね合わせる場合、たとえば相対的に大
きな親チップの表面に相対的に小さな子チップを重ね合
わせる場合、両者の相対位置から子チップの座標を決め
て位置合わせ（アライメント）を行うのが一般的であ
る。
半導体チップを重ね合わせる場合、たとえば相対的に大
きな親チップの表面に相対的に小さな子チップを重ね合
わせる場合、両者の相対位置から子チップの座標を決め
て位置合わせ（アライメント）を行うのが一般的であ
る。
【０００５】ところが、半導体チップの外形寸法は、ダ
イシング（切断）時のばらつき等によって一定ではな
い。このため、親チップおよび子チップの外形寸法に基
づく相対位置にはずれや誤差が生じることが多い。重ね
合わせようとする親チップおよび子チップの相対位置に
ずれや誤差があると、両半導体チップの電極同士が接触
しないことがあり、電気導通の不良が生じるという課題
があった。
イシング（切断）時のばらつき等によって一定ではな
い。このため、親チップおよび子チップの外形寸法に基
づく相対位置にはずれや誤差が生じることが多い。重ね
合わせようとする親チップおよび子チップの相対位置に
ずれや誤差があると、両半導体チップの電極同士が接触
しないことがあり、電気導通の不良が生じるという課題
があった。
【０００６】この発明は、かかる課題を解決するために
なされたもので、複数の半導体チップをチップオンチッ
プ構造に重ね合わせる際に、半導体子チップの位置決め
が容易で、所望の位置に半導体子チップを位置合わせす
ることのできるチップオンチップ用の半導体親チップを
提供することを主たる目的とする。この発明の他の目的
は、半導体チップを重ね合わせる際に、その重ね合わせ
が容易な重ね合わせ方法を提供することである。
なされたもので、複数の半導体チップをチップオンチッ
プ構造に重ね合わせる際に、半導体子チップの位置決め
が容易で、所望の位置に半導体子チップを位置合わせす
ることのできるチップオンチップ用の半導体親チップを
提供することを主たる目的とする。この発明の他の目的
は、半導体チップを重ね合わせる際に、その重ね合わせ
が容易な重ね合わせ方法を提供することである。
【０００７】
【課題を解決するための手段および発明の効果】請求項
１記載の発明は、土台となる半導体親チップの表面に、
半導体子チップを重ね合わせて接合するための半導体親
チップであって、前記半導体親チップの表面には、半導
体子チップを重ね合わせる際の位置決め基準となる目印
が設けられていることを特徴とするものである。
１記載の発明は、土台となる半導体親チップの表面に、
半導体子チップを重ね合わせて接合するための半導体親
チップであって、前記半導体親チップの表面には、半導
体子チップを重ね合わせる際の位置決め基準となる目印
が設けられていることを特徴とするものである。
【０００８】請求項２記載の発明は、請求項１記載の半
導体親チップにおいて、前記半導体親チップの表面に
は、半導体子チップが複数個重ね合わされるようになっ
ており、半導体子チップの各重ね合わせ位置ごとに、そ
れぞれ異なる位置決め基準用の目印が設けられているこ
とを特徴とするものである。請求項３記載の発明は、土
台となる半導体親チップの表面に、半導体子チップを重
ね合わせるための方法であって、前記半導体親チップの
表面に、半導体子チップを重ね合わせる際の位置決め基
準となる目印を設け、当該目印を基準に、半導体親チッ
プ表面上における半導体子チップの位置決めを行うこと
を特徴とする重ね合わせ方法である。
導体親チップにおいて、前記半導体親チップの表面に
は、半導体子チップが複数個重ね合わされるようになっ
ており、半導体子チップの各重ね合わせ位置ごとに、そ
れぞれ異なる位置決め基準用の目印が設けられているこ
とを特徴とするものである。請求項３記載の発明は、土
台となる半導体親チップの表面に、半導体子チップを重
ね合わせるための方法であって、前記半導体親チップの
表面に、半導体子チップを重ね合わせる際の位置決め基
準となる目印を設け、当該目印を基準に、半導体親チッ
プ表面上における半導体子チップの位置決めを行うこと
を特徴とする重ね合わせ方法である。
【０００９】請求項１および３の発明によれば、半導体
親チップの表面に設けられた位置決め基準となる目印に
基づいて、半導体子チップの重ね合わせ位置を決定する
ことができる。たとえば半導体親チップの外形および半
導体子チップの外形に基づくお互いの相対位置から、半
導体子チップの位置決め座標を決めるというやり方で
は、たとえばメカハンドで半導体子チップを装着する場
合に、その調整が困難であった。
親チップの表面に設けられた位置決め基準となる目印に
基づいて、半導体子チップの重ね合わせ位置を決定する
ことができる。たとえば半導体親チップの外形および半
導体子チップの外形に基づくお互いの相対位置から、半
導体子チップの位置決め座標を決めるというやり方で
は、たとえばメカハンドで半導体子チップを装着する場
合に、その調整が困難であった。
【００１０】というのは、通常、半導体チップの表面に
配列されている電極は、１００μ程度の大きさであり、
この１００μの大きさの電極同士を合わせるように位置
決めするには、±５〜１０μ程度の誤差が許容範囲と言
われている。ところが、半導体親チップと半導体子チッ
プとの相対位置から半導体子チップの位置決め座標を求
めるというやり方では、位置決めの誤差を上記の許容範
囲内に収めることができなかった。
配列されている電極は、１００μ程度の大きさであり、
この１００μの大きさの電極同士を合わせるように位置
決めするには、±５〜１０μ程度の誤差が許容範囲と言
われている。ところが、半導体親チップと半導体子チッ
プとの相対位置から半導体子チップの位置決め座標を求
めるというやり方では、位置決めの誤差を上記の許容範
囲内に収めることができなかった。
【００１１】そこでこの発明の構成のように、半導体親
チップの表面に、予め位置決め基準となる目印を設け、
その目印に対して半導体子チップを位置決めするという
やり方を採用した。これにより、半導体親チップに対し
て半導体子チップを、上記許容誤差の範囲内で正確に位
置決めすることができる。
チップの表面に、予め位置決め基準となる目印を設け、
その目印に対して半導体子チップを位置決めするという
やり方を採用した。これにより、半導体親チップに対し
て半導体子チップを、上記許容誤差の範囲内で正確に位
置決めすることができる。
【００１２】位置決め基準となる目印は、大きな目印で
ある必要はなく、ピンポイント的な目印の方が好まし
い。なぜなら、ピンポイント目印の方が、画像処理等を
し易く、それによって半導体子チップの位置決めがし易
いからである。なお、半導体親チップの表面は、パッシ
ベーション膜で覆われており、目印は任意の位置に付け
ることが可能である。
ある必要はなく、ピンポイント的な目印の方が好まし
い。なぜなら、ピンポイント目印の方が、画像処理等を
し易く、それによって半導体子チップの位置決めがし易
いからである。なお、半導体親チップの表面は、パッシ
ベーション膜で覆われており、目印は任意の位置に付け
ることが可能である。
【００１３】請求項２の構成では、半導体親チップの表
面に重ね合わせる半導体子チップごとに、それぞれ異な
る目印が設けられている。従って画像処理がし易く、複
数の半導体子チップが、それぞれ、予め定められた位置
に正しく位置合わせされて重ね合わされる。
面に重ね合わせる半導体子チップごとに、それぞれ異な
る目印が設けられている。従って画像処理がし易く、複
数の半導体子チップが、それぞれ、予め定められた位置
に正しく位置合わせされて重ね合わされる。
【００１４】
【発明の実施の形態】以下には、図面を参照して、この
発明の実施形態について説明をする。まず、半導体チッ
プにおいて、チップの外形と電極との位置関係が一定し
ておらず、ばらつくことがある理由について説明する。
図１Ａは、半導体ウエハ１０の図解的な平面図である。
半導体ウエハ１０には、予め定められた区画ごとに集積
回路等が形成される。そして半導体ウエハ１０は、ダイ
シングソーによってスクライブライン９に沿ってダイシ
ング（切断）されて、複数個の半導体チップに分離され
る。
発明の実施形態について説明をする。まず、半導体チッ
プにおいて、チップの外形と電極との位置関係が一定し
ておらず、ばらつくことがある理由について説明する。
図１Ａは、半導体ウエハ１０の図解的な平面図である。
半導体ウエハ１０には、予め定められた区画ごとに集積
回路等が形成される。そして半導体ウエハ１０は、ダイ
シングソーによってスクライブライン９に沿ってダイシ
ング（切断）されて、複数個の半導体チップに分離され
る。
【００１５】半導体ウエハ１０をスクライブライン９に
沿って切断する際、ダイシングソーとスクライブライン
９とのごくわずかのずれ等に起因して、切断，分離され
た各半導体チップの外形寸法に差が生じることがある。
その結果、図１Ｂに示すように、たとえば平面形状（外
形）が相対的に大きな半導体チップ１Ａと、相対的に小
さな半導体チップ１Ｂが生じることがある。ところが、
半導体チップの外形が変わっても、その表面には等しく
集積回路が形成され、電極８が配置されている。そして
電極８は、外形が小さな半導体チップ１Ｂではその周辺
から相対的に近くに配置されているし、外形が大きな半
導体チップ１Ａではその周辺から相対的に入り込んだ位
置に配置されていることになる。このように、半導体チ
ップにおいては、外形に対して電極８が常に一定の位置
にあるわけではないので、半導体チップ同士の相対位置
から、子チップの座標を決めるやり方では、正確な位置
決めができないのである。
沿って切断する際、ダイシングソーとスクライブライン
９とのごくわずかのずれ等に起因して、切断，分離され
た各半導体チップの外形寸法に差が生じることがある。
その結果、図１Ｂに示すように、たとえば平面形状（外
形）が相対的に大きな半導体チップ１Ａと、相対的に小
さな半導体チップ１Ｂが生じることがある。ところが、
半導体チップの外形が変わっても、その表面には等しく
集積回路が形成され、電極８が配置されている。そして
電極８は、外形が小さな半導体チップ１Ｂではその周辺
から相対的に近くに配置されているし、外形が大きな半
導体チップ１Ａではその周辺から相対的に入り込んだ位
置に配置されていることになる。このように、半導体チ
ップにおいては、外形に対して電極８が常に一定の位置
にあるわけではないので、半導体チップ同士の相対位置
から、子チップの座標を決めるやり方では、正確な位置
決めができないのである。
【００１６】図２は、この発明の一実施形態にかかるチ
ップオンチップ用の半導体チップが組み合わされて形成
されたチップオンチップ型半導体装置の概略構成を示す
図解的な縦断面図である。この半導体装置には、親チッ
プ１および２つの子チップ２Ａ，２Ｂが含まれている。
親チップ１および２つの子チップ２Ａ，２Ｂは、いずれ
も、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、ゲ
ルマニウム（Ｇｅ）等の半導体チップである。親チップ
１および２つの子チップ２Ａ，２Ｂは、共に、同種類の
半導体、たとえばシリコンで形成されているのが好まし
いが、それに限らず、親チップ１をたとえばシリコン、
子チップ２Ａ，２Ｂをたとえばガリウム砒素で構成した
組合わせ、その他の組合わせであってもよい。
ップオンチップ用の半導体チップが組み合わされて形成
されたチップオンチップ型半導体装置の概略構成を示す
図解的な縦断面図である。この半導体装置には、親チッ
プ１および２つの子チップ２Ａ，２Ｂが含まれている。
親チップ１および２つの子チップ２Ａ，２Ｂは、いずれ
も、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、ゲ
ルマニウム（Ｇｅ）等の半導体チップである。親チップ
１および２つの子チップ２Ａ，２Ｂは、共に、同種類の
半導体、たとえばシリコンで形成されているのが好まし
いが、それに限らず、親チップ１をたとえばシリコン、
子チップ２Ａ，２Ｂをたとえばガリウム砒素で構成した
組合わせ、その他の組合わせであってもよい。
【００１７】親チップ１と子チップ２Ａ，２Ｂとは、親
チップ１の表面１１と子チップ２Ａ，２Ｂの各表面２１
とが対向するように重ね合わされて接合されている。親
チップ１の表面１１には活性領域１２が形成されてお
り、ここに集積回路等が作られている。同様に、子チッ
プ２Ａ，２Ｂの各表面２１には活性領域２２が形成され
ており、ここに集積回路等が作られている。重ね合わさ
れた親チップ１と子チップ２Ａ，２Ｂとは、それぞれの
表面１１，２１に形成された電極１３Ａ，１３Ｂ，２３
Ａ，２３Ｂ同士がバンプ接合されている。
チップ１の表面１１と子チップ２Ａ，２Ｂの各表面２１
とが対向するように重ね合わされて接合されている。親
チップ１の表面１１には活性領域１２が形成されてお
り、ここに集積回路等が作られている。同様に、子チッ
プ２Ａ，２Ｂの各表面２１には活性領域２２が形成され
ており、ここに集積回路等が作られている。重ね合わさ
れた親チップ１と子チップ２Ａ，２Ｂとは、それぞれの
表面１１，２１に形成された電極１３Ａ，１３Ｂ，２３
Ａ，２３Ｂ同士がバンプ接合されている。
【００１８】なお、図２において、１４は親チップ１の
裏面、２４は各子チップ２Ａ，２Ｂの裏面を示してい
る。図３は、図２に示すチップオンチップ型半導体装置
の親チップ１の図解的な平面図であり、子チップ２Ａ，
２Ｂを重ね合わせたときの位置が破線で示されている。
裏面、２４は各子チップ２Ａ，２Ｂの裏面を示してい
る。図３は、図２に示すチップオンチップ型半導体装置
の親チップ１の図解的な平面図であり、子チップ２Ａ，
２Ｂを重ね合わせたときの位置が破線で示されている。
【００１９】この実施形態にかかる親チップ１の特徴
は、その表面１１に、子チップ２Ａ，２Ｂを重ね合わせ
るために、それぞれ、位置決め基準目印９０ａ，９０ｂ
が設けられていることである。一方の位置決め基準目印
９０ａは、子チップ２Ａを親チップ１の表面１１に重ね
合わせる際の位置決め基準となるものである。子チップ
２Ａは、その表面を下に向けたいわゆるフェースダウン
状態で、親チップ１の表面１１上にアライメントされ
る。そのとき、位置決め基準目印９０ａに基づいて位置
決めされると、子チップ２Ａは所定の重ね合わせ位置に
正しく重ね合わされる。ここで、位置決め基準目印９０
ａは、子チップ２Ａが接続される電極１３Ａに対して所
定の関係位置に設けられている。このため、親チップ１
の外形と子チップ２Ａの外形との相対位置に基づいて子
チップ２Ａの座標を決める場合に比べて、子チップ２Ａ
の位置決めがより正確に行える。
は、その表面１１に、子チップ２Ａ，２Ｂを重ね合わせ
るために、それぞれ、位置決め基準目印９０ａ，９０ｂ
が設けられていることである。一方の位置決め基準目印
９０ａは、子チップ２Ａを親チップ１の表面１１に重ね
合わせる際の位置決め基準となるものである。子チップ
２Ａは、その表面を下に向けたいわゆるフェースダウン
状態で、親チップ１の表面１１上にアライメントされ
る。そのとき、位置決め基準目印９０ａに基づいて位置
決めされると、子チップ２Ａは所定の重ね合わせ位置に
正しく重ね合わされる。ここで、位置決め基準目印９０
ａは、子チップ２Ａが接続される電極１３Ａに対して所
定の関係位置に設けられている。このため、親チップ１
の外形と子チップ２Ａの外形との相対位置に基づいて子
チップ２Ａの座標を決める場合に比べて、子チップ２Ａ
の位置決めがより正確に行える。
【００２０】子チップ２Ｂを重ね合わせる場合にも、同
様に、位置決め基準目印９０ｂに基づいて、子チップ２
Ｂのアライメントが行われる。この実施形態では、子チ
ップ２Ａのための位置決め基準目印９０ａと、子チップ
２Ｂのための位置決め基準目印９０ｂとは、互いに異な
る目印となっている。このため、画像処理等により各位
置決め基準目印９０ａ，９０ｂを判別するのが容易であ
り、その結果に基づき、子チップ２Ａおよび子チップ２
Ｂをそれぞれ所定の位置にアライメントすることができ
る。
様に、位置決め基準目印９０ｂに基づいて、子チップ２
Ｂのアライメントが行われる。この実施形態では、子チ
ップ２Ａのための位置決め基準目印９０ａと、子チップ
２Ｂのための位置決め基準目印９０ｂとは、互いに異な
る目印となっている。このため、画像処理等により各位
置決め基準目印９０ａ，９０ｂを判別するのが容易であ
り、その結果に基づき、子チップ２Ａおよび子チップ２
Ｂをそれぞれ所定の位置にアライメントすることができ
る。
【００２１】位置決め基準目印９０ａ，９０ｂは、それ
ぞれ、電極１３Ａ，１３Ｂと所定の位置関係を有する位
置に自由に設けることができる。なぜなら、親チップ１
の表面１１は、一般に、電極部分を除いてはパッシベー
ション膜で覆われており、パッシベーション膜上では、
任意の位置に目印９０ａ，９０ｂを設けることができる
からである。
ぞれ、電極１３Ａ，１３Ｂと所定の位置関係を有する位
置に自由に設けることができる。なぜなら、親チップ１
の表面１１は、一般に、電極部分を除いてはパッシベー
ション膜で覆われており、パッシベーション膜上では、
任意の位置に目印９０ａ，９０ｂを設けることができる
からである。
【００２２】これら目印９０ａ，９０ｂは、たとえば、
印刷により設けてもよいし、レーザ加工により設けるこ
ともできる。あるいは、活性領域の集積回路パターンの
露光等に使用されるアライナを用い、電極位置と関連づ
けて、製造プロセスにおいて設けることも可能である。
以上のように位置決め基準目印９０ａ，９０ｂを設ける
と、親チップ１の表面１１に子チップ２Ａ，２Ｂを重ね
合わせる際に、子チップ２Ａ，２Ｂの重ね合わせ位置が
明確になると共に、正確に子チップ２Ａ，２Ｂをアライ
メントすることができる。その結果、親チップ１の電極
１３Ａと子チップ２Ａの電極２３Ａとを電気的に確実に
接合でき、同様に、親チップ１の電極１３Ｂと子チップ
２Ｂの電極２３Ｂも確実に接合することができる。
印刷により設けてもよいし、レーザ加工により設けるこ
ともできる。あるいは、活性領域の集積回路パターンの
露光等に使用されるアライナを用い、電極位置と関連づ
けて、製造プロセスにおいて設けることも可能である。
以上のように位置決め基準目印９０ａ，９０ｂを設ける
と、親チップ１の表面１１に子チップ２Ａ，２Ｂを重ね
合わせる際に、子チップ２Ａ，２Ｂの重ね合わせ位置が
明確になると共に、正確に子チップ２Ａ，２Ｂをアライ
メントすることができる。その結果、親チップ１の電極
１３Ａと子チップ２Ａの電極２３Ａとを電気的に確実に
接合でき、同様に、親チップ１の電極１３Ｂと子チップ
２Ｂの電極２３Ｂも確実に接合することができる。
【００２３】以上説明した実施形態における親チップ１
に設けられた位置決め基準目印９０ａ，９０ｂの配置位
置や目印形状は一例にすぎず、種々の変更が可能であ
る。たとえば、目印９０ａを子チップ２Ａの端部を位置
合わせすることのできる位置に設けてもよい。あるい
は、目印９０ａを複数個設け、その複数個の目印９０ａ
に合わせるように子チップ２Ａを位置決めするようにし
てもよい。
に設けられた位置決め基準目印９０ａ，９０ｂの配置位
置や目印形状は一例にすぎず、種々の変更が可能であ
る。たとえば、目印９０ａを子チップ２Ａの端部を位置
合わせすることのできる位置に設けてもよい。あるい
は、目印９０ａを複数個設け、その複数個の目印９０ａ
に合わせるように子チップ２Ａを位置決めするようにし
てもよい。
【００２４】その他、この発明は請求項記載の範囲内で
種々の変更が可能である。
種々の変更が可能である。
【図１】Ａは半導体ウエハの図解的な平面図であり、Ｂ
はダイシングされた相対的に大きな半導体チップおよび
相対的な小さな半導体チップと電極との関係を示す図解
的な平面図である。
はダイシングされた相対的に大きな半導体チップおよび
相対的な小さな半導体チップと電極との関係を示す図解
的な平面図である。
【図２】この発明の一実施形態にかかるチップオンチッ
プ用の半導体チップが用いられたチップオンチップ型半
導体装置の概略構成を示す図解的な縦断面図である。
プ用の半導体チップが用いられたチップオンチップ型半
導体装置の概略構成を示す図解的な縦断面図である。
【図３】この発明の一実施形態にかかるチップオンチッ
プ用の半導体親チップの図解的な平面図である。
プ用の半導体親チップの図解的な平面図である。
１ 半導体親チップ ２Ａ，２Ｂ 半導体子チップ １１ 半導体親チップの表面 １３Ａ，１３Ｂ 半導体親チップの電極 ２３Ａ，２３Ｂ 半導体子チップの電極 ９０ａ，９０ｂ 位置決め基準目印
Claims (3)
- 【請求項１】土台となる半導体親チップの表面に、半導
体子チップを重ね合わせて接合するための半導体親チッ
プであって、 前記半導体親チップの表面には、半導体子チップを重ね
合わせる際の位置決め基準となる目印が設けられている
ことを特徴とする、半導体親チップ。 - 【請求項２】請求項１記載の半導体親チップにおいて、 前記半導体親チップの表面には、半導体子チップが複数
個重ね合わされるようになっており、 半導体子チップの各重ね合わせ位置ごとに、それぞれ異
なる位置決め基準用の目印が設けられていることを特徴
とする半導体親チップ。 - 【請求項３】土台となる半導体親チップの表面に、半導
体子チップを重ね合わせるための方法であって、 前記半導体親チップの表面に、半導体子チップを重ね合
わせる際の位置決め基準となる目印を設け、 当該目印を基準に、半導体親チップ表面上における半導
体子チップの位置決めを行うことを特徴とする重ね合わ
せ方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11047078A JP2000243902A (ja) | 1999-02-24 | 1999-02-24 | チップオンチップ用の半導体チップおよびチップオンチップの重ね合わせ方法 |
| US09/499,579 US6476499B1 (en) | 1999-02-08 | 2000-02-07 | Semiconductor chip, chip-on-chip structure device and assembling method thereof |
| US10/211,308 US6869829B2 (en) | 1999-02-08 | 2002-08-05 | Semiconductor chip, chip-on-chip structure device, and assembling method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11047078A JP2000243902A (ja) | 1999-02-24 | 1999-02-24 | チップオンチップ用の半導体チップおよびチップオンチップの重ね合わせ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000243902A true JP2000243902A (ja) | 2000-09-08 |
Family
ID=12765148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11047078A Pending JP2000243902A (ja) | 1999-02-08 | 1999-02-24 | チップオンチップ用の半導体チップおよびチップオンチップの重ね合わせ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000243902A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8981574B2 (en) | 2012-12-20 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package |
| CN109706068A (zh) * | 2019-03-01 | 2019-05-03 | 赛纳生物科技(北京)有限公司 | 一种带有定位标的基因测序芯片 |
| US20240213220A1 (en) * | 2022-12-23 | 2024-06-27 | Samsung Electronics Co., Ltd. | Method, apparatus, and system with integrated circuit manufacturing |
-
1999
- 1999-02-24 JP JP11047078A patent/JP2000243902A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8981574B2 (en) | 2012-12-20 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package |
| US9633973B2 (en) | 2012-12-20 | 2017-04-25 | Samsung Electronics Co., Ltd. | Semiconductor package |
| CN109706068A (zh) * | 2019-03-01 | 2019-05-03 | 赛纳生物科技(北京)有限公司 | 一种带有定位标的基因测序芯片 |
| CN109706068B (zh) * | 2019-03-01 | 2022-07-26 | 赛纳生物科技(北京)有限公司 | 一种带有定位标的基因测序芯片 |
| US20240213220A1 (en) * | 2022-12-23 | 2024-06-27 | Samsung Electronics Co., Ltd. | Method, apparatus, and system with integrated circuit manufacturing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6869829B2 (en) | Semiconductor chip, chip-on-chip structure device, and assembling method thereof | |
| JP2023537162A (ja) | 位置合わせマークを備えるウェハ組立体、その形成方法及びウェハ位置合わせ方法 | |
| TWI603424B (zh) | Plate with alignment mark | |
| KR20200008342A (ko) | 반도체 장치 및 상기 반도체 장치를 탑재한 반도체 패키지 | |
| JP2000243902A (ja) | チップオンチップ用の半導体チップおよびチップオンチップの重ね合わせ方法 | |
| TW201023296A (en) | Integrated circuit structure and forming methods thereof | |
| US20180166416A1 (en) | Method for Transferring and Placing a Semiconductor Device on a Substrate | |
| JP2000228487A (ja) | チップオンチップの半導体チップ | |
| CN105378910B (zh) | 用于形成晶片的背面处理的对准特征的装置和方法 | |
| TWI796210B (zh) | 影像感測器封裝之切單方法及影像感測器封裝 | |
| JP3801300B2 (ja) | 半導体装置の製造方法 | |
| JP2000228488A (ja) | チップオンチップの半導体チップ、半導体装置および実装方法 | |
| JPH11260768A (ja) | 半導体装置及びその製造方法 | |
| JP3422479B2 (ja) | 半導体装置の製造方法 | |
| JP2833174B2 (ja) | 半導体素子及びその実装方法 | |
| JPH0541148A (ja) | 半導体加速度センサの製造方法 | |
| JP2000243896A (ja) | チップオンチップの半導体チップ、半導体装置および実装方法 | |
| WO2023065410A1 (zh) | 半导体结构的键合方法和半导体设备 | |
| TWI798259B (zh) | 晶圓加工方法 | |
| JP2006086200A (ja) | 半導体ウェハのダイシング方法 | |
| JPH1012661A (ja) | 半導体装置及びその製造方法 | |
| US10937756B2 (en) | Method of aligning wafers, method of bonding wafers using the same, and apparatus for performing the same | |
| JPH01304721A (ja) | 標識を有する半導体基板 | |
| US12376401B2 (en) | Methods of forming optical modules | |
| CN114023724B (zh) | 一种晶圆结构、制造方法和三维存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050707 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051114 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051117 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060113 |