JP2000228488A - チップオンチップの半導体チップ、半導体装置および実装方法 - Google Patents

Abstract

(57)【要約】 【課題】表面同士が対向するように複数の半導体チップ
を重ね合わせて接合するチップオンチップ構造を組立て
る際に、フェースダウンでアライメントされる半導体チ
ップの電極位置が確認しにくかった。 【解決手段】フェースダウンでアライメントされるチッ
プオンチップ用の半導体チップ３の裏面３４に、電極マ
ーク３５を設ける。電極マーク３５は、表面３１の複数
個の電極３３のすべてに対応して、電極３３の配列と同
じ態様で複数個設ける。 【効果】半導体チップ３を裏面３４側から見たとき、電
極マーク３５の配列はその表面３１の電極３３の配列を
表わしている。よって、電極マーク３５を基準にして、
半導体チップ３をフェースダウンで容易にアライメント
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体チップに
半導体チップを重ね合わせるように、複数の半導体チッ
プを２層の積層構造に接合した、いわゆるチップオンチ
ップ用の半導体チップ、チップオンチップ構造の半導体
装置、および、チップオンチップの実装方法に関する。

【０００２】

【従来の技術】半導体装置において、小型化や高集積化
を目指すために、従来の２次元構造から３次元構造に向
かう提案がされている。ところが、連続した製造プロセ
スで３次元構造の半導体装置を形成しようとすると、歩
留りが悪く、困難なことが多い。

【０００３】そこで、本願の発明者等は、半導体チップ
の表面と半導体チップの表面とを重ね合わせるように、
複数の半導体チップを２層の積層構造に接合する、いわ
ゆるチップオンチップ構造の半導体装置の実用化を研究
してきた。

【０００４】

【発明が解決しようとする課題】半導体チップに対して
半導体チップを重ね合わせて接合する場合、たとえば相
対的に大きな親チップの表面に相対的に小さな子チップ
を重ね合わせる場合、子チップの表面を上向きにして子
チップの裏面を親チップの表面に重ね合わせるのであれ
ば、両者のアライメントは容易に行うことができる。

【０００５】ところが、親チップの表面に子チップの表
面が対向するように、２つの半導体チップを重ね合わせ
ようとすると、両半導体チップのアライメントが困難で
あるという課題に遭遇する。なぜなら、半導体チップの
裏面からは半導体チップの方向や表面の電極配置等を確
認できないからである。特に電極配置は、半導体チップ
の外形に対して常に一定の位置にあるわけではなく、半
導体ウエハを半導体チップにダイシングするときの状況
に応じて、半導体チップの外形と電極位置との関係に
は、ばらつきが生じる。よって、半導体チップは、裏面
側からアライメントしたり、位置決めしたりすることが
困難なのである。

【０００６】この発明は、かかる背景のもとになされた
もので、表面同士が対向するように複数の半導体チップ
を重ね合わせて接合するチップオンチップ構造を実用化
することを主たる目的とする。この発明の他の目的は、
チップオンチップ構造を実用化することのできる、チッ
プオンチップ用の半導体チップを提供することである。

【０００７】この発明のさらに他の目的は、チップオン
チップ構造の半導体装置およびその実装方法を提供する
ことである。

【０００８】

【課題を解決するための手段および発明の効果】請求項
１記載の発明は、複数の半導体チップを、電極が配置さ
れた表面同士が対向するように、重ね合わせて接合する
チップオンチップ用の半導体チップであって、前記半導
体チップの裏面には、表面に配置された電極に対応する
位置に、電極マークが設けられていることを特徴とする
チップオンチップ用の半導体チップである。

【０００９】請求項２記載の発明は、半導体チップの表
面には、複数個の電極が予め定める態様で配列されてお
り、半導体チップの裏面には、複数の電極のすべてに対
応して、電極配列と同じ態様で複数個の電極マークが設
けられていることを特徴とする、請求項１記載のチップ
オンチップ用の半導体チップである。請求項３記載の発
明は、半導体チップの表面には、複数個の電極が予め定
める態様で配列されており、半導体チップの裏面には、
複数の電極の予め定める電極に対応する位置にだけ、電
極マークが設けられていることを特徴とする、請求項１
記載のチップオンチップ用の半導体チップである。

【００１０】請求項４記載の発明は、複数の半導体チッ
プが、電極が配列された表面同士が対向するように重ね
合わされ、電極同士が接合されているチップオンチップ
構造の半導体装置であって、重ね合わされた半導体チッ
プの少なくとも一方の半導体チップの裏面には、表面の
電極に対応する位置に、電極マークが設けられているこ
とを特徴とするチップオンチップ構造の半導体装置であ
る。

【００１１】請求項５記載の発明は、表面に電極が設け
られた第１の半導体チップに対して、表面に電極が設け
られた第２の半導体チップを、第１の半導体チップの電
極に第２の半導体チップの電極が接合するように重ね合
わせるチップオンチップの実装方法であって、第１の半
導体チップの表面を上向きに配置し、第２の半導体チッ
プの表面を下向きにしたフェースダウンで第１の半導体
チップの表面に重ねるときに、第２の半導体チップの裏
面に設けられた、表面の電極位置を表わす電極マークに
基づいて、第１の半導体チップと第２の半導体チップと
のアライメントを行うことを特徴とする、チップオンチ
ップの実装方法である。

【００１２】請求項１〜３の構成によれば、半導体チッ
プをフェースダウンでチップオンチップ構造に組立てる
ときに、その裏面に設けられた電極マークに基づいてア
ライメントすることができる。なぜなら、半導体チップ
の裏面には、表面に配置された電極に対応する位置に、
電極マークが設けられているからである。電極に対応す
る位置に設けられた電極マークとは、たとえば、電極の
中心から半導体チップを縦方向に貫通するような仮想垂
線を引いたときに、その垂線と裏面との交点を囲むよう
に設けられた電極マークということができる。違った言
い方をすれば、半導体チップを透かして裏面側から電極
があたかも見えるように、裏面に電極マークが設けられ
ているともいえる。

【００１３】よって、半導体チップの裏面側から、電極
マークによって電極位置を確認することができ、上向き
に配置された接合すべき半導体チップの所望の位置に、
当該半導体チップをフェースダウン状態で正確にアライ
メントすることができる。その結果、電極同士がほぼず
れることなく接合されたチップオンチップ構造を作るこ
とができる。また、半導体チップ同士の位置合せが容易
であるから、半導体チップをチップオンチップ構造に組
立てる際の、組立て時間を短縮できる。

【００１４】電極マークは、請求項２のように、すべて
の電極に対応して設けられていてもよいが、正確なアラ
イメントを行うという目的を実現するためには、特定の
電極に対応した電極マークだけが設けられていてもよ
い。たとえば、半導体チップの四隅に配置された電極に
対応する位置に、４つの電極マークが設けられているよ
うな構成でもよい。

【００１５】請求項４の構成では、電極同士が正しく接
合された高精度なチップオンチップ構造の半導体装置が
得られるとともに、得られた半導体装置において、電極
位置を確認することができる。また、得られた半導体装
置が、請求項１〜３のチップオンチップ用半導体チップ
を用いて作られたチップオンチップ構造の半導体装置で
あることを容易に確認することができる。

【００１６】請求項５の構成によれば、電極マークを用
いてチップオンチップ構造を実装することができる。言
い換えれば、製造ライン等で実際に活用することのでき
るチップオンチップ構造の半導体装置のための実装方法
を提供することができる。

【００１７】

【発明の実施の形態】以下には、図面を参照して、この
発明の実施形態について説明をする。まず、半導体チッ
プにおいて、チップの外形と電極との位置関係が一定し
ておらず、ばらつくことがある理由について簡単に説明
する。図１Ａは、半導体ウエハ１０の図解的な平面図で
ある。半導体ウエハ１０には、予め定められた区画ごと
に集積回路等が形成される。そして半導体ウエハ１０
は、ダイシングソーによってスクライブライン９に沿っ
てダイシング（切断）されて、複数個の半導体チップに
分離される。

【００１８】半導体ウエハ１０をスクライブライン９に
沿って切断する際、ダイシングソーとスクライブライン
９とのごく僅かのずれ等に起因して、切断，分離された
各半導体チップの外形寸法に差が生じることがある。そ
の結果、図１Ｂに示すように、たとえば平面形状（外
形）が相対的に大きな半導体チップ１Ａと、相対的に小
さな半導体チップ１Ｂが生じることがある。ところが、
半導体チップの外形が変わっても、その表面には等しく
集積回路が形成され、電極８が配置されている。そして
電極８は、外形が小さな半導体チップ１Ｂではその周辺
から相対的に近くに配置されているし、外形が大きな半
導体チップ１Ａではその周辺から相対的に入り込んだ位
置に配置されていることになる。このように、半導体チ
ップにおいては、外形に対して電極８が常に一定の位置
にあるわけではないので、前述した発明が解決すべき課
題に遭遇するわけである。

【００１９】図２Ａ，Ｂ，Ｃは、この発明の一実施形態
にかかるチップオンチップ用の半導体チップ３の構成を
示す図であり、図２Ａは図解的な縦断面図であり、図２
Ｂは図解的な平面図であり、図２Ｃは図解的な底面図で
ある。半導体チップ３は、たとえばシリコン、ＧａＡ
ｓ、Ｇｅ等の半導体により構成される。チップオンチッ
プ用の半導体チップ３の表面３１には活性領域３２が形
成されており、ここに集積回路等が作られている。ま
た、表面３１には予め定める態様で複数の電極３３が配
列されている。

【００２０】半導体チップ３の裏面３４には、表面３１
の電極３３に対応する位置に、複数個の電極マーク３５
が設けられている。これがこの実施形態の特徴である。
電極マーク３５は、複数個の電極３３のすべてに対応し
て、電極３５の配列と同じ態様で複数個設けられてい
る。それゆえ、半導体チップ３を裏面３４側から見たと
き、電極マーク３５の配列はその表面３１の電極３３の
配列を表わしていることになる。

【００２１】よって、半導体チップ３の表面３１を下向
きにしたフェースダウンで、半導体チップ３を、表面が
上向きに配置された組合わせるべき半導体チップに積層
する場合に、電極マーク３５を基準にして半導体チップ
３のアライメントができる。その結果、積層される各層
の電極同士をほぼずれなく接合させることが可能であ
る。

【００２２】図３は、この発明の他の実施形態にかかる
半導体チップ４の図解的な底面図である。図３に示す半
導体チップ４では、裏面３４の電極マーク３５は、表面
に設けられた電極３３のうちの予め定める電極に対応す
る位置にだけ設けられている。具体的には、電極マーク
３５は、たとえば半導体チップ４の四隅に配置された電
極に対応して、半導体チップ４の裏面３４に４個設けら
れた構成が示されている。つまり、図３において、破線
で示す３３は表面の電極であるが、これら破線で示す電
極３３に対応する電極マークは設けられていない例が示
されている。このような実施形態であっても、電極に対
応して設けられた四隅の電極マーク３５によって、裏面
３４側から電極の配置位置を確認することが可能であ
る。よって、図２で説明した半導体チップ３と同様、こ
の半導体チップ４も、チップオンチップ構造を構成する
際にフェースダウンで容易にアライメントすることがで
きる。

【００２３】なお、電極マーク３５を四隅の電極に対応
して４個設けるというのは一例にすぎず、設けるべき電
極マーク３５の個数や位置は適宜設定できる。半導体チ
ップ３や４の電極マーク３５は、半導体チップ３，４と
してダイシングされる前のウエハ状態で設けられる。電
極マーク３５は、たとえば、印刷により設けてもよい
し、レーザ加工により設けることもできる。あるいは、
表面の電極やバンプを形成する際に、露光等に使用され
るアライナとして両面アライナを使用することによっ
て、表面の電極位置等の露光に合わせて裏面の電極マー
ク１を露光することができ、電極等の形成と同時に、製
造プロセスにおいて設けることもできる。

【００２４】図４Ａは、この発明の一実施形態にかかる
チップオンチップ構造の半導体装置の図解的な縦断面図
であり、図４Ｂは、その図解的な平面図である。図４
Ａ，Ｂを参照して説明すると、チップオンチップ構造の
半導体装置には、２層に積層された親チップ１および子
チップ２が含まれている。親チップ１および子チップ２
は、いずれも、シリコン、ＧａＡｓ、Ｇｅ等の半導体チ
ップである。この実施形態では、親チップ１および子チ
ップ２は、共にシリコンで形成されているが、かかる組
合わせに限らず、親チップ１をたとえばシリコン、子チ
ップ２をたとえばＧａＡｓで構成した組合わせや、その
他の組合わせであってもよい。

【００２５】親チップ１と子チップ２とは、親チップの
表面１１と子チップ２の表面２１とが対向するように重
ね合わされて接合されている。親チップ１の表面には活
性領域１２が形成されており、ここに集積回路等が作ら
れている。同様に、子チップ２の表面２１には活性領域
２２が形成されており、ここに集積回路等が作られてい
る。重ね合わされた親チップ１と子チップ２とは、それ
ぞれの表面１１，２２に形成された電極１３，２３同士
がバンプによって接合されている。

【００２６】かかるチップオンチップ構造の半導体装置
を実装するには、まず、親チップ１をその表面１１が上
向きになるように配置する。そして子チップ２の表面２
１を下に向けたいわゆるフェースダウン状態で、親チッ
プ１に対して子チップ２をアライメントする。このと
き、子チップ２の裏面２４に形成された電極マーク２５
によって、子チップ２の表面に設けられた電極の位置を
確認することができる。それゆえ、電極マーク２５を基
準にして子チップ２が親チップ１に対して正しくアライ
メントされる。この結果、親チップ１の電極１３と子チ
ップ２の電極２３とがほとんどずれることなく、バンプ
で接合される。

【００２７】図４Ａ，Ｂに示すチップオンチップ構造の
半導体装置では、子チップ２の裏面２４に電極マーク２
５が設けられている。それゆえ、組立てられたチップオ
ンチップ構造の半導体装置において、子チップ２の電極
が親チップ１の表面１１に現れている回路配置や電極に
対してずれがあるか否かの確認をすることができる。別
の見方をすれば、先に説明した電極マーク３５を設けた
チップオンチップ用の半導体チップ３，４等が用いられ
て作られたチップオンチップ構造の半導体装置か否かの
確認が一目で行える。

【００２８】この発明は、以上説明した実施形態に限定
されるものではなく、請求項記載の範囲内において種々
の変更が可能である。

【図面の簡単な説明】

【図１】Ａは半導体ウエハの図解的な平面図であり、Ｂ
はダイシングされた相対的に大きな半導体チップおよび
相対的に小さな半導体チップと電極との関係を示す図解
的な平面図である。

【図２】Ａはこの発明の一実施形態にかかるチップオン
チップ用の半導体チップの図解的な縦断面図であり、Ｂ
は図解的なその平面図であり、Ｃは図解的なその底面図
である。

【図３】この発明の他の実施形態にかかる半導体チップ
の図解的な底面図である。

【図４】Ａはこの発明の一実施形態にかかるチップオン
チップ構造の半導体装置の図解的な縦断面図であり、Ｂ
は図解的なその平面図である。

【符号の説明】 １ 親チップ（半導体チップ） ２ 子チップ（半導体チップ） ３，４ 半導体チップ １１，２１，３１ （半導体チップの）表面 １４，２４，３４ （半導体チップの）裏面 ２５，３５ 電極マーク ３３ 電極

Claims (5)

【特許請求の範囲】
1. 【請求項１】複数の半導体チップを、電極が配置された
   表面同士が対向するように、重ね合わせて接合するチッ
   プオンチップ用の半導体チップであって、 前記半導体チップの裏面には、表面に配置された電極に
   対応する位置に、電極マークが設けられていることを特
   徴とするチップオンチップ用の半導体チップ。
2. 【請求項２】半導体チップの表面には、複数個の電極が
   予め定める態様で配列されており、 半導体チップの裏面には、複数の電極のすべてに対応し
   て、電極配列と同じ態様で複数個の電極マークが設けら
   れていることを特徴とする、請求項１記載のチップオン
   チップ用の半導体チップ。
3. 【請求項３】半導体チップの表面には、複数個の電極が
   予め定める態様で配列されており、 半導体チップの裏面には、複数の電極の予め定める電極
   に対応する位置にだけ、電極マークが設けられているこ
   とを特徴とする、請求項１記載のチップオンチップ用の
   半導体チップ。
4. 【請求項４】複数の半導体チップが、電極が配列された
   表面同士が対向するように重ね合わされ、電極同士が接
   合されているチップオンチップ構造の半導体装置であっ
   て、 重ね合わされた半導体チップの少なくとも一方の半導体
   チップの裏面には、表面の電極に対応する位置に、電極
   マークが設けられていることを特徴とするチップオンチ
   ップ構造の半導体装置。
5. 【請求項５】表面に電極が設けられた第１の半導体チッ
   プに対して、表面に電極が設けられた第２の半導体チッ
   プを、第１の半導体チップの電極に第２の半導体チップ
   の電極が接合するように重ね合わせるチップオンチップ
   の実装方法であって、 第１の半導体チップの表面を上向きに配置し、 第２の半導体チップの表面を下向きにしたフェースダウ
   ンで第１の半導体チップの表面に重ねるときに、第２の
   半導体チップの裏面に設けられた、表面の電極位置を表
   わす電極マークに基づいて、第１の半導体チップと第２
   の半導体チップとのアライメントを行うことを特徴とす
   る、チップオンチップの実装方法。