JP2010183058A - 積層チップパッケージおよびその製造方法 - Google Patents

積層チップパッケージおよびその製造方法 Download PDF

Info

Publication number
JP2010183058A
JP2010183058A JP2009207679A JP2009207679A JP2010183058A JP 2010183058 A JP2010183058 A JP 2010183058A JP 2009207679 A JP2009207679 A JP 2009207679A JP 2009207679 A JP2009207679 A JP 2009207679A JP 2010183058 A JP2010183058 A JP 2010183058A
Authority
JP
Japan
Prior art keywords
main body
layer
layer portions
semiconductor chip
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009207679A
Other languages
English (en)
Other versions
JP5550872B2 (ja
Inventor
Yoshitaka Sasaki
芳高 佐々木
Hiroyuki Ito
浩幸 伊藤
Tatsuya Harada
達也 原田
Nobuyuki Okuzawa
信之 奥澤
Satoru Sueki
悟 末木
Hiroshi Ikejima
寛 池島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SAE Magnetics HK Ltd
TDK Corp
Headway Technologies Inc
Original Assignee
SAE Magnetics HK Ltd
TDK Corp
Headway Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SAE Magnetics HK Ltd, TDK Corp, Headway Technologies Inc filed Critical SAE Magnetics HK Ltd
Publication of JP2010183058A publication Critical patent/JP2010183058A/ja
Application granted granted Critical
Publication of JP5550872B2 publication Critical patent/JP5550872B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】正常に動作しないチップに接続された配線に起因する問題を低減しながら、正常に動作しないチップを使用不能にする。
【解決手段】積層チップパッケージ１は、複数対の階層部分を含む本体２と、その側面に配置された配線３Ａ，３Ｂを備えている。複数対の階層部分は、第１の種類の階層部分と第２の種類の階層部分からなる特定の対の階層部分１０ＰＳを含んでいる。第１の種類の階層部分は、半導体チップに接続され、本体２の側面に配置された端面を有する複数の電極を含むが、第２の種類の階層部分は、それを含まない。配列された複数の予備階層部分を含む２つの基礎構造物を積層した積層基礎構造物を用いて、予め決められた２以上の数の対の階層部分が積層された積層体が作製され、そこに含まれる特定の対の階層部分の数と同じ数の追加の第１の種類の階層部分を積層することによって本体２が作製される。
【選択図】図１

Description

本発明は、積層された複数のチップを含む積層チップパッケージおよびその製造方法に関する。
近年、携帯電話やノート型パーソナルコンピュータに代表される携帯機器では、軽量化と高性能化が求められている。それに伴い、携帯機器に用いられる電子部品の高集積化が求められている。また、半導体メモリの大容量化のためにも、電子部品の高集積化が求められている。
近年、高集積化された電子部品として、システム・イン・パッケージ（System in Package；以下、ＳｉＰと記す。）、特に複数のチップを積層する３次元実装技術を用いたＳｉＰが注目されている。本出願において、積層された複数のチップを含むパッケージを、積層チップパッケージと呼ぶ。この積層チップパッケージには、高集積化が可能になるという利点に加え、配線の長さの短縮が可能になることから、回路の動作の高速化や配線の浮遊容量の低減が可能になるという利点がある。
積層チップパッケージを製造するための３次元実装技術の主なものには、基板上に複数のチップを積層し、各チップに形成された複数の電極と、基板に形成された外部接続端子とを、ワイヤボンディングによって接続するワイヤボンディング方式と、積層される各チップにそれぞれ複数の貫通電極を形成し、この貫通電極によってチップ間の配線を行う貫通電極方式とがある。
ワイヤボンディング方式では、ワイヤ同士の接触を避けるために電極の間隔を小さくすることが難しいという問題点や、ワイヤの高い抵抗値が回路の高速動作の妨げになるという問題点がある。
貫通電極方式では、上記のワイヤボンディング方式における問題点は解消される。しかし、貫通電極方式では、チップに貫通電極を形成するために多くの工程が必要であることから、積層チップパッケージのコストが高くなるという問題点がある。すなわち、貫通電極方式では、チップに貫通電極を形成するために、後に切断されることによって複数のチップとなるウェハに、複数の貫通電極用の複数の穴を形成し、次に、この複数の穴内およびウェハの上面上に絶縁層とシード層を形成し、次に、めっき法によって複数の穴内にＣｕ等の金属を充填して複数の貫通電極を形成し、次に、余分なシード層を除去するという一連の工程が必要である。
また、貫通電極方式では、比較的大きなアスペクト比の穴に金属を充填して貫通電極を形成する。そのため、貫通電極方式では、穴への金属の充填の不良によって貫通電極にボイドやキーホールが発生しやすく、そのため、貫通電極による配線の信頼性が低下しやすいという問題点がある。
また、貫通電極方式では、上下のチップの貫通電極同士を例えば半田により接続することによって、上下のチップを物理的に接合する。そのため、貫通電極方式では、上下のチップを正確に位置合わせした上で、高温下で上下のチップを接合する必要がある。しかし、高温下で上下のチップを接合する際には、チップの伸縮によって、上下のチップ間の位置ずれが生じて、上下のチップ間の電気的接続の不良が発生しやすい。
特許文献１には、以下のような積層チップパッケージの製造方法が記載されている。この製造方法では、処理されたウェハより切り出された複数のチップを埋め込み用樹脂中に埋め込んだ後、各チップに接続される複数のリードを形成して、Neo-Wafer（ネオ・ウェハ）と呼ばれる構造物を作製する。次に、このNeo-Waferを切断して、それぞれ、１つ以上のチップとこのチップの周囲を囲む樹脂と複数のリードとを含むNeo-chip（ネオ・チップ）と呼ばれる複数の構造物を作製する。チップに接続された複数のリードの端面は、Neo-chipの側面において露出する。次に、複数種類のNeo-chipを積層して積層体を作製する。この積層体において、各層毎のチップに接続された複数のリードの端面は、積層体の同じ側面において露出している。
非特許文献１には、特許文献１に記載された製造方法と同様の方法で積層体を製造すると共に、この積層体の２つの側面に配線を形成することが記載されている。
特許文献２には、それぞれフレキシブルなポリマー基板に１以上の電子的要素と複数の導電トレースとを形成してなる複数の能動層を積層して構成された多層モジュールが記載されている。
特許文献３には、複数のフラッシュメモリダイを有するフラッシュメモリデバイスにおいて、１つ以上の欠陥フラッシュメモリダイを特定し、その特定されたダイへのメモリアクセスを不能化する技術が記載されている。
米国特許第５，９５３，５８８号明細書 米国特許第７，１２７，８０７ Ｂ２号明細書 米国特許出願公開第ＵＳ２００７／０１６５４６１ Ａ１号明細書
Keith D. Gann，"Neo-Stacking Technology"，HDI Magazine，１９９９年１２月
特許文献１に記載された製造方法では、工程数が多く、積層チップパッケージのコストが高くなるという問題点がある。また、この製造方法では、処理されたウェハより切り出された複数のチップを埋め込み用樹脂中に埋め込んだ後、各チップに接続される複数のリードを形成してNeo-Waferを作製するため、Neo-Waferを作製する際に複数のチップの正確な位置合わせが必要になる。この点からも、積層チップパッケージのコストが高くなる。
特許文献２に記載された多層モジュールでは、１つの能動層において電子的要素が占める領域の割合を大きくすることができず、その結果、集積度を大きくすることが困難である。
ところで、後に切断されることによって複数のチップとなるウェハにおいて、チップの歩留まり、すなわちウェハ内の全チップに対する良品のチップの割合は、９０〜９９％である場合が多い。ここで、積層チップパッケージは、複数のチップを含むことから、積層チップパッケージに含まれる全てのチップが良品である割合は、チップの歩留まりよりも小さくなる。積層チップパッケージに含まれるチップの数が多くなるほど、積層チップパッケージに含まれる全てのチップが良品である割合は小さくなる。
以下、積層チップパッケージによってフラッシュメモリ等のメモリデバイスを構成する場合について考える。一般的に、フラッシュメモリ等のメモリデバイスでは、欠陥のあるメモリセル列を冗長メモリセル列に置換する冗長技術によって、ある程度の数のメモリセルに欠陥があっても、メモリデバイスを正常に動作させることができるようになっている。積層チップパッケージによってメモリデバイスを構成する場合にも、複数のメモリセルを含むチップ中において、ある程度の数のメモリセルに欠陥があっても、冗長技術によって、欠陥のあるメモリセルを含むチップも使用しながら、メモリデバイスを正常に動作させることが可能である。しかし、例えば、複数のメモリセルとコントロール回路とを含むチップにおいてコントロール回路に配線不良が生じて、冗長技術を用いても正常に動作しない不良チップが生じた場合には、その不良チップは使用することができない。この場合、不良チップを良品のチップと交換することが考えられるが、その場合には、積層チップパッケージのコストが高くなる。
前述のように、特許文献３には、複数のフラッシュメモリダイを有するフラッシュメモリデバイスにおいて、１つ以上の欠陥フラッシュメモリダイを特定し、その特定されたダイへのメモリアクセスを不能化する技術が記載されている。
積層チップパッケージによってメモリデバイスを構成する場合においても、特許文献３に記載された技術のように、積層チップパッケージに含まれる１つ以上の不良チップを特定し、この１つ以上の不良チップを不能化することが考えられる。
しかし、積層チップパッケージでは、不良チップを不能化する場合、以下のような問題が生じる。すなわち、積層チップパッケージでは、各チップと積層チップパッケージの複数の端子とを接続する配線が存在する。不良チップを不能化した場合でも、不良チップと積層チップパッケージの複数の端子とを接続する配線は存在している。この不良チップと積層チップパッケージの複数の端子とを接続する配線は、メモリデバイス等、積層チップパッケージによって実現するデバイスにとって不要なキャパシタンスや不要なインダクタンスを発生させたり、良品のチップに対する配線等との間に浮遊容量を発生させたりする。このことは、メモリデバイス等のデバイスの動作の高速化の妨げとなる。
また、所定の数のチップを含む積層チップパッケージにおいて、積層チップパッケージに含まれる全てのチップが良品である場合において所望のメモリ容量のメモリデバイスを実現できる場合には、積層チップパッケージに含まれる不良チップを不能化しただけでは、所望のメモリ容量のメモリデバイスを実現することができないという問題点がある。
本発明はかかる問題点に鑑みてなされたもので、その目的は、積層された複数のチップを含む積層チップパッケージであって、正常に動作しないチップに接続された配線に起因する問題を低減しながら、正常に動作しないチップを使用不能にすることができ、且つ、正常に動作しないチップを含んでいても、正常に動作しないチップを含んでいない場合と同等の機能を有する積層チップパッケージを低コストで実現できるようにした積層チップパッケージおよびその製造方法を提供することにある。
本発明の積層チップパッケージの製造方法によって製造される積層チップパッケージは、上面、下面および４つの側面を有する本体と、本体の少なくとも１つの側面に配置された配線とを備えている。本体は、積層された複数対の階層部分を含み、複数対の各々は、積層された２つの階層部分からなる。複数対の階層部分は、１つの第１の種類の階層部分と１つの第２の種類の階層部分からなる特定の対の階層部分を１つ以上含んでいる。第１の種類の階層部分と第２の種類の階層部分は、いずれも、半導体チップを含んでいる。第１の種類の階層部分における半導体チップは正常に動作するものであり、第２の種類の階層部分における半導体チップは正常に動作しないものである。第１の種類の階層部分は、更に、それぞれ半導体チップに接続され、配線が配置された本体の少なくとも１つの側面に配置された端面を有する複数の電極を含むが、第２の種類の階層部分は、半導体チップに接続されると共に配線が配置された本体の少なくとも１つの側面に配置される端面を有する電極を含まない。配線は、複数の電極の端面に接続されている。
本発明の積層チップパッケージの製造方法は、
それぞれ、各々が本体に含まれる階層部分のいずれかとなる予定の、配列された複数の予備階層部分を含み、後に隣接する予備階層部分の境界位置で切断される２つの基礎構造物を積層して、積層基礎構造物を作製する工程と、
積層基礎構造物を用いて、１つ以上の特定の対の階層部分を含む予め決められた２以上の数の対の階層部分が積層された本体前積層体を作製する工程と、
本体前積層体に含まれる１つ以上の特定の対の階層部分の数と同じ数の１つ以上の追加の第１の種類の階層部分を、本体前積層体に対して積層して、本体を作製する工程と、
本体に対して、配線を形成して、積層チップパッケージを完成させる工程とを備えている。
積層基礎構造物を作製する工程は、各基礎構造物を作製するための一連の工程として、
配列された複数の半導体チップ予定部を含む基礎構造物前ウェハを作製する工程と、
基礎構造物前ウェハに含まれる複数の半導体チップ予定部について、正常に動作する半導体チップ予定部と正常に動作しない半導体チップ予定部とを判別する工程と、
正常に動作しない半導体チップ予定部に接続されると共に配線が配置された本体の少なくとも１つの側面に配置される端面を有する電極を形成することなく、正常に動作する半導体チップ予定部に接続されるように複数の電極を形成する工程とを含んでいる。
本発明の積層チップパッケージの製造方法において、上記の予め決められた２以上の数は４であってもよい。
また、本発明の積層チップパッケージの製造方法において、半導体チップは、４つの側面を有し、複数の階層部分は、いずれも、更に、半導体チップの４つの側面のうちの少なくとも１つの側面を覆う絶縁部を含んでいてもよい。この場合、絶縁部は、配線が配置された本体の少なくとも１つの側面に配置された少なくとも１つの端面を有し、複数の電極の端面は、それぞれ、絶縁部によって囲まれていてもよい。
また、本発明の積層チップパッケージの製造方法において、本体を作製する工程は、本体前積層体に含まれる１つ以上の特定の対の階層部分の数と同じ数の１つ以上の追加の特定の対の階層部分を、本体前積層体に対して積層して、本体を作製してもよい。この場合、本体を作製する工程は、本体前積層体に対して積層される１つ以上の追加の特定の対の階層部分の１つを、本体に含まれる複数対の階層部分の中で、本体の上面または下面に最も近い位置に配置してもよい。また、積層チップパッケージは、更に、本体の上面と下面の一方に配置された複数の端子を備え、配線は複数の端子に接続され、積層チップパッケージの製造方法は、更に、積層チップパッケージを完成させる工程の前に、複数の端子を形成する工程を備えていてもよい。この場合、本体を作製する工程は、本体前積層体に対して積層される１つ以上の追加の特定の対の階層部分の１つを、本体に含まれる複数対の階層部分の中で、複数の端子が配置された本体の面から最も遠い位置に配置してもよい。
また、本発明の積層チップパッケージの製造方法において、本体を作製する工程は、本体前積層体に対して積層される１つ以上の追加の第１の種類の階層部分の１つを、本体に含まれる複数対の階層部分の中で、本体の上面または下面に最も近い位置に配置してもよい。
また、積層チップパッケージは、更に、本体の上面と下面の一方に配置された複数の端子を備え、配線は複数の端子に接続され、積層チップパッケージの製造方法は、更に、積層チップパッケージを完成させる工程の前に、複数の端子を形成する工程を備えていてもよい。この場合、本体を作製する工程は、本体前積層体に対して積層される１つ以上の追加の第１の種類の階層部分の１つを、本体に含まれる複数対の階層部分の中で、複数の端子が配置された本体の面から最も遠い位置に配置してもよい。あるいは、本体を作製する工程と複数の端子を形成する工程は、１つ以上の追加の第１の種類の階層部分を、複数の端子が一体化された状態で本体前積層体に積層することによって、同時に行われてもよい。
また、本発明の積層チップパッケージの製造方法において、本体前積層体を作製する工程は、積層基礎構造物を切断することによって、それぞれ本体に含まれる複数対の階層部分のうちのいずれかの対となる予定の部分が、複数個、階層部分の積層方向と直交する一方向に配列された１つ以上のバーを作製する工程と、本体に含まれる複数対の階層部分のうちのいずれかとなる対の階層部分が複数作製されるように、１つ以上のバーを切断する工程と、予め決められた２以上の数の対の階層部分を積層することによって、本体前積層体を完成させる工程とを含んでいてもよい。
また、本発明の積層チップパッケージの製造方法において、本体前積層体を作製する工程は、積層基礎構造物を切断することによって、それぞれ本体に含まれる複数対の階層部分のうちのいずれかの対となる予定の部分が、複数個、階層部分の積層方向と直交する一方向に配列された複数のバーを作製する工程と、予め決められた２以上の数と同じ数の２以上のバーを積層することによって、本体前積層体となる予定の部分が、複数個、階層部分の積層方向と直交する一方向に配列されたバー積層体を作製する工程と、バー積層体を切断することによって、本体前積層体を完成させる工程とを含んでいてもよい。
また、本発明の積層チップパッケージの製造方法において、本体前積層体を作製する工程は、予め決められた２以上の数と同じ数の積層基礎構造物を積層することによって、本体前積層体となる予定の部分が、複数個、階層部分の積層方向と直交する方向に配列された積層体集合体を作製する工程と、積層体集合体を切断することによって、本体前積層体を完成させる工程とを含んでいてもよい。
また、本発明の積層チップパッケージの製造方法において、複数の電極を形成する工程は、複数の電極を形成するために用いられ、全ての半導体チップ予定部に対応する複数の部分を含むフォトレジスト層を形成する工程と、フォトリソグラフィによりフォトレジスト層をパターニングすることによって、後に複数の電極が収容される複数の溝部を有するフレームを形成する工程と、フレームの複数の溝部内に複数の電極を形成する工程とを含んでいてもよい。この場合、フレームの複数の溝部内に複数の電極を形成する工程では、めっき法によって複数の電極を形成してもよい。
また、上記フレームを形成する工程は、フォトレジスト層のうち、正常に動作しない半導体チップ予定部に対応する部分には、正常に動作しない半導体チップ予定部に接続されると共に配線が配置された本体の少なくとも１つの側面に配置される端面を有する電極に対応する潜像が形成されず、フォトレジスト層のうち、正常に動作する半導体チップ予定部に対応する部分には、複数の電極に対応した潜像が形成されるように、フォトレジスト層の露光を行う露光工程と、露光工程の後で、フォトレジスト層を現像する工程とを含んでいてもよい。
また、上記フォトレジスト層はネガ型であってもよい。この場合、フレームを形成する工程は、フォトレジスト層のうち、正常に動作しない半導体チップ予定部に対応する部分に対しては、全面的に露光を行い、フォトレジスト層のうち、正常に動作する半導体チップ予定部に対応する部分に対しては、複数の電極に対応したパターンによる露光を行う露光工程と、この露光工程の後で、フォトレジスト層を現像する工程とを含んでいてもよい。
また、上記フォトレジスト層はポジ型であってもよい。この場合、フレームを形成する工程は、フォトレジスト層のうち、正常に動作しない半導体チップ予定部に対応する部分に対しては露光を行なわず、フォトレジスト層のうち、正常に動作する半導体チップ予定部に対応する部分に対しては、複数の電極に対応したパターンによる露光を行う露光工程と、この露光工程の後で、フォトレジスト層を現像する工程とを含んでいてもよい。
上記フォトレジスト層がネガ型の場合、フレームを形成する工程は、フォトレジスト層のうち、複数の部分の全てに対して、複数の電極に対応したパターンによる露光を行う第１の露光工程と、第１の露光工程の前または後において、フォトレジスト層のうち、正常に動作しない半導体チップ予定部に対応する部分のみに対して、全面的に露光を行う第２の露光工程と、第１および第２の露光工程の後で、フォトレジスト層を現像する工程とを含んでいてもよい。
本発明の第１の積層チップパッケージは、上面、下面および４つの側面を有する本体と、本体の少なくとも１つの側面に配置された配線とを備えている。本体は、積層された複数対の階層部分を含み、複数対の各々は、積層された２つの階層部分からなる。複数対の階層部分は、１つの第１の種類の階層部分と１つの第２の種類の階層部分からなる特定の対の階層部分を複数含んでいる。複数の特定の対の数は偶数である。第１の種類の階層部分と第２の種類の階層部分は、いずれも、半導体チップを含んでいる。第１の種類の階層部分は、更に、それぞれ半導体チップに接続され、配線が配置された本体の少なくとも１つの側面に配置された端面を有する複数の電極を含むが、第２の種類の階層部分は、半導体チップに接続されると共に配線が配置された本体の少なくとも１つの側面に配置される端面を有する電極を含んでいない。配線は、複数の電極の端面に接続されている。
本発明の第１の積層チップパッケージにおいて、複数対の階層部分は、更に、２つの第１の種類の階層部分からなる対の階層部分を１つ以上含んでいてもよい。
また、本発明の第１の積層チップパッケージにおいて、本体に含まれる第１の種類の階層部分の数は８であってもよい。
また、本発明の第１の積層チップパッケージにおいて、第１の種類の階層部分における半導体チップは正常に動作するものであり、第２の種類の階層部分における半導体チップは正常に動作しないものであってもよい。
また、本発明の第１の積層チップパッケージにおいて、半導体チップは、４つの側面を有し、第１の種類の階層部分と第２の種類の階層部分は、いずれも、更に、半導体チップの４つの側面のうちの少なくとも１つの側面を覆う絶縁部を含んでいてもよい。この場合、絶縁部は、配線が配置された本体の少なくとも１つの側面に配置された少なくとも１つの端面を有し、複数の電極の端面は、それぞれ、絶縁部によって囲まれていてもよい。
また、本発明の第１の積層チップパッケージにおいて、複数の特定の対の階層部分のうちの１つは、本体に含まれる複数対の階層部分の中で、本体の上面または下面に最も近い位置に配置されていてもよい。
また、本発明の第１の積層チップパッケージは、更に、本体の上面と下面の一方に配置された複数の端子を備え、配線は複数の端子に接続されていてもよい。この場合、複数の特定の対の階層部分のうちの１つは、本体に含まれる複数対の階層部分の中で、複数の端子が配置された本体の面から最も遠い位置に配置されているものであってもよい。
本発明の第２の積層チップパッケージは、上面、下面および４つの側面を有する本体と、本体の少なくとも１つの側面に配置された配線とを備えている。本体は、８つの第１の種類の階層部分と少なくとも１つの第２の種類の階層部分からなる積層された少なくとも９つの階層部分を含んでいる。少なくとも９つの階層部分は、少なくとも４つの対の階層部分を含み、少なくとも４つの対の各々は、積層された２つの階層部分からなる。少なくとも４つの対の階層部分は、１つの第１の種類の階層部分と１つの第２の種類の階層部分からなる特定の対の階層部分を少なくとも１つ含んでいる。第１の種類の階層部分と第２の種類の階層部分は、いずれも、半導体チップを含んでいる。第１の種類の階層部分は、更に、それぞれ半導体チップに接続され、配線が配置された本体の少なくとも１つの側面に配置された端面を有する複数の電極を含むが、第２の種類の階層部分は、半導体チップに接続されると共に配線が配置された本体の少なくとも１つの側面に配置される端面を有する電極を含んでいない。配線は、複数の電極の端面に接続されている。
本発明の第２の積層チップパッケージにおいて、第１の種類の階層部分における半導体チップは正常に動作するものであり、第２の種類の階層部分における半導体チップは正常に動作しないものであってよい。
また、本発明の第２の積層チップパッケージにおいて、半導体チップは、４つの側面を有し、第１の種類の階層部分と第２の種類の階層部分は、いずれも、更に、半導体チップの４つの側面のうちの少なくとも１つの側面を覆う絶縁部を含んでいてもよい。この場合、絶縁部は、配線が配置された本体の少なくとも１つの側面に配置された少なくとも１つの端面を有し、複数の電極の端面は、それぞれ、絶縁部によって囲まれていてもよい。
また、本発明の第２の積層チップパッケージにおいて、少なくとも９つの階層部分は、更に、少なくとも９つの階層部分の中で、本体の上面または下面に最も近い位置に配置された追加の第１の種類の階層部分を含んでいてもよい。
また、本発明の第２の積層チップパッケージは、更に、本体の上面と下面の一方に配置された複数の端子を備え、配線は複数の端子に接続されていてもよい。この場合、少なくとも９つの階層部分は、更に、少なくとも９つの階層部分の中で、複数の端子が配置された本体の面から最も遠い位置または複数の端子が配置された本体の面に最も近い位置に配置された追加の第１の種類の階層部分を含んでいてもよい。
本発明の積層チップパッケージの製造方法、もしくは本発明の第１または第２の積層チップパッケージによれば、正常に動作しないチップに接続された配線に起因する問題を低減しながら、正常に動作しないチップを使用不能にすることができるという効果を奏する。
また、本発明の積層チップパッケージの製造方法では、積層基礎構造物を用いて、１つ以上の特定の対の階層部分を含む予め決められた２以上の数の対の階層部分が積層された本体前積層体を作製し、本体前積層体に含まれる１つ以上の特定の対の階層部分の数と同じ数の１つ以上の追加の第１の種類の階層部分を、本体前積層体に対して積層して、本体を作製する。これにより、本発明によれば、正常に動作しないチップを含んでいても、正常に動作しないチップを含んでいない場合と同等の機能を有する積層チップパッケージを低コストで実現することが可能になるという効果を奏する。
また、本発明の第１の積層チップパッケージでは、特定の対の階層部分の数は偶数である。この積層チップパッケージにおける本体は、所定の数の対の階層部分を積層して得られる積層体中に１つ以上の特定の対の階層部分が含まれている場合に、積層体中に含まれる１つ以上の特定の対の階層部分の数と同じ数の１つ以上の追加の特定の対の階層部分を積層体に積層することによって構成することができる。これにより、本発明によれば、正常に動作しないチップ（第２の種類の階層部分中のチップ）を含んでいても、正常に動作しないチップを含んでいない場合と同等の機能を有する積層チップパッケージを低コストで実現することが可能になるという効果を奏する。
また、本発明の第２の積層チップパッケージでは、本体は、８つの第１の種類の階層部分と少なくとも１つの第２の種類の階層部分からなる積層された少なくとも９つの階層部分を含み、少なくとも９つの階層部分は、少なくとも４つの対の階層部分を含み、少なくとも４つの対の階層部分は、特定の対の階層部分を少なくとも１つ含んでいる。この本体は、４つの対の階層部分を積層して得られる積層体中に１つ以上の特定の対の階層部分が含まれている場合に、積層体中に含まれる１つ以上の特定の対の階層部分の数と同じ数の１つ以上の追加の第１の種類の階層部分を積層体に積層することによって構成することができる。これにより、本発明によれば、正常に動作しないチップ（第２の種類の階層部分中のチップ）を含んでいても、正常に動作しないチップを含んでいない場合と同等の機能を有する積層チップパッケージを低コストで実現することが可能になるという効果を奏する。
複数の第１の電極の端面が表れるように描いた本発明の第１の実施の形態に係る積層チップパッケージの斜視図である。 本発明の第１の実施の形態に係る積層チップパッケージの斜視図である。 図１に示した積層チップパッケージに含まれる１つの対の階層部分を分解して示す斜視図である。 本発明の第１の実施の形態に係る積層チップパッケージの製造方法における一工程で作製される基礎構造物前ウェハの一部を示す断面図である。 図４に示した基礎構造物前ウェハに対して行われる判別工程に続く工程で作製される研磨前基礎構造物本体の一部を示す断面図である。 図５に示した工程に続く工程で作製される構造物の一部を示す断面図である。 図６に示した工程に続く工程で作製される構造物の一部を示す断面図である。 図７に示した工程に続く工程で作製される研磨前基礎構造物の一部を示す断面図である。 図４に示した工程で作製される基礎構造物前ウェハを示す斜視図である。 図９に示した基礎構造物前ウェハにおける半導体チップ予定部の内部の構造の一例を示す断面図である。 図５に示した工程で作製される研磨前基礎構造物本体の一部を示す斜視図である。 図８に示した工程で作製される研磨前基礎構造物の一部を示す斜視図である。 本発明の第１の実施の形態に係る積層チップパッケージの製造方法における、正常に動作する半導体チップ予定部と正常に動作しない半導体チップ予定部とを判別する工程を示す説明図である。 本発明の第１の実施の形態に係る積層チップパッケージの製造方法において使用される露光装置の構成の一例を示す説明図である。 本発明の第１の実施の形態に係る積層チップパッケージの製造方法における、複数の電極を形成するための露光工程を示すフローチャートである。 本発明の第１の実施の形態に係る積層チップパッケージの製造方法における、複数の電極を形成するための露光工程を示す説明図である。 図１６に示した露光工程に続く現像工程を示す説明図である。 図１７に示した現像工程に続くめっき工程を示す説明図である。 図８に示した工程に続く工程で作製される積層体の一部を示す断面図である。 図１９に示した工程に続く工程で作製される積層体の一部を示す断面図である。 図２０に示した工程で作製される基礎構造物の一部を示す斜視図である。 図２０に示した第１の基礎構造物における複数の端子および複数の電極の配置の一例を示す平面図である。 図２０に示した第２の基礎構造物における複数の端子および複数の電極の配置の一例を示す平面図である。 本発明の第１の実施の形態に係る積層チップパッケージの製造方法における本体前積層体を作製する工程の第１の例を示す説明図である。 本発明の第１の実施の形態に係る積層チップパッケージの製造方法における本体前積層体を作製する工程の第２の例を示す説明図である。 本発明の第１の実施の形態に係る積層チップパッケージの製造方法における本体前積層体を作製する工程の第３の例を示す説明図である。 本発明の第１の実施の形態に係る積層チップパッケージの製造方法において使用される端子用ウェハを示す斜視図である。 特定の対の階層部分を含まない本体前積層体を示す斜視図である。 本発明の第１の実施の形態に係る積層チップパッケージの製造方法における本体を作製する工程を示す説明図である。 本体における１つの階層部分の１つの側面を示す斜視図である。 複数の本体が並べられた状態を示す斜視図である。 特定の対の階層部分を含まない積層チップパッケージを示す斜視図である。 本発明の第１の実施の形態に係る積層チップパッケージの使用例を示す斜視図である。 本発明の第１の実施の形態に係る積層チップパッケージの他の使用例を示す斜視図である。 本発明の第１の実施の形態に係る積層チップパッケージの更に他の使用例を示す斜視図である。 本発明の第１の実施の形態に係る積層チップパッケージの変形例を示す斜視図である。 複数の第１の電極の端面が表れるように描いた本発明の第２の実施の形態に係る積層チップパッケージの斜視図である。 本発明の第２の実施の形態に係る積層チップパッケージの製造方法における本体を作製する工程を示す説明図である。 本発明の第２の実施の形態に係る積層チップパッケージの製造方法において使用される追加の階層部分のための研磨前基礎構造物の一部を示す断面図である。 本発明の第２の実施の形態に係る積層チップパッケージの製造方法において使用される追加の階層部分のための基礎構造物の一部を示す断面図である。 複数の第１の電極の端面が表れるように描いた本発明の第３の実施の形態に係る積層チップパッケージの斜視図である。 本発明の第３の実施の形態に係る積層チップパッケージの製造方法における本体を作製する工程を示す説明図である。 本発明の第３の実施の形態に係る積層チップパッケージの製造方法において使用される基礎構造物と端子用ウェハとの積層体を示す斜視図である。 本発明の第４の実施の形態に係る積層チップパッケージの製造方法における、複数の電極を形成するための露光工程を示すフローチャートである。 本発明の第４の実施の形態に係る積層チップパッケージの製造方法における、複数の電極を形成するための露光工程を示す説明図である。 本発明の第５の実施の形態に係る積層チップパッケージの製造方法における、複数の電極を形成するための第１の露光工程を示す説明図である。 本発明の第５の実施の形態に係る積層チップパッケージの製造方法における、複数の電極を形成するための第２の露光工程を示す説明図である。
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１および図２を参照して、本発明の第１の実施の形態に係る積層チップパッケージの構成について説明する。図１および図２は、いずれも本実施の形態に係る積層チップパッケージの斜視図である。図１は、後述する複数の第１の電極の端面が表れるように描いている。図１および図２に示したように、本実施の形態に係る積層チップパッケージ１は、直方体形状の本体２を備えている。本体２は、上面２ａ、下面２ｂ、互いに反対側を向いた第１の側面２ｃおよび第２の側面２ｄ、ならびに互いに反対側を向いた第３の側面２ｅおよび第４の側面２ｆを有している。
積層チップパッケージ１は、更に、本体２の少なくとも１つの側面に配置された配線を備えている。図１および図２に示した例では、積層チップパッケージ１は、本体２の第１の側面２ｃに配置された第１の配線３Ａと、本体２の第２の側面２ｄに配置された第２の配線３Ｂとを備えている。以下、任意の配線に関しては符号３を付して表す。図１では、第１の配線３Ａを破線で示し、本体２の第１の側面２ｃを表している。
本体２は、積層された複数の階層部分を含んでいる。本実施の形態では、特に、本体２は、少なくとも９つの階層部分を含んでいる。本体２に含まれる複数の階層部分は、積層された複数対の階層部分を含んでいる。複数対の各々は、積層された２つの階層部分からなる。本実施の形態では、特に、本体２に含まれる複数の階層部分は、複数対の階層部分のみからなる。従って、本実施の形態では、本体２は、少なくとも５つの対の階層部分（少なくとも１０の階層部分）を含んでいる。
図１および図２には、一例として、本体２が、上から順に配置された５つの対の階層部分１１Ｐ，１２Ｐ，１３Ｐ，１４Ｐ，１５Ｐを含んでいる例を示している。対の階層部分１１Ｐは、上側の階層部分１１Ａと下側の階層部分１１Ｂとで構成されている。対の階層部分１２Ｐは、上側の階層部分１２Ａと下側の階層部分１２Ｂとで構成されている。対の階層部分１３Ｐは、上側の階層部分１３Ａと下側の階層部分１３Ｂとで構成されている。対の階層部分１４Ｐは、上側の階層部分１４Ａと下側の階層部分１４Ｂとで構成されている。対の階層部分１５Ｐは、上側の階層部分１５Ａと下側の階層部分１５Ｂとで構成されている。以下の説明では、任意の対の階層部分に関しては符号１０Ｐを付して表す。また、任意の対の階層部分１０Ｐにおける上側の階層部分は符号１０Ａを付して表し、下側の階層部分は符号１０Ｂを付して表す。また、任意の階層部分は符号１０を付して表す。対の階層部分１０Ｐを構成する２つの階層部分１０Ａ，１０Ｂは、接着剤によって接合されている。
本体２は、更に、最も上に配置された階層部分１１Ａの上に積層された端子層２０を含んでいる。上下に隣接する２つの対の階層部分１０Ｐの間、および階層部分１１Ａと端子層２０の間は、それぞれ、接着剤によって接合されている。階層部分１１Ａ〜１５Ｂと端子層２０は、いずれも、上面と、下面と、４つの側面とを有している。端子層２０は、上面と下面を有する端子層本体２１と、この端子層本体２１の上面に配置された複数のパッド状端子２２とを含んでいる。端子層本体２１の上面は、本体２の上面２ａを構成している。複数のパッド状端子２２は、積層チップパッケージ１における外部接続端子として機能する。複数のパッド状端子２２のうちのいくつかは、本体２の側面２ｃに配置された端面を有し、この端面に第１の配線３Ａが接続されている。複数のパッド状端子２２のうちの他のいくつかは、本体２の側面２ｄに配置された端面を有し、この端面に第２の配線３Ｂが接続されている。
本体２に含まれる複数の階層部分１０は、複数の第１の種類の階層部分と、１つ以上の第２の種類の階層部分とを含んでいる。本実施の形態では、特に、本体２に含まれる第１の種類の階層部分の数は８である。本体２に含まれる複数対の階層部分１０Ｐは、１つの第１の種類の階層部分と１つの第２の種類の階層部分からなる特定の対の階層部分を１つ以上含んでいる。以下の説明では、特定の対の階層部分については、符号１０ＰＳを付して表す。本実施の形態では、特に、本体２に含まれる複数対の階層部分１０Ｐは、特定の対の階層部分１０ＰＳを複数含んでいる。また、本実施の形態では、特に、本体２に含まれる特定の対の階層部分１０ＰＳの数は偶数である。
図１には、２つの対の階層部分１４Ｐ，１５Ｐが特定の対の階層部分１０ＰＳである例を示している。対の階層部分１４Ｐにおいて、階層部分１４Ａは第１の種類の階層部分であり、階層部分１４Ｂは第２の種類の階層部分である。対の階層部分１５Ｐにおいて、階層部分１５Ａは第１の種類の階層部分であり、階層部分１５Ｂは第２の種類の階層部分である。図１に示した例では、本体２に含まれる複数の階層部分１０のうち、階層部分１４Ｂ，１５Ｂ以外の８つの階層部分１０は第１の種類の階層部分である。第１の種類の階層部分と第２の種類の階層部分の違いは、後で詳しく説明する。なお、図１には、特定の対の階層部分１４Ｐ，１５Ｐにおいて、上側の階層部分１４Ａ，１５Ａが第１の種類の階層部分で、下側の階層部分１４Ｂ，１５Ｂが第２の種類の階層部分である例を示している。しかし、特定の対の階層部分１０ＰＳにおいて、下側の階層部分が第１の種類の階層部分で、上側の階層部分が第２の種類の階層部分であってもよい。
本実施の形態では、本体２に含まれる複数の特定の対の階層部分１０ＰＳのうちの１つは、本体２に含まれる複数対の階層部分１０Ｐの中で、本体２の上面２ａまたは下面２ｂに最も近い位置に配置されている。図１に示した例では、特定の対の階層部分１５Ｐが、本体２に含まれる複数対の階層部分１０Ｐの中で、本体２の下面２ｂに最も近い位置に配置されている。
また、本実施の形態では、本体２に含まれる複数の特定の対の階層部分１０ＰＳのうちの１つは、本体２に含まれる複数対の階層部分１０Ｐの中で、複数の端子２２が配置された本体２の面から最も遠い位置に配置されているものである。図１に示した例では、特定の対の階層部分１５Ｐが、本体２に含まれる複数対の階層部分１０Ｐの中で、複数の端子２２が配置された本体２の上面２ａから最も遠い位置に配置されている。
図３は、図１および図２に示した積層チップパッケージ１に含まれる対の階層部分１１Ｐを分解して示す斜視図である。図３に示したように、対の階層部分１１Ｐを構成する階層部分１１Ａ，１１Ｂは、それぞれ半導体チップ３０を含んでいる。半導体チップ３０は、デバイスが形成された第１の面３０ａと、その反対側の第２の面３０ｂと、互いに反対側を向いた第１の側面３０ｃおよび第２の側面３０ｄ、ならびに互いに反対側を向いた第３の側面３０ｅおよび第４の側面３０ｆを有している。側面３０ｃ，３０ｄ，３０ｅ，３０ｆは、それぞれ、本体２の側面２ｃ，２ｄ，２ｅ，２ｆに向いている。階層部分１１Ａ，１１Ｂは、それぞれに含まれる半導体チップ３０の第１の面３０ａ同士が対向するように配置されている。
階層部分１１Ａ，１１Ｂは、それぞれ、更に、半導体チップ３０の４つの側面のうちの少なくとも１つの側面を覆う絶縁部３１と、半導体チップ３０に接続された複数の電極３２とを含んでいる。絶縁部３１は、配線が配置された本体２の少なくとも１つの側面に配置された少なくとも１つの端面３１ａを有している。図３に示した例では、絶縁部３１は、半導体チップ３０の４つの側面の全てを覆い、絶縁部３１は、本体２の４つの側面に配置された４つの端面３１ａを有している。また、この例では、絶縁部３１は、半導体チップ３０の第１の面３０ａも覆っている。
また、図３に示した例では、複数の電極３２は、複数の第１の電極３２Ａと、複数の第２の電極３２Ｂとを含んでいる。複数の第１の電極３２Ａの各々は、本体２の第１の側面２ｃに配置され且つ絶縁部３１によって囲まれた端面３２Ａａを有している。複数の第２の電極３２Ｂの各々は、本体２の第２の側面２ｄに配置され且つ絶縁部３１によって囲まれた端面３２Ｂａを有している。以下、任意の電極に関しては符号３２を付して表し、任意の電極３２の端面に関しては符号３２ａを付して表す。
対の階層部分１２Ｐ，１３Ｐも、図３に示した対の階層部分１１Ｐと同様の構成である。第１の種類の階層部分である階層部分１４Ａ，１５Ａは、図３に示した階層部分１１Ａと同様の構成である。第２の種類の階層部分である階層部分１４Ｂ，１５Ｂは、半導体チップ３０に接続されると共に配線３が配置された本体２の少なくとも１つの側面に配置される端面を有する電極を含んでいない。従って、図１に示したように、階層部分１４Ｂ，１５Ｂの側面には、電極の端面は存在しない。階層部分１４Ｂ，１５Ｂのその他の構成は、図３に示した階層部分１１Ｂと同様である。
第１の種類の階層部分１０における半導体チップ３０は正常に動作するものであり、第２の種類の階層部分１０における半導体チップ３０は正常に動作しないものである。以下、正常に動作する半導体チップ３０を良品の半導体チップ３０と言い、正常に動作しない半導体チップ３０を不良の半導体チップ３０と言う。なお、第２の種類の階層部分１０は、半導体チップ３０に接続されると共に配線３が配置された本体２の少なくとも１つの側面に配置される端面を有するような形態の電極ではなければ、他の形態の電極や配線を含んでいてもよい。例えば、第２の種類の階層部分１０は、半導体チップ３０には接続されているが、配線３が配置された本体２の少なくとも１つの側面に配置される端面を有していない電極や、半導体チップ３０の端子同士を接続する配線を含んでいてもよい。
本体２の第１の側面２ｃに配置された第１の配線３Ａは、複数の階層部分１０における複数の第１の電極３２Ａの端面３２Ａａに接続されている。本体２の第２の側面２ｄに配置された第２の配線３Ｂは、複数の階層部分１０における複数の第２の電極３２Ｂの端面３２Ｂａに接続されている。
半導体チップ３０は、フラッシュメモリ、ＤＲＡＭ、ＳＲＡＭ、ＭＲＡＭ、ＰＲＯＭ、ＦｅＲＡＭ等のメモリを構成するメモリチップであってもよい。この場合には、複数の半導体チップ３０を含む積層チップパッケージ１によって、大容量のメモリを実現することができる。また、本実施の形態に係る積層チップパッケージ１によれば、積層チップパッケージ１に含まれる半導体チップ３０の数を変えることにより、６４ＧＢ（ギガバイト）、１２８ＧＢ、２５６ＧＢ等の種々の容量のメモリを容易に実現することができる。
半導体チップ３０が複数のメモリセルを有する場合、半導体チップ３０が１つ以上の欠陥のあるメモリセルを含んでいても、冗長技術によって正常に動作させることができる場合には、その半導体チップ３０は、良品の半導体チップである。
半導体チップ３０は、メモリチップに限らず、ＣＰＵ、センサ、センサの駆動回路等の他のデバイスを実現するものであってもよい。本実施の形態に係る積層チップパッケージ１は、特にＳｉＰを実現するのに適している。
次に、本実施の形態に係る積層チップパッケージ１の製造方法について説明する。本実施の形態に係る積層チップパッケージ１の製造方法は、それぞれ、各々が本体２に含まれる階層部分１０のいずれかとなる予定の、配列された複数の予備階層部分を含み、後に隣接する予備階層部分の境界位置で切断される２つの基礎構造物を積層して、積層基礎構造物を作製する工程と、積層基礎構造物を用いて、１つ以上の特定の対の階層部分を含む予め決められた２以上の数の対の階層部分１０Ｐが積層された本体前積層体を作製する工程と、本体前積層体に含まれる１つ以上の特定の対の階層部分１０ＰＳの数と同じ数の追加の第１の種類の階層部分を本体前積層体に対して積層して、本体２を作製する工程と、本体２に対して、配線３を形成して、積層チップパッケージ１を完成させる工程とを備えている。本実施の形態では、特に、上記の予め決められた２以上の数は４である。
以下、図４ないし図２３を参照して、本実施の形態に係る積層チップパッケージ１の製造方法における積層基礎構造物を作製する工程について詳しく説明する。積層基礎構造物を作製する工程では、まず、複数の基礎構造物前ウェハを作製する。
図４は、１つの基礎構造物前ウェハを作製する工程を示している。この工程では、互いに反対側を向いた第１の面１００ａおよび第２の面１００ｂを有する１つの半導体ウェハ１００における第１の面１００ａに処理、例えばウェハプロセスを施すことによって、それぞれデバイスを含み、後に複数の半導体チップ３０となる複数の半導体チップ予定部３０Ｐが配列された基礎構造物前ウェハ１０１を作製する。基礎構造物前ウェハ１０１における複数の半導体チップ予定部３０Ｐは、後に同種の複数の半導体チップ３０となるものであってもよい。基礎構造物前ウェハ１０１は、半導体ウェハ１００の第１の面１００ａに対応する第１の面１０１ａと、半導体ウェハ１００の第２の面１００ｂに対応する第２の面１０１ｂとを有している。基礎構造物前ウェハ１０１において、複数の半導体チップ予定部３０Ｐは一列に配列されていてもよいし、縦方向と横方向にそれぞれ複数個並ぶように、複数列に配列されていてもよい。以下の説明では、基礎構造物前ウェハ１０１において、複数の半導体チップ予定部３０Ｐは、縦方向と横方向にそれぞれ複数個並ぶように、複数列に配列されているものとする。
半導体ウェハ１００としては、例えばシリコンウェハが用いられる。ウェハプロセスとは、ウェハを加工して、複数のチップに分割される前の複数のデバイスを作製するプロセスである。基礎構造物前ウェハ１０１において、第１の面１０１ａは、デバイスが形成されているデバイス形成面である。複数の半導体チップ予定部３０Ｐの各々は、基礎構造物前ウェハ１０１の第１の面１０１ａに配置された複数のパッド状の端子３４を有している。
図９は、基礎構造物前ウェハ１０１を示す斜視図である。図９に示したように、基礎構造物前ウェハ１０１には、縦方向に隣接する２つの半導体チップ予定部３０Ｐの境界を通るように横方向に延びる複数のスクライブライン１０２Ａと、横方向に隣接する２つの半導体チップ予定部３０Ｐの境界を通るように縦方向に延びる複数のスクライブライン１０２Ｂとが形成されている。なお、図９は、理解を容易にするために、半導体ウェハ１００に比べて半導体チップ予定部３０Ｐを大きく描いている。例えば、半導体ウェハ１００が１２インチウェハで、半導体チップ予定部３０Ｐの上面の一辺の長さが８〜１０ｍｍとすると、１枚の半導体ウェハ１００を用いて、７００〜９００個の半導体チップ予定部３０Ｐを形成することが可能である。
図１０は、図９に示した基礎構造物前ウェハ１０１における半導体チップ予定部３０Ｐの内部の構造の一例を示す断面図である。ここでは、半導体チップ予定部３０Ｐに、デバイスとして、フラッシュメモリにおける複数のメモリセルが形成されている例を示す。図１０は、半導体チップ予定部３０Ｐに形成されたデバイスとしての複数のメモリセルのうちの１つを示している。このメモリセル４０は、半導体ウェハ１００よりなるＰ型シリコン基板４１の表面（半導体ウェハ１００の第１の面１００ａ）の近傍に形成されたソース４２およびドレイン４３を備えている。ソース４２およびドレイン４３は、共にＮ型の領域である。ソース４２とドレイン４３は、これらの間にＰ型シリコン基板４１の一部よりなるチャネルが形成されるように、所定の間隔を開けて配置されている。メモリセル４０は、更に、ソース４２とドレイン４３の間において基板４１の表面上に順に積層された絶縁膜４４、浮遊ゲート４５、絶縁膜４６および制御ゲート４７を備えている。メモリセル４０は、更に、ソース４２、ドレイン４３、絶縁膜４４、浮遊ゲート４５、絶縁膜４６および制御ゲート４７を覆う絶縁層４８を備えている。この絶縁層４８には、ソース４２、ドレイン４３、制御ゲート４７のそれぞれの上で開口するコンタクトホールが形成されている。メモリセル４０は、それぞれ、ソース４２、ドレイン４３、制御ゲート４７の上方の位置で絶縁層４８上に形成されたソース電極５２、ドレイン電極５３、制御ゲート電極５７を備えている。ソース電極５２、ドレイン電極５３、制御ゲート電極５７は、それぞれ、対応するコンタクトホールを通して、ソース４２、ドレイン４３、制御ゲート４７に接続されている。
複数の基礎構造物前ウェハ１０１は、いずれも、図４を参照して説明した工程によって作製される。
次に、複数の基礎構造物前ウェハ１０１の各々に対してウェハソートテストを行って、各基礎構造物前ウェハ１０１に含まれる複数の半導体チップ予定部３０Ｐについて、正常に動作する半導体チップ予定部３０Ｐと正常に動作しない半導体チップ予定部３０Ｐとを判別する。ウェハソートテストでは、各半導体チップ予定部３０Ｐの複数の端子３４に試験装置のプローブを接触させて、試験装置によって、半導体チップ予定部３０Ｐが正常に動作するか否かをテストする。
図５は、次の工程を示している。この工程では、まず、基礎構造物前ウェハ１０１の第１の面１０１ａの全体を覆うように、フォトレジスト等よりなる保護膜１０３を形成する。次に、基礎構造物前ウェハ１０１に対して、少なくとも１つの半導体チップ予定部３０Ｐに隣接するように延び、且つ基礎構造物前ウェハ１０１の第１の面１０１ａにおいて開口する１以上の溝１０４を形成する。ここでは、図５に示したように、複数の溝１０４を形成するものとする。隣接する２つの半導体チップ予定部３０Ｐの境界の位置では、隣接する２つの半導体チップ予定部３０Ｐの境界を通るように溝１０４が形成される。このようにして、複数の溝１０４が形成された後の基礎構造物前ウェハ１０１よりなる研磨前基礎構造物本体１０５が作製される。研磨前基礎構造物本体１０５は、複数の半導体チップ予定部３０Ｐを含んでいる。また、研磨前基礎構造物本体１０５は、半導体ウェハ１００の第１の面１００ａおよび基礎構造物前ウェハ１０１の第１の面１０１ａに対応する第１の面１０５ａと、半導体ウェハ１００の第２の面１００ｂおよび基礎構造物前ウェハ１０１の第２の面１０１ｂに対応する第２の面１０５ｂと、第１の面１０５ａにおいて開口する複数の溝１０４とを有している。研磨前基礎構造物本体１０５において、第１の面１０５ａは、デバイスが形成されているデバイス形成面である。
複数の溝１０４は、図９に示したスクライブライン１０２Ａ，１０２Ｂに沿って形成される。また、溝１０４は、その底部が基礎構造物前ウェハ１０１の第２の面１０１ｂに達しないように形成される。溝１０４の幅は、例えば１０〜１５０μｍの範囲内である。溝１０４の深さは、例えば３０〜１５０μｍの範囲内である。溝１０４は、例えば、ダイシングソーによって形成してもよいし、反応性イオンエッチング等のエッチングによって形成してもよい。
図１１は、図５に示した工程で作製される研磨前基礎構造物本体１０５の一部を示している。本実施の形態では、複数の溝１０４は、複数の第１の溝１０４Ａと複数の第２の溝１０４Ｂとを含んでいる。複数の第１の溝１０４Ａと複数の第２の溝１０４Ｂは、互いに直交する方向に延びている。なお、図１１には、１つの第１の溝１０４Ａと１つの第２の溝１０４Ｂのみを示している。第１の溝１０４Ａは、図９に示したスクライブライン１０２Ａに沿って形成され、第２の溝１０４Ｂは、図９に示したスクライブライン１０２Ｂに沿って形成されている。
図６は、図５に示した工程に続く工程を示している。この工程では、まず、研磨前基礎構造物本体１０５の複数の溝１０４を埋め、且つ複数の端子３４を覆うように、絶縁層１０６を形成する。この絶縁層１０６は、後に絶縁部３１の一部となるものである。次に、絶縁層１０６に、複数の端子３４を露出させるための複数の開口部１０６ａを形成する。
絶縁層１０６は、エポキシ樹脂、ポリイミド樹脂等の樹脂によって形成されてもよい。また、絶縁層１０６は、感光剤を含んだポリイミド樹脂等の感光性を有する材料によって形成されてもよい。絶縁層１０６が感光性を有する材料によって形成されている場合には、フォトリソグラフィによって絶縁層１０６に開口部１０６ａを形成することができる。絶縁層１０６が感光性を有しない材料によって形成されている場合には、絶縁層１０６を選択的にエッチングすることによって、絶縁層１０６に開口部１０６ａを形成することができる。
また、絶縁層１０６は、複数の溝１０４を埋める第１層と、この第１層および複数の端子３４を覆う第２層とを含んでいてもよい。この場合には、開口部１０６ａは、第２層に形成される。第１層と第２層は、共に、エポキシ樹脂、ポリイミド樹脂等の樹脂によって形成されてもよい。また、第２層は、感光剤を含んだポリイミド樹脂等の感光性を有する材料によって形成されてもよい。第２層が感光性を有する材料によって形成されている場合には、フォトリソグラフィによって第２層に開口部１０６ａを形成することができる。第２層が感光性を有しない材料によって形成されている場合には、第２層を選択的にエッチングすることによって、第２層に開口部１０６ａを形成することができる。
また、絶縁層１０６は、熱膨張係数の小さな樹脂によって形成することが好ましい。熱膨張係数の小さな樹脂によって絶縁層１０６を形成することにより、後にダイシングソーによって絶縁層１０６を切断する場合に、絶縁層１０６の切断が容易になる。
また、絶縁層１０６は、透明であることが好ましい。絶縁層１０６が透明であることにより、後に絶縁層１０６の上に形成されるアライメントマークを、絶縁層１０６を通して容易に認識することが可能になる。
図７は、図６に示した工程に続く工程を示している。この工程では、まず、複数の半導体チップ予定部３０Ｐを覆うように、絶縁層１０６の上にフォトレジスト層を形成する。このフォトレジスト層は、複数の電極３２を形成するために用いられるものである。また、フォトレジスト層は、全ての半導体チップ予定部３０Ｐに対応する複数の部分を含んでいる。フォトレジスト層において、１つの半導体チップ予定部３０Ｐに対応する部分とは、１つの半導体チップ予定部３０Ｐとそれに接続される電極３２が配置される領域とを覆う部分である。次に、フォトリソグラフィによりフォトレジスト層をパターニングすることによって、後に複数の電極３２が収容される複数の溝部１０８ａを有するフレーム１０８を形成する。フレーム１０８において、正常に動作しない半導体チップ予定部３０Ｐに対応する部分には、溝部１０８ａは形成されない。なお、フレーム１０８を形成する工程については、後で詳しく説明する。
図８は、図７に示した工程に続く工程を示している。この工程では、例えばめっき法によって、フレーム１０８の複数の溝部１０８ａ内に複数の電極３２を形成する。複数の電極３２は、各電極３２の一部が絶縁層１０６の上に配置されるように形成される。各電極３２は、開口部１０６ａを通して端子３４に接続される。図１２は、図８に示した工程で作製される構造物の一部を示している。
電極３２は、Ｃｕ等の導電性材料によって形成される。また、電極３２をめっき法によって形成する場合には、フォトレジスト層を形成する前に、絶縁層１０６の上に、めっき用のシード層を形成する。次に、シード層の上に、フォトレジスト層を形成し、フォトリソグラフィによりフォトレジスト層をパターニングすることによってフレーム１０８を形成する。フォトレジスト層の厚みは、例えば１０〜２０μｍの範囲内である。次に、めっき法によって、フレーム１０８の溝部内であってシード層の上に、電極３２の一部となるめっき層を形成する。めっき層の厚みは、例えば５〜１５μｍの範囲内である。次に、フレーム１０８を除去し、更に、シード層のうち、めっき層の下に存在する部分以外の部分をエッチングによって除去する。これにより、めっき層およびその下に残ったシード層によって電極３２が形成される。
図１２に示したように、複数の電極３２を形成する工程では、複数の電極３２の形成と同時に、絶縁層１０６の上に複数のアライメントマーク１０７を形成する。アライメントマーク１０７は、溝１０４の上方の位置に配置される。アライメントマーク１０７の材料および形成方法は、電極３２と同様である。
このようにして、図８および図１２に示す研磨前基礎構造物１０９が作製される。研磨前基礎構造物１０９は、研磨前基礎構造物本体１０５と、研磨前基礎構造物本体１０５の複数の溝１０４を埋め、後に絶縁部３１の一部となる絶縁層１０６と、一部が絶縁層１０６の上に配置された複数の電極３２と、絶縁層１０６の上に配置された複数のアライメントマーク１０７とを備えている。また、研磨前基礎構造物１０９は、半導体ウェハ１００の第１の面１００ａおよび基礎構造物前ウェハ１０１の第１の面１０１ａに対応する第１の面１０９ａと、半導体ウェハ１００の第２の面１００ｂおよび基礎構造物前ウェハ１０１の第２の面１０１ｂに対応する第２の面１０９ｂとを有している。
複数の研磨前基礎構造物１０９は、いずれも、図５ないし図８を参照して説明した工程によって作製される。
ここで、図１３ないし図１８を参照して、フレーム１０８を形成する工程と複数の電極３２を形成する工程について詳しく説明する。図１３は、複数の基礎構造物前ウェハ１０１を示している。前述のように、各基礎構造物前ウェハ１０１に含まれる複数の半導体チップ予定部３０Ｐについては、ウェハソートテストによって、正常に動作する半導体チップ予定部３０Ｐと正常に動作しない半導体チップ予定部３０Ｐとが判別されている。図１３において、記号“Ｘ”を付した四角は、正常に動作しない半導体チップ予定部３０Ｐを表し、他の四角は、正常に動作する半導体チップ予定部３０Ｐを表している。ウェハソートテストによって、基礎構造物前ウェハ１０１毎に、正常に動作する半導体チップ予定部３０Ｐと正常に動作しない半導体チップ予定部３０Ｐの位置情報が得られる。この位置情報は、後に、フレーム１０８を形成するための露光工程において使用される。
図１４は、本実施の形態に係る積層チップパッケージ１の製造方法において使用される露光装置の構成の一例を示す説明図である。図１４に示した露光装置は、ステップ式投影露光装置、いわゆるステッパーである。この露光装置は、マスク２０１を保持するマスクステージ２１０と、マスク２０１を移動または交換するためにマスクステージ２１０を駆動する駆動装置２１１と、ウェハ２０２を保持するウェハステージ２２０と、このウェハステージ２２０を移動させる移動機構２２１と、移動機構２２１を駆動する駆動装置２２２と、縮小投影光学系２０３と、照明装置２０４と、ウェハ２０２の位置を検出する検出装置２４０と、照明装置２０４、駆動装置２１１，２２２および検出装置２４０を制御する制御装置２５０とを備えている。
マスクステージ２１０は、ウェハステージ２２０の上方に配置されている。縮小投影光学系２０３は、マスクステージ２１０とウェハステージ２２０との間に配置されている。照明装置２０４は、マスクステージ２１０の上方に配置され、マスク２０１に対して、露光用の光を照射する。
移動機構２２１は、ウェハステージ２２０を、図１４に示したＸ，Ｙ，Ｚの各方向に移動可能であると共に、ＸＹ平面に対するウェハステージ２２０の傾斜角度を変えることができるようになっている。なお、Ｘ方向とＹ方向は、いずれも縮小投影光学系２０３の光軸方向に対して直交する方向であって、互いに直交する方向である。Ｚ方向は、縮小投影光学系２０３の光軸方向に平行な方向である。検出装置２４０は、ウェハ２０２の表面の位置およびＸＹ平面に対するウェハ２０２の表面の傾斜角度を検出する。
制御装置２５０は、マイクロプロセッサユニット（ＭＰＵ）と、リード・オンリ・メモリ（ＲＯＭ）と、ランダム・アクセス・メモリ（ＲＡＭ）とを有している。
この露光装置を用いて、ウェハ２０２の露光を行う際には、ウェハ２０２の表面に、複数のパターン投影領域が設定される。照明装置２０４より出射された光束は、マスク２０１を通過し、縮小投影光学系２０３によって１つのパターン投影領域に照射される。これにより、マスク２０１が有するマスクパターンが、縮小投影光学系２０３を介して１つのパターン投影領域に投影され、１つのパターン投影領域を露光する処理が行われる。この露光装置では、マスクパターンに基づいて１つのパターン投影領域を露光する処理を行なった後、ウェハ２０２をＸ方向またはＹ方向に移動させ、次のパターン投影領域において、同様の露光処理を行なう。
本実施の形態において、フレーム１０８を形成する工程では、まず、図６に示した構造物において、複数の半導体チップ予定部３０Ｐを覆うように、絶縁層１０６の上にフォトレジスト層を形成する。本実施の形態では、フォトレジスト層はネガ型である。このネガ型のフォトレジスト層では、光が照射されなかった部分は現像液に対して可溶性であり、光が照射された部分は現像液に対して不溶性になる。次に、フォトリソグラフィによりフォトレジスト層をパターニングすることによってフレーム１０８を形成する。このフレーム１０８を形成する際に、フォトレジスト層を露光するために、図１４に示した露光装置が使用される。この場合、図６に示した構造物の上にフォトレジスト層が形成されたものが、図１４におけるウェハ２０２となる。また、複数のパターン投影領域は、フォトレジスト層の表面において、複数の半導体チップ予定部３０Ｐに対応する部分に設定される。パターン投影領域の大きさは、半導体チップ予定部３０Ｐの上面よりわずかに大きく、複数の電極３２が形成される予定の部分を含む大きさに設定される。ウェハソートテストによって得られた基礎構造物前ウェハ１０１毎の、正常に動作する半導体チップ予定部３０Ｐと正常に動作しない半導体チップ予定部３０Ｐの位置情報は、基礎構造物前ウェハ１０１に対応するウェハ２０２におけるフォトレジスト層を露光する際に、制御装置２５０に入力され、制御装置２５０によって保持される。制御装置２５０は、その位置情報に基づいて、マスク２０１を交換することができる。
次に、図１５のフローチャートを参照して、本実施の形態におけるフレーム１０８を形成するためのフォトレジスト層の露光工程について説明する。この露光工程では、フォトレジスト層のうち、正常に動作しない半導体チップ予定部３０Ｐに対応する部分には、正常に動作しない半導体チップ予定部３０Ｐに接続されると共に配線３が配置された本体２の少なくとも１つの側面に配置される端面を有する電極に対応する潜像が形成されず、フォトレジスト層のうち、正常に動作する半導体チップ予定部３０Ｐに対応する部分には、複数の電極３２に対応した潜像が形成されるように、フォトレジスト層の露光を行う。この露光工程では、まず、図１４に示した露光装置において、複数の半導体チップ予定部３０Ｐに対応する複数のパターン投影領域のうち、最初の半導体チップ予定部３０Ｐに対応するパターン投影領域が露光される状態に設定される（ステップＳ１０１）。次に、設定されたパターン投影領域に対応する半導体チップ予定部３０Ｐが正常に動作する半導体チップ予定部３０Ｐか否かが、制御装置２５０によって判断される（ステップＳ１０２）。
ステップＳ１０２において、正常に動作する半導体チップ予定部３０Ｐであると判断された場合（Ｙ）には、複数の電極３２に対応したパターン（以下、電極パターンと記す。）を有するマスク２０１を用いて、フォトレジスト層のうち、正常に動作する半導体チップ予定部３０Ｐに対応する部分に対して、電極パターンによる露光を行う（ステップＳ１０３）。電極パターンは、具体的には、パターン投影領域のうち、後に電極３２を収容する溝部１０８ａが形成される部分に対しては光が照射されず、他の部分に対しては光が照射されるようにするパターンである。この露光により、フォトレジスト層のうち、正常に動作する半導体チップ予定部３０Ｐに対応する部分には、複数の電極３２に対応した潜像が形成される。具体的には、この露光が行われた後、フォトレジスト層のうち、正常に動作する半導体チップ予定部３０Ｐに対応する部分では、後に電極３２を収容する溝部１０８ａが形成される部分は現像液に対して可溶性であり、他の部分は現像液に対して不溶性になる。
ステップＳ１０２において、正常に動作しない半導体チップ予定部３０Ｐであると判断された場合（Ｎ）には、全面的に光を透過するマスク２０１を用いて、あるいはマスク２０１を用いずに、フォトレジスト層のうち、正常に動作しない半導体チップ予定部３０Ｐに対応する部分に対して、全面的に露光を行う（ステップＳ１０４）。これにより、フォトレジスト層のうち、正常に動作しない半導体チップ予定部３０Ｐに対応する部分には、正常に動作しない半導体チップ予定部３０Ｐに接続されると共に配線３が配置された本体２の少なくとも１つの側面に配置される端面を有する電極に対応する潜像は形成されない。具体的には、フォトレジスト層のうち、正常に動作しない半導体チップ予定部３０Ｐに対応する部分の全体が、現像液に対して不溶性になる。なお、第２の種類の階層部分１０が、不良の半導体チップ３０に接続されると共に配線３が配置された本体２の少なくとも１つの側面に配置される端面を有するような形態の電極ではない、他の形態の電極や配線を含んでいる場合には、ステップＳ１０４において、全面的に露光を行う代りに、他の形態の電極や配線に対応する潜像が形成されるように露光を行う。この場合にも、フォトレジスト層のうち、正常に動作しない半導体チップ予定部３０Ｐに対応する部分には、正常に動作しない半導体チップ予定部３０Ｐに接続されると共に配線３が配置された本体２の少なくとも１つの側面に配置される端面を有する電極に対応する潜像は形成されない。
ステップＳ１０３またはステップＳ１０４の実行後は、ステップＳ１０３またはステップＳ１０４を実行した露光したパターン投影領域が、最後の半導体チップ予定部３０Ｐに対応するパターン投影領域であったか否かが、制御装置２５０によって判断される（ステップＳ１０５）。最後の半導体チップ予定部３０Ｐに対応するパターン投影領域であった場合（Ｙ）には、露光工程を終了する。最後の半導体チップ予定部３０Ｐに対応するパターン投影領域ではなかった場合（Ｎ）には、次の半導体チップ予定部３０Ｐに対応するパターン投影領域が露光される状態に設定されて（ステップＳ１０６）、ステップＳ１０２以降の処理が繰り返される。
図１６は、図１５に示した露光工程を示す説明図である。図１６において、符号１０８Ｐは、フレーム１０８を形成するために用いられるフォトレジスト層を示している。図１６において、（ａ）、（ｂ）、（ｃ）、（ｄ）は、ステップＳ１０３またはステップＳ１０４が実行される領域を表している。図１６に示した例では、領域（ａ）、（ｂ）、（ｃ）、（ｄ）の順に、ステップＳ１０３またはステップＳ１０４が実行されている。また、領域（ａ）、（ｃ）、（ｄ）では、ステップＳ１０２において、正常に動作する半導体チップ予定部３０Ｐであると判断され、電極パターンを有するマスク２０１Ａを用いて、フォトレジスト層１０８Ｐのうち、正常に動作する半導体チップ予定部３０Ｐに対応する部分に対して、電極パターンによる露光が行われている。領域（ｂ）では、ステップＳ１０２において、正常に動作しない半導体チップ予定部３０Ｐであると判断され、全面的に光を透過するマスク２０１Ｂを用いて（あるいはマスク２０１を用いずに）、フォトレジスト層１０８Ｐのうち、正常に動作しない半導体チップ予定部３０Ｐに対応する部分に対して、全面的に露光が行われている。図１６において、（ｅ）は、露光によってフォトレジスト層１０８Ｐに形成された潜像の平面形状を表している。
上記の露光工程の後、フォトレジスト層１０８Ｐは、現像液によって現像され、これにより、フレーム１０８が形成される。図１７は、この現像により形成されたフレーム１０８を表している。図１７における領域（ａ）、（ｂ）、（ｃ）、（ｄ）は、図１６における領域（ａ）、（ｂ）、（ｃ）、（ｄ）に対応している。図１７において、領域（ａ）、（ｃ）、（ｄ）ではフレーム１０８に溝部１０８ａが形成されているが、領域（ｂ）ではフレーム１０８に溝部１０８ａは形成されていない。図１７において、（ｅ）は、溝部１０８ａの平面形状を表している。
次に、例えばめっき法によって、フレーム１０８の複数の溝部１０８ａ内に複数の電極３２を形成し、フレーム１０８を除去する。図１８は、このようにして形成された複数の電極３２を表している。図１８における領域（ａ）、（ｂ）、（ｃ）、（ｄ）は、図１６における領域（ａ）、（ｂ）、（ｃ）、（ｄ）に対応している。図１８において、領域（ａ）、（ｃ）、（ｄ）では複数の電極３２が形成されているが、領域（ｂ）では、半導体チップ予定部３０Ｐに接続される電極は形成されていない。図１８において、（ｅ）は、複数の電極３２の平面形状を表している。
次に、複数の電極３２の形成後の工程について説明する。図１９は、図８に示した工程に続く工程を示している。この工程では、２つの研磨前基礎構造物１０９を、それらの第１の面１０９ａ同士が対向するように、絶縁性の接着剤によって張り合わせて、２つの研磨前基礎構造物１０９を含む積層体を作製する。接着剤によって形成される絶縁層１１１は、電極３２を覆い、絶縁部３１の一部となる。絶縁層１１１は、透明であることが好ましい。以下、図１９に示した２つの研磨前基礎構造物１０９のうちの下側の研磨前基礎構造物１０９を、第１の研磨前基礎構造物１０９と呼ぶ。また、第１の研磨前基礎構造物１０９を作製する基となる基礎構造物前ウェハ１０１を第１の基礎構造物前ウェハ１０１と呼ぶ。また、図１９に示した２つの研磨前基礎構造物１０９のうちの上側の研磨前基礎構造物１０９を、第２の研磨前基礎構造物１０９と呼ぶ。また、第２の研磨前基礎構造物１０９を作製する基となる基礎構造物前ウェハ１０１を第２の基礎構造物前ウェハ１０１と呼ぶ。
次に、図１９に示した積層体における両面、すなわち第１の研磨前基礎構造物１０９の第２の面１０９ｂおよび第２の研磨前基礎構造物１０９の第２の面１０９ｂを研磨する。この研磨は、複数の溝１０４が露出するまで行う。図１９において、破線は、研磨後の第２の面１０９ｂの位置を示している。
図２０は、上述のようにして両面が研磨された後の積層体を示している。第１の研磨前基礎構造物１０９の第２の面１０９ｂを研磨することにより、第１の研磨前基礎構造物１０９が研磨により薄くされることによって、基礎構造物１１０が形成される。以下、この基礎構造物１１０を第１の基礎構造物１１０と呼ぶ。同様に、第２の研磨前基礎構造物１０９の第２の面１０９ｂを研磨することにより、第２の研磨前基礎構造物１０９が研磨により薄くされることによって、基礎構造物１１０が形成される。以下、この基礎構造物１１０を第２の基礎構造物１１０と呼ぶ。第１および第２の基礎構造物１１０の厚みは、それぞれ、例えば３０〜１００μｍである。各基礎構造物１１０は、研磨前基礎構造物１０９の第１の面１０９ａに対応する第１の面１１０ａと、その反対側の第２の面１１０ｂとを有している。第２の面１１０ｂは、研磨された面である。
上述のように２つの研磨前基礎構造物１０９を含む積層体の両面を研磨する工程では、積層体の一方の面を研磨した後、この研磨された面に、図２０に示した板状の治具１１２を張り付けた後、他方の面の研磨を行う。このように積層体の研磨後の面に治具１１２を張り付けることにより、その後の工程において、積層体の取り扱いが容易になると共に積層体が損傷を受けることを防止することができる。また、絶縁層１０６，１１１が透明である場合には、治具１１２としてアクリル板、ガラス板等の透明なものを用いることにより、いずれも透明な治具１１２および絶縁層１０６，１１１を通して、積層体に含まれる２つの基礎構造物１１０におけるアライメントマーク１０７を見ることが可能になる。これにより、後で説明するように、図２０に示した積層体を２つ以上積層する際に、アライメントマーク１０７を利用して、積層体同士の位置合わせを行うことが可能になる。
図２０に示したように、２つの研磨前基礎構造物１０９を含む積層体の両面を研磨することによって、２つの基礎構造物１１０が積層された積層基礎構造物１１４が作製される。
図２１は、図２０に示した工程で作製される基礎構造物１１０の一部を示している。前述のように、複数の溝１０４が露出するまで、研磨前基礎構造物１０９の第２の面１０９ｂを研磨することにより、複数の半導体チップ予定部３０Ｐは、互いに分離されて、それぞれ半導体チップ３０となる。半導体チップ３０の第１の面３０ａは半導体ウェハ１００の第１の面１００ａに対応し、半導体チップ３０の第２の面３０ｂは半導体ウェハ１００の第２の面１００ｂに対応する。半導体チップ３０の複数の端子３４は、第１の面３０ａに配置されている。
基礎構造物１１０は、本体２に含まれる階層部分１０のいずれかとなる予定の、配列された複数の予備階層部分１１０ｃを含み、後に隣接する予備階層部分１１０ｃの境界位置で切断される。基礎構造物１１０は、図９に示したスクライブライン１０２Ａ，１０２Ｂに沿って切断される。従って、複数の予備階層部分１１０ｃは、それぞれ、基礎構造物１１０において、隣接する２本のスクライブライン１０２Ａと、隣接する２本のスクライブライン１０２Ｂとによって囲まれた部分である。
ここで、図２２および図２３を参照して、第１の基礎構造物１１０における複数の端子３４および複数の電極３２の配置と、第２の基礎構造物１１０における複数の端子３４および複数の電極３２の配置の一例について説明する。図２２は、第１の基礎構造物１１０の第１の面１１０ａ側から見たときの、第１の基礎構造物１１０の複数の端子３４および複数の電極３２を示している。図２３は、第２の基礎構造物１１０の第２の面１１０ｂ側から見たときの第２の基礎構造物１１０の複数の端子３４および複数の電極３２を示している。後に、図２２および図２３に示したスクライブライン１０２Ａに沿って基礎構造物１１０が切断されることにより、本体２の１つの側面に配置される複数の電極３２の端面が露出する。
ここで、図２２に示した第１の基礎構造物１１０に含まれる半導体チップ３０を第１の半導体チップ３０と呼び、図２３に示した第２の基礎構造物１１０に含まれる半導体チップ３０を第２の半導体チップ３０と呼ぶ。
図２２に示したように、第１の半導体チップ３０は、所定の順序で配列された複数の第１の端子３４を有している。ここで、図２２に示したように、複数の第１の端子３４のうち、半導体チップ３０の第１の面３０ａの１つの辺に沿って配列された９つの端子に着目する。図２２では、この９つの端子を、記号Ａ〜Ｉを付して示している。第１の半導体チップ３０において、端子Ａ〜Ｉは、図２２における左側から右側へ向かう方向にＡ〜Ｉの順に１列に配列されている。
図２３に示した第２の半導体チップ３０は、図２２に示した第１の半導体チップ３０の第１の端子３４に対応して所定の順序で配列された複数の第２の端子３４を有している。特に、第２の半導体チップ３０は、第１の半導体チップ３０の端子Ａ〜Ｉに対応し、これと同様に配列された端子Ａ〜Ｉを有している。半導体チップ３０の第１の面３０ａから見た場合には、第１の半導体チップ３０の端子Ａ〜Ｉの配列の順序と第２の半導体チップ３０の端子Ａ〜Ｉの配列の順序は同じである。しかし、第１の半導体チップ３０と第２の半導体チップ３０が、第１の面３０ａ同士が対向するように配置された状態では、図２２および図２３に示したように、同一方向例えば第２の半導体チップ３０の第２の面３０ｂ側から見たときに、第２の半導体チップ３０の端子Ａ〜Ｉの配列の順序は、第１の半導体チップ３０の端子Ａ〜Ｉの配列の順序とは逆になる。
ここで、後に図２２および図２３に示したスクライブライン１０２Ａの位置に形成されることになる複数の電極３２の端面についても、半導体チップ３０の端子Ａ〜Ｉに対応するものを記号Ａ〜Ｉで表す。図２２に示したように、第１の基礎構造物１１０では、同一方向から見たときに、スクライブライン１０２Ａの位置に形成されることになる複数の電極３２の端面Ａ〜Ｉは、対応する複数の端子Ａ〜Ｉの配列と同じ順序で配列されている。言い換えると、第１の基礎構造物１１０における複数の電極３２は、複数の電極３２の端面Ａ〜Ｉの配列が、対応する複数の端子Ａ〜Ｉの配列と同じ順序になるようなパターンで形成されている。
これに対し、図２３に示したように、第２の基礎構造物１１０では、同一方向から見たときに、スクライブライン１０２Ａの位置に形成されることになる複数の電極３２の端面Ａ〜Ｉは、対応する複数の端子Ａ〜Ｉの配列とは逆の順序で配列されている。言い換えると、第２の基礎構造物１１０における複数の電極３２は、複数の電極３２の端面Ａ〜Ｉの配列が、対応する複数の端子Ａ〜Ｉの配列とは逆の順序になるようなパターンで形成されている。
図２２および図２３に示した第１および第２の基礎構造物１１０を含む積層基礎構造物１１４を用いて作製された積層チップパッケージ１では、同一方向から見たときに、第２の半導体チップ３０の端子Ａ〜Ｉの配列の順序は、第１の半導体チップ３０の端子Ａ〜Ｉの配列の順序とは逆であり、本体２の１つの側面に配置され、第１の半導体チップ３０の端子Ａ〜Ｉに接続された複数の電極３２の端面は、対応する端子Ａ〜Ｉの配列と同じ順序で配列され、本体２の１つの側面に配置され、第２の半導体チップ３０の端子Ａ〜Ｉに接続された複数の電極３２の端面は、対応する端子Ａ〜Ｉの配列とは逆の順序で配列される。その結果、本体２の１つの側面において、第１の半導体チップ３０の端子Ａ〜Ｉに接続された複数の電極３２の端面と、第２の半導体チップ３０の端子Ａ〜Ｉに接続された複数の電極３２の端面は、同じ順序で配列される。
ここで、積層チップパッケージ１に含まれる対の階層部分１０Ｐにおいて、同様に配列された複数の端子３４を有する第１および第２の半導体チップ３０を、第１の面３０ａ同士が対向するように配置し、第１および第２の半導体チップ３０における対応する端子３４同士を接続する場合について考える。この場合、図２２および図２３に示した第１および第２の基礎構造物１１０における複数の端子３４および複数の電極３２の配置の例によれば、本体２の１つの側面において、第１の半導体チップ３０の複数の端子３４に接続された複数の電極３２の端面と、第２の半導体チップ３０の複数の端子３４に接続された複数の電極３２の端面とが同じ順序で配列される。これにより、第１および第２の半導体チップ３０における対応する端子３４同士を配線３によって容易に接続することが可能になる。
なお、ここまで、図２２および図２３に示した半導体チップ３０の第１の面３０ａの１つの辺に沿って配列された複数の端子３４とそれに接続された複数の電極３２について説明してきたが、この説明は、上記の辺とは反対側の辺に沿って配列された複数の端子３４とそれに接続された複数の電極３２についても当てはまる。
次に、図２４ないし図２６を参照して、本体前積層体を作製する工程について説明する。ここでは、本体前積層体を作製する工程の第１ないし第３の例について説明する。
図２４は、本体前積層体を作製する工程の第１の例を示す説明図である。この第１の例では、まず、図２４における（ａ）に示した積層基礎構造物１１４を切断して、図２４における（ｂ）に示したバー１１５を１つ以上作製する。バー１１５は、それぞれ本体２に含まれる複数対の階層部分１０Ｐのうちのいずれかの対となる予定の部分１１５ａが、複数個、階層部分１０の積層方向と直交する一方向に配列されたものである。次に、本体２に含まれる複数対の階層部分１０Ｐのうちのいずれかとなる対の階層部分１０Ｐが複数作製されるように、１つ以上のバー１１５を切断する。図２４における（ｃ）は、１つの対の階層部分１０Ｐを示している。次に、予め決められた２以上の数（本実施の形態では４）の対の階層部分１０Ｐを積層し、且つ上下に隣接する対の階層部分１０Ｐ同士を接着することによって、図２４における（ｄ）に示した本体前積層体１１８を完成させる。
図２５は、本体前積層体を作製する工程の第２の例を示す説明図である。この第２の例では、まず、図２５における（ａ）に示した積層基礎構造物１１４を切断して、図２５における（ｂ）に示したバー１１５を１つ以上作製する。次に、図２５における（ｃ）に示したように、予め決められた２以上の数（本実施の形態では４）と同じ数の２つ以上のバー１１５を積層し、且つ上下に隣接するバー１１５同士を接着することによって、本体前積層体１１８となる予定の部分１１６ａが、複数個、階層部分１０の積層方向と直交する一方向に配列されたバー積層体１１６を作製する。次に、図２５における（ｄ）に示したように、バー積層体１１６を切断することによって、本体前積層体１１８を完成させる。
図２６は、本体前積層体を作製する工程の第３の例を示す説明図である。この第３の例では、まず、図２６における（ａ）に示した積層基礎構造物１１４を、予め決められた２以上の数（本実施の形態では４）と同じ数だけ積層し、且つ上下に隣接する積層基礎構造物１１４同士を接着することによって、図２６における（ｂ）に示したように、本体前積層体１１８となる予定の部分が、複数個、階層部分１０の積層方向と直交する２方向に配列された積層体集合体１１７を作製する。次に、積層体集合体１１７を切断することによって、図２６における（ｃ）に示したように、バー積層体１１６を作製する。次に、図２６における（ｄ）に示したように、バー積層体１１６を切断することによって、本体前積層体１１８を完成させる。
第１ないし第３のいずれかの例によって作製された本体前積層体１１８の上には、端子層２０が積層され、且つ接着される。この工程が、複数の端子２２を形成する工程である。端子層２０は、例えば図２７に示した端子用ウェハ１２０を切断することによって作製される。端子用ウェハ１２０は、樹脂、セラミック等の絶縁材料によって形成された板状のウェハ本体１２１を有している。ウェハ本体１２１は、後に互いに分離されてそれぞれ端子層本体２１となる複数の端子層本体予定部２１Ｐを含んでいる。端子用ウェハ１２０は、更に、ウェハ本体１２１の上面に配置された複数組のパッド状端子２２を有している。１組のパッド状端子２２は、１つの端子層本体予定部２１Ｐに配置されている。隣接する２つの端子層本体予定部２１Ｐの境界において、２つの端子層本体予定部２１Ｐの各々に配置された複数のパッド状端子２２同士は、連結されていてもよいし、連結されていなくてもよい。ウェハ本体１２１は透明であってもよい。この場合、ウェハ本体１２１の上面において、隣接する２つの端子層本体予定部２１Ｐの境界の位置にアライメントマークを設けてもよい。
なお、図２５に示した本体前積層体を作製する工程の第２の例では、端子用ウェハ１２０を切断することによって、端子層２０となる予定の部分が一方向に配列された端子用バーを作製し、この端子用バーを、図２５における（ｃ）に示したバー積層体１１６の上に接着してもよい。この場合には、端子用バーが接着されたバー積層体１１６を切断することによって、端子層２０が接着された本体前積層体１１８を作製することができる。
また、図２６に示した本体前積層体を作製する工程の第３の例では、端子用ウェハ１２０を、図２６における（ｂ）に示した積層体集合体１１７の上に接着してもよい。この場合には、端子用ウェハ１２０が接着された積層体集合体１１７を切断することによって、端子層２０が接着された本体前積層体１１８を作製することができる。
本体前積層体を作製する工程の第１ないし第３の例のいずれにおいても、２つの基礎構造物１１０が積層されて構成された積層基礎構造物１１４を用いて、本体前積層体１１８を作製する。
次に、本体２を作製する工程について説明する。本実施の形態では、図１３に示したように、正常に動作しない半導体チップ予定部３０Ｐを含む可能性のある基礎構造物前ウェハ１０１を用いて基礎構造物１１０を作製することから、本体前積層体１１８には、不良の半導体チップ３０を含む第２の種類の階層部分１０が含まれる可能性がある。第２の種類の階層部分１０は、ウェハソートテストによって得られた情報から特定することができる。本実施の形態では、２つの階層部分１０の両方とも第２の種類の階層部分１０である対の階層部分１０Ｐは、本体前積層体１１８の作製のためには使用されない。しかし、１つの第１の種類の階層部分１０と１つの第２の種類の階層部分１０からなる特定の対の階層部分１０ＰＳは、本体前積層体１１８の作製のために使用される。従って、本体前積層体１１８には、１つ以上の特定の対の階層部分１０ＰＳが含まれる可能性がある。
本体２を作製する工程では、始めに、ウェハソートテストによって得られた情報から、本体前積層体１１８に含まれる特定の対の階層部分１０ＰＳの数を認識する。本体前積層体１１８に含まれる特定の対の階層部分１０ＰＳの数がゼロの場合、すなわち本体前積層体１１８に含まれる複数の対の階層部分１０Ｐが全て２つの第１の種類の階層部分からなる場合には、本体前積層体１１８とその上に接着された端子層２０とからなる構造物を本体２とする。図２８は、このように特定の対の階層部分１０ＰＳを含まない本体前積層体１１８と端子層２０からなる本体２を示している。この本体２に対しては、後に配線３が形成される。これにより、不良の半導体チップ３０を含まない積層チップパッケージが完成する。
本実施の形態に係る積層チップパッケージの製造方法は、本体前積層体１１８が１つ以上の特定の対の階層部分１０ＰＳを含む場合に適用される。図２９は、本実施の形態に係る積層チップパッケージの製造方法における本体を作製する工程を示す説明図である。図２９に示したように、本実施の形態に係る積層チップパッケージの製造方法では、本体前積層体１１８に含まれる１つ以上の特定の対の階層部分１０ＰＳの数と同じ数の１つ以上の追加の第１の種類の階層部分１０を、本体前積層体１１８に対して積層して、本体２を作製する。本実施の形態では、特に、本体前積層体１１８に含まれる１つ以上の特定の対の階層部分１０ＰＳの数と同じ数の１つ以上の追加の特定の対の階層部分１０ＰＳを、本体前積層体１１８に対して積層して、本体２を作製する。追加の特定の対の階層部分１０ＰＳは、積層基礎構造物１１４を切断することによって作製される。
図２９に示した例は、図１に示した例に対応している。すなわち、図２９に示した例では、本体前積層体１１８は、２つの階層部分１０の両方とも第１の種類の階層部分１０である３つの対の階層部分１１Ｐ，１２Ｐ，１３Ｐと、特定の対の階層部分１０ＰＳである１つの対の階層部分１４Ｐを含んでいる。この例では、本体前積層体１１８に対して、１つの追加の特定の対の階層部分１０ＰＳである階層部分１５Ｐを積層し、且つ接着して、本体２を作製している。この例では、追加の特定の対の階層部分１５Ｐは、本体２に含まれる複数対の階層部分１０Ｐの中で、複数の端子２２が配置された本体２の上面２ａから最も遠い位置、すなわち本体２の下面２ｂに最も近い位置に配置される。このようにして、図１に示したように、２つの特定の対の階層部分１０ＰＳを含む本体２が作製される。
なお、本体前積層体１１８が２つ以上の特定の対の階層部分１０ＰＳを含む場合には、本体前積層体１１８に含まれる２つ以上の特定の対の階層部分１０ＰＳの数と同じ数の２つ以上の追加の特定の対の階層部分１０ＰＳを、本体前積層体１１８に対して積層して、本体２を作製する。このように、本実施の形態では、本体前積層体１１８に含まれる特定の対の階層部分１０ＰＳの数と同じ数の追加の特定の対の階層部分１０ＰＳを、本体前積層体１１８に対して積層して、本体２を作製することから、本体２に含まれる特定の対の階層部分１０ＰＳの数は、必ず偶数になる。
図３０は、本体２における１つの階層部分１０の１つの側面を示す斜視図である。本体前積層体１１８を作製する工程および追加の特定の対の階層部分１０ＰＳを作製する工程では、図２１における第１の溝１０４Ａが延びる方向と第２の溝１０４Ｂが延びる方向のそれぞれに沿って切断面が形成されるように絶縁層１０６，１１１が切断される。図３０に示したように、絶縁層１０６は、切断されることにより、絶縁部３１の一部である絶縁層３１Ａとなる。また、絶縁層１０６の切断面、すなわち絶縁層３１Ａの切断面３１Ａａによって、絶縁部３１の端面３１ａの一部が形成される。また、絶縁層１１１は、切断されることにより、絶縁部３１の他の一部である絶縁層３１Ｂとなる。また、絶縁層１１１の切断面、すなわち絶縁層３１Ｂの切断面３１Ｂａによって、絶縁部３１の端面３１ａの他の一部が形成される。また、絶縁層１０６，１１１が切断されることによって、絶縁部３１の端面３１ａから複数の電極３２の端面３２ａが露出する。端面３２ａは、絶縁部３１によって囲まれている。
次に、本体２に対して、配線３を形成して、積層チップパッケージ１を完成させる工程について説明する。この工程では、まず、複数の電極３２の端面３２ａが現れる本体２の２つの側面を研磨する。次に、本体２に配線３Ａ，３Ｂを形成する。
積層チップパッケージ１を完成させる工程は、以下の例のようにして、複数の本体２について同時に行ってもよい。この例では、まず、図３１に示したように、例えばチップボンディング装置を用いて、複数の本体２を、配線３Ａが形成される側面が上を向くようにして並べる。このとき、並べられた複数の本体２を、容易に分離可能に接着して固定してもよい。次に、複数の本体２における配線３Ａが形成される側面を同時に研磨する。次に、複数の本体２における配線３Ａが形成される側面に対して配線３Ａを形成する。次に、複数の本体２を、配線３Ｂが形成される側面が上を向くようにして並べ、複数の本体２における配線３Ｂが形成される側面を同時に研磨した後、この側面に対して配線３Ｂを形成する。
複数の本体２を並べる際には、チップボンディング装置が備えている画像認識装置によって、本体２の外縁の位置や、本体２の側面に現れている電極３２の端面３２ａの位置を認識することにより、本体２の位置の認識および制御を行うことが可能になる。
配線３Ａ，３Ｂは、例えばフレームめっき法によって形成される。この場合には、まず、配線３Ａを形成すべき本体２の側面上に、めっき用のシード層を形成する。次に、シード層の上に、溝部を有するフレームを形成する。このフレームは、例えば、フォトレジストフィルムをフォトリソグラフィによりパターニングすることによって形成される。次に、めっき法によって、フレームの溝部内であってシード層の上に、配線３Ａの一部となるめっき層を形成する。次に、フレームを除去し、更に、シード層のうち、めっき層の下に存在する部分以外の部分をエッチングによって除去する。これにより、めっき層およびその下に残ったシード層によって配線３Ａが形成される。次に、配線３Ｂを形成すべき本体２の側面上に、配線３Ａの形成方法と同様の方法によって配線３Ｂを形成する。
以上のようにして、積層チップパッケージ１が完成する。図３２は、図２８に示した特定の対の階層部分１０ＰＳを含まない本体２に対して配線３を形成して製造された積層チップパッケージ１を示している。図２９に示した工程で作製された本体２に対して配線３を形成すると、図１および図２に示したように、特定の対の階層部分１４Ｐ，１５Ｐを含む積層チップパッケージ１が製造される。
なお、図２５、図２６に示した本体前積層体を作製する工程の第２および第３の例では、図２５における（ｃ）および図２６における（ｃ）に示したバー積層体１１６の状態で、各部分１１６ａにおいて複数の電極３２の端面３２ａが現れる２つの側面を研磨してもよい。この場合には、後で本体前積層体１１８に対して積層する追加の特定の対の階層部分１０ＰＳについては、本体前積層体１１８に対して積層する前に、複数の電極３２の端面３２ａが現れる２つの側面を研磨しておく。
本実施の形態に係る積層チップパッケージ１は、そのままの状態で、１つの電子部品として使用することが可能である。例えば、積層チップパッケージ１は、複数のパッド状端子２２が下を向くように配線基板上に配置することにより、フリップチップ法によって配線基板に実装することができる。
また、例えば、積層チップパッケージ１を使用する装置に、積層チップパッケージ１を収容する凹部が設けられている場合には、複数のパッド状端子２２が上を向くようにして、凹部内に積層チップパッケージ１を挿入し、複数のパッド状端子２２を装置内の回路に接続することができる。
図３３は、積層チップパッケージ１の使用例を示している。この例では、積層チップパッケージ１の複数のパッド状端子２２にそれぞれボンディングワイヤ１６０の一端を接続している。ボンディングワイヤ１６０の他端は、積層チップパッケージ１を使用する装置における端子に接続される。
図３４および図３５は、積層チップパッケージ１の他の使用例を示している。この例では、複数のピン１６１を有するリードフレームに積層チップパッケージ１を取り付け、積層チップパッケージ１をモールド樹脂によって封止している。積層チップパッケージ１の複数のパッド状端子２２は、複数のピン１６１に接続されている。モールド樹脂は、積層チップパッケージ１を保護する保護層１６２となる。図３４は、複数のピン１６１が水平方向に延びている例を示している。図３５は、複数のピン１６１が下方に向けて折り曲げられた例を示している。
なお、図１および図２に示した例では、追加の特定の対の階層部分１０ＰＳのうちの１つ（対の階層部分１５Ｐ）が、本体２に含まれる複数対の階層部分１０Ｐの中で、本体２の下面２ｂに最も近い位置に配置されている。しかし、追加の特定の対の階層部分１０ＰＳのうちの１つは、本体２に含まれる複数対の階層部分１０Ｐの中で、本体２の上面２ａに最も近い位置、すなわち端子層２０の下に配置してもよい。
図３６は、本実施の形態に係る積層チップパッケージ１の変形例を示す斜視図である。この変形例では、端子層２０は、本体２に含まれる複数対の階層部分１０Ｐよりも本体２の下面２ｂに近い位置に配置されている。この変形例において、追加の特定の対の階層部分１０ＰＳのうちの１つは、本体２に含まれる複数対の階層部分１０Ｐの中で、複数の端子２２が配置された本体２の面から最も遠い位置すなわち本体２の上面２ａに最も近い位置に配置してもよいし、本体２の下面２ｂに最も近い位置、すなわち端子層２０の上に配置してもよい。
以上説明したように、本実施の形態によれば、積層された複数のチップ３０を含み、高集積化の可能な積層チップパッケージ１を実現することができる。本実施の形態に係る積層チップパッケージ１は、上面２ａ、下面２ｂおよび４つの側面２ｃ，２ｄ，２ｅ，２ｆを有する本体２と、この本体２の少なくとも１つの側面に配置された配線３とを備えている。本体２は、積層された少なくとも９つの階層部分１０を含んでいる。また、本体２に含まれる複数の階層部分１０は、積層された複数対の階層部分１０Ｐを含んでいる。本実施の形態では、特に、本体２に含まれる複数の階層部分１０は、複数対の階層部分１０Ｐのみからなる。従って、本実施の形態では、本体２は、少なくとも５つの対の階層部分１０Ｐを含んでいる。
本体２に含まれる複数の階層部分１０は、複数の第１の種類の階層部分１０と、１つ以上の第２の種類の階層部分１０とを含んでいる。本実施の形態では、特に、本体２に含まれる第１の種類の階層部分１０の数は８である。本体２に含まれる複数対の階層部分１０Ｐは、１つの第１の種類の階層部分１０と１つの第２の種類の階層部分１０からなる特定の対の階層部分１０ＰＳを複数含んでいる。本実施の形態では、特に、本体２に含まれる特定の対の階層部分１０ＰＳの数は偶数である。
第１の種類の階層部分１０と第２の種類の階層部分１０は、いずれも、半導体チップ３０と、半導体チップ３０の４つの側面のうちの少なくとも１つの側面を覆う絶縁部３１とを含んでいる。絶縁部３１は、配線３が配置された本体２の少なくとも１つの側面に配置された少なくとも１つの端面３１ａを有している。
第１の種類の階層部分１０における半導体チップ３０は良品の半導体チップ３０であり、第２の種類の階層部分１０における半導体チップ３０は不良の半導体チップ３０である。第１の種類の階層部分１０は、更に、それぞれ半導体チップ３０に接続され、配線３が配置された本体２の少なくとも１つの側面に配置された端面３２ａを有する複数の電極３２を含むが、第２の種類の階層部分１０は、半導体チップ３０に接続されると共に配線３が配置された本体２の少なくとも１つの側面に配置される端面を有する電極を含んでいない。複数の電極３２の端面３２ａは、それぞれ絶縁部３１によって囲まれている。配線３は、複数の電極３２の端面３２ａに接続されている。
本実施の形態に係る積層チップパッケージ１の製造方法は、それぞれ、各々が本体２に含まれる階層部分１０のいずれかとなる予定の、配列された複数の予備階層部分１１０ｃを含み、後に隣接する予備階層部分１１０ｃの境界位置で切断される２つの基礎構造物１１０を積層して、積層基礎構造物１１４を作製する工程と、積層基礎構造物１１４を用いて、１つ以上の特定の対の階層部分１０ＰＳを含む予め決められた２以上の数の対の階層部分１０Ｐが積層された本体前積層体１１８を作製する工程と、本体前積層体１１８に含まれる１つ以上の特定の対の階層部分１０ＰＳの数と同じ数の追加の特定の対の階層部分１０ＰＳを本体前積層体１１８に対して積層して、本体２を作製する工程と、本体２に対して、配線３を形成して、積層チップパッケージ１を完成させる工程とを備えている。本実施の形態では、特に、上記の予め決められた２以上の数は４である。
積層基礎構造物１１４を作製する工程は、各基礎構造物１１０を作製するための一連の工程として、配列された複数の半導体チップ予定部３０Ｐを含む基礎構造物前ウェハ１０１を作製する工程と、基礎構造物前ウェハ１０１に含まれる複数の半導体チップ予定部３０Ｐについて、正常に動作する半導体チップ予定部３０Ｐと正常に動作しない半導体チップ予定部３０Ｐとを判別する工程と、正常に動作しない半導体チップ予定部３０Ｐに接続されると共に配線３が配置された本体２の少なくとも１つの側面に配置される端面を有する電極を形成することなく、正常に動作する半導体チップ予定部３０Ｐに接続されるように複数の電極３２を形成する工程とを含んでいる。
本実施の形態に係る積層チップパッケージ１では、不良の半導体チップ３０を含む第２の種類の階層部分１０において、半導体チップ３０に接続されると共に配線３が配置された本体２の少なくとも１つの側面に配置される端面を有する電極が設けられないことから、不良の半導体チップ３０は使用不能にされる。
もし、不良の半導体チップ３０を含む階層部分１０においても、半導体チップ３０に接続されると共に配線３が配置された本体２の少なくとも１つの側面に配置される端面を有する電極が設けられていると、この電極は配線３に接続される。この場合、不良の半導体チップ３０に接続された電極は、メモリデバイス等、積層チップパッケージ１によって実現するデバイスにとって不要なキャパシタンスや不要なインダクタンスを発生させたり、良品の半導体チップ３０に接続された電極３２等との間に浮遊容量を発生させたりする。このことは、メモリデバイス等のデバイスの動作の高速化の妨げとなる。
これに対し、本実施の形態では、前述のように、不良の半導体チップ３０を含む第２の種類の階層部分１０では、半導体チップ３０に接続されると共に配線３が配置された本体２の少なくとも１つの側面に配置される端面を有する電極が設けられない。そのため、積層チップパッケージ１において、不良の半導体チップ３０を含む第２の種類の階層部分１０は、単なる絶縁層とみなすことができる。従って、本実施の形態によれば、不良の半導体チップ３０に接続された配線に起因する問題を低減しながら、不良の半導体チップ３０を使用不能にすることができる。
また、本実施の形態に係る積層チップパッケージの製造方法では、積層基礎構造物１１４を用いて、１つ以上の特定の対の階層部分１０ＰＳを含む予め決められた２以上の数の対の階層部分１０Ｐが積層された本体前積層体１１８を作製し、本体前積層体１１８に含まれる１つ以上の特定の対の階層部分１０ＰＳの数と同じ数の１つ以上の追加の特定の対の階層部分１０ＰＳを、本体前積層体１１８に対して積層して、本体２を作製する。例えば、上記の予め決められた２以上の数が４である場合、図２８に示したように、特定の対の階層部分１０ＰＳを含まない本体前積層体１１８を用いて、不良の半導体チップ３０を含まない積層チップパッケージ１を製造すると、この積層チップパッケージ１に含まれる第１の種類の階層部分１０の数、すなわち積層チップパッケージ１に含まれる良品の半導体チップ３０の数は８となる。本実施の形態では、本体前積層体１１８が１つ以上の特定の対の階層部分１０ＰＳを含む場合には、本体前積層体１１８に含まれる１つ以上の特定の対の階層部分１０ＰＳの数と同じ数の１つ以上の追加の特定の対の階層部分１０ＰＳを本体前積層体１１８に対して積層して、本体２を作製する。従って、この方法によって製造された積層チップパッケージ１に含まれる第１の種類の階層部分１０の数、すなわち積層チップパッケージ１に含まれる良品の半導体チップ３０の数は、不良の半導体チップ３０を含まない積層チップパッケージ１と同様に８となる。このように、本実施の形態によれば、不良の半導体チップ３０を含んでいても、不良の半導体チップ３０を含んでいない場合と同等の機能を有する積層チップパッケージ１を実現することができる。
また、本実施の形態によれば、不良の半導体チップ３０を１つだけ含む特定の対の階層部分１０ＰＳを、捨てることなく有効に利用することができる。そのため、本実施の形態によれば、不良の半導体チップ３０を含んでいても、不良の半導体チップ３０を含んでいない場合と同等の機能を有する積層チップパッケージ１を低コストで実現することができる。
また、本実施の形態において、積層チップパッケージ１に含まれる複数の半導体チップ３０が、いずれもＮビット（Ｎは自然数）の容量を有するメモリチップであって、積層チップパッケージ１に含まれる第１の種類の階層部分１０の数、すなわち積層チップパッケージ１に含まれる良品の半導体チップ３０の数が８である場合には、積層チップパッケージ１によってＮバイトの容量を有するメモリを実現することができる。この場合には、メモリチップの容量と、積層チップパッケージ１によって実現されるメモリの容量の把握が容易になる。この効果は、積層チップパッケージ１に含まれる第１の種類の階層部分１０の数を８の倍数とした場合も同様に得ることができる。
ところで、もし、単独の状態の基礎構造物１１０を用いて本体前積層体１１８を作製しようとすると、基礎構造物１１０が薄いために、基礎構造物１１０の取り扱いが難しくなると共に、基礎構造物１１０が損傷を受け易くなる。これに対し、本実施の形態では、２つの基礎構造物１１０が積層された積層基礎構造物１１４を用いて本体前積層体１１８を作製する。積層基礎構造物１１４の強度は、単独の状態の基礎構造物１１０に比べて大きい。そのため、本実施の形態によれば、基礎構造物１１０の取り扱いが容易になると共に、基礎構造物１１０が損傷を受けることを防止することができる。
また、本実施の形態では、積層基礎構造物１１４を用いて本体前積層体１１８を作製するため、図２４ないし図２６のいずれの例においても、本体前積層体１１８を作製する工程では、単独の状態の基礎構造物１１０を用いて本体前積層体１１８を作製する場合に比べて、積層のための工程数を少なくすることができる。例えば、図２４に示した例のように、４つの対の階層部分１０Ｐを積層して本体前積層体１１８を作製する場合には、単独の状態の８つの階層部分１０を積層して本体前積層体１１８を作製する場合に比べて、積層工程数を２分の１にすることができる。従って、本実施の形態によれば、積層チップパッケージ１の生産性を向上させることができ、その結果、積層チップパッケージ１のコストを低減することができる。
また、本実施の形態において、積層基礎構造物１１４を作製する工程は、第１の基礎構造物前ウェハ１０１を作製する工程と、第２の基礎構造物前ウェハ１０１を作製する工程と、第１の基礎構造物前ウェハ１０１を用いて第１の研磨前基礎構造物１０９を作製する工程と、第２の基礎構造物前ウェハ１０１を用いて第２の研磨前基礎構造物１０９を作製する工程と、第１の研磨前基礎構造物１０９と第２の研磨前基礎構造物１０９の第１の面１０９ａ同士が対向するように、第１の研磨前基礎構造物１０９と第２の研磨前基礎構造物１０９とを張り合わせる工程と、張り合わされた状態の第１の研磨前基礎構造物１０９と第２の研磨前基礎構造物１０９のそれぞれの第２の面１０９ｂを研磨する工程とを含んでいる。
第１および第２の基礎構造物前ウェハ１０１は、いずれも、図４を参照して説明した工程によって作製される。第１および第２の研磨前基礎構造物１０９は、いずれも、図５ないし図８を参照して説明した工程によって作製される。張り合わされた状態の第１の研磨前基礎構造物１０９と第２の研磨前基礎構造物１０９のそれぞれの第２の面１０９ｂを研磨する工程によって、第１の研磨前基礎構造物１０９が研磨により薄くされることによって形成された第１の基礎構造物１１０と第２の研磨前基礎構造物１０９が研磨により薄くされることによって形成された第２の基礎構造物１１０との積層体である積層基礎構造物１１４が得られる。
単独の状態の研磨前基礎構造物１０９に対して研磨を行って基礎構造物１１０を作製すると、基礎構造物１１０が例えば３０〜１００μｍのように薄くなるために、基礎構造物１１０の取り扱いが難しくなると共に、基礎構造物１１０が損傷を受け易くなる。また、基礎構造物１１０において半導体チップ３０と絶縁層１０６の熱膨張係数が異なることから、基礎構造物１１０が薄くなると、基礎構造物１１０が丸まってしまい、この点からも、基礎構造物１１０の取り扱いが難しくなると共に、基礎構造物１１０が損傷を受け易くなる。
本実施の形態では、第１の面１０９ａ同士が対向するように第１の研磨前基礎構造物１０９と第２の研磨前基礎構造物１０９とを張り合わせ、この張り合わされた状態の第１の研磨前基礎構造物１０９と第２の研磨前基礎構造物１０９のそれぞれの第２の面１０９ｂを研磨する。これにより、第１の研磨前基礎構造物１０９が研磨により薄くされることによって形成された第１の基礎構造物１１０と第２の研磨前基礎構造物１０９が研磨により薄くされることによって形成された第２の基礎構造物１１０との積層体である積層基礎構造物１１４が得られる。この積層基礎構造物１１４の強度は、単独の状態の基礎構造物１１０に比べて大きい。そのため、本実施の形態によれば、第１および第２の基礎構造物１１０の取り扱いが容易になると共に、第１および第２の基礎構造物１１０が損傷を受け難くなる。
また、本実施の形態では、第１の面１１０ａ同士が対向するように張り合わされた第１および第２の基礎構造物１１０からなる積層基礎構造物１１４が得られる。第１および第２の基礎構造物１１０に、それぞれ、単独の状態では基礎構造物１１０を丸めるように作用する応力が存在する場合、本実施の形態によれば、第１および第２の基礎構造物１１０の応力を相殺することができる。そのため、本実施の形態によれば、第１および第２の基礎構造物１１０の平坦性を維持することができる。
また、本実施の形態では、積層された複数の半導体チップ３０は、本体２の少なくとも１つの側面に配置された配線３によって電気的に接続される。そのため、本実施の形態では、ワイヤボンディング方式における問題点、すなわちワイヤ同士の接触を避けるために電極の間隔を小さくすることが難しいという問題点や、ワイヤの高い抵抗値が回路の高速動作の妨げになるという問題点は生じない。
また、本実施の形態では、貫通電極方式に比べて以下の利点がある。まず、本実施の形態では、チップに貫通電極を形成する必要がないので、チップに貫通電極を形成するための多くの工程は不要である。
また、本実施の形態では、複数の半導体チップ３０間の電気的接続を、本体２の少なくとも１つの側面に配置された配線３によって行う。そのため、本実施の形態によれば、複数のチップ間の電気的接続を貫通電極によって行う場合に比べて、チップ間の電気的接続の信頼性を向上させることができる。
また、本実施の形態では、配線３の線幅や厚みを容易に変更することができる。そのため、本実施の形態によれば、将来における配線３の微細化の要望にも容易に対応することができる。
また、貫通電極方式では、上下のチップの貫通電極同士を、例えば、高温下で半田によって接続する必要がある。これに対し、本実施の形態では、配線３は例えばめっき法によって形成することができるため、より低温下で、配線３を形成することが可能である。また、本実施の形態では、複数の階層部分１０の接合も低温下で行うことができる。そのため、チップ３０が熱によって損傷を受けることを防止することができる。
また、貫通電極方式では、上下のチップの貫通電極同士を接続するため、上下のチップを正確に位置合わせする必要がある。これに対し、本実施の形態では、複数の半導体チップ３０間の電気的接続を、上下に隣接する２つの階層部分１０の界面では行わず、本体２の少なくとも１つの側面に配置された配線３によって行うため、複数の階層部分１０の位置合わせの精度は、貫通電極方式における複数のチップ間の位置合わせの精度に比べて緩やかでよい。
また、本実施の形態に係る積層チップパッケージの製造方法では、特許文献１に記載された積層チップパッケージの製造方法に比べて、工程数を少なくすることができ、その結果、積層チップパッケージのコストを低減することができる。
以上のことから、本実施の形態によれば、積層チップパッケージ１を低コストで短時間に大量生産することが可能になる。
また、本実施の形態に係る積層チップパッケージ１の製造方法によれば、積層基礎構造物１１４を構成する２つの基礎構造物１１０を、それらが損傷を受けることを防止しながら、容易に薄くすることができる。そのため、本実施の形態によれば、小型で集積度の高い積層チップパッケージ１を、高い歩留まりで製造することが可能になる。
なお、本実施の形態において、積層基礎構造物１１４を作製する方法は、図５ないし図２１を参照して説明した方法に限らない。例えば、以下のような方法で積層基礎構造物１１４を作製してもよい。すなわち、まず、第１の研磨前基礎構造物１０９の第１の面１０９ａが治具に対向するように、第１の研磨前基礎構造物１０９を治具に張り付ける。次に、第１の研磨前基礎構造物１０９が研磨により薄くされることによって、第１の基礎構造物１１０が、治具に張り付けられた状態で形成されるように、治具に張り付けられた第１の研磨前基礎構造物１０９における第２の面１０９ｂを研磨する。次に、第２の研磨前基礎構造物１０９の第１の面１０９ａが、第１の基礎構造物１１０の研磨された面に対向するように、第１の基礎構造物１１０に第２の研磨前基礎構造物１０９を張り付ける。次に、第２の研磨前基礎構造物１０９が研磨により薄くされることによって、第２の基礎構造物１１０が、第１の基礎構造物１１０上に積層された状態で形成されるように、第２の研磨前基礎構造物１０９における第２の面１０９ｂを研磨する。これにより、２つの基礎構造物１１０が積層された積層基礎構造物１１４が作製される。
あるいは、第２の面１１０ｂ同士が対向するように２つの基礎構造物１１０を張り合わせて、積層基礎構造物１１４を作製してもよい。
［第２の実施の形態］
次に、本発明の第２の実施の形態に係る積層チップパッケージ１およびその製造方法について説明する。始めに、図３７を参照して、本実施の形態に係る積層チップパッケージ１の構成について説明する。図３７は、複数の第１の電極３２Ａの端面３２Ａａが表れるように描いた本実施の形態に係る積層チップパッケージ１の斜視図である。
本実施の形態に係る積層チップパッケージ１は、第１の実施の形態と同様に、上面２ａ、下面２ｂ、第１ないし第４の側面２ｃ，２ｄ，２ｅ，２ｆを有する直方体形状の本体２と、本体２の少なくとも１つの側面に配置された配線３とを備えている。図３７に示した例では、積層チップパッケージ１は、本体２の第１の側面２ｃに配置された第１の配線３Ａと、本体２の第２の側面２ｄに配置された第２の配線３Ｂとを備えている。図３７では、第１の配線３Ａを破線で示し、本体２の第１の側面２ｃを表している。
本体２は、積層された複数の階層部分１０を含んでいる。本実施の形態では、特に、本体２は、少なくとも９つの階層部分１０を含んでいる。この少なくとも９つの階層部分１０は、少なくとも４つの対の階層部分１０Ｐを含んでいる。本実施の形態では、複数の階層部分１０は、少なくとも４つの対の階層部分１０Ｐの他に、１つ以上の対になっていない階層部分１０を含んでいてもよい。
図３７には、一例として、本体２が、上から順に配置された４つの対の階層部分１１Ｐ，１２Ｐ，１３Ｐ，１４Ｐと、対の階層部分１４Ｐの下に配置された追加の第１の種類の階層部分１６を含んでいる例を示している。対の階層部分１１Ｐ，１２Ｐ，１３Ｐ，１４Ｐの構成は、第１の実施の形態と同様である。階層部分１６の構成は、図３に示した階層部分１１Ａ，１１Ｂのいずれかと同様である。
本体２は、更に、最も上に配置された階層部分１１Ａの上に積層された端子層２０を含んでいる。端子層２０の構成は、第１の実施の形態と同様である。上下に隣接する２つの対の階層部分１０Ｐの間、対の階層部分１４Ｐと階層部分１６の間、および階層部分１１Ａと端子層２０の間は、それぞれ、接着剤によって接合されている。
本体２に含まれる複数の階層部分１０は、複数の第１の種類の階層部分と、１つ以上の第２の種類の階層部分とを含んでいる。本実施の形態では、特に、本体２に含まれる第１の種類の階層部分の数は８である。本体２に含まれる複数対の階層部分１０Ｐは、１つの第１の種類の階層部分と１つの第２の種類の階層部分からなる特定の対の階層部分１０ＰＳを１つ以上含んでいる。
図３７には、１つの対の階層部分１４Ｐが特定の対の階層部分１０ＰＳである例を示している。対の階層部分１４Ｐにおいて、階層部分１４Ａは第１の種類の階層部分であり、階層部分１４Ｂは第２の種類の階層部分である。図３７に示した例では、本体２に含まれる複数の階層部分１０のうち、階層部分１４Ｂ以外の８つの階層部分１０は第１の種類の階層部分である。なお、図３７には、特定の対の階層部分１４Ｐにおいて、上側の階層部分１４Ａが第１の種類の階層部分で、下側の階層部分１４Ｂが第２の種類の階層部分である例を示している。しかし、特定の対の階層部分１０ＰＳにおいて、下側の階層部分が第１の種類の階層部分で、上側の階層部分が第２の種類の階層部分であってもよい。
追加の第１の種類の階層部分１６は、本体２に含まれる少なくとも９つの階層部分１０の中で、複数の端子２２が配置された本体２の面から最も遠い位置、すなわち本体２の下面２ｂに最も近い位置に配置されている。
次に、図３８を参照して、本実施の形態に係る積層チップパッケージ１の製造方法について説明する。図３８は、本実施の形態に係る積層チップパッケージ１の製造方法における本体２を作製する工程を示す説明図である。本実施の形態に係る積層チップパッケージ１の製造方法において、本体前積層体１１８を作製する工程までは、第１の実施の形態と同様である。本実施の形態における本体２を作製する工程では、始めに、ウェハソートテストによって得られた情報から、本体前積層体１１８に含まれる特定の対の階層部分１０ＰＳの数を認識する。本体前積層体１１８に含まれる特定の対の階層部分１０ＰＳの数がゼロの場合、すなわち本体前積層体１１８に含まれる複数の対の階層部分１０Ｐが全て２つの第１の種類の階層部分からなる場合には、第１の実施の形態と同様に、本体前積層体１１８とその上に接着された端子層２０とからなる構造物を本体２とし、この本体２に配線３を形成し、不良の半導体チップ３０を含まない積層チップパッケージを作製する。
図３８に示したように、本体前積層体１１８が１つ以上の特定の対の階層部分１０ＰＳを含む場合には、本体前積層体１１８に含まれる１つ以上の特定の対の階層部分１０ＰＳの数と同じ数の１つ以上の追加の第１の種類の階層部分１０（１６）と、端子層２０とを、本体前積層体１１８に対して積層して、本体２を作製する。その後は、第１の実施の形態と同様に、本体２に対して、配線３を形成して、積層チップパッケージ１を完成させる。追加の第１の種類の階層部分１０は、１つの基礎構造物１１０を切断することによって作製される。
ここで、図３９および図４０を参照して、追加の第１の種類の階層部分１０の作製方法の一例について説明する。この例では、図３９に示したように、図８に示した工程で作製された研磨前基礎構造物１０９の第１の面１０９ａが、図３９に示した板状の治具１１２の一方の面に対向するように、絶縁性の接着剤によって、研磨前基礎構造物１０９を治具１１２に張り付ける。接着剤によって形成される絶縁層１１１は、電極３２を覆い、絶縁部３１の一部となる。絶縁層１１１は、透明であることが好ましい。
次に、研磨前基礎構造物１０９における第２の面１０９ｂを研磨する。この研磨は、複数の溝１０４が露出するまで行う。図３９において、破線は、研磨後の面１０９ｂの位置を示している。研磨前基礎構造物１０９における第２の面１０９ｂを研磨することにより、研磨前基礎構造物１０９が研磨により薄くされることによって、基礎構造物１１０が、治具１１２に張り付けられた状態で形成される。
図４０は、治具１１２に張り付けられた基礎構造物１１０を示している。この基礎構造物１１０は、研磨前基礎構造物１０９の第１の面１０９ａに対応する第１の面１１０ａと、その反対側の第２の面１１０ｂとを有している。第２の面１１０ｂは、研磨された面である。
図４０に示した基礎構造物１１０を、図９に示したスクライブライン１０２Ａ，１０２Ｂに沿って切断することによって、対になっていない複数の階層部分１０が作製される。この複数の階層部分１０のうち、第１の種類の階層部分１０だけが、追加の第１の種類の階層部分１０として用いられる。
なお、２つの追加の第１の種類の階層部分１０を本体前積層体１１８に対して積層して本体２を作製する場合には、積層基礎構造物１１４を切断することによって、２つの追加の第１の種類の階層部分１０を作製してもよい。
また、本実施の形態において、追加の第１の種類の階層部分１０のうちの１つは、本体２に含まれる少なくとも９つの階層部分１０の中で、複数の端子２２が配置された本体２の上面２ａに最も近い位置、すなわち端子層２０の下に配置してもよい。
また、本実施の形態において、図３６に示した第１の実施の形態における変形例と同様に、端子層２０を、本体２に含まれる少なくとも９つの階層部分１０よりも本体２の下面２ｂに近い位置に配置してもよい。この場合、追加の第１の種類の階層部分１０のうちの１つは、本体２に含まれる少なくとも９つの階層部分１０の中で、複数の端子２２が配置された本体２の面から最も遠い位置、すなわち本体２の上面２ａに最も近い位置に配置してもよいし、複数の端子２２が配置された本体２の下面２ｂに最も近い位置、すなわち端子層２０の上に配置してもよい。
第１の実施の形態における１つ以上の追加の特定の対の階層部分１０ＰＳの代りに、１つ以上の追加の第１の種類の階層部分１０が用いられることによる違いを除いて、本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
［第３の実施の形態］
次に、本発明の第３の実施の形態に係る積層チップパッケージ１およびその製造方法について説明する。始めに、図４１を参照して、本実施の形態に係る積層チップパッケージ１の構成について説明する。図４１は、複数の第１の電極３２Ａの端面３２Ａａが表れるように描いた本実施の形態に係る積層チップパッケージ１の斜視図である。
本実施の形態に係る積層チップパッケージ１は、第１の実施の形態と同様に、上面２ａ、下面２ｂ、第１ないし第４の側面２ｃ，２ｄ，２ｅ，２ｆを有する直方体形状の本体２と、本体２の少なくとも１つの側面に配置された配線３とを備えている。図４１に示した例では、積層チップパッケージ１は、本体２の第１の側面２ｃに配置された第１の配線３Ａと、本体２の第２の側面２ｄに配置された第２の配線３Ｂとを備えている。図４１では、第１の配線３Ａを破線で示し、本体２の第１の側面２ｃを表している。
本体２は、積層された複数の階層部分１０を含んでいる。本実施の形態では、特に、本体２は、少なくとも９つの階層部分１０を含んでいる。この少なくとも９つの階層部分１０は、少なくとも４つの対の階層部分１０Ｐを含んでいる。本実施の形態では、複数の階層部分１０は、少なくとも４つの対の階層部分１０Ｐの他に、１つ以上の対になっていない階層部分１０を含んでいてもよい。
図４１には、一例として、本体２が、上から順に配置された４つの対の階層部分１１Ｐ，１２Ｐ，１３Ｐ，１４Ｐと、対の階層部分１１Ｐの上に配置された追加の第１の種類の階層部分１７を含んでいる例を示している。対の階層部分１１Ｐ，１２Ｐ，１３Ｐ，１４Ｐの構成は、第１の実施の形態と同様である。階層部分１７の構成は、図３に示した階層部分１１Ａ，１１Ｂのいずれかと同様である。
本体２は、更に、最も上に配置された階層部分１７の上に積層された端子層２０を含んでいる。端子層２０の構成は、第１の実施の形態と同様である。上下に隣接する２つの対の階層部分１０Ｐの間、対の階層部分１１Ｐと階層部分１７の間、および階層部分１７と端子層２０の間は、それぞれ、接着剤によって接合されている。
本体２に含まれる複数の階層部分１０は、複数の第１の種類の階層部分と、１つ以上の第２の種類の階層部分とを含んでいる。本実施の形態では、特に、本体２に含まれる第１の種類の階層部分の数は８である。本体２に含まれる複数対の階層部分１０Ｐは、１つの第１の種類の階層部分と１つの第２の種類の階層部分からなる特定の対の階層部分１０ＰＳを１つ以上含んでいる。
図４１には、１つの対の階層部分１４Ｐが特定の対の階層部分１０ＰＳである例を示している。対の階層部分１４Ｐにおいて、階層部分１４Ａは第１の種類の階層部分であり、階層部分１４Ｂは第２の種類の階層部分である。図４１に示した例では、本体２に含まれる複数の階層部分１０のうち、階層部分１４Ｂ以外の８つの階層部分１０は第１の種類の階層部分である。なお、図４１には、特定の対の階層部分１４Ｐにおいて、上側の階層部分１４Ａが第１の種類の階層部分で、下側の階層部分１４Ｂが第２の種類の階層部分である例を示している。しかし、特定の対の階層部分１０ＰＳにおいて、下側の階層部分が第１の種類の階層部分で、上側の階層部分が第２の種類の階層部分であってもよい。
追加の第１の種類の階層部分１７は、本体２に含まれる少なくとも９つの階層部分１０の中で、複数の端子２２が配置された本体２の上面２ａに最も近い位置、すなわち端子層２０の下に配置されている。
次に、図４２を参照して、本実施の形態に係る積層チップパッケージ１の製造方法について説明する。図４２は、本実施の形態に係る積層チップパッケージ１の製造方法における本体２を作製する工程を示す説明図である。本実施の形態に係る積層チップパッケージ１の製造方法において、本体前積層体１１８を作製する工程までは、第１の実施の形態と同様である。本実施の形態における本体２を作製する工程では、始めに、ウェハソートテストによって得られた情報から、本体前積層体１１８に含まれる特定の対の階層部分１０ＰＳの数を認識する。本体前積層体１１８に含まれる特定の対の階層部分１０ＰＳの数がゼロの場合、すなわち本体前積層体１１８に含まれる複数の対の階層部分１０Ｐが全て２つの第１の種類の階層部分からなる場合には、第１の実施の形態と同様に、本体前積層体１１８とその上に接着された端子層２０とからなる構造物を本体２とし、この本体２に配線３を形成し、不良の半導体チップ３０を含まない積層チップパッケージを作製する。
図４２に示したように、本体前積層体１１８が１つ以上の特定の対の階層部分１０ＰＳを含む場合には、本体前積層体１１８に含まれる１つ以上の特定の対の階層部分１０ＰＳの数と同じ数の１つ以上の追加の第１の種類の階層部分１０（１７）と、端子層２０とを、本体前積層体１１８に対して積層して、本体２を作製する。本実施の形態では、特に、１つ以上の追加の第１の種類の階層部分１０と端子層２０との積層体を、本体前積層体１１８に積層することによって本体２を作製する。このように、本実施の形態では、１つ以上の追加の第１の種類の階層部分１０を、複数の端子２２が一体化された状態で、本体前積層体１１８に積層することによって、本体２を作製する工程と複数の端子２２を形成する工程とが同時に行われる。その後は、第１の実施の形態と同様に、本体２に対して、配線３を形成して、積層チップパッケージ１を完成させる。
ここで、図４３を参照して、１つ以上の追加の第１の種類の階層部分１０と端子層２０との積層体の作製方法の一例について説明する。この例では、１つ以上の基礎構造物１１０と端子用ウェハ１２０とを積層し且つ接着して、図４３に示したような、基礎構造物１１０と端子用ウェハ１２０との積層体を作製する。この積層体を、図９に示したスクライブライン１０２Ａ，１０２Ｂに沿って切断することによって、１つ以上の階層部分１０と端子層２０との積層体が複数作製される。この１つ以上の階層部分１０と端子層２０との積層体のうち、第２の種類の階層部分１０を含まないものが、１つ以上の追加の第１の種類の階層部分１０と端子層２０との積層体として使用される。
なお、図４３には、１つの基礎構造物１１０と端子用ウェハ１２０との積層体を示している。この積層体を切断することによって、１つの追加の第１の種類の階層部分１０と端子層２０との積層体が作製される。１つの基礎構造物１１０は、例えば、第２の実施の形態において説明した方法によって作製することができる。
２つ以上の追加の第１の種類の階層部分１０と端子層２０との積層体は、２つ以上の基礎構造物１１０と端子用ウェハ１２０との積層体を作製し、この積層体を切断することによって作製することができる。なお、２つの基礎構造物１１０と端子用ウェハ１２０との積層体は、積層基礎構造物１１４と端子用ウェハ１２０とを積層して作製してもよい。
第２の実施の形態と同様に、本実施の形態においても、図３６に示した第１の実施の形態における変形例と同様に、端子層２０を、本体２に含まれる複数の階層部分１０よりも本体２の下面２ｂに近い位置に配置してもよい。この場合には、追加の第１の種類の階層部分１０のうちの１つは、本体２に含まれる少なくとも９つの階層部分１０の中で、複数の端子２２が配置された本体２の下面２ｂに最も近い位置、すなわち端子層２０の上に配置される。本実施の形態におけるその他の構成、作用および効果は、第２の実施の形態と同様である。
［第４の実施の形態］
次に、本発明の第４の実施の形態に係る積層チップパッケージ１の製造方法について説明する。本実施の形態に係る積層チップパッケージ１の製造方法では、フレーム１０８を形成する工程のみが、第１の実施の形態と異なっている。まず、本実施の形態では、フレーム１０８を形成するためのフォトレジスト層はポジ型である。
以下、図４４のフローチャートを参照して、本実施の形態におけるフレーム１０８を形成するためのフォトレジスト層の露光工程について説明する。第１の実施の形態と同様に、本実施の形態においても、この露光工程では、フォトレジスト層のうち、正常に動作しない半導体チップ予定部３０Ｐに対応する部分には、正常に動作しない半導体チップ予定部３０Ｐに接続されると共に配線３が配置された本体２の少なくとも１つの側面に配置される端面を有する電極に対応する潜像が形成されず、フォトレジスト層のうち、正常に動作する半導体チップ予定部３０Ｐに対応する部分には、複数の電極３２に対応した潜像が形成されるように、フォトレジスト層の露光を行う。この露光工程では、まず、図１４に示した露光装置において、複数の半導体チップ予定部３０Ｐに対応する複数のパターン投影領域のうち、最初の半導体チップ予定部３０Ｐに対応するパターン投影領域が露光される状態に設定される（ステップＳ２０１）。次に、設定されたパターン投影領域に対応する半導体チップ予定部３０Ｐが正常に動作する半導体チップ予定部３０Ｐか否かが、制御装置２５０によって判断される（ステップＳ２０２）。
ステップＳ２０２において、正常に動作する半導体チップ予定部３０Ｐであると判断された場合（Ｙ）には、複数の電極３２に対応した電極パターンを有するマスク２０１を用いて、フォトレジスト層のうち、正常に動作する半導体チップ予定部３０Ｐに対応する部分に対して、電極パターンによる露光を行う（ステップＳ２０３）。本実施の形態における電極パターンは、具体的には、パターン投影領域のうち、後に電極３２を収容する溝部１０８ａが形成される部分に対しては光が照射され、他の部分に対しては光が照射されないようにするパターンである。この露光により、フォトレジスト層のうち、正常に動作する半導体チップ予定部３０Ｐに対応する部分には、複数の電極３２に対応した潜像が形成される。具体的には、この露光が行われた後、フォトレジスト層のうち、正常に動作する半導体チップ予定部３０Ｐに対応する部分では、後に電極３２を収容する溝部１０８ａが形成される部分は現像液に対して可溶性になり、他の部分は現像液に対して不溶性である。
ステップＳ２０２において、正常に動作しない半導体チップ予定部３０Ｐであると判断された場合（Ｎ）には、フォトレジスト層のうち、正常に動作しない半導体チップ予定部３０Ｐに対応する部分に対して露光を行わない（ステップＳ２０４）。これにより、フォトレジスト層のうち、正常に動作しない半導体チップ予定部３０Ｐに対応する部分には、正常に動作しない半導体チップ予定部３０Ｐに接続されると共に配線３が配置された本体２の少なくとも１つの側面に配置される端面を有する電極に対応する潜像は形成されない。具体的には、フォトレジスト層のうち、正常に動作しない半導体チップ予定部３０Ｐに対応する部分の全体が、現像液に対して不溶性になる。なお、第２の種類の階層部分１０が、不良の半導体チップ３０に接続されると共に配線３が配置された本体２の少なくとも１つの側面に配置される端面を有するような形態の電極ではない、他の形態の電極や配線を含んでいる場合には、ステップＳ２０４において、露光を行わない代りに、他の形態の電極や配線に対応する潜像が形成されるように露光を行う。この場合にも、フォトレジスト層のうち、正常に動作しない半導体チップ予定部３０Ｐに対応する部分には、正常に動作しない半導体チップ予定部３０Ｐに接続されると共に配線３が配置された本体２の少なくとも１つの側面に配置される端面を有する電極に対応する潜像は形成されない。
ステップＳ２０３またはステップＳ２０４の実行後は、ステップＳ２０３またはステップＳ２０４を実行したパターン投影領域が、最後の半導体チップ予定部３０Ｐに対応するパターン投影領域であったか否かが、制御装置２５０によって判断される（ステップＳ２０５）。最後の半導体チップ予定部３０Ｐに対応するパターン投影領域であった場合（Ｙ）には、露光工程を終了する。最後の半導体チップ予定部３０Ｐに対応するパターン投影領域ではなかった場合（Ｎ）には、次の半導体チップ予定部３０Ｐに対応するパターン投影領域が露光される状態に設定されて（ステップＳ２０６）、ステップＳ２０２以降の処理が繰り返される。
図４５は、図４４に示した露光工程を示す説明図である。図４５において、符号１０８Ｐは、フレーム１０８を形成するために用いられるフォトレジスト層を示している。図４５において、（ａ）、（ｂ）、（ｃ）、（ｄ）は、ステップＳ２０３またはステップＳ２０４が実行される領域を表している。図４５に示した例では、領域（ａ）、（ｂ）、（ｃ）、（ｄ）の順に、ステップＳ２０３またはステップＳ２０４が実行されている。また、領域（ａ）、（ｃ）、（ｄ）では、ステップＳ２０２において、正常に動作する半導体チップ予定部３０Ｐであると判断され、電極パターンを有するマスク２０１Ｃを用いて、フォトレジスト層１０８Ｐのうち、正常に動作する半導体チップ予定部３０Ｐに対応する部分に対して、電極パターンによる露光が行われている。領域（ｂ）では、ステップＳ２０２において、正常に動作しない半導体チップ予定部３０Ｐであると判断され、フォトレジスト層１０８Ｐのうち、正常に動作しない半導体チップ予定部３０Ｐに対応する部分に対して露光が行われていない。図４５において、（ｅ）は、露光によってフォトレジスト層１０８Ｐに形成された潜像の平面形状を表している。
上記の露光工程の後、フォトレジスト層１０８Ｐは、現像液によって現像され、これにより、フレーム１０８が形成される。このフレーム１０８の形状は、第１の実施の形態と同様である。
本実施の形態におけるその他の構成、作用および効果は、第１ないし第３の実施の形態と同様である。
［第５の実施の形態］
次に、本発明の第５の実施の形態に係る積層チップパッケージ１の製造方法について説明する。本実施の形態に係る積層チップパッケージ１の製造方法では、フレーム１０８を形成する工程のみが、第１の実施の形態と異なっている。まず、本実施の形態では、フレーム１０８を形成するためのフォトレジスト層はネガ型である。
本実施の形態では、フレーム１０８を形成する工程は、フォトレジスト層のうち、複数の半導体チップ予定部３０Ｐに対応する複数の部分の全て、すなわち全てのパターン投影領域に対して、複数の電極３２に対応した電極パターンによる露光を行う第１の露光工程と、第１の露光工程の前または後において、フォトレジスト層のうち、正常に動作しない半導体チップ予定部３０Ｐに対応する部分のみに対して、全面的に露光を行う第２の露光工程と、第１および第２の露光工程の後で、フォトレジスト層を現像する工程とを含んでいる。
ここで、図４６および図４７を参照して、第１の露光工程の後に第２の露光工程を行う場合について説明する。図４６は第１の露光工程を示す説明図であり、図４７は第２の露光工程を示す説明図である。図４６および図４７において、符号１０８Ｐは、フレーム１０８を形成するために用いられるフォトレジスト層を示している。
図４６において、（ａ）、（ｂ）、（ｃ）、（ｄ）は、それぞれ、第１の露光工程において、電極パターンによる露光が行われる領域を表している。第１の露光工程では、電極パターンを有するマスク２０１Ａを用いて、フォトレジスト層１０８Ｐのうち、複数の半導体チップ予定部３０Ｐに対応する複数の部分の全てに対して、電極パターンによる露光を行う。これにより、フォトレジスト層１０８Ｐのうち、複数の半導体チップ予定部３０Ｐに対応する複数の部分の全てにおいて、電極パターンによる潜像が形成される。図４６において（ｅ）は、露光によってフォトレジスト層１０８Ｐに形成された潜像の平面形状を表している。
図４７における領域（ａ）、（ｂ）、（ｃ）、（ｄ）は、図４６における領域（ａ）、（ｂ）、（ｃ）、（ｄ）に対応している。図４７に示した例では、領域（ａ）、（ｃ）、（ｄ）における半導体チップ予定部３０Ｐは、正常に動作する半導体チップ予定部３０Ｐであり、領域（ｂ）における半導体チップ予定部３０Ｐは、正常に動作しない半導体チップ予定部３０Ｐであるものとする。第２の露光工程では、領域（ｂ）において、フォトレジスト層１０８Ｐのうち、正常に動作しない半導体チップ予定部３０Ｐに対応する部分に対して、全面的に露光を行う。図４７において、（ｅ）は、露光によってフォトレジスト層１０８Ｐに形成された潜像の平面形状を表している。
領域（ｂ）では、図４６に示したように、第１の露光工程により潜像が形成されるが、第２の露光工程における全面的な露光により潜像は消滅し、フォトレジスト層１０８Ｐのうち、正常に動作しない半導体チップ予定部３０Ｐに対応する部分の全体が、現像液に対して不溶性になる。
上記の第１および第２の露光工程の後、フォトレジスト層１０８Ｐは、現像液によって現像され、これにより、フレーム１０８が形成される。このフレーム１０８の形状は、第１の実施の形態と同様である。
なお、本実施の形態では、第２の露光工程の後に第１の露光工程を行ってもよい。この場合には、まず、第２の露光工程において、フォトレジスト層１０８Ｐのうち、正常に動作しない半導体チップ予定部３０Ｐに対応する部分の全体が、現像液に対して不溶性になる。その後、第１の露光工程により、フォトレジスト層１０８Ｐのうち、正常に動作する半導体チップ予定部３０Ｐに対応する部分に、電極パターンによる潜像が形成される。このとき、フォトレジスト層１０８Ｐのうち、正常に動作しない半導体チップ予定部３０Ｐに対応する部分に対しても、電極パターンによる露光が行われるが、この部分は既に全面的な露光により、その全体が現像液に対して不溶性になっている。第２の露光工程の後に第１の露光工程を行った場合にも、第１の露光工程の後に第２の露光工程を行った場合と同様のフレーム１０８が形成される。
本実施の形態では、第１の露光工程と第２の露光工程のいずれにおいても、途中でマスク２０１を交換する必要がないので、第１の露光工程と第２の露光工程のいずれも短時間で実行することができる。特に第１の露光工程では、全てのパターン投影領域に対して、同じ電極パターンによる露光を行うので、ステッパーを用いて、複数、例えば４〜６のパターン投影領域に対する露光を同時に行うことができる。また、第１の露光工程では、ステッパーの代りに、例えばコンタクトアライナーやプロジェクションアライナーを用いて、全てのパターン投影領域に対する露光を同時に行うことができる。このように第１の露光工程において、複数のパターン投影領域に対する露光を同時に行うことにより、第１の露光工程の所要時間を短縮することができる。以上のことから、本実施の形態によれば、第１または第２の実施の形態に比べて、フレーム１０８を形成するためにフォトレジスト層１０８Ｐを露光する工程の所要時間を短くすることができ、生産性を向上させることができる。
本実施の形態におけるその他の構成、作用および効果は、第１ないし第３の実施の形態と同様である。
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、積層チップパッケージ１の本体２は、端子層２０を含まずに、配線３の一部が外部接続端子を兼ねていてもよい。
１…積層チップパッケージ、２…本体、３Ａ，３Ｂ…配線、１０，１０Ａ，１０Ｂ…階層部分、１０Ｐ，１１Ｐ，１２Ｐ，１３Ｐ，１４Ｐ，１５Ｐ…対の階層部分、１０ＰＳ…特定の対の階層部分、２０…端子層、３０…半導体チップ、３１…絶縁部、３２…電極。

Claims (31)

  1. 上面、下面および４つの側面を有する本体と、
    前記本体の少なくとも１つの側面に配置された配線とを備え、
    前記本体は、積層された複数対の階層部分を含み、前記複数対の各々は、積層された２つの階層部分からなり、
    前記複数対の階層部分は、１つの第１の種類の階層部分と１つの第２の種類の階層部分からなる特定の対の階層部分を１つ以上含み、
    前記第１の種類の階層部分と第２の種類の階層部分は、いずれも、半導体チップを含み、
    前記第１の種類の階層部分における半導体チップは正常に動作するものであり、前記第２の種類の階層部分における半導体チップは正常に動作しないものであり、
    前記第１の種類の階層部分は、更に、それぞれ前記半導体チップに接続され、前記配線が配置された前記本体の前記少なくとも１つの側面に配置された端面を有する複数の電極を含むが、前記第２の種類の階層部分は、前記半導体チップに接続されると共に前記配線が配置された前記本体の前記少なくとも１つの側面に配置される端面を有する電極を含まず、
    前記配線は、前記複数の電極の端面に接続されている積層チップパッケージを製造する方法であって、
    それぞれ、各々が前記本体に含まれる階層部分のいずれかとなる予定の、配列された複数の予備階層部分を含み、後に隣接する予備階層部分の境界位置で切断される２つの基礎構造物を積層して、積層基礎構造物を作製する工程と、
    前記積層基礎構造物を用いて、前記１つ以上の特定の対の階層部分を含む予め決められた２以上の数の対の階層部分が積層された本体前積層体を作製する工程と、
    前記本体前積層体に含まれる前記１つ以上の特定の対の階層部分の数と同じ数の１つ以上の追加の第１の種類の階層部分を、前記本体前積層体に対して積層して、前記本体を作製する工程と、
    前記本体に対して、前記配線を形成して、積層チップパッケージを完成させる工程とを備え、
    前記積層基礎構造物を作製する工程は、各基礎構造物を作製するための一連の工程として、
    配列された複数の半導体チップ予定部を含む基礎構造物前ウェハを作製する工程と、
    前記基礎構造物前ウェハに含まれる複数の半導体チップ予定部について、正常に動作する半導体チップ予定部と正常に動作しない半導体チップ予定部とを判別する工程と、
    正常に動作しない半導体チップ予定部に接続されると共に前記配線が配置された前記本体の前記少なくとも１つの側面に配置される端面を有する電極を形成することなく、正常に動作する半導体チップ予定部に接続されるように前記複数の電極を形成する工程とを含むことを特徴とする積層チップパッケージの製造方法。
  2. 前記予め決められた２以上の数は４であることを特徴とする請求項１記載の積層チップパッケージの製造方法。
  3. 前記半導体チップは、４つの側面を有し、
    前記複数の階層部分は、いずれも、更に、前記半導体チップの４つの側面のうちの少なくとも１つの側面を覆う絶縁部を含み、
    前記絶縁部は、前記配線が配置された前記本体の前記少なくとも１つの側面に配置された少なくとも１つの端面を有し、
    前記複数の電極の端面は、それぞれ、前記絶縁部によって囲まれていることを特徴とする請求項１記載の積層チップパッケージの製造方法。
  4. 前記本体を作製する工程は、前記本体前積層体に含まれる前記１つ以上の特定の対の階層部分の数と同じ数の１つ以上の追加の特定の対の階層部分を、前記本体前積層体に対して積層して、前記本体を作製することを特徴とする請求項１記載の積層チップパッケージの製造方法。
  5. 前記本体を作製する工程は、前記本体前積層体に対して積層される前記１つ以上の追加の特定の対の階層部分の１つを、前記本体に含まれる前記複数対の階層部分の中で、前記本体の上面または下面に最も近い位置に配置することを特徴とする請求項４記載の積層チップパッケージの製造方法。
  6. 積層チップパッケージは、更に、前記本体の上面と下面の一方に配置された複数の端子を備え、前記配線は前記複数の端子に接続され、
    積層チップパッケージの製造方法は、更に、前記積層チップパッケージを完成させる工程の前に、前記複数の端子を形成する工程を備え、
    前記本体を作製する工程は、前記本体前積層体に対して積層される前記１つ以上の追加の特定の対の階層部分の１つを、前記本体に含まれる前記複数対の階層部分の中で、前記複数の端子が配置された前記本体の面から最も遠い位置に配置することを特徴とする請求項４記載の積層チップパッケージの製造方法。
  7. 前記本体を作製する工程は、前記本体前積層体に対して積層される前記１つ以上の追加の第１の種類の階層部分の１つを、前記本体に含まれる前記複数対の階層部分の中で、前記本体の上面または下面に最も近い位置に配置することを特徴とする請求項１記載の積層チップパッケージの製造方法。
  8. 積層チップパッケージは、更に、前記本体の上面と下面の一方に配置された複数の端子を備え、前記配線は前記複数の端子に接続され、
    積層チップパッケージの製造方法は、更に、前記積層チップパッケージを完成させる工程の前に、前記複数の端子を形成する工程を備え、
    前記本体を作製する工程は、前記本体前積層体に対して積層される前記１つ以上の追加の第１の種類の階層部分の１つを、前記本体に含まれる前記複数対の階層部分の中で、前記複数の端子が配置された前記本体の面から最も遠い位置に配置することを特徴とする請求項１記載の積層チップパッケージの製造方法。
  9. 積層チップパッケージは、更に、前記本体の上面と下面の一方に配置された複数の端子を備え、前記配線は前記複数の端子に接続され、
    積層チップパッケージの製造方法は、更に、前記積層チップパッケージを完成させる工程の前に、前記複数の端子を形成する工程を備え、
    前記本体を作製する工程と前記複数の端子を形成する工程は、前記１つ以上の追加の第１の種類の階層部分を、前記複数の端子が一体化された状態で前記本体前積層体に積層することによって、同時に行われることを特徴とする請求項１記載の積層チップパッケージの製造方法。
  10. 前記本体前積層体を作製する工程は、
    前記積層基礎構造物を切断することによって、それぞれ前記本体に含まれる複数対の階層部分のうちのいずれかの対となる予定の部分が、複数個、階層部分の積層方向と直交する一方向に配列された１つ以上のバーを作製する工程と、
    前記本体に含まれる複数対の階層部分のうちのいずれかとなる対の階層部分が複数作製されるように、前記１つ以上のバーを切断する工程と、
    前記予め決められた２以上の数の対の階層部分を積層することによって、前記本体前積層体を完成させる工程とを含むことを特徴とする請求項１記載の積層チップパッケージの製造方法。
  11. 前記本体前積層体を作製する工程は、
    前記積層基礎構造物を切断することによって、それぞれ前記本体に含まれる複数対の階層部分のうちのいずれかの対となる予定の部分が、複数個、階層部分の積層方向と直交する一方向に配列された複数のバーを作製する工程と、
    前記予め決められた２以上の数と同じ数の２つ以上のバーを積層することによって、前記本体前積層体となる予定の部分が、複数個、階層部分の積層方向と直交する一方向に配列されたバー積層体を作製する工程と、
    前記バー積層体を切断することによって、前記本体前積層体を完成させる工程とを含むことを特徴とする請求項１記載の積層チップパッケージの製造方法。
  12. 前記本体前積層体を作製する工程は、
    前記予め決められた２以上の数と同じ数の前記積層基礎構造物を積層することによって、前記本体前積層体となる予定の部分が、複数個、階層部分の積層方向と直交する方向に配列された積層体集合体を作製する工程と、
    前記積層体集合体を切断することによって、前記本体前積層体を完成させる工程とを含むことを特徴とする請求項１記載の積層チップパッケージの製造方法。
  13. 前記複数の電極を形成する工程は、
    前記複数の電極を形成するために用いられ、全ての半導体チップ予定部に対応する複数の部分を含むフォトレジスト層を形成する工程と、
    フォトリソグラフィにより前記フォトレジスト層をパターニングすることによって、後に前記複数の電極が収容される複数の溝部を有するフレームを形成する工程と、
    前記フレームの複数の溝部内に前記複数の電極を形成する工程とを含むことを特徴とする請求項１記載の積層チップパッケージの製造方法。
  14. 前記フレームの複数の溝部内に前記複数の電極を形成する工程では、めっき法によって前記複数の電極を形成することを請求項１３記載の積層チップパッケージの製造方法。
  15. 前記フレームを形成する工程は、
    前記フォトレジスト層のうち、前記正常に動作しない半導体チップ予定部に対応する部分には、前記正常に動作しない半導体チップ予定部に接続されると共に前記配線が配置された前記本体の前記少なくとも１つの側面に配置される端面を有する電極に対応する潜像が形成されず、前記フォトレジスト層のうち、前記正常に動作する半導体チップ予定部に対応する部分には、前記複数の電極に対応した潜像が形成されるように、前記フォトレジスト層の露光を行う露光工程と、
    前記露光工程の後で、前記フォトレジスト層を現像する工程とを含むことを特徴とする請求項１３記載の積層チップパッケージの製造方法。
  16. 前記フォトレジスト層はネガ型であり、
    前記フレームを形成する工程は、
    前記フォトレジスト層のうち、前記正常に動作しない半導体チップ予定部に対応する部分に対しては、全面的に露光を行い、前記フォトレジスト層のうち、前記正常に動作する半導体チップ予定部に対応する部分に対しては、前記複数の電極に対応したパターンによる露光を行う露光工程と、
    前記露光工程の後で、前記フォトレジスト層を現像する工程とを含むことを特徴とする請求項１３記載の積層チップパッケージの製造方法。
  17. 前記フォトレジスト層はポジ型であり、
    前記フレームを形成する工程は、
    前記フォトレジスト層のうち、前記正常に動作しない半導体チップ予定部に対応する部分に対しては露光を行なわず、前記フォトレジスト層のうち、前記正常に動作する半導体チップ予定部に対応する部分に対しては、前記複数の電極に対応したパターンによる露光を行う露光工程と、
    前記露光工程の後で、前記フォトレジスト層を現像する工程とを含むことを特徴とする請求項１３記載の積層チップパッケージの製造方法。
  18. 前記フォトレジスト層はネガ型であり、
    前記フレームを形成する工程は、
    前記フォトレジスト層のうち、前記複数の部分の全てに対して、前記複数の電極に対応したパターンによる露光を行う第１の露光工程と、
    前記第１の露光工程の前または後において、前記フォトレジスト層のうち、前記正常に動作しない半導体チップ予定部に対応する部分のみに対して、全面的に露光を行う第２の露光工程と、
    前記第１および第２の露光工程の後で、前記フォトレジスト層を現像する工程とを含むことを特徴とする請求項１３記載の積層チップパッケージの製造方法。
  19. 上面、下面および４つの側面を有する本体と、
    前記本体の少なくとも１つの側面に配置された配線とを備え、
    前記本体は、積層された複数対の階層部分を含み、前記複数対の各々は、積層された２つの階層部分からなり、
    前記複数対の階層部分は、１つの第１の種類の階層部分と１つの第２の種類の階層部分からなる特定の対の階層部分を複数含み、
    前記複数の特定の対の数は偶数であり、
    前記第１の種類の階層部分と第２の種類の階層部分は、いずれも、半導体チップを含み、
    前記第１の種類の階層部分は、更に、それぞれ前記半導体チップに接続され、前記配線が配置された前記本体の前記少なくとも１つの側面に配置された端面を有する複数の電極を含むが、前記第２の種類の階層部分は、前記半導体チップに接続されると共に前記配線が配置された前記本体の前記少なくとも１つの側面に配置される端面を有する電極を含まず、
    前記配線は、前記複数の電極の端面に接続されていることを特徴とする積層チップパッケージ。
  20. 前記複数対の階層部分は、更に、２つの第１の種類の階層部分からなる対の階層部分を１つ以上含むことを特徴とする請求項１９記載の積層チップパッケージ。
  21. 前記本体に含まれる前記第１の種類の階層部分の数は８であることを特徴とする請求項１９記載の積層チップパッケージ。
  22. 前記第１の種類の階層部分における半導体チップは正常に動作するものであり、前記第２の種類の階層部分における半導体チップは正常に動作しないものであることを特徴とする請求項１９記載の積層チップパッケージ。
  23. 前記半導体チップは、４つの側面を有し、
    前記第１の種類の階層部分と第２の種類の階層部分は、いずれも、更に、前記半導体チップの４つの側面のうちの少なくとも１つの側面を覆う絶縁部を含み、
    前記絶縁部は、前記配線が配置された前記本体の前記少なくとも１つの側面に配置された少なくとも１つの端面を有し、
    前記複数の電極の端面は、それぞれ、前記絶縁部によって囲まれていることを特徴とする請求項１９記載の積層チップパッケージ。
  24. 前記複数の特定の対の階層部分のうちの１つは、前記本体に含まれる複数対の階層部分の中で、前記本体の上面または下面に最も近い位置に配置されているものであることを特徴とする請求項１９記載の積層チップパッケージ。
  25. 更に、前記本体の上面と下面の一方に配置された複数の端子を備え、
    前記配線は前記複数の端子に接続され、
    前記複数の特定の対の階層部分のうちの１つは、前記本体に含まれる複数対の階層部分の中で、前記複数の端子が配置された前記本体の面から最も遠い位置に配置されているものであることを特徴とする請求項１９記載の積層チップパッケージ。
  26. 上面、下面および４つの側面を有する本体と、
    前記本体の少なくとも１つの側面に配置された配線とを備え、
    前記本体は、８つの第１の種類の階層部分と少なくとも１つの第２の種類の階層部分からなる積層された少なくとも９つの階層部分を含み、
    前記少なくとも９つの階層部分は、少なくとも４つの対の階層部分を含み、前記少なくとも４つの対の各々は、積層された２つの階層部分からなり、
    前記少なくとも４つの対の階層部分は、１つの第１の種類の階層部分と１つの第２の種類の階層部分からなる特定の対の階層部分を少なくとも１つ含み、
    前記第１の種類の階層部分と第２の種類の階層部分は、いずれも、半導体チップを含み、
    前記第１の種類の階層部分は、更に、それぞれ前記半導体チップに接続され、前記配線が配置された前記本体の前記少なくとも１つの側面に配置された端面を有する複数の電極を含むが、前記第２の種類の階層部分は、前記半導体チップに接続されると共に前記配線が配置された前記本体の前記少なくとも１つの側面に配置される端面を有する電極を含まず、
    前記配線は、前記複数の電極の端面に接続されていることを特徴とする積層チップパッケージ。
  27. 前記第１の種類の階層部分における半導体チップは正常に動作するものであり、前記第２の種類の階層部分における半導体チップは正常に動作しないものであることを特徴とする請求項２６記載の積層チップパッケージ。
  28. 前記半導体チップは、４つの側面を有し、
    前記第１の種類の階層部分と第２の種類の階層部分は、いずれも、更に、前記半導体チップの４つの側面のうちの少なくとも１つの側面を覆う絶縁部を含み、
    前記絶縁部は、前記配線が配置された前記本体の前記少なくとも１つの側面に配置された少なくとも１つの端面を有し、
    前記複数の電極の端面は、それぞれ、前記絶縁部によって囲まれていることを特徴とする請求項２６記載の積層チップパッケージ。
  29. 前記少なくとも９つの階層部分は、更に、前記少なくとも９つの階層部分の中で、前記本体の上面または下面に最も近い位置に配置された追加の第１の種類の階層部分を含むことを特徴とする請求項２６記載の積層チップパッケージ。
  30. 更に、前記本体の上面と下面の一方に配置された複数の端子を備え、
    前記配線は前記複数の端子に接続され、
    前記少なくとも９つの階層部分は、更に、前記少なくとも９つの階層部分の中で、前記複数の端子が配置された前記本体の面から最も遠い位置に配置された追加の第１の種類の階層部分を含むことを特徴とする請求項２６記載の積層チップパッケージ。
  31. 更に、前記本体の上面と下面の一方に配置された複数の端子を備え、
    前記配線は前記複数の端子に接続され、
    前記少なくとも９つの階層部分は、更に、前記少なくとも９つの階層部分の中で、前記複数の端子が配置された前記本体の面に最も近い位置に配置された追加の第１の種類の階層部分を含むことを特徴とする請求項２６記載の積層チップパッケージ。
JP2009207679A 2009-02-06 2009-09-09 積層チップパッケージおよびその製造方法 Expired - Fee Related JP5550872B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/320,884 2009-02-06
US12/320,884 US7968374B2 (en) 2009-02-06 2009-02-06 Layered chip package with wiring on the side surfaces

Publications (2)

Publication Number Publication Date
JP2010183058A true JP2010183058A (ja) 2010-08-19
JP5550872B2 JP5550872B2 (ja) 2014-07-16

Family

ID=42539741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009207679A Expired - Fee Related JP5550872B2 (ja) 2009-02-06 2009-09-09 積層チップパッケージおよびその製造方法

Country Status (2)

Country Link
US (2) US7968374B2 (ja)
JP (1) JP5550872B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011097009A (ja) * 2009-10-28 2011-05-12 Headway Technologies Inc 複合型積層チップパッケージおよびその製造方法
JP2012060102A (ja) * 2010-09-03 2012-03-22 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2012080067A (ja) * 2010-10-01 2012-04-19 Headway Technologies Inc 積層チップパッケージの製造方法
JP2012084841A (ja) * 2010-10-12 2012-04-26 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2012124455A (ja) * 2010-12-06 2012-06-28 Headway Technologies Inc 積層チップパッケージの製造方法
JP2012156479A (ja) * 2011-01-26 2012-08-16 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2012222340A (ja) * 2011-04-11 2012-11-12 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2012256845A (ja) * 2011-06-09 2012-12-27 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2013197585A (ja) * 2012-03-16 2013-09-30 Headway Technologies Inc 複合型積層チップパッケージ用コンビネーション

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5108100B2 (ja) * 2008-06-17 2012-12-26 株式会社日立製作所 半導体装置の製造方法
US7964976B2 (en) * 2008-08-20 2011-06-21 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8274165B2 (en) * 2009-02-10 2012-09-25 Headway Technologies, Inc. Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same
US8012802B2 (en) * 2010-02-04 2011-09-06 Headway Technologies, Inc. Method of manufacturing layered chip package
US8421243B2 (en) 2010-06-24 2013-04-16 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8203216B2 (en) * 2010-07-13 2012-06-19 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8203215B2 (en) * 2010-07-13 2012-06-19 Headway Technologies, Inc. Layered chip package and method of manufacturing same
TW201212187A (en) * 2010-09-02 2012-03-16 Hon Hai Prec Ind Co Ltd Chip
US8426981B2 (en) * 2011-09-22 2013-04-23 Headway Technologies, Inc. Composite layered chip package
US8492175B1 (en) * 2011-11-28 2013-07-23 Applied Micro Circuits Corporation System and method for aligning surface mount devices on a substrate
US9548283B2 (en) * 2012-07-05 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package redistribution layer structure and method of forming same
KR20150090445A (ko) 2014-01-29 2015-08-06 주식회사 이노칩테크놀로지 적층칩 소자
KR102360381B1 (ko) 2014-12-01 2022-02-11 삼성전자주식회사 적층 구조를 갖는 반도체 소자 및 그 제조방법
CN106531638B (zh) * 2015-09-11 2020-02-07 晟碟信息科技（上海）有限公司 包括堆叠的半导体裸芯块的半导体装置及其制造方法
US10923456B2 (en) * 2018-12-20 2021-02-16 Cerebras Systems Inc. Systems and methods for hierarchical exposure of an integrated circuit having multiple interconnected die

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206058A (ja) * 1984-03-30 1985-10-17 Fujitsu Ltd 多層半導体装置の製造方法
JPH08236688A (ja) * 1994-12-20 1996-09-13 Internatl Business Mach Corp <Ibm> 電子モジュールおよびその形成方法
JP2002521844A (ja) * 1998-07-27 2002-07-16 レヴェオ・インコーポレーテッド 多層集積回路のための三次元パッケージング技術
JP2004281633A (ja) * 2003-03-14 2004-10-07 Olympus Corp 積層モジュール
JP2007081296A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 半導体部品製造システム、制御装置、およびコンピュータプログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5953588A (en) 1996-12-21 1999-09-14 Irvine Sensors Corporation Stackable layers containing encapsulated IC chips
US6734370B2 (en) 2001-09-07 2004-05-11 Irvine Sensors Corporation Multilayer modules with flexible substrates
US7609561B2 (en) 2006-01-18 2009-10-27 Apple Inc. Disabling faulty flash memory dies
US7676912B2 (en) * 2007-09-05 2010-03-16 Headway Technologies, Inc. Method of manufacturing electronic component package
US7846772B2 (en) * 2008-06-23 2010-12-07 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US7745259B2 (en) * 2008-06-30 2010-06-29 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US7767494B2 (en) * 2008-06-30 2010-08-03 Headway Technologies, Inc. Method of manufacturing layered chip package
US7868442B2 (en) * 2008-06-30 2011-01-11 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US7964976B2 (en) * 2008-08-20 2011-06-21 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US7557439B1 (en) * 2008-09-29 2009-07-07 Tdk Corporation Layered chip package that implements memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206058A (ja) * 1984-03-30 1985-10-17 Fujitsu Ltd 多層半導体装置の製造方法
JPH08236688A (ja) * 1994-12-20 1996-09-13 Internatl Business Mach Corp <Ibm> 電子モジュールおよびその形成方法
JP2002521844A (ja) * 1998-07-27 2002-07-16 レヴェオ・インコーポレーテッド 多層集積回路のための三次元パッケージング技術
JP2004281633A (ja) * 2003-03-14 2004-10-07 Olympus Corp 積層モジュール
JP2007081296A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 半導体部品製造システム、制御装置、およびコンピュータプログラム

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011097009A (ja) * 2009-10-28 2011-05-12 Headway Technologies Inc 複合型積層チップパッケージおよびその製造方法
JP2012060102A (ja) * 2010-09-03 2012-03-22 Headway Technologies Inc 積層チップパッケージおよびその製造方法
US8541887B2 (en) 2010-09-03 2013-09-24 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8441112B2 (en) 2010-10-01 2013-05-14 Headway Technologies, Inc. Method of manufacturing layered chip package
JP2012080067A (ja) * 2010-10-01 2012-04-19 Headway Technologies Inc 積層チップパッケージの製造方法
JP2012084841A (ja) * 2010-10-12 2012-04-26 Headway Technologies Inc 積層チップパッケージおよびその製造方法
US8618646B2 (en) 2010-10-12 2013-12-31 Headway Technologies, Inc. Layered chip package and method of manufacturing same
JP2012124455A (ja) * 2010-12-06 2012-06-28 Headway Technologies Inc 積層チップパッケージの製造方法
US8652877B2 (en) 2010-12-06 2014-02-18 Headway Technologies, Inc. Method of manufacturing layered chip package
JP2012156479A (ja) * 2011-01-26 2012-08-16 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2012222340A (ja) * 2011-04-11 2012-11-12 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2012256845A (ja) * 2011-06-09 2012-12-27 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2013197585A (ja) * 2012-03-16 2013-09-30 Headway Technologies Inc 複合型積層チップパッケージ用コンビネーション

Also Published As

Publication number Publication date
JP5550872B2 (ja) 2014-07-16
US20100200977A1 (en) 2010-08-12
US7968374B2 (en) 2011-06-28
US8324741B2 (en) 2012-12-04
US20110221073A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
JP5550872B2 (ja) 積層チップパッケージおよびその製造方法
JP5275941B2 (ja) 積層チップパッケージおよびその製造方法
JP5576962B2 (ja) 積層チップパッケージの製造方法
JP5535560B2 (ja) メモリデバイスを実現する積層チップパッケージ
JP5102339B2 (ja) 積層チップパッケージの製造方法
JP4927195B2 (ja) 複合型積層チップパッケージおよびその製造方法
JP5491802B2 (ja) ヒートシンクを備えた積層チップパッケージ
JP5461077B2 (ja) 積層チップパッケージ
JP5451204B2 (ja) 積層チップパッケージの製造方法
JP5228029B2 (ja) 積層チップパッケージの製造方法
JP4927194B2 (ja) 積層チップパッケージの製造方法
JP5432604B2 (ja) 積層チップパッケージの製造方法
JP5154667B2 (ja) 積層チップパッケージおよびその製造方法
JP5004311B2 (ja) 積層チップパッケージおよびその製造方法
JP5228068B2 (ja) 積層チップパッケージおよびその製造方法
JP4948635B2 (ja) 積層チップパッケージの製造方法
JP5091294B2 (ja) 積層チップパッケージの製造方法
JP4927192B2 (ja) 積層チップパッケージおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140521

R150 Certificate of patent or registration of utility model

Ref document number: 5550872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees