JP3433193B2

JP3433193B2 - 半導体チップおよびその製造方法

Info

Publication number: JP3433193B2
Application number: JP2001233962A
Authority: JP
Inventors: 雄一郎山田; ▲濱▼谷　　毅
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2000-10-23
Filing date: 2001-08-01
Publication date: 2003-08-04
Anticipated expiration: 2021-08-01
Also published as: JP2002217331A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板の側面
を経由して形成された導電パターンにより、半導体基板
の両面の外部電極が電気的に接続された半導体チップお
よびその製造方法に関するものである。

【０００２】

【従来の技術】近年、コンピューターや通信機器を中心
とした電子機器の小型化と高機能化に伴い、半導体装置
には小型化、高密度化および高速化が要求されるように
なった。そのため、複数個の半導体チップを配線基板上
に搭載してモジュール化し、小型、高密度化を図ったマ
ルチチップ型の半導体装置が提案されている。

【０００３】以下、従来の半導体装置について形態別に
説明する。

【０００４】図６０〜図６４は、従来の半導体装置を示
した断面図である。

【０００５】まず図６０に示すように、配線基板１上に
複数の半導体チップ２がフリップチップ方式により搭載
され、半導体チップ２の電極と配線基板１の接続電極と
が金属バンプ３により電気的に接続されており、１つの
配線基板に対して複数の半導体チップが平面に並んで搭
載されている。

【０００６】次に図６１に示すように、配線基板４上に
複数の半導体チップ５が積層され、それぞれの半導体チ
ップ５の電極と配線基板４の接続電極とが金属ワイヤー
６により電気的に接続され、配線基板に対する半導体チ
ップの実装面積が平面に半導体チップを並べる形態に比
較して小さくなっている。

【０００７】また図６２に示すように、２つの半導体チ
ップ７の電極形性面を対向させ、それぞれの半導体チッ
プ７の電極が金属バンプ８により電気的に接続されてお
り、基板レスの積層構造となっている。

【０００８】また図６３に示すように、半導体チップ９
が金属バンプ１０を介して配線基板１１にフリップチッ
プ方式により搭載された半導体装置が複数個積層され、
それぞれの配線基板１１の配線どうしが金属バンプ１２
により電気的に接続されている。

【０００９】以上、従来の半導体装置を形態別に説明し
たが、従来の半導体装置はいずれも複数の半導体チップ
から構成された半導体装置を実現するものであり、複数
の半導体チップが配線基板に対して平面に搭載された形
態、配線基板に対して積層された形態、半導体チップど
うしが回路形成面を対向して金属バンプにより電気的に
接続された形態および配線基板に半導体チップが搭載さ
れた実装体が積層された形態であった。

【００１０】また、それぞれの半導体装置を構成してい
る半導体チップは、その片面のみにしか電極が形成され
ていないため、半導体チップを積層する場合には金属ワ
イヤーや基板を用いて半導体チップ相互の電気的接続を
行っていた。

【００１１】図６４は、従来の樹脂配線基板を用いた半
導体装置の断面図である。

【００１２】図６４に示すように、エポキシ樹脂を含む
複合材料で形成された樹脂配線基板１上に、単数または
複数の半導体チップ２がフリップチップ方式により平面
に搭載され、半導体チップ２の表面電極と樹脂配線基板
１の表面の接続電極とが金属バンプ３により電気的に接
続されている。さらに、樹脂配線基板１の裏面の接続電
極は半田ボール４０４によりマザーボード４０５の配線
と電気的に接続されている。なお、樹脂配線基板１の両
面の接続電極は、樹脂配線基板１の内部を貫通するスル
ーホール（図示せず）の内壁に形成された導電パターン
によって電気的に接続されている。

【００１３】このように、半導体チップ２はマザーボー
ド４０５に直接実装されるのではなく、半導体チップ２
とマザーボード４０５との間に樹脂配線基板１を介した
構造となっている。

【００１４】

【発明が解決しようとする課題】しかしながら、従来の
複数の半導体チップが積層された半導体装置では、それ
ぞれの形態において以下のような課題がある。

【００１５】まず図６０に示したように、配線基板１上
に複数の半導体チップ２を平面に並べるため、少なくと
も配線基板１の面積は、複数の半導体チップ２の面積の
総和よりも大きくする必要があり、搭載する半導体チッ
プ２の個数が増加するほど配線基板１の面積を大きくし
なければならない。

【００１６】また図６１に示した半導体装置では、半導
体チップ５が積層されるごとに、配線基板４の配線と電
気的に接続する金属ワイヤー６を接続するための電極を
半導体チップ５の上面に露出させる必要があるために、
基板から離れた半導体チップ５は小さくなる。したがっ
て、同サイズの半導体チップを積層することは不可能で
あり、半導体チップ５の積層数が増加すると金属ワイヤ
ー６の合計長さも長くなることから、配線長が長くなる
という課題がある。

【００１７】また図６２に示した半導体装置では、半導
体チップ７を３個以上積層することは不可能であるの
で、半導体装置としての機能に限界がある。

【００１８】また図６３に示した半導体装置では、複数
の半導体チップ９間に配線基板１１を設ける必要がある
ため、半導体チップ積層後の半導体装置の厚さが大きく
なるという課題がある。

【００１９】以上、従来の半導体装置では、複数の半導
体チップを平面に並べた場合に実装面積が増大し、金属
ワイヤー接続のための電極を設ける必要から同サイズの
半導体チップの積層が不可能であり、積層される半導体
チップ数が限定され、半導体装置としての機能が制限さ
れ、積層される半導体チップ間に基板を設ける構造によ
り半導体装置の厚みが大きくなることから、小型化、高
機能化、高速化を達成することが困難であった。

【００２０】また、エポキシ樹脂を含む複合材料を用い
た樹脂配線基板の温度および湿度等による特性変化は、
半導体チップの特性変化よりも大きく、特に熱膨張係数
においては半導体チップの基材であるシリコンとエポキ
シ樹脂系の複合材料とでは顕著な差があり、半導体チッ
プと樹脂配線基板との接合部に大きなストレスが発生す
るので、接合部が破断してしまう危険性がある。

【００２１】さらに、樹脂配線基板は半導体チップに比
較して平坦性が十分でないため、半導体チップを樹脂配
線基板に対して直接接合するフリップチップ方式では、
半導体チップの電極に形成された金属バンプと樹脂配線
基板の接続電極との電気的な接続が安定しないという課
題がある。

【００２２】また、半導体チップの寸法精度に比較し
て、樹脂配線基板に形成された配線の寸法精度が十分で
ないので、半導体チップの表面電極と樹脂配線基板の接
続電極との接続部において位置ズレが生じ、接合不良と
なることがある。

【００２３】さらに、樹脂配線基板上に半導体チップを
平面に搭載した構造であるので、樹脂配線基板の面積
は、搭載した半導体チップの合計面積よりも小さくする
ことは不可能であり、搭載する半導体チップの個数が増
加するほど樹脂配線基板の面積が大きくなってしまうと
いう課題がある。

【００２４】本発明は、前記した従来の課題を解消する
ために、半導体チップの側面を経由した導電パターンに
よって半導体チップ両面の電極を電気的に接続すること
により、複数の半導体チップを配線基板に積層しても、
半導体チップを積層した半導体装置の厚みおよび基板面
積の増大および半導体チップ間の配線長の増加を招かな
い点に主眼を置いた半導体チップとその製造方法を提供
するものである。

【００２５】

【００２６】

【００２７】

【００２８】

【課題を解決するための手段】請求項１記載の半導体チ
ップは、半導体基板と、半導体基板の第１の面に形成さ
れた表面電極と、半導体基板に形成された貫通孔とを有
する半導体チップであって、貫通孔は第２の面となす内
角が鈍角をなして形成された斜面に設けられ、表面電極
を除く第１の面、貫通孔の内壁、斜面および第２の面に
形成された第１の絶縁層と、貫通孔に充填されるととも
に第１の絶縁層および表面電極に形成された導電パター
ンと、第１の面における導電パターンの表面の一部を第
１の外部電極として開口し、第２の面における導電パタ
ーンの表面の一部を第２の外部電極として開口して形成
された第２の絶縁層とを備えていることを特徴とするも
のである。

【００２９】請求項１記載の半導体チップによれば、こ
のような導電パターンを形成することによって、半導体
基板と導電パターンとの間の電極および絶縁層から露出
した半導体基板両面の電極を電気的に接続することがで
き、また、電極および導電パターンが絶縁層により被覆
されているので、ショートなどの電気的不具合を防止で
きるとともに外部からの衝撃に対して半導体チップを保
護でき、小型化、高密度化かつ高速化も可能となる。

【００３０】

【００３１】

【００３２】請求項２記載の半導体チップは、素子が集
積形成された表面と表面に平行に対向する裏面と表面と
鋭角をなして形成された斜面と表面の周辺に形成され斜
面に連続する凹部とを有し素子に接続される表面電極を
有する半導体基板からなる半導体チップであって、凹部
の内壁及び表面電極以外の表面に形成された第１の絶縁
層と、第１の絶縁層の形成された凹部を埋め込みかつ第
１の絶縁層の形成された表面に表面電極と接続し所望の
配線及び電極の形状に形成された第１の導電パターン
と、第１の導電パターンによる電極部を開口して表面に
形成された第２の絶縁層と、裏面の周囲に凹部の第１の
導電パターンが斜面に連続して露出する斜面部と、裏面
および斜面に第１の導電パターンの露出する斜面部を開
口して形成された第３の絶縁層と、第３の絶縁層の形成
された斜面及び半導体チップの裏面に第１の導電パター
ンに接続し所望の配線および電極の形状に形成された第
２の導電パターンと、第２の導電パターンによる電極部
を開口して半導体チップの裏面および斜面に形成された
第４の絶縁層とを備えたものである。

【００３３】請求項２記載の半導体チップによれば、第
１の電極と、第２の電極と、凹部内及び側面上を通り第
１の電極と第２の電極を接続する配線とが導電パターン
にて形成され、その導電パターンは表面電極と電気的に
接続され、第１の電極と第２の電極を除く導電パターン
の表面に絶縁層が形成され、半導体基板との間も絶縁層
が形成されているマルチチップ半導体装置用チップが得
られる。したがって、このようなマルチチップ半導体装
置用チップを用いたマルチチップ半導体装置は請求項１
と同様に、小型、高密度かつ高速に対応したマルチチッ
プ半導体装置を実現できる。

【００３４】請求項３記載の半導体チップは、請求項１
または請求項２において、第１の絶縁層と導電パターン
との間および表面電極と導電パターンとの間に積層金属
膜が形成されているものである。

【００３５】請求項３記載の半導体チップによれば、請
求項１または請求項２と同様な効果のほか、積層金属膜
を形成することで積層金属膜を構成するバリア層および
シード層によって、電解メッキ法を用いた導電パターン
が形成可能となり、導電パターンの構成元素の拡散を防
止できる。

【００３６】請求項４記載の半導体チップは、請求項
１、請求項２または請求項３において、導電パターンは
少なくとも１つを除き表面電極に形成されているもので
ある。

【００３７】請求項４記載の半導体チップによれば、請
求項１、請求項２または請求項３と同様な効果のほか、
集積回路に接続されない少なくとも１つの導電パターン
を有する半導体チップを用いることにより、複数の半導
体チップを積層する際に、特定の半導体チップの集積回
路に電気的に接続されることなく、特定の半導体チップ
以外の半導体チップの相互の電気的接続が可能となる。

【００３８】請求項５記載の半導体チップは、請求項１
または請求項２において、斜面上に供給された絶縁樹脂
により、垂直な側面が形成されているものである。

【００３９】請求項５記載の半導体チップによれば、請
求項１または請求項２と同様な効果のほか、斜面に形成
された第２の導電パターン上に比較的厚い絶縁層が形成
されるため、半導体チップの側面を補強するとともに斜
面上の導電パターンの保護を高めることができる。

【００４０】請求項６記載の半導体チップは、請求項３
において、積層金属膜がバリア層とシード層とからなる
ものである。

【００４１】請求項６記載の半導体チップによれば、請
求項３と同様な効果のほか、バリア層により導電パター
ンの構成元素の拡散を防止および半導体チップの特性劣
化防止を達成することができ、またシード層を設けるこ
とで電解メッキ法による導電パターンのメッキが可能と
なる。

【００４２】

【００４３】

【００４４】

【００４５】

【００４６】

【００４７】

【００４８】

【００４９】

【００５０】

【００５１】

【００５２】

【００５３】

【００５４】

【００５５】請求項７記載の半導体チップの製造方法
は、半導体基板を用意する工程と、半導体基板の半導体
チップ単位の周辺部に穴を形成する工程と、半導体基板
の第１の面に第１の外部電極を形成し、穴および第１の
面に第１の外部電極と電気的に接続する第１の導電パタ
ーンを形成する工程と、半導体基板の第２の面となす内
角が鈍角となる斜面を形成するとともに穴を貫通させる
工程と、第２の面に第２の外部電極を形成し、斜面上お
よび第２の面上に第２の外部電極と第１の導電パターン
とを電気的に接続する第２の導電パターンを形成する工
程とを有することを特徴とするものである。

【００５６】請求項７記載の半導体チップの製造方法に
よれば、第２の面となす内角が鈍角である斜面と、その
斜面と第１の面との間に貫通孔が形成されるので、貫通
孔に導電パターンを形成することで、第１の面と第２の
面とを電気的に接続することが可能であり、また、第１
の面から第２の面まで最初に貫通孔を形成する場合と異
なり、穴を深く形成したり、半導体基板を薄く裏面から
研磨することが不要となり、加工時間が短くできるため
コストを低減できる。また、薄く加工した半導体基板に
比べ搬送が容易である。

【００５７】請求項８記載の半導体チップの製造方法
は、半導体基板を用意する工程と、半導体基板の半導体
チップ単位の周辺部に穴を形成する工程と、半導体基板
の表面電極を除く第１の面上および穴の内壁に第１の絶
縁層を形成する工程と、第１の導電パターンを第１の絶
縁層上に形成するとともに穴に充填する工程と、第１の
導電パターンの表面の一部を第１の外部電極として開口
した第２の絶縁層を形成する工程と、半導体基板の第２
の面を所望の厚みに研削する工程と、第２の面となす内
角が鈍角である斜面を第２の面の半導体チップ単位どう
しの境界部に形成するとともに穴を斜面に貫通させる工
程と、穴を除く斜面および第２の面に第３の絶縁層を形
成する工程と、第３の絶縁層に第１の導電パターンと電
気的に接続する第２の導電パターンを形成する工程と、
第２の導電パターンの表面の一部を第２の外部電極とし
て開口して第４の絶縁層を形成する工程とを有すること
を特徴とするものである。

【００５８】請求項８記載の半導体チップの製造方法に
よれば、半導体基板上に一括で電極および配線などの導
電パターンを形成でき、また、裏面と鈍角をなす斜面を
形成することにより同時に穴の内側の第１の導電パター
ンを斜面に露出させることができるので、半導体チップ
の製造工数および製造コストを大幅に削減できる。

【００５９】請求項９記載の半導体チップの製造方法
は、素子が集積形成された表面と表面に平行に対向する
裏面とを有するウェハから得られる複数の半導体チップ
の製造方法であって、表面の半導体チップの周囲に凹部
を形成する工程と、表面と鋭角をなす斜面を半導体基板
に形成する工程と、表面に第１の外部電極を形成する工
程と、裏面に第２の外部電極を形成する工程と、凹部内
および表面に第１の外部電極と接続する第１の導電パタ
ーンを形成する工程と、斜面上および裏面に第２の外部
電極と第１の導電パターンを接続する第２の導電パター
ンを形成する工程とを含むものである。

【００６０】請求項９記載の半導体チップの製造方法に
よれば、半導体基板に表面周辺の凹部と表面と鋭角をな
す側面が形成されているので、そこに表面と裏面から導
電パターンを形成する、例えば表面周囲に凹部を形成し
た半導体基板の表面側に第１の導電パターンを形成した
後、表面と鋭角をなす斜面を形成した裏面側に第２の導
電パターンを形成するだけで、表面から裏面へ導通する
配線とすることができ、容易に表裏導通電極を形成する
ことができる。したがって、マルチチップ半導体用チッ
プを容易に実現できる。

【００６１】請求項１０記載の半導体チップの製造方法
は、素子が集積形成された表面と表面に平行に対向する
裏面とを有するウェハから得られる複数の半導体チップ
の製造方法であって、ウェハの表面のスクライブライン
上にスクライブラインをまたいで半導体チップの周囲に
凹部を形成する工程と、凹部の内壁および半導体チップ
の表面電極以外の表面に第１の絶縁層を形成する工程
と、第１の絶縁層の形成された凹部を埋め込みかつ第１
の絶縁層の形成された表面に所望の配線および電極の形
状に第１の導電パターンを形成する工程と、第１の導電
パターンによる電極部を開口して表面に第２の絶縁層を
形成する工程と、ウェハを裏面より所望の厚みに研磨す
る工程と、ウェハをスクライブラインに沿って裏面より
半導体チップの裏面の周囲に表面と鋭角をなす斜面を形
成するとともに凹部内の第１の導電パターンを斜面に露
出させる工程と、裏面および斜面に第１の導電パターン
の露出する部分を開口して第３の絶縁層を形成する工程
と、第３の絶縁層の形成された斜面及び半導体チップの
裏面に斜面から露出する第１の導電パターンへ接続した
所望の配線および電極の形状に第２の導電パターンを形
成する工程と、第２の導電パターンによる電極部を開口
して半導体チップの裏面および斜面に形成された第４の
絶縁層を形成する工程とを含むものである。

【００６２】請求項１０記載の半導体チップの製造方法
によれば、ウェハ上に一括で凹部と、電極および配線な
どの導電パターンを形成でき、また、裏面から斜面を形
成することにより表面と鋭角をなす側面を形成すること
と、半導体チップを個片に分割することと、第１の導電
パターンを裏面からみえるようにすることとを同時に行
うことができる。したがって、マルチチップ半導体装置
用チップの製造工数および製造コストを大幅に削減でき
る。

【００６３】請求項１１記載の半導体チップの製造方法
は、請求項７または請求項９において、第１の外部電極
を形成する工程と第１の導電パターンを形成する工程と
を同時に行うものである。

【００６４】請求項１１記載の半導体チップの製造方法
によれば、請求項７または請求項９と同様な効果のほ
か、第１の外部電極と第１の導電パターンを同時に形成
できるので、製造工数を削減できる。

【００６５】請求項１２記載の半導体チップの製造方法
は、請求項７または請求項９において、第２の外部電極
を形成する工程と第２の導電パターンを形成する工程と
を同時に行うものである。

【００６６】請求項１２記載の半導体チップの製造方法
によれば、請求項７または請求項９と同様な効果のほ
か、第２の外部電極と第２の導電パターンを同時に形成
できるので、製造工数を更に削減できる。

【００６７】請求項１３記載の半導体チップの製造方法
は、請求項８または請求項１０において、第１の絶縁層
を形成する工程と第１の導電パターンを形成する工程と
の間に第１の絶縁層上に第１の積層金属膜を形成する工
程を設け、第３の絶縁層を形成する工程と第２の導電パ
ターンを形成する工程との間に第３の絶縁層上に第２の
積層金属膜を形成する工程を設けることを特徴とするも
のである。

【００６８】請求項１３記載の半導体チップの製造方法
によれば、請求項８または請求項１０と同様な効果のほ
か、このように積層金属膜を設けることで、導電パター
ンの電解メッキおよび導電パターンの拡散防止を実現で
きる。

【００６９】請求項１４記載の半導体チップの製造方法
は、請求項８、請求項１０または請求項１３において、
第４の絶縁層は液状樹脂を塗布し硬化して形成し、ダイ
シングにより半導体チップの個片に分割するものであ
る。

【００７０】請求項１４記載の半導体チップの製造方法
によれば、請求項８、請求項１０または請求項１３と同
様な効果のほか、液状の樹脂を用いて第４の樹脂層を形
成することにより、斜面に形成する樹脂の厚みを十分確
保することができ、導電パターンを外部の衝撃から保護
することができる。また、樹脂塗布部をダイシングによ
り分割することで、ダイシング時の切削抵抗などに起因
する機械的、熱的な衝撃を樹脂が吸収することができる
ので、チッピングなどの不具合発生を防止でき、半導体
基板の全面に各種の膜が形成された状態から高速かつ安
定した状態で半導体チップ単位に加工することができ
る。

【００７１】請求項１５記載の半導体チップの製造方法
は、請求項８または請求項１０において、第２の面との
なす内角が鈍角である斜面を第２の面の端部に形成する
とともに穴を斜面に貫通させる工程は、第２の面からベ
ベルカットにより行うことを特徴とするものである。

【００７２】請求項１５記載の半導体チップの製造方法
によれば、請求項８または請求項１０と同様な効果のほ
か、容易に短い時間で斜面を形成するとともに、第１の
導電パターンを露出させることができる。

【００７３】請求項１６記載の半導体チップの製造方法
は、請求項８、請求項１０または請求項１３において、
第３の絶縁層をエッチングする速度が、第１の絶縁層お
よび第２の絶縁層をエッチングする速度よりも大きいこ
とを特徴とするものである。

【００７４】請求項１６記載の半導体チップの製造方法
によれば、請求項８、請求項１０または請求項１３と同
様な効果のほか、第３の絶縁層を第２の面および斜面の
全面に形成した後、第１の導電パターンを露出させるた
め第３の絶縁層をエッチングにより開口する際、第１の
絶縁層をほとんどエッチングすることなく、第３の絶縁
層を選択的にエッチングし開口することができるので、
第１の導電パターンと半導体基板を絶縁する第１の絶縁
層を部分的に除去してしまうことはない。請求項１７記
載の半導体チップの製造方法は、請求項１０において、
凹部が、ダイシングにより形成された溝である。

【００７５】請求項１７記載の半導体チップの製造方法
によれば、請求項１０と同様な効果のほか、ウェハ状態
にて一括で短時間に溝を形成することができ、製造工数
及び製造コストを削減できる。

【００７６】

【００７７】

【００７８】

【００７９】

【００８０】

【００８１】

【００８２】

【００８３】

【００８４】

【００８５】

【００８６】

【００８７】

【００８８】

【００８９】

【００９０】

【００９１】

【００９２】

【００９３】

【００９４】

【発明の実施の形態】以下、本発明の半導体チップおよ
びその製造方法ならびにその半導体チップを用いた半導
体装置の実施の形態について、図面を参照しながら説明
する。

【００９５】まず、本発明の半導体チップについて説明
する。最初に、本発明の第１の実施形態について説明す
る。

【００９６】図１は本実施形態の半導体チップの断面図
である。図１に示すように、半導体基板１３の表面であ
る第１の面１４に素子（図示せず）および多層導電パタ
ーン（図示せず）が形成されており、第１の面１４から
斜面１５まで加工された貫通孔１６が形成され、底面で
ある第２の面１７となす内角が鈍角となるように形成さ
れた斜面１５が半導体基板１３の外形の一部をなしてい
る。本実施形態では、斜面と第２の面とのなす内角は１
３５度であり、斜面は第２の面から５０[ μｍ] の位置
まで形成されている。これにより、斜面上に供給された
一定量の樹脂が密着しやすくなり、導電パターンを外部
からの衝撃に対して保護することができ、半導体基板の
表面に形成された電極を電気的に接続する導電パターン
の距離が短くなることから、高速化に対応できる。

【００９７】また、第１の面１４に形成された表面電極
１８は、貫通孔１６の内壁および斜面１５の表面に形成
された導電パターン１９と電気的に接続されている。導
電パターン１９は貫通孔１６に充填されていてもよく、
導電パターン１９の厚みは好ましくは５〜１５[ μｍ]
であり、本実施形態では１０[ μｍ] である。そして、
表面電極１８の材質はアルミニウム（Ａｌ）または銅
（Ｃｕ）等からなり、表面電極１８の厚みは０．３〜
１．０[ μｍ] であるが、半導体チップの製造プロセス
によって異なり、例えば、配線幅が０．１３[ μｍ] の
銅（Ｃｕ）からなる配線を形成する製造プロセスでは、
配線の厚みは０．４５[ μｍ] である。

【００９８】次に、形成された表面電極および導電パタ
ーンに対して形成される絶縁層について説明する。表面
電極１８を除く半導体基板１３の第１の面１４、第２の
面１７、斜面１５および貫通孔１６の内壁には第１の絶
縁層２０が形成され、第１の絶縁層２０の厚みは、好ま
しくは０．５〜１０[ μｍ] であり、本実施形態では１
[ μｍ] である。そして、導電パターン１９の一部が第
１の外部電極２１および第２の外部電極２２として開口
され、それらの電極を除く導電パターン１９上および、
導電パターン１９が形成されていない第１の絶縁層２０
および第２の面１７における第１の絶縁層２０上には、
第２の絶縁層２３が形成されている。

【００９９】ここで、第２の絶縁層２３の厚みは１〜３
０[ μｍ] であり、本実施形態では、二酸化ケイ素（Ｓ
ｉＯ2 ）、窒化ケイ素（ＳｉＮ）および酸窒化膜（Ｓｉ
ＯＮ）の場合は１[ μｍ] 、ポリイミドの場合は７[ μ
ｍ] である。なお、第２の絶縁層２３はソルダーレジス
トを主材料としてもよく、この場合の厚みは、本実施形
態では３０[ μｍ] である。また、第１の外部電極２１
および第２の外部電極２２は導電パターン１９の一部と
して形成されているため、第１の外部電極２１の厚みお
よび第２の外部電極２２の厚みは、導電パターン１９の
厚みと同一である。

【０１００】以上、本実施形態の半導体チップは、半導
体基板の表面電極と半導体基板の両面に形成された外部
電極とが電気的に接続されているので、複数の半導体チ
ップが対向して積層された状態で、相互の半導体チップ
の電気的な接続が可能となる。

【０１０１】次に、本実施形態の半導体チップの製造方
法について説明する。

【０１０２】図２〜図１６は、本実施形態の半導体チッ
プの製造方法の各工程の断面図である。

【０１０３】まず、図２（ａ）に示すように、複数の半
導体チップ単位からなり、６００〜１０００[ μｍ] の
厚みのウェハー状態の半導体基板１３を用意し、半導体
基板１３の表面である第１の面１４に、素子（図示せ
ず）および多層導電パターン（図示せず）および表面電
極１８を形成する。ここで、表面電極１８が形成される
位置は、特に限定されてはいないが、本実施形態では半
導体チップ単位の周囲に形成する。また、表面電極１８
を除く領域には、本実施形態では窒化ケイ素（ＳｉＮ）
を主材料とした表面絶縁層２５を形成するが、ＳｉＮ以
外の材料で形成されていてもよく、保護膜としての機能
を有する材料ならば特に限定されるものではない。ま
た、表面絶縁層２５の厚みは０．５〜１０[ μｍ] であ
り、本実施形態では１[ μｍ] である。なお、表面絶縁
層２５は外部からの衝撃に対する保護を目的としている
ものであるので、特に表面絶縁層２５が形成される必要
はない。

【０１０４】また、点線は半導体基板を半導体チップ単
位に分割するためのダイシング時の切削刃の幅方向の両
端部が通過する位置を示しており、２本の点線の中央部
が半導体チップ単位どうしの境界部である。

【０１０５】次に、穴の加工工程について説明する。

【０１０６】図２（ｂ）は半導体基板の第１の面から穴
を加工した状態を示す断面図である。

【０１０７】図２（ｂ）に示すように、ＲＩＥ（Ｒｅａ
ｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）法によって、半
導体基板１３の第１の面１４から厚み方向に貫通させる
ことなく、深さが２０〜１００[ μｍ] の穴２６を形成
するが、穴の形成位置は、半導体チップ単位の周囲に形
成され、本実施形態では半導体チップ単位の境界線から
５０[ μｍ] の位置にある直線上で、対応する穴から最
も近い位置である。本実施形態では穴の深さは７０[ μ
ｍ] であり、斜面を形成することによって穴が貫通した
貫通孔の長さは５０[ μｍ] 程度である。なお、穴２６
の形成方法はＲＩＥ法に限定されるものではなく、光エ
ッチング、ウエットエッチング、超音波加工、放電加工
などを用いることも可能であり、前記の種々の加工方法
を組み合わせてもよい。

【０１０８】以上、半導体基板に形成する穴の加工方法
であるＲＩＥ法は、反応性ガスプラズマを利用したドラ
イエッチング法であり、半導体ウェハーの微細加工に用
いられる方法であり、その際、穴以外の部分がエッチン
グされないように、穴以外の部分を被覆したマスクを絶
縁層上に形成し、エッチング後マスクを除去する。

【０１０９】次に図３（ｃ）に示すように、表面電極１
８の開口部を除き、穴２６の内壁および表面絶縁層２５
上に第１の絶縁層２０を形成した後、表面電極１８の部
分が開口したマスクを第１の絶縁層２０上に形成し、表
面電極１８上に形成された絶縁層をエッチングした後、
マスクを除去する。ここで、第１の絶縁層２０は、ＣＶ
Ｄ法、スパッタ法、光ＣＶＤ法、塗布などの方法によ
り、二酸化ケイ素（ＳｉＯ₂）、窒化ケイ素（Ｓｉ
Ｎ）、酸窒化膜（ＳｉＯＮ）、ポリイミドなどを材料と
した膜が形成されたものである。

【０１１０】次に図３（ｄ）に示すように、第１の絶縁
層２０上に第１の積層金属膜２７を形成するが、第１の
積層金属膜２７はバリア層上にシード層が積層された２
層構造となっている。ここで、バリア層およびシード層
は、スパッタ法またはＣＶＤ法または電子ビーム蒸着法
などにより形成される。バリア層はチタン（Ｔｉ）、チ
タンタングステン（Ｔｉ／Ｗ）、クロム（Ｃｒ）、ニッ
ケル（Ｎｉ）のいずれかの材料が用いられ、シード層は
銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎ
ｉ）などが用いられる。

【０１１１】次に図４（ｅ）に示すように、第１の積層
金属膜２７を電極として、電解めっき法により、第１の
導電パターン２８を穴２６の内壁に形成し、所望の配線
および電極の形状として第１の積層金属膜２７上に形成
する。その際、所望の配線および電極の形状にするた
め、第１の積層金属膜２７上にめっきレジスト２９を形
成しておき、電解めっき後、めっきレジスト２９を除去
する。なお、第１の導電パターン２８は穴２６に充填し
て形成してもよい。また、第１の導電パターン２８の材
料としては銅（Ｃｕ）、金（Ａｕ）、タングステン
（Ｗ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、アルミニウム（Ａｌ）などが用いられる。

【０１１２】次に図４（ｆ）に示すように、第１の導電
パターン２８をマスクとして、第１の導電パターン２８
が形成された領域以外の部分の第１の積層金属膜２７を
エッチングにより除去する。

【０１１３】次に図５（ｇ）に示すように、第１の導電
パターン２８の一部を第１の外部電極２１として開口し
て第２の絶縁層２３を形成するが、その際、第２の絶縁
層２３を第１の外部電極２１を除く第１の導電パターン
２８および第１の絶縁層２０上に形成した後、第１の外
部電極２１の部分が開口したマスクを形成し、第１の外
部電極２１の開口部分の第２の絶縁層２３をエッチング
した後、マスクを除去する。なお、第２の絶縁層２３は
ＣＶＤ法、スパッタ法、光ＣＶＤ法、塗布法などによ
り、二酸化ケイ素（ＳｉＯ2 ）、窒化ケイ素（Ｓｉ
Ｎ）、酸窒化膜（ＳｉＯＮ）、ポリイミドなどの膜が形
成されたものである。

【０１１４】以上、半導体基板の表面には導電性物質と
して、表面電極１８と電気的に接続された第１の外部電
極２１のみが、第２の絶縁層２３から露出した状態で形
成されている。

【０１１５】次に図６に示すように、半導体基板の第１
の面１４を接着剤３０により支持体３１に接着し、機械
研削またはＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉ
ｃａｌＰｏｌｉｓｈｉｎｇ）法によって、半導体基板
１３を第２の面１７から研削し、５０〜２００[ μｍ]
の厚みまで加工する。なお本実施形態では、研削後の半
導体基板の厚みは１００[ μｍ] である。

【０１１６】次に図７に示すように、半導体基板１３の
第２の面１７において、半導体チップ単位の境界部をは
さむ２本の点線の中央部をベベルカットにより切断し、
半導体基板１３の第２の面１７と鈍角をなす斜面１５を
形成するとともに、第１の導電パターン２８を斜面１５
に露出させる。したがって、図２（ｂ）に示したよう
に、半導体基板１３に形成する穴２６は半導体基板１３
を貫通させる必要がなく、穴２６を加工するのに要する
時間を短縮することができる。なお、図２（ｂ）に示し
た穴２６の加工深さは、ベベルカットにおける切削深さ
および切削刃の先端形状によって決定される。

【０１１７】ここで、ベベルカットとは、比較的厚みが
大きく、先端部が斜面により形成された切削刃を用いる
ことにより、半導体基板にも第２の面となす内角が鈍角
となる斜面を形成するような切削方法のことである。な
お、ベベルカットに用いる切削刃の厚みは、隣接する貫
通孔の距離よりも１００[ μｍ] 程度以上大きいことが
望ましい。本実施形態では、隣接する貫通孔の距離が１
００[ μｍ] であり、ベベルカットに用いた切削刃の厚
みは２００[ μｍ] である。なお、本実施形態ではベベ
ルカットによる加工方法を示したが、エッチングによっ
て加工してもよい。

【０１１８】次に図８に示すように、第１の導電パター
ン２８の斜面１５に露出した部分を除く斜面１５および
第２の面１７全面に、第３の絶縁層３２を形成するが、
その際、第３の絶縁層３２を斜面１５および第２の面１
７全面に形成した後、第１の導電パターン２８が露出し
た部分が開口したマスクを第３の絶縁層３２上に形成
し、第１の導電パターン２８の開口部分の第３の絶縁層
３２をエッチングした後、マスクを除去する。なお、第
３の絶縁層３２は、ＣＶＤ法、スパッタ法、光ＣＶＤ
法、塗布などにより、二酸化ケイ素（ＳｉＯ2 ）、窒化
ケイ素（ＳｉＮ）、酸窒化膜（ＳｉＯＮ）、ポリイミド
などの膜を形成したものである。

【０１１９】また、第３の絶縁層３２は、第１の絶縁層
２０よりもエッチング速度が大きい材料で形成すること
が望ましい。つまり、第３の絶縁層３２をエッチングし
て開口する際に、マスクのズレが生じても第１の絶縁層
２０をほとんどエッチングすることなく、第３の絶縁膜
３２を選択的にエッチングして開口することができ、第
１の絶縁層２０を部分的に除去してしまうことはないか
らである。

【０１２０】次に図９に示すように、斜面１５および第
２の面１７全面に第２の積層金属膜３３を形成する。第
２の積層金属膜３３はバリア層上にシード層が積層され
た２層構成である。バリア層とシード層は、スパッタ
法、ＣＶＤ法または電子ビーム蒸着法などにより形成さ
れる。バリア層にはチタン（Ｔｉ）、チタンタングステ
ン（Ｔｉ／Ｗ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）な
どが用いられ、シード層には銅（Ｃｕ）、金（Ａｕ）、
銀（Ａｇ）、ニッケル（Ｎｉ）などが用いられる。

【０１２１】次に図１０に示すように、第２の積層金属
膜３３を電極とする電解めっき法により、所望の配線お
よび電極の形状の第２の導電パターン３４を斜面１５お
よび第２の面１７に対して形成することで、第２の導電
パターン３４は第２の積層金属膜３３を介して斜面１５
から露出する第１の導電パターン２８と電気的に接続さ
れる。その際、所望の配線および電極の形状を形成する
ために、第２の導電パターン３４を形成する必要のない
部分の第２の積層金属膜３３上には、めっきレジスト３
５を形成しておき、電解めっき後、めっきレジスト３５
を除去する。また、第２の導電パターン３４の材料とし
ては、銅（Ｃｕ）、金（Ａｕ）、タングステン（Ｗ）、
モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔ
ｉ）、アルミニウム（Ａｌ）などが用いられる。

【０１２２】次に図１１に示すように、第２の導電パタ
ーン３４をマスクとして、エッチングにより、第２の導
電パターン３４を形成した領域以外の第２の積層金属膜
３３を除去する。

【０１２３】次に図１２に示すように、第２の外部電極
２２の開口部分を除く第２の面１７全体および斜面１５
に、第４の絶縁層３６を形成する。その際、第４の絶縁
層３６を斜面１５および第２の面１７全面に形成した
後、第２の外部電極２２の部分を開口したマスクを形成
し、第２の外部電極２２の開口部分の第４の絶縁層３６
をエッチングした後、マスクを除去する。なお、第４の
絶縁層３６は、ＣＶＤ法、スパッタ法、光ＣＶＤ法、塗
布法などを用いて、二酸化ケイ素（ＳｉＯ2 ）、窒化ケ
イ素（ＳｉＮ）、酸窒化膜（ＳｉＯＮ）、ポリイミドな
どの膜を形成したものである。

【０１２４】次に図１３に示すように、半導体チップ単
位の境界線であるスクライブライン３７においてダイシ
ングを行い、第１の面１４となす内角が直角となる側面
３８を形成する。その後、接着剤３０と支持体３１を除
去して、半導体チップ３９を個片に分割する。

【０１２５】このような一連の半導体チップの製造工程
を経ることにより、半導体チップの第１の面には第１の
外部電極が第２の絶縁層から露出した状態で形成され、
また、第２の面には第２の外部電極が第４の絶縁層から
露出した状態で形成されており、表面電極、第１の外部
電極および第２の外部電極は互いに電気的に接続され
る。

【０１２６】なお、第１の外部電極および第２の外部電
極の形成位置は特に限定されるものではなく、複数の半
導体チップを積層した場合に、隣接する半導体チップの
外部電極がそれぞれ対応する位置にあればよい。

【０１２７】図１４〜図１６は、図２〜図１１に示した
工程の後、斜面に樹脂を供給して硬化させる工程の断面
図である。図１４〜図１６に示す工程は、斜面の補強を
目的とするものである。

【０１２８】図１４に示すように、図１１または図１２
に示した工程の後、液状樹脂をその上面が第２の面の高
さになるまでベベルカットされた部分に塗布することに
より、第２の外部電極２２として開口する部分を除く第
２の面全面および斜面１５に絶縁樹脂層４０を形成す
る。

【０１２９】なお、液状樹脂はポリイミドなどの応力を
緩和できるものが好適である。

【０１３０】次に図１５に示すように、第２の面側から
スクライブライン３７の部分にダイシングを行い、第２
の面に垂直な側面を形成する。

【０１３１】次に図１６に示すように、接着剤３０と支
持体３１を除去して、半導体チップ３９を個片に分割す
る。

【０１３２】なお、貫通孔または穴の形状は円形でも四
角形でもよく、円形の場合は直径が１０〜２０[ μｍ]
、四角形の場合は一辺の長さが１０〜２０[ μｍ] で
あり、本実施形態においては２０[ μｍ] である。ここ
で、穴の形状が四角形の場合は、四角形の角部は直角で
はなく、丸みを帯びた形状となる。また、ＲＩＥ法の技
術的革新により、直径または一辺の長さが１０[ μｍ]
よりも小さい貫通孔または穴を加工することも可能であ
る。

【０１３３】また、第１の絶縁層、第２の絶縁層、第３
の絶縁層および第４の絶縁層の厚みは１〜３０[ μｍ]
であり、本実施形態では、二酸化ケイ素（ＳｉＯ2 ）、
窒化ケイ素（ＳｉＮ）および酸窒化膜（ＳｉＯＮ）の場
合は１[ μｍ] 、ポリイミドの場合は７[ μｍ] であ
る。また、第２の絶縁層および第４の絶縁層はソルダー
レジストを主材料としてもよく、この場合の厚みは、本
実施形態では３０[ μｍ] である。

【０１３４】また、第１の導電パターン２８および第２
の導電パターン３４の厚みは好ましくは５〜１５[ μ
ｍ] であり、本実施形態では１０[ μｍ] である。

【０１３５】本実施形態では、斜面上に液状樹脂を塗布
した後、硬化した液状樹脂の部分をダイシングすること
により、切断時のチッピングなどの不具合を防止でき、
第２の面に垂直で比較的厚みの大きい絶縁樹脂層で形成
された半導体基板の角部を形成するとともに、半導体チ
ップ単位の個片にすることができるので、半導体チップ
の側面を補強し、斜面上の第２の導電パターンを保護す
ることができる。

【０１３６】以上、本実施形態では、各種絶縁層の形成
工程に加えて、半導体基板の第１の面から貫通しない途
中までの穴を形成する工程と、第２の面から斜面を形成
するとともに穴を貫通させる工程と、穴および斜面を経
由して導電パターンを形成する工程とを設けることによ
り、半導体基板の両面に形成された電極が互いに電気的
に接続された構造が実現できる。

【０１３７】さらに、半導体基板に形成された穴内に第
１の導電パターンを形成した後、穴に達し、第２の面と
なす内角が鈍角である斜面を形成することで、第１の導
電パターンが第２の面に露出するため、穴を深く形成し
たり、半導体基板を薄く研磨する必要もないので、加工
時間の短縮化および、加工コストの低減を実現できる。
また、半導体チップの厚みの自由度が大きくなるととも
に、半導体基板の厚みも比較的大きいので、半導体基板
の搬送が容易となる。また、ベベルカットにより第２の
面となす内角が鈍角である斜面の形成することで、第１
の導電パターンが第２の面に露出するので、最初に穴を
貫通させる加工方法と比較すると、製造工数および製造
コストを大幅に削減できる。

【０１３８】なお、製造工程数を低減させるために、第
１の外部電極の形成および前記第１の導電パターンの形
成、または第２の外部電極の形成および前記第２の導電
パターンの形成は同時に行ってもよい。

【０１３９】また、第１の導電パターンおよび第２の導
電パターンの下層にバリア層およびシード層からなる積
層金属膜を形成することで、バリア層による第１の導電
パターンおよび第２の導電パターンの構成元素が第１の
外部電極と半導体基板とに拡散することの抑制ならびに
半導体チップの特性が劣化することを防止でき、シード
層に対する電解めっきによって第１の導電パターンおよ
び第２の導電パターンを形成することができる。

【０１４０】以上、本実施形態の半導体チップの製造方
法により、半導体基板の第１の面に表面電極が形成さ
れ、半導体基板に形成された貫通孔の内壁を経由して導
電パターンが形成され、第１の面に形成された第１の外
部電極および第２の面に形成された第２の外部電極と表
面電極とが導電パターンにより電気的に接続され、ま
た、第２の面となす内角が鈍角である斜面に貫通孔が形
成された半導体チップを製造することができる。

【０１４１】本実施形態の半導体チップの製造方法によ
り製造された半導体チップは、両面の電極が、半導体基
板の側面を経由した導電パターンにより電気的に接続さ
れているため、複数の半導体チップを積層して相互の半
導体チップを電気的に接続することが可能になり、ま
た、斜面の形成により配線長の短縮化ならびに斜面上に
樹脂を供給することができるので導電パターンに対する
外部からの衝撃の防止を達成することができ、半導体チ
ップを積層した半導体装置の厚みの薄型化、小型化およ
び高速化に対応することができる。

【０１４２】次に、本発明の第２の実施の形態について
説明する。

【０１４３】図１７は本実施形態の半導体チップを示す
断面図である。

【０１４４】ここで、第１の実施形態と同一の構成要素
については同一の符号を付し、また、共通の内容につい
ては説明を省略する。

【０１４５】図１７に示すように、本実施形態の半導体
チップが第１の実施形態の半導体チップと異なる点は、
第１の外部電極の厚みおよび第２の外部電極の厚みであ
る。

【０１４６】すなわち、本実施形態の半導体チップは、
第１の外部電極の表面および第２の外部電極の表面は、
半導体基板の表面に形成された第２の絶縁層の表面から
突出している。具体的には、メッキなどによって電極そ
のものの高さを確保することにより、第１の外部電極の
表面および第２の外部電極の表面を第２の絶縁層の表面
から突出させる。

【０１４７】そのため、本実施形態の複数の半導体チッ
プを積層した場合に、相互の半導体チップの電気的な接
続を、接続部材を介することなく確保することができ
る。

【０１４８】次に、本実施形態の半導体チップの製造方
法について説明する。

【０１４９】本実施形態の半導体チップの製造方法は、
第１の実施の形態の半導体チップが完成した後、各外部
電極の形成工程を付加したものである。つまり、第１の
実施形態に示した図１０〜図１２または図１４〜図１５
に示した工程の後、外部電極の高さを確保するための工
程を追加している。

【０１５０】すなわち、図１７に示すように、メッキな
どによって電極そのものの高さを確保することにより、
第１の外部電極２１の表面および第２の外部電極２２の
表面を第２の絶縁層２３の表面から突出させる。これに
より、複数の半導体チップを対向させて積層した場合
に、接続部材を用いることなく、半導体チップ相互の電
気的な接続を確保することができるので、薄型化、高速
化を達成することが可能となる。

【０１５１】次に、本発明の第３の実施の形態について
説明する。

【０１５２】図１８は本実施形態の半導体チップ断面図
である。

【０１５３】ここで、第１の実施形態および第２の実施
形態と同一の構成要素については同一の符号を付し、共
通の内容については説明を省略する。

【０１５４】図１８に示すように、半導体基板表面に形
成された表面電極に電気的に接続されない少なくとも１
つの導電パターン１９を有しているので、その導電パタ
ーン１９は半導体チップＨの集積回路と接続することな
く、半導体チップＨの第１の面１４に形成された第１の
外部電極２１と第２の面１７に形成された第２の外部電
極２２とを電気的に接続する。

【０１５５】したがって、本実施形態の半導体チップ
は、両面に形成された外部電極が電気的に接続される
が、集積回路とは電気的に接続されない導電パターンを
有する構造となっている。

【０１５６】次に、本実施形態の半導体チップの製造方
法について説明する。

【０１５７】本実施形態の半導体チップの製造方法は、
第１の実施形態の半導体チップの製造方法と比較する
と、半導体基板に形成された表面電極のうち、少なくと
も１つの任意の表面電極には導電パターンを形成しない
ことが特徴である。すなわち、第１の実施形態の半導体
チップの製造方法では、半導体チップの両面の外部電極
を電気的に接続する導電パターンを表面電極に電気的に
接続していたが、本実施形態は、表面電極が存在しない
部分に対して、半導体チップの両面の外部電極を電気的
に接続する導電パターンを形成することにより、半導体
チップの集積回路に電気的に接続しない導電パターンを
形成する。したがって、その集積回路に電気的に接続す
ることが不要な半導体チップを、電気的な接続を要する
２つの半導体チップの間に挟んで積層することにより、
挟まれた半導体チップの集積回路をパスする半導体装置
の実現が可能となり、半導体チップ相互間の電気的な接
続の自由度が向上する。

【０１５８】以上、半導体チップの３つの実施形態は、
いずれも半導体基板に対して両面に電極が形成された構
造であるが、電極の構造および電気的に接続する電極が
選択的である点において異なっている。

【０１５９】すなわち、半導体基板表面に形成された表
面電極と両面の外部電極とが、導電パターンによって電
気的に接続されている形態、その外部電極の表面の高さ
がメッキなどによって確保されることにより絶縁層から
突出した形態および半導体基板の表面電極に電気的に接
続されない導電パターンにより外部電極どうしが電気的
に接続された形態、少なくとも１つの外部電極に接続さ
れない導電パターンが形成された形態があり、それらの
半導体チップが複数個積層された場合に、対向した半導
体チップの表面の外部電極どうしが電気的に接続でき、
任意の半導体チップの集積回路への電気的接続の有無を
選択することが可能となる。

【０１６０】次に、本発明の半導体装置について説明す
る。

【０１６１】以下に説明する半導体装置の各実施の形態
は、前記した半導体チップの各実施形態から構成されて
おり、第４の実施の形態〜第６の実施の形態として説明
する。

【０１６２】本発明の第４の実施の形態について説明す
る。

【０１６３】図１９は、本実施形態の半導体装置を示す
断面図である。

【０１６４】図１９に示すように、前記した半導体チッ
プの第１の実施形態として示した半導体チップＡ、半導
体チップＢおよび半導体チップＣが積層されている。そ
れぞれの半導体チップは両面に形成された外部電極が、
接続部材を介して電気的に接続されている。

【０１６５】すなわち、半導体チップＣの表面電極１８
は接続部材２４を介して、半導体チップＢの第２の外部
電極２２に電気的に接続され、半導体チップＢの表面電
極１８は接続部材２４を介して半導体チップＡの第２の
外部電極２２に電気的に接続されているので、半導体チ
ップＡ、半導体チップＢおよび半導体チップＣは相互に
電気的に接続される。

【０１６６】このような構成により、本実施形態では半
導体チップＡ、半導体チップＢおよび半導体チップＣの
各半導体チップが、その両面に形成された電極を各半導
体基板の貫通孔を経由した導電パターンにより電気的に
接続され、各半導体チップを積層した場合に、半導体チ
ップの相互の面を対向させた構成となるため、複数の半
導体チップを平面的に配置した従来の半導体装置と異な
り、積層する半導体チップの数が増加するにつれて半導
体装置の実装面積が増大するといった問題は解消され
る。

【０１６７】また、各半導体チップの両面に配置した電
極をそれぞれ対応させて電気的に接続するため、従来の
ように積層した各半導体チップの電気的接続を金属ワイ
ヤーで接続する形態と異なり、実装基板から離れた上層
の半導体チップに対して、その半導体チップの下層の電
極を露出させる必要がなく、同サイズの半導体チップの
積層だけでなく、異種サイズの半導体チップを所望の順
序で積層することも可能であるので、各半導体チップ間
の配線長が長くなるといった問題もない。

【０１６８】さらに、従来の各半導体チップの表面どう
しを対向させて接続するＣＯＣ（ＣｈｉｐＯｎＣｈ
ｉｐ）構造では、電極が形成された素子形成面は半導体
チップの一方の面のみであったために、半導体チップの
積層数が２枚に限定されていたが、本実施形態では半導
体チップの両面に電極が形成可能な構造であるために、
各半導体チップの両面の電極を電気的に接続することが
可能となり、半導体チップの積層数を増大させることが
可能となる。

【０１６９】また、本実施形態では各半導体チップの電
極を対応させて積層するため、配線基板を用いて積層し
た従来の半導体装置のように半導体装置全体の厚みの増
大を招くこともなく、複数の半導体チップを積層した半
導体装置の厚みを小さくすることができ、実装面積にお
いては、積層する半導体チップのサイズと同等の実装面
積となる。

【０１７０】以上、本実施形態の半導体チップを積層し
た半導体装置により、複数の半導体チップを積層するこ
とが可能となって、積層する半導体チップのサイズおよ
び配列の制約を受けず、各半導体チップ間の配線長が長
くなることなく、積層した厚みが小さくなるので、実装
面積の増大を招かない小型化、高密度化、高速化に対応
した半導体装置の実現が可能となる。

【０１７１】なお、本実施形態では半導体チップの積層
数が３個の場合について説明したが、２個または４個以
上の半導体チップを積層することも可能である。

【０１７２】次に、本発明の第５の実施の形態について
説明する。

【０１７３】図２０は、各半導体チップの電極どうし
を、接続部材を用いることなく直接接合して半導体チッ
プを積層した半導体装置を示した断面図である。

【０１７４】なお、図１の半導体装置と対応する部分に
は図１と同一の符号を付してあり、図１９と共通する内
容については説明を省略する。

【０１７５】図２０に示すように、各半導体チップにお
ける電極、絶縁層および導電パターンの構成は同様であ
るが、半導体チップ相互の電気的な接続方法が第４の実
施形態と異なる点である。

【０１７６】すなわち、半導体チップＦの第１の外部電
極２１は半導体チップＥの第２の外部電極２２に直接接
合され、半導体チップＥの第１の外部電極２１は半導体
チップＤの第２の外部電極２２に直接接合されるので、
半導体チップＤ、半導体チップＥおよび半導体チップＦ
の３個の半導体チップは相互に電気的に接続される。

【０１７７】ここで、各半導体チップの第１の外部電極
２１および第２の外部電極２２は第２の絶縁層２３より
も突出していることが必要であるので、例えば、メッキ
などによって電極そのものの高さを確保しておくことが
望ましい。

【０１７８】このように、本実施形態は接続部材を使用
せずに半導体基板の外部電極どうしを直接接続すること
により、第４の実施の形態の場合よりも、半導体チップ
を積層後の半導体装置の厚みを小さくすることができる
とともに、配線長を短くすることもでき、半導体チップ
を積層した半導体装置の厚みが小さく、小型化かつ高速
化に対応した半導体装置を実現できる。

【０１７９】次に、第６の実施の形態について説明す
る。

【０１８０】図２１は、本実施形態の半導体装置を示し
た断面図である。

【０１８１】図１９と対応する部分には図１と同一の符
号を付してあり、共通の内容については説明を省略す
る。

【０１８２】図２１に示すように、半導体チップＨは、
半導体チップＧおよび半導体Ｉとは構成が異なり、導電
パターンに接続する第１の電極または第３の電極が形成
されておらず、本実施形態の半導体チップの特徴的構成
を示している。

【０１８３】すなわち、半導体チップＧとＩは、第１の
面に形成された表面電極１８、第１の外部電極２１およ
び第２の面に形成された第２の外部電極２２が導電パタ
ーン１９により電気的に接続されており、半導体チップ
Ｈの第２の外部電極２２に電気的に接続した半導体チッ
プＩの第１の外部電極２１と、半導体チップＨの第１の
外部電極２１に電気的に接続された半導体チップＧの第
２の外部電極２２とは電気的に接続されるが、半導体チ
ップＨの集積回路には接続されないので、半導体チップ
Ｈの集積回路をパスすることができる。これにより、そ
の集積回路に電気的に接続することが不要な半導体チッ
プを、電気的な接続を要する２つの半導体チップの間に
挟んで積層することにより、半導体チップ相互間の電気
的な接続の自由度が向上する。

【０１８４】以上、３つの半導体装置の実施形態につい
て述べたが、いずれの実施形態も半導体チップを積層し
て半導体装置を構成するものであり、半導体基板に形成
された表面電極と導電パターンを介して電気的に接続さ
れた外部電極を有する複数の半導体チップを積層した半
導体装置であって、外部接続電極どうしが接続部材を介
して電気的に接続された形態、前記半導体チップの外部
電極どうしを直接電気的に接続する形態および半導体基
板の表面電極に接続しない導電パターンにより両面の外
部電極が電気的に接続された半導体チップを少なくとも
１つ用いた形態である。

【０１８５】なお、第４の実施の形態〜第６の実施の形
態では、導電パターンの下地として積層金属膜を、導電
パターンと第１の樹脂層との間および導電パターンと表
面電極との間に形成してもよい。積層金属膜はバリア層
とシード層とからなり、バリア層により導電パターンの
構成元素の拡散の防止および半導体チップの特性劣化防
止を達成することができ、またシード層を設けることで
電解メッキ法による導電パターンのメッキが可能とな
る。また、積層金属膜を構成するバリア層およびシード
層それぞれの厚みは、バリア層が０．０５〜０．３５[
μｍ] 、シード層が０．２〜０．８[ μｍ] であり、本
実施形態ではバリア層の厚みが０．２[ μｍ] 、シード
層の厚みが０．５[ μｍ] である。

【０１８６】このように、その両面に外部電極が形成さ
れた半導体チップを積層した半導体装置により、半導体
チップの実装面積が増大することなく、配線基板および
金属ワイヤが不要になる小型化、高密度化および高速化
が可能となる。

【０１８７】以上、本発明の半導体チップにより、半導
体チップの両面に形成された電極は導電パターンを介し
て電気的に接続されるので、金属ワイヤを用いずに複数
の半導体チップを積層することが可能となり、また、第
２の面となす内角が鈍角となる斜面の形成により、配線
長の短縮化および樹脂供給による半導体チップ側面の保
護を実現できる。

【０１８８】また、本発明の半導体チップを積層した半
導体装置は、複数の半導体チップが対向した面において
電気的に接続されるため、配線長の短縮化、半導体装置
の厚みおよび実装面積の増大防止が可能である。

【０１８９】また、半導体チップの製造方法において
は、半導体基板の第２の面となす内角が鈍角である斜面
の形成によって、半導体基板に形成した穴を貫通させる
ので、斜面形成時前に穴の加工時間を短縮できる。ま
た、半導体チップ単位の分割において、斜面上に供給し
た樹脂部を切断することにより、切断時のチッピングな
どの不具合を防止できる。

【０１９０】以下、本発明の配線基板およびその製造方
法の第７の実施の形態について説明する。

【０１９１】まず、本実施形態の配線基板について説明
する。図２２は、本実施形態の配線基板の断面図であ
る。

【０１９２】図２２に示すように、厚みが５０〜２００
[μｍ]のシリコンを基材とするシリコン基板１０６の表
面１０７から斜面１０８まで貫通孔１０９が形成され、
裏面１１０となす内角が鈍角となるように形成された斜
面１０８が配線基板１１１の外形の一部をなしている。
本実施形態では、貫通孔１０９は配線基板１１１の個片
単位の境界部の近傍、例えば境界部から５０〜１５０
[μｍ]の位置に形成されている。貫通孔１０９の形状は
円形でも四角形でもよく、円形の場合は直径が１０〜２
０[μｍ]であり、四角形の場合はその一辺の長さが１０
〜２０[μｍ]で、四角形の角部は直角ではなく丸みを帯
びた形状となる。また、本実施形態では斜面１０８と裏
面１１０とのなす内角は１３５度であり、斜面１０８は
裏面から１０〜５０[μｍ]の位置まで形成されている。
本実施形態では、基板厚が１００[μｍ]、斜面１０８は
裏面１１０から２０[μｍ]の位置まで形成されている。
そして、シリコン基板１０６の表面１０７および裏面１
１０には、それぞれ第１の導電パターン１１２および第
２の導電パターン１１３が形成されている。また、貫通
孔の内壁および斜面には第３の導電パターン１１４が形
成され、第３の導電パターン１１４により第１の導電パ
ターン１１２と第２の導電パターン１１３とが電気的に
接続されている。このように、シリコン基板の裏面とな
す内角が鈍角となる斜面を形成することで、シリコン基
板の両面の電極を電気的に接続する導電パターンの距離
が短くなり、高速化に対応した配線パターンを確保でき
る。なお、第３の導電パターン１１４は貫通孔の内壁に
沿って形成されても、貫通孔に充填されてもよい。これ
らの各導電パターンの材料としては、銅（Ｃｕ）、金
（Ａｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、
ニッケル（Ｎｉ）、チタン（Ｔｉ）およびアルミニウム
（Ａｌ）などが用いられる。各導電パターンのそれぞれ
の厚みは、いずれも好ましくは５〜１５[μｍ]であり、
本実施形態では１０[μｍ]であり、各外部電極の材料、
厚みは各導電パターンと同一である。

【０１９３】この導電パターンの下地として、積層金属
膜が各導電パターンと第１の絶縁層１１５との間に形成
されてもよく、積層金属膜はバリア層の上面にシード層
が積層された２層構造であり、バリア層により各導電パ
ターンの構成元素の拡散の防止および配線基板の特性劣
化を防止することができ、シード層を設けることで電解
メッキ法による導電パターンのメッキが可能となる。バ
リア層はチタン（Ｔｉ）、チタンタングステン（Ｔｉ／
Ｗ）、クロム（Ｃｒ）およびニッケル（Ｎｉ）などが材
料として用いられ、厚みは０．０５〜０．３５[μｍ]で
あり、本実施形態では０．２[μｍ]である。また、シー
ド層は銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）およびニッ
ケル（Ｎｉ）などが材料として用いられ、厚みは０．２
〜０．８[μｍ]であり、本実施形態では０．５[μｍ]で
ある。

【０１９４】また、シリコン基板１０６と第１の導電パ
ターン１１２、第２の導電パターン１１３および第３の
導電パターン１１４との間には第１の絶縁層１１５が形
成され、シリコン基板１０６と各導電パターンとが電気
的に絶縁されている。さらに、第１の導電パターン１１
２の電極部１１６以外の表面および第２の導電パターン
１１３の電極部１１７以外の裏面は第２の絶縁層１１８
で被覆されているが、各電極部は各導電パターンの一部
であり、各導電パターンに対応する各電極部は同時に形
成されるものである。なお、各絶縁層は厚みが１〜３０
[μｍ]の二酸化ケイ素（ＳｉＯ2）、窒化ケイ素（Ｓｉ
Ｎ）、酸窒化膜（ＳｉＯＮ）、ポリイミド膜などが用い
られ、二酸化ケイ素（ＳｉＯ2）、窒化ケイ素（Ｓｉ
Ｎ）、酸窒化膜（ＳｉＯＮ）の場合は１[μｍ]、ポリイ
ミド膜の場合は７[μｍ]である。また、第２の絶縁層１
１８はソルダーレジストを主材料としてもよく、この場
合の厚みは、本実施形態では３０[μｍ]である。

【０１９５】本実施の形態では、各導電パターンは１層
形成されているが、２層以上の導電パターンが絶縁層と
交互に形成されてもよく、各導電パターンの層数は限定
されるものではない。

【０１９６】以上、シリコンを基材とするシリコン基板
に貫通孔が形成され、シリコン基板の両面に形成された
電極がシリコン基板の両面および貫通孔に形成された導
電パターンを介して電気的に接続された配線基板によ
り、配線基板に実装される半導体チップと同程度の高精
度なパターン形成ならびに平坦性を達成することができ
るので接合信頼性の向上を実現することが可能である。

【０１９７】次に、本実施形態の配線基板の製造方法に
ついて説明する。

【０１９８】なお、図２２と同一の構成要素には同一の
符号を付している。

【０１９９】図２３〜図３８は、本実施形態の配線基板
の製造方法の各工程の断面図または平面図である。

【０２００】まず、図２３に示すように、６００〜１０
００[μｍ]の厚みのウェハー状態のシリコン基板１０６
を用意する。なお、図に示した破線はシリコン基板を分
割後の配線基板単位に分割するためのダイシング時の切
削刃の幅方向の両端部が通過する位置を示しており、２
本の破線の中央部が配線基板の個片単位どうしの境界部
である。

【０２０１】図２４は、シリコン基板の表面から穴を加
工した状態を示す平面図であり、図２５（ａ）は図２４
のＶ−Ｖ'箇所の断面図である。

【０２０２】図２４および図２５（ａ）に示すように、
ＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）法
によって、シリコン基板１０６の表面１０７から厚み方
向に貫通させることなく、深さが２０〜１００[μｍ]の
穴１１９を形成するが、穴１１９の形成位置は、分割後
の配線基板の個片単位の周囲に形成され、本実施形態で
は分割後の配線基板の個片単位の境界線から５０[μｍ]
の位置に形成される。

【０２０３】本実施形態では、シリコン基板１０６の厚
みは１００[μｍ]、穴１１９の深さは７０[μｍ]であ
り、後工程において斜面１０８を形成することによって
穴１１９が貫通した貫通孔１０９の長さは５０[μｍ]程
度である。なお、穴１１９の形成方法はＲＩＥ法に限定
されるものではなく、光エッチング、ウエットエッチン
グ、超音波加工、放電加工などを用いることも可能であ
り、前記の種々の加工方法を組み合わせてもよい。

【０２０４】以上、シリコン基板に形成する穴の加工方
法であるＲＩＥ法は、反応性ガスプラズマを利用したド
ライエッチング法であり、半導体ウェハーの微細加工に
用いられる方法であり、その際、穴以外の部分がエッチ
ングされないように、穴以外の部分を被覆したマスクを
絶縁層上に形成し、エッチング後マスクを除去する。

【０２０５】次に図２５（ｂ）に示すように、穴１１９
の内壁およびシリコン基板の表面１０７上に第１の絶縁
層１２０を形成する。ここで、第１の絶縁層１２０は、
ＣＶＤ法、スパッタ法、光ＣＶＤ法、塗布などの方法に
より、二酸化ケイ素（ＳｉＯ2）、窒化ケイ素（Ｓｉ
Ｎ）、酸窒化膜（ＳｉＯＮ）、ポリイミドなどを材料と
した膜が形成されたものである。

【０２０６】次に図２６（ｃ）に示すように、第１の絶
縁層１２０上に第１の積層金属膜１２１を形成するが、
第１の積層金属膜１２１はバリア層上にシード層が積層
された２層構造となっている。ここで、バリア層および
シード層は、スパッタ法またはＣＶＤ法または電子ビー
ム蒸着法などにより形成される。バリア層はチタン（Ｔ
ｉ）、チタンタングステン（Ｔｉ／Ｗ）、クロム（Ｃ
ｒ）、ニッケル（Ｎｉ）のいずれかの材料が用いられ、
シード層は銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、ニッ
ケル（Ｎｉ）などが用いられる。

【０２０７】次に図２６（ｄ）に示すように、第１の積
層金属膜１２１を電極として、電解めっき法により、第
１の導電パターン１１２を穴１１９の内壁および第１の
積層金属膜１２１上に形成する。その際、所望の配線お
よび電極の形状にするため、第１の積層金属膜１２１上
にめっきレジスト１２２を形成しておき、電解めっき
後、めっきレジスト１２２を除去する。なお、第１の導
電パターン１１２は穴１１９に充填して形成してもよ
い。また、第１の導電パターン１１２の材料としては銅
（Ｃｕ）、金（Ａｕ）、タングステン（Ｗ）、モリブデ
ン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、アル
ミニウム（Ａｌ）などが用いられる。

【０２０８】次に図２７（ｅ）に示すように、第１の導
電パターン１１２をマスクとして、第１の導電パターン
１１２が形成された領域以外の部分の第１の積層金属膜
１２１をエッチングにより除去する。

【０２０９】次に図２７（ｆ）に示すように、第１の導
電パターン１１２の一部を第１の外部電極１２３として
開口して第２の絶縁層１２４を形成するが、その際、第
２の絶縁層１２４を第１の外部電極１２３を除く第１の
導電パターン１１２および第１の絶縁層１２０上に形成
した後、第１の外部電極１２３の部分が開口したマスク
を形成し、第１の外部電極１２３の開口部分の第２の絶
縁層１２４をエッチングした後、マスクを除去する。な
お、第２の絶縁層１２４はＣＶＤ法、スパッタ法、光Ｃ
ＶＤ法、塗布法などにより、二酸化ケイ素（ＳｉＯ
2）、窒化ケイ素（ＳｉＮ）、酸窒化膜（ＳｉＯＮ）、
ポリイミドなどの膜が形成されたものである。

【０２１０】次に図２８に示すように、シリコン基板１
０６の表面１０７を接着剤１２５により支持体１２６に
接着し、機械研削またはＣＭＰ（ＣｈｅｍｉｃａｌＭ
ｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）法によっ
て、シリコン基板１０６を裏面１１０から研削し、５０
〜２００[μｍ]の厚みまで加工する。なお本実施形態で
は、研削後のシリコン基板の厚みは１００[μｍ]であ
る。

【０２１１】次に図２９に示すように、シリコン基板１
０６の裏面１１０において、分割後の配線基板の個片単
位の境界部をはさむ２本の点線の中央部をベベルカット
により切断し、シリコン基板１０６の裏面１１０と鈍角
をなす斜面１０８を形成するとともに、第１の導電パタ
ーン１１４を斜面１０８に露出させる。したがって、図
２５（ａ）に示したように、シリコン基板１０６に形成
する穴１１９はシリコン基板１０６を貫通させる必要が
なく、穴１１９を加工するのに要する時間を短縮するこ
とができる。なお、図２５（ａ）に示した穴１１９の加
工深さは、ベベルカットにおける切削深さおよび切削刃
の先端形状によって決定される。

【０２１２】ここで、ベベルカットとは、刃の厚みが比
較的大きく、先端部が斜面により形成された切削刃を用
いることにより、シリコン基板にも裏面となす内角が鈍
角となる斜面を形成するような切削方法のことである。
なお、ベベルカットに用いる切削刃の厚みは、隣接する
貫通孔の距離よりも１００[μｍ]程度以上大きいことが
望ましい。本実施形態では、隣接する貫通孔の距離が１
００[μｍ]であり、ベベルカットに用いた切削刃の厚み
は２００[μｍ]である。なお、本実施形態ではベベルカ
ットによる加工方法を示したが、エッチングによって加
工してもよい。

【０２１３】次に図３０に示すように、第１の導電パタ
ーン１１４の斜面１０８に露出した部分を除く斜面１０
８および裏面１１０の全面に、第３の絶縁層１２７を形
成するが、その際、第３の絶縁層１２７を斜面１０８お
よび裏面１１０の全面に形成した後、第１の導電パター
ン１１４が露出した部分が開口したマスクを第３の絶縁
層１２７上に形成し、第１の導電パターン１１４の開口
部分の第３の絶縁層１２７をエッチングした後、マスク
を除去する。なお、第３の絶縁層１２７は、ＣＶＤ法、
スパッタ法、光ＣＶＤ法、塗布などにより、二酸化ケイ
素（ＳｉＯ2）、窒化ケイ素（ＳｉＮ）、酸窒化膜（Ｓ
ｉＯＮ）、ポリイミドなどの膜を形成したものである。

【０２１４】また、第３の絶縁層１２７は、第１の絶縁
層１２０よりもエッチング速度が大きい材料で形成する
ことが望ましい。つまり、第３の絶縁層１２７をエッチ
ングして開口する際に、マスクのズレが生じても第１の
絶縁層１２０をほとんどエッチングすることなく、第３
の絶縁層１２７を選択的にエッチングして開口すること
ができ、第１の絶縁層１２０を部分的に除去してしまう
ことはないからである。

【０２１５】次に図３１に示すように、斜面１０８およ
び裏面１１０の全面に第２の積層金属膜１２８を形成す
る。第２の積層金属膜１２８はバリア層上にシード層が
積層された２層構成である。バリア層とシード層は、ス
パッタ法、ＣＶＤ法または電子ビーム蒸着法などにより
形成される。バリア層にはチタン（Ｔｉ）、チタンタン
グステン（Ｔｉ／Ｗ）、クロム（Ｃｒ）、ニッケル（Ｎ
ｉ）などが用いられ、シード層には銅（Ｃｕ）、金（Ａ
ｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）などが用いられ
る。

【０２１６】次に図３２に示すように、第２の積層金属
膜１２８を電極とする電解めっき法により、所望の配線
および電極の形状の第２の導電パターン１２９を斜面１
０８および裏面１１０に対して形成することで、第２の
導電パターン１２９は第２の積層金属膜１２８を介して
斜面１０８から露出する第１の導電パターン１１４と電
気的に接続される。その際、所望の配線および電極の形
状を形成するために、第２の導電パターン１２９を形成
する必要のない部分の第２の積層金属膜１２８上には、
めっきレジスト１３０を形成しておき、電解めっき後、
めっきレジスト１３０を除去する。また、第２の導電パ
ターン１２９の材料としては、銅（Ｃｕ）、金（Ａ
ｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ニッ
ケル（Ｎｉ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）
などが用いられる。

【０２１７】次に図３３に示すように、第２の導電パタ
ーン１２９をマスクとして、エッチングにより、第２の
導電パターン１２９を形成した領域以外の第２の積層金
属膜１２８を除去する。

【０２１８】次に図３４に示すように、第２の外部電極
１３１の開口部分を除く裏面１１０の全体および斜面１
０８に、第４の絶縁層１３２を形成する。その際、第４
の絶縁層１３２を斜面１０８および裏面１１０の全面に
形成した後、第２の外部電極１３１の部分を開口したマ
スクを形成し、第２の外部電極１３１の開口部分の第４
の絶縁層１３２をエッチングした後、マスクを除去す
る。なお、第４の絶縁層１３２は、ＣＶＤ法、スパッタ
法、光ＣＶＤ法、塗布法などを用いて、二酸化ケイ素
（ＳｉＯ2）、窒化ケイ素（ＳｉＮ）、酸窒化膜（Ｓｉ
ＯＮ）、ポリイミドなどの膜を形成したものである。

【０２１９】次に図３５に示すように、配線基板の分割
単位の境界線であるスクライブライン１３３を中心とし
て、図３４に破線で示した切削刃の幅方向の両端部の内
側においてダイシングを行い、裏面１１０となす内角が
直角となる側面１３４を形成する。

【０２２０】このような一連の配線基板の製造工程を経
ることにより、配線基板の表面には第１の外部電極が第
２の絶縁層から露出した状態で形成され、また、裏面に
は第２の外部電極が第４の絶縁層から露出した状態で形
成されており、第１の外部電極および第２の外部電極は
互いに電気的に接続される。

【０２２１】なお、第１の外部電極および第２の外部電
極の形成位置は特に限定されるものではなく、搭載され
る半導体チップの電極およびマザーボードとの接合部の
電極に対応する位置に外部電極がそれぞれ形成されれば
よい。

【０２２２】図３６〜図３８は、図２３〜図３３に示し
た工程の後、斜面に樹脂を供給して硬化させる工程の断
面図である。図３６〜図３８に示す工程は、斜面の補強
を目的とするものである。

【０２２３】図３６に示すように、図３３または図３４
に示した工程の後、液状樹脂をその上面が裏面の高さに
なるまでベベルカットされた部分に塗布することによ
り、第２の外部電極１３１として開口する部分を除く裏
面１１０の全面および斜面１０８に絶縁樹脂層１３５を
形成する。

【０２２４】なお、液状樹脂はポリイミドなどの応力を
緩和できるものが好適である。

【０２２５】次に図３７に示すように、裏面側からスク
ライブライン１３３を中心としてダイシングを行い、裏
面に垂直な側面を形成する。

【０２２６】次に図３８に示すように、接着剤１２５と
支持体１２６を除去して、配線基板１０６を個片に分割
する。

【０２２７】なお、貫通孔または穴の形状は円形でも四
角形でもよく、円形の場合は直径が１０〜２０[μｍ]、
四角形の場合は一辺の長さが１０〜２０[μｍ]であり、
本実施形態においては２０[μｍ]である。ここで、穴の
形状が四角形の場合は、四角形の角部は直角ではなく、
丸みを帯びた形状となる。また、ＲＩＥ法の技術的革新
により、直径または一辺の長さが１０[μｍ]よりも小さ
い貫通孔または穴を加工することも可能である。

【０２２８】また、第１の絶縁層、第２の絶縁層、第３
の絶縁層および第４の絶縁層の厚みは１〜３０[μｍ]で
あり、本実施形態では、二酸化ケイ素（ＳｉＯ₂）、窒
化ケイ素（ＳｉＮ）および酸窒化膜（ＳｉＯＮ）の場合
は１[μｍ]、ポリイミドの場合は７[μｍ]である。ま
た、第２の絶縁層および第４の絶縁層はソルダーレジス
トを主材料としてもよく、この場合の厚みは、本実施形
態では３０[μｍ]である。

【０２２９】また、第１の導電パターン１２および第２
の導電パターン１３の厚みは好ましくは５〜１５[μｍ]
であり、本実施形態では１０[μｍ]である。

【０２３０】本実施形態では、斜面上に液状樹脂を塗布
した後、硬化した液状樹脂の部分をダイシングすること
により、切断時のチッピングなどの不具合を防止でき、
裏面に垂直で比較的厚みの大きい絶縁樹脂層で形成され
たシリコン基板の角部を形成するとともに、配線基板を
個片に分割することができるので、配線基板の側面を補
強し、斜面上の第２の導電パターンを保護することがで
きる。

【０２３１】以上、本実施形態では、各種絶縁層の形成
工程に加えて、シリコン基板の第１の面から貫通しない
途中までの穴を形成する工程と、裏面から斜面を形成す
るとともに穴を貫通させる工程と、穴および斜面を経由
して導電パターンを形成する工程とを設けることによ
り、シリコン基板の両面に形成された電極が互いに電気
的に接続された構造が実現できる。

【０２３２】さらに、シリコン基板に形成された穴内に
第１の導電パターンを形成した後、穴に達し、裏面とな
す内角が鈍角である斜面を形成することで、第１の導電
パターンが裏面に露出するため、穴を深く形成したり、
シリコン基板を薄く研磨する必要もないので、加工時間
の短縮化および、加工コストの低減を実現できる。ま
た、配線基板の厚みの自由度が大きくなるので、シリコ
ン基板の搬送が容易となる。また、ベベルカットにより
裏面となす内角が鈍角である斜面の形成することで、第
１の導電パターンが裏面に露出するので、最初に穴を貫
通させる加工方法と比較すると、製造工数および製造コ
ストを大幅に削減できる。

【０２３３】また、第１の導電パターンおよび第２の導
電パターンの下層にバリア層およびシード層からなる積
層金属膜を形成することで、バリア層による第１の導電
パターンおよび第２の導電パターンの構成元素が第１の
電極とシリコン基板とに拡散することの抑制ならびに半
導体チップの特性が劣化することを防止でき、シード層
に対する電解めっきによって第１の導電パターンおよび
第２の導電パターンを形成することができる。

【０２３４】以上、本実施形態の配線基板の製造方法に
より、シリコン基板に形成された貫通孔の内壁を経由し
て導電パターンが形成され、第１の面に形成された第１
の外部電極および裏面に形成された第２の外部電極とが
導電パターンにより電気的に接続され、また、裏面とな
す内角が鈍角である斜面に貫通孔が形成された配線基板
を製造することができる。

【０２３５】本実施形態の配線基板の製造方法により製
造された配線基板は、両面の電極が、シリコン基板の側
面を経由した導電パターンにより電気的に接続されてい
るため、シリコン基板の両面に半導体チップおよび配線
基板を接合することが可能となる。

【０２３６】また、配線基板に斜面を形成することによ
り配線長の短縮化を確保でき、斜面上に樹脂を供給する
ことで導電パターンに対する外部からの衝撃の防止を達
成することができる。

【０２３７】次に、本発明の第８の実施の形態について
説明する。

【０２３８】なお、第７の実施の形態と共通の内容につ
いては省略し、同一の構成要素には同一の符号を付して
いる。

【０２３９】図３９は、本実施形態の配線基板の断面図
である。

【０２４０】図３９に示すように、本実施形態の配線基
板はシリコンを基材とするシリコン基板１０６に穴１０
９、第１の絶縁層１１５、第２の絶縁層１１８、第１の
導電パターン１１２、第２の導電パターン１１３および
第３の導電パターン１１４がそれぞれ形成され、第１の
導電パターン１１２と第２の導電パターン１１３とは第
３の導電パターン１１４によって電気的に接続されてい
る。本実施形態の配線基板は第７の実施形態とは異な
り、シリコン基板１０６と第２の導電パターン１１３と
の間に低応力の樹脂層１３６を有している。低応力の樹
脂層の材料は、エポキシ系樹脂、フェノール系樹脂、ポ
リイミド樹脂、シリコン系樹脂、アクリル系樹脂および
ビスマルイミド系樹脂が適しており、本実施形態ではエ
ポキシ系樹脂が用いられている。本実施形態では、低応
力の樹脂層はシリコン基板と第２の導電パターンとの間
に設けたが、シリコン基板と第１の導電パターンとの間
に設けてもよい。また、低応力の樹脂層の厚みは５〜１
００[μｍ]が好適で、本実施形態では２０[μｍ] であ
るが、配線基板の厚みを薄くするために可能な限り薄い
ほうがよく、樹脂材料の種類によって異なる弾性率およ
び収縮率などの特性、基板のサイズ、実装時の温度、マ
ザーボードの材料および半田の材料などの部材の特性に
応じて、低応力の樹脂層の厚みは調整される。

【０２４１】このように、マザーボードとの間で発生す
る温度変化によって発生する応力を低応力の樹脂層によ
り緩和することができ、マザーボードへの実装信頼性を
高めることができる。

【０２４２】次に、本実施形態の配線基板の製造方法に
ついて説明する。

【０２４３】本実施形態では、第７の実施の形態におい
て図２８で示したシリコン基板の裏面１１０の機械研削
またはＣＭＰ法による研削工程の後、低応力の樹脂層を
シリコン基板の裏面に形成する工程を設けている。すな
わち、硬化前の液状の低応力性樹脂をシリコン基板の裏
面に塗布し、露光現像により必要箇所のみ低応力の樹脂
層を形成し加熱硬化させる。なお、硬化後に表面を平坦
にするためにＣＭＰ法により低応力樹脂の表面を加工す
る場合もある。

【０２４４】次に、本発明の半導体装置について説明す
る。

【０２４５】以下に説明する半導体装置の各実施形態
は、前記した配線基板の各実施形態から構成されてお
り、第９の実施の形態および第１０の実施の形態として
説明する。

【０２４６】本発明の第９の実施の形態について説明す
る。

【０２４７】本実施形態の半導体装置は第７の実施形態
の配線基板を用いたものであり、第７の実施形態と共通
する内容については省略し、また、同一の構成要素には
同一の符号を付している。

【０２４８】図４０は、本実施形態の半導体装置の断面
図である。

【０２４９】本実施形態の半導体装置は、第７の実施形
態に示した配線基板に対して半導体チップ１３７の単体
または複数個を搭載し、配線基板１１１をバンプ１３８
を用いてマザーボード１３９に実装したものである。配
線基板１１１は、シリコン基板１０６を基材として、そ
のシリコン基板１０６は裏面１１０となす内角が鈍角で
ある斜面１０８が形成され、シリコン基板１０６の表面
１０７から斜面１０８へ達する複数の貫通孔１０９とを
有しており、シリコン基板１０６の表面１０７および貫
通孔１０９内に形成された第１の導電パターン１１２
と、裏面１１０および斜面１０８に形成された第２の導
電パターン１１３が形成されている。第１の導電パター
ン１１２と第２の導電パターン１１３は、貫通孔１０９
と斜面１０８の接続部分で直接電気的に接続されてい
る。なお、第１の導電パターン１１２とシリコン基板１
０６の間と、第２の導電パターン１１３とシリコン基板
１０６の間には第１の絶縁層１１５が形成され電気的に
絶縁されている。さらに、第１の導電パターン１１２の
電極部１１６以外の表面および第２の導電パターン１１
３の電極部１１７以外の表面および斜面１０８は、第２
の絶縁層１１８で被覆されている。

【０２５０】以上、半導体チップは金属バンプを介して
シリコン配線基板の第１の導電パターンと電気的に接続
され、第２の導電パターンはバンプを介して、マザーボ
ードと電気的に接続されている。

【０２５１】本実施形態のシリコンを基材とした配線基
板を用いることにより、半導体チップと配線基板との熱
膨張特性が同程度になり、接合部の信頼性を確保できる
とともに、配線基板の平坦度および寸法精度が従来の樹
脂配線基板に比較して向上するので、半導体チップの配
線密度に対応した高密度実装が可能となる。また、配線
基板とマザーボードとの接合部に金属バンプを介するこ
とにより、接合部の応力を低減して接合信頼性を向上さ
せることが可能となる。

【０２５２】次に、本発明の第１０の実施の形態につい
て説明する。

【０２５３】本実施形態の半導体装置は第８の実施の形
態の配線基板を用いたものであり、第８の実施の形態と
共通する内容については省略し、また、同一の構成要素
には同一の符号を付している。

【０２５４】図４１は、本実施の形態の半導体装置の断
面図である。

【０２５５】図４１に示すように、本実施形態の半導体
装置の配線基板は、シリコン基板１０６と第２の導電パ
ターン１１３との間に低応力の樹脂層１３６が形成され
ている。なお、低応力の樹脂層１３６はシリコン基板１
０６と第１の導電パターン１１２との間に形成されても
よい。

【０２５６】本実施形態によれば、温度変化によって配
線基板とマザーボードとの間に生ずる応力を低応力の樹
脂層により緩和され、マザーボードに対する配線基板の
への実装信頼性を向上させることができる。また、シリ
コンを基材とした配線基板に半導体チップが搭載された
半導体装置により、半導体チップと配線基板との熱膨張
特性が同程度になり、接合部の信頼性を確保できるとと
もに、金属バンプを用いた配線基板とマザーボードとの
接合部の応力が低減されるので接合信頼性が向上し、シ
リコン基板を用いた配線基板の平坦度および寸法精度に
より接合安定性が向上し、小型化、高密度化かつ高速化
を実現できる。

【０２５７】なお、第９、第１０の実施形態では配線基
板に半導体チップを搭載したが、半導体チップ以外の電
子部品を搭載してもよい。

【０２５８】以上、本発明の半導体装置の各実施形態に
より、配線基板に半導体チップの材料と同一のシリコン
を用いることにより、半導体チップ実装時における加熱
時に半導体チップと配線基板との接合部で発生する熱応
力が低減されるので、接合信頼性が向上し、配線基板に
形成される配線パターンは、半導体チップに形成される
配線パターンと同程度の平坦度、寸法精度であるので、
配線基板に対する半導体チップの高密度な実装が実現で
きる。また、マザーボードに対して金属バンプを介して
配線基板を実装することで、金属バンプによる応力低減
を図ることができ、接合信頼性が向上する。

【０２５９】また、配線基板の裏面となす内角が鈍角で
ある斜面が配線基板の外形の一部として形成されること
で配線を短くすることができ、斜面に樹脂を形成するこ
とで導電パターンが保護される半導体チップが搭載され
た半導体装置の実現が可能となる。

【０２６０】また、シリコン基板表面または裏面に低応
力の樹脂層が形成されることで、配線基板とマザーボー
ドとの間で発生する応力を緩和することができ、接合信
頼性が向上する。

【０２６１】以上のように、本発明の配線基板およびそ
の製造方法により、シリコン基板の両面の電極が、貫通
孔内に形成された導電パターンを介して電気的に接続さ
れる。したがって、この配線基板を用いた半導体装置
は、金属バンプを介した各接合部の応力を低減して信頼
性を高め、シリコンを用いた配線基板の平坦度および寸
法精度により、接合の安定性および配線密度が向上し、
小型化、高密度化かつ高速化が実現できる。

【０２６２】また、配線基板の裏面となす内角が鈍角で
ある斜面が配線基板の外形の一部として形成されること
で配線を短くすることができ、斜面に樹脂を形成するこ
とで導電パターンが保護される半導体チップが搭載され
た半導体装置の実現が可能となり、さらに、上記したよ
うにシリコン基板の裏面に低応力の樹脂層が形成される
ことで、配線基板とマザーボードとの間で発生する応力
を緩和することができ、接合信頼性が向上する。

【０２６３】本発明の第１１の実施の形態について図４
２により説明する。図４２は、本発明の第１１の実施の
形態に係るマルチチップ半導体装置の断面図である。こ
のマルチチップ半導体装置は、３つの半導体チップ
１₁、１₂、１₃が積層された構成となっている。各半
導体チップ１₁、１₂、１₃は、集積形成された素子
（図示せず）およびその上に形成された多層導電パター
ン（図示せず）を表面に有する半導体基板２０２からな
り、その半導体基板２０２は表面と鋭角をなして形成さ
れた側面である斜面２０３と、表面の周辺に形成された
複数の凹部２０４とを有しており、表面に形成された第
１の電極２０５と、裏面に形成された第２の電極２０６
と、凹部２０４内及び斜面２０３上を通り表面及び裏面
に延ばされて形成された、第１の電極２０５と第２の電
極２０６とを接続するための導電パターン２０７とから
構成されている。第１の電極２０５と半導体基板２０２
の間と、第２の電極２０６と半導体基板２０２の間と、
導電パターン２０７と半導体基板２０２の間には絶縁層
２０８が形成されている。また、各半導体チップ１₁、
１ ₂、１₃の半導体基板２０２上の多層配線（図示せ
ず）にはそれぞれ、表面電極２０９が設けられており、
表面電極２０９は導電パターン２０７と電気的に接続さ
れている。また、各半導体チップ１₁、１₂、１₃は、
第１の電極２０５と第２の電極２０６の開口部以外の全
面を絶縁層２１０で被覆されている。半導体チップ１₁
の第１の電極２０５は例えば金属バンプなどの接続部材
２１１を介して、半導体チップ１₂の第２の電極２０６
に電気的に接続されている。これにより半導体チップ１
₁は半導体チップ１₂と電気的に接続されたことにな
る。同様に半導体チップ１₂の第１の電極２０５は接続
部材２１１を介して、半導体チップ１₃の第２の電極２
０６に電気的に接続され、半導体チップ１₂は半導体チ
ップ１₃と電気的に接続されている。このようにして、
半導体チップ１₁、１₂、１ ₃間は電気的に接続される
ことになる。

【０２６４】本実施の形態によれば、半導体チップ
１₁、１₂、１₃を積層するため、複数の半導体チップ
を平面的に配置する従来のマルチチップ半導体装置と異
なり、半導体チップの数が増えるほど装置の面積が増大
するといった問題はない。

【０２６５】また、半導体チップ１₁〜１₃の表面及び
裏面に配置した電極２０５、２０６を介して接続するた
め、半導体チップ１₁〜１₃を積層し金属ワイヤーで接
続する従来のマルチチップ半導体装置と異なり、上層に
なるほどの半導体チップの面積を小さく、下層の表面電
極が露出するようにしなければならないといった制約は
なく、同サイズの半導体チップの積み重ねはもちろんの
こと異種サイズの半導体チップを所望の順番に積層する
ことも可能であり、また、各半導体チップ間の配線長が
長くなるといった問題はない。

【０２６６】さらに、半導体チップの表面及び裏面に配
置した電極を介して接続するため、互いの表面同士を向
かい合わせ接続するＣＯＣ構造の従来のマルチチップ半
導体装置と異なり、半導体チップの積層数が２枚に限定
されるということはない。そして、半導体チップのみを
積層するため、配線基板を用いて積層する従来のマルチ
チップ半導体装置と異なり、積み重ねた高さを低くする
ことができ、積層する半導体チップのサイズそのものを
装置の実装面積とすることができる。

【０２６７】したがって、本実施の形態によれば、実装
面積が小さく、積層する半導体チップサイズおよび順番
に制約がなく、各半導体チップ間の配線長が短く、積層
高さが低く、半導体チップの積層数が２枚以上可能であ
る、小型、高密度かつ高速に対応したマルチチップ半導
体装置を実現できる。

【０２６８】なお、本実施の形態では半導体チップの積
層枚数が３枚の場合について説明したが、本実施の形態
の構造であれば、半導体チップ積層枚数が４枚以上の場
合でも同様に接続できる。

【０２６９】図４３は、本発明の第１２の実施の形態に
係るマルチチップ半導体装置の断面図である。なお、図
４２のマルチチップ半導体装置と対応する部分には図４
２と同一の符号を付してあり、詳細な説明は省略する。

【０２７０】本実施の形態は、各電極２０５、２０６の
接続に接続部材２１１を使用しない例である。半導体チ
ップ１₁の第１の電極２０５は半導体チップ１₂の第２
の電極２０６に直接接合されている。これにより半導体
チップ１₁は半導体チップ１ ₂と電気的に接続されたこ
とになる。半導体チップ１₂の第１の電極２０５は半導
体チップ２１3の第２の電極２０６に直接接合され、電
気的に接続されている。このようにして、半導体チップ
１₁、１₂、１₃間は電気的に接続されることになる。

【０２７１】本実施の形態によれば、接続部材を使用せ
ずに電極同士を直接接続することにより、さらに積み重
ねた高さを低くすることができるとともに、配線長を短
くすることができる。したがって、第１の実施形態と同
様の効果が得られるとともに、さらに各半導体チップ間
の配線長が短く、積層高さが低い、より小型かつより高
速に対応したマルチチップ半導体装置を実現できる。

【０２７２】図４４から図４６は、本発明の第１３の実
施の形態に係るマルチチップ半導体装置の半導体チップ
の製造方法を示す工程断面図である。

【０２７３】まず、図４４（ａ）に示すようにウェハ状
態の半導体基板２１２を用意する。この半導体基板２１
２は表面に素子（図示せず）および多層導電パターン
（図示せず）を形成した後のもので多層導電パターンに
は表面電極２１３が設けられており、その表面の所望の
領域にはＳｉＮによる絶縁層２１４とポリイミドによる
樹脂層２１５が形成されている。なお、絶縁層２１４と
樹脂層２１５は他の材料で形成されている場合や形成さ
れていない場合もある。

【０２７４】次に図４４（ｂ）に示すように、ＲＩＥ法
にて半導体基板１２の表面にスクライブライン２１６を
またぐように凹部２１７を形成する。その際、ほかの部
分がエッチングされないようにマスクを形成し、エッチ
ング後マスクを除去する。この凹部２１７の深さは２０
〜１００μｍである。この時の部分平面図を図４７に示
す。図４４（ｂ）および図４７（ｂ）は図４７（ａ）の
Ｖ−Ｖ′線における断面図である。なお、凹部２１７の
形成方法はＲＩＥ法に限定されるものではなく、光エッ
チング、ウエットエッチング、超音波加工、放電加工な
どを用いることもできる。さらに、上記加工方法を組み
合わせてもよい。

【０２７５】次に図４４（ｃ）に示すように、表面電極
２１３の開口部を除く、凹部２１７の内壁を含む表面全
面に第１の絶縁層２１８を形成する。その際、第１の絶
縁層２１８を表面全面に形成した後、マスクを形成し、
表面電極２１３の開口部分の第１の絶縁層２１８をエッ
チングした後、マスクを除去する。なお、第１の絶縁層
２１８はＳｉＯ₂、ＳｉＮ、ＳｉＯＮ、ポリイミド膜な
どの層を、ＣＶＤ法、スパッタ法、光ＣＶＤ法、塗布な
どにより形成する。

【０２７６】次に図４４（ｄ）に示すように、表面全面
にバリア層２１９と、シード層２２０を順次積層した積
層金属膜を形成する。バリア層２１９とシード層２２０
の形成方法は、スパッタ法またはＣＶＤ法または電子ビ
ーム蒸着法等を用いる。バリア層はＴｉ、Ｔｉ／Ｗ、Ｃ
ｒまたはＮｉ、シード層はＣｕ、Ａｕ、ＡｇまたはＮｉ
等を用いる。

【０２７７】次に図４４（ｅ）に示すように、シード層
２２０を電極とする電解めっきにより、凹部２１７を埋
め込みかつ所望の配線及び電極の形状に第１の導電パタ
ーン２２１を形成する。その際、所望の配線及び電極の
形状にするため、シード層２２０上にめっきレジスト２
２２を形成しておき、電解めっき後、めっきレジスト２
２２を除去する。第１の導電パターンとしてはＣｕ、Ａ
ｕ、Ｗ、Ｍｏ、Ｎｉ、Ｔｉ、Ａｌ等を用いる。

【０２７８】次に図４４（ｆ）に示すように、第１の導
電パターン２２１をマスクとするエッチングにより、第
１の導電パターン２２１を形成した領域以外のシード層
２２０を除去し、同じく第１の導電パターン２２１をマ
スクとするエッチングにより、第１の導電パターン２２
１を形成した領域以外のバリア層２１９を除去する。

【０２７９】次に図４４（ｇ）に示すように、第１の電
極２２３の開口部分を除く表面全体に、第２の絶縁層２
２４を形成する。その際、第２の絶縁層２２４を表面全
面に形成した後、マスクを形成し、第１の電極２２３の
開口部分の第２の絶縁層２２４をエッチングした後、マ
スクを除去する。なお、第２の絶縁層２２４はＳｉＯ
2、ＳｉＮ、ＳｉＯＮ、ポリイミド膜などの層を、ＣＶ
Ｄ法、スパッタ法、光ＣＶＤ法、塗布などにより形成す
る。

【０２８０】この結果、ウェハ表面には、表面電極２１
３と電気的に接続された第１の電極２２３のみが、第２
の絶縁層２２４から露出した状態で形成されている。

【０２８１】次に図４５（ａ）に示すように、ウェハ表
面を接着剤２２５により支持体２２６に接着し、半導体
基板２１２を裏面から研磨し、所望の厚みまで薄くす
る。研磨方法は、機械研磨またはＣＭＰでもよい。半導
体基板の厚みは５０〜２００μｍである。

【０２８２】次に図４５（ｂ）に示すように、半導体基
板２１２の裏面から、ベベルカットにより、表面と鋭角
をなす斜面２２７を形成することと、第１の導電パター
ン２２１を裏面からみえるように斜面２２７に露出する
ことと、半導体チップ２２８に分割することとを同時に
行う。

【０２８３】なお、加工方法はエッチングでもよい。

【０２８４】次に図４５（ｃ）に示すように、第１の導
電パターン２２１の斜面２２７に露出した部分を除く斜
面２２７及び裏面全体に、第３の絶縁層２２９を形成す
る。その際、第３の絶縁層２２９を斜面２２７及び裏面
全面に形成した後、マスクを形成し、第１の導電パター
ン２２１の開口部分の第３の絶縁層２２９をエッチング
した後、マスクを除去する。なお、第３の絶縁層２２９
はＳｉＯ₂、ＳｉＮ、ＳｉＯＮ、ポリイミド膜などの層
を、ＣＶＤ法、スパッタ法、光ＣＶＤ法、塗布などによ
り形成する。

【０２８５】第３の絶縁層２２９は、第１の絶縁層２１
８及び第２の絶縁層２２４よりエッチング速度の速い材
料で形成するのが望ましい。

【０２８６】これにより、第３の絶縁層２２９をエッチ
ングして開口する際に、マスクのズレが生じても第１の
絶縁層２１８及び第２の絶縁層２２４をほとんどエッチ
ングすることなく、第３の絶縁膜２２９を選択的にエッ
チングして開口することができ、第１の導電パターン２
２１を覆う第１の絶縁層２１８及び第２の絶縁層２２４
を部分的に除去してしまうことはない。

【０２８７】次に図４５（ｄ）に示すように、斜面２２
７及び裏面の全面にバリア層２３０と、シード層２３１
を順次積層した積層金属膜を形成する。バリア層２３０
とシード層２３１の形成方法は、スパッタ法、ＣＶＤ法
または電子ビーム蒸着法等を用いる。バリア層２３０は
Ｔｉ、Ｔｉ／Ｗ、ＣｒまたはＮｉ、シード層２３１はＣ
ｕ、Ａｕ、ＡｇまたはＮｉ等を用いる。

【０２８８】次に図４６（ａ）に示すように、シード層
２３１を電極とする電解めっきにより、斜面２２７及び
裏面へ、斜面２２７から露出する第１の導電パターン２
２１に接続するよう、所望の配線及び電極の形状の第２
の導電パターン２３２を形成する。その際、所望の配線
及び電極の形状にするため、シード層２３１上にめっき
レジスト２３３を形成しておき、電解めっき後、めっき
レジスト２３３を除去する。第２の導電パターン２３２
としてはＣｕ、Ａｕ、Ｗ、Ｍｏ、Ｎｉ、Ｔｉ、Ａｌ等を
用いる。

【０２８９】次に図４６（ｂ）に示すように、第２の導
電パターン２３２をマスクとするエッチングにより、第
２の導電パターン２３２を形成した領域以外のシード層
２３１を除去し、同じく第２の導電パターン２３２をマ
スクとするエッチングにより、第２の導電パターン２３
２を形成した領域以外のバリア層２３０を除去する。

【０２９０】次に図４６（ｃ）に示すように、第２の電
極２３４の開口部分及びスクライブライン２１６を除
く、斜面２２７及び裏面全体に、第４の絶縁層２３５を
形成する。その際、第４の絶縁層２３５を斜面２２７及
び裏面全面に形成した後、マスクを形成し、第２の電極
２３４の開口部分の第４の絶縁層２３５とスクライブラ
イン２１６上の第４の絶縁層２３５及び第３の絶縁層２
２９をエッチングした後、マスクを除去する。なお、第
４の絶縁層２３５はＳｉＯ₂、ＳｉＮ、ＳｉＯＮ、ポリ
イミド膜などの層を、ＣＶＤ法、スパッタ法、光ＣＶＤ
法、塗布などにより形成する。

【０２９１】次に図４６（ｄ）に示すように、接着剤２
２５と支持体２２６を除去して、半導体チップ２２８を
個片に分割する。

【０２９２】この結果、半導体チップ２２８の表面には
第１の電極２２３のみが第２の絶縁層２２４から露出し
た状態で形成され、裏面には第２の電極２３４のみが第
４の絶縁層２３５から露出した状態で形成されており、
表面電極２１３と第１の電極２２３と第２の電極２３４
とが電気的に接続された構造が完成する。

【０２９３】以上述べたように、本実施の形態では、半
導体基板２１２の表面にスクライブライン２１６をまた
ぐように凹部２１７を形成する工程と、そのスクライブ
ライン２１６を裏面からベベルカットする工程とを備え
ることにより、お互いに電気的に接続されかつ表面電極
２１３とも電気的に接続された第１の電極２２３と第２
の電極２３４を半導体基板２１２のチップの表面と裏面
のそれぞれに有する構造を形成できる。

【０２９４】したがって、本実施の形態によれば、凹部
２１７を形成した半導体基板２１２の表面側に第１の導
電パターン２２１を形成した後、表面と鋭角をなす斜面
２２７を形成した裏面側に第２の導電パターン２３２を
形成するだけで表面から裏面へ導通する配線とすること
ができ、容易に表裏導通電極を形成することができる。

【０２９５】また、本実施の形態によれば、ウェハ状態
で形成された凹部２１７内に第１の導電パターン２２１
を形成した後に凹部２１７の中心部分で表面を鋭角にカ
ットすることで、第１の導電パターン２２１の配線のた
めの一部が裏面から見えるようにできるため、凹部２１
７を極端に深く形成する必要はなく、また半導体基板２
１２を極端に薄く研磨する必要もないので、半導体チッ
プ２２８の厚み設定の自由度が大きく、製造工数を低減
でき、マルチチップ半導体装置用チップのコストを低減
できる。

【０２９６】さらに、本実施の形態によれば、第１の電
極２２３を形成する工程と第１の導電パターン２２１を
形成する工程を同時に行うことができ、また第２の電極
２３４を形成する工程と前記第２の導電パターン２３２
を形成する工程も同時に行うことができるので、製造工
数をさらに低減できる。

【０２９７】また、さらに本実施の形態によれば、ベベ
ルカットにより表面と鋭角をなす斜面２２７を形成する
ことと、半導体チップ２２８を個片に分割することと、
第１の導電パターンを裏面から見えるようにすることと
を同時に行うことができ、他の手段で形成する場合より
製造工数及び製造コストを大幅に削減できる。

【０２９８】そして、第１の導電パターン２２１および
第２の導電パターン２３２の下には必ずバリア層（２１
９、２３０）とシード層（２２０、２３１）が形成され
ているので、バリア層（２１９、２３０）により第１の
導電パターン２２１及び第２の導電パターン２３２の構
成元素が表面電極２１３と半導体基板２１２に拡散する
ことによる半導体チップの特性劣化を防止することがで
き、またシード層（２２０、２３１）により電解めっき
にて第１の導電パターン２２１及び第２の導電パターン
２３２を形成することができる。

【０２９９】図４９は図４５（ｂ）の工程にて、ベベル
カットのラインがずれた場合を示す断面図であり、図４
５と同一符号を付してある。図４９にてＡ−Ａ′は本来
カットするべきラインを示し、Ｂ−Ｂ′はずれた場合を
示してある。このようにずれた場合でも常に凹部２１７
の底面がカットされるように、凹部の幅を十分広くする
ことにより、それぞれのラインでカットされ形成される
斜面において、露出する第１の導電パターン２２１の中
心から斜面と裏面の接点までの距離Ｃ及びＤが等しく、
露出する第１の導電パターン２２１の形状及び位置を安
定させることができる。

【０３００】図５０は図４４（ｂ）の工程における別の
方法を示す図であり、図４４と共通する部分には同一符
号を付してある。図４４（ｂ）の工程における凹部２１
７に代わり半導体基板２１２表面にスクライブライン２
１６をまたぐようにダイシングにより溝２３７を形成す
る。この溝２３７の深さは２０〜１００μｍである。ダ
イシングにて一括に形成することにより、エッチングで
形成する場合と比較して工程数を少なく短時間に形成す
ることができる。

【０３０１】図４８は、本発明の第１４の実施の形態に
係るマルチチップ半導体装置の半導体チップの製造方法
を示す工程断面図である。なお、図４４、４５、４６の
マルチチップ半導体装置用チップと対応する部分には図
４４、４５、４６と同一符号を付してあり、詳細説明は
省略する。本実施の形態では、第１３の実施の形態の図
４６（ｂ）の工程の後、図４８（ａ）に示すように、斜
面２２７及び第２の電極２３４の開口部分を除く裏面全
面に、平坦になるように液状樹脂を塗布し硬化して絶縁
樹脂層２３６を形成する。なお本実施の形態は図４６
（ｂ）工程の後としたが、図４６（ｃ）の後でもよい。
液状樹脂としてはポリイミド等の応力を緩和できるもの
がよい。

【０３０２】次に図４８（ｂ）に示すように、裏面より
ダイシングを行い、表面に垂直な側面を形成する。

【０３０３】次に図４８（ｃ）に示すように、接着剤２
２５と支持体２２６を除去して、半導体チップ２２８を
個片に分割する。

【０３０４】以上述べたように、本実施の形態では、斜
面２２７で形成された側面を液状樹脂で埋め込むことが
でき、硬化した液状樹脂の部分をダイシングすることに
より表面に垂直な厚い絶縁樹脂層２３６で形成された側
面を得ると同時に、個片にすることができる。

【０３０５】したがって、マルチチップ半導体装置用チ
ップの側面を補強するとともに、斜面２２７上の第２の
導電パターン２３２の保護を高めることができる。

【０３０６】図５１は、本発明の第１５の実施の形態に
係るマルチチップ半導体装置の断面図である。なお、図
４２のマルチチップ半導体装置と対応する部分には図４
２と同一の符号を付してあり、詳細は省略する。

【０３０７】本実施の形態の特徴は半導体チップ１₂に
形成された表裏導通電極の少なくとも１つが表面電極と
接続されていないことである。

【０３０８】このマルチチップ半導体装置は、３つの半
導体チップ１₁、１₂、１₃が積層された構成となって
いる。半導体チップ１₁と１₃は、表面に形成された第
１の電極２０５と、裏面に形成された第２の電極２０６
と、表面電極２０９とが導電パターン２０７により電気
的に接続されており、半導体チップ１₂は、少なくとも
１つの表面電極２０９へ電気的に接続されない導電パタ
ーン２３８を有し、その導電パターン２３８は表面に形
成された第１の電極２３９と、裏面に形成された第２の
電極２４０とを電気的に接続している。

【０３０９】これにより、半導体チップ１₂の第２の電
極２４０に電気的に接続した半導体チップ１₁の第１の
電極２０５と、半導体チップ１₂の第１の電極２３９に
電気的に接続された半導体チップ１₃の第２の電極２０
６は、電気的に接続されるが、半導体チップ１₂の集積
回路には接続されないことになる。

【０３１０】したがって、本実施の形態によれば、半導
体チップ１₂の集積回路に電気的に接続する必要がなく
かつお互いを電気的に接続したい電極（２０５、２０
６）が半導体チップ１₁と１₃にある場合、それらの電
極（２０５、２０６）を半導体チップ１₂に形成された
集積回路に電気的に接続されていない表裏導通電極（２
３９、２４０）に接続することにより、半導体チップ１
₂をパスすることができることになる。

【０３１１】この発明の第１６の実施の形態を図５２に
基づいて説明する。図５２はこの発明の第１６の実施の
形態のシリコン配線基板を用いたマルチチップ半導体装
置の断面図である。

【０３１２】図５２に示すように、このマルチチップ半
導体装置は、シリコン配線基板３０１の表面に複数の半
導体チップ３０８等の電子部品を単体または積層して搭
載し、半田ボール３０６を用いてマザーボード３０７に
実装した構成となっている。シリコン配線基板３０１は
シリコンからなるシリコン基板３０５を有し、表面に形
成された第１の導電パターン３０２と、裏面に形成され
た第２の導電パターン３０３と、側面に形成された第３
の導電パターン３０４とから構成されている。第１の導
電パターン３０２と第２の導電パターン３０３は第３の
導電パターン３０４を介して電気的に接続されている。
第１の導電パターン３０２は電子部品３０８を実装し配
線するためのもので少なくとも一層からなり、第２の導
電パターン３０３はマザーボード７に実装するための電
極を有するもので少なくとも一層からなる。

【０３１３】また、第１の導電パターン３０２とシリコ
ン基板３０５の間と、第２の導電パターン３０３とシリ
コン基板３０５の間と、第３の導電パターン３０４とシ
リコン基板３０５の間には絶縁層３１０が形成され電気
的に絶縁されている。シリコン配線基板３０１は、第１
の導電パターン３０２の電極部と第２の導電パターン３
０３の電極部以外の全面を絶縁層３１１で被覆されてい
る。半導体チップ３０８は金属バンプ３０９を介して、
シリコン配線基板３０１の第１の導電パターン３０２と
電気的に接続されている。シリコン配線基板３０１の第
２の導電パターン３０３は半田ボール３０６を介して、
マザーボード７と電気的に接続されている。このように
して、複数の半導体チップ３０８はそれぞれ、シリコン
配線基板３０１を介してそれぞれの半導体チップ３０８
と電気的に接続されるとともに、マザーボード３０７と
も電気的に接続されることになる。

【０３１４】上記マルチチップ半導体装置用配線基板に
ついては、シリコンウェハの表面に第１の導電パターン
３０２を形成する工程と、シリコンウェハの裏面に第２
の導電パターン３０３を形成する工程と、シリコンウェ
ハから個片のシリコン基板３０５へ分割して側面を形成
する工程と、第１の導電パターン３０２と第２の導電パ
ターン３０３とを電気的に接続する第３の導電パターン
３０４を側面に形成する工程とを行なう。

【０３１５】また、第１の導電パターンを形成する工程
の後、シリコンウェハから個片のシリコン基板へ分割し
て側面を形成する工程を行い、その後、第２の導電パタ
ーンを形成する工程と第３の導電パターンを形成する工
程とを同時に行ってもよい。

【０３１６】この実施の形態によれば、シリコンを基材
とした配線基板を得ることができ、これを用いたマルチ
チップ半導体装置は、金属バンプの接合部の応力を低減
して信頼性を高め、配線基板の平坦度および寸法精度に
より接合の安定性を高め、樹脂配線基板が成し得ないレ
ベルでの配線密度の向上を可能にし、小型、高密度かつ
高速化を実現できる。

【０３１７】この発明の第１７の実施の形態を図５３に
基づいて説明する。図５３はこの発明の第１７の実施の
形態のシリコン配線基板を用いたマルチチップ半導体装
置の断面図である。

【０３１８】図５３に示すように、このマルチチップ半
導体装置は、シリコン配線基板３１２の表面に複数の半
導体チップ３０８等の電子部品を単体または積層して搭
載し、半田ボール３０６を用いてマザーボード３０７に
実装した構成となっている。シリコン配線基板３１２
は、シリコン基板３０５からなり、そのシリコン基板３
０５は表面と鋭角をなして形成された４つの側面である
斜面３１４と、表面の周辺に形成された複数の凹部３１
３とを有しており、表面及び凹部３１３に形成された第
１の導電パターン３０２と、裏面及び斜面３１４に形成
された第２の導電パターン３０３とから構成されてい
る。第１の導電パターン３０２と第２の導電パターン３
０３は、凹部３１３と斜面３１４の合わせ目で直接電気
的に接続されている。第１の導電パターン３０２は電子
部品３０８を実装し配線するためのもので少なくとも一
層からなり、第２の導電パターン３０３はマザーボード
３０７に実装するための電極を有するもので少なくとも
一層からなる。シリコン基板３１２を表裏逆に使用する
場合は、第１の導電パターン３０２はマザーボード３１
７に実装するための電極を有するもので少なくとも一層
からなり、第２の導電パターン３０３は電子部品を実装
し配線するためのもので少なくとも一層からなる。

【０３１９】また、第１の導電パターン２とシリコン基
板３０５の間と、第２の導電パターン３０３とシリコン
基板３０５の間には絶縁層３１０が形成され電気的に絶
縁されている。シリコン配線基板３１２は、第１の導電
パターン３０２の電極部と第２の導電パターン３０３の
電極部以外の全面を絶縁層３１１で被覆されている。半
導体チップ３０８は金属バンプ３０９を介して、シリコ
ン配線基板３１２の第１の導電パターン３０２と電気的
に接続されている。シリコン配線基板３１２の第２の導
電パターン３０３は半田ボール３０６を介して、マザー
ボード３０７と電気的に接続されている。このようにし
て、複数の半導体チップ３０８はそれぞれ、シリコン配
線基板３０１を介してそれぞれの半導体チップ３０８と
電気的に接続されるとともに、マザーボード３０７とも
電気的に接続されることになる。

【０３２０】この実施の形態によれば、シリコンを基材
とした配線基板を容易に得ることができ、これを用いた
マルチチップ半導体装置は、金属バンプの接合部の応力
を低減して信頼性を高め、配線基板の平坦度および寸法
精度により接合の安定性を高め、樹脂配線基板が成し得
ないレベルでの配線密度の向上を可能にし、小型、高密
度かつ高速化を実現できる。

【０３２１】この発明の第１８の実施の形態を図５４に
基づいて説明する。図５４はこの発明の第３の実施の形
態のシリコン配線基板を用いたマルチチップ半導体装置
の断面図である。図５４に示すように、このマルチチッ
プ半導体装置のシリコン配線基板３１５は、第２の導電
パターン３０３とシリコン基板３０５との間に低応力の
樹脂層３１６を有している。なお、図５２のマルチチッ
プ半導体装置と対応する部分には図５２と同一の符号を
付してあり、詳細な説明は省略する。

【０３２２】この実施の形態によれば、マザーボードと
の間で発生する温度変化による応力を樹脂層で緩和する
ことができ、マザーボードへの実装信頼性を高めること
ができる。また、この実施の形態の樹脂層３１６を図５
３のマルチチップ半導体装置に適用してもよい。本実施
の形態では第２の導電パターン３０３をマザーボード３
０７と接続する場合を示しているが、表裏逆に使用する
場合、つまり第１の導電パターン３０２をマザーボード
３０７と接続する場合は第１の導電パターン３０２とシ
リコン基板３０５との間に低応力の樹脂層３１６を形成
するものである。また、更に応力を緩和するために第１
の導電パターン３０２とシリコン基板３０５との間と、
第２の導電パターン３０３とシリコン基板３０５との間
の両方に低応力の樹脂層３１６を形成してもよい。

【０３２３】この発明の第１９の実施の形態を図５５〜
５８に基づいて説明する。図５５〜５７はこの発明の第
１９の実施の形態のマルチチップ半導体装置用配線基板
の製造方法を示す工程断面図、図５８はこの発明の第１
９の実施の形態のマルチチップ半導体装置用チップの凹
部形成方法を示す平面図である。

【０３２４】図５７（ｄ）に示すように、このシリコン
配線基板３３０は、第２の実施の形態と同様に、表面と
鋭角をなして側面（斜面３２９）が形成され表面の周囲
に凹部３１９が形成されたシリコンからなるシリコン基
板３１７を有し、このシリコン基板３１７の表面及び凹
部３１９内に形成され電極を有する少なくとも一層から
なる第１の導電パターン３２３と、シリコン基板３１７
の裏面及び側面に形成され、第１の導電パターン３２３
に接続し、電極を有する少なくとも一層からなる第２の
導電パターン３３４とを備えている。

【０３２５】次に上記構成のマルチチップ半導体装置用
配線基板の製造方法について説明する。まず、図５５
（ａ）に示すようにウェハ状態のシリコン基板３１７を
用意する。

【０３２６】次に図５５（ｂ）に示すように、ＲＩＥ法
にてシリコン基板３１７表面にスクライブライン３１８
をまたぐように凹部３１９を形成する。その際、ほかの
部分がエッチングされないようにマスクを形成し、エッ
チング後マスクを除去する。この凹部３１９の深さは２
０〜１００μｍである。この時の部分平面図を図５８に
示す。図５５（ｂ）は図５８のＶ−Ｖ′線における断面
図である。なお、凹部３１９の形成方法はＲＩＥ法に限
定されるものではなく、光エッチング、ウエットエッチ
ング、超音波加工、放電加工などを用いることもでき
る。さらに、上記加工方法を組み合わせてもよい。

【０３２７】次に図５５（ｃ）に示すように、凹部３１
９の内壁を含む表面全面に第１の絶縁層３２０を形成す
る。なお、第１の絶縁層３２０はＳｉＯ₂、ＳｉＮ、Ｓ
ｉＯＮ、ポリイミド膜などの層を、ＣＶＤ法、スパッタ
法、光ＣＶＤ法、塗布などにより形成する。

【０３２８】次に図５５（ｄ）に示すように、表面全面
にバリア層３２１と、シード層３２２を順次積層した積
層金属膜を形成する。バリア層３２１とシード層３２２
の形成方法は、スパッタ法またはＣＶＤ法または電子ビ
ーム蒸着法等を用いる。バリア層３２１はＴｉ、Ｔｉ／
Ｗ、ＣｒまたはＮｉ、シード層３２２はＣｕ、Ａｕ、Ａ
ｇまたはＮｉ等を用いる。

【０３２９】次に図５５（ｅ）に示すように、シード層
３２２を電極とする電解めっきにより、凹部３１９を埋
め込みかつ所望の配線及び電極の形状に第１の導電パタ
ーン３２３を形成する。その際、所望の配線及び電極の
形状にするため、シード層３２２上にめっきレジスト３
２４を形成しておき、電解めっき後、めっきレジスト３
２４を除去する。配線材料としてはＣｕ、Ａｕ、Ｗ、Ｍ
ｏ、Ｎｉ、Ｔｉ、Ａｌ等を用いる。

【０３３０】次に図５５（ｆ）に示すように、第１の導
電パターン３２３をマスクとするエッチングにより、第
１の導電パターン３２３を形成した領域以外のシード層
３２２を除去し、同じく第１の導電パターン３２３をマ
スクとするエッチングにより、第１の導電パターン３２
３を形成した領域以外のバリア層３２１を除去する。

【０３３１】次に図５５（ｇ）に示すように、第１の導
電パターン電極部３２６を除く表面全体に、第２の絶縁
層３２５を形成する。その際、第２の絶縁層３２５を表
面全面に形成した後、マスクを形成し、第１の導電パタ
ーン電極部３２６上の第２の絶縁層３２５をエッチング
した後、マスクを除去する。なお、第２の絶縁層３２５
はＳｉＯ₂、ＳｉＮ、ＳｉＯＮ、ポリイミド膜などの層
を、ＣＶＤ法、スパッタ法、光ＣＶＤ法、塗布などによ
り形成する。

【０３３２】この結果、ウェハ表面には、第１の導電パ
ターン電極部３２６のみが、第２の絶縁層３２５から露
出した状態で形成される。

【０３３３】次に図５６（ａ）に示すように、ウェハ表
面を接着剤３２８により支持体３２７に接着し、シリコ
ン基板３１７を裏面から研磨し、所望の厚みまで薄くす
る。研磨方法は、機械研磨、化学研磨またはＣＭＰでも
よい。シリコン基板３１７の厚みは５０〜２００μｍで
ある。

【０３３４】次に図５６（ｂ）に示すように、シリコン
基板３１７の裏面から、スクライブラインにてベベルカ
ットを行い、表面と鋭角をなす斜面３２９を形成するこ
とと、第１の導電パターン３２３を裏面からみえるよう
に斜面３２９に露出することと、シリコン配線基板３３
０に分割することとを同時に行う。なお、加工方法はエ
ッチングでもよい。

【０３３５】次に図５６（ｃ）に示すように、第１の導
電パターン３２３の斜面３２９に露出した部分を除く斜
面３２９及び裏面全体に、第３の絶縁層３３１を形成す
る。その際、第３の絶縁層３３１を斜面３２９及び裏面
全面に形成した後、マスクを形成し、第１の導電パター
ン３２３の開口部分の第３の絶縁層３３１をエッチング
した後、マスクを除去する。なお、第３の絶縁層３３１
はＳｉＯ₂、ＳｉＮ、ＳｉＯＮ、ポリイミド膜などの層
を、ＣＶＤ法、スパッタ法、光ＣＶＤ法、塗布などによ
り形成する。第３の絶縁層３３１は、第１の絶縁層３２
０及び第２の絶縁層３２５よりエッチング速度の速い材
料で形成するのが望ましい。これにより、第３の絶縁層
３３１をエッチングして開口する際に、マスクのズレが
生じても第１の絶縁層３２０及び第２の絶縁層３２５を
ほとんどエッチングすることなく、第３の絶縁膜３３１
を選択的にエッチングして開口することができ、第１の
導電パターン３２３を覆う第１の絶縁層３２０及び第２
の絶縁層３２５を部分的に除去してしまうことはない。

【０３３６】次に図５６（ｄ）に示すように、斜面３２
９及び裏面の全面にバリア層３３２と、シード層３３３
を順次積層した積層金属膜を形成する。バリア層３３２
とシード層３３３の形成方法は、スパッタ法、ＣＶＤ法
または電子ビーム蒸着法等を用いる。バリア層はＴｉ、
Ｔｉ／Ｗ、ＣｒまたはＮｉ、シード層はＣｕ、Ａｕ、Ａ
ｇまたはＮｉ等を用いる。

【０３３７】次に図５７（ａ）に示すように、シード層
３３３を電極とする電解めっきにより、斜面３２９及び
裏面へ、斜面３２９から露出する第１の導電パターン３
２３に電気的に接続するよう、所望の配線及び電極の形
状に第２の導電パターン３３４を形成する。その際、所
望の配線及び電極の形状にするため、シード層３３３上
にめっきレジスト３３５を形成しておき、電解めっき
後、めっきレジスト３３５を除去する。配線材料として
はＣｕ、Ａｕ、Ｗ、Ｍｏ、Ｎｉ、Ｔｉ、Ａｌ等を用い
る。

【０３３８】次に図５７（ｂ）に示すように、第２の導
電パターン３３４をマスクとするエッチングにより、第
２の導電パターン３３４を形成した領域以外のシード層
３３３を除去し、同じく第２の導電パターン３３４をマ
スクとするエッチングにより、第２の導電パターン３３
４を形成した領域以外のバリア層３３２を除去する。

【０３３９】次に図５７（ｃ）に示すように、第２の導
電パターン電極部３３７及び接着剤３２８部分を除く、
斜面３２９及びを含む裏面全体に、第４の絶縁層３３６
を形成する。その際、第４の絶縁層３３６を斜面３２９
及び裏面全面に形成した後、マスクを形成し、第２の導
電パターン電極部３３７上の第４の絶縁層３３６と接着
剤３２８部分の第４の絶縁層３３６及び第３の絶縁層３
３１をエッチングした後、マスクを除去する。なお、第
４の絶縁層３３６はＳｉＯ2 、ＳｉＮ、ＳｉＯＮ、ポリ
イミド膜などの層を、ＣＶＤ法、スパッタ法、光ＣＶＤ
法、塗布などにより形成する。

【０３４０】次に図５７（ｄ）に示すように、接着剤３
２８と支持体３２７を除去して、シリコン配線基板３３
０を得る。

【０３４１】この結果、シリコン配線基板３３０表面に
は第１の導電パターン電極部３２６のみが第２の絶縁層
３２５から露出した状態で形成され、裏面には第２の導
電パターン電極部３３７のみが第４の絶縁層３３６から
露出した状態で形成されており、表面の第１の導電パタ
ーン電極部３２６と裏面の第２の導電パターン電極部３
３７とが電気的に接続された構造が完成する。

【０３４２】以上述べたように、この実施の形態では、
シリコン基板３１７表面にスクライブライン３１８をま
たぐように凹部３１９を形成する工程と、そのスクライ
ブライン３１８を裏面からベベルカットする工程とを備
えることにより、表面と裏面から導電パターンを形成す
るだけで、お互いに電気的に接続された電極をシリコン
配線基板３３０の表面と裏面のそれぞれに有する構造を
形成できる。

【０３４３】したがって、本実施形態によれば、容易に
表裏導通電極を形成することができる。

【０３４４】また、本実施形態によれば、ウェハ状態で
形成された凹部３１９内に第１の導電パターン３２３を
形成した後に凹部３１９の中心部分で表面と鋭角にカッ
トすることで、第１の導電パターン３２３の配線のため
の一部が裏面から見えるようにできるため、凹部３１９
を極端に深く形成する必要はなく、またシリコン基板３
１７を極端に薄く研磨する必要もないので、シリコン配
線基板３３０の厚み設定の自由度が大きく、製造工数を
低減でき、コストを低減できる。

【０３４５】また、さらに本実施形態によれば、ベベル
カットにより表面と鋭角をなす斜面３２９を形成するこ
とと、シリコン配線基板３３０を個片に分割すること
と、第１の導電パターン３２３を裏面から見えるように
することとを同時に行うことができ、他の手段で形成す
る場合より製造工数及び製造コストを大幅に削減でき
る。

【０３４６】この発明の第２０の実施の形態を図５９に
基づいて説明する。図５９はこの発明の第２０の実施の
形態のマルチチップ半導体装置用配線基板の製造方法を
示す工程断面図である。

【０３４７】図５９（ｃ）に示すように、このシリコン
配線基板３３０は、第２の実施の形態と同様に、表面と
鋭角をなして側面（斜面３２９）が形成され表面の周囲
に凹部３１９が形成されたシリコンからなるシリコン基
板３１７を有し、このシリコン基板３１７の表面及び凹
部３１９内に形成され電極を有する少なくとも一層から
なる第１の導電パターン３２３と、シリコン基板３１７
の裏面及び側面に形成され、第１の導電パターン３２３
に接続し、電極を有する少なくとも一層からなる第２の
導電パターン３３４とを備え、シリコン基板３１７の表
面と直角をなすように側面に絶縁層３３８を形成してあ
る。

【０３４８】次に上記構成のマルチチップ半導体装置用
配線基板の製造方法について説明する。なお、図５５〜
５７のマルチチップ半導体装置用配線基板と対応する部
分には図５５〜５７と同一符号を付してあり、詳細説明
は省略する。

【０３４９】この実施の形態では、第１９の実施の形態
の図５７（ｂ）の工程の後、図５９（ａ）に示すよう
に、第２の導電パターン電極部３３７を除く裏面全面及
び斜面３２９に、絶縁樹脂層３３８を形成する。その
際、平坦になるように液状樹脂を斜面３２９及び裏面全
面に塗布し、第２の導電パターン電極部３３７を開口す
るように露光、現像して形成する。なお本実施の形態は
図５７（ｂ）工程の後としたが、図５７（ｃ）の後でも
よい。液状樹脂としてはポリイミド等の応力を緩和でき
るものがよい。

【０３５０】次に図５９（ｂ）に示すように、裏面より
スクライブラインにてダイシングを行い、表面に垂直な
側面を形成する。

【０３５１】次に図５９（ｃ）に示すように、接着剤３
２８と支持体３２７を除去して、シリコン配線基板３３
０を得る。

【０３５２】以上述べたように、この実施の形態では、
斜面３２９で形成された側面を液状樹脂で埋め込むこと
ができ、硬化した液状樹脂の部分をダイシングすること
により表面に垂直な厚い絶縁樹脂層３３８で形成された
側面を得ると同時に、個片にすることができる。

【０３５３】したがって、マルチチップ半導体装置用配
線基板の側面を補強するとともに、斜面３２９上の第２
の導電パターン３３４の保護を高めることができる。

【０３５４】なお、上記の実施の形態は一例を述べたも
のであり、本発明は上記の実施の形態に限定されるもの
ではない。その他、本発明の要旨を逸脱しない範囲で、
種々変形して実施できる。

【０３５５】

【０３５６】

【発明の効果】請求項１記載の半導体チップによれば、
このような導電パターンを形成することによって、半導
体基板と導電パターンとの間の電極および絶縁層から露
出した半導体基板両面の電極を電気的に接続することが
でき、また、電極および導電パターンが絶縁層により被
覆されているので、ショートなどの電気的不具合を防止
できるとともに外部からの衝撃に対して半導体チップを
保護でき、小型化、高密度化かつ高速化も可能となる。

【０３５７】

【０３５８】請求項２記載の半導体チップによれば、第
１の電極と、第２の電極と、凹部内及び側面上を通り第
１の電極と第２の電極を接続する配線とが導電パターン
にて形成され、その導電パターンは表面電極と電気的に
接続され、第１の電極と第２の電極を除く導電パターン
の表面に絶縁層が形成され、半導体基板との間も絶縁層
が形成されているマルチチップ半導体装置用チップが得
られる。したがって、このようなマルチチップ半導体装
置用チップを用いたマルチチップ半導体装置は請求項１
と同様に、小型、高密度かつ高速に対応したマルチチッ
プ半導体装置を実現できる。

【０３５９】請求項３記載の半導体チップによれば、請
求項１または請求項２と同様な効果のほか、積層金属膜
を形成することで積層金属膜を構成するバリア層および
シード層によって、電解メッキ法を用いた導電パターン
が形成可能となり、導電パターンの構成元素の拡散を防
止できる。

【０３６０】請求項４記載の半導体チップによれば、請
求項１、請求項２または請求項３と同様な効果のほか、
集積回路に接続されない少なくとも１つの導電パターン
を有する半導体チップを用いることにより、複数の半導
体チップを積層する際に、特定の半導体チップの集積回
路に電気的に接続されることなく、特定の半導体チップ
以外の半導体チップの相互の電気的接続が可能となる。

【０３６１】請求項５記載の半導体チップによれば、請
求項１または請求項２と同様な効果のほか、斜面に形成
された第２の導電パターン上に比較的厚い絶縁層が形成
されるため、半導体チップの側面を補強するとともに斜
面上の導電パターンの保護を高めることができる。

【０３６２】請求項６記載の半導体チップによれば、請
求項３と同様な効果のほか、バリア層により導電パター
ンの構成元素の拡散を防止および半導体チップの特性劣
化防止を達成することができ、またシード層を設けるこ
とで電解メッキ法による導電パターンのメッキが可能と
なる。

【０３６３】

【０３６４】

【０３６５】

【０３６６】

【０３６７】

【０３６８】

【０３６９】

【０３７０】

【０３７１】請求項７記載の半導体チップの製造方法に
よれば、第２の面となす内角が鈍角である斜面と、その
斜面と第１の面との間に貫通孔が形成されるので、貫通
孔に導電パターンを形成することで、第１の面と第２の
面とを電気的に接続することが可能であり、また、第１
の面から第２の面まで最初に貫通孔を形成する場合と異
なり、穴を深く形成したり、半導体基板を薄く裏面から
研磨することが不要となり、加工時間が短くできるため
コストを低減できる。また、薄く加工した半導体基板に
比べ搬送が容易である。

【０３７２】請求項８記載の半導体チップの製造方法に
よれば、半導体基板上に一括で電極および配線などの導
電パターンを形成でき、また、裏面と鈍角をなす斜面を
形成することにより同時に穴の内側の第１の導電パター
ンを斜面に露出させることができるので、半導体チップ
の製造工数および製造コストを大幅に削減できる。

【０３７３】請求項９記載の半導体チップの製造方法に
よれば、半導体基板に表面周辺の凹部と表面と鋭角をな
す側面が形成されているので、そこに表面と裏面から導
電パターンを形成する、例えば表面周囲に凹部を形成し
た半導体基板の表面側に第１の導電パターンを形成した
後、表面と鋭角をなす斜面を形成した裏面側に第２の導
電パターンを形成するだけで、表面から裏面へ導通する
配線とすることができ、容易に表裏導通電極を形成する
ことができる。したがって、マルチチップ半導体用チッ
プを容易に実現できる。

【０３７４】請求項１０記載の半導体チップの製造方法
によれば、ウェハ上に一括で凹部と、電極および配線な
どの導電パターンを形成でき、また、裏面から斜面を形
成することにより表面と鋭角をなす側面を形成すること
と、半導体チップを個片に分割することと、第１の導電
パターンを裏面からみえるようにすることとを同時に行
うことができる。したがって、マルチチップ半導体装置
用チップの製造工数および製造コストを大幅に削減でき
る。

【０３７５】請求項１１記載の半導体チップの製造方法
によれば、請求項７または請求項９と同様な効果のほ
か、第１の外部電極と第１の導電パターンを同時に形成
できるので、製造工数を削減できる。

【０３７６】請求項１２記載の半導体チップの製造方法
によれば、請求項７または請求項９と同様な効果のほ
か、第２の外部電極と第２の導電パターンを同時に形成
できるので、製造工数を更に削減できる。

【０３７７】請求項１３記載の半導体チップの製造方法
によれば、請求項８または請求項１０と同様な効果のほ
か、このように積層金属膜を設けることで、導電パター
ンの電解メッキおよび導電パターンの拡散防止を実現で
きる。

【０３７８】請求項１４記載の半導体チップの製造方法
によれば、請求項８、請求項１０または請求項１３と同
様な効果のほか、液状の樹脂を用いて第４の樹脂層を形
成することにより、斜面に形成する樹脂の厚みを十分確
保することができ、導電パターンを外部の衝撃から保護
することができる。また、樹脂塗布部をダイシングによ
り分割することで、ダイシング時の切削抵抗などに起因
する機械的、熱的な衝撃を樹脂が吸収することができる
ので、チッピングなどの不具合発生を防止でき、半導体
基板の全面に各種の膜が形成された状態から高速かつ安
定した状態で半導体チップ単位に加工することができ
る。

【０３７９】請求項１５記載の半導体チップの製造方法
によれば、請求項８または請求項１０と同様な効果のほ
か、容易に短い時間で斜面を形成するとともに、第１の
導電パターンを露出させることができる。

【０３８０】請求項１６記載の半導体チップの製造方法
によれば、請求項８、請求項１０または請求項１３と同
様な効果のほか、第３の絶縁層を第２の面および斜面の
全面に形成した後、第１の導電パターンを露出させるた
め第３の絶縁層をエッチングにより開口する際、第１の
絶縁層をほとんどエッチングすることなく、第３の絶縁
層を選択的にエッチングし開口することができるので、
第１の導電パターンと半導体基板を絶縁する第１の絶縁
層を部分的に除去してしまうことはない。請求項１７記
載の半導体チップの製造方法によれば、請求項１０と同
様な効果のほか、ウェハ状態にて一括で短時間に溝を形
成することができ、製造工数及び製造コストを削減でき
る。

【０３８１】

【０３８２】

【０３８３】

【０３８４】

【０３８５】

【０３８６】

【０３８７】

【０３８８】

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の半導体チップを示
す断面図である。

【図２】本発明の第１の実施の形態の半導体チップの製
造工程を示す断面図である。

【図３】本発明の第１の実施形態の半導体チップの製造
工程を示す断面図である。

【図４】本発明の第１の実施の形態の半導体チップの製
造工程を示す断面図である。

【図５】本発明の第１の実施の形態の半導体チップの製
造工程を示す断面図である。

【図６】本発明の第１の実施の形態の半導体チップの製
造工程を示す断面図である。

【図７】本発明の第１の実施の形態の半導体チップの製
造工程を示す断面図である。

【図８】本発明の第１の実施の形態の半導体チップの製
造工程を示す断面図である。

【図９】本発明の第１の実施の形態の半導体チップの製
造工程を示す断面図である。

【図１０】本発明の第１の実施の形態の半導体チップの
製造工程を示す断面図である。

【図１１】本発明の第１の実施の形態の半導体チップの
製造工程を示す断面図である。

【図１２】本発明の第１の実施の形態の半導体チップの
製造工程を示す断面図である。

【図１３】本発明の第１の実施の形態の半導体チップの
製造工程を示す断面図である。

【図１４】本発明の第１の実施の形態の半導体チップの
製造工程を示す断面図である。

【図１５】本発明の第１の実施の形態の半導体チップの
製造工程を示す断面図である。

【図１６】本発明の第１の実施の形態の半導体チップの
製造工程を示す断面図である。

【図１７】本発明の第２の実施の形態の半導体チップを
示す断面図である。

【図１８】本発明の第３の実施の形態の半導体チップを
示す断面図である。

【図１９】本発明の第４の実施の形態の半導体装置を示
す断面図である。

【図２０】本発明の第５の実施の形態の半導体装置を示
す断面図である。

【図２１】本発明の第６の実施の形態の半導体装置を示
す断面図である。

【図２２】本発明の第７の実施の形態の配線基板の断面
図である。

【図２３】本発明の配線基板の製造方法の各工程の断面
図である。

【図２４】本発明の配線基板の製造方法の各工程を示す
平面図

【図２５】本発明の配線基板の製造方法の各工程の断面
図である。

【図２６】本発明の配線基板の製造方法の各工程の断面
図である。

【図２７】本発明の配線基板の製造方法の各工程の断面
図である。

【図２８】本発明の配線基板の製造方法の各工程の断面
図である。

【図２９】本発明の配線基板の製造方法の各工程の断面
図である。

【図３０】本発明の配線基板の製造方法の各工程の断面
図である。

【図３１】本発明の配線基板の製造方法の各工程の断面
図である。

【図３２】本発明の配線基板の製造方法の各工程の断面
図である。

【図３３】本発明の配線基板の製造方法の各工程の断面
図である。

【図３４】本発明の配線基板の製造方法の各工程の断面
図である。

【図３５】本発明の配線基板の製造方法の各工程の断面
図である。

【図３６】本発明の配線基板の製造方法の各工程の断面
図である。

【図３７】本発明の配線基板の製造方法の各工程の断面
図である。

【図３８】本発明の配線基板の製造方法の各工程の断面
図である。

【図３９】本発明の第８の実施の形態の配線基板の断面
図である。

【図４０】本発明の第９の実施の形態の配線基板を用い
た半導体装置の断面図である。

【図４１】本発明の第１０の実施の形態の配線基板を用
いた半導体装置の断面図である。

【図４２】本発明の第１１の実施の形態に係るマルチチ
ップ半導体装置の断面図である。

【図４３】本発明の第１２の実施の形態に係るマルチチ
ップ半導体装置の断面図である。

【図４４】本発明の第１３の実施の形態に係るマルチチ
ップ半導体装置用チップの表面形成方法を示す工程断面
図である。

【図４５】本発明の第１３の実施の形態に係るマルチチ
ップ半導体装置用チップの裏面形成方法を示す前半の工
程断面図である。

【図４６】本発明の第１３の実施の形態に係るマルチチ
ップ半導体装置用チップの裏面形成方法を示す後半の工
程断面図である。

【図４７】（ａ）は本発明の第１３の実施の形態に係る
マルチチップ半導体装置用チップの凹部形成方法を示す
平面図、（ｂ）はそのＶ−Ｖ′線断面図である。

【図４８】本発明の第１４の実施の形態に係るマルチチ
ップ半導体装置の半導体チップの製造方法を示す工程断
面図である。

【図４９】ベベルカットのラインがずれた場合を示す断
面図である。

【図５０】凹部形成における別の方法を示す斜視図であ
る。

【図５１】本発明の第１５の実施の形態に係るマルチチ
ップ半導体装置の断面図である。

【図５２】本発明の第１６の実施の形態のシリコン配線
基板を用いたマルチチップ半導体装置の断面図である。

【図５３】本発明の第１７の実施の形態のシリコン配線
基板を用いたマルチチップ半導体装置の断面図である。

【図５４】本発明の第１８の実施の形態のシリコン配線
基板を用いたマルチチップ半導体装置の断面図である。

【図５５】本発明の第１９の実施の形態のマルチチップ
半導体装置用配線基板の製造方法を示す工程断面図であ
る。

【図５６】図５５の後の工程断面図である。

【図５７】図５６の後の工程断面図である。

【図５８】本発明の第１９の実施の形態のマルチチップ
半導体装置用チップの凹部形成方法を示す平面図であ
る。

【図５９】本発明の第２０の実施の形態のマルチチップ
半導体装置用配線基板の製造方法を示す工程断面図であ
る。

【図６０】従来の半導体装置を示す断面図である。

【図６１】従来の半導体装置を示す断面図である。

【図６２】従来の半導体装置を示す断面図である。

【図６３】従来の半導体装置を示す断面図である。

【図６４】従来の半導体装置の断面図である。

【符号の説明】

１配線基板２半導体チップ３金属バンプ４配線基板５半導体チップ６金属ワイヤー７半導体チップ８金属バンプ９半導体チップ１０金属バンプ１１配線基板１２金属バンプ１３半導体基板１４第１の面１５斜面１６貫通孔１７第２の面１８表面電極１９導電パターン２０第１の絶縁層２１第１の外部電極２２第２の外部電極２３第２の絶縁層２４接続部材２５表面絶縁層２６穴２７第１の積層金属膜２８第１の導電パターン２９めっきレジスト３０接着剤３１支持体３２第３の絶縁層３３第２の積層金属膜３４第２の導電パターン３５めっきレジスト３６第４の絶縁層３７スクライブライン３８側面３９半導体チップ４０絶縁樹脂層

フロントページの続き (31)優先権主張番号特願2000−350977(P2000−350977) (32)優先日平成12年11月17日(2000．11．17) (33)優先権主張国日本（ＪＰ） (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 23/12 501 H01L 23/52 H01L 25/065 H01L 25/07 H01L 25/18

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板と、前記半導体基板の第１の
面に形成された表面電極と、前記半導体基板に形成され
た貫通孔とを有する半導体チップであって、前記貫通孔
は第２の面となす内角が鈍角をなして形成された斜面に
設けられ、前記表面電極を除く前記第１の面、前記貫通
孔の内壁、前記斜面および前記第２の面に形成された第
１の絶縁層と、前記貫通孔に充填されるとともに前記第
１の絶縁層および前記表面電極に形成された導電パター
ンと、前記第１の面における前記導電パターンの表面の
一部を第１の外部電極として開口し、前記第２の面にお
ける前記導電パターンの表面の一部を第２の外部電極と
して開口して形成された第２の絶縁層とを備えているこ
とを特徴とする半導体チップ。
【請求項２】素子が集積形成された表面と前記表面に
平行に対向する裏面と前記表面と鋭角をなして形成され
た斜面と前記表面の周辺に形成され前記斜面に連続する
凹部とを有し前記素子に接続される表面電極を有する半
導体基板からなる半導体チップであって、前記凹部の内
壁及び前記表面電極以外の前記表面に形成された第１の
絶縁層と、前記第１の絶縁層の形成された前記凹部を埋
め込みかつ前記第１の絶縁層の形成された前記表面に前
記表面電極と接続し所望の配線及び電極の形状に形成さ
れた第１の導電パターンと、前記第１の導電パターンに
よる電極部を開口して前記表面に形成された第２の絶縁
層と、前記裏面の周囲に前記凹部の前記第１の導電パタ
ーンが前記斜面に連続して露出する斜面部と、前記裏面
および前記斜面に前記第１の導電パターンの露出する前
記斜面部を開口して形成された第３の絶縁層と、前記第
３の絶縁層の形成された前記斜面及び前記半導体チップ
の裏面に前記第１の導電パターンに接続し所望の配線お
よび電極の形状に形成された第２の導電パターンと、前
記第２の導電パターンによる電極部を開口して前記半導
体チップの裏面および前記斜面に形成された第４の絶縁
層とを備えた半導体チップ。
【請求項３】第１の絶縁層と導電パターンとの間およ
び表面電極と導電パターンとの間に積層金属膜が形成さ
れている請求項１または請求項２記載の半導体チップ。
【請求項４】導電パターンは少なくとも１つを除き表
面電極に形成されている請求項１、請求項２または請求
項３記載の半導体チップ。
【請求項５】斜面上に供給された絶縁樹脂により、垂
直な側面が形成されている請求項１または請求項２に記
載の半導体チップ。
【請求項６】積層金属膜はバリア層とシード層とから
なる請求項３記載の半導体チップ。
【請求項７】半導体基板を用意する工程と、前記半導
体基板の半導体チップ単位の周辺部に穴を形成する工程
と、前記半導体基板の第１の面に第１の外部電極を形成
し、前記穴および前記第１の面に前記第１の外部電極と
電気的に接続する第１の導電パターンを形成する工程
と、前記半導体基板の第２の面となす内角が鈍角となる
斜面を形成するとともに前記穴を貫通させる工程と、前
記第２の面に第２の外部電極を形成し、前記斜面上およ
び前記第２の面上に前記第２の外部電極と前記第１の導
電パターンとを電気的に接続する第２の導電パターンを
形成する工程とを有することを特徴とする半導体チップ
の製造方法。
【請求項８】半導体基板を用意する工程と、前記半導
体基板の半導体チップ単位の周辺部に穴を形成する工程
と、前記半導体基板の表面電極を除く第１の面上および
前記穴の内壁に第１の絶縁層を形成する工程と、第１の
導電パターンを前記第１の絶縁層上に形成するとともに
前記穴に充填する工程と、前記第１の導電パターンの表
面の一部を第１の外部電極として開口した第２の絶縁層
を形成する工程と、前記半導体基板の第２の面を所望の
厚みに研削する工程と、前記第２の面となす内角が鈍角
である斜面を前記第２の面の前記半導体チップ単位どう
しの境界部に形成するとともに前記穴を前記斜面に貫通
させる工程と、前記穴を除く前記斜面および前記第２の
面に第３の絶縁層を形成する工程と、前記第３の絶縁層
に前記第１の導電パターンと電気的に接続する第２の導
電パターンを形成する工程と、前記第２の導電パターン
の表面の一部を第２の外部電極として開口して第４の絶
縁層を形成する工程とを有することを特徴とする半導体
チップの製造方法。
【請求項９】素子が集積形成された表面と前記表面に
平行に対向する裏面とを有するウェハから得られる複数
の半導体チップの製造方法であって、前記表面の前記半
導体チップの周囲に凹部を形成する工程と、前記表面と
鋭角をなす斜面を半導体基板に形成する工程と、前記表
面に第１の外部電極を形成する工程と、前記裏面に第２
の外部電極を形成する工程と、前記凹部内および前記表
面に前記第１の外部電極と接続する第１の導電パターン
を形成する工程と、前記斜面上および前記裏面に前記第
２の外部電極と前記第１の導電パターンを接続する第２
の導電パターンを形成する工程とを含む半導体チップの
製造方法。
【請求項１０】素子が集積形成された表面と前記表面
に平行に対向する裏面とを有するウェハから得られる複
数の半導体チップの製造方法であって、前記ウェハの前
記表面のスクライブライン上に前記スクライブラインを
またいで前記半導体チップの周囲に凹部を形成する工程
と、前記凹部の内壁および前記半導体チップの表面電極
以外の前記表面に第１の絶縁層を形成する工程と、前記
第１の絶縁層の形成された前記凹部を埋め込みかつ前記
第１の絶縁層の形成された前記表面に所望の配線および
電極の形状に第１の導電パターンを形成する工程と、前
記第１の導電パターンによる電極部を開口して前記表面
に第２の絶縁層を形成する工程と、前記ウェハを前記裏
面より所望の厚みに研磨する工程と、前記ウェハを前記
スクライブラインに沿って前記裏面より前記半導体チッ
プの裏面の周囲に表面と鋭角をなす斜面を形成するとと
もに前記凹部内の前記第１の導電パターンを前記斜面に
露出させる工程と、前記裏面および前記斜面に前記第１
の導電パターンの露出する部分を開口して第３の絶縁層
を形成する工程と、前記第３の絶縁層の形成された前記
斜面及び前記半導体チップの裏面に前記斜面から露出す
る前記第１の導電パターンへ接続した所望の配線および
電極の形状に第２の導電パターンを形成する工程と、前
記第２の導電パターンによる電極部を開口して前記半導
体チップの裏面および前記斜面に形成された第４の絶縁
層を形成する工程とを含む半導体チップの製造方法。
【請求項１１】第１の外部電極を形成する工程と第１
の導電パターンを形成する工程とを同時に行う請求項７
または請求項９記載の半導体チップの製造方法。
【請求項１２】第２の外部電極を形成する工程と第２
の導電パターンを形成する工程とを同時に行う請求項７
または請求項９記載の半導体チップの製造方法。
【請求項１３】第１の絶縁層を形成する工程と第１の
導電パターンを形成する工程との間に前記第１の絶縁層
上に第１の積層金属膜を形成する工程を設け、第３の絶
縁層を形成する工程と第２の導電パターンを形成する工
程との間に前記第３の絶縁層上に第２の積層金属膜を形
成する工程を設けることを特徴とする請求項８または請
求項１０記載の半導体チップの製造方法。
【請求項１４】第４の絶縁層は液状樹脂を塗布し硬化
して形成し、ダイシングにより半導体チップの個片に分
割する請求項８、請求項１０または請求項１３記載の半
導体チップの製造方法。
【請求項１５】第２の面とのなす内角が鈍角である斜
面を前記第２の面の端部に形成する工程は、前記第２の
面からベベルカットにより行うことを特徴とする請求項
８または請求項１０に記載の半導体チップの製造方法。
【請求項１６】第３の絶縁層をエッチングする速度
は、第１の絶縁層および第２の絶縁層をエッチングする
速度よりも大きいことを特徴とする請求項８、請求項１
０または請求項１３に記載の半導体チップの製造方法。
【請求項１７】前記凹部は、ダイシングにより形成さ
れた溝である請求項１０記載の半導体チップの製造方
法。