JP2006186091A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 多層半導体デバイス等の半導体装置及びその製造方法において、製造コストの増大等を抑制すると共に高い接合性及び良好な封止状態を得ること。
【解決手段】 第１のデバイス部１を有し第１のバンプ電極６が表面に形成された第１の基板２と、第２のデバイス部３を有し第２のバンプ電極１０が表面に形成されていると共に第１のバンプ電極６と第２のバンプ電極１０とを接合させた状態で第１の基板２上に積層された第２の基板４と、接合状態の第１のバンプ電極６と第２のバンプ電極１０とを包囲した状態で第１の基板２と第２の基板４との間に介在してこれらを接合し、内部の空間を気密状態に封止する第１の封止接合材８及び第２の封止接合材１２と、を備えている。
【選択図】図１

Description

本発明は、デバイスが形成された基板を積層してなる多層半導体デバイス等の半導体装置及びその製造方法に関する。

近年、半導体集積回路の高集積化及び高性能化に伴い、素子の微細化技術に加え、垂直方向にも配線を施して３次元的な配線構造を有する３次元半導体集積回路技術の研究が進められている。この３次元半導体集積回路では、積層された複数層にそれぞれ形成された半導体素子や配線の電気的接続を層間配線を用いて行い、平面方向だけでなく垂直方向においても配線接続することで、平面的な従来の配線構造に比べ、配線自由度が高く、かつ、配線長の短縮化を図ることができる。これにより、素子の微細化に伴って生じる配線抵抗や寄生容量の増大を抑制することが可能になる。

この３次元半導体集積回路の技術としては、貼り合わせによる製造方法が提示されている。例えば、特許文献１には、半導体集積回路が形成された複数のウェーハ同士を貼り合わせて複数層の半導体集積回路を積層形成すると共に、互いの半導体集積回路を、バンプを介して垂直方向に層間接続することで、３次元半導体集積回路を構築する技術が提案されている。この技術では、貼り合わせたウェーハの接合部に絶縁エポキシ接着剤等の絶縁性接着剤を注入している。

このように絶縁性接着剤を注入するのは、バンプ等による電極での接合だけでは、接合強度が不十分であり、長期安定性や信頼性に欠けてしまうためである。すなわち、絶縁性接着剤でウェーハの接合部（層間接合部）を封止することで、ウェーハの接合性を高めている。併せて、この技術では、絶縁性接着剤が電気的接続部を外界から遮断するため、外部からのガス等の侵入による電気的接続部の汚染や変質を抑制する効果が得られる。

特開平１１−２６１００１号公報（特許請求の範囲、図２、図３）

上記従来の技術には、以下の課題が残されている。
従来のように接合後に絶縁性接着剤等の絶縁体を層間接合部に注入して封止を行う場合、絶縁体注入工程の追加により、接着剤の引き込みや硬化の時間を要し、タクトの低下、製造コストの増大を生ずる。また、従来のように貼り合わせ工程後に真空吸引等により層間接合部に絶縁体を導入する方法では絶縁材の充填にむらを生じやすく、このため歩留まりの低下等が生じてしまう。さらに、接着剤が誘導電荷を持つため、信号交雑や信号遅延の問題が発生するおそれもある。また、配線にＣｕ等の金属を用いた場合、絶縁性接着剤を介して金属拡散による汚染が生じるおそれがあると共に、絶縁性接着剤からのコンタミネーションが少なからず生じるという不都合もある。

本発明は、前述の課題に鑑みてなされたもので、貼り合わせによる多層半導体デバイスの層間配線技術において、タクトや歩留まりの低下を抑え、層間配線部の安定維持に充分な強固な接合強度を得るとともに層間配線部の劣化によるデバイスの劣化を抑制することでデバイスの長期安定性・信頼性を維持する半導体装置及びその製造方法を提供することを目的とする。

本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の半導体装置は、第１のデバイス部を有し第１のデバイス部の電極が表面に形成された第１の基板と、第２のデバイス部を有し第２のデバイス部の電極が表面に形成されていると共に第１のデバイス部の電極と第２のデバイス部の電極とを接合させた状態で第１の基板上に積層された第２の基板と、接合状態の第１のデバイス部の電極と第２のデバイス部の電極とを包囲した状態で第１の基板と第２の基板との間に介在してこれらを接合し、内部の空間を気密状態に封止する封止接合材と、を備えていることを特徴とする。

また、本発明の半導体装置の製造方法は、第１のデバイス部を有し第１のデバイス部の電極を表面に形成した第１の基板を作製する工程と、第２のデバイス部を有し第２のデバイス部の電極を表面に形成した第２の基板を作製する工程と、第１のデバイス部の電極と第２のデバイス部の電極とを接合させて第１の基板上に第２の基板を積層する工程と、を備え、接合時に第１のデバイス部の電極及び第２のデバイス部の電極を包囲した状態で第１の基板と第２の基板との間に介在してこれらを接合し、内部を気密状態に封止する封止接合材を、第１の基板及び第２の基板の少なくとも一方に形成しておくことを特徴とする。

これらの半導体装置及びその製造方法では、電極部のみによる接合ではなく、封止接合材によって、第１の基板と第２の基板との接合がなされることにより、第１の基板と第２の基板との接合強度が高まると共に、電極部を含む内部空間の気密封止がなされることにより、外部からのガス等の侵入による内部の汚染・変質を防ぐことができる。このように、封止接合材は、デバイス部が配置された内部空間の気密を維持するガスバリアとして機能すると共に、第１の基板と第２の基板との接合を強固に保つ接合部材として機能する。
また、この半導体装置の製造方法では、第１の基板と第２の基板とを積層する際に同時に封止接合材で封止を行うため、封止工程を別個に必要とせず、タクトの低下を回避し、高い生産性を得ることができる。

本発明の半導体装置は、封止接合材で封止した内部の空間が、真空状態又は不活性ガスが充填された状態であることが好ましい。また、本発明の半導体装置の製造方法は、上記接合を真空中又は不活性ガス中で行うことが好ましい。すなわち、これらの半導体装置及びその製造方法では、封止接合材で包囲された内部空間が、真空状態又は不活性ガス充填状態で気密とされるので、当該内部空間内へ外部から侵入する反応性ガスに起因する汚染や変質を抑制することができる。

また、本発明の半導体装置の製造方法は、上記封止接合材の接合を常温接合で行うことを特徴とする。すなわち、この半導体装置の製造方法では、常温接合により封止接合材の接合を行うので、熱負荷によるデバイス部へのダメージ等を防ぐことができる。

また、本発明の半導体装置の製造方法は、第１のデバイス部の電極及び第２のデバイス部の電極の少なくとも一方を封止接合材よりも低剛性の導電性材料でかつ突出した高さで形成し、第１の基板と第２の基板とを圧接して上記の積層を行うことを特徴とする。すなわち、この半導体装置の製造方法では、低剛性の電極を封止接合材よりも突出した高さに設定するので、荷重を加えた状態で第１の基板と第２の基板とを接合すると、封止接合材による接合と同時に、低剛性の電極が変形して圧着され、電極の接合を確実に行うことができる。

本発明によれば、以下の効果を奏する。
すなわち、本発明に係る半導体装置及びその製造方法によれば、封止接合材によって、第１の基板と第２の基板との接合及びデバイス部が配置された空間の気密封止がなされることにより、第１の基板と第２の基板との接合強度が高まると共に、外部からのガス等の侵入による内部の汚染・変質を防ぐことができ、高い接合性及び良好な封止状態を得ることによりデバイスの長期安定性・信頼性を維持することができる。また、本発明の半導体装置の製造方法によれば、封止工程を別個に必要とすることなく、高い接合性及び良好な封止状態を得ることができる。したがって、安定した特性及び信頼性を有し、高い生産性で強固に封止された積層構造の半導体装置を得ることができる。

以下、本発明に係る半導体装置及びその製造方法の一実施形態を、図１から図４を参照しながら説明する。

本実施形態の半導体装置は、図１の（ａ）に示すように、複数のトランジスタ等からなる第１のデバイス部１が形成された第１の基板２と、複数のトランジスタ等からなる第２のデバイス部３が形成された第２の基板４とを、図１の（ｂ）に示すように、積層してなる半導体集積回路等の多層半導体デバイスＳＤである。

上記第１の基板２は、例えばＳｉ（シリコン）基板であって、内部に第１のデバイス部１が形成されていると共に第１のデバイス部１に接続された第１の貫通配線５が表裏に貫通して形成されている。この第１の貫通配線５の一端は、内側表面に露出しており、先端にハンダ等の導電性材料からなる第１のバンプ電極（第１のデバイス部の電極）６が形成されている。また、第１の基板２には、その外側表面に第１の貫通配線５の他端に接続された第１の表面配線７が形成されている。さらに、この第１の基板２には、その内側表面に第１のバンプ電極６の周囲を包囲した矩形枠状の第１の封止接合材８が形成されている。

また、上記第２の基板４は、第１の基板２と同様に、例えばＳｉ基板であって、内部に第２のデバイス部３が形成されていると共に第２のデバイス部３に接続された第２の貫通配線９が表裏に貫通して形成されている。この第２の貫通配線９の一端は、内側表面に露出しており、先端にハンダ等の導電性材料からなる第２のバンプ電極（第２のデバイス部の電極）１０が形成されている。また、第２の基板４には、その外側表面に第２の貫通配線９の他端に接続された第２の表面配線１１が形成されている。さらに、この第２の基板４には、その内側表面に第２のバンプ電極１０の周囲を包囲した矩形枠状の第２の封止接合材１２が上記第１の封止接合材８の位置に対応して形成されている。
上記第１及び第２の封止接合材８、１２は、第１及び第２のバンプ電極６、１０よりも剛性の高い材料、例えばＳｉで形成されている。

上記第２の基板４は、第１のバンプ電極６に第２のバンプ電極１０を接合させた状態で第１の基板２上に接合されている。また、互いに対向配置された第１の封止接合材８と第２の封止接合材１２とが接合されて、第１の基板２と第２の基板４とが積層状態とされている。すなわち、第１の封止接合材８及び第２の封止接合材１２は、第１の基板２と第２の基板４との間に介在してこれらを接合し、接合状態の第１のバンプ電極６と第２のバンプ電極１０とを包囲した状態で内部の空間を気密状態に封止している。第１の封止接合材８及び第２の封止接合材１２で封止した内部の空間は、真空状態又はＡｒ（アルゴン）等の不活性ガスが充填された状態とされている。

次に、本実施形態の多層半導体デバイスＳＤの製造方法について、図２から図４を参照して説明する。

まず、図２の（ａ）に示すように、トランジスタ等の第１のデバイス部１が形成された第１のＳｉウェーハ１３の表面に、第１のデバイス部１の層間接続端子としてハンダ等で第１のバンプ電極６を形成する。同様に、トランジスタ等の第２のデバイス部３が形成された第２のＳｉウェーハ１４の表面に、第２のデバイス部３の層間接続端子としてハンダ等で第２のバンプ電極１０を形成する。これらの第１のバンプ電極６及び第２のバンプ電極１０は、それぞれ予め第１のＳｉウェーハ１３及び第２のＳｉウェーハ１４に形成された第１の貫通配線５（図示しない）の一端及び第２の貫通配線９（図示しない）の一端に形成される。

これらの第１のバンプ電極６及び第２のバンプ電極１０は、次に形成する第１の封止接合材８及び第２の封止接合材１２の高さよりも若干高く形成しておく。
なお、図示はしないが第１のＳｉウェーハ１３及び第２のＳｉウェーハ１４には、第１のバンプ電極６及び第２のバンプ電極１０と反対の表面に、それぞれ第１の表面配線７及び第２の表面配線１１を予め形成しておく。

次に、図２の（ｂ）に示すように、第１のＳｉウェーハ１３及び第２のＳｉウェーハ１４の表面上にＳｉ膜１４をＣＶＤ等により所定厚さで成膜する。さらに、Ｓｉ膜１４の表面をＣＭＰ（Chemical Mechanical Polishing:化学的機械的研磨）により平坦化した後に、図２（ｃ）に示すように、マスクＭにより第１のバンプ電極６及び第２のバンプ電極１０を包囲する矩形枠状のパターンを施す。次に、図３の（ａ）に示すように、マスキングされていないＳｉ膜１４の不要部分をエッチングにより除去し、矩形枠状に第１の封止接合材８及び第２の封止接合材１２をそれぞれ第１のＳｉウェーハ１３及び第２のＳｉウェーハ１４の表面上に形成する。

次に、第１のＳｉウェーハ１３と第２のＳｉウェーハ１４とを対向させて位置決めすると共に、図３の（ｂ）に示すように、第１の封止接合材８と第２の封止接合材１２とを真空中又はＡｒ等の不活性ガス雰囲気中で互いに圧接して常温接合により接合を行う。この際、第１の封止接合材８と第２の封止接合材１２との接合と同時に、第１のバンプ電極６と第２のバンプ電極１０との接合が行われる。また、接合された第１の封止接合材８と第２の封止接合材１２とにより、真空状態又は不活性ガスが充填された状態で内部の空間が気密状態に封止される。なお、図３の（ｂ）では、わかり易くするために第２のＳｉウェーハ１４を図示していない。このように、第１の封止接合材８及び第２の封止接合材１２は、内部空間の気密を維持するガスバリアとして機能すると共に、第１のＳｉウェーハ１３と第２のＳｉウェーハ１４との接合を強固に保つ接合部材として機能する。

なお、常温接合を行う場合は、接合面となる第１の封止接合材８の端面及び第２の封止接合材１２の端面をそれぞれ活性化処理する。
すなわち、通常、接合面の表面には、大気中の酸素等との反応による酸化膜やフォトリソグラフィ工程中のエッチング材料の残渣やその他の不純物が存在する。そこで、高真空中において、中性原子ビーム、イオンビーム等を接合面表面に照射し、これらの不純物を接合面表面から排除して、接合面表面を清浄にする。さらに、同時に、接合面表面にダングリングボンドが存在する状態、つまり、接合面表面が活性化された状態にする。

この活性化された状態で、第１の封止接合材８の端面と第２の封止接合材１２の端面とを互いに圧接して常温接合させる。この常温接合は、接合面同士が互いのダングリングボンド同士で結合を行うことになり、強い結合強度を得ることができると共に、室温において接合可能であるため、熱による歪みがなく、高精度かつ高効率な生産性の良好な接合法である。

また、第１のバンプ電極６と第２のバンプ電極１０とは、第１の封止接合材８及び第２の封止接合材１２よりも若干高く形成されていると共に、第１の封止接合材８及び第２の封止接合材１２よりも低剛性の導電性材料、すなわち第１の封止接合材８及び第２の封止接合材１２に比べて柔らかく展性に富む導電性材料で形成されている。このため、図４の（ａ）に示すように、第１の封止接合材８と第２の封止接合材１２との接合時に、第１のバンプ電極６と第２のバンプ電極１０とが荷重で変形して圧着され、確実な接合状態が得られる。

このようにウェーハ単位で相互に接合及び封止を行った後、図３の（ｂ）に示すダイシングラインＤに沿ってダイシングすることにより、接合されて積層状態の第１のＳｉウェーハ１３及び第２のＳｉウェーハ１４を、図３の（ｃ）に示すように、第１の基板２と第２の基板４とが接合された多層半導体デバイスＳＤに分離切断することで、単体の多層半導体デバイスＳＤを得ることができる。

本実施形態では、接合された第１の封止接合材８及び第２の封止接合材１２によって、第１の基板２と第２の基板４との接合及び内部空間の気密封止がなされることにより、第１の基板２と第２の基板４との接合強度が高まると共に、外部からの腐食性ガス等の侵入による内部の汚染・変質を防ぐことができる。
また、第１の基板２となる第１のＳｉウェーハ１３と第２の基板４となる第２のＳｉウェーハ１４とを積層する際に、同時に第１の封止接合材８及び第２の封止接合材１２で封止を行うため、封止工程を別個に必要とせず、タクトの低下を回避し、高い生産性を得ることができる。そして、荷重を伴う接合の場合、第１の封止接合材８及び第２の封止接合材１２は、荷重を支えて内部構造を保護する支持材としての機能も担っている。

さらに、第１の封止接合材８及び第２の封止接合材１２で包囲された内部空間が、真空状態又は不活性ガス充填状態とされるので、当該内部空間内の雰囲気ガスに起因する汚染や変質を抑制することができる。
また、常温接合により第１の封止接合材８と第２の封止接合材１２との接合を行うので、熱負荷による第１のデバイス部１及び第２のデバイス部３へのダメージ等を防ぐことができる。

なお、本発明の技術範囲は上記各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。

例えば、本実施形態では、第１のバンプ電極６と第２のバンプ電極１０とを圧着して接合させているが、図４の（ｂ）に示すように、第１の貫通配線５及び第２の貫通配線９の一端にこれらのバンプ電極を形成せず、第１の貫通配線５及び第２の貫通配線９の一端を第１のＳｉウェーハ１３及び第２のＳｉウェーハ１４の内側表面から突出させ、互いに突き合わせて常温接合により接合させても構わない。この場合も、第１のバンプ電極６及び第２のバンプ電極１０と同様に、第１の封止接合材８及び第２の封止接合材１２よりも若干高く第１の貫通配線５及び第２の貫通配線９の一端を突出させると共に、第１の封止接合材８及び第２の封止接合材１２よりも低剛性の導電性材料で形成する。これにより、圧接時に第１の貫通配線５と第２の貫通配線９と一端が互いに変形して圧着し、確実な電極接合を得ることができる。
また、上記実施形態では、第１の封止接合材８及び第２の封止接合材１２とを第１のＳｉウェーハ１３及び第２のＳｉウェーハ１４に接合して設けているが、他のバリエーションとして、デバイス形成の前に、所定領域を予めエッチング等により壁部に囲まれた凹部としておき、該凹部内にデバイスを形成した後に、壁部を用いて封止する方法で構成しても構わない。この場合、壁部が、ウェーハ（基板）に一体に形成された封止接合材として機能するので、別個に封止接合材を作製しておく必要が無く、部材点数の低減等により、より低コスト化を図ることが可能になる。

また、第１の封止接合材８及び第２の封止接合材１２をＳｉで形成したが、他の材料で形成しても構わない。例えば、ＳｉＯ₂等の絶縁性材料やＡｌ等の金属材料でも良い。なお、上述した理由により、第１のバンプ電極６及び第２のバンプ電極１０よりも高い剛性を有する材料が好ましい。
また、第１の基板２に形成した第１の封止接合材８と第２の基板４に形成した第２の封止接合材１２とを突き合わせて接合を行っているが、第１の基板２又は第２の基板４の一方に、封止に必要な高さに設定した封止接合材を一つだけ形成しておき、これを他方の基板の表面に接合しても構わない。
さらに、本実施形態の製造方法では、ウェーハ単位で接合してダイシングにより単体の多層半導体デバイスＳＤを得ているが、単体の第１の基板２と第２の基板４とを接合して単体の多層半導体デバイスＳＤを製造しても構わない。

また、隣接する第１の封止接合材８と第２の封止接合材１２との間でダイシングしたが、図５に示すように、ウェーハ状態では隣接する多層半導体デバイスＳＤで一つの第１の封止接合材８及び第２の封止接合材１２を共用し、ダイシングでこの第１の封止接合材８及び第２の封止接合材１２からなる封止接合材を２つに切り離して分割しても構わない。この場合、ダイシングにより個々の多層半導体デバイスＳＤに切り離されて分割された第１の封止接合材８及び第２の封止接合材１２は、内部空間の気密状態を確保・維持するのに十分な幅になるように設定される。

また、本実施形態では、第１の基板２及び第２の基板４とを接合して積層しているが、２つの基板に限らず、３つ以上の基板を同様にして接合し積層した多層半導体デバイスに適用しても構わない。この場合、互いに対向して接合し合う基板同士は、それぞれ第１の基板２及び第２の基板４と同様に、第１の封止接合材８及び第２の封止接合材１２に対応した同様の封止接合材が形成されることは言うまでもない。

本発明に係る一実施形態の半導体装置の製造方法を示す接合前後の断面図である。 本実施形態の半導体装置の製造工程において、バンプ電極形成工程からマスキング工程までを工程順に示す要部の斜視図である。 本実施形態の半導体装置の製造工程において、封止接合材形成工程からダイシング後までを工程順に示す要部の斜視図である。 本実施形態の半導体装置の製造工程において、バンプ電極の接合状態及び貫通配線の接合状態を示す要部の断面図である。 本実施形態の半導体装置の製造工程において、ダイシング工程の他の例を示す断面図である。

符号の説明

１…第１のデバイス部、２…第１の基板、３…第２のデバイス部、４…第２の基板、６…第１のバンプ電極（第１のデバイス部の電極）、８…第１の封止接合材、１０…第２のバンプ電極（第２のデバイス部の電極）、１２…第２の封止接合材、１３…第１のＳｉウェーハ、１４…第２のＳｉウェーハ、ＳＤ…多層半導体デバイス

Claims (6)

1. 第１のデバイス部を有し前記第１のデバイス部の電極が表面に形成された第１の基板と、
   第２のデバイス部を有し前記第２のデバイス部の電極が表面に形成されていると共に前記第１のデバイス部の電極と前記第２のデバイス部の電極とを接合させた状態で前記第１の基板上に積層された第２の基板と、
   接合状態の前記第１のデバイス部の電極と前記第２のデバイス部の電極とを包囲した状態で前記第１の基板と前記第２の基板との間に介在してこれらを接合し、内部の空間を気密状態に封止する封止接合材と、を備えていることを特徴とする半導体装置。
2. 前記封止接合材で封止した内部の空間が、真空状態又は不活性ガスが充填された状態であることを特徴とする請求項１に記載の半導体装置。
3. 第１のデバイス部を有し前記第１のデバイス部の電極を表面に形成した第１の基板を作製する工程と、
   第２のデバイス部を有し前記第２のデバイス部の電極を表面に形成した第２の基板を作製する工程と、
   前記第１のデバイス部の電極と前記第２のデバイス部の電極とを接合させて前記第１の基板上に前記第２の基板を積層する工程と、を備え、
   前記接合時に前記第１のデバイス部の電極及び前記第２のデバイス部の電極を包囲した状態で前記第１の基板と前記第２の基板との間に介在してこれらを接合し、内部を気密状態に封止する封止接合材を、前記第１の基板及び前記第２の基板の少なくとも一方に形成しておくことを特徴とする半導体装置の製造方法。
4. 前記封止接合材の接合を、真空中又は不活性ガス中で行うことを特徴とする請求項３に記載の半導体装置の製造方法。
5. 前記封止接合材の接合を、常温接合で行うことを特徴とする請求項３又は４に記載の半導体装置の製造方法。
6. 前記第１のデバイス部の電極及び前記第２のデバイス部の電極の少なくとも一方を前記封止接合材よりも低剛性の導電性材料でかつ突出した高さで形成し、
   前記第１の基板と前記第２の基板とを圧接して前記積層を行うことを特徴とする請求項３から５のいずれか一項に記載の半導体装置の製造方法。

Images