JP2013138239A - 積層型集積回路の腐食制御 - Google Patents
積層型集積回路の腐食制御 Download PDFInfo
- Publication number
- JP2013138239A JP2013138239A JP2013034604A JP2013034604A JP2013138239A JP 2013138239 A JP2013138239 A JP 2013138239A JP 2013034604 A JP2013034604 A JP 2013034604A JP 2013034604 A JP2013034604 A JP 2013034604A JP 2013138239 A JP2013138239 A JP 2013138239A
- Authority
- JP
- Japan
- Prior art keywords
- die
- stacked
- environment
- layers
- dies
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007797 corrosion Effects 0.000 title description 9
- 238000005260 corrosion Methods 0.000 title description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 14
- 230000002093 peripheral effect Effects 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 8
- 229910052786 argon Inorganic materials 0.000 claims abstract description 7
- 239000011261 inert gas Substances 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 47
- 238000007789 sealing Methods 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 230000007613 environmental effect Effects 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 8
- 230000009972 noncorrosive effect Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 6
- 229910001882 dioxygen Inorganic materials 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 239000008393 encapsulating agent Substances 0.000 claims description 2
- 239000007800 oxidant agent Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 58
- 230000008569 process Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Abstract
【解決手段】2つのレイヤ101,102が互いに近接して配置された時、2つのレイヤ101,102の表面の境界にギャップ120が形成される。このギャップ120は、レイヤ間の周辺封止部110,113によって区画される。一実施形態では、ギャップ120内に真空が形成され、これによってギャップ120内の腐食性の環境を低減する。別の実施形態では、このギャップ120は、アルゴンのような不活性ガスにより充填される。
【選択図】図1B
Description
以下に、本願の出願当初の特許請求の範囲を付記する。
[1]互いにその表面に沿って接着され、それぞれが少なくとも一つのアクティブ素子を備える第1及び第2の層(tiers)と、
前記表面のうちの接着された一つの周辺縁部を取り囲む環境封止部と
を備える積層型半導体デバイス。
[2]前記封止部によって区画された領域内で、前記接着された表面間に実質的に非腐食性の環境を更に備える、[1]の構造。
[3]前記実質的に非腐食性の環境は、不活性ガスを備える、[2]の構造。
[4]前記実質的に非腐食性の環境は、低減された気圧を有する、[2]の構造。
[5]前記封止部の外縁部に形成された環境保護シールドを更に備える、[2]の構造。
[6]前記保護シールドは、コンフォーマル(conformal)PECVD(プラズマ励起化学気相堆積)膜で形成される、[5]の構造。
[7]前記層は、ダイ(die)である、[2]の構造。
[8]前記第1の層はダイ(die)であり、前記第2の層はウェハである、[2]の構造。
[9]積層型半導体デバイスを組み立てる方法であって、前記方法は、
前記半導体デバイスの隣接する層(tiers)の表面を、接着のために接続することと、
前記隣接する層の前記表面間に、制御された環境を生成することと、
前記表面が接着された後、前記制御された環境を維持することとを備える方法。
[10]前記生成することは、低い気圧を生成すること、を備える[9]の方法。
[11]前記維持することは、
前記表面が接着されるよりも前に、前記表面の各々上の材料から構成された少なくとも一つの周辺封止部を設けること、を備える[9]の方法。
[12]前記維持することは、
前記周辺封止部の外縁部上に保護膜を堆積すること、を備える[11]の方法。
[13]前記生成することは、
前記表面間に非酸素ガスを加えること、を備える[9]の方法。
[14]前記ガスは、アルゴン、窒素、及びこれらを含むガス(フォーミングガス:forming gas)のリストから選択される、[13]の方法。
[15]その上にIC素子を有し、前記素子が形成される少なくとも一つの表面を有する第1のダイ(die)と、
その上にIC素子を有し、前記素子が形成される少なくとも一つの表面を有する第2のダイと、
前記ダイのそれぞれの前記表面上に形成された少なくとも一つの封止素子と
を備え、前記ダイの前記表面は、前記封止素子が、前記IC素子の少なくともいくつかの周囲の環境(environment)を封止するように一体化されるように、共に接着される、積層型ICデバイス。
[16]前記封止された環境内に、選択的に形成された環境(atmosphere)を更に備える、[15]の積層型ICデバイス。
[17]前記形成された環境は、改良された雰囲気(ambient atmosphere)である、[16]の積層型ICデバイス。
[18]前記選択的に形成された環境は、低い気圧、及び非酸素ガスのリストから選択される、[16]の積層型ICデバイス。
[19]前記封止素子内に前記生成された環境を維持するように、前記封止素子に関して位置付けられた封入材料を更に備える、[16]の積層型ICデバイス。
[20]前記封止素子は、前記封止された環境の周囲を取り囲むように設けられた金属部を備える、[17]の積層型ICデバイス。
[21]積層型ICデバイスを組み立てる方法であって、前記方法は、
第1のダイ(die)を、第2のダイとの関係で位置合わせすることと、
前記第1のダイの表面と前記第2のダイの表面との間に、制御された環境を確立することと、
前記積層型ICデバイスを形成するために、前記第1及び第2のダイを接着することとを備える方法。
[22]前記接着された積層型ICデバイスに、環境バリアを付加すること、を更に備える[21]の方法。
[23]前記確立することは、
前記ダイに形成された対を為す素子(mated elements)によって、前記各表面間に、封止された空洞を形成すること、を備える[22]の方法。
[24]前記確立することは、
前記封止された空洞内の気圧を低減すること、を更に備える[23]の方法。
[25]前記確立することは、
前記封止された空洞内に非酸素ガスを注入すること、を更に備える[23]の方法。
[26]前記接着することは、前記第1及び第2のダイを共に加圧しつつ、前記ダイの温度を上昇させること、を備える[23]の方法。
[27]前記第2のダイは、そこに複数のダイを有するウェハ上に含まれる、[21]の方法。
Claims (27)
- 互いにその表面に沿って接着され、それぞれが少なくとも一つのアクティブ素子を備える第1及び第2ティア(tiers)と、
前記表面のうちの接着された一つの周辺縁部を取り囲む環境封止部と
を備える積層型半導体デバイス。 - 前記封止部によって区画された領域内で、前記接着された表面間に実質的に非腐食性の環境を更に備える、請求項1の構造。
- 前記実質的に非腐食性の環境は、不活性ガスを備える、請求項2の構造。
- 前記実質的に非腐食性の環境は、低減された気圧を有する、請求項2の構造。
- 前記封止部の外縁部に形成された環境保護シールドを更に備える、請求項2の構造。
- 前記保護シールドは、コンフォーマル(conformal)PECVD(プラズマ励起化学気相堆積)膜で形成される、請求項5の構造。
- 前記ティアは、ダイ(die)である、請求項2の構造。
- 前記第1ティアはダイ(die)であり、前記第2ティアはウェハである、請求項2の構造。
- 積層型半導体デバイスを組み立てる方法であって、前記方法は、
前記半導体デバイスの隣接するティア(tiers)の表面を、接着のために接続することと、
前記隣接するティアの前記表面間に、制御された環境を生成することと、
前記表面が接着された後、前記制御された環境を維持することと
を備える方法。 - 前記生成することは、低い気圧を生成すること、を備える請求項9の方法。
- 前記維持することは、
前記表面が接着されるよりも前に、前記表面の各々上の材料から構成された少なくとも一つの周辺封止部を設けること、を備える請求項9の方法。 - 前記維持することは、
前記周辺封止部の外縁部上に保護膜を堆積すること、を備える請求項11の方法。 - 前記生成することは、
前記表面間に非酸素ガスを加えること、を備える請求項9の方法。 - 前記ガスは、アルゴン、窒素、及びこれらを含むガス(フォーミングガス:forming gas)のリストから選択される、請求項13の方法。
- その上にIC素子を有し、前記素子が形成される少なくとも一つの表面を有する第1のダイ(die)と、
その上にIC素子を有し、前記素子が形成される少なくとも一つの表面を有する第2のダイと、
前記ダイのそれぞれの前記表面上に形成された少なくとも一つの封止素子と
を備え、前記ダイの前記表面は、前記封止素子が、前記IC素子の少なくともいくつかの周囲の環境(environment)を封止するように一体化されるように、共に接着される、積層型ICデバイス。 - 前記封止された環境内に、選択的に形成された環境(atmosphere)を更に備える、請求項15の積層型ICデバイス。
- 前記形成された環境は、改良された雰囲気(ambient atmosphere)である、請求項16の積層型ICデバイス。
- 前記選択的に形成された環境は、低い気圧、及び非酸素ガスのリストから選択される、請求項16の積層型ICデバイス。
- 前記封止素子内に前記生成された環境を維持するように、前記封止素子に関して位置付けられた封入材料を更に備える、請求項16の積層型ICデバイス。
- 前記封止素子は、前記封止された環境の周囲を取り囲むように設けられた金属部を備える、請求項17の積層型ICデバイス。
- 積層型ICデバイスを組み立てる方法であって、前記方法は、
第1のダイ(die)を、第2のダイとの関係で位置合わせすることと、
前記第1のダイの表面と前記第2のダイの表面との間に、制御された環境を確立することと、
前記積層型ICデバイスを形成するために、前記第1及び第2のダイを接着することと
を備える方法。 - 前記接着された積層型ICデバイスに、環境バリアを付加すること、を更に備える請求項21の方法。
- 前記確立することは、
前記ダイに形成された対を為す素子(mated elements)によって、前記各表面間に、封止された空洞を形成すること、を備える請求項22の方法。 - 前記確立することは、
前記封止された空洞内の気圧を低減すること、を更に備える請求項23の方法。 - 前記確立することは、
前記封止された空洞内に非酸素ガスを注入すること、を更に備える請求項23の方法。 - 前記接着することは、前記第1及び第2のダイを共に加圧しつつ、前記ダイの温度を上昇させること、を備える請求項23の方法。
- 前記第2のダイは、そこに複数のダイを有するウェハ上に含まれる、請求項21の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/192,514 | 2008-08-15 | ||
US12/192,514 US8618670B2 (en) | 2008-08-15 | 2008-08-15 | Corrosion control of stacked integrated circuits |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011523197A Division JP2012500477A (ja) | 2008-08-15 | 2009-08-14 | 積層型集積回路の腐食制御 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013138239A true JP2013138239A (ja) | 2013-07-11 |
JP5619934B2 JP5619934B2 (ja) | 2014-11-05 |
Family
ID=41130329
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011523197A Pending JP2012500477A (ja) | 2008-08-15 | 2009-08-14 | 積層型集積回路の腐食制御 |
JP2013034604A Active JP5619934B2 (ja) | 2008-08-15 | 2013-02-25 | 積層型集積回路の腐食制御 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011523197A Pending JP2012500477A (ja) | 2008-08-15 | 2009-08-14 | 積層型集積回路の腐食制御 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8618670B2 (ja) |
EP (1) | EP2327092A1 (ja) |
JP (2) | JP2012500477A (ja) |
KR (1) | KR101191229B1 (ja) |
CN (2) | CN105206603A (ja) |
TW (1) | TW201021193A (ja) |
WO (1) | WO2010019889A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG177817A1 (en) * | 2010-07-19 | 2012-02-28 | Soitec Silicon On Insulator | Temporary semiconductor structure bonding methods and related bonded semiconductor structures |
JP2013098514A (ja) * | 2011-11-07 | 2013-05-20 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置、電子機器 |
JP5984912B2 (ja) * | 2012-03-23 | 2016-09-06 | オリンパス株式会社 | 積層型半導体の製造方法 |
US9343369B2 (en) * | 2014-05-19 | 2016-05-17 | Qualcomm Incorporated | Three dimensional (3D) integrated circuits (ICs) (3DICs) and related systems |
DE102017118899B4 (de) | 2016-12-15 | 2020-06-18 | Taiwan Semiconductor Manufacturing Co. Ltd. | Dichtungsringstrukturen und Verfahren zu ihrer Herstellung |
US10453832B2 (en) * | 2016-12-15 | 2019-10-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal ring structures and methods of forming same |
US10199356B2 (en) | 2017-02-24 | 2019-02-05 | Micron Technology, Inc. | Semiconductor device assembles with electrically functional heat transfer structures |
US10163974B2 (en) | 2017-05-17 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming absorption enhancement structure for image sensor |
US10438980B2 (en) | 2017-05-31 | 2019-10-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor with a high absorption layer |
US10090282B1 (en) * | 2017-06-13 | 2018-10-02 | Micron Technology, Inc. | Semiconductor device assemblies with lids including circuit elements |
US10559563B2 (en) | 2017-06-26 | 2020-02-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing monolithic three-dimensional (3D) integrated circuits |
CN112164688B (zh) * | 2017-07-21 | 2023-06-13 | 联华电子股份有限公司 | 芯片堆叠结构及管芯堆叠结构的制造方法 |
JP7450546B2 (ja) | 2018-10-24 | 2024-03-15 | ソニーセミコンダクタソリューションズ株式会社 | インダクタ素子及び半導体装置、撮像装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5988864A (ja) * | 1982-11-12 | 1984-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH0637143A (ja) * | 1992-07-15 | 1994-02-10 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JPH1167820A (ja) * | 1997-08-08 | 1999-03-09 | Denso Corp | 半導体装置及びその製造方法 |
JP2004207674A (ja) * | 2002-10-30 | 2004-07-22 | Kyocera Corp | 電子部品装置の製造方法 |
JP2006186091A (ja) * | 2004-12-27 | 2006-07-13 | Mitsubishi Heavy Ind Ltd | 半導体装置及びその製造方法 |
JP2007512707A (ja) * | 2003-11-26 | 2007-05-17 | アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド | 基板間においてプレスされるコンプライアント素子を有するデバイス |
JP2007149816A (ja) * | 2005-11-25 | 2007-06-14 | Seiko Epson Corp | 電子部品及びその製造方法、並びに電子機器 |
JP2008112835A (ja) * | 2006-10-30 | 2008-05-15 | Sony Corp | Wlp(ウェハレベルパッケージ)およびその製造方法、wlpを内蔵した電子機器、ならびに気密封止方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1226966A (en) * | 1985-09-10 | 1987-09-15 | Gabriel Marcantonio | Integrated circuit chip package |
US5270574A (en) * | 1991-08-01 | 1993-12-14 | Texas Instruments Incorporated | Vacuum micro-chamber for encapsulating a microelectronics device |
US5578874A (en) * | 1994-06-14 | 1996-11-26 | Hughes Aircraft Company | Hermetically self-sealing flip chip |
JPH09205070A (ja) | 1996-01-25 | 1997-08-05 | Sony Corp | プラズマcvd方法、およびこれにより形成された金属膜を有する半導体装置 |
DE69736630D1 (de) * | 1997-06-19 | 2006-10-19 | St Microelectronics Srl | Hermetisch abgeschlossener Sensor mit beweglicher Mikrostruktur |
TW412853B (en) * | 1997-10-17 | 2000-11-21 | Taiwan Semiconductor Mfg | Plug manufacturing |
EP0951068A1 (en) | 1998-04-17 | 1999-10-20 | Interuniversitair Micro-Elektronica Centrum Vzw | Method of fabrication of a microstructure having an inside cavity |
JP3303791B2 (ja) * | 1998-09-02 | 2002-07-22 | 株式会社村田製作所 | 電子部品の製造方法 |
KR20030023613A (ko) | 2000-02-02 | 2003-03-19 | 레이던 컴퍼니 | 집적회로 컴포넌트를 구비하는 마이크로전기기계 시스템의진공 패키징 방법 및 진공 패키지 |
US6521477B1 (en) | 2000-02-02 | 2003-02-18 | Raytheon Company | Vacuum package fabrication of integrated circuit components |
US6661085B2 (en) | 2002-02-06 | 2003-12-09 | Intel Corporation | Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack |
TW546794B (en) | 2002-05-17 | 2003-08-11 | Advanced Semiconductor Eng | Multichip wafer-level package and method for manufacturing the same |
US7154206B2 (en) * | 2002-07-31 | 2006-12-26 | Kyocera Corporation | Surface acoustic wave device and method for manufacturing same |
JP4000045B2 (ja) | 2002-10-30 | 2007-10-31 | 京セラ株式会社 | 弾性表面波装置及びその製造方法 |
JP3905041B2 (ja) * | 2003-01-07 | 2007-04-18 | 株式会社日立製作所 | 電子デバイスおよびその製造方法 |
DE10300711B4 (de) * | 2003-01-10 | 2007-10-04 | Infineon Technologies Ag | Verfahren zur Passivierung eines Halbleiterchipstapels |
US20040259325A1 (en) | 2003-06-19 | 2004-12-23 | Qing Gan | Wafer level chip scale hermetic package |
JP4095049B2 (ja) | 2004-08-30 | 2008-06-04 | シャープ株式会社 | 電極気密封止を用いた高信頼性半導体装置 |
JP4057017B2 (ja) * | 2005-01-31 | 2008-03-05 | 富士通株式会社 | 電子装置及びその製造方法 |
US7295029B2 (en) | 2005-03-24 | 2007-11-13 | Memsic, Inc. | Chip-scale package for integrated circuits |
JP4744213B2 (ja) | 2005-07-11 | 2011-08-10 | 日本電波工業株式会社 | 電子部品の製造方法 |
JP4834369B2 (ja) * | 2005-10-07 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7750488B2 (en) | 2006-07-10 | 2010-07-06 | Tezzaron Semiconductor, Inc. | Method for bonding wafers to produce stacked integrated circuits |
-
2008
- 2008-08-15 US US12/192,514 patent/US8618670B2/en active Active
-
2009
- 2009-08-14 EP EP09791539A patent/EP2327092A1/en not_active Withdrawn
- 2009-08-14 WO PCT/US2009/053895 patent/WO2010019889A1/en active Application Filing
- 2009-08-14 JP JP2011523197A patent/JP2012500477A/ja active Pending
- 2009-08-14 CN CN201510640174.9A patent/CN105206603A/zh active Pending
- 2009-08-14 KR KR1020117006044A patent/KR101191229B1/ko active IP Right Grant
- 2009-08-14 CN CN200980129048XA patent/CN102105979A/zh active Pending
- 2009-08-14 TW TW098127471A patent/TW201021193A/zh unknown
-
2013
- 2013-02-25 JP JP2013034604A patent/JP5619934B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5988864A (ja) * | 1982-11-12 | 1984-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH0637143A (ja) * | 1992-07-15 | 1994-02-10 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JPH1167820A (ja) * | 1997-08-08 | 1999-03-09 | Denso Corp | 半導体装置及びその製造方法 |
JP2004207674A (ja) * | 2002-10-30 | 2004-07-22 | Kyocera Corp | 電子部品装置の製造方法 |
JP2007512707A (ja) * | 2003-11-26 | 2007-05-17 | アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド | 基板間においてプレスされるコンプライアント素子を有するデバイス |
JP2006186091A (ja) * | 2004-12-27 | 2006-07-13 | Mitsubishi Heavy Ind Ltd | 半導体装置及びその製造方法 |
JP2007149816A (ja) * | 2005-11-25 | 2007-06-14 | Seiko Epson Corp | 電子部品及びその製造方法、並びに電子機器 |
JP2008112835A (ja) * | 2006-10-30 | 2008-05-15 | Sony Corp | Wlp(ウェハレベルパッケージ)およびその製造方法、wlpを内蔵した電子機器、ならびに気密封止方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105206603A (zh) | 2015-12-30 |
TW201021193A (en) | 2010-06-01 |
CN102105979A (zh) | 2011-06-22 |
US8618670B2 (en) | 2013-12-31 |
JP5619934B2 (ja) | 2014-11-05 |
KR20110050518A (ko) | 2011-05-13 |
JP2012500477A (ja) | 2012-01-05 |
EP2327092A1 (en) | 2011-06-01 |
WO2010019889A1 (en) | 2010-02-18 |
KR101191229B1 (ko) | 2012-10-15 |
US20100038801A1 (en) | 2010-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5619934B2 (ja) | 積層型集積回路の腐食制御 | |
US11417576B2 (en) | Seal for microelectronic assembly | |
US9502396B2 (en) | Air trench in packages incorporating hybrid bonding | |
KR101403110B1 (ko) | 반도체 웨이퍼를 위한 3차원 집적 회로 구조물 및 하이브리드 접합 방법 | |
TWI357115B (en) | Device having a compliant element pressed between | |
CN101295691A (zh) | 半导体封装结构 | |
JP4354398B2 (ja) | 半導体装置及びその製造方法 | |
CN105174195A (zh) | 一种腔体mems器件的晶圆级封装结构及封装方法 | |
CN102190277A (zh) | 电极结构及具有该电极结构的微型设备用封装 | |
TWI553788B (zh) | Modified composite wafer carrier structure | |
JP6445109B2 (ja) | 光電素子パッケージ構造及び光電チップをパッケージ化する方法 | |
CN109075127A (zh) | 贯通孔的密封结构及密封方法、以及用于将贯通孔密封的转印基板 | |
JP5349189B2 (ja) | 電子部品装置の製造方法及び治具 | |
TW202403990A (zh) | 具有散熱結構的半導體結構 | |
KR101530922B1 (ko) | Ge 박막을 이용한 웨이퍼 레벨 패키지의 제조방법과 이에 의해 제조된 웨이퍼 레벨 패키지 | |
TW201332047A (zh) | 晶片三維構裝方法 | |
JP2012160761A (ja) | 半導体装置 | |
JP2021034607A (ja) | 熱電変換デバイスおよび製造方法 | |
JP2004247508A (ja) | ハーメチックシールカバーおよびその製造方法 | |
JP2003309199A (ja) | ハーメチックシールカバーの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131127 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131202 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131227 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140917 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5619934 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |