TWI553788B - Modified composite wafer carrier structure - Google Patents

Modified composite wafer carrier structure Download PDF

Info

Publication number
TWI553788B
TWI553788B TW103139472A TW103139472A TWI553788B TW I553788 B TWI553788 B TW I553788B TW 103139472 A TW103139472 A TW 103139472A TW 103139472 A TW103139472 A TW 103139472A TW I553788 B TWI553788 B TW I553788B
Authority
TW
Taiwan
Prior art keywords
substrate
flip
electrical contact
conductor
carrier
Prior art date
Application number
TW103139472A
Other languages
English (en)
Other versions
TW201618241A (zh
Inventor
ding-hao Lin
Qiao-Zheng Zhang
yi-nong Lin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to TW103139472A priority Critical patent/TWI553788B/zh
Publication of TW201618241A publication Critical patent/TW201618241A/zh
Application granted granted Critical
Publication of TWI553788B publication Critical patent/TWI553788B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Description

改良覆晶晶片級封裝之複合式載板結構
本發明係有關一種改良覆晶晶片級封裝之複合式載板結構，係將載板與基板之間的絕緣膜改良成異方性導電膠膜或類似結構之材料，並以異方性導電膠膜內所具有之導電粒子取代絕緣膜上加工之複數導通開口，不僅可避免各導通開口經機械加工所產生間距與大小的誤差，也可避免人工以各導通開口對位第二電極墊與第二電性接觸墊之間的誤差。
按，圖1A~圖1D所示之覆晶晶片級封裝(Flip chip-Chip scale package,FC-CSP)之複合式載板結構，係為本公司之台灣申請案號102121661(美國申請案號13/938,335)且尚未公開，乃為三次元封裝技術，朝向高功率、高密度、輕薄微小化來符合通訊產品之需求，亦可為疊接封裝件(Package on Package,POP)的主要結構，可上承或下接其他封裝結構或印刷電路板，然而，基本上可分成載板流程及封裝流程的兩個階段。
如圖1A、圖1B所示之載板與基板結合前後之示意圖，其屬於載板流程：a)提供一載板20，該載板20其上表面設有複數第一電性接觸墊21及複數第二電性接觸墊22，該第二電性接觸墊22係環設於該第一電性接觸墊21周圍，又其下表面設有複數第三電性接觸墊23；b)提供一基板40，該基板設有複數貫穿的電性導通體41，該電性導通體41上、下端裸露該基板之上、下表面，且該電性導通體41上、下端係 分別電性連接一第一電極墊42之下表面與一第二電極墊43之上表面，且該基板40挖開一貫穿開口之覆晶區域44，並提供一絕緣膜30A之上表面貼合於其下表面，再者，該第二電極墊43之下表面相對於該第二電性接觸墊22的位置，而使該第二電性接觸墊22電性連接該第二電極墊43之下表面，又該第一電性接觸墊21相對於該覆晶區域44的位置，而使該第一電性接觸墊21位於該覆晶區域44內，形成該絕緣膜30A(Non-conductive Film,NCF)之下表面結合該載板20之上表面，即可完成複合式載板結構。
如圖1C、圖1D所示之封裝成型之示意圖，其以複合式載板結構進行覆晶晶片級封裝，以下為封裝流程：c)提供至少一晶片50，該晶片50具有相對之主動及非主動表面51、52，並於該主動表面51設有複數凸塊53，該凸塊53接合該第一電性接觸墊21，再將一封膠材料60填入於該覆晶區域44與該晶片50之間的間隙，使該晶片50能固定於該覆晶區域44內，形成該非主動表面52呈裸露狀態，並提供錫球B黏著於該第三電性接觸墊23。
承上，當該晶片50經由封裝流程的熱壓，則使該覆晶區域44內產生熱，透過該低熱膨脹係數的基板40能承受熱傳導所造成的熱應力，即可避免熱傳導集中於該載板20產生熱膨脹，且該基板40、絕緣膜30A及載板20複合結構強度也能承受熱應力，同時，該覆晶區域44上方為開放區域能加速熱對流，如此一來，該晶片50覆於該載板20時，透過良好熱傳導、熱對流，亦可使該載板20於封裝流程所產生的熱能迅速消除，即可解決熱應力造成該載板20上、下彎翹的熱應變問題。不易使薄型之載板於支撐時造成彎翹問題，進而具有薄型化、提升機械強度、強化散熱及減少彎翹之功效。
惟查，該絕緣膜30A在該複合式載板結構的主要功能，在於使該基板40之下表面與該載板20之上表面呈絕緣不導電，但絕緣部分乃具有以下之問題：
(1).由於該絕緣膜30A需以機械加工完成複數導通開口(圖未示)之間距及大小，除了提升製程成本外，也會影響該第二電性接觸墊22與該第二電極墊43之間的接觸面積，或該基板40之下表面與該載板20之上表面之間的不接觸面積，換言之，若各該導通開口之間距及大小的誤差過大，則該接觸面積與該不接觸面積的誤差過大，將造成該基板40之下表面與該載板20之上表面之間難以絕緣。
(2).由於該絕緣膜30A貼合於該基板40與該載板20之間，需透過人工以各該導通開口對位於該第二電性接觸墊22與該第二電極墊43之間，除了浪費對位時間外，也會影響該第二電性接觸墊22與該第二電極墊43之間的接觸面積，或該基板40之下表面與該載板20之上表面之間的不接觸面積，換言之，若各該導通開口之對位的誤差過大，則該接觸面積與該不接觸面積的誤差過大，將造成該基板40之下表面與該載板20之上表面之間難以絕緣。是以，前述複合式載板結構，使仍有其未盡完善之處，尚有改進空間。
本發明之主要目的，係以異方性導電膠膜內所具有之導電粒子取代習用絕緣膜上加工之導通開口，用以解決先前技術各導通開口之間距、大小及對位的誤差之問題點，進而具有製程便捷及提升絕緣可靠性之功效增進。
為達上述目的，本發明之改良覆晶晶片級封裝之複合式載板結構，係包含：一載板，其上表面設有複數第一電性接觸墊及複數第二電性 接觸墊，該第二電性接觸墊係環設於該第一電性接觸墊周圍；一基板，其挖開一貫穿開口之覆晶區域，該覆晶區域的位置對應於該第一電性接觸墊的位置，且設有複數貫穿該基板之電性導通體，該電性導通體上、下端裸露該基板上、下表面，且該電性導通體上、下端係分別電性連接一第一電極墊之下表面與一第二電極墊之上表面，該第二電極墊之下表面的位置對應於該第二電性接觸墊之上表面的位置；以及一異方性導電膠膜，其內具有複數導電粒子，並預壓該異方性導電膠膜至該載板上後，再壓合該基板至該載板上，令該第二電極墊之下表面可擠壓對應之導電粒子爆裂至該第二電性接觸墊之上表面，形成高密度壓合區，使該第二電極墊與該第二電性接觸墊呈導電，且使該高密度壓合區以外的導電粒子形成未擠壓爆裂之膜層，使該基板之下表面與該載板之上表面呈絕緣不導電之構造。
依據前揭特徵，該異方性導電膠膜的厚度為30μm~40μm，其內各該導電粒子為直徑5μm的鎳金粒子，各該導電粒子之間的密度為2500~5000pcs/mm2，並以70℃~90℃、1MPa及1秒的製程參數預壓該異方性導電膠膜至該載板上後，再以150℃~220℃、2~4MPa及1~10秒的製程參數壓合該基板至該載板上，及各該第二電極墊之間距在50μm內，令該第二電極墊之下表面與該第二電性接觸墊之上表面之間可捕抓部分導電粒子的最少接觸面積為50000μm。
依據前揭特徵，該電性導通體可為通孔形狀；該通孔形狀亦可為對稱型錐台，其上、下端較寬；該基板具有一第一及第二層組合所成型；該電性導通體具有一盲孔形狀的上導體、埋孔形狀的中導體及盲孔形狀的下導體組合所成型，該上導體與中導體位於該第一層及該下導體位於該第二層；該電性導通體具有一盲孔形狀的第一導體、半通孔形狀 的第二導體組合所成型，該第一導體位於該第一層及該第二導體介於該第一及第二層。
依據前揭特徵，更可包括至少一晶片，其具有相對之主動及非主動表面，並於該主動表面設有複數凸塊，該凸塊之下表面可擠壓部份導電粒子爆裂至該第一電性接觸墊之上表面，使該凸塊與該第一電性接觸墊呈導電，再將一封膠材料填入於該覆晶區域與該晶片之間的間隙，使該晶片能固定於該覆晶區域內，形成該非主動表面呈裸露狀態。
藉助上揭技術手段，本發明將習用絕緣膜改良成該異方性導電膠膜，以該異方性導電膠膜內所具有之導電粒子取代習用絕緣膜上加工之導通開口，不僅可降低製程成本及製程時間，也可避免各導通開口之間距、大小及對位的誤差之問題，使該第二電性接觸墊與該第二電極墊之間的接觸面積，或該基板之下表面與該載板之上表面之間的不接觸面積零誤差，以提升該基板之下表面與該載板之上表面之間的絕緣可靠性。
20‧‧‧載板
21‧‧‧第一電性接觸墊
22‧‧‧第二電性接觸墊
23‧‧‧第三電性接觸墊
30B‧‧‧異方性導電膠膜
31B‧‧‧導電粒子
32B‧‧‧保護膜
40‧‧‧基板
401‧‧‧第一層
402‧‧‧第二層
41‧‧‧電性導通體
411‧‧‧上導體
412‧‧‧中導體
413‧‧‧下導體
41a‧‧‧第一導體
41b‧‧‧第二導體
42‧‧‧第一電極墊
43‧‧‧第二電極墊
44‧‧‧覆晶區域
50‧‧‧晶片
51‧‧‧主動表面
52‧‧‧非主動表面
53‧‧‧凸塊
60‧‧‧封膠材料
A‧‧‧高密度壓合區
B‧‧‧錫球
圖1A係習用載板與基板結合前之示意圖。
圖1B係習用載板與基板結合後之示意圖。
圖1C係習用封裝成型之示意圖。
圖1D係習用封裝成型熱傳導、熱對流之示意圖。
圖2A係本發明載板、異方性導電膠膜及基板結合前之示意圖。
圖2B係本發明異方性導電膠膜預壓至載板上之示意圖。
圖2C本發明基板壓合至載板上之示意圖。
圖2D本發明可行實施例之結構示意圖。
圖3A本發明異方性導電膠膜未壓合之示意圖。
圖3B本發明異方性導電膠膜已壓合之示意圖。
圖4係本發明又一可行實施例之結構示意圖。
圖5係本發明再一可行實施例之結構示意圖。
圖6係本發明另一可行實施例之結構示意圖。
首先，請參閱圖2A~圖2D及圖3A~圖3B所示，本發明改良覆晶晶片級封裝之複合式載板結構之較佳實施例包含：一載板20，其上表面設有複數第一電性接觸墊21及複數第二電性接觸墊22，該第二電性接觸墊22係環設於該第一電性接觸墊21周圍。
一基板40，其挖開一貫穿開口之覆晶區域44，該覆晶區域44的位置對應於該第一電性接觸墊21的位置，且設有複數貫穿該基板40之電性導通體41，該電性導通體41上、下端裸露該基板40上、下表面，且該電性導通體41上、下端係分別電性連接一第一電極墊42之下表面與一第二電極墊43之上表面，該第二電極墊43之下表面的位置對應於該第二電性接觸墊22之上表面的位置。
一異方性導電膠膜30B，其內具有複數導電粒子31B，並預壓該異方性導電膠膜30B至該載板20上後，再壓合該基板40至該載板20上，令該第二電極墊43之下表面可擠壓對應之導電粒子31B爆裂至該第二電性接觸墊22之上表面，形成高密度壓合區A，使該第二電極墊43與該第二電性接觸墊22呈導電，且使該高密度壓合區A以外的導電粒子31B形成未擠壓爆裂之膜層，使該基板40之下表面與該載板20之上表面呈絕緣不導電之構造，本實施例中，該異方性導電膠膜30B上貼合一保護膜32B，當預壓該異方性導電膠膜30B至該載板20上後，可將該保 護膜32B撕開，再壓合該基板40至該載板20上，但不以此為限。
經由上述該載板20、異方性導電膠膜30B及基板40堆疊形成複合式載板結構，在堆疊過程為了確保絕緣不導電，而設定最佳製程參數，如：該異方性導電膠膜30B的厚度為30μm~40μm，其內各該導電粒子31B為直徑5μm的鎳金粒子，各該導電粒子31B之間的密度為2500~5000pcs/mm2，並以70℃~90℃、1MPa及1秒的製程參數預壓該異方性導電膠膜30B至該載板20上後，再以150℃~220℃、2~4MPa及1~10秒的製程參數壓合該基板40至該載板20上，及各該第二電極墊43之間距在50μm內，令該第二電極墊43之下表面與該第二電性接觸墊22之上表面之間可捕抓部分導電粒子31B的最少接觸面積為50000μm。
承上，在一可行實施例中，提供複合式載板結構及配合基板40材料為低熱膨脹係數(Coefficient of thermal expansion,CTE)，亦可為碳纖維基板(Carbon Composite Substrate)或陶瓷基板(Ceramic Substrate)，使150um以下的薄型載板20經封裝流程而不易受到熱應力產生彎翹現象，該複合式載板結構之覆晶區域44植入一晶片50，其具有相對之主動及非主動表面51、52，並於該主動表面51設有複數凸塊53，該凸塊53之下表面可擠壓部份導電粒子31B爆裂至該第一電性接觸墊21之上表面，使該凸塊53與該第一電性接觸墊21呈導電，再將一封膠材料60填入於該覆晶區域44與該晶片50之間的間隙，使該晶片50能固定於該覆晶區域內44，形成該非主動表面52呈裸露狀態，並提供錫球B黏著於該第三接觸墊23。
承上，在一可行實施例中，該基板40為點矩陣板(Dot-Matrix Board)，但不僅能為單一層，更能利用不同材料呈現多層堆疊；該基 板40內部經由鑽頭、雷射加工可產生通孔、盲孔、埋孔、半通孔等形狀，再以電鍍方式將該電性導通體41填入於各該孔的形狀，且該電性導通體41可為銅結構，並呈現無空泡(void free)狀態，故該電性導通體41可為通孔形狀，也可利用盲孔、埋孔及半通孔的形狀進行不同的堆疊組合，如此一來，該電性導通體41與基板40能互配合而呈現不同的結構，但不以此為限。
如圖4所示之又一可行實施例結構示意圖，該電性導通體41的通孔形狀亦可為對稱型錐台，其上、下端較寬。
如圖5所示之再一可行實施例結構示意圖，該基板40具有一第一及第二層401、402組合所成型，該電性導通體41具有一盲孔形狀的上導體411、埋孔形狀的中導體412及盲孔形狀的下導體413組合所成型，該上導體411與中導體412位於該第一層401及該下導體413位於該第二層402。
如圖6所示之另一可行實施例結構示意圖，該電性導通體41具有一盲孔形狀的第一導體41a、半通孔形狀的第二導體41b組合所成型，該第一導體41a位於該第一層401及該第二導體41b介於該第一及第二層401、402，且該第一及第二層401、402總厚度大於250um，但不以此為限。
是以，本發明異方性導電膠膜30B取代習用絕緣膜30A後，仍保有習用複合式載板結構之薄型化、提升機械強度、強化散熱及減少彎翹等功效，同時，以該異方性導電膠膜30B內所具有之導電粒子31B取代習用絕緣膜30A上加工之導通開口，可降低製程成本、降低製程時間及提升絕緣可靠性。
綜上所述，本發明所揭示之構造，為昔所無，且確能達到功效 之增進，並具可供產業利用性，完全符合發明專利要件，祈請 鈞局核賜專利，以勵創新，無任德感。
惟，上述所揭露之圖式、說明，僅為本發明之較佳實施例，大凡熟悉此項技藝人士，依本案精神範疇所作之修飾或等效變化，仍應包括在本案申請專利範圍內。
20‧‧‧載板
21‧‧‧第一電性接觸墊
22‧‧‧第二電性接觸墊
23‧‧‧第三電性接觸墊
30B‧‧‧異方性導電膠膜
31B‧‧‧導電粒子
40‧‧‧基板
41‧‧‧電性導通體
42‧‧‧第一電極墊
43‧‧‧第二電極墊
44‧‧‧覆晶區域
50‧‧‧晶片
51‧‧‧主動表面
52‧‧‧非主動表面
53‧‧‧凸塊
60‧‧‧封膠材料
B‧‧‧錫球

Claims (8)

  1. 一種改良覆晶晶片級封裝之複合式載板結構，係包含：一載板，其上表面設有複數第一電性接觸墊及複數第二電性接觸墊，該第二電性接觸墊係環設於該第一電性接觸墊周圍；一基板，其挖開一貫穿開口之覆晶區域，該覆晶區域的位置對應於該第一電性接觸墊的位置，且設有複數貫穿該基板之電性導通體，該電性導通體上、下端裸露該基板上、下表面，且該電性導通體上、下端係分別電性連接一第一電極墊之下表面與一第二電極墊之上表面，該第二電極墊之下表面的位置對應於該第二電性接觸墊之上表面的位置；以及一異方性導電膠膜，其厚度為30μm~40μm及其內具有複數導電粒子為直徑5μm的鎳金粒子，各該導電粒子之間的密度為2500~5000pcs/mm2，並以70℃~90℃、1MPa及1秒的製程參數預壓該異方性導電膠膜至該載板上後，再以150℃~220℃、2~4MPa及1~10秒的製程參數壓合該基板至該載板上，及各該第二電極墊之間距在50μm內，令該第二電極墊之下表面與該第二電性接觸墊之上表面之間可捕抓部分導電粒子的最少接觸面積為50000μm，使該第二電極墊之下表面可擠壓對應之導電粒子爆裂至該第二電性接觸墊之上表面，形成高密度壓合區，使該第二電極墊與該第二電性接觸墊呈導電，且使該高密度壓合區以外的導電粒子形成未擠壓爆裂之膜層，使該基板之下表面與該載板之上表面呈絕緣不導電之構造。
  2. 如申請專利範圍第1項所述之改良覆晶晶片級封裝之複合式載板結構，其中，該電性導通體為通孔形狀。
  3. 如申請專利範圍第2項所述之改良覆晶晶片級封裝之複合式載板結構，其中，該通孔形狀為對稱型錐台，其上、下端較寬。
  4. 如申請專利範圍第1項所述之改良覆晶晶片級封裝之複合式載板 結構，其中，該基板具有一第一及第二層組合所成型。
  5. 如申請專利範圍第4項所述之改良覆晶晶片級封裝之複合式載板結構，其中，該電性導通體具有一盲孔形狀的上導體、埋孔形狀的中導體及盲孔形狀的下導體組合所成型，該上導體與中導體位於該第一層及該下導體位於該第二層。
  6. 如申請專利範圍第4項所述之改良覆晶晶片級封裝之複合式載板結構，其中，該電性導通體具有一盲孔形狀的第一導體、半通孔形狀的第二導體組合所成型，該第一導體位於該第一層及該第二導體介於該第一及第二層。
  7. 如申請專利範圍第1項所述之改良覆晶晶片級封裝之複合式載板結構，其中，該基板為點矩陣板、低熱膨脹係數基板、碳纖維基板及陶瓷基板其中之一所構成。
  8. 如申請專利範圍第7項所述之改良覆晶晶片級封裝之複合式載板結構，更包括至少一晶片，其具有相對之主動及非主動表面，並於該主動表面設有複數凸塊，該凸塊之下表面可擠壓部份導電粒子爆裂至該第一電性接觸墊之上表面，使該凸塊與該第一電性接觸墊呈導電，再將一封膠材料填入於該覆晶區域與該晶片之間的間隙，使該晶片能固定於該覆晶區域內，形成該非主動表面呈裸露狀態。
TW103139472A 2014-11-14 2014-11-14 Modified composite wafer carrier structure TWI553788B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103139472A TWI553788B (zh) 2014-11-14 2014-11-14 Modified composite wafer carrier structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103139472A TWI553788B (zh) 2014-11-14 2014-11-14 Modified composite wafer carrier structure

Publications (2)

Publication Number Publication Date
TW201618241A TW201618241A (zh) 2016-05-16
TWI553788B true TWI553788B (zh) 2016-10-11

Family

ID=56509063

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139472A TWI553788B (zh) 2014-11-14 2014-11-14 Modified composite wafer carrier structure

Country Status (1)

Country Link
TW (1) TWI553788B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622326B2 (en) 2017-08-18 2020-04-14 Industrial Technology Research Institute Chip package structure
TWI678782B (zh) * 2017-08-18 2019-12-01 財團法人工業技術研究院 半導體封裝重佈線層結構
US10249567B2 (en) 2017-08-18 2019-04-02 Industrial Technology Research Institute Redistribution layer structure of semiconductor package
TWI734945B (zh) * 2018-12-12 2021-08-01 欣興電子股份有限公司 複合基板結構及其製作方法
CN111315109B (zh) * 2018-12-12 2021-12-21 欣兴电子股份有限公司 复合基板结构及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521435A (en) * 1993-12-13 1996-05-28 Fujitsu Limited Semiconductor device and a fabrication process thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521435A (en) * 1993-12-13 1996-05-28 Fujitsu Limited Semiconductor device and a fabrication process thereof

Also Published As

Publication number Publication date
TW201618241A (zh) 2016-05-16

Similar Documents

Publication Publication Date Title
TWI553788B (zh) Modified composite wafer carrier structure
TWI667714B (zh) 用於具有晶粒對中介層晶圓第一接合的半導體裝置封裝的方法和系統
JP5570799B2 (ja) 半導体装置及びその製造方法
US9899237B2 (en) Carrier, semiconductor package and fabrication method thereof
US20150214207A1 (en) Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack
JP2006286677A (ja) 半導体装置及びその製造方法
JP2010251347A (ja) 半導体装置の製造方法
JP2013008963A (ja) 半導体装置とその製造方法
WO2007026392A1 (ja) 半導体装置およびその製造方法
JP2011216818A (ja) 半導体装置の製造方法
JP2012109437A (ja) 半導体装置及びその製造方法
CN104916552A (zh) 半导体装置的制造方法及半导体装置
JP2012146853A (ja) 半導体装置の製造方法
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
TW201419428A (zh) 半導體封裝件之製法
KR101374146B1 (ko) 반도체 패키지 제조 방법
TWI688067B (zh) 半導體裝置及其製造方法
KR102050011B1 (ko) 반도체 패키지용 상호 연결 구조체 및 상호 연결 구조체의 제조 방법
TWI621241B (zh) 半導體晶片及具有半導體晶片之半導體裝置
US10170403B2 (en) Ameliorated compound carrier board structure of flip-chip chip-scale package
JP5609037B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
TWI529881B (zh) The structure and method of composite carrier board for chip - scale wafer - level package
JP2012015446A (ja) 半導体装置の製造方法
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
TWI416641B (zh) 製造一半導體結構之方法