TW201021193A - Corrosion control of stacked integrated circuits - Google Patents

Corrosion control of stacked integrated circuits Download PDF

Info

Publication number
TW201021193A
TW201021193A TW098127471A TW98127471A TW201021193A TW 201021193 A TW201021193 A TW 201021193A TW 098127471 A TW098127471 A TW 098127471A TW 98127471 A TW98127471 A TW 98127471A TW 201021193 A TW201021193 A TW 201021193A
Authority
TW
Taiwan
Prior art keywords
die
layers
environment
stacked
layer
Prior art date
Application number
TW098127471A
Other languages
English (en)
Inventor
Shiqun Gu
Matthew Nowak
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201021193A publication Critical patent/TW201021193A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

201021193 六、發明說明： 【發明所屬之技術領域】 且更特定而言係關於多 本揭示案係關於積體電路（1C) 層K：’且甚至更特定而言係關於用於控制層之間的腐蝕的 系統及方法。 【先前技術】 1C技術中需要將晶片（晶沖隹疊在一起以形成多棒 D)IC裝置。-種形成3_D裝置之方法為將兩個（或更多）層 集中到-起且接著將該等層囊封入單—結構中。個別層之 表面上的電導體及/或接觸件用於在不同層上的電路之間 載運電信號。此等導體/接觸件極小，直㈣為數微米， 且在曝露至腐姓性氣氛時將相對快速地腐飯。腐姓 擾3D裝置之信號處理能力。 :蚀由兩個晶粒(當將其集中在—起時)之間 ^起。在此等間隙内可捕集諸如水及氧之腐純材料。 捕集之腐綠材料接著與金屬㈣/接觸件相互作 用，從而產生可靠性問題。 = 決方法為用填充劑材料填充「間隙」 =非恆定，所以填充劍的量亦非值定。因此，難以！ 全填充間隙。另—方而難以70
f置之大^ m ，使用過多填充劍將增加所得3_D 裝置之大小，藉此改變外形尺寸。 另-解決方法為消除間隙或使其極 的’個別晶粒之表面將必須極其平坦，藉此增1= 以及處理晶粒之成本。 曰加裝置成本 142625.doc 201021193 一額外問題為層之間捕集之氣體在溫度增加或外部壓力 減少期間膨脹。膨脹之氣體對經結合層施加分離壓力。 【發明内容】 本揭示案係針對用於防止腐蝕性元素（例如，氧化劑）與 堆疊ic裝置之兩個層之間的界面處之金屬連接接觸的系統 及方法。當層被定位成靠近彼此時，在該等層之平坦表面 之邊界處形成空穴。此空穴由層之間的周邊密封部分界 定。在一實施例中，在空穴内產生真空，藉此消除或減少 空穴内之腐蝕性氣氛。在另一實施例中，用非氧化氣體 (諸如氬氣）填充空穴。一旦空穴不含氧化元素，可囊封周 邊密封部分以防止污染物滲漏入空穴且防止密封部分自身 腐餘。 前文已頗為廣泛地概述本發明之特徵及技術優點以便更 好地理解隨後之本發明之詳述。在下文中將描述本發明之 其他特徵及優勢，其形成本發明之申請專利範圍的標的。 熟習此項技術者應瞭解，所揭示之概念及特定實施例可易 於用作修改或設計其他用於執行本發明之相同目的之結構 的基礎。熟習此項技術者亦應認識到，該等等效構造並未 2離在附力4請專利範圍中陳述之本發明之精神及範嘴。 *結合隨附圖式考慮時’自以下描述可更好地理解據信表 本發月特性之新穎特徵（關於其組織及操作方法）以及其 他二的及優點。然而應明確瞭解，僅為說明及描述之目的 提供各圖’且其並非意欲定義本發明之限制。 【實施方式】 142625.doc 201021193 為了更全面地理解本發明，現結合隨附圖式來參考以下 描述。 現轉向圖1A，展示包含頂部晶粒丨丨及底部晶粒丨2之堆疊 1C裝置10。頂部晶粒π具有作用層101及基板層102。底部 晶粒12具有作用層103及基板層1〇4。圖丨八展示被集中在一 起以用於結合目的之前經定位的頂部晶粒及底部晶粒。此 貫施例中，基板層1 〇2將結合至作用層i 〇3且因此此為「背 籲 面對正面」結合排列。如將論述，「正面對正面」、「背面 對背面」、「正面對背面」或「背面對正面」組合中之任一 排列可使用本文中論述之概念以形成分層半導體組件。 圖1A-1C描繪兩層堆疊ic裝置，然而堆疊IC裝置可包含 更多層。基板層102含有連接（元件）112，用於將層1〇1上之 組件ιιι(或端子）連接至層103上之主動組件115(或端子）。 當使層102及103之平坦表面集中在—起時，使用連接器路 桎112產生此等連接，該連接器路徑112又與層1〇3之平坦 • 表面上的襯墊U4配對。在頂部晶粒11及底部晶粒12的周 邊周圍分別形成有元件110及113，元件110及113將在使該 等層配對時會合以形成密封部分（如將可見）。在所展示之 實施例巾，密封部分m及113為金屬，但可包含其他材 料。 圖1B展示晶粒丨丨及12會合，且在由周邊配對元件 110/113所界定之區域内形成一或多個間隙。元件 110/113會合以形成周邊周圍之密封部分。應注意到現自 組件111至組件115存在使用連接器，元件112及114的電連 142625.doc 201021193 接。 元件被適曰疋位，則可在環境受控腔室中選擇性建 立新氣氛，使得新氣氛與在不採取氣氛干預措施的情況下 通常會形成的氣氛（例如’環境氣氛）不同。舉例而言普 l氣氛可含有水、其他蒸氣及’或可引起腐蝕的其他氣 體，腐蝕又將對Ic裝置的正常操作造成干擾。 如將論述，在該實例中，可（例如）使用栗（未展示）來降 低環i兄又控腔至中的大氣壓力，及/或用惰性氣體或非氧 氣體實質上置換環境受控腔室内的氣氛來建立在環境受控 腔至内建立之選擇性建立的非腐姓性環境。所建立之氣氛 經設計以驅除氣、匕芬/ 尺及/或其他氧化劑，藉此減少腐蝕。 一旦建立適當環境’則將晶粒壓縮在—起且結合，最好是 在空氣中大於攝氏150度的溫度下使得間隙㈣中存 環境。 注意到可藉由使用—或多個栗來建立低壓。替代降低壓 或除降低壓力以外’此等泵亦可用以將所要環境（諸如 氬氣或氮氣）注入環境受控腔室。該低壓可低至所要位 準，甚至達到實質上建立真空的程度。 亦應注意到，在-些情形中可能需要在層之間建立—個 以上間隙，且相對於不同間隙建立不同環境。可藉由在需 成為獨立間隙之部分的周圍置放配對元件削川]來建 立間隙。因此’可相對於一些間隙建立低壓，且在相同堆 叠1C裝置内的其他間隙中建立不同環境。此等不同環境可 在相同層之間及/或在不同層之間。 142625.doc 201021193 圖1C展不在密封部分110/113外部添加保護層140。可 (例如）藉由電漿增強化學氣相沈積（pcvD)添加此保護層， X幫助防止經後封空穴内之環境與普通環境中所見之腐勉 性X素（諸如水或氧）接觸。層14〇可為絕緣層，諸如亞硝酸 矽或氧化矽。（若需要）薄膜14〇可完全圍繞堆疊丨匸裝置之外 4沈積而非僅在密封環n〇/113上沈積，如圖ic所示。此 層140之功畲b為在密封環11〇/113與其外部環境之間形成障 籲壁°因為金屬密封部分⑽113不太可能足夠緊㈣圍繞 全部周邊以形成無任何滲漏的完美密封結合，所以建立保 濩層140。此外，若密封部分11〇/113係由金屬形成，則密 封部分110/113可能被腐蝕。 圖2展不具有晶粒21及22之一替代性堆疊…裝置排列 2〇,其中層中的至少兩者之「正面」202、2〇3以「正面對 正面」關係結合。此與圖丨A至丨c中展示之「背面對正 面」結合相反。在圖2中，堆疊IC裝置2〇具有層間電接觸 φ 件212、213以及通道210(若需要）以提供至外部組件的連接 性。應注意到此實施例中層之間的金屬周邊密封環由部分 214及2 15構成。當然，可使用任何組合及任何數目之層。 可使用晶粒對晶粒堆疊、晶粒對晶圓堆疊及（在一些情 形中）晶圓對晶圓堆疊達成本文中論述之概念。圖3展示其 中晶粒30-1與晶粒31-1配對之晶粒對晶圓堆疊，晶粒3 hi 仍為晶圓300之部分。晶粒30-1與晶粒3丨」可具有不同大 小。此可使用結合至位於晶圓3〇〇上之晶粒31_丨至31_]^中 之任一者之任何數目之其他晶粒（未展示）來順序地或並行 142625.doc 201021193 地重複。可接著關於一晶粒對或 /E, ^ „ 吓哥日日粒對進行囊封 (圖中未展不）以提供保護性外部密封部分 300分離晶W㈣成個料疊職置。者自曰曰圓 /4展示-替代性實施例，其中在環境受控㈣中^ :層K：裝置。如所示’晶粒4〇與晶粒41結合地定位以在腔 内形成堆疊㈣置_。晶粒做41經適^位且接 著環境控制術使用環42及43以在層之間的周邊周圍形成 密封而建立適當環境。在配對層之間的空穴内的此環境 (例如)可為低壓(包括真空’若需要)或該環境可為氣艘， 诸如氮氣或氬氣，或防止或減少腐蝕或其他不當效應之任 何其，，質或物質之組合。在需要改良之導熱性之情形 中，氬氣為較佳氣體。壓力較佳應低於丨atm。 較佳將堆疊1C裝置400加熱至13(rc至4〇(rc之溫度，使 得當堆疊1C裝置400冷卻時，層之間的間隙處在低於大氣 壓力之壓力下。在加熱之同時，可接著使用壓縮熱結合以 結合晶粒40及41。一旦層被結合，則可在整個堆疊IC裝置 400上沈積保護膜（未展示），或若需要，僅在層間密封環 42/43周圍沈積保護膜。注意到由在結合前加熱該等層引 起之空穴内之減小的壓力起促進將該等層固持在一起之作 用。此外，若溫度上升，則該（或該等）空穴内之壓力將不 足以使層分開。 圖5展示用於控制多層1(：裝置之層之間的腐蝕的方法之 一實施例50。區塊501控制一或多個晶粒相對於第二晶粒 (或晶圓）的定位。當區塊502判定定位完成，使得建立周邊 142625.doc 201021193 密封部分（例如，圖2中之214/215)時，區塊5〇3以眾多方法 中之任一種方法（諸如以上所論述之方法）或以其他方式在 晶粒之間建立受控環境。 重複區塊503及504直至區塊5〇4判定已建立適當環境， 在區塊504判定已建立適當環境的情況下區塊505將晶粒結 D在一起。若需要，區塊5〇6如上文所論述在所建立之密 - 封部分外部添加保護障壁。 φ 儘管區塊501及502被展示為在區塊503及504之前，但預 期區塊503及504可發生於區塊5〇1及5〇2之前。應瞭解，儘 管密封部分被展示為在周邊周圍，但密封部分可僅在某些 元件周圍且可在兩個層之間形成一個以上密封區域。/、一 雖然已詳細地描述本發明及其優點，但應理解可在不偏 離由附加之申請專利範圍所界定之本發明之精神及範相 m提下在本文中進行各種改變、替代及變化。此外，本申 請案之範禱並非意欲限於說明書中所述之過程、機器、製 ❹ '、物質組合物、手段、方法及步驟之特定實施例。如一 般熟習此項技術者將易於自本發明之揭示内容瞭解，可根 據本發明利用當前現有或稍後將開發的執行與本文所描述 之相應實施例實質上相同之功能或達成實f上相同結果的 過程、機4、製造、物質組合物'手段、方法或步驟。因 此，附加之申請專利範圍意欲在其料中包括該等過程、 機器、製造、物質組合物、手段、方法或步驟。 【圖式簡單說明】 夕 圖1八至1。展示根據本發明之實施例之多層㈣置的實 142625.doc 201021193 例及製造該等多層IC裝置的例示性方法； 圖2展示根據本發明之實施例之一替代性堆疊ic裝置； 圖3展示根據本發明之實施例之晶粒至晶圓堆疊之一實 施例； 圖4展示根據本發明之實施例之一替代性實施例，其中 在環境受控腔室中結合多層1C裝置；及 圖5展示根據本發明之實施例之用於控制多層ic裝置之 層之間之腐蝕之方法之一實施例。 【主要元件符號說明】 10 堆疊1C裝置 11 頂部晶粒 12 底部晶粒 20 替代性堆疊1C裝置排列 21 晶粒 22 晶粒 30-1 晶粒 31-1 晶粒 31-N 晶粒 40 晶粒 41 晶粒 42 層間密封環 43 層間密封環 50 用於控制多層1C裝置之 法之一實施例 方 142625.doc • 10- 201021193
101 作用層 102 基板層 103 作用層 104 基板層 110 元件/密封部分 111 組件 112 連接/連接器元件 113 元件/密封部分 114 襯塾/連接器元件 115 主動組件 120 間隙 140 保護層 202 正面 203 正面 210 通道 212 電接觸件 213 電接觸件 214 周邊密封部分 215 周邊密封部分 300 晶圓 400 堆疊1C裝置 401 腔室 402 環境控制 142625.doc • 11 -

Claims (1)

  1. 201021193 七、申請專利範圍： 1· 一種分層半導體裝置，其包含： 第-層及第二層’該第一層及該第二層沿該等層之平 坦表面彼此結合，該等層中之每—者包含至少一主動元 件；及 & 面中之經結合者 一環境.密封部分，其圍繞該等平坦 之一周邊邊緣。 參 2.如請求項1之結構，進一步包含一 I質上非腐蝕性環 境’其係在由該密封部分界定之— ^ ^區域内之該等經結合 平坦表面之間。 非腐蝕性環境包含惰 3.如請求項2之結構，其中該實質上 性氣體 4.如請求項2之結構’其中該實質上非腐钱性 低之大氣壓力。 5·如清求項2之結構，進一步包含： 5蔓遮 一形成於該密封部分之一外部邊緣上的環境保 6.如請求項5之結構，其中使用保形托⑽（電聚 氣相沈積）膜來建立該保護遮罩。 7_如請求項2之結構，其中該等層為晶粒。 8·如請求項2之結構，其中該第—層為一晶粒且 化學 為一晶圓 9· -種建構-分層半導體裝置之方法，該方法包含 將該半導體裝置之相鄰層之平坦表面集争在一 該第 層 起以 用 142625.doc 201021193 於結合； 等相鄰層之該等平坦表面之間建立—受控環境；且 在結合該等平坦表面後，維持該受控環境。 ίο. 11. 12. 13. 14. 15. 如請求項9之方法，其中該建立包含： 建立一低大氣壓力。 如δ月求項9之方法，其中該維持包含： 在結合該等平坦表面之前，提供由駐留於該等平坦表 面中之每一者上之材料所建構的至少一周邊密封部分。 如請求項11之方法，其中該維持進一步包含： 在該周邊密封部分之一外部邊緣上沈積一保護膜。 如睛求項9之方法，其中該建立包含： 在該等平坦表面之間添加非氧氣體。 如請求項13之方法，其中該氣體係選自以下各物之清 單：氬氣、氮氣及混合氣體。 一種堆疊1C裝置，其包含： 一上面具有1C元件之第一晶粒；該第一晶粒具有至少 一表面，該等元件係形成於該至少一表面處； 一上面具有1C元件之第二晶粒，該第二晶粒具有至少 一表面’該等元件係形成於該至少一表面處； 形成於該等晶粒中之每一者之該表面上的至少一密封 元件；且其中 該等晶粒之該等表面結合在一起’使得將該等密封元 件集中在一起以密封該等1C元件中之至少一些IC元件周 圍之一環境。 142625.doc • 1· 201021193 16.如請求項15之堆疊IC裝置，進一步包含： 在該岔封環境内之一選擇性建立的氣氛。 氛為對一 17·如請求項16之堆疊1C裝置，其中該所建立之氣 環境氣氛之一修改。 18·如請求項16之堆疊IC裝置，其中該選擇性建立之環产仪 選自以下各物之清單：低大氣壓力，及非氧氣體。衣兄係 ‘ 19.如請求項16之堆疊1C裝置，進一步包含： 參 囊封材料，其係相對於該等密封元件定位以便維持該 等密封元件内之該所建立環境。 Λ 20. 如請求項17之堆疊IC裝置，其中該等密封元件包含位於 該密封環境之一圓周周圍的金屬部分。 、 21. —種建構—堆疊1(：：裝置之方法，該方法包含： 相對於一第二晶粒定位一第一晶粒； 在該苐一晶粒之一平坦表面與該第二晶粒之一平坦表 面之間建立一受控環境，·及 ❹ 結合該第一晶粒與該第二晶粒以形成該堆疊IC裝置。 22. 如請求項21之方法，進一步包含： 對該經結合之堆疊1C裝置添加一環境障壁。 23·如請求項22之方法，其中該建立包含： 藉由建構於該等晶粒上之配對元件而在該等個別平坦 表面之間建立一密封空穴。 24.如請求項23之方法，其中該建立進一步包含： 降低該密封空穴内之大氣壓力。 25 ·如請求項23之方法，其中該建立進一步包含： 142625.doc 201021193 在該密封空穴内注入非氧氣體。 26. 如請求項23之方法，其中該結合包含： 在將該第一晶粒與該第二晶粒壓縮在一起的同時，升 南該等晶粒之溫度。 27. 如請求項21之方法，其中該第二晶粒係包含於其上具有 複數個晶粒的晶圓上。 142625.doc
TW098127471A 2008-08-15 2009-08-14 Corrosion control of stacked integrated circuits TW201021193A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/192,514 US8618670B2 (en) 2008-08-15 2008-08-15 Corrosion control of stacked integrated circuits

Publications (1)

Publication Number Publication Date
TW201021193A true TW201021193A (en) 2010-06-01

Family

ID=41130329

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098127471A TW201021193A (en) 2008-08-15 2009-08-14 Corrosion control of stacked integrated circuits

Country Status (7)

Country Link
US (1) US8618670B2 (zh)
EP (1) EP2327092A1 (zh)
JP (2) JP2012500477A (zh)
KR (1) KR101191229B1 (zh)
CN (2) CN102105979A (zh)
TW (1) TW201021193A (zh)
WO (1) WO2010019889A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG177817A1 (en) * 2010-07-19 2012-02-28 Soitec Silicon On Insulator Temporary semiconductor structure bonding methods and related bonded semiconductor structures
JP2013098514A (ja) * 2011-11-07 2013-05-20 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電子機器
JP5984912B2 (ja) * 2012-03-23 2016-09-06 オリンパス株式会社 積層型半導体の製造方法
US9343369B2 (en) * 2014-05-19 2016-05-17 Qualcomm Incorporated Three dimensional (3D) integrated circuits (ICs) (3DICs) and related systems
DE102017118899B4 (de) 2016-12-15 2020-06-18 Taiwan Semiconductor Manufacturing Co. Ltd. Dichtungsringstrukturen und Verfahren zu ihrer Herstellung
US10453832B2 (en) * 2016-12-15 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structures and methods of forming same
US10199356B2 (en) 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10163974B2 (en) 2017-05-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming absorption enhancement structure for image sensor
US10438980B2 (en) 2017-05-31 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with a high absorption layer
US10090282B1 (en) * 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements
US10559563B2 (en) 2017-06-26 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing monolithic three-dimensional (3D) integrated circuits
CN109285825B (zh) * 2017-07-21 2021-02-05 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法
WO2020084928A1 (ja) 2018-10-24 2020-04-30 ソニーセミコンダクタソリューションズ株式会社 インダクタ素子及び半導体装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5988864A (ja) 1982-11-12 1984-05-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
US5270574A (en) * 1991-08-01 1993-12-14 Texas Instruments Incorporated Vacuum micro-chamber for encapsulating a microelectronics device
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US5578874A (en) * 1994-06-14 1996-11-26 Hughes Aircraft Company Hermetically self-sealing flip chip
JPH09205070A (ja) 1996-01-25 1997-08-05 Sony Corp プラズマｃｖｄ方法、およびこれにより形成された金属膜を有する半導体装置
EP0886144B1 (en) * 1997-06-19 2006-09-06 STMicroelectronics S.r.l. A hermetically sealed sensor with a movable microstructure
JP3644205B2 (ja) 1997-08-08 2005-04-27 株式会社デンソー 半導体装置及びその製造方法
TW412853B (en) * 1997-10-17 2000-11-21 Taiwan Semiconductor Mfg Plug manufacturing
EP0951068A1 (en) * 1998-04-17 1999-10-20 Interuniversitair Micro-Elektronica Centrum Vzw Method of fabrication of a microstructure having an inside cavity
JP3303791B2 (ja) * 1998-09-02 2002-07-22 株式会社村田製作所 電子部品の製造方法
US6521477B1 (en) * 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
JP2003531475A (ja) 2000-02-02 2003-10-21 レイセオン・カンパニー 集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造
US6661085B2 (en) * 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
TW546794B (en) * 2002-05-17 2003-08-11 Advanced Semiconductor Eng Multichip wafer-level package and method for manufacturing the same
JP4000045B2 (ja) 2002-10-30 2007-10-31 京セラ株式会社 弾性表面波装置及びその製造方法
US7154206B2 (en) * 2002-07-31 2006-12-26 Kyocera Corporation Surface acoustic wave device and method for manufacturing same
JP2004207674A (ja) 2002-10-30 2004-07-22 Kyocera Corp 電子部品装置の製造方法
JP3905041B2 (ja) * 2003-01-07 2007-04-18 株式会社日立製作所 電子デバイスおよびその製造方法
DE10300711B4 (de) * 2003-01-10 2007-10-04 Infineon Technologies Ag Verfahren zur Passivierung eines Halbleiterchipstapels
US20040259325A1 (en) * 2003-06-19 2004-12-23 Qing Gan Wafer level chip scale hermetic package
US7294919B2 (en) 2003-11-26 2007-11-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Device having a complaint element pressed between substrates
JP4095049B2 (ja) * 2004-08-30 2008-06-04 シャープ株式会社 電極気密封止を用いた高信頼性半導体装置
JP4354398B2 (ja) 2004-12-27 2009-10-28 三菱重工業株式会社 半導体装置及びその製造方法
JP4057017B2 (ja) * 2005-01-31 2008-03-05 富士通株式会社 電子装置及びその製造方法
US7295029B2 (en) 2005-03-24 2007-11-13 Memsic, Inc. Chip-scale package for integrated circuits
JP4744213B2 (ja) 2005-07-11 2011-08-10 日本電波工業株式会社 電子部品の製造方法
JP4834369B2 (ja) * 2005-10-07 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置
JP4802681B2 (ja) 2005-11-25 2011-10-26 セイコーエプソン株式会社 電子部品及びその製造方法、並びに電子機器
US7750488B2 (en) * 2006-07-10 2010-07-06 Tezzaron Semiconductor, Inc. Method for bonding wafers to produce stacked integrated circuits
JP2008112835A (ja) 2006-10-30 2008-05-15 Sony Corp Ｗｌｐ（ウェハレベルパッケージ）およびその製造方法、ｗｌｐを内蔵した電子機器、ならびに気密封止方法

Also Published As

Publication number Publication date
CN105206603A (zh) 2015-12-30
EP2327092A1 (en) 2011-06-01
WO2010019889A1 (en) 2010-02-18
US20100038801A1 (en) 2010-02-18
KR20110050518A (ko) 2011-05-13
KR101191229B1 (ko) 2012-10-15
JP2012500477A (ja) 2012-01-05
JP5619934B2 (ja) 2014-11-05
CN102105979A (zh) 2011-06-22
JP2013138239A (ja) 2013-07-11
US8618670B2 (en) 2013-12-31

Similar Documents

Publication Publication Date Title
TW201021193A (en) Corrosion control of stacked integrated circuits
JP6896238B2 (ja) 過渡液相、窒化アルミニウム製部品の常圧接合
CN104064574B (zh) 半导体装置和制造方法
CN103443918B (zh) 半导体装置的制造方法
US8541305B2 (en) 3D integrated circuit and method of manufacturing the same
JP2015514661A5 (zh)
JP5868440B2 (ja) 複合材ウェハおよびその製造方法
CN103474420A (zh) 三维集成电路结构和用于半导体晶圆的混合接合方法
TW571415B (en) Double side connected type semiconductor apparatus
US10388608B2 (en) Semiconductor device and method for manufacturing same
TW200812045A (en) Semiconductor constructions and assemblies, electronic systems, and methods of forming semiconductor constructions and assemblies
TW201236067A (en) Joining apparatus
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
KR20140132903A (ko) 세라믹 히터 및 이를 제조하는 방법
JP5299837B2 (ja) 支持装置、加熱加圧装置及び加熱加圧方法
JP2009241030A (ja) パッケージ、真空容器および反応装置
TW201732908A (zh) 晶圓接合之設備及方法
CN103715103B (zh) 用于制造复合体和半导体模块的方法
TW202310276A (zh) 用於半導體晶粒總成之導電緩衝層以及其相關聯系統及方法
TW201023318A (en) Multi-chip package structure and forming method thereof
JP5825825B2 (ja) パワー半導体基板を作製するための方法
JPH1092820A (ja) 金属配線の形成方法および金属配線形成装置
CN109075127A (zh) 贯通孔的密封结构及密封方法、以及用于将贯通孔密封的转印基板
WO2021065544A1 (ja) 構造体および加熱装置
TW201836103A (zh) 半導體晶片之製造方法