CN109075127A - 贯通孔的密封结构及密封方法、以及用于将贯通孔密封的转印基板 - Google Patents

贯通孔的密封结构及密封方法、以及用于将贯通孔密封的转印基板 Download PDF

Info

Publication number
CN109075127A
CN109075127A CN201780024418.8A CN201780024418A CN109075127A CN 109075127 A CN109075127 A CN 109075127A CN 201780024418 A CN201780024418 A CN 201780024418A CN 109075127 A CN109075127 A CN 109075127A
Authority
CN
China
Prior art keywords
substrate
hole
sealing
metal film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780024418.8A
Other languages
English (en)
Other versions
CN109075127B (zh
Inventor
小柏俊典
佐佐木裕矢
宫入正幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Kikinzoku Kogyo KK
Original Assignee
Tanaka Kikinzoku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Kikinzoku Kogyo KK filed Critical Tanaka Kikinzoku Kogyo KK
Publication of CN109075127A publication Critical patent/CN109075127A/zh
Application granted granted Critical
Publication of CN109075127B publication Critical patent/CN109075127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Powder Metallurgy (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明涉及一种密封结构，包括形成密封空间的一组基材、形成于至少一个基材并与密封空间连通的贯通孔、将贯通孔密封的密封构件。在本发明中，在形成有贯通孔的基材的表面上具备由金等的块状金属构成的基底金属膜。并且，密封构件接合于基底金属膜并将所述贯通孔密封，密封构件由密封材料及盖状金属膜构成，所述密封材料接合于基底金属膜并由纯度99.9质量％以上的金等的金属粉末的压缩体构成，所述盖状金属膜接合于密封材料且由金等的块状金属构成。此外，密封材料由与基底金属膜相接的外周侧的致密化区域和与贯通孔相接的中心侧的多孔质区域构成。该致密化区域的任意截面的空隙率以面积率计成为10％以下。

Description

贯通孔的密封结构及密封方法、以及用于将贯通孔密封的转 印基板
技术领域
本发明涉及对于MEMS器件或半导体器件等要求气密密封的封装构件适用的密封结构。详细而言，涉及对于设有与搭载元件的密封空间连通的贯通孔的基材，用于将贯通孔闭塞而对密封空间进行气密密封的结构。
背景技术
压力传感器、加速度传感器等MEMS(Micro Electro Mechanical Systems)器件或各种半导体器件为了防止空气中的湿气、氧引起的元件的氧化、劣化而在封入于封装体的状态下使用。作为上述的封装体的制造工序，在固定有元件的基体上将成为盖体的帽盖重叠而将两者接合来进行气密密封。在帽盖上预先热粘结有钎料，通过使钎料再次熔融而与基体接合，由此能够形成内部的密封空间。
在如上所述使用钎料将基体与帽盖接合的情况下，在钎料的熔融时由于微量地含有的气体成分的放出而空间内部的真空度/洁净度可能会变化。在此，气密密封封装体的内部空间的真空度/洁净度根据与适用的元件对应的等级来设定。并且，根据元件的种类，也存在即使在密封空间内残留有极微量的气体成分也不被允许的情况。
因此，作为在形成了密封空间之后能够进行内部的真空度/洁净度的调整用的密封结构，存在有在帽盖或基体上预先设定有贯通孔的情况。在该密封结构中，已知有在将帽盖与基体进行了接合之后，将密封空间内排气成真空，向贯通孔填充钎料而将贯通孔密封的结构(专利文献1)。
在先技术文献
专利文献
专利文献1：日本特开2007-165494号公报
专利文献2：日本专利第5065718号说明书
发明内容
发明要解决的课题
在上述的设定有贯通孔的密封结构中，在将基体与帽盖接合时即使从钎料放出气体成分，通过之后进行排气处理也能够提高密封空间的真空度。然而，即使是该密封结构也会担心贯通孔的闭塞所使用的钎料的影响。这是因为，虽然贯通孔密封用的钎料的使用量不太多，但是对于将要求高度的真空度/洁净度的元件进行密封的情况来说可认为会成为问题。而且，在利用钎料将贯通孔密封时，熔融的钎料侵入到密封空间内，在最差的情况下，附着于元件并使元件破损的危险性的存在也成为担心钎料的影响的主要原因。
此外，钎料虽然也受其种类的影响，但是存在作业温度升高的倾向。作为封装体密封用的钎料，通常使用可靠性/耐蚀性良好的Au-Sn系钎料。AuSn系钎料的熔点为约280℃左右，密封作业温度多设定为300℃以上。如果从保护封装体内的元件的观点出发，封装体的加热优选设为低温。
并且，为了应对近年来的对各种器件的小型化/薄型化的要求，这些制造工艺也能观察到变化。作为元件向器件的安装方法，从在逐个地制造的基体/帽盖上封装芯片的已存方式向晶片级封装体的应对不断进展。晶片级封装体是不使晶片与芯片分离地在晶片上完成从密封材料的设置至器件的组装为止的工艺。因此，在晶片级封装体中，在1片晶片上设定多个密封区域。并且，需要将在1片晶片上设定的多个密封区域同时密封。目前，需要能够灵活地应对这样的工艺的密封方法。
本发明鉴于以上那样的背景而作出，其目的在于关于实现适用了贯通孔的密封空间的气密密封的密封结构，提供一种能够抑制密封空间内的污染并低温地实现的密封结构。而且，也明确了对于晶片级封装体那样的设定有多个的密封空间能够有效地密封的方法。
用于解决课题的方案
解决上述课题的本发明涉及一种密封结构，包括形成密封空间的一组基材、形成于所述一组基材中的至少一个基材并与所述密封空间连通的至少一个贯通孔、及将所述贯通孔密封的密封构件，其中，在形成有所述贯通孔的所述基材的表面上具备基底金属膜，该基底金属膜由块状金属构成，且以至少包围所述贯通孔的周边部的方式形成，所述块状金属由金、银、钯、铂中的至少任一个形成，所述密封构件与所述基底金属膜接合并将所述贯通孔密封，所述密封构件由密封材料及盖状金属膜构成，所述密封材料与所述基底金属膜接合并由纯度99.9质量％以上的从金、银、钯、铂中选择的一种以上的金属粉末的压缩体构成，所述盖状金属膜与所述密封材料接合并由块状金属构成，所述块状金属由金、银、钯、铂中的至少任一个形成，所述密封材料由与所述基底金属膜相接的外周侧的致密化区域和与所述贯通孔相接的中心侧的多孔质区域构成，所述致密化区域的任意截面的空隙率以面积率计为10％以下。
本发明的密封结构适用规定的金属粉末的压缩体作为用于将贯通孔密封的密封构件。在这一点上，与以钎料为主体的现有技术不同。在此，关于在本申请发明中适用的金属粉末的压缩体，本申请人已经通过专利文献2展示了作为密封材料的有用性。根据专利文献2，该金属粉末压缩体以通过涂布由规定的纯度、粒径的金属粉末和溶剂构成的金属糊剂并进行烧制而生成的金属粉末烧结体为先驱体。并且，对于该作为先驱体的金属粉末烧结体进行加压，由此产生致密化而形成金属粉末压缩体。基于加压的烧结体的致密化的机构通过金属粉末的塑性变形/结合这样物理性的变化与由热能而产生的再结晶这样的金属组织的变化的协同而致密化进展。并且，这样形成的金属粉末压缩体能够期待发挥高气密性的情况，暗示了将贯通孔作为密封构件的可能性。
然而，根据本发明者们的研讨可知，在将金属粉末烧结体直接覆盖于具有贯通孔的基材而进行了压缩时，虽然与基材相接的贯通孔周边部的烧结体的致密化进展，但是面对贯通孔的烧结体未充分被压缩而致密化未充分进展。并且，确认到如下情况：在烧结体的面对贯通孔的部分残留有多孔质组织，保持原样的话无法确保充分的气密性。
此外，也确认到如下情况：致密化的贯通孔周边部的烧结体也是即使其自身致密化成能够发挥密封效果的程度，在与基材接触的接触界面附近也残存有间隙，气密性有时会不足。
因此，本发明者们研讨了利用金属粉末烧结体并将贯通孔可靠地气密密封的结构。其结果是发现了如下情况：在金属粉末烧结体的上下配置有基底金属膜和盖状金属膜这2个金属膜的基础上导入金属粉末烧结体，由该金属粉末烧结体形成金属粉末压缩体，由此能成为气密性极高的密封构件。
将金属粉末烧结体这样的多孔质体一边使块状的金属膜接触一边压缩时，不仅形成致密化的压缩体，而且在与金属膜的接触界面处，将压缩前存在的微小的间隙压扁而紧贴性提高。因此，能确保金属粉末压缩体与基材的接触界面附近的密闭性。而且，在金属粉末压缩体的与贯通孔连通的区域虽然包含孔隙，但是在其上方紧贴的块状的金属膜(盖状金属膜)作为牢固的盖体而发挥气密性。这样，本发明是密封结构，其特征在于，在金属粉末烧结体的上下配置2个块状金属膜(基底金属膜和盖状金属膜)，以在它们之间形成的金属粉末压缩体为主要结构。
以下，详细说明本发明的密封结构的各结构。需要说明的是，在本发明中，形成密封空间的一组基材是除了将构成气密密封封装体的基体与帽盖组合的独立的封装体之外，由于将气密密封封装体同时形成多个，因此也包括设定有多个密封空间的基板的组合的概念。本发明因此是也能够应用于晶片级封装体的技术。一组基材是2个以上的基材的组合的意义。
另外，本发明涉及用于对与密封空间连通的贯通孔进行闭塞/密封的密封结构，形成于基材的贯通孔的存在成为前提。贯通孔只要在密封空间设定至少一个即可，其位置、尺寸及形状不受限定。此外，对于形成密封空间的一组基材，设定为哪个基材也没有限定。
本发明的密封结构通过在以包围贯通孔的方式设置的基底金属膜上形成密封构件而构成，该密封构件利用由规定的金属粉末的压缩体构成的密封材料和接合于密封材料的盖状金属膜构成。基底金属膜为了确保密封材料的对于基材的紧贴性并提高与基材接合的接合界面处的气密性而设置。该基底金属膜由金、银、钯、铂中的至少任一个构成。为了与作为密封材料的金属粉末相互进行热扩散并展现紧贴状态而适用这些金属。基底金属膜的纯度优选为高纯度，但是可以不必为金属粉末压缩体那样的高纯度。优选的纯度为99质量％以上。基底金属膜更优选与构成贯通电极的金属粉末的金属为相同材质的金属。基底金属膜由块体的金属构成，优选通过镀敷(电镀、非电解镀敷)、溅射、蒸镀、CVD法等而形成。需要说明的是，在本发明中，块体是指与本发明的金属粉末压缩体及作为其先驱体的金属粉末烧结体进行区别用的状态，是所谓块(bulk)状金属。是通过熔化/铸造或析出法等而制造出的金属，是指相对于该金属的密度而为0.97倍以上的致密质的金属。
基底金属膜只要至少包围贯通孔的周边部即可，也可以附于贯通孔的外缘而为框状/环状的状态。这种情况下，基底金属膜的宽度优选为接合的密封材料的同等宽度以上。而且，基底金属膜也可以形成于基材整面。
基底金属膜的厚度优选为0.01μm以上且10μm以下。是表示向基材的紧贴性确保用的最低限度的厚度和用于应对器件的小型化的上限的范围。
另外，基底金属膜虽然也可以直接成膜于基材表面，但也可以经由其他的金属膜而成膜。其他的金属膜是用于提高基底金属膜的对于基材的接合性的金属膜。作为其他的金属膜的材质，优选由钛、铬、钨、钛-钨合金、镍、铂、钯中的任一个构成。这些其他的金属膜也优选通过镀敷、溅射、蒸镀、CVD法等形成，优选为0.005μm以上且10μm以下的厚度。
以上说明的与基底金属膜接合的密封构件由密封材料和盖状金属膜构成。密封材料由纯度99.9质量％以上的从金、银、钯、铂中选择的一种以上的金属粉末的压缩体构成。该金属粉末压缩体优选通过对于平均粒径为0.01μm以上且1.0μm以下的从金、银、钯、铂中选择的一种以上的金属粉末烧结而成的烧结体进行压缩来形成。
密封材料用于将贯通孔闭塞并将密封空间进行气密密封，因此其横截面积当然比贯通孔的横截面积大。密封材料的横截面的面积优选设为贯通孔的横截面的面积的1.2倍以上且6倍以下。而且，密封材料的厚度优选为0.1μm以上且10μm以下。需要说明的是，在此的横截面积是指贯通孔的径向的面积。
并且，在本发明的密封结构中，在密封材料上接合由块状金属构成的盖状金属膜，所述块状金属由金、银、钯、铂中的至少任一个形成。利用盖状金属膜来确保密封材料的上方的气密性。如前所述，密封材料即使在压缩后，在与贯通孔连通的中心部也仍为多孔质结构。盖状金属膜将该多孔质部分的一端密封，由此成为用于完成贯通孔的密封的构件(盖)。
盖状金属膜也是为了展现与作为密封材料的金属粉末良好的紧贴状态而适用由金、银、钯、铂中的至少任一个构成的金属。其纯度优选为高纯度，但是也可以不必为金属粉末压缩体那样的高纯度。优选的纯度设为99质量％以上。盖状金属膜也优选与构成密封材料的金属粉末的金属为相同材质的金属，由块体的金属构成，优选通过镀敷(电镀、非电解镀敷)、溅射、蒸镀、CVD法等形成。盖状金属膜的厚度优选为0.01μm以上且10μm以下。
并且，在本发明的密封结构中，由金属粉末压缩体构成的密封材料在与基底金属膜接触的外周侧的区域和与贯通孔接触的中心侧的区域中，致密性不同。即，密封材料成为与贯通孔大致相等的截面形状的筒体和将其外周侧面覆盖的筒体的双重结构。在本发明中，将前者称为多孔质区域，将后者称为致密化区域。在多孔质区域中，作为压缩体的先驱体的金属粉末烧结体包含的空隙(孔隙)比较多地残留。另一方面，在致密化区域中，具有空隙几乎消失的致密的结构。产生这样的致密性的差异是因为在密封材料的形成过程中，外周侧的致密化区域在由基底金属膜和盖状金属膜这双方夹持的状态下受到加压。上下与块状金属膜接触的部分的金属粉末从上下方向被加压并均匀地塑性变形/再结晶化而致密性增加。另一方面，在位于贯通孔的上方的部分，仅受到来自上方的盖状金属膜的加压而形成，因此成为烧结体的孔隙残留的状态。
根据本发明者们的研讨，在如上所述由致密性不同的2个区域构成的密封材料中，通过规定一方的区域即致密化区域的空隙的比例(空隙率)而发挥密封作用。具体而言，空隙率以面积率计为10％以下的致密化区域能发挥充分的密封作用。在金属粉末压缩体中，为了发挥密封作用当然需要规避空隙的存在。不过，根据本发明者们，其比例不必为0％或者能够近似于0％那样。作为论述密封效果时重要的事项，为是否空隙相互连结而形成连续的空隙。根据本发明者们的研讨，在本发明中适用的由金属粉末烧结体形成的压缩体中，从密封特性维持的观点出发而容许的空隙率以面积率计最大为10％，如果超过10％，则无法可靠地抑制空隙的连结，作为密封材料的功能下降。该空隙率更优选为5％以下。需要说明的是，关于空隙率的下限值，当然，优选为0％，但是从密封工序的效率及实用性的观点出发，作为下限值也可以为0.1％。
需要说明的是，相对于致密化区域的空隙率，不需要规定密封材料的中心部的多孔质区域的空隙率。这是因为，多孔质区域未被期待发挥密封特性。但是，在本发明中，在形成上述的致密化区域时，多孔质区域的空隙率多成为20％以上且30％以下。为了参考，作为先驱体的金属粉末烧结体的空隙率为30％以上且40％以下，因此可以说在该多孔质区域中也会产生某种程度的致密化。
关于以上的空隙率的测定，对于各区域进行截面观察，只要基于其组织照片而适当地测定空隙的比例即可。关于这种情况下的截面观察，只要在任意的部位从任意的方向观察即可。空隙率计算也可以使用图像解析软件等计算机软件。
接下来，说明适用了本发明的密封结构的封装体的气密密封方法。在本发明中，在形成有贯通孔的基材上成膜出基底金属膜，并接合双层结构(密封材料/盖状金属膜)的密封构件，将贯通孔闭塞而且将密封空间气密密封。作为密封构件的中心性要素的密封材料通过对金属粉末烧结体进行压缩而形成。并且，作为密封材料的先驱体的金属粉末烧结体可以通过使规定的粒径的金属粉末分散在溶剂中而成的金属糊剂烧结而形成。因此，在基材的贯通孔成膜出基底金属膜而将金属糊剂涂布/烧结，进而在成膜出盖状金属膜之后进行加压，由此能够形成本发明的密封结构。但是，在晶片级封装体那样的在一片基材形成有多个密封空间的情况下，在各个贯通孔依次形成密封结构的话，无法说效率良好。
因此，本发明者们发现了有效利用作为密封材料的先驱体的金属粉末烧结体的特性，对于多个贯通孔能够同时密封的方法。即，本发明的密封方法包括如下工序：准备转印基板的工序，该转印基板在与形成密封区域的基材的贯通孔的位置对应的位置具备盖状金属膜和金属粉末烧结体，所述金属粉末烧结体是纯度为99.9质量％以上、平均粒径为0.01μm以上且1.0μm以下的从金、银、钯、铂中选择的一种以上的金属粉末烧结而成的金属粉末烧结体；在形成有贯通孔的所述基材的表面，以至少包围贯通孔的周边部的方式形成基底金属膜的工序；以所述金属粉末烧结体与所述基底金属膜相接并将所述贯通孔密封的方式使所述转印基板与所述基材相对地重叠的工序；及按压所述转印用基板，由所述金属粉末烧结体形成密封材料并与所述基底金属接合的工序。
在上述的本发明的密封方法中，准备与成为气密密封的对象的基材为不同构件的基板(转印基板)，并在此预先形成成为密封材料的先驱体的金属粉末烧结体。并且，在密封作业时将转印基板向基材压紧并加压，由此一边对金属粉末烧结体进行压缩，一边将形成的密封材料向基材转印。适用该转印基板的密封方法是利用了在金属粉末烧结体被压缩时，对于在成为密封对象的基材上形成的基底金属膜产生强接合力的情况的工艺。并且，在基于转印基板的密封方法中，预先在转印基板上将盖状金属膜和金属粉末烧结体形成多个，由此，具有通过1次的转印操作能够执行存在多个贯通孔的基材的密封这样的优点。以下，说明利用了本发明的转印基板的密封方法。
在密封方法中准备的转印基板包括：基板；突起部，形成在与形成密封区域的基材的贯通孔的位置对应的位置；盖状金属膜，至少形成在所述突起部上，由块状金属构成，所述块状金属由金、银、钯、铂中的至少任一个形成；及密封材料，形成在所述盖状金属膜上，由纯度为99.9质量％以上、平均粒径为0.01μm以上且1.0μm以下的从金、银、钯、铂中选择的一种以上的金属粉末烧结而成的烧结体构成。
另外，在本发明中使用的转印基板优选除了盖状金属膜及金属粉末烧结体之外，在基板的突起部与盖状金属膜之间还具备包含氧化被膜的转印膜。该转印膜是用于调整从基材应转印的盖状金属膜与基板的结合力的金属膜。即，作为转印基板的基板材质，可以适用硅、玻璃、陶瓷等，但是作为盖状金属膜的金、银、钯、铂等的贵金属薄膜与上述基板的构成材料的结合力过弱。因此，在基板直接形成有盖状金属膜的情况下，有可能容易地剥离。因此，对于基板和贵金属薄膜这双方形成接合性良好的铬、钛、钨及这些金属的合金的薄膜而抑制盖状金属膜的剥离。但是，铬或钛等的金属薄膜与贵金属薄膜的紧贴性过高，因此如果使它们直接接触，则会损害作为转印基板的功能。这是因为，盖状金属膜和密封材料在密封作业时不得不向具有贯通孔的基材侧移动(转印)。因此，为了调整与盖状金属膜的紧贴性而将在铬等的金属膜的表面形成有氧化被膜的状态的膜作为转印膜。
以上说明的转印基板可以通过在基板上的任意的位置形成突起部，并在其上依次层叠转印膜、盖状金属膜、金属粉末烧结体来制造。
如上所述，转印基板的基板是由硅、玻璃、陶瓷等构成的板材。该基板在与成为密封对象的基材的贯通孔位置对应的位置具有突起部。通过形成突起部并在其上形成密封材料等，在之后的转印工序时在该部位产生优先的加压而有效地进行密封材料等的转印。而且，转印基板的定位也变得容易。
突起部优选其截面积为对应的贯通孔的截面积的1.2倍以上且6倍以下。这是因为，突起部是用于使密封材料向贯通孔转印的结构构件，成为与密封材料大致相同的尺寸。而且，突起部的高度优选成为1μm以上且20μm以下。在突起部的形成时，可以在基板上通过镀敷等形成突起，但也可以对基板进行蚀刻加工(干蚀刻、湿蚀刻)或进行磨削加工等而成为与基板一体的突起部。
转印膜是由铬、钛、钨及这些金属的合金构成的薄膜，可以通过镀敷(电镀、非电解镀敷)、溅射、蒸镀、CVD法等形成。并且，在成膜出铬等的金属膜之后，暂时将基板暴露在大气中或氧气氛中的氧化气氛下而在表面形成氧化被膜。该氧化条件优选从室温至200℃进行1小时～24小时左右的大气暴露。转印膜优选为厚度0.001μm以上且0.1μm以下，其中，氧化被膜的厚度优选为0.0001μm以上且0.01μm以下。
在任意地形成了转印膜之后，形成盖状金属膜。如上所述，盖状金属膜由纯度为99.9质量％以上的金、银、钯、铂的块体的金属构成。优选通过镀敷(电镀、非电解镀敷)、溅射、蒸镀、CVD法等形成。盖状金属膜的厚度优选为0.01μm以上且10μm以下。
金属粉末烧结体是纯度99.9质量％以上、平均粒径为0.01μm以上且1.0μm以下的从金、银、钯、铂中选择的一种以上的金属粉末烧结而成的结构。该金属粉末烧结体通过对于由上述纯度及粒径的金属粉末和有机溶剂构成的金属糊剂进行烧制而形成。并且，是构成的金属粉末相对于块金属的密度之比(烧结体/块金属)为0.6～0.7左右的多孔质体。金属粉末的纯度设为99.9％以上是因为考虑到在形成为烧结体及压缩体时，促进金属粒子的塑性变形和再结晶化的情况的缘故。而且，金属粉末的平均粒径设为0.01μm以上且1.0μm以下是因为，小于0.01μm的粒径的话，在金属糊剂中容易凝集，难以进行均匀涂布。超过1.0μm的粒径的金属粉的话，难以形成气密密封所需的致密的压缩体。
作为在金属糊剂中使用的有机溶剂，优选脂醇、松油醇、松油、二甘醇丁醚醋酸酯、二甘醇一丁醚、卡必醇、异冰片基环己醇(作为制品名而为Terusolve MTPH：NipponTerpene Chemicals,Inc.制等具有)、2,4-二乙基-1,5-戊二醇(作为制品名而为日香MARS：日本香料药品株式会社制等具有)、二氢松油醇(作为制品名而为日香MHD：日本香料药品株式会社制等具有)。需要说明的是，金属糊剂也可以含有添加剂。作为该添加剂，存在从丙烯酸系树脂、纤维素系树脂、醇酸树脂中选择的一种以上。例如，作为丙烯酸系树脂，可列举甲基丙烯酸甲酯聚合物，作为纤维素系树脂，可列举乙基纤维素，作为醇酸树脂，可列举邻苯二甲酸酐树脂。这些添加剂具有抑制金属糊剂中的金属粉末的凝集的作用，使金属糊剂均质。添加剂的添加量优选相对于金属糊剂而为2质量％以下的比例。能够维持稳定的凝集抑制效果，并使金属粉含有量成为对于贯通孔填充而言充分的范围内。关于金属糊剂的金属粉末与有机溶剂的混合比例，优选使金属粉末为80质量％以上且99质量％以下并使有机溶剂为1质量％以上且20质量％以下来进行混合。
并且，在形成有盖状金属膜的基板上涂布金属糊剂进行烧制，由此形成金属粉末烧结体。关于金属糊剂的涂布厚度，虽然也受金属粉末的混合比例的影响，但是考虑到之后的烧结和加压导致的致密化而优选以1μm以上且20μm以下的厚度进行涂布。需要说明的是，关于金属糊剂向基板的涂布方法，没有特别限定。
在金属糊剂涂布后，用于生成金属粉末烧结体的加热温度优选为150℃以上且300℃以下。这是因为，小于150℃的话，无法使金属粉末充分烧结，超过300℃时，烧结过度进展，由于金属粉末间的缩颈的进展而变得过硬。而且，烧制时的气氛选择大气、惰性气体(氮、氩、氦)、混合有1％以上且5％以下的氢的惰性气体等。此外，烧制时间优选为30分钟以上且8小时以下。这是因为，当烧结时间过长时，烧结过度进展，由于金属粉末间的缩颈的进展而产生变得过硬的问题。通过该金属糊剂的烧制而金属粉末烧结固化并成为金属粉末烧结体。该烧制后的金属粉末烧结体成为相对于块状金属而密度为0.6倍以上且0.7倍以下的多孔质体。并且，通过以上说明的工序，得到用于形成/转印盖状金属膜及密封材料的转印基板。
需要说明的是，关于转印基板的结构，只要将剥离膜、盖状金属膜、金属粉末烧结体(金属糊剂)至少形成在基板的突起部上即可。这是因为，应转印的密封材料等只要至少处于突起部上即可。但是，也可以在突起部周围的基板面上形成金属粉压烧结体等。如后所述，金属粉末烧结体致密化并成为压缩体的范围被限定在盖状金属膜与基底金属膜之间的突起部前端区域，因此在突起部周围的基板面即使存在金属粉压烧结体等也没有问题。
接下来，说明使用了本发明的转印基板的密封方法。在该密封方法中，制成或获得如以上所述制造的转印基板，另一方面，关于成为密封对象的基材而适当地形成密封空间。关于基材的意义，如上所述，可以是由基体和帽盖构成的单一的封装体，也可以是具有多个密封空间的晶片的组合。在任意的方式中，将基材组合而形成密封空间，并对其内部进行真空吸引。本发明可列举钎焊、阳极接合、玻璃热粘结、金属糊剂接合等作为用于形成密封空间的基材的接合方法，但是不受限定。而且，在对密封空间进行真空吸引时，关于其真空度/洁净度也完全未限定。密封空间的真空度受到内部的元件的性能、要求精度的影响。
并且，关于形成有密封空间的基材，形成有至少包围贯通孔的基底金属膜。如上所述，基底金属膜由块状金属构成，该块状金属由金、银、钯、铂中的至少任一个形成。基底金属膜优选通过镀敷(电镀、非电解镀敷)、溅射、蒸镀、CVD法等形成。基底金属膜的厚度优选为0.01μm以上且10μm以下。基底金属膜可以在具有贯通孔的基材上整面地形成，也可以适当地进行掩模而仅在贯通孔的周边部形成为框状/环状。需要说明的是，基底金属膜的形成也可以在基材形成密封空间之前进行。
如以上所述，通过将上述的转印基板向进行了密封空间的形成及基底金属膜的形成之后的基材压紧并加压，由此向基材上的基底金属膜上接合/转印由金属粉末压缩体构成的密封材料和盖状金属，从而形成本发明的密封结构。在该密封材料的形成工艺中，由基底金属膜和盖状金属膜夹持的金属粉末烧结体以紧贴于这2个块状金属膜的状态被压缩而进行致密化。金属粉末烧结体在进行致密化的同时，牢固地接合于基底金属膜。在该转印工序中，转印基板的加压条件优选为80MPa以上且200MPa以下。
另外，用于转印密封材料的加压优选对转印基板及基材中的至少任一个加热来进行。这是为了促进金属粉末的再结晶，快速地形成致密的密封材料。该加热温度优选设为80℃以上且300℃以下。除了适用金属粉末烧结体这样即使在低温下也能够致密化的密封材料的情况之外，还适当地配置基底金属膜及盖状金属膜的块状金属膜，从而能够实现300℃以下的比较低温下的密封。
在转印了密封材料之后，将转印基板除去，由此形成本发明的密封结构，密封空间的气密密封完成。在本发明中，在转印基板的制造过程中，从金属粉末烧结体中除去气体成分(有机溶剂)，因此在转印密封材料期间不会污染密封空间，能够维持即将进行密封之前的真空度。
需要说明的是，使用完成的转印基板存在在基板上残留有金属粉末的情况。该使用完的转印基板适当地进行清洗，通过再次形成盖状金属膜等而能够再次使用。
发明效果
如以上说明所述，本发明的密封结构能够不污染密封空间地在比较低温下密封贯通孔。本发明的转印基板能够有效地形成该密封结构，对于晶片级封装体那样的在一个基材设定有多个密封空间的对象也能够应对。
附图说明
图1是说明第一实施方式的转印基板的制造工序的图。
图2是说明第一实施方式的基材(密封空间)的形成工序的图。
图3是说明第一实施方式的使用了转印基板的密封空间的密封工序的图。
图4是表示在第一实施方式中形成的密封材料的截面组织的SEM照片。
具体实施方式
第一实施方式：以下，说明本发明的优选的实施方式。在本实施方式中，作为金属粉末而将由纯度99.9％的金构成的金属粉末设为密封材料，在进行了转印基板的制造和基材的加工之后，进行了将基材的贯通孔密封的试验。
(i)转印基板的制造
图1是说明本实施方式的转印基板的制造工序的图。首先，准备硅晶片制的基板，通过干蚀刻形成了与进行密封的基材的贯通孔的直径及位置(间距)对应的突起部(图1(a))。突起部的尺寸是直径500μm、高度10μm的圆柱状的突起。
接下来，在基板的突起部的顶面上通过溅射而成膜出钛薄膜作为转印膜(膜厚0.05μm)。接下来，将其在大气中以25℃暴露24小时而形成了氧化被膜(厚度约0.005μm)(图1(b))。在形成了由钛及其氧化被膜构成的转印膜之后，通过溅射而将金成膜作为盖状金属膜(膜厚0.5μm，图1(c))。以上的钛薄膜(转印膜)及金薄膜(盖状金属膜)的成膜处理对于基板整面实施，将各薄膜可靠地成膜于突起部的顶面。
然后，在基板上为了形成金属粉末烧结体而涂布了金属糊剂。金属糊剂使用了将通过湿式还原法制造的金粉末(平均粒径0.3μm，纯度99.9％)向作为有机溶剂的异冰片基环己醇(Terusolve MTPH)混合而调制的糊剂(金粉末的混合比例80质量％)。利用以将突起部包围的方式开孔的金属掩模覆盖基板而通过印刷法进行了金属糊剂的涂布(图1(d))。在金属糊剂涂布后，将基板以200℃加热2小时，使金属粉末烧结，在突起部顶面形成厚度5μm的金属粉末烧结体，由此完成转印基板(图1(e))。
(ii)基材的前处理
在本实施方式中进行密封处理的基材是硅晶片(上部基材)和玻璃晶片(下部基材)，2片一组地形成密封空间(图2(a))。基材的厚度都为0.5mm。在硅晶片形成有成为密封空间的多个(72个)腔室，并形成有与该腔室连通的贯通孔。另一方面，玻璃晶片是平坦的板材。硅晶片的腔室的尺寸为2mm见方，贯通孔为直径0.1μm的截面圆形的孔。
关于密封空间的形成，在将硅晶片和玻璃晶片进行了定位后，通过作为现有技术的阳极接合来粘合(图2(b))。定位使用了粘合定位器(BA8,SUSS MicroTec公司制)，阳极接合使用了晶片接合器(SB8e,SUSS MicroTec公司制)。接合条件设为真空气氛(10Pa)、400℃、-800V、30分钟、轻按压下。
将基材接合而形成了密封空间之后，在硅晶片的贯通孔的周边将金成膜作为基底金属膜(图2(c))。在本实施方式中，将基底金属膜形成于晶片整面，为了确保紧贴性而形成了钛/铂膜之后，将金进行了溅射。金膜厚度为0.5μm。
(iii)密封空间的气密密封
使用通过(i)制造的转印基板，将基材的密封空间的贯通孔进行了密封。在转印基板与基材的位置对合中，使用粘合定位器(BA8,SUSS MicroTec公司制)，如图3(a)那样，以使转印基板的突起部与贯通孔对应的方式进行了定位。然后，使用晶片接合器(SB8e,SUSSMicroTec公司制)，在减压成真空气氛(10Pa)之后，将转印基板向基材压紧并加压，利用附带有加热器的夹具对转印基板和基材进行了加热。此时的转印条件是突起部顶面的压力为100MPa，加热条件以升温速度30℃/min加热至200℃。
在转印基板到达了200℃之后，在施加了载荷的状态下保持30分钟(图3(b))。然后，除去载荷而使转印基板进行了移动。在观察了转印基板撤去后的基材时，确认到转印基板的密封构件及盖状金属膜接合于贯通孔的情况(图3(c))。密封材料发生压缩变形，厚度成为2μm。
图4是关于通过本实施方式形成的密封结构，作为密封材料的金属粉末压缩体的外周部即致密化区域和中心部即多孔质区域的截面照片。该照片是将制成的密封结构通过聚焦离子束装置(FIB)进行截面加工及研磨，进行了SEM观察(30000倍，倾斜45°)的照片。根据图4而致密化区域与多孔质区域的致密化的程度之差变得明确。在多孔质区域中，多个空隙(孔隙)连续地相连。另一方面，虽然在致密化区域也存在微小的空隙，但是成为分别独立的状态。由于空隙未连结，因此可期待气密密封的作用充分的情况。
基于该图4，分别关于致密化区域和多孔质区域而测定了空隙率。在本实施方式中，关于空隙率的测定，利用图像解析软件(旭化成Engineering(株)制商品名“A像君(ver.2.50)」)对图4的SEM图像进行处理而算出。在图像解析中，对图像进行二值化处理而将空隙与金属粒子分离，对空隙部分的面积率进行计算处理而作为空隙率。该图像解析的结果是得到了本实施方式的致密化区域的空隙率为2.0％、多孔质区域的空隙率为22.5％的结果。
接下来，关于将贯通孔进行了密封的基材，确认了密封空间的气密性。确认进行了氦泄漏测试(钟罩法)。关于其评价，氦泄漏率为10-9Pa·m3/s以下设为合格，但是本实施方式中的氦泄漏率为10-11Pa·m3/s～10-13Pa·m3/s。其结果是，在本实施方式的密封结构中，确认到能够将密封空间有效地气密密封的情况。
第二实施方式：在此，对于与第一实施方式相同的基材(密封空间)，研讨了密封材料的结构材料的差异、基底金属膜及盖状金属膜的有无导致的效果。在第一实施方式中，金属糊剂的溶剂、金属含有量同样而对金属粉末的粒径、种类进行变更来制成了转印基板。并且，与第一实施方式同样地将硅晶片(上部基材)与玻璃晶片(下部基材)接合而形成密封空间，将其贯通孔密封。在一部分的试验中，突起部顶面的压力采用了70MPa这样的低载荷。表1示出通过本实施方式试制的各种密封结构的结构及漏泄测试的结果。
[表1]
根据表1，在将金、银、钯、铂的各种金属粉末设为密封材料的密封结构中能得到良好的气密密封特性。但是，在金属粉末的粒径过大时(No.4)，气密性下降。这是因为，即使基底、盖状金属膜存在，当金属粉末粗大时，也无法形成空隙率低的致密的压缩体。而且，即使金属粉末的物性等适当，当未进行适当的加压处理时，致密化区域的空隙率升高，气密性下降(No.10)。如上述的试验例那样，为了发挥适当的气密密封特性，密封材料的致密化区域的空隙率的控制变得重要。而且，在没有基底金属膜或盖状金属膜的任一者时(No.8、9)，无法实现泄漏率测定用的真空吸引其本身。在没有基底金属膜时(No.8)，密封材料(金属粉末压缩体)与基材的界面处的泄漏可以说显著。而且，在没有盖状金属膜时(No.9)，可认为从密封材料的多孔质区域发生泄漏。由此，上述的金属膜可以说是必须的结构。
工业实用性
本发明关于具备贯通孔的密封空间的密封方法，适用规定的金属粉末压缩体作为将贯通孔密封的介质。在本发明中，没有在钎料热粘结或阳极接合等的现有技术中存在问题的外气体产生，因此没有将密封空间污染的可能性，能够在比较低温下将贯通孔密封。而且，本发明的密封结构能够适当地以转印基板的方式形成，能够有效地形成密封结构，因此对于晶片级封装体那样的在一个基材设定有多个密封空间的对象也能够应对。本发明对于压力传感器、加速度传感器等的MEMS器件或各种半导体器件的气密密封有效。

Claims (10)

1.一种密封结构，包括形成密封空间的一组基材、形成于所述一组基材中的至少一个基材并与所述密封空间连通的至少一个贯通孔、及将所述贯通孔密封的密封构件，其中，
在形成有所述贯通孔的所述基材的表面上具备基底金属膜，该基底金属膜由块状金属构成，且以至少包围所述贯通孔的周边部的方式形成，所述块状金属由金、银、钯、铂中的至少任一个形成，
所述密封构件与所述基底金属膜接合并将所述贯通孔密封，
所述密封构件由密封材料及盖状金属膜构成，所述密封材料与所述基底金属膜接合并由纯度99.9质量％以上的从金、银、钯、铂中选择的一种以上的金属粉末的压缩体构成，所述盖状金属膜与所述密封材料接合并由块状金属构成，所述块状金属由金、银、钯、铂中的至少任一个形成，
所述密封材料由与所述基底金属膜相接的外周侧的致密化区域和与所述贯通孔相接的中心侧的多孔质区域构成，
所述致密化区域的任意截面的空隙率以面积率计为10％以下。
2.根据权利要求1所述的密封结构，其中，
基底金属膜的厚度为0.01μm以上且10μm以下。
3.根据权利要求1或2所述的密封结构，其中，
盖状金属膜的厚度为0.01μm以上且10μm以下。
4.根据权利要求1～3中任一项所述的密封结构，其中，
密封材料的横截面的截面积为贯通孔的横截面的截面积的1.2倍以上且6倍以下。
5.根据权利要求1～4中任一项所述的密封结构，其中，
密封材料的厚度为0.1μm以上且10μm以下。
6.根据权利要求1～5中任一项所述的密封结构，其中，
密封材料是通过对于纯度为99.9质量％以上、平均粒径为0.01μm以上且1.0μm以下的从金、银、钯、铂中选择的一种以上的金属粉末的烧结体进行压缩而形成的材料。
7.一种密封方法，是形成权利要求1～6中任一项所述的密封结构的密封方法，所述密封方法包括如下工序：
准备转印基板的工序，该转印基板在与形成密封区域的基材的贯通孔的位置对应的位置具备盖状金属膜和金属粉末烧结体，所述金属粉末烧结体是纯度为99.9质量％以上、平均粒径为0.01μm以上且1.0μm以下的从金、银、钯、铂中选择的一种以上的金属粉末烧结而成的金属粉末烧结体；
在形成有贯通孔的所述基材的表面，以至少包围贯通孔的周边部的方式形成基底金属膜的工序；
以所述金属粉末烧结体与所述基底金属膜相接并将所述贯通孔密封的方式使所述转印基板与所述基材相对地重叠的工序；及
按压所述转印用基板，由所述金属粉末烧结体形成密封材料并与所述基底金属接合的工序。
8.根据权利要求7所述的密封方法，其中，
将转印基板及基材中的至少任一个以80℃以上且300℃以下进行加热并按压。
9.一种转印基板，是在权利要求7或8所述的密封方法中使用的转印基板，具备：
基板；
突起部，形成在所述基板上的与基材的贯通孔的位置对应的位置；
盖状金属膜，至少形成在所述突起部上，由块状金属构成，所述块状金属由金、银、钯、铂中的至少任一个形成；及
金属粉末烧结体，形成在所述盖状金属膜上，通过纯度为99.9质量％以上、平均粒径为0.01μm以上且1.0μm以下的从金、银、钯、铂中选择的一种以上的金属粉末烧结而成。
10.根据权利要求9所述的转印基板，其中，
所述转印基板还具备转印膜，该转印膜形成于突起部与盖状金属膜之间，由铬、钛、钨及这些金属的合金构成，且在所述盖状金属膜侧的表面形成有氧化被膜。
CN201780024418.8A 2016-04-21 2017-04-06 贯通孔的密封结构及密封方法、以及用于将贯通孔密封的转印基板 Active CN109075127B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-084893 2016-04-21
JP2016084893A JP6348534B2 (ja) 2016-04-21 2016-04-21 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板
PCT/JP2017/014413 WO2017183474A1 (ja) 2016-04-21 2017-04-06 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板

Publications (2)

Publication Number Publication Date
CN109075127A true CN109075127A (zh) 2018-12-21
CN109075127B CN109075127B (zh) 2022-03-01

Family

ID=60116771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780024418.8A Active CN109075127B (zh) 2016-04-21 2017-04-06 贯通孔的密封结构及密封方法、以及用于将贯通孔密封的转印基板

Country Status (7)

Country Link
US (1) US11626334B2 (zh)
EP (1) EP3447794B1 (zh)
JP (1) JP6348534B2 (zh)
KR (1) KR102102755B1 (zh)
CN (1) CN109075127B (zh)
TW (1) TWI622136B (zh)
WO (1) WO2017183474A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110506329A (zh) * 2017-04-13 2019-11-26 田中贵金属工业株式会社 贯通孔的密封构造及密封方法、以及用于对贯通孔进行密封的转印基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190258A (zh) * 1997-02-05 1998-08-12 华通电脑股份有限公司 球阵式集成电路封装方法及封装件
US6528875B1 (en) * 2001-04-20 2003-03-04 Amkor Technology, Inc. Vacuum sealed package for semiconductor chip
JP2008028364A (ja) * 2006-06-20 2008-02-07 Tanaka Kikinzoku Kogyo Kk 封止用の金属ペースト及び圧電素子の気密封止方法並びに圧電デバイス
CN101272135A (zh) * 2007-03-22 2008-09-24 爱普生拓优科梦株式会社 晶体器件及其密封方法
JP2015095572A (ja) * 2013-11-13 2015-05-18 田中貴金属工業株式会社 貫通電極を用いた多層基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1672100B1 (en) * 2003-08-21 2014-12-31 Shuhou Co., Ltd. Method of preparing printed image
JP4816049B2 (ja) 2005-12-13 2011-11-16 大日本印刷株式会社 センサーパッケージおよびその製造方法
KR101181579B1 (ko) 2007-03-22 2012-09-10 다나까 홀딩스 가부시끼가이샤 봉지용 금속 페이스트, 압전소자의 기밀 봉지방법, 및 압전 디바이스
JP4665959B2 (ja) * 2007-11-30 2011-04-06 日本電気株式会社 真空パッケージ
JP2009182924A (ja) * 2008-02-01 2009-08-13 Epson Toyocom Corp 圧電デバイス及び圧電デバイスの製造方法
JP5076166B2 (ja) * 2008-05-16 2012-11-21 セイコーエプソン株式会社 圧電デバイス及びその封止方法
JP2014013795A (ja) * 2012-07-03 2014-01-23 Seiko Epson Corp ベース基板、電子デバイスおよび電子機器
JP6136349B2 (ja) * 2013-02-22 2017-05-31 セイコーエプソン株式会社 電子デバイス、電子機器及び移動体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190258A (zh) * 1997-02-05 1998-08-12 华通电脑股份有限公司 球阵式集成电路封装方法及封装件
US6528875B1 (en) * 2001-04-20 2003-03-04 Amkor Technology, Inc. Vacuum sealed package for semiconductor chip
JP2008028364A (ja) * 2006-06-20 2008-02-07 Tanaka Kikinzoku Kogyo Kk 封止用の金属ペースト及び圧電素子の気密封止方法並びに圧電デバイス
CN101272135A (zh) * 2007-03-22 2008-09-24 爱普生拓优科梦株式会社 晶体器件及其密封方法
JP2015095572A (ja) * 2013-11-13 2015-05-18 田中貴金属工業株式会社 貫通電極を用いた多層基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110506329A (zh) * 2017-04-13 2019-11-26 田中贵金属工业株式会社 贯通孔的密封构造及密封方法、以及用于对贯通孔进行密封的转印基板

Also Published As

Publication number Publication date
WO2017183474A1 (ja) 2017-10-26
KR102102755B1 (ko) 2020-04-21
EP3447794B1 (en) 2021-06-16
TW201804572A (zh) 2018-02-01
US11626334B2 (en) 2023-04-11
EP3447794A1 (en) 2019-02-27
JP6348534B2 (ja) 2018-06-27
EP3447794A4 (en) 2019-05-08
JP2017195291A (ja) 2017-10-26
KR20180119648A (ko) 2018-11-02
CN109075127B (zh) 2022-03-01
TWI622136B (zh) 2018-04-21
US20220102228A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
JP5931246B1 (ja) パッケージの製造方法及び該方法により製造されるパッケージ
JP2013138239A (ja) 積層型集積回路の腐食制御
TWI541949B (zh) 貫穿電極及使用該貫穿電極的多層基板的製造方法
CN109075127A (zh) 贯通孔的密封结构及密封方法、以及用于将贯通孔密封的转印基板
KR101842817B1 (ko) 기밀 밀봉 패키지 부재 및 그 제조 방법, 및, 당해 기밀 밀봉 패키지 부재를 사용한 기밀 밀봉 패키지의 제조 방법
CN110506329A (zh) 贯通孔的密封构造及密封方法、以及用于对贯通孔进行密封的转印基板
JP6787662B2 (ja) シールリング、電子部品収納用パッケージ、電子デバイスおよびこれらの製造方法
JP5537119B2 (ja) 蓋体並びに蓋体の製造方法および電子装置の製造方法
JPH02208957A (ja) 電子機器用封着材料
WO2012023899A1 (en) Hermetic seal and method of manufacture thereof
JP2003224222A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant