KR101842817B1 - 기밀 밀봉 패키지 부재 및 그 제조 방법, 및, 당해 기밀 밀봉 패키지 부재를 사용한 기밀 밀봉 패키지의 제조 방법 - Google Patents

기밀 밀봉 패키지 부재 및 그 제조 방법, 및, 당해 기밀 밀봉 패키지 부재를 사용한 기밀 밀봉 패키지의 제조 방법 Download PDF

Info

Publication number
KR101842817B1
KR101842817B1 KR1020167020104A KR20167020104A KR101842817B1 KR 101842817 B1 KR101842817 B1 KR 101842817B1 KR 1020167020104 A KR1020167020104 A KR 1020167020104A KR 20167020104 A KR20167020104 A KR 20167020104A KR 101842817 B1 KR101842817 B1 KR 101842817B1
Authority
KR
South Korea
Prior art keywords
sealing material
sealing
substrate
hermetic
package member
Prior art date
Application number
KR1020167020104A
Other languages
English (en)
Other versions
KR20160102521A (ko
Inventor
도시노리 오가시와
유야 사사키
마사유키 미야이리
Original Assignee
다나카 기킨조쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다나카 기킨조쿠 고교 가부시키가이샤 filed Critical 다나카 기킨조쿠 고교 가부시키가이샤
Publication of KR20160102521A publication Critical patent/KR20160102521A/ko
Application granted granted Critical
Publication of KR101842817B1 publication Critical patent/KR101842817B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00325—Processes for packaging MEMS devices for reducing stress inside of the package structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8423—Metallic sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/16598—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Powder Metallurgy (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

본 발명은 기판과, 기판 상에 형성된 밀봉 영역을 획정하는 적어도 1개의 프레임 형상의 밀봉재로 이루어지는 기밀 밀봉 패키지 부재에 있어서, 밀봉재는, 순도가 99.9중량％ 이상이며, 평균 입경이 0.005㎛∼1.0㎛인 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말이 소결하여 이루어지는 소결체로 형성된 것이며, 또한, 밀봉 영역으로부터 영역 외를 향한 임의 단면에 대하여, 밀봉재의 상단부 길이가 하단부 길이보다도 짧게 되어 있는 기밀 밀봉 패키지 부재이다. 밀봉재의 단면 형상으로서는, 일정 높이를 갖는 기초부와, 기초부로부터 돌출되는 적어도 1개의 산부를 포함하는 것이나, 밀봉재의 하단부 길이를 저변으로 하는 대략 삼각 형상의 산부로 되는 것 등을 들 수 있다. 본 발명은 금속 분말 소결체를 밀봉재로서 이용한 기밀 밀봉 패키지 부재이며, 기밀 밀봉 시의 하중을 저감하면서도 충분한 밀봉 효과를 발휘할 수 있는 것이다.

Description

기밀 밀봉 패키지 부재 및 그 제조 방법, 및, 당해 기밀 밀봉 패키지 부재를 사용한 기밀 밀봉 패키지의 제조 방법{HERMETIC-SEALING PACKAGE MEMBER, PRODUCTION METHOD THEREFOR, AND HERMETICALLY-SEALED PACKAGE PRODUCTION METHOD USING THIS HERMETIC-SEALING PACKAGE MEMBER}
본 발명은 전자 기기 등의 각종 디바이스의 기밀 밀봉을 위해 사용되는 패키지 부재 및 그 제조 방법에 관한 것이다. 특히, 기판 상에 복수의 밀봉 영역을 형성하는 웨이퍼 레벨 패키지의 제조에 있어서 유용한 패키지 부재에 관한 것이다.
MEMS 소자 등의 전자 기기에 사용되는 각종 기능 디바이스는, 감응부나 구동부를 갖는 섬세한 부품이며, 파티클 등의 부착에 의한 기능 저하를 방지하기 위해 기밀 밀봉되어 패키지화된 것이 많다. 이들 기밀 밀봉 패키지는, 반도체 소자가 적재되는 기판과 커버를 밀봉재로 접합하여 밀봉함으로써 제조된다.
기밀 밀봉 패키지의 제조 시에서 사용되는 밀봉재로서는, 이전에는, 납재(예를 들어, Au-Sn계 납재 등)가 널리 적용되었다. 그러나, 접합 온도(납재의 용융 온도)가 높기 때문에, 보다 저온에서의 접합을 가능하게 하는 것이 요구되었다. 그와 같은 배경 속에서, 본 발명자들은, 저온 접합이 가능하고 밀봉 특성도 양호하게 할 수 있는 방법으로서, 금속 페이스트를 사용하는 밀봉 방법을 개발하였다(특허문헌 1). 이 방법에서는, 소정의 금속 분말을 포함하는 금속 페이스트를 도포하고, 이것을 소결함으로써 얻어지는 금속 분말 소결체를 밀봉재로 하는 것이다. 이 금속 분말 소결체에 있어서는, 접합 시(밀봉 시)에 가열 및 가압됨으로써, 한층 더한 치밀화가 발생하여, 벌크체와 거의 마찬가지의 치밀성을 갖기 때문에 밀봉재로서 작용할 수 있다.
일본 특허 제5065718호 명세서
그런데, 최근의 전자 기기의 고성능화에 수반하여, 각 디바이스에는 한층 더한 소형화ㆍ박형화가 요구되고 있고, 소자의 실장 방법도 웨이퍼로부터 잘라낸 칩을 기판으로 하여 개별적으로 패키징하는 기존 방식으로부터 웨이퍼 레벨 패키지에의 대응이 진행되고 있다. 웨이퍼 레벨 패키지는, 칩으로 분리하지 않고 웨이퍼 상에서 밀봉재의 설치, 디바이스의 조립까지를 완료시키는 프로세스이다.
본 발명자들에 의한 금속 페이스트를 이용한 밀봉 방법도, 기본적으로는 웨이퍼 레벨 패키지에의 대응이 가능하다. 페이스트 도포 기술의 진보에 수반하여 웨이퍼 상에 금속 페이스트를 미세 패턴으로 도포할 수 있고, 이것을 소결함으로써 금속 분말 소결체로 이루어지는 밀봉재를 형성할 수 있다. 그리고, 밀봉재를 형성한 웨이퍼에 상부 기판(상부 웨이퍼)을 압박함으로써, 밀봉 영역을 형성할 수 있다.
단, 여기에서 문제로 되는 것이 웨이퍼 상의 패키지수의 증가에 의한 밀봉 공정(소결체에 의한 접합 공정) 시의 압박 하중의 증대이다. 상기와 같이, 금속 분말 소결체에 의한 밀봉은, 가열과 가압에 의해 달성되는 것이며, 밀봉 시에는 웨이퍼를 가압하여 금속 분말 소결체를 충분히 치밀화할 필요가 있다. 이때 필요로 되는 압박 하중은, 밀봉재(금속 분말 소결체)의 단면적(밀봉 면적)에 따라서 커진다. 밀봉 면적은 패키지수에 비례하는 것이기 때문에, 패키지수의 증가는 압박 하중의 증대로 이어져 웨이퍼 접합 장치에의 부하가 커져, 장치의 사양을 초과하는 경우도 있다. 본래, 웨이퍼 레벨 패키지는, 패키지의 고밀도 실장에 대응하는 것이 목적이지만, 금속 분말 소결체를 밀봉재로 하는 경우, 압박 하중을 억제하면서 밀봉 영역을 설정할 필요가 생겨서는, 그 장점을 충분히 향수할 수 없을 가능성이 있다.
본 발명은 이상과 같은 배경 하에 이루어진 것이며, 금속 분말 소결체를 밀봉재로 한 기밀 밀봉 패키지에 대하여, 기밀 밀봉 시의 하중을 저감하면서, 충분한 효과를 발휘하기 위한 방법을 제공하는 것이다.
본 발명자들은, 상기 과제를 해결하기 위해, 먼저, 금속 분말 소결체에 있어서의 치밀화의 기구를 재확인하는 것으로부터 검토를 행하였다. 본 발명자들에 의한 금속 분말 소결체로 이루어지는 밀봉재는, 적용되는 금속 분말의 순도, 입경에 기초하는 특성을 이용하여, 소결체로 된 후라도 가압에 의해 치밀성이 증가하도록 되어 있다. 이 가압에 의한 치밀성의 증대는, 금속 입자(분말)의 소성 변형ㆍ결합 등의 물리적인 변화에 더하여, 가압과 가열에 의해 인가되는 열적 에너지에 의한 재결정에 의한 금속 조직적인 변화에 기인하는 것이다. 이 금속 분말의 소성 변형 및 재결정이라는 변화는, 소결체가 상하 방향으로부터 구속된 상태에서 가압되어 압축됨으로써 발생하는 것이다.
따라서, 밀봉재와 상하 기판이 접촉하여 가압되는 범위를 부분적인 것으로 하면, 밀봉재 내부에서 발생하는 금속 분말의 소성 변형 및 재결정도 부분적인 것으로 될 것이다. 그리고, 그를 위해서 필요로 하는 하중은 낮아진다고 생각된다. 본 발명자들은, 이 고찰을 기초로, 밀봉재로 되는 금속 분말 소결체의 형상을 조정하고, 저가중이라도 밀봉 효과를 갖는 상태를 발견하고, 본 발명에 상도하였다.
즉, 본 발명은 기판과, 상기 기판 상에 형성된 밀봉 영역을 획정하는 적어도 1개의 프레임 형상의 밀봉재로 이루어지는 기밀 밀봉 패키지 부재에 있어서, 상기 밀봉재는, 순도가 99.9중량％ 이상이며, 평균 입경이 0.005㎛∼1.0㎛인 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말이 소결하여 이루어지는 소결체로 형성된 것이며, 또한, 상기 밀봉 영역으로부터 영역 외를 향한 임의 단면에 대하여, 상기 밀봉재의 상단부 길이가 하단부 길이보다도 짧게 되어 있는 것을 특징으로 하는 기밀 밀봉 패키지 부재이다.
이하, 본 발명에 대하여 상세하게 설명한다. 본 발명에 관한 기밀 밀봉 패키지 부재에서는, 기판 상에 설정된 프레임 형상의 밀봉재의 단면 형상에 대하여, 접합되는 상부 기판과 접하는 상단부 길이가, 기판과 접하는 하단부 길이보다도 짧아지도록 형성된 것으로 한다(도 1의 (a)). 금속 분말 소결체로 이루어지는 밀봉재의 단면 형상에 대하여 상단부 길이를 짧게 하였을 때, 밀봉 시에 상부 기판을 압박하면, 상단부의 정점 부분으로부터 압축을 받아, 그 바로 아래의 금속 분말의 변형이 발생하여 재결정 영역이 형성된다(도 1의 (b)). 그리고, 상부 기판의 압박을 계속함으로써 재결정 영역이 확대되어, 기둥 형상의 재결정 영역이 형성된다(도 1의 (c)). 이 기둥 형상의 재결정 영역은, 주위의 금속 분말 소결체에 대하여 치밀화되어 밀봉 효과를 갖기 때문에, 이에 의해 밀봉 영역의 기밀성을 확보할 수 있다.
이상과 같은 기둥 형상의 재결정 영역의 형성에 있어서는, 상부의 기판과 밀봉재의 접촉이 부분적인 것으로 되어 있기 때문에, 평탄한 밀봉재의 전체면을 압박하여 전체를 재결정시키는 종래법과 비교하면 저하중으로 재결정화를 발현시킬 수 있다. 따라서, 본 발명에 따르면, 상부 기판의 압박 하중을 저감하면서 밀봉 영역을 형성할 수 있다. 이하, 본 발명에 대하여 상세하게 설명한다.
본 발명에 있어서의 밀봉재는, 전체가 금속 분말의 소결체를 포함한다. 이 소결체의 형성 과정은 후에 상세하게 설명하지만, 순도가 99.9중량％ 이상이며, 평균 입경이 0.005㎛∼1.0㎛인 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속을 포함하는 금속 분말을 소결한 것이다. 소결체 형성을 위한 금속 분말의 조건에 대하여, 고순도의 금속을 요구하는 것은, 순도가 낮으면 분말의 경도가 상승하여, 소결체로 한 후의 변형ㆍ재결정화가 진행되기 어려워져, 밀봉 작용을 발휘하지 않을 우려가 있기 때문이다. 또한, 후술하는 바와 같이, 소결체 형성에는 금속 분말과 용제를 포함하는 금속 페이스트가 적용되고, 이것에는 유리 프릿이 포함되지 않는다. 그로 인해, 형성된 밀봉재는, 분말과 마찬가지의 고순도 금속을 포함한다. 구체적으로는, 순도 99.9중량％ 이상의 금속으로 구성된다.
상기한, 밀봉재 상단부의 압축에 의한 기둥 형상의 재결정 영역의 형성 가부, 및, 재결정 영역의 치수(폭)는 밀봉재의 상대 밀도의 영향을 받는다. 밀봉재를 구성하는 소결체의 밀도가 낮은 경우, 압축을 받아도 금속 분말의 소성 변형ㆍ결합이 진행되기 어려워져, 재결정 영역의 형성이 곤란해지거나, 또는, 밀봉 효과를 기대하기에는 충분한 폭을 형성하기 어렵다. 이 밀봉재를 구성하는 소결체의 상대 밀도에 대해서는, 구성하는 금속 입자의 벌크체(주조, 도금 등에 의해 동일 조성으로 제조되는 벌크재)에 대하여 60％ 이상의 밀도인 것이 바람직하다. 특히, 바람직하게는 70％ 이상이고, 이와 같이 벌크체의 밀도에 가까운 소결체를 적용함으로써, 형성되는 재결정 영역의 폭은 압축된 부분의 폭과 동등한 것으로 된다.
여기서, 본 발명에 있어서의 밀봉재의 단면 형상으로서는, 일정 높이를 갖는 기초부와, 상기 기초부로부터 돌출되는 적어도 1개의 산부로 이루어지도록 형성되어 있는 것을 들 수 있다. 상기의 설명과 같이, 압박 하중을 저감하면서 밀봉 영역을 형성할 수 있기 때문이다.
그리고, 이와 같은 단면 형상에 있어서의 산부의 치수ㆍ형상으로서는, 기초부의 높이(h)와 산부의 높이(h')의 비(h'/h)를 0.2∼5.0으로 하는 것이 바람직하다(도 2). 이 비율이 0.2 미만이면, 응력 집중에 수반되는 산부의 압축량이 작아, 산부가 부분적으로 소성 변형하여 재결정하는 효과가 손상된다. 또한, 5.0을 초과하는 경우, 수직으로 밀봉재를 압축하는 것이 곤란해진다.
또한, 기초부 상에 형성되는 산부의 폭은 재결정 영역의 폭에 영향을 미치고, 산부의 수는 재결정 영역의 수에 영향을 준다. 산부는 적어도 1개가 형성되어 있는 것을 필요로 하지만, 바람직하게는 복수 형성되어 있는 것이 바람직하다. 재결정 영역을 백업적으로 복수 형성하기 위해서이다.
산부는, 밀봉 영역으로부터 외부를 항한 임의 단면에 있어서, 항상 적어도 1개 형성되어 있는 것이 필요하다. 그로 인해, 산부의 정점은, 기판 평면에 대하여 평행한 평면에서 보아, 연속한 궤적을 그리는 경우가 많고, 이 궤적을 따라서 재결정 영역이 형성된다. 이 산부의 정점이 그리는 궤적은, 밀봉재의 기초부 외측 테두리를 평행하게 따른 것, 동심원 형상의 것 등이어도 되지만, 정점의 궤적끼리가 교차한 망목상, 또는, 격자상으로 되어 있는 것이 바람직하다(도 3). 모든 단면 방향에 대하여 재결정 영역을 망라적으로 형성할 수 있기 때문이다.
또한, 산부의 높이는, 상기한 기초부와의 높이비의 범위 내에 있으면 항상 균등한 것은 필요로 하지 않는다. 예를 들어, 정점의 궤적이 망목상으로 되어 있는 경우에 있어서, 궤적의 교점부의 높이를 피크로 하고, 교점 간에서는 이것보다 낮은 산부를 형성하고 있어도 된다(후술하는 실시 형태를 참조). 또한, 산부의 단면 형상에 대해서도, 정점으로부터 하단부에 걸친 경사면(능선)은 직선이어도 되고, 곡선이어도 된다(도 4).
또한, 본 발명에 있어서의 밀봉재의 단면 형상으로서는, 상기와 같은 것 외에, 밀봉재의 하단부 길이를 저변으로 하는 대략 삼각 형상을 갖는 산부로 되도록 형성되어 있는 것도 들 수 있다(도 5). 이 밀봉재의 단면 형상은 심플한 것이며, 압축에 의해 형성되는 재결정 영역은 1개이지만, 밀봉 영역을 극소로 할 필요가 있는 경우 등에 있어서 적합한 밀봉재의 단면 형상이다.
그리고, 이와 같은 단면 형상이 산부만으로 이루어지는 밀봉재에 대해서는, 산부의 높이(h'')와 저변 길이(L)의 비(ｈ''/L)에 대하여 0.1∼3.0으로 하는 것이 바람직하다. 산부의 높이가 지나치게 낮은 경우, 산부의 압축량을 크게 취하기 위해서는 하중을 증대시킬 필요가 있기 때문이다. 또한, 산부의 정점은, 저변의 중심에 있을 필요는 없고, 좌우 어느 하나에 치우친 것이어도 된다. 또한, 산부의 높이는 균등하지 않아도 되고, 상기한 비율의 범위 내에 있으면 된다.
본 발명에서는, 이상과 같이 밀봉재의 단면 형상을 규정하는 것이지만, 평면 형상에 대해서는, 기판 상에 밀봉 영역을 획정하기 위한 프레임 형상을 갖고 있으면 되고 특별히 제한되는 것은 아니다. 프레임 형상으로서는, 원형의 프레임이어도 되고, 직사각형의 프레임이어도 된다.
본 발명에 있어서의 기판이란, 그 표면 상에 적어도 1개의 밀봉 영역을 형성할 필요가 있는 부재이며, 실리콘 웨이퍼, 금속 웨이퍼 외에, 수지 기판이어도 된다. 또한, 기판에는 미리 밀봉 영역 내에 반도체 소자 등이 설치되어 있어도 된다.
밀봉재는 기판에 직접 형성되어 있어도 되지만, 기판 표면에 하지 금속막을 형성하고, 그 위에 밀봉재를 형성해도 된다. 이 하지막은, 밀봉재인 금속 분말 소결체와 기판의 밀착성을 높이기 위한 것이고, 하지막을 설정함으로써, 소결체에 균일한 가압을 부여하였을 때에 적절한 재결정화를 유기할 수 있다. 하지막은 금, 은, 팔라듐, 백금, 티타늄, 크롬, 텅스텐, 티타늄-텅스텐 합금, 니켈 중 어느 하나의 금속을 포함하는 것이 바람직하고, 고순도(99.9중량％ 이상)인 것이 바람직하다. 또한, 밀봉재에 대한 밀착성 확보를 위해서 벌크체의 금속을 포함하는 것이 바람직하고, 도금(전해 도금, 무전해 도금), 스퍼터링, 증착, CVD법 등에 의해 형성된 것이 바람직하다. 또한, 금속막은 단층 또는 다층 구조 중 어느 것이어도 되지만 밀봉재와 접촉하는 층의 금속은 금속 분말의 금속과 동일 재질의 금속으로 하는 것이 바람직하다.
다음에, 본 발명에 관한 기밀 밀봉 패키지 부재의 제조 방법 및 패키지의 밀봉 방법에 대하여 설명한다. 본 발명에 관한 기밀 밀봉 패키지 부재는, 기판 상에 소정의 구성의 금속 페이스트를 프레임 형상으로 도포하고, 그 후 소성함으로써 제조할 수 있다.
밀봉재를 형성하기 위한 금속 페이스트는, 순도가 99.9중량％ 이상이며, 평균 입경이 0.005㎛∼1.0㎛인 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말과 유기 용제를 포함하는 것이 기본 구성으로 된다. 금속 분말의 순도를 99.9중량％ 이상으로 하는 것은, 상기와 같이, 소결체로 하였을 때의 변형능, 재결정화를 고려하는 것 외에, 도전성의 확보도 고려하는 것이다. 또한, 금속 분말의 평균 입경을 0.005㎛∼1.0㎛로 하는 것은, 1.0㎛를 초과하는 입경의 금속분에서는, 미소한 관통 구멍에 충전하였을 때에 큰 간극이 발생하여, 최종적으로 필요한 통전성을 확보할 수 없기 때문이며, 0.005㎛ 미만의 입경에서는, 금속 페이스트 중에서 응집하기 쉬워져, 관통 구멍에의 충전이 곤란해지기 때문이다.
금속 페이스트에서 사용하는 유기 용제로서는, 에스테르알코올, 테르피네올, 파인 오일, 부틸카르비톨아세테이트, 부틸카르비톨, 카르비톨, 이소보르닐시클로헥산올(제품명으로서 테루솔브 MTPH : 일본 테르펜 가가꾸 가부시끼가이샤제 등이 있음), 2,4-디에틸-1,5-펜탄디올(제품명으로서 닛코 MARS(닛본 코료 야쿠힝 가부시끼가이샤제) 등이 있음), 디히드로ㆍ테르피네올(제품명으로서 닛코 MHD(닛본 코료 야쿠힝 가부시끼가이샤제) 등이 있음)이 바람직하다.
도포하는 금속 페이스트의 금속 분말과 유기 용제의 배합 비율에 대해서는, 금속 분말을 80∼99중량％로 하고 유기 용제를 1∼20중량％로 하여 배합하는 것이 바람직하다. 이러한 비율로 하는 것은, 금속 분말의 응집을 방지하여, 밀봉재를 형성하기에 충분한 금속 분말을 공급할 수 있도록 하기 위해서이다.
또한, 본 발명에서 사용하는 금속 페이스트는, 첨가제를 포함해도 된다. 이 첨가제로서는, 아크릴계 수지, 셀룰로오스계 수지, 알키드 수지로부터 선택되는 1종 이상이 있다. 예를 들어, 아크릴계 수지로서는, 메타크릴산메틸 중합체를, 셀룰로오스계 수지로서는, 에틸셀룰로오스를, 알키드 수지로서는, 무수프탈산 수지를 각각 들 수 있다. 이들 첨가제는, 금속 페이스트 중에서의 금속 분말의 응집을 억제하는 작용을 갖고, 금속 페이스트를 균질한 것으로 한다. 첨가제의 첨가량은, 금속 페이스트에 대하여 2중량％ 이하의 비율로 하는 것이 바람직하다. 안정된 응집 억제 효과를 유지하면서, 금속분 함유량을 관통 구멍 충전에 충분한 범위 내로 할 수 있다.
단, 본 발명에서 사용하는 금속 페이스트는, 전극ㆍ배선 패턴 형성 등에서 널리 사용되고 있는 일반적인 금속 페이스트와 상이하며 유리 프릿을 포함하지 않는다. 본 발명에서 금속 페이스트에 유리 프릿을 혼합하지 않는 것은, 미세하고 치밀한 프레임 형상의 밀봉재를 형성하기 위해서이며, 재결정화를 저해할 수 있는 불순물을 잔류시키지 않기 위해서이다. 또한, 금속 페이스트를 구성하는 유기 용제 등의 금속 분말 이외의 성분은, 충전 후의 건조, 소결 공정에서 소실되므로, 유리 프릿과 같은 저해 요인으로는 되지 않는다.
금속 페이스트를 기판에 도포할 때에는, 밀봉재를 형성하기 위한 메쉬 형상의 개구부를 갖는 마스크를 기판 표면에 적재하고, 여기에 금속 페이스트를 도포하여 개구부 내에 금속 페이스트를 충전한다. 마스크 개구부의 평면 형상은, 밀봉재와 동일한 프레임 형상인 것이 바람직하다. 본 발명에서는, 메쉬 형상의 개구부를 갖는 마스크를 적용하지만, 이것은, 밀봉재의 산부 형성을 목적으로 하는 것이다.
이 산부 형성의 프로세스를 도 6에서 설명한다. 메쉬는 기판 표면에 대하여 일정 높이를 갖는 상태로 마스크 개구부에 형성되어 있다. 금속 페이스트는, 개구부의 적어도 메쉬와 접촉하는 높이까지 충전된다(도 6의 (a)). 그리고, 금속 페이스트의 충전이 완료된 후에 마스크를 제거하지만, 그때 메쉬를 끌어올리면, 금속 페이스트의 표면 장력 작용에 의해 표면이 솟아오른 상태로 되고(도 6의 (b)), 마스크를 완전히 끌어올렸을 때 산부가 형성된다(도 6의 (c)).
상기와 같은 금속 페이스트의 표면 장력을 이용하여 형성되는 산부의 높이는, 금속 페이스트의 점도에 의해 조정된다. 점도의 관점에서 바람직한 금속 페이스트는, 회전 점도계에 의한 23℃에 있어서의 전단율 40/s의 점도에 대한 4/s의 점도의 측정값으로부터 산출되는 틱소트로피 지수(TI)값이 3∼15이고, 또한, 전단율 4/s에 있어서의 점도가 30∼1000㎩ㆍs로 되는 것이다. 금속 페이스트의 점도는, 유기 용제의 선정, 금속 분말과 유기 용제의 배합 비율, 첨가제의 유무 및 첨가량에 의해 조정할 수 있다. 보다 바람직한 금속 페이스트는, 틱소트로피 지수값이 5∼10이고, 또한, 전단율 4/s에 있어서의 점도가 100∼800㎩ㆍs로 되는 것이다.
패턴부 개구의 메쉬의 패턴은, 평면에서 보면 밀봉재의 산부 정점의 궤적에 상당하게 된다. 이때, 메쉬의 선 직경은 10∼25㎛가 바람직하고, 구멍의 눈 크기(오프닝)는 20∼70㎛가 바람직하다. 메쉬는 세선을 넣어 짜서 형성되어 있어도 되지만, 도금법, 전기 주조법, 에칭 등에 의해 제조된 것이어도 된다. 또한, 마스크의 두께는 2∼50㎛로 하는 것이 바람직하다. 마스크의 재료는, 일반적으로 사용되고 있는 감광유제나, 페이스트 중의 용제 내성을 높이기 위해 금속박, 예를 들어 니켈박 등을 적용해도 된다.
기판에의 금속 페이스트의 도포 방법에 대해서는 특별히 한정은 없다. 또한, 금속 페이스트 도포 후에는 금속 페이스트의 건조를 행하는 것이 바람직하다. 건조 온도는 150∼250℃에서 행하는 것이 바람직하다.
금속 페이스트를 소결할 때의 가열 온도는 150∼300℃로 하는 것이 바람직하다. 150℃ 미만에서는, 금속 분말을 충분히 소결할 수 없기 때문이며, 300℃를 초과하면, 소결이 과도하게 진행되어, 금속 분말 간의 네킹의 진행에 의해 지나치게 단단해진다. 또한, 소성 시의 분위기는, 대기, 불활성 가스(질소, 아르곤, 헬륨), 1∼5％의 수소를 혼합한 불활성 가스 등이 선택된다. 또한 소성 시간은 30분∼8시간으로 하는 것이 바람직하다. 소결 시간이 지나치게 길면, 소결이 과도하게 진행되어, 금속 분말 간의 네킹의 진행에 의해 지나치게 단단해진다고 하는 문제가 발생하기 때문이다.
이상의 금속 페이스트의 도포, 소결에 의해 금속 분말은 소결 고화되어 밀봉재가 형성되어, 본 발명에 관한 기밀 밀봉 패키지 부재가 제조된다.
그리고, 본 발명에 관한 패키지의 밀봉 방법은, 이상과 같이 하여 기밀 밀봉 패키지 부재를 제조하고, 그 기판과 다른 기판을 밀봉재를 개재하여 겹쳐 배치하고, 가열하면서 가압하여 밀봉재를 치밀화시키는 것이다. 이 외의 기판이란, 본 발명에 관한 기밀 밀봉 패키지 부재의 기판과 동일한 재질ㆍ치수이어도 되고, 상이한 재질ㆍ치수의 것이어도 된다. 또한, 반도체 소자 등의 디바이스이어도 된다.
이때의 가열ㆍ가압 조건으로서는, 가열 온도는 80∼300℃로 하는 것이 바람직하다. 기판이나 기판 상의 소자의 손상을 억제하면서 금속 분말의 재결정을 진행시키기 위해서이다. 바람직하게는, 가열 온도는 150∼250℃로 한다.
이 가열ㆍ가압 처리의 시간은, 설정된 가열 온도에 도달하고 나서 0.5∼3시간으로 하는 것이 바람직하다. 그리고 가열ㆍ가압 처리에 의해, 밀봉재는, 산부가 찌부러져, 기초부의 산부 바로 아래 부근에 있어서 우선적으로 금속 분말의 소성 변형, 재결정이 발생하여 치밀화된다. 이것에 의해 형성되는 재결정 영역은 상부의 기판과 밀봉재의 접촉이 부분적인 것으로 되어 있기 때문에, 밀봉재의 전체면을 압박하여 전체를 재결정시키는 종래법과 비교하면 저하중으로 기밀 밀봉이 확립된다.
이상 설명한 바와 같이, 본 발명에 관한 기밀 밀봉 패키지 부재는, 기판 상에 복수의 밀봉 영역을 설정한 경우에 있어서도, 압박 하중을 저감하면서 확실한 기밀 밀봉을 얻을 수 있다. 본 발명에 관한 기밀 밀봉 방법은, 소정의 금속 페이스트를 사용한 비교적 간이한 공정으로, 복수 영역의 기밀 밀봉이 가능하여, 웨이퍼 레벨 패키지에의 응용을 기대할 수 있다.
도 1은 본 발명의 밀봉재 중에 있어서의 재결정 영역 형성의 과정을 설명하는 도면.
도 2는 기초부와 산부를 갖는 밀봉재의 산부의 치수를 설명하는 도면.
도 3은 평면에서 본 밀봉재의 산부의 궤적을 설명하는 도면.
도 4는 기초부와 산부를 갖는 밀봉재의 산부의 형상의 예를 설명하는 도면.
도 5는 본 발명에 있어서의 밀봉재의 다른 단면 형상(대략 삼각 형상의 산부)을 설명하는 도면.
도 6은 밀봉재의 형성 과정을 설명하는 도면.
도 7은 제1 실시 형태에서 제조한 밀봉재의 외관 사진.
도 8은 제2 실시 형태에서 제조한 밀봉재의 외관 사진.
이하, 본 발명의 적합한 실시 형태를 설명한다.
제1 실시 형태 : 기판으로서 직경 4인치의 실리콘 웨이퍼를 준비하고, 그 표면에 하지막으로서, Ti(0.05㎛)/Pt(0.01㎛)/Au(0.2㎛)(Ti가 웨이퍼 표면측)의 3층의 금속막을 스퍼터링법에 의해 성막하였다.
다음에, 밀봉재로 되는 소결체의 원료인 금속 페이스트를 조정하였다. 금속 페이스트는, 습식 환원법에 의해 제조된 금속 분말을 96중량％와, 유기 용제인 이소보르닐시클로헥산올(MTPH) 4중량％를 혼합하여 조정한 것을 사용하였다. 본 실시 형태에서는, 금, 은, 팔라듐, 백금의 각 금속 분말의 금속 페이스트를 준비하였다.
조정한 각 금속 페이스트에 대해서는 미리 점도를 측정하였다. 점도 측정은, 원추형 회전 점도계(HAAKE사제 Rheostress RS75(콘플레이트 : 티타늄제 35㎜, 갭 0.05㎜로 설정))에 의해, 측정 온도 23℃, 전단율 4/s, 20/s, 40/s의 순서로 각각 30초간 유지하여 연속적으로 측정하였다. 그리고, 측정값을 기초로 틱소트로피 지수(TI)값을 다음 식에 의해 산출하였다.
TI=(전단율 4/s의 점도)÷(전단율 40/s의 점도)
그리고, 상기 금속 페이스트를 상기의 기판에 도포하였다. 본 실시 형태에서는, 밀봉재의 폭 300㎛, 패턴 형상 한 변이 10㎜인 직사각형의 밀봉 영역을 웨이퍼 상에 10개 설정하였다. 이 밀봉재의 패턴을 따른 스크린 마스크(서스펜드 메탈 마스크)를 개재하여 금속 페이스트를 도포하였다. 여기서 사용한 스크린 마스크(제품명 ESP 메탈 마스크; 다이요 가가꾸 고교 가부시키가이샤)는 일반적인 유제(에멀전) 마스크의 유제부를 Ni박 메탈로 치환한 것이다. Ni박의 두께는 30㎛이며, 개구부 상면에 선 직경 16㎛의 금속선을 구멍 밀도 500으로 뜬 메쉬를 구비하고, 구멍의 눈 크기(오프닝)는 33㎛이다.
금속 페이스트의 도포는, 메탈 마스크를 웨이퍼에 적재하고, 그 위로부터 금속 페이스트를 스크린 인쇄에 의해 도포하였다. 그리고, 금속 페이스트를 메탈 마스크의 개구부에 충전한 후, 메탈 마스크를 상방으로 대략 수직으로 이동시켜, 개구부의 메쉬에 의해 산부를 형성하였다.
금속 페이스트 도포 후, 150℃에서 건조하여 금속 페이스트 중의 용제, 가스 성분을 제거하였다. 그 후, 200℃의 질소-4％ 수소 분위기 중에서 금속 페이스트를 소성하여 금속 페이스트 중의 용제, 가스 성분을 제거하였다. 이 소결 후의 밀봉재의 외관을 도 7에 도시한다. 이 밀봉재에 대해서는, 단면을 주사 전자 현미경으로 관찰하고, 그 화상을 기초로 화상 해석에 의해 2치화 처리하고, 기공부와 비기공부의 비율을 기초로 밀봉재의 상대 밀도를 산출하였다.
이상과 같이 하여 제조한 기밀 밀봉 패키지 부재에 대하여, 상부 기판으로서, 동일한 하지막 Ti(0.05㎛)/Pt(0.01㎛)/Au(0.2㎛)를 형성한 4인치의 실리콘 웨이퍼를 접합하여 기밀 밀봉을 행하였다. 진공 분위기 중, 히터 상에 세트된 기밀 밀봉 패키지 부재의 밀봉재에 상기 웨이퍼를 적재하였다. 그리고, 상방으로부터 하중을 가한 후에, 히터에 의해 승온 속도 30℃/min으로 200℃까지 가열하고, 200℃에 도달한 후 30분 유지하였다.
200℃에서 30분의 가열 및 압박한 후 제하하고, 밀봉재 내측의 밀봉 영역의 기밀성을 확인하기 위해, 헬륨 누설 시험(벨자법)을 행하였다. 이 평가는, 헬륨 누설률이 10-9㎩ㆍ㎥/s 이하를 합격으로 하였다.
본 실시 형태에서는, 금속 페이스트의 금속종마다 기밀 밀봉 공정 시의 압박 하중을 변경하여 웨이퍼끼리의 접합을 행하고, 밀봉 영역 내의 기밀성을 검토하였다. 또한, 종래예와의 비교를 위해, 상면이 평탄한 밀봉재를 형성한 패키지 부재를 제조하고, 그 기밀성도 확인하였다. 이 종래예는, 본 실시 형태와 동일한 금속 페이스트를 사용하고, 메탈 마스크 인쇄로 본 실시 형태와 마찬가지의 평면 형상(밀봉재 폭 300㎛, 패턴 형상 10㎜ 제곱)이며 높이 20㎛의 치수로 패턴 형성한 후, 금속 페이스트를 건조ㆍ소성하여 직사각형 프레임 형상의 밀봉재를 형성하였다. 그 후, 본 실시 형태와 마찬가지의 조건에서 웨이퍼끼리를 접합하여 기밀 밀봉하였다. 이 결과를 표 1에 나타낸다.
Figure 112016071330117-pct00001
표 1로부터, 종래예에 있어서는, 압박 하중을 12kN으로 한 경우에는, 충분한 기밀성을 갖는 밀봉 영역을 형성할 수 있지만(No.6), 압박 하중을 7.2kN으로 내렸을 때에는 누설이 발생해 버려, 밀봉이 불충분해지고 있다(No.7). 즉, 종래예는 상면이 평탄한 밀봉재이며, 그 면적은 120㎟(폭 0.3㎜, 패턴 형상 10㎜ 제곱, 밀봉 영역 10개)이기 때문에, 압력이 100㎫(12kN)에서 밀봉할 수 있지만, 압력이 60㎫(7.2kN)에서는 누설이 발생하는 것을 의미하고 있다.
이에 반해, 본 실시 형태에 있어서는, 7.2kN의 압박 하중이라도 누설은 보이지 않아, 하중을 저감하면서도 기밀성 충분한 밀봉 영역을 형성할 수 있는 것을 알 수 있다. 즉, 산부에 응력 집중시킨 결과, 산부 바로 아래 부근에 있어서 우선적으로 금속 분말의 소성 변형, 재결정이 발생하여 치밀화되기 때문에, 밀봉재의 전체면을 압박시킬 필요가 있는 종래예보다도 저하중으로 기밀 밀봉이 확립되는 것을 알 수 있다. 단, 밀봉재를 구성하는 금속 분말의 순도, 입경이 적합 범위 외로 되면, 누설이 발생하여 불충분한 결과로 된다.
제2 실시 형태 : 여기에서는 밀봉재의 단면 형상으로서, 삼각 형상의 산부만을 포함하는 것을 형성하고, 그 밀봉 능력을 확인하였다. 제1 실시 형태와 마찬가지의 기판에 대하여, 제1 실시 형태의 No.1의 금속 페이스트를 사용하여 밀봉재를 형성하였다. 기판 상의 밀봉재의 배치 패턴은, 폭(저변) 20㎛이고 10㎜ 제곱인 밀봉 영역 100개를 형성하도록 하였다.
밀봉재의 형성은, 제1 실시 형태와 마찬가지로, 스크린 마스크(서스펜드 메탈 마스크)를 개재하여 금속 페이스트를 도포하였다. 여기서 사용한 ESP 메탈 마스크(다이요 가가꾸 고교 가부시키가이샤)는 Ni박의 두께는 24㎛이며, 개구부 상면에 선 직경 16㎛의 금속선을 구멍 밀도 325로 뜬 메쉬를 구비하고, 구멍의 눈 크기(오프닝)는 53㎛의 것이다. 도 8에 본 실시 형태에서 형성한 밀봉재의 외관을 도시한다. 이 밀봉재는, 저변의 폭 20㎛, 정점 높이 4∼7㎛이며, 산부의 높이(h'')와 저변 길이(L)의 비(h''/L)는 0.2∼0.4이었다.
그리고, 이 패키지 부재에 대하여, 제1 실시 형태와 마찬가지로 하여 웨이퍼를 접합하여 기밀 밀봉하였다. 그 후, 누설 시험을 행한 바, 헬륨 누설률이 10-11∼10-13㎩ㆍ㎥/s의 범위 내이며 합격으로 판정되었다.
본 발명은 기판 상에 복수의 밀봉 영역이 설정된 기밀 밀봉 패키지를 제조할 때에 염려되는 압박 하중의 상승의 문제를 해결하는 것이다. 본 발명은 압박 하중을 저감하면서 확실한 기밀 밀봉을 얻을 수 있고, 비교적 간이한 공정으로 복수 개소의 기밀 밀봉이 가능하여, 웨이퍼 레벨 패키지에의 응용을 기대할 수 있다.

Claims (9)

  1. 기판과, 상기 기판 상에 형성된 밀봉 영역을 획정하는 적어도 1개의 프레임형상의 밀봉재로 이루어지는 기밀 밀봉 패키지 부재에 있어서,
    상기 밀봉재는, 순도가 99.9중량％ 이상이며, 평균 입경이 0.005㎛∼1.0㎛인 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말이 소결하여 이루어지는 소결체로 형성된 것이며,
    또한, 상기 밀봉재는, 상기 밀봉 영역으로부터 영역 외를 향한 임의 단면에 있어서의 형상이, 일정 높이를 갖는 기초부와, 상기 기초부로부터 돌출되는 적어도 1개의 산부로 이루어지도록 형성되어 있고, 밀봉재의 상단부 길이가 하단부 길이보다도 짧게 되어 있는 것을 특징으로 하는, 기밀 밀봉 패키지 부재.
  2. 삭제
  3. 제1항에 있어서,
    임의 단면에 있어서의 밀봉재의 기초부의 높이(h)와 산부의 높이(h')의 비(h'/h)가 0.2∼5.0인, 기밀 밀봉 패키지 부재.
  4. 제1항 또는 제3항에 있어서,
    기판 평면에 대하여 평행한 평면에서 보아, 산부의 정점이 그리는 궤적이 망목상, 또는, 격자상으로 되어 있는, 기밀 밀봉 패키지 부재.
  5. 기판과, 상기 기판 상에 형성된 밀봉 영역을 획정하는 적어도 1개의 프레임형상의 밀봉재로 이루어지는 기밀 밀봉 패키지 부재에 있어서,
    상기 밀봉재는, 순도가 99.9중량％ 이상이며, 평균 입경이 0.005㎛∼1.0㎛인 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말이 소결하여 이루어지는 소결체로 형성된 것이며,
    또한, 상기 밀봉재는, 상기 밀봉 영역으로부터 영역 외를 향한 임의 단면에 있어서의 형상이, 밀봉재의 하단부 길이를 저변으로 하는 삼각 형상을 갖는 산부로 되도록 형성되어 있고, 밀봉재의 상단부 길이가 하단부 길이보다도 짧게 되어 있는 것을 특징으로 하는, 기밀 밀봉 패키지 부재.
  6. 제5항에 있어서,
    임의 단면에 있어서의 밀봉재의 산부의 높이(h'')와 저변 길이(L)의 비(h''/L)가 0.1∼3.0인, 기밀 밀봉 패키지 부재.
  7. 제1항, 제3항, 제5항 및 제6항 중 어느 한 항에 기재된 기밀 밀봉 패키지 부재의 제조 방법이며,
    메쉬 형상의 개구부를 갖는 마스크를 기판 표면에 적재하고,
    순도가 99.9중량％ 이상이며, 평균 입경이 0.005㎛∼1.0㎛인 금, 은, 팔라듐, 백금으로부터 선택되는 1종 이상의 금속 분말과 용제를 포함하는 금속 페이스트를 도포하고, 상기 개구부에 상기 금속 페이스트를 충전한 후, 상기 마스크를 끌어올리고,
    상기 금속 페이스트를 소성하여 소결체로 이루어지는 밀봉재를 형성하는, 기밀 밀봉 패키지 부재의 제조 방법.
  8. 제7항에 있어서,
    금속 페이스트는, 회전 점도계에 의한 23℃에 있어서의 전단율 40/s의 점도에 대한 4/s의 점도의 측정값으로부터 산출되는 틱소트로피 지수(TI)값이 3∼15이고, 또한, 전단율 4/s에 있어서의 점도가 30∼1000㎩ㆍs인, 기밀 밀봉 패키지 부재의 제조 방법.
  9. 제1항, 제3항, 제5항 및 제6항 중 어느 한 항에 기재된 기밀 밀봉 패키지 부재를 사용한 기밀 밀봉 패키지의 제조 방법이며,
    상기 기밀 밀봉 패키지 부재의 기판과 다른 기판을, 밀봉재를 개재하여 겹쳐 배치하고, 80∼300℃로 가열하면서, 일방향 또는 쌍방향으로부터 가압하여, 상기 밀봉재를 치밀화시키는, 기밀 밀봉 패키지의 제조 방법.
KR1020167020104A 2013-12-27 2014-12-22 기밀 밀봉 패키지 부재 및 그 제조 방법, 및, 당해 기밀 밀봉 패키지 부재를 사용한 기밀 밀봉 패키지의 제조 방법 KR101842817B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013271561A JP5795050B2 (ja) 2013-12-27 2013-12-27 気密封止パッケージ部材及びその製造方法、並びに、該気密封止パッケージ部材を用いた気密封止パッケージの製造方法
JPJP-P-2013-271561 2013-12-27
PCT/JP2014/083904 WO2015098834A1 (ja) 2013-12-27 2014-12-22 気密封止パッケージ部材及びその製造方法、並びに、該気密封止パッケージ部材を用いた気密封止パッケージの製造方法

Publications (2)

Publication Number Publication Date
KR20160102521A KR20160102521A (ko) 2016-08-30
KR101842817B1 true KR101842817B1 (ko) 2018-03-27

Family

ID=53478688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167020104A KR101842817B1 (ko) 2013-12-27 2014-12-22 기밀 밀봉 패키지 부재 및 그 제조 방법, 및, 당해 기밀 밀봉 패키지 부재를 사용한 기밀 밀봉 패키지의 제조 방법

Country Status (7)

Country Link
US (1) US9561952B2 (ko)
EP (1) EP3089207B1 (ko)
JP (1) JP5795050B2 (ko)
KR (1) KR101842817B1 (ko)
CN (1) CN105849893B (ko)
TW (1) TWI544581B (ko)
WO (1) WO2015098834A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5931246B1 (ja) * 2015-04-03 2016-06-08 田中貴金属工業株式会社 パッケージの製造方法及び該方法により製造されるパッケージ
CN108141976B (zh) * 2016-03-22 2020-05-05 富士电机株式会社 外壳、半导体装置和外壳的制造方法
JP6738760B2 (ja) * 2017-04-13 2020-08-12 田中貴金属工業株式会社 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板
KR102587868B1 (ko) * 2018-07-10 2023-10-10 니폰 덴키 가라스 가부시키가이샤 패키지, 패키지 제조 방법, 접합재가 부착된 덮개체, 및 접합재가 부착된 덮개체의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096182A (ja) * 2005-09-30 2007-04-12 Toshiba Corp プリント配線板、その製造方法、およびプリント配線板を内蔵した電子機器
JP2008028364A (ja) * 2006-06-20 2008-02-07 Tanaka Kikinzoku Kogyo Kk 封止用の金属ペースト及び圧電素子の気密封止方法並びに圧電デバイス
JP2009278562A (ja) * 2008-05-16 2009-11-26 Epson Toyocom Corp 圧電デバイス及びその封止方法
JP4798222B2 (ja) * 2006-04-07 2011-10-19 株式会社村田製作所 電子部品の接合構造およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6287692A (ja) 1985-10-14 1987-04-22 Hitachi Ltd 密閉形スクロ−ル圧縮機
JPH0781279B2 (ja) 1991-09-06 1995-08-30 川崎重工業株式会社 Ｌｎｇ受入基地システム及びｌｎｇ出荷基地システム
TW200500206A (en) * 2003-05-22 2005-01-01 Reflectivity Inc Microelectromechanical device packages with integral heaters
US20040232535A1 (en) * 2003-05-22 2004-11-25 Terry Tarn Microelectromechanical device packages with integral heaters
JP4638382B2 (ja) * 2006-06-05 2011-02-23 田中貴金属工業株式会社 接合方法
US20100059244A1 (en) * 2007-03-05 2010-03-11 Kyocera Corporation Microstructure Apparatus and Method for Manufacturing Microstructure Apparatus
US8505804B2 (en) * 2007-03-22 2013-08-13 Tanaka Kikinzoku Kogyo K.K. Metal paste for sealing, hermetic sealing method for piezoelectric element, and piezoelectric device
CN101820264B (zh) * 2010-04-06 2012-06-06 台晶(宁波)电子有限公司 一种贯孔式振子装置晶圆级封装结构
EP2564471B1 (en) * 2010-04-27 2021-01-20 Ferro Corporation Hermetic sealing of glass plates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096182A (ja) * 2005-09-30 2007-04-12 Toshiba Corp プリント配線板、その製造方法、およびプリント配線板を内蔵した電子機器
JP4798222B2 (ja) * 2006-04-07 2011-10-19 株式会社村田製作所 電子部品の接合構造およびその製造方法
JP2008028364A (ja) * 2006-06-20 2008-02-07 Tanaka Kikinzoku Kogyo Kk 封止用の金属ペースト及び圧電素子の気密封止方法並びに圧電デバイス
JP2009278562A (ja) * 2008-05-16 2009-11-26 Epson Toyocom Corp 圧電デバイス及びその封止方法

Also Published As

Publication number Publication date
JP5795050B2 (ja) 2015-10-14
JP2015126191A (ja) 2015-07-06
EP3089207A1 (en) 2016-11-02
WO2015098834A1 (ja) 2015-07-02
TWI544581B (zh) 2016-08-01
KR20160102521A (ko) 2016-08-30
EP3089207A4 (en) 2017-08-02
US9561952B2 (en) 2017-02-07
CN105849893A (zh) 2016-08-10
TW201537696A (zh) 2015-10-01
CN105849893B (zh) 2018-09-14
EP3089207B1 (en) 2023-10-25
US20160311677A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
JP5931246B1 (ja) パッケージの製造方法及び該方法により製造されるパッケージ
KR101832639B1 (ko) 관통 전극 및 당해 관통 전극을 사용한 다층 기판의 제조 방법
KR101842817B1 (ko) 기밀 밀봉 패키지 부재 및 그 제조 방법, 및, 당해 기밀 밀봉 패키지 부재를 사용한 기밀 밀봉 패키지의 제조 방법
JP2013110174A (ja) 金属配線形成用の転写基板及び前記転写用基板による金属配線の形成方法
KR102280006B1 (ko) 관통 구멍을 밀봉하기 위한 구조 및 방법, 그리고, 관통 구멍을 밀봉하기 위한 전사 기판
CN109075127B (zh) 贯通孔的密封结构及密封方法、以及用于将贯通孔密封的转印基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant