JP4798222B2 - 電子部品の接合構造およびその製造方法 - Google Patents

Description

この発明は、電子部品の接合構造および電子部品の製造方法に関し、特にたとえば、２つの基板で挟まれたチップ形状を有する電子部品の接合構造と、電子部品の製造方法に関する。

図１０は、従来の電子部品に用いられる２つの基板の接合方法を示す図解図である。第１のパイレックス（登録商標）ガラス基板１上に、第１のＡｌ膜２が形成される。また、第２のパイレックス（登録商標）ガラス基板３上に、第２のＡｌ膜４が形成される。第１のＡｌ膜２には、平面円形テーパ無し凹形溝５が形成され、第２のＡｌ膜４には、平面円形先細テーパ状凸形歯６が形成される。これらの凹形溝５と凸形歯６とを噛合させて、常温において圧縮荷重をかけることにより、２つのＡｌ膜３，４の間の摩擦によって、第１の基板１および第２の基板２が接合される（特許文献１参照）。

また、図１１に示すように、弾性表面波素子が形成された基板とカバー基板とを接合した弾性表面波装置がある。この弾性表面波装置７は、圧電体基板８を含み、圧電体基板８上にインターディジタルトランスデューサ電極（ＩＤＴ電極）９を形成することにより、圧電素子が形成される。また、ＩＤＴ電極９を取り囲むようにして、圧電体基板８の端縁に沿って、陽極接合部１０が形成される。さらに、ＩＤＴ電極９を覆うようにして、圧電体基板８上にソーダガラスなどで形成されたカバー基板１１が被せられる。そして、陽極接合部１０上にカバー基板１１を載置し、陽極接合部１０とカバー基板１１との間に５００Ｖの電圧を印加するとともに、全体を３５０℃に加熱して陽極接合することにより、圧電体基板８とカバー基板１１とが接合される。実際の製造においては、大きい圧電体基板上に複数のＩＤＴ電極９および陽極接合部１０を形成し、その上に大きいカバー基板を載置して陽極接合を行ったのち、個々の弾性表面波装置７に切断される（特許文献２参照）。
特開平５−５７７９６号公報 特開平８−２１３８７４号公報

しかしながら、特許文献１のような接合構造では、常温における圧縮によるＡｌ膜の摩擦によって、２つの基板が接合されているため、接合力が弱いという問題がある。そのため、大きい基板に素子を形成して、２つの基板を接合したのち、切断することによりチップ化を行なう場合、チップ化時の衝撃により接合部が外れてしまう可能性がある。また、このような接合部で素子の封止を行なっている場合、接合部が外れて、チップ化のための切断時に切削水が素子部分に浸入する可能性もある。また、特許文献２の弾性表面波装置の場合、陽極接合部とカバー基板の主面との間で接合が行われているため、２つの基板の間に平行なずれが発生するような力に対して、２つの基板の間の接合力が弱いという問題がある。また、陽極接合を行うには、基板全体を３００℃以上に加熱する必要があるため、２つの基板の間に線膨張係数の差があると、接合温度から室温に戻ったときの残留応力の発生を避けることができない。そのため、接合基板のたわみや破壊などが発生する。

それゆえに、この発明の主たる目的は、強い接合力で２つの基板が接合された電子部品の接合構造を提供することである。
また、この発明の別の目的は、強い接合力で２つの基板を接合することができ、かつ基板にたわみや破壊が発生しにくい電子部品の製造方法を提供することである。

この発明は、第１の基板および第２の基板と、第１の基板の一方主面に形成される第１の接続部と、第２の基板の一方主面に形成される第２の接続部と、第１の基板および第２の基板の少なくとも一方に形成される素子を含む電子部品の接合構造であって、第１の接続部は第１の基板の一方主面上に突出する凸状部であり、第２の接続部は第２の基板の一方主面上に突出するように形成された突出部に形成される凹状部であり、第１の接続部と第２の接続部とが嵌合されることにより、第１の接続部と第２の接続部とが接触してその境界に接合部が形成され、接合部はＧａ，Ｉｎ，Ｓｎの中から選択される少なくとも１つからなる第１の金属およびＮｉ，Ａｕ，Ｃｕの中から選択される少なくとも１つからなる第２の金属の接触部に形成される、電子部品の接合構造である。
第１の接続部と第２の接続部との間の接合部が、第１の金属と第２の金属の接触部に形成されることにより、大きい接合力を得ることができる。
第１の接続部と第２の接続部の形状としては、種々の形状を採用することができるが、特に、第１の基板と第２の基板との間に平行な向きのずれが発生するような力がかかったときに、互いに引っ掛かるような形状とすることにより、そのような力に対して接合部が外れにくくなる。すなわち、せん断力に強い接合となる。

また、この発明は、第１の基板および第２の基板と、第１の基板の一方主面に形成される第１の接続部と、第２の基板の一方主面に形成される第２の接続部と、第１の基板および第２の基板の少なくとも一方に形成される素子とを含む電子部品の接合構造であって、第１の接続部は第１の基板の一方主面上に突出する凸状部であり、第２の接続部は第２の基板の一方主面上に突出する凸状部であり、第１の接続部の側面と第２の接続部の側面とが接触することにより、第１の接続部と第２の接続部とが接触してその境界に接合部が形成され、前記接合部はＧａ，Ｉｎ，Ｓｎの中から選択される少なくとも１つからなる第１の金属およびＮｉ，Ａｕ，Ｃｕの中から選択される少なくとも１つからなる第２の金属の接触部に形成される、電子部品の接合構造である。
第１の接続部と第２の接続部との間の接合部が、第１の金属と第２の金属の接触部に形成されることにより、大きい接合力を得ることができる。
第１の接続部と第２の接続部の形状としては、種々の形状を採用することができるが、特に、第１の基板と第２の基板との間に平行な向きのずれが発生するような力がかかったときに、互いに引っ掛かるような形状とすることにより、そのような力に対して接合部が外れにくくなる。すなわち、せん断力に強い接合となる。

また、この発明は、第１の基板および第２の基板と、第１の基板の一方主面に形成される第１の接続部と、２の基板の一方主面に形成される第２の接続部と、第１の基板および第２の基板の少なくとも一方に形成される素子とを含む電子部品の接合構造であって、第１の接続部は第１の基板の一方主面上に突出する凸状部であり、第２の接続部は第２の基板の一方主面に形成される凹状部であり、第１の接続部と第２の接続部とが嵌合されることにより、第１の接続部と第２の接続部とが接触してその境界に接合部が形成され、接合部はＧａ，Ｉｎ，Ｓｎの中から選択される少なくとも１つからなる第１の金属およびＮｉ，Ａｕ，Ｃｕの中から選択される少なくとも１つからなる第２の金属の接触部に形成される、電子部品の接合構造である。
第１の接続部と第２の接続部との間の接合部が、第１の金属と第２の金属の接触部に形成されることにより、大きい接合力を得ることができる。
第１の接続部と第２の接続部の形状としては、種々の形状を採用することができるが、特に、第１の基板と第２の基板との間に平行な向きのずれが発生するような力がかかったときに、互いに引っ掛かるような形状とすることにより、そのような力に対して接合部が外れにくくなる。すなわち、せん断力に強い接合となる。
特に、第２の基板に凹状の第２の接続部を形成すれば、第２の接続部に第１の接続部を嵌合することにより、第１の基板と第２の基板との間の間隔を小さくすることができ、電子部品の低背化を図ることができる。

このような電子部品の接合構造において、前記接合部は前記第１の金属と前記第２の金属との合金とすることができる。
また、接合部は第１の金属と第２の金属とが密着した密着面としてもよい。
このように、より具体的には、第１の接続部と第２の接続部との間の接合部が、第１の金属と第２の金属との合金で形成されたり、第１の金属と第２の金属との密着面で形成されることにより、大きい接合力を得ることができる。

また、第１の接続部および第２の接続部は、第１の金属および第２の金属から選択される複数の材料が積層されることにより形成されてもよい。
第１の接続部と第２の接続部との接合部が、上述のような構成となっていれば、第１の接続部および第２の接続部が、第１の金属および第２の金属から選択される複数の材料による積層構造となっていてもよい。したがって、第１の金属と第２の金属とが積層されていても、第１の接続部と第２の接続部との間の接合部が、上述のような関係になっていれば、大きい接合力を得ることができる。

また、接合部は素子を取り囲むように形成することができる。
接合部が素子を取り囲むように形成されることにより、２つの基板で挟まれた部分に形成された素子が接合部で封止され、素子を外界から遮断することができる。

さらに、素子は、第１の基板または第２の基板に形成された窪み状のキャビティ部に形成してもよい。
基板に形成されたキャビティ部に素子を形成することにより、さらに２つの基板の間隔を小さくすることができ、低背化を図ることができる。

また、素子は、第１の基板または第２の基板を薄層化して形成されるメンブレン部に形成してもよい。
基板に形成されたメンブレン部に素子を形成することにより、メンブレン部の振動や低熱容量を利用した振動子や焦電体赤外線センサなどを形成することができる。

また、この発明は、少なくとも一方の基板の主面に素子が形成された第１の基板と第２の基板とを準備する工程と、第１の基板の一方主面から突出する凸状部として第１の基板の一方主面に第１の接続部を形成する工程と、第１の基板と第２の基板とを重ね合わせたときに第１の接続部に対応する位置において、第２の基板の一方主面に凹状部として形成される第２の接続部を形成する工程と、第１の接続部と第２の接続部とを接触させて仮接合する工程と、第１の基板および第２の基板の一方を所定のチップ形状に切断する工程と、第１の接続部と第２の接続部とを本接合する工程と、第１の基板および第２の基板の他方をチップ形状に切断する工程とを含む、電子部品の製造方法である。
第１の基板の第１の接続部と第２の基板の第２の接続部とを仮接合し、後に本接合を行うことにより、強力な接合力を得ることができる。ここで、仮接合の後に一方の基板のみをチップ形状に切断することにより、複数の素子が１つの基板上に連続して形成されたままで本接合を行うことができるとともに、第１の基板と第２の基板の相互間の応力が、切断された基板の大きさの範囲内に抑えられる。そのため、基板にたわみや破壊が発生しにくい。本接合の後、他方の基板をチップ形状に切断することにより、複数のチップ状の電子部品を作製することができる。
第２の基板に凹状の第２の接続部を形成し、凸状に形成された第１の接続部を第２の接続部に嵌合させることにより、第１の基板と第２の基板との間隔を小さくすることができる。

また、この発明は、主面に素子が形成されたチップ状の第１の基板と板状の第２の基板とを準備する工程と、第１の基板の一方主面から突出する凸状部として第１の基板の一方の主面に第１の接続部を形成する工程と、第１の基板と第２の基板とを重ね合わせたときに第１の接続部に対応する位置において、第２の基板の一方主面に凹状部として形成される第２の接続部を形成する工程と、第１の接続部と第２の接続部とを接触させて仮接合する工程と、第１の接続部と第２の接続部とを本接合する工程と、第２の基板をチップ形状に切断する工程とを含む、電子部品の製造方法である。
第１の基板がチップ状である場合、板状の第２の基板に第１の基板を仮接合することにより、第２の基板上に複数の第１の基板を仮接合し、さらに本接合することができる。したがって、多数の第１の基板を一括して第２の基板に接合することができ、チップ状の基板どうしを接合する場合に比べて、効率的な接合が可能となる。
第２の基板に凹状の第２の接続部を形成し、凸状に形成された第１の接続部を第２の接続部に嵌合させることにより、第１の基板と第２の基板との間隔を小さくすることができる。

これらの電子部品の製造方法において、第１の接続部と第２の接続部との接触部は、Ｇａ，Ｉｎ，Ｓｎの中から選択される少なくとも１つからなる第１の金属と、第２の金属とを接触させることによって形成することができる。
第１の金属と第２の金属とを接触させて仮接合および本接合を行うことにより、大きい接合力を得ることができる。
また、第２の金属は、Ａｕ，Ｃｕ，Ｎｉの中から選択される少なくとも１つの金属としてもよい。

また、第１の接続部および第２の接続部は、第１の金属および第２の金属から選択される複数の材料が積層されることにより形成されてもよい。
第１の接続部と第２の接続部との接合部が、上述のような構成となっていれば、第１の接続部および第２の接続部が、第１の金属および第２の金属から選択される複数の材料が積層されていてもよい。したがって、第１の金属と第２の金属とが積層されていても、第１の接続部と第２の接続部との間の接合部が、上述のような関係になっていれば、大きい接合力を得ることができる。

また、第１の接続部と第２の接続部との本接合は、第１の基板および第２の基板を加熱、加圧、超音波印加あるいはレーザ照射、またはこれらの組み合わせにより行なうことができる。
加熱やレーザ照射により本接合を行うことにより、第１の接続部と第２の接続部との間の接合部として、第１の金属と第２の金属との合金が形成される。また、加圧や超音波印加により本接合を行うことにより、第１の接続部と第２の接続部との接触部分に清浄面が現れ、精密な密着面が形成される。

さらに、第１の接続部および第２の接続部は、素子を取り囲むように形成することができる。
素子を取り囲むようにして第１の接続部および第２の接続部を形成することにより、素子を封止するようにして、第１の基板と第２の基板とを接合することができる。
また、第１の基板および第２の基板として、たとえば線膨張係数が３．３ｐｐｍ／℃であるガラス基板と線膨張係数が１５．３ｐｐｍ／℃であるセラミック基板のように、線膨張係数の差が１２ｐｐｍ／℃以下であるものが用いられることが好ましい。このような２枚の基板を用いれば、温度変化による基板間の応力が小さい。

この発明によれば、第１の接続部と第２の接続部との間の接合部において、第１の基板と第２の基板とが大きい接合力で接合された電子部品を得ることができる。そのため、電子部品の２つの基板が外れにくく、破損しにくい電子部品とすることができる。さらに、素子を接合部で封止することにより、素子が外界から遮断された電子部品とすることができ、素子部分への水分やごみの侵入を防止することができる。
また、この発明の電子部品の製造方法によれば、第１の基板と第２の基板とが大きい接合力で接合された電子部品を作製することができる。また、電子部品の製造工程において、基板にたわみや破損が発生しにくく、良好な生産性を達成することができる。

この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の発明を実施するための最良の形態の説明から一層明らかとなろう。

この発明の電子部品の一例を示す分解斜視図である。 図１に示す電子部品におけるＩＤＴ電極の引出し部と接続電極との接続部の構造を示す図解図である。 （Ａ）〜（Ｅ）は、図１に示す電子部品の製造工程を示す図解図である。 図１に示す電子部品における第１の接続部および第２の接続部の構造の一例を示す図解図である。 （Ａ）〜（Ｅ）は、この発明の電子部品の製造工程の他の例を示す図解図である。 この発明の電子部品の他の例を示す図解図である。 この発明の電子部品のさらに他の例を示す図解図である。 （Ａ）〜（Ｃ）は、この発明の電子部品の製造工程の別の例を示す図解図である。 （Ａ）〜（Ｎ）は、この発明の電子部品における第１の接続部と第２の接続部の組み合わせを示す図解図である。 従来の電子部品における２つの基板の接合方法の一例を示す図解図である。 従来の電子部品の一例を示す分解斜視図である。

符号の説明

２０ 電子部品
２２ 第１の基板
２４ 第２の基板
２６ ＩＤＴ電極
２８ 接続電極
３０ 第１の接続部
３２ 第２の接続部
３４ 接合部
４０ キャビティ部
４２ 素子部

図１は、この発明の電子部品の一例を示す分解斜視図である。ここでは、電子部品２０として、弾性表面波素子が形成された電子部品について説明するが、その他の素子が形成された電子部品であってもよい。電子部品２０は、第１の基板２２および第２の基板２４を含む。カバー部材として用いられる第１の基板２２としては、たとえばＳｉなどが用いられ、弾性表面波素子の基板として用いられる第２の基板２４としては、たとえばＬｉＴａＯ₃などの圧電体基板が用いられる。なお、第１の基板２２および第２の基板２４の材料としては、形成される素子や基板の用途に応じて、上述の材料以外にも、ＬｉＮｂＯ₃，アルミナ，ＳｉＣ，サファイア，水晶，Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃，ＰｂＴｉＯ₃，ＢａＴｉＯ₃，ＳｒＴｉＯ₃などを用いることができる。

第１の基板２２と第２の基板２４は、重ね合わされて接合され、チップ型の電子部品２０となる。ここで、第２の基板２４の一方主面上には、インターディジタルトランスデューサ電極（ＩＤＴ電極）２６が形成される。ＩＤＴ電極２６は、２つの櫛歯状電極２６ａ，２６ｂが噛み合うように配置されることにより形成される。なお、ＩＤＴ電極２６の数や配置、および櫛歯状電極２６ａ，２６ｂの寸法や間隔は、必要とする弾性表面波素子の特性に応じて決定される。このように、圧電体基板で形成された第２の基板２４上にＩＤＴ電極２６が形成されることにより、弾性表面波素子が構成される。また、図２に示すように、ＩＤＴ電極２６の引出し部に対応する位置において、第１の基板２２には、接続電極２８が形成される。接続電極２８は、第１の基板２２を貫通するように形成され、ＩＤＴ電極２６の引出し部に接続される。

さらに、ＩＤＴ電極２６形成部を取り囲むようにして、第１の基板２２の一方主面上に環状の第１の接続部３０が形成され、第２の基板２４の一方主面上に環状の第２の接続部３２が形成される。これらの第１の接続部３０および第２の接続部３２は、第１の基板２２および第２の基板２４を重ね合わせたときに、互いに対向する位置に形成される。これらの第１の接続部３０および第２の接続部３２で接合されることにより、重ね合わされた第１の基板２２と第２の基板２４とが固定される。このとき、ＩＤＴ電極２６の引出し部と接続電極２８も、図２に示すように、第１の接続部３０と第２の接続部３２との接合と同様にして接合され、機械的かつ電気的な接合がなされる。

この電子部品２０を製造するために、大きい第２の基板２４の一方主面上に、複数のＩＤＴ電極２６が形成される。そして、それぞれのＩＤＴ電極２６を取り囲むようにして、環状の第２の接続部３２が形成される。第２の接続部３２は、図３（Ａ）に示すように、第２の基板２４の一方主面上に突出する突出部として形成され、この突出部の先端側から第２の基板２２に向かって狭くなるテーパ状の断面形状を有する凹状部が形成される。

また、第２の基板２４に対応して、大きい第１の基板２２が準備され、第２の基板に重ね合わせたとき、第２の接続部３２に対応する位置に、複数の環状の第１の接続部３０が形成される。第１の接続部３０は、先端側から第１の基板２２に向かって広くなるテーパ状の断面形状を有する凸状部として形成される。したがって、第１の基板２２の一方主面には、凸状部が環状に形成され、第２の基板２４の一方主面には、凹状部が形成された環状の突出部が形成される。

次に、図３（Ｂ）に示すように、第１の基板２２は、第２の基板２４に押し付けられ、第２の接続部３２の凹状部に第１の接続部３０が嵌合させられる。このとき、第１の接続部３０と第２の接続部３２の接触する部分において、Ｇａ，Ｉｎ，Ｓｎの中から選択される少なくとも１つからなる第１の金属と、第２の金属とが接触するように、第１の接続部３０および第２の接続部３２が形成される。ここで、第２の金属としては、Ａｕ，Ｃｕ，Ｎｉの中から選択される少なくとも１つが用いられる。たとえば、第１の接続部３０をＳｎで形成し、第２の接続部３２をＣｕで形成してもよい。また、図４に示すように、第１の接続部３０を第１の基板２２側からＣｕ，Ｓｎの順に積層し、第２の接続部３２を第２の基板２４側からＣｕ，Ｓｎの順に積層してもよい。このような積層構造とすれば、第１の接続部３０を第２の接続部３２の凹部に嵌合させたときに、ＣｕとＳｎとが接触することになる。

図３（Ｂ）に示すように、第１の基板２２を第２の基板２４に押し付けることにより、第１の接続部３０が第２の接続部３２の凹状部に嵌合して仮接合される。この状態で、図３（Ｃ）に示すように、隣接する第１の接続部３０の間において、第１の基板２２が切断される。第１の基板２２の切断は、たとえばブレードダイシング、レーザダイシング、スクライブ、へき開などの方法により行なうことができる。このとき、第２の基板２４は切断されない。

次に、図３（Ｄ）に示すように、たとえば全体を加熱することにより、第１の接続部３０と第２の接続部３２との接触部に、第１の金属と第２の金属の合金で形成された接合部３４が形成される。この接合部３４が形成されることによって、第１の接続部３０と第２の接続部３２とが本接合される。さらに、図３（Ｅ）に示すように、隣接する第２の接続部３２の間において、第２の基板２４が切断され、電子部品２０が作製される。第２の基板２４の切断も、ブレードダイシング、レーザダイシング、スクライブ、へき開などの方法により行なうことができる。

なお、図３には示されていないが、ＩＤＴ電極２６と接続電極２８との接続も、図３に示す方法で行なわれる。つまり、ＩＤＴ電極２６の引出し部に第２の接続部３２が形成され、接続電極２８に第１の接続部３０が形成される。ここで、第２の接続部３２は、たとえば平面形状が円形の突出部となるように形成され、この突出部に第２の基板２４に向かって狭くなるテーパ状の凹部が形成される。また、接続電極２８には、第１の接続部３０として、平面形状が円形で、先端側から第１の基板２２に向かって広くなるテーパ状の凸状部が形成される。そして、これらの第１の接続部３０と第２の接続部３２とが、仮接合された後、本接合されることによって、ＩＤＴ電極２６と接続電極２８とが接続される。

この製造方法においては、第１の接続部３０と第２の接続部３２とを仮接合した後に、第１の基板２２のみを切断している。そのため、第１の接続部３０と第２の接続部３２とを本接合する際に、全体を加熱しても、第１の基板２２と第２の基板２４との間の線膨張係数の差による影響が、切断された第１の基板２２の大きさの範囲にしか及ばないため、第１の基板２２および第２の基板２４にかかる応力を小さくすることができる。そのため、電子部品２０の製造工程において、第１の基板２２および第２の基板２４にたわみや破損が発生しにくい。したがって、第１の接続部３０と第２の接続部３２とを本接合した後、第２の基板２４を切断することにより、効率よく電子部品２０を作製することができ、良好な生産性を達成することができる。たとえば、上述のように、第１の基板２２を線膨張係数の小さいＳｉで形成し、第２の基板２４を線膨張係数の大きいＬｉＴａＯ₃で形成した場合においても、これらの基板にたわみや破損が発生しにくい。

なお、第１の基板２２および第２の基板２４として、たとえば線膨張係数が３．３ｐｐｍ／℃であるガラス基板と線膨張係数が１５．３ｐｐｍ／℃であるセラミック基板のように、線膨張係数の差が１２ｐｐｍ／℃以下であるものを用いれば、温度変化による基板間の応力が小さく、上述のような方法を採用することにより、基板のたわみや破損をより確実に防止することができる。

また、第１の接続部３０と第２の接続部３２とを仮接合した後で本接合することにより、接合部３４によって接合力を大きくすることができる。そのため、ＩＤＴ電極２６形成部が確実に封止され、水分やごみなどの浸入を防ぐことができ、電子部品２０の特性劣化を防止することができる。また、製造工程においても、切断時における切削水などの浸入が確実に防止され、それによる不良品の発生が防止される。また、ＩＤＴ電極２６と接続電極２８との接合も確実に行われ、電気的な導通状態を確保することができる。

なお、第１の接続部３０と第２の接続部３２との本接合の方法として、全体を加熱する方法のほか、どちらかの基板がガラスなどで形成されている場合、第１の接続部３０と第２の接続部３２との接触部分にレーザを照射することにより加熱してもよい。このように、レーザ照射による加熱では、レーザ照射部分だけが加熱され、他の基板部分は加熱されないため、基板にかかる応力をさらに小さくすることができる。また、仮接合された第１の接続部３０と第２の接続部３２との接触部分をさらに加圧したり、超音波を印加することにより、第１の接続部３０および第２の接続部３２の接触部分に清浄面を露出させて密着させてもよい。このように、第１の接続部３０および第２の接続部３２の表面を清浄にして密着面を形成し、この密着面を接合部３４とすることにより、大きい接合力を得ることができる。さらに、加熱、レーザ照射、加圧、超音波印加などの方法を併用することにより、第１の接続部３０と第２の接続部３２との本接合を行ってもよい。

また、図３（Ｃ）において、第１の接続部３０と第２の接続部３２とを仮接合した後に、第１の基板２２のみを切断したが、第１の基板２２を切断しないで、第２の基板２４のみを切断してもよい。この場合、図３（Ｅ）の工程においては、第１の基板２２が切断される。このように、第１の基板２２および第２の基板２４のどちらを先に切断しても、線膨張係数の差による基板のたわみや破損を防止することができる。

なお、第２の基板２４に形成される第２の接続部３２としては、図５（Ａ）に示すように、第２の基板２４の一方主面における凹状部として形成してもよい。このような第２の接続部３２においては、たとえば第２の基板２４に埋め込まれた第１の金属または第２の金属からなる埋め込み部３６に凹状部が形成され、第２の接続部３２が形成されている。この場合、たとえば、第２の基板２４に、ＲＩＥ、ミリング、サンドブラスト等の方法で有底の穴を形成し、この穴の内部に埋め込み部３６を埋め込むことにより、第２の接続部３２を形成することができる。第１の基板２２に形成される第１の接続部３０および第２の接続部３２を構成する埋め込み部３６としては、第１の接続部３０と第２の接続部３２とを嵌め合わせたときに、第１の金属および第２の金属が接触するように構成される。したがって、第１の接続部３０および第２の接続部３２は、それぞれ第１の金属および第２の金属で形成されてもよいし、図４に示す第１の接続部３０と第２の接続部３２との組み合わせと同様に、第１の金属および第２の金属から選択される２種以上の金属の積層体として形成されてもよい。

このような第２の接続部３２が形成されている場合においても、図５（Ｂ）に示すように、第１の基板２２を第２の基板２４に重ね合わせて、第１の接続部３０と第２の接続部３２とが仮接合される。そして、図５（Ｃ）に示すように、第１の基板２２のみが切断され、図５（Ｄ）に示すように、第１の接続部３０と第２の接続部３２とが本接合され、図５（Ｅ）に示すように、第２の基板２４を切断することにより、電子部品２０が作製される。このように、第２の基板２４の一方主面に凹状部を形成して第２の接続部とした場合、第２の基板２４の一方主面上に形成した突出部に凹状部を形成した場合に比べて、第１の基板２２と第２の基板２４との間隔を小さくすることができる。そのため、最終的に得られる電子部品２０を低背化することが可能である。

また、図６に示すように、第２の接続部３２の内側において、第２の基板２４に窪みを形成してキャビティ部４０とし、このキャビティ部４０内に素子部４２を形成してもよい。このようにキャビティ部４０を形成すれば、第１の基板２２と第２の基板２４とが接するように、第１の接続部３０および第２の接続部３２を形成することができる。このような構造とすることにより、電子部品２０をさらに低背化することが可能である。

さらに、図７に示すように、第１の基板２２を薄層化するとともに、第２の基板２４にキャビティ部４０を形成し、キャビティ部４０に対応する第１の基板２２上に素子部４２を形成してもよい。このように、薄層化した第１の基板２２上に素子部４２を形成したメンブレン構造とすることにより、振動や低熱容量を利用した素子部４２とすることができる。このような素子部４２の例としては、たとえば第１の基板２２を圧電体で形成し、その両面に電極を形成した振動子や、第１の基板２２を焦電体で形成し、その表面に電極を形成した赤外線センサなどが考えられる。

また、図８に示すように、第１の基板２２として、第２の基板２４より小さいチップ状のものを用いることができる。このような例としては、たとえば第２の基板２４として、複数のＭＥＭＳ素子が形成されたウエハーを使用し、第１の基板２２として、第２の基板２４に形成されたＭＥＭＳ素子を覆うように接合されるＩＣチップなどを使用することが考えられる。図８の例では、第２の基板２４には、複数のＭＥＭＳ素子が形成されている。第２の基板２４の一方主面上には、複数の第２の接続部３２が形成される。第２の接続部３２は、第２の基板２４に形成されたＭＥＭＳ素子の外周側に形成される。第２の接続部３２は、第２の基板２４の一方主面上に突出する突出部として形成され、この突出部の先端側から第２の基板２４に向かって狭くなるテーパ状の断面形状を有する凹状部が形成される。

また、第２の基板２４上には、たとえばＩＣチップなどのようなチップ状の第１の基板２２が重ね合わされる。第１の基板２２は、第２の基板２４のＭＥＭＳ素子形成部に対応する部分に重ね合わされる。このとき、第２の接続部３２に対応する位置において、第１の基板２２の一方主面に第１の接続部３０が形成される。第１の接続部３０は、先端側から第１の基板２２に向かって広くなるテーパ状の断面形状を有する凸状部として形成される。ここで、図３に示す製造方法で説明したように、Ｇａ，Ｉｎ，Ｓｎの中から選択される少なくとも１つからなる第１の金属と、Ａｕ，Ｃｕ，Ｎｉの中から選択される少なくとも１つからなる第２の金属とが接触するように、第１の接続部３０および第２の接続部３２の材料が選択される。

第２の基板２４のＭＥＭＳ素子形成部の上に第１の基板２２が重ねあわされ、図８（Ａ）に示すように、第１の接続部３０が第２の接続部３２の凹状部に嵌合して仮接合される。このように、第２の基板２４上に複数の第１の基板２２が重ね合わされた状態で、第１の基板２２および第２の基板２４の全体が加熱される。それにより、図８（Ｂ）に示すように、第１の接続部３０と第２の接続部３２との接触部に、第１の金属と第２の金属の合金からなる接合部３４が形成される。この接合部３４が形成されることにより、第１の接続部３０と第２の接続部３２とが本接合される。第１の接続部３０と第２の接続部３２とが本接合されることにより、第１の基板２２と第２の基板２４とが固着される。ここで、第１の基板２２として用いられるＩＣの回路に第１の接続部３０を接続しておき、第２の基板２４に形成されたＭＥＭＳ素子に第２の接続部３２を接続しておくことにより、これらのＩＣとＭＥＭＳ素子とが電気的に接続される。なお、仮接合された第１の接続部３０と第２の接続部３２の接触部分をさらに加圧したり、超音波を印加することにより、第１の接続部３０と第２の接続部３２の接触部分に清浄面を露出させて密着させることにより、本接合を行ってもよい。

さらに、図８（Ｃ）に示すように、隣接するＭＥＭＳ素子の間において、隣接する第２の接続部３２間で第２の基板２４が切断されることにより、ＭＥＭＳモジュールとしての電子部品２０が形成される。第２の基板２４の切断は、たとえばブレードダイシング、レーザダイシング、スクライブ、へき開などの方法によって行うことができる。

このような製造方法では、ウエハー上に多数個のチップを搭載し、一括して接合を行うことで、タクト向上、コストダウンを図ることができる。たとえば、チップ状の第１の基板２２とチップ状の第２の基板２４とを１０００個ずつ準備し、１対１で接合を行う場合、約１０００時間を要するが、図８に示す接合方法を用いれば、２時間以下で処理可能である。また、第２の基板２４に形成される素子のサイズを極小化できるため、第２の基板２４内での素子取個数を増やすことができ、コストの低減が可能となる。

さらに、ウエハー状態で第２の基板２４に形成された素子のテストを行い、良品箇所のみにＩＣチップなどの第１の基板を搭載することで、組み立て後の良品率を向上させることができる。また、接合部の形状が凸状部と凹状部とで構成されているため、第１の基板２２の搭載時、第２の基板２４のハンドリング時、接合時などにおいて、振動によって発生する位置ずれを抑制することができ、せん断力に強い接合を得ることができる。

図８に示す製造方法において、第１の基板２２としてＩＣチップを用い、第２の基板２４としてＭＥＭＳ素子が形成されたウエハーを用いた例を示したが、この方法は、これらの組み合わせに限らず、赤外線センサ、磁気センサ、ＢＡＷ素子、ＳＡＷ素子、メモリなど、素子サイズの異なるデバイスの組み合わせに適用可能である。また、第１の基板２２に形成された素子と第２の基板２４に形成された素子の間にインターポーザを入れて接続する場合においても、この製造方法を適用することができる。

なお、第１の接続部３０と第２の接続部３２の形状としては、図９（Ａ）〜図９（Ｎ）に示すように、種々の形状が考えられる。図９（Ａ）は、図３に示された第１の接続部３０と第２の接続部３２の組み合わせである。また、図９（Ｂ）は、第１の接続部３０および第２の接続部３２ともに、第１の基板２２および第２の基板２４の一方主面上に突出する凸状に形成されている。ただし、第１の接続部３０と第２の接続部３２とは、互いにずれた位置に形成され、第１の基板２２と第２の基板２４とが重ね合わされたときに、第１の接続部３０の側面と第２の接続部３２の側面とが接触するように形成される。図１に示す電子部品２０の場合、たとえば、環状の第１の接続部３０が環状の第２の接続部３２の内側に形成されることにより、第１の接続部３０の全体が第２の接続部３２内に嵌り込んで仮接合される。

また、図９（Ｃ）〜図９（Ｅ）に示すように、第１の接続部３０および第２の接続部３２を鉤状に形成し、第１の基板２２と第２の基板２４とを重ね合わせたときに、第１の接続部３０と第２の接続部３２とが引っ掛かるようにしてもよい。

さらに、図９（Ｆ）に示すように、第１の接続部３０を第１の基板２２の一方主面上に突出するように形成し、第２の接続部３２を先端が尖った凸部として形成してもよい。この場合、第１の基板２２と第２の基板２４とを重ね合わせることにより、第１の接続部３０に第２の接続部３２が食い込んで仮接合される。

さらに、図９（Ｇ）に示すように、第１の基板２２上に第１の接続部３０を細い断面形状となるように形成するとともに、先端側から第２の基板２４に向かって広くなるテーパ状の凹部を形成した突出部を形成することにより、第２の基板２４に第２の接続部３２を形成してもよい。この場合、第１の基板２２と第２の基板２４とを重ね合わせることにより、第１の接続部３０が第２の接続部３２の凹部に入り込み、第２の基板２４で第１の接続部３０の先端部が押し潰されて仮接合される。

また、図９（Ｈ）に示すように、第１の接続部３０および第２の接続部３２が互いに突き合うような凸状部として形成され、その先端部を凹凸状に形成してもよい。そして、第１の基板２２と第２の基板２４とを重ね合わせたときに、第１の接続部３０と第２の接続部３２とが突き合わされ、それぞれの先端部の凹凸が嵌まり合うようにして仮接合されるようにしてもよい。

さらに、図９（Ｉ）（Ｊ）に示すように、第１の基板２２および第２の基板２４の一方主面上に、先端部が平面となるような凸状に形成された第１の接続部３０と第２の接続部３２とを形成し、これらの接続部３０，３２の先端部を押し付けて、仮接合するようにしてもよい。図９（Ｉ）は、第１の接続部３０と第２の接続部３２の幅が同じとなるように形成されたものであり、図９（Ｊ）は、第１の接続部３０と第２の接続部３２の幅が異なるように形成されたものである。

また、図９（Ｋ）（Ｌ）に示すように、第１の基板２２の一方主面上にテーパ状の凸状部を形成することにより第１の接続部３０とし、第２の基板２４の一方主面に凹状部を形成することにより、第２の接続部３２としてもよい。図９（Ｋ）においては、第２の基板２４の凹状部の内側が第１の接続部３０に比べて狭いテーパ状に形成され、第１の接続部３０が第２の接続部３２に嵌り込んだときに、第１の接続部３０の側面が潰れて仮接合される。また、図９（Ｌ）においては、第２の基板２４に全体として同一幅の凹状部を形成することにより第２の接続部３２とし、テーパ状の第１の接続部３０が第２の接続部３２に嵌り込んだときに、第１の接続部３０の側面が潰れて仮接合される。

図９（Ｍ）は、図５または図６に示された第１の接続部３０と第２の接続部３２の組み合わせである。また、図９（Ｎ）は、図９（Ｌ）に示す凹状部の底面に、第１の金属または第２の金属による埋め込み部３６が形成されたものである。

このように、第１の接続部３０および第２の接続部３２の組み合わせは、種々の形状のものが考えられる。特に、第１の接続部３０の側面と第２の接続部３２の側面が接触するものや、第２の基板２４に形成した凹状部による第２の接続部３２に凸状に形成された第１の接続部３０を嵌め込むものでは、第１の基板２２と第２の基板２４とが平行にずれるような応力に対して強く、そのような応力によって接合部３４が外れにくいという特徴がある。

また、第２の接続部３２を凹状に形成する場合、その底面に樹脂などを配置しておき、第１の接続部３０が入り込んできたときに、樹脂によって仮接合の接合力を強くすることもできる。なお、第１の接続部３０および第２の接続部３２の形状は、図９に示された例と逆の関係であってもよい。つまり、図９において、第１の接続部３０として示された形状を第２の接続部３２の形状とし、第２の接続部３２として示された形状を第１の接続部３０の形状としてもよい。

以上のように、この発明によれば、第１の基板２２および第２の基板２４にたわみや破損が発生することなく、効率よく多量の電子部品２０を作製することができる。また、第１の基板２２と第２の基板２４との間に大きい接合力を得ることができ、素子部との電気的な接続や素子部の封止を確実に行なうことができる。特に、素子部を取り囲むようにして、第１の接続部３０および第２の接続部３２を形成し、接合部３４によって封止を行なえば、外部からの水やごみの浸入を防いで、電子部品２０の破損を防止することができる。

Claims (17)

1. 第１の基板および第２の基板、
   前記第１の基板の一方主面に形成される第１の接続部、
   前記第２の基板の一方主面に形成される第２の接続部、および
   前記第１の基板および前記第２の基板の少なくとも一方に形成される素子を含む電子部品の接合構造であって、
   前記第１の接続部は前記第１の基板の一方主面上に突出する凸状部であり、
   前記第２の接続部は前記第２の基板の一方主面上に突出するように形成された突出部に形成される凹状部であり、
   前記第１の接続部と前記第２の接続部とが嵌合されることにより、前記第１の接続部と前記第２の接続部とが接触してその境界に接合部が形成され、
   前記接合部はＧａ，Ｉｎ，Ｓｎの中から選択される少なくとも１つからなる第１の金属およびＮｉ，Ａｕ，Ｃｕの中から選択される少なくとも１つからなる第２の金属の接触部に形成される、電子部品の接合構造。
2. 第１の基板および第２の基板、
   前記第１の基板の一方主面に形成される第１の接続部、
   前記第２の基板の一方主面に形成される第２の接続部、および
   前記第１の基板および前記第２の基板の少なくとも一方に形成される素子を含む電子部品の接合構造であって、
   前記第１の接続部は前記第１の基板の一方主面上に突出する凸状部であり、
   前記第２の接続部は前記第２の基板の一方主面上に突出する凸状部であり、
   前記第１の接続部の側面と前記第２の接続部の側面とが接触することにより、前記第１の接続部と前記第２の接続部とが接触してその境界に接合部が形成され、
   前記接合部はＧａ，Ｉｎ，Ｓｎの中から選択される少なくとも１つからなる第１の金属およびＮｉ，Ａｕ，Ｃｕの中から選択される少なくとも１つからなる第２の金属の接触部に形成される、電子部品の接合構造。
3. 第１の基板および第２の基板、
   前記第１の基板の一方主面に形成される第１の接続部、
   前記第２の基板の一方主面に形成される第２の接続部、および
   前記第１の基板および前記第２の基板の少なくとも一方に形成される素子を含む電子部品の接合構造であって、
   前記第１の接続部は前記第１の基板の一方主面上に突出する凸状部であり、
   前記第２の接続部は前記第２の基板の一方主面に形成される凹状部であり、
   前記第１の接続部と前記第２の接続部とが嵌合されることにより、前記第１の接続部と前記第２の接続部とが接触してその境界に接合部が形成され、
   前記接合部はＧａ，Ｉｎ，Ｓｎの中から選択される少なくとも１つからなる第１の金属およびＮｉ，Ａｕ，Ｃｕの中から選択される少なくとも１つからなる第２の金属の接触部に形成される、電子部品の接合構造。
4. 前記接合部は前記第１の金属と前記第２の金属との合金である、請求項１ないし請求項３のいずれかに記載の電子部品の接合構造。
5. 前記接合部は前記第１の金属と前記第２の金属とが密着した密着面である、請求項１ないし請求項３のいずれかに記載の電子部品の接合構造。
6. 前記第１の接続部および前記第２の接続部は、前記第１の金属および前記第２の金属から選択される複数の材料が積層されることにより形成される、請求項１ないし請求項３のいずれかに記載の電子部品の接合構造。
7. 前記接合部は前記素子を取り囲むように形成される、請求項１ないし請求項６のいずれかに記載の電子部品の接合構造。
8. 前記素子は、前記第１の基板または前記第２の基板に形成された窪み状のキャビティ部に形成される、請求項１ないし請求項７のいずれかに記載の電子部品の接合構造。
9. 前記素子は、前記第１の基板または前記第２の基板を薄層化して形成されるメンブレン部に形成される、請求項１ないし請求項８のいずれかに記載の電子部品の接合構造。
10. 少なくとも一方の基板の主面に素子が形成された第１の基板と第２の基板とを準備する工程、
    前記第１の基板の一方主面から突出する凸状部として前記第１の基板の一方主面に第１の接続部を形成する工程、
    前記第１の基板と前記第２の基板とを重ね合わせたときに前記第１の接続部に対応する位置において、前記第２の基板の一方主面に凹状部として形成される第２の接続部を形成する工程、
    前記第１の接続部と前記第２の接続部とを接触させて仮接合する工程、
    前記第１の基板および前記第２の基板の一方を所定のチップ形状に切断する工程、
    前記第１の接続部と前記第２の接続部とを本接合する工程、および
    前記第１の基板および前記第２の基板の他方をチップ形状に切断する工程を含む、電子部品の製造方法。
11. 主面に素子が形成されたチップ状の第１の基板と板状の第２の基板とを準備する工程、
    前記第１の基板の一方主面から突出する凸状部として前記第１の基板の一方の主面に第１の接続部を形成する工程、
    前記第１の基板と前記第２の基板とを重ね合わせたときに前記第１の接続部に対応する位置において、前記第２の基板の一方主面に凹状部として形成される第２の接続部を形成する工程、
    前記第１の接続部と前記第２の接続部とを接触させて仮接合する工程、
    前記第１の接続部と前記第２の接続部とを本接合する工程、および
    前記第２の基板をチップ形状に切断する工程を含む、電子部品の製造方法。
12. 前記第１の接続部と前記第２の接続部との接触部は、Ｇａ，Ｉｎ，Ｓｎの中から選択される少なくとも１つからなる第１の金属と、第２の金属とを接触させることによって形成される、請求項１０または請求項１１に記載の電子部品の製造方法。
13. 前記第２の金属は、Ａｕ，Ｃｕ，Ｎｉの中から選択される少なくとも１つからなる、請求項１２に記載の電子部品の製造方法。
14. 前記第１の接続部および前記第２の接続部は、前記第１の金属および前記第２の金属から選択される複数の材料が積層されることにより形成される、請求項１２または請求項１３に記載の電子部品の製造方法。
15. 前記第１の接続部と前記第２の接続部との本接合は、前記第１の基板および前記第２の基板を加熱、加圧、超音波印加あるいはレーザ照射、またはこれらの組み合わせにより行なわれる、請求項１０ないし請求項１４のいずれかに記載の電子部品の製造方法。
16. 前記第１の接続部および前記第２の接続部は、前記素子を取り囲むように形成される、請求項１０ないし請求項１５のいずれかに記載の電子部品の製造方法。
17. 前記第１の基板および前記第２の基板として、線膨張係数の差が１２ｐｐｍ／℃以下であるものが用いられる、請求項１０ないし請求項１６のいずれかに記載の電子部品の製造方法。

Images