JP3414696B2 - 半導体装置のキャリア基板の電極構造 - Google Patents

半導体装置のキャリア基板の電極構造

Info

Publication number
JP3414696B2
JP3414696B2 JP2000140174A JP2000140174A JP3414696B2 JP 3414696 B2 JP3414696 B2 JP 3414696B2 JP 2000140174 A JP2000140174 A JP 2000140174A JP 2000140174 A JP2000140174 A JP 2000140174A JP 3414696 B2 JP3414696 B2 JP 3414696B2
Authority
JP
Japan
Prior art keywords
carrier substrate
semiconductor device
electrode
flange portion
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000140174A
Other languages
English (en)
Other versions
JP2001326294A (ja
Inventor
学 水崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000140174A priority Critical patent/JP3414696B2/ja
Priority to US09/847,370 priority patent/US6765293B2/en
Priority to GB0110904A priority patent/GB2368719B/en
Priority to CNB01116915XA priority patent/CN1214459C/zh
Publication of JP2001326294A publication Critical patent/JP2001326294A/ja
Priority to HK02104302.3A priority patent/HK1042592B/zh
Application granted granted Critical
Publication of JP3414696B2 publication Critical patent/JP3414696B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は親基板にはんだ接合
するための半導体装置の電極の構造に関する。
【０００２】
【従来の技術】携帯電話やビデオカメラ、パソコンなど
のパーソナル家電の小型軽量化のために、半導体装置の
パッケージはガルウイングタイプのリード電極を持つＬ
ＳＩパッケージからより小型軽量なパッケージであるＢ
ＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプやＣＳ
Ｐ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）タイプに
変わってきた。図５はＢＧＡタイプパッケージの半導体
装置の外径図であり（ａ）は側面図、（ｂ）は下面図で
ある。図６は図５のＢＧＡタイプパッケージの半導体装
置を親基板に接合した状態の部分側面図である。キャリ
ア基板５０２に実装された不図示の半導体素子は樹脂部
５０１とキャリア基板５０２とからなるパッケージに封
止されており、半導体素子の外部端子は、キャリア基板
５０２上にグリッド状に配置される電極であるはんだ付
けランド５０３を経由して外部に接続される。半導体装
置が実装される親基板６０１には半導体装置のキャリア
基板５０２のはんだ付けランド５０３に対応する位置に
はんだ付けランド６０２が設けられ、はんだ６０３を介
して半導体基板のはんだ付けランド５０３に接合され
る。はんだ付けランド５０３、はんだ付けランド６０２
は共に背の低い円筒形状て、その上面は通常平滑な平面
となっており、はんだ６０３を挟んで両ランドの平滑な
上面が接合される。
【０００３】
【発明が解決しようとする課題】パッケージが小型化す
るに伴ってランドの間隔も狭くなり、ランドの面積も小
さくなり、これに伴ってはんだによるランドの接合強度
や信頼性が低くなるという問題点が生じてきた。
【０００４】本発明の目的は、半導体パッケージの電極
と親基板の電極との接合部の強度と信頼性とを向上させ
る、半導体装置のキャリア基板の電極構造を提供するこ
とにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置のキ
ャリア基板の電極構造は、半導体装置を親基板にはんだ
接続するためのその半導体装置のキャリア基板の電極構
造であって、その電極は、中央領域に凹部が形成され、
中央領域のその凹部を取り囲む周囲の壁面にその凹部と
その壁面の外部とを連通する貫通部を有し、電極がフラ
ンジ部分を有する半球状であって、内部に同心の半球面
の中空部を有し、その電極の半球部が半導体装置のキャ
リア基板に外面に向けて設けられた半球面状の凹部に嵌
合しフランジ部分がそのキャリア基板の外面に当接する
ようにその電極がそのキャリヤ基板に固着され、凹部と
壁面の外部とを連通する貫通部が、フランジ部とそのフ
ランジ部に連接する電極の壁面とに設けられた少なくと
も一個のスリットである。
【０００６】
【０００７】また、電極がフランジ部分を有する円筒形
状であって、内部に同心の円筒形状の中空部を有し、そ
の電極の円筒形部が半導体装置のキャリア基板に外面に
向けて設けられた円筒形状の凹部に嵌合しフランジ部分
がそのキャリア基板の外面に当接するようにその電極が
そのキャリア基板に固着されていて、凹部と壁面の外部
とを連通する貫通部が、フランジ部とそのフランジ部に
連接する電極の円筒形の壁面とにほぼ底部に近い位置ま
で設けられた少なくとも一個のスリットである。
【０００８】半導体装置のパッケージがＢＧＡタイプで
あってもよくＣＳＰタイプであってもよい。
【０００９】電極の中央領域に凹部を形成することによ
り、はんだ付けランドとはんだとの接合面積が増加し、
かつ立体的な接合となる。さらに凹部と壁面の外部と連
結する貫通部を有するので内部の空気が逃げ、はんだが
充分に凹部内に濡れ広がるので、少ない量で同じ強度の
接合ができ、キャリア基板と親基板の間隔を狭くでき
る。
【００１０】
【発明の実施の形態】本発明は、半導体装置のはんだ接
合部の信頼性を向上させるための電極であるはんだ付け
ランドの構造の改善を目的とし、特にＬＳＩのボールグ
リッドアレイパッケージ（以下ＢＧＡ）およびチップサ
イズパッケージ（以下ＣＳＰ）におけるはんだ付けラン
ドの構造の改善を目的とする。
【００１１】次に、本発明の実施の形態について図面を
参照して説明する。図１は本発明の第１の実施の形態の
半導体装置のキャリア基板の電極構造を示す模式図であ
り、（ａ）は上面図、（ｂ）は（ａ）の断面Ａ−Ａの側
面断面図、（ｃ）は（ａ）の断面Ｂ−Ｂの側面断面図で
あり、図２は図１の半導体装置のキャリア基板を親基板
に接合した状態の部分側面図である。
【００１２】図１を参照すると、従来円柱状であったキ
ャリア基板１０２の電極であるはんだ付けランド１０３
が第１の実施の形態では内部に同心の半球面の中空部を
有する半球状となり円周部分にフランジ部分が設けられ
ており、フランジ部分の外径が従来例の円柱の外径に相
当する。また、フランジ部とそのフランジ部に連接する
はんだ付けランド１０３の壁面の一部に２個所空気抜き
のためにスリット１０４が設けられている。一方、キャ
リア基板１０２には外面に向けて半球面状の凹部が設け
られており、はんだ付けランド１０３がその凹部に嵌合
しフランジ部分がキャリア基板の外面に当接するように
はんだ付けランド１０３がキャリヤ基板１０２に固着さ
れている。
【００１３】キャリア基板１０２に実装された不図示の
半導体素子は樹脂部１０１とキャリア基板１０２とから
なるパッケージに封止されており、半導体素子の外部端
子は、キャリア基板１０２上にグリッド状に配置される
電極であるはんだ付けランド１０３を経由して外部に接
続される。
【００１４】図２に示すように半導体装置が実装される
親基板２０１には半導体装置のキャリア基板１０２のは
んだ付けランド１０３に対応する位置にはんだ付けラン
ド２０２が設けられており、親基板２０１にはんだ印刷
が行われ、次に凹部を有する半球状のはんだ付けランド
１０３を有するＢＧＡおよびＣＳＰが親基板２０１のは
んだ付けランド２０２とそれに対応するＢＧＡおよびＣ
ＳＰのはんだ付けランド１０３とが整合するようにＢＧ
ＡおよびＣＳＰが親基板２０１に搭載される。
【００１５】次に、これらははんだ付けのためにリフロ
ー炉に投入され、印刷されたはんだ２０３が溶融し、親
基板２０１のはんだ付けランド２０２とＢＧＡおよびＣ
ＳＰのはんだ付けランド１０３とにはんだ２０３が濡れ
広がり始める。 ＢＧＡおよびＣＳＰのはんだ付けラン
ド１０３の凹部には空気が溜まっていて、通常はその空
気が凹部へのはんだ２０３の侵入を阻害するが、本発明
の第１の実施の形態では図１に示すスリット１０４を経
由して凹部内の空気が逃げるのではんだ２０３は十分に
凹部内に濡れ広がることが可能となる。リフロー炉から
取り出されると、はんだは硬化して親基板２０１のはん
だ付けランド２０２にキャリア基板１０２のはんだ付け
ランド２０２が接合される。
【００１６】このように、はんだ付けランド１０３の構
造を従来の平面から凹状に変更することにより、はんだ
接合面積を増やすことができ、接合部の信頼性を向上さ
せることを可能にする。
【００１７】以上の説明でははんだ付けランド１０３の
形状を内部に同心の半球面の中空部を有する半球状とし
て円周部分にフランジ部分を設けることとしたが、内部
に半球面の中空部を有する円筒状として空気抜きのため
のスリットを設けてもよい。
【００１８】次に、本発明の第２の実施の形態について
図面を参照して説明する。図３は本発明の第２の実施の
形態の半導体装置のキャリア基板の電極構造を示す模式
図であり、（ａ）は上面図、（ｂ）は（ａ）の断面Ｃ−
Ｃの側面断面図であり、図４は図３の半導体装置のキャ
リア基板を親基板に接合した状態の部分側面図である。
【００１９】図３を参照すると、従来円柱状であったキ
ャリア基板３０２の電極であるはんだ付けランド３０３
が第２の実施の形態では内部に同心の円筒状の中空部を
有する円筒状となり上部の円周部分にフランジ部分が設
けられており、フランジ部分の外径が従来例の円柱の外
径に相当する。これはスルーホールと類似の構造であり
同様な製法で形成することができる。また、フランジ部
とそのフランジ部に連接する壁面に底面の近くまで２個
所空気抜きのためにスリット３０４が設けられている。
一方、キャリア基板３０２には外面に向けて円筒状の凹
部が設けられており、はんだ付けランド３０３がその凹
部に嵌合しフランジ部分がキャリア基板の外面に当接す
るようにはんだ付けランド３０３がキャリヤ基板３０２
に固着されている。
【００２０】キャリア基板３０２に実装された不図示の
半導体素子は樹脂部３０１とキャリア基板３０２とから
なるパッケージに封止されており、半導体素子の外部端
子は、キャリア基板３０２上にグリッド状に配置される
電極であるはんだ付けランド３０３を経由して外部に接
続される。
【００２１】図４に示すように半導体装置が実装される
親基板４０１には半導体装置のキャリア基板３０２のは
んだ付けランド３０３に対応する位置にはんだ付けラン
ド４０２が設けられており、親基板４０１にはんだ印刷
が行われ、次に中空部を有する円筒状のはんだ付けラン
ド３０３を有するＢＧＡおよびＣＳＰが親基板４０１の
はんだ付けランド４０２とそれに対応するＢＧＡおよび
ＣＳＰのはんだ付けランド３０３とが整合するようにＢ
ＧＡおよびＣＳＰが親基板４０１に搭載される。
【００２２】次に、これらははんだ付けのためにリフロ
ー炉に投入され、印刷されたはんだ４０３が溶融し、親
基板４０１のはんだ付けランド４０２とＢＧＡおよびＣ
ＳＰのはんだ付けランド３０３とにはんだ４０３が濡れ
広がり始める。 ＢＧＡおよびＣＳＰのはんだ付けラン
ド３０３の中空部には空気が溜まっていて、通常はその
空気が中空部へのはんだ４０３の侵入を阻害するが、本
発明の第２の実施の形態では図３に示すスリット３０４
を経由して中空部内の空気が逃げるのではんだ４０３は
十分に濡れ広がることが可能となる。リフロー炉から取
り出されると、はんだは硬化して親基板４０１のはんだ
付けランド４０２にキャリア基板３０２のはんだ付けラ
ンド３０３が接合される。
【００２３】このように、はんだ付けランド３０３の構
造を従来の平面から中空部を有する円筒状に変更するこ
とにより、はんだ接合面積を増やすことができ、接合部
の信頼性を向上させることを可能にする。
【００２４】
【発明の効果】以上説明したように本発明は、次のよう
な効果を有する。
【００２５】第１の効果は、はんだ接合部の強度と信頼
性の向上とを可能とすることである。これははんだ付け
ランドとはんだとの接合面積が増加し、かつ立体的な接
合となるからである。
【００２６】第２の効果は．はんだ接合部のはんだ量を
減らすことができるので、実装高さを押さえることがで
きることである。これは、はんだ付けランドとはんだと
の接合が立体的になり、はんだがはんだ付けランド内部
に侵入するので少ない量で同じ強度の接合ができ、キャ
リア基板と親基板の間隔を狭くできるからである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置のキャ
リア基板の電極構造を示す模式図である。（ａ）は上面
図である。（ｂ）は（ａ）の断面Ａ−Ａの側面断面図で
ある。（ｃ）は（ａ）の断面Ｂ−Ｂの側面断面図であ
る。
【図２】図１の半導体装置のキャリア基板を親基板に接
合した状態の部分側面図である。
【図３】本発明の第２の実施の形態の半導体装置のキャ
リア基板の電極構造を示す模式図である。（ａ）は上面
図である。（ｂ）は（ａ）の断面Ｃ−Ｃの側面断面図で
ある。
【図４】図３の半導体装置のキャリア基板を親基板に接
合した状態の部分側面図である。
【図５】図５はＢＧＡタイプパッケージの半導体装置の
外径図である。（ａ）は側面図である。（ｂ）は下面図
である。
【図６】図５のＢＧＡタイプパッケージの半導体装置を
親基板に接合した状態の部分側面図である。
【符号の説明】
１０１、３０１、５０１ 樹脂部 １０２、２０２、３０２、５０２ キャリア基板 １０３、３０３、５０３ はんだ付けランド １０４、３０４ スリット ２０１、４０１、６０１ 親基板 ２０２、４０２、６０２ はんだ付けランド ２０３、４０３、６０３ はんだ

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体装置を親基板にはんだ接続するた
    めの該半導体装置のキャリア基板の電極構造であって、 該電極は、中央領域に凹部が形成され、中央領域の該凹
    部を取り囲む周囲の壁面に該凹部と該壁面の外部とを連
    通する貫通部を有し、 前記電極がフランジ部分を有する半球状であって、内部
    に同心の半球面の中空部を有し、該電極の半球部が半導
    体装置のキャリア基板に外面に向けて設けられた半球面
    状の凹部に嵌合し前記フランジ部分が該キャリア基板の
    外面に当接するように該電極が該キャリヤ基板に固着さ
    れており、 前記 凹部と前記壁面の外部とを連通する前記貫通部が、
    前記フランジ部と該フランジ部に連接する電極の壁面と
    に設けられた少なくとも一個のスリットであることを特
    徴とする半導体装置のキャリア基板の電極構造。
  2. 【請求項２】 半導体装置を親基板にはんだ接続するた
    めの該半導体装置のキャリア基板の電極構造であって、 該電極は、中央領域に凹部が形成され、中央領域の該凹
    部を取り囲む周囲の壁面に該凹部と該壁面の外部とを連
    通する貫通部を有し、 前記電極がフランジ部分を有する円筒形状であって、内
    部に同心の円筒形状の中空部を有し、該電極の円筒形部
    が半導体装置のキャリア基板に外面に向けて設けられた
    円筒形状の凹部に嵌合し前記フランジ部分が該キャリア
    基板の外面に当接するように該電極が該キャリヤ基板に
    固着されており、 前記 凹部と前記壁面の外部とを連通する前記貫通部が、
    前記フランジ部と該フランジ部に連接する電極の円筒形
    の壁面とにほぼ底部に近い位置まで設けられた少なくと
    も一個のスリットであることを特徴とする半導体装置の
    キャリア基板の電極構造。
  3. 【請求項３】 前記半導体装置のパッケージがＢＧＡ
    （Ｂａｌｌ ＧｒｉｄＡｒｒａｙ）タイプである、請求
    項１または請求項２に記載の半導体装置のキャリア基板
    の電極構造。
  4. 【請求項４】 前記半導体装置のパッケージがＣＳＰ
    （Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）タイプであ
    る、請求項１または請求項２に記載の半導体装置のキャ
    リア基板の電極構造。
JP2000140174A 2000-05-12 2000-05-12 半導体装置のキャリア基板の電極構造 Expired - Fee Related JP3414696B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000140174A JP3414696B2 (ja) 2000-05-12 2000-05-12 半導体装置のキャリア基板の電極構造
US09/847,370 US6765293B2 (en) 2000-05-12 2001-05-03 Electrode structure of a carrier substrate of a semiconductor device
GB0110904A GB2368719B (en) 2000-05-12 2001-05-03 Electrode structure of a carrier substrate of a semiconductor device
CNB01116915XA CN1214459C (zh) 2000-05-12 2001-05-12 半导体器件的载体衬底的电极结构
HK02104302.3A HK1042592B (zh) 2000-05-12 2002-06-06 半導體器件的載體襯底的電極結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000140174A JP3414696B2 (ja) 2000-05-12 2000-05-12 半導体装置のキャリア基板の電極構造

Publications (2)

Publication Number Publication Date
JP2001326294A JP2001326294A (ja) 2001-11-22
JP3414696B2 true JP3414696B2 (ja) 2003-06-09

Family

ID=18647509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000140174A Expired - Fee Related JP3414696B2 (ja) 2000-05-12 2000-05-12 半導体装置のキャリア基板の電極構造

Country Status (5)

Country Link
US (1) US6765293B2 (ja)
JP (1) JP3414696B2 (ja)
CN (1) CN1214459C (ja)
GB (1) GB2368719B (ja)
HK (1) HK1042592B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400574B1 (en) * 2000-05-11 2002-06-04 Micron Technology, Inc. Molded ball grid array
JP2003133366A (ja) * 2001-10-25 2003-05-09 Texas Instr Japan Ltd 半導体装置及びその製造方法
US7343535B2 (en) * 2002-02-06 2008-03-11 Avago Technologies General Ip Dte Ltd Embedded testing capability for integrated serializer/deserializers
US20050063431A1 (en) * 2003-09-19 2005-03-24 Gallup Kendra J. Integrated optics and electronics
US6953990B2 (en) * 2003-09-19 2005-10-11 Agilent Technologies, Inc. Wafer-level packaging of optoelectronic devices
US20050063648A1 (en) * 2003-09-19 2005-03-24 Wilson Robert Edward Alignment post for optical subassemblies made with cylindrical rods, tubes, spheres, or similar features
US7520679B2 (en) * 2003-09-19 2009-04-21 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optical device package with turning mirror and alignment post
US6982437B2 (en) 2003-09-19 2006-01-03 Agilent Technologies, Inc. Surface emitting laser package having integrated optical element and alignment post
US7462942B2 (en) * 2003-10-09 2008-12-09 Advanpack Solutions Pte Ltd Die pillar structures and a method of their formation
US8101061B2 (en) * 2004-03-05 2012-01-24 Board Of Regents, The University Of Texas System Material and device properties modification by electrochemical charge injection in the absence of contacting electrolyte for either local spatial or final states
US20050213995A1 (en) * 2004-03-26 2005-09-29 Myunghee Lee Low power and low jitter optical receiver for fiber optic communication link
WO2007129496A1 (ja) * 2006-04-07 2007-11-15 Murata Manufacturing Co., Ltd. 電子部品およびその製造方法
JP4793169B2 (ja) 2006-08-24 2011-10-12 日立電線株式会社 接続体および光送受信モジュール
JP2011187484A (ja) * 2010-03-04 2011-09-22 Denso Corp 電子部品の実装構造
US20140264808A1 (en) * 2013-03-15 2014-09-18 Andreas Wolter Chip arrangements, chip packages, and a method for manufacturing a chip arrangement
KR101704260B1 (ko) * 2015-09-14 2017-02-07 엘지전자 주식회사 반도체 모듈 및 그 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562980A (ja) 1991-08-29 1993-03-12 Hitachi Ltd 半導体装置およびその製造方法
JPH0697637A (ja) * 1992-09-14 1994-04-08 Fuji Electric Co Ltd プリント配線板
US5420377A (en) * 1992-12-02 1995-05-30 Motorola, Inc. Circuit assembly with vented solder pads
JP3350152B2 (ja) 1993-06-24 2002-11-25 三菱電機株式会社 半導体装置およびその製造方法
JPH0945805A (ja) * 1995-07-31 1997-02-14 Fujitsu Ltd 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JP3150582B2 (ja) 1995-08-24 2001-03-26 富士機工電子株式会社 エアリア・グリッド・アレイ・パッケージ用基板およびその製造方法
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
US6139336A (en) * 1996-11-14 2000-10-31 Berg Technology, Inc. High density connector having a ball type of contact surface
JPH10233413A (ja) * 1997-02-21 1998-09-02 Nec Kansai Ltd 半導体装置およびその製造方法並びに配線基板
JP3037222B2 (ja) * 1997-09-11 2000-04-24 九州日本電気株式会社 Ｂｇａ型半導体装置
US5962922A (en) 1998-03-18 1999-10-05 Wang; Bily Cavity grid array integrated circuit package
US6324754B1 (en) * 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
JPH11317470A (ja) 1998-05-06 1999-11-16 Denso Corp バンプを有する電子部品
JP3128064B2 (ja) 1998-05-12 2001-01-29 秉龍 汪 集積回路パッケージ
JP3506211B2 (ja) * 1998-05-28 2004-03-15 シャープ株式会社 絶縁性配線基板及び樹脂封止型半導体装置
US6037667A (en) * 1998-08-24 2000-03-14 Micron Technology, Inc. Socket assembly for use with solder ball
SG78324A1 (en) * 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
JP3742732B2 (ja) * 1998-12-18 2006-02-08 シャープ株式会社 実装基板及び実装構造体
DE60023202T2 (de) * 1999-02-15 2006-07-20 Mitsubishi Gas Chemical Co., Inc. Leiterplatte für Plastikhalbleitergehäuse

Also Published As

Publication number Publication date
GB2368719A (en) 2002-05-08
US20020008326A1 (en) 2002-01-24
CN1214459C (zh) 2005-08-10
HK1042592A1 (en) 2002-08-16
JP2001326294A (ja) 2001-11-22
GB2368719B (en) 2003-04-02
GB0110904D0 (en) 2001-06-27
HK1042592B (zh) 2006-01-27
CN1326226A (zh) 2001-12-12
US6765293B2 (en) 2004-07-20

Similar Documents

Publication Publication Date Title
JP3414696B2 (ja) 半導体装置のキャリア基板の電極構造
US12035472B2 (en) Stackable via package and method
US5835355A (en) Tape ball grid array package with perforated metal stiffener
US20030173666A1 (en) Semiconductor device
JPH10173324A (ja) 表面実装型パッケージ及びその実装方法
US6250606B1 (en) Substrate for semiconductor device, semiconductor device and manufacturing method thereof
US20080157305A1 (en) Chip package structure
KR100701695B1 (ko) 칩 사이즈 패키지
JP3753069B2 (ja) ボールグリッドアレイ及びその端子構造
JP3157817B2 (ja) 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置
KR20020057351A (ko) 볼 그리드 어레이 패키지와 그 실장 구조
JP2001177226A (ja) プリント配線板並びに裏面電極型電気部品及びプリント配線板を備える電気部品装置
JP2007110108A (ja) 積層型集積回路チップ及びパッケージ
JPH0714942A (ja) 半導体装置
JP3859963B2 (ja) 半導体装置及びその製造方法
JPH06326439A (ja) 印刷配線板の端子構造および接続方法
JP7425587B2 (ja) 電子制御装置
JP4828997B2 (ja) 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法
JP3145984B2 (ja) 電子部品
WO2015033509A1 (ja) プリント配線板およびそれを備えた半導体装置
KR100426498B1 (ko) 반도체패키지의그구조
KR100206977B1 (ko) 직립형 볼 그리드 어레이 패키지
JP2001060639A (ja) 半導体装置及びその製造方法
KR100973271B1 (ko) 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
JPH11354661A (ja) 球状ｉｃ用のパッケージ、球状ｉｃ用の回路基板及び半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees