JP3350152B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3350152B2
JP3350152B2 JP15311193A JP15311193A JP3350152B2 JP 3350152 B2 JP3350152 B2 JP 3350152B2 JP 15311193 A JP15311193 A JP 15311193A JP 15311193 A JP15311193 A JP 15311193A JP 3350152 B2 JP3350152 B2 JP 3350152B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
via hole
substrate
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15311193A
Other languages
English (en)
Other versions
JPH0722435A (ja
Inventor
克也 小崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15311193A priority Critical patent/JP3350152B2/ja
Priority to EP97113994A priority patent/EP0810658B1/en
Priority to EP94109030A priority patent/EP0631313B1/en
Priority to DE69428378T priority patent/DE69428378T2/de
Priority to DE69420620T priority patent/DE69420620T2/de
Publication of JPH0722435A publication Critical patent/JPH0722435A/ja
Priority to US08/444,520 priority patent/US5483092A/en
Application granted granted Critical
Publication of JP3350152B2 publication Critical patent/JP3350152B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関し、特に、その半導体基板の裏面側から該
半導体基板を貫通する，接地用のバイアホールを形成し
てなる半導体装置及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】図１９は、従来の高周波，高出力ＧａＡ
ｓ電界効果トランジタ（以下、単にＧａＡｓＦＥＴと称
す。）を搭載した半導体装置の構造を示す図であり、図
１９(a) はその上面図、図１９(b) は図１９(a) のXIXb
−XIXb線における断面図である。図において、５００は
半導体装置で、これは、その表面がＡｕメッキ等で被覆
されたダイパッド５００ａ上にＧａＡｓＦＥＴチップ５
００ｂをＡｕＳｎハンダによりハンダ付けして構成され
ている。
【０００３】上記ＧａＡｓＦＥＴチップ５００ｂにおい
て、１はＧａＡｓ基板、２はＧａＡｓ基板１の上層部に
形成されたｎ型の能動層、３ａ，３ｂはＡｕ系の合金金
属からなるソース電極、４はＡｕ系の合金金属からなる
ドレイン電極、５ａ，５ｂはゲート電極、６は基板の裏
面側から形成された，ソース電極３ａ，３ｂの底面を表
出させる半球形状のバイアホール、７はＡｕ電解メッキ
層からなり，ＧａＡｓ基板１の裏面及び半球形状のバイ
アホール６の内周面を被覆し、その一部が上記ソース電
極３ａ，３ｂに接触する背面電極、８はＡｕＳｎハン
ダ、９はリード、１０は絶縁リング、１１はボンディン
グワイヤである。ここで、半球形状のバイアホール６と
該バイアホール６の内周面に形成されている背面電極７
は、上記ＧａＡｓＦＥＴチップ５００ｂの接地と放熱を
行う機能を有している。
【０００４】一方、図２０は上記半導体装置５００のダ
イボンディング前のＧａＡｓＦＥＴチップ５００ｂにお
けるバイアホール周辺部を示した断面図（図２０(a)
と、ダイホンディング後の半導体装置５００におけるバ
イアホール周辺部を示した断面図（図２０(b) ）であ
る。図において、図１９と同一符号は同一または相当す
る部分を示し、６ａはバイアホール内の空間部、１ａは
ダイボンディングによりＧａＡｓ基板１に発生したクラ
ックである。
【０００５】ところで、従来の半導体装置のダイボンデ
ィングでは、一般に、その接着性が良好で、かつ、放熱
性にも優れることから、ＡｕＳｎバンダが多く用いられ
ている。しかるに、上記図２０に示すように、基板（Ｇ
ａＡｓ基板１）の裏面側にバイアホール６が形成された
半導体チップ（ＧａＡｓＦＥＴチップ５００ｂ）を、ダ
イパッド上にダイボンディングすると、バイアホール６
の空間部６ａ内に加熱により溶融したＡｕＳｎバンダ８
が侵入し、これが冷却して固化する際に、ＡｕＳｎハン
ダ８と基板（ＧａＡｓ基板１）間でこれらの線膨張率の
差による熱応力が発生し、その結果、この熱応力の影響
により基板（ＧａＡｓ基板１）のバイアホール６の周辺
部のその厚みが薄くなった部分にクラック１ａが発生
し、得られる半導体装置の性能及び信頼性が低下し、製
造歩留りが低下してしまうという問題点があった。そこ
で、本発明者はかかる問題点に鑑み、上記クラックの発
生を抑制できるダイボンディング方法を公開技報９１−
１１８７０に提案した。
【０００６】図２１はこのダイボンディング方法を説明
するための図で、ダイボンディング後の半導体装置にお
けるバイアホール周辺部の断面を模式的に示したもので
ある。この図において、図１９，２０と同一符号は同一
または相当する部分を示し、１は基板、３は電極パッ
ド、２４は無電解Ｎｉ−Ｐメッキ層、５００ｃは半導体
チップである。
【０００７】このダイボンディング方法は、上記図２１
に示すように、半導体チップ５００ｃの基板１裏面に形
成された電解Ａｕメッキ層からなる背面電極７のバイア
ホール６の内周面を被覆している部分を、ＡｕＳｎハン
ダに対して濡れ性の悪い無電解Ｎｉ−Ｐメッキ層２４で
被覆し、この状態で、ＡｕＳｎハンダ８により半導体チ
ップ５００ｃをダイパッド５００ａ上にハンダ付けする
ようにしたもので、上記ＡｕＳｎハンダに対して濡れ性
の悪い無電解Ｎｉ−Ｐメッキ層２４の存在により、バイ
アホール６内の空間部６ａへＡｕＳｎハンダ８が浸入す
ることを防止している。尚、上記無電解Ｎｉ−Ｐメッキ
層２４は、半導体チップ５００ｃにおける背面電極７
の，バイアホール６の内周面以外の基板１の裏面に形成
されている部分を予めレジストで覆い、この状態で、無
電解メッキを行うことにより形成される。
【０００８】
【発明が解決しようとする課題】上記本発明者が提案し
た方法は、図２０に示したような従来のダイボンディン
グ方法に比べて、半導体基板のバイアホールの周辺部に
おけるクラックの発生を大幅に低減することができる。
しかしながら、上記提案した方法においては、上記のよ
うに、バイアホール６の内周面の非常に微小な領域に、
レジストマスクを用いた選択無電解メッキによりＮｉ−
Ｐメッキ層２４を成長することから、無電解メッキ特有
のメッキ被着面積が小さくなった場合にメッキ膜が成長
できなくなるといった不具合や、レジストマスクを形成
する際の写真製版工程で生ずるレジトの屑（レジストカ
ム）によりメッキ膜の成長が疎外されてしまうといった
不具合を生じ、実際には、ウエハ面内で約１０〜２０％
の割合でＮｉ−Ｐメッキ層がその内部に形成されないバ
イアホールが発生し、少ない割合ではあるが、依然とし
て半導体基板のバイアホール周辺部にクラックが発生し
た半導体装置が得られてしまうという問題点があった。
【０００９】また、上記図２１に示したように、上記本
発明者が提案した方法により得られたクラックの発生が
ない半導体装置では、バイアホール６の内周面に沿って
形成された無電解Ｎｉ−Ｐメッキ層２４によってバイア
ホール６内へのＡｕＳｎハンダ８の侵入が防止されて、
バイアホール６内に空間部６ａが殆ど残されることにな
る。しかるに、上述したＧａＡｓＦＥＴチップを搭載し
た半導体装置５００や、さらに複数のＦＥＴを集積した
高出力ＧａＡｓＭＭＩＣ（Monolithic Microwave IC ）
においては、その放熱性が装置性能に大きな影響を与え
るため、上記バイアホール６内の空間部６ａの容積は、
半導体基板にクラックを発生させない範囲で、その放熱
性を大きく低下させない，必要最小限の容積に止めるの
が好ましいが、上記提案した方法では、バイアホール６
内に残される空間部の容積が大きくなり過ぎて、装置の
放熱性が大きく低下してしまうという問題点があった。
【００１０】この発明は、上記のような問題点を解決す
るためになされたもので、バイアホール内に残される空
間部が、基板にクラックを発生させず、かつ、放熱効果
を低下させない必要最小限の容積をもつ空間部となるよ
うに、その裏面側からバイアホールが形成された半導体
基板と導電性基体とがダイボンディングされてなる半導
体装置及び該半導体装置を高歩留りに製造することがで
きる製造方法を得ることを目的とする。
【００１１】尚、特開平２−１６２７３５号公報には、
上述した本発明者が公開技法に提案した方法と同様の方
法が提案されているが、該公報においても、装置の放熱
性については全く考慮されておらず、バイアホール内の
空間部がダイボンディング後にもそのまま残されるよう
になっており、上記問題点を解決することはできない。
【００１２】
【課題を解決するための手段】この発明に係る半導体装
置は、導電性基体上に半導体チップをダイボンディング
してなる半導体装置において、上記半導体チップは、半
導体基板と、上記半導体基板上に形成された第１の電極
と、上記半導体基板の裏面側から、その底部が上記第１
の電極の裏面に達し、かつ、その円形開口を上記半導体
基板の裏面側に向けるように形成された半球形状のバイ
アホールと、上記半導体基板の裏面及びバイアホールの
内周面を被覆し、その一部が上記第１の電極に接触する
ように形成されたＡｕメッキ層とを有し、該Ａｕメッキ
層と上記導電性基体とが、上記バイアホール内のその底
部から下記式（１）より得られる上記半導体基板の厚み
方向へ向かう距離（ｄ）までの間に空間部を残した状態
で、ＡｕＳｎハンダによりハンダ付けされており、か
つ、上記Ａｕメッキ層の，上記半球形状のバイアホール
の底部から上記式（１）より得られる上記半導体基板の
厚み方向へ向かう距離（ｄ）までの間の内周面を被覆し
ている部分上に、Ｎｉ電解メッキ膜が形成されているよ
うにしたものである。
【数１】 ただし、式（１）中、ｘはバイアホールの深さ、ｙは半
導体基板の最低破断応力、Ｅ1は半導体基板材料のヤン
グ率、Ｅ2はＡｕＳｎのヤング率、α1は半導体基板材料
の線膨張率、α2はＡｕＳｎの線膨張率、ΔＴはダイボ
ンディング温度と常温（２５℃）との温度差である。
【００１３】更に、この発明に係る半導体装置は、導電
性基体上に半導体チップをダイボンディングしてなる半
導体装置において、上記半導体チップは、半導体基板
と、上記半導体基板上に形成された第１の電極と、上記
半導体基板の裏面側から、その底部が上記第１の電極の
裏面に達し、かつ、その円形開口を上記半導体基板の裏
面側に向けるように形成された半球形状のバイアホール
と、上記半導体基板の裏面及びバイアホールの内周面を
被覆し、その一部が上記第１の電極に接触するように形
成されたＡｕメッキ層とを有し、該Ａｕメッキ層と上記
導電性基体とが、上記バイアホール内のその底部から上
記式（１）より得られる上記半導体基板の厚み方向へ向
かう距離（ｄ）までの間に空間部を残した状態で、Ａｕ
Ｓｎハンダによりハンダ付けされており、かつ、上記Ａ
ｕメッキ層の，上記半球形状のバイアホールの底部から
上記式（１）より得られる上記半導体基板の厚み方向へ
向かう距離（ｄ）までの間の内周面を被覆している部分
上に、Ｔｉ，Ｍｏ，Ｎｉ，Ｃｒの内の何れか一種の蒸着
或いはスパッタ膜が形成されているようにしたものであ
る。
【００１４】更に、この発明に係る半導体装置は、導電
性基体上に半導体チップをダイボンディングしてなる半
導体装置において、上記半導体チップは、半導体基板
と、上記半導体基板上に形成された第１の電極と、上記
半導体基板の裏面側から、その底部が上記第１の電極の
裏面に達し、かつ、その円形開口を上記半導体基板の裏
面側に向けるように形成された半球形状のバイアホール
と、上記半導体基板の裏面及びバイアホールの内周面を
被覆し、その一部が上記第１の電極に接触するように形
成されたＡｕメッキ層とを有し、該Ａｕメッキ層と上記
導電性基体とが、上記バイアホール内のその底部から上
記式（１）より得られる上記半導体基板の厚み方向へ向
かう距離（ｄ）までの間に空間部を残した状態で、Ａｕ
Ｓｎハンダによりハンダ付けされており、かつ、上記Ａ
ｕメッキ層の，上記半球形状のバイアホールの底部から
上記式（１）より得られる上記半導体基板の厚み方向へ
向かう距離（ｄ）までの間の内周面を被覆している部分
上に、Ｐｄ膜を介して形成されたＮｉ系無電解メッキ膜
が形成されているようにしたものである。
【００１５】更に、この発明に係る半導体装置の製造方
法は、半導体基板上に所定の素子が形成された半導体チ
ップを、導電性基体上にハンダ付けしてなる半導体装置
の製造方法において、表面に第１の電極が形成された半
導体基板の裏面側から、その底部が上記第１の電極に達
し、かつ、その円形開口が上記半導体基板の裏面側を向
くように、半球形状のバイアホールを形成する工程と、
上記半導体基板の裏面及び上記半球形状のバイアホール
の内周面を被覆するＡｕメッキ層を形成する工程と、上
記Ａｕメッキ層の，上記半球形状のバイアホールの底部
から上記式（１）より得られる上記半導体基板の厚み方
向へ向かう距離（ｄ）までの間の内周面を被覆している
部分上に、Ｎｉ電解メッキ膜を形成する工程と、上記半
導体基板を、上記Ａｕメッキ層を介して、上記導電性基
体上にＡｕＳｎハンダによりハンダ付けする工程とを含
むようにしたものである。
【００１６】更に、この発明に係る半導体装置の製造方
法は、半導体基板上に所定の素子が形成された半導体チ
ップを、導電性基体上にハンダ付けしてなる半導体装置
の製造方法において、表面に第１の電極が形成された半
導体基板の裏面側から、その底部が上記第１の電極に達
し、かつ、その円形開口が上記半導体基板の裏面側を向
くように、半球形状のバイアホールを形成する工程と、
上記半導体基板の裏面及び上記半球形状のバイアホール
の内周面を被覆するＡｕメッキ層を形成する工程と、上
記Ａｕメッキ層の，上記半球形状のバイアホールの底部
から上記式（１）より得られる上記半導体基板の厚み方
向へ向かう距離（ｄ）までの間の内周面を被覆している
部分上に、Ｔｉ，Ｍｏ，Ｎｉ，Ｃｒの内の何れか一種の
蒸着或いはスパッタ膜を形成する工程と、上記半導体基
板を、上記Ａｕメッキ層を介して、上記導電性基体上に
ＡｕＳｎハンダによりハンダ付けする工程とを含むよう
にしたものである。
【００１７】更に、この発明に係る半導体装置の製造方
法は、半導体基板上に所定の素子が形成された半導体チ
ップを、導電性基体上にハンダ付けしてなる半導体装置
の製造方法において、表面に第１の電極が形成された半
導体基板の裏面側から、その底部が上記第１の電極に達
し、かつ、その円形開口が上記半導体基板の裏面側を向
くように、半球形状のバイアホールを形成する工程と、
上記半導体基板の裏面及び上記半球形状のバイアホール
の内周面を被覆するＡｕメッキ層を形成する工程と、上
記Ａｕメッキ層上にＰｄ膜を形成する工程と、上記Ａｕ
メッキ層の，上記半球形状のバイアホールの底部から上
記式（１）より得られる上記半導体基板の厚み方向へ向
かう距離（ｄ）までの間の内周面を被覆している部分上
の上記Ｐｄ膜上に、Ｎｉ系無電解メッキ膜を形成する工
程と、上記半導体基板を、上記Ａｕメッキ層及びＰｄ膜
を介して、上記導電性基体上にＡｕＳｎハンダによりハ
ンダ付けする工程とを含むようにしたものである。
【００１８】更に、この発明に係る半導体装置は、導電
性基体上に半導体チップをダイボンディングしてなる半
導体装置において、上記半導体チップは、半導体基板
と、上記半導体基板上に形成された第１の電極と、上記
半導体基板の裏面側から、その底部が上記第１の電極の
裏面に達するように形成された半球形状のバイアホール
と、上記半導体基板の裏面及びバイアホールの内周面を
被覆し、その一部が上記第１の電極に接触するように形
成された第２の電極とを有し、上記半球形状のバイアホ
ール内のその底部から上記式（１）より得られる上記半
導体基板の厚み方向へ向かう距離（ｄ）迄の間に空間部
が残された状態で、上記導電性基体に上記第２の電極が
ＡｕＳｎメッキ層によって接着されているようにしたも
のである。 また、この発明に係る半導体装置の製造方法
は、半導体基板上に所定の素子が形成された半導体チッ
プを、導電性基体上にハンダ付けしてなる半導体装置の
製造方法において、表面に第１の電極が形成された半導
体基板の裏面側から、その底部が該第１の電極に達し、
その円形開口が上記半導体基板の裏面側に向くように、
半球形状のバイアホールを形成する工程と、上記半導体
基板の裏面及び上記半球形状のバイアホールの内周面を
被覆するように、第２の電極を形成する工程と、上記第
２の電極の、上記半球形状のバイアホールの底部から上
記式（１）より得られる上記半導体基板の厚み方向へ向
かう距離（ｄ）までの間の内周面を被覆している部分を
除いて、上記第２の電極をＡｕＳｎメッキ層で被覆する
工程と、上記第２の電極上に形成されたＡｕＳｎメッキ
層を溶融し、該ＡｕＳｎメッキ層により上記半導体基板
を導電性基体上に接着する工程とを含むようにしたもの
である。また、この発明に係る半導体装置の製造方法
は、上記半導体装置の製造方法において、上記ＡｕＳｎ
メッキ層をその厚みが３〜２０μｍの範囲となるように
形成するようにしたものである。
【００１９】
【作用】この発明においては、導電性基体上に半導体チ
ップをダイボンディングしてなる半導体装置において、
上記半導体チップは、半導体基板と、上記半導体基板上
に形成された第１の電極と、上記半導体基板の裏面側か
ら、その底部が上記第１の電極の裏面に達し、かつ、そ
の円形開口を上記半導体基板の裏面側に向けるように形
成された半球形状のバイアホールと、上記半導体基板の
裏面及びバイアホールの内周面を被覆し、その一部が上
記第１の電極に接触するように形成されたＡｕメッキ層
とを有し、該Ａｕメッキ層と上記導電性基体とが、上記
バイアホール内のその底部から下記式（１）より得られ
る上記半導体基板の厚み方向へ向かう距離（ｄ）までの
間に空間部を残した状態で、ＡｕＳｎハンダによりハン
ダ付けされており、かつ、上記Ａｕメッキ層の，上記半
球形状のバイアホールの底部から上記式（１）より得ら
れる上記半導体基板の厚み方向へ向かう距離（ｄ）まで
の間の内周面を被覆している部分上に、Ｎｉ電解メッキ
膜が形成されているようにしたから、上記Ａｕメッキ層
のバイアホール内の所定の部分を確実にＡｕＳｎハンダ
に対して濡れ性をもたない状態にすることができ、従来
に比して性能及び信頼性に優れた半導体装置を高い歩留
まりでもって製造することができる。
【数１】 ただし、式（１）中、ｘはバイアホールの深さ、ｙは半
導体基板の最低破断応力、Ｅ1は半導体基板材料のヤン
グ率、Ｅ2はＡｕＳｎのヤング率、α1は半導体基板材料
の線膨張率、α2はＡｕＳｎの線膨張率、ΔＴはダイボ
ンディング温度と常温（２５℃）との温度差である。
【００２０】更に、この発明においては、導電性基体上
に半導体チップをダイボンディングしてなる半導体装置
において、上記半導体チップは、半導体基板と、上記半
導体基板上に形成された第１の電極と、上記半導体基板
の裏面側から、その底部が上記第１の電極の裏面に達
し、かつ、その円形開口を上記半導体基板の裏面側に向
けるように形成された半球形状のバイアホールと、上記
半導体基板の裏面及びバイアホールの内周面を被覆し、
その一部が上記第１の電極に接触するように形成された
Ａｕメッキ層とを有し、該Ａｕメッキ層と上記導電性基
体とが、上記バイアホール内のその底部から上記式
（１）より得られる上記半導体基板の厚み方向へ向かう
距離（ｄ）までの間に空間部を残した状態で、ＡｕＳｎ
ハンダによりハンダ付けされており、かつ、上記Ａｕメ
ッキ層の，上記半球形状のバイアホールの底部から上記
式（１）より得られる上記半導体基板の厚み方向へ向か
う距離（ｄ）までの間の内周面を被覆している部分上
に、Ｔｉ，Ｍｏ，Ｎｉ，Ｃｒの内の何れか一種の蒸着或
いはスパッタ膜が形成されているようにしたから、上記
Ａｕメッキ層のバイアホール内の所定の部分を確実にＡ
ｕＳｎハンダに対して濡れ性をもたない状態にすること
ができ、従来に比して性能及び信頼性に優れた半導体装
置を高い歩留まりでもって製造することができる。
【００２１】更に、この発明においては、導電性基体上
に半導体チップをダイボンディングしてなる半導体装置
において、上記半導体チップは、半導体基板と、上記半
導体基板上に形成された第１の電極と、上記半導体基板
の裏面側から、その底部が上記第１の電極の裏面に達
し、かつ、その円形開口を上記半導体基板の裏面側に向
けるように形成された半球形状のバイアホールと、上記
半導体基板の裏面及びバイアホールの内周面を被覆し、
その一部が上記第１の電極に接触するように形成された
Ａｕメッキ層とを有し、該Ａｕメッキ層と上記導電性基
体とが、上記バイアホール内のその底部から上記式
（１）より得られる上記半導体基板の厚み方向へ向かう
距離（ｄ）までの間に空間部を残した状態で、ＡｕＳｎ
ハンダによりハンダ付けされており、かつ、上記Ａｕメ
ッキ層の，上記半球形状のバイアホールの底部から上記
式（１）より得られる上記半導体基板の厚み方向へ向か
う距離（ｄ）までの間の内周面を被覆している部分上
に、Ｐｄ膜を介して形成されたＮｉ系無電解メッキ膜が
形成されているようにしたから、上記Ａｕメッキ層のバ
イアホール内の所定の部分を確実にＡｕＳｎハンダに対
して濡れ性をもたない状態にすることができ、従来に比
して性能及び信頼性に優れた半導体装置を高い歩留まり
でもって製造することができる。
【００２２】更に、この発明においては、半導体基板上
に所定の素子が形成された半導体チップを、導電性基体
上にハンダ付けしてなる半導体装置の製造方法におい
て、表面に第１の電極が形成された半導体基板の裏面側
から、その底部が上記第１の電極に達し、かつ、その円
形開口が上記半導体基板の裏面側を向くように、半球形
状のバイアホールを形成する工程と、上記半導体基板の
裏面及び上記半球形状のバイアホールの内周面を被覆す
るＡｕメッキ層を形成する工程と、上記Ａｕメッキ層
の，上記半球形状のバイアホールの底部から上記式
（１）より得られる上記半導体基板の厚み方向へ向かう
距離（ｄ）までの間の内周面を被覆している部分上に、
Ｎｉ電解メッキ膜を形成する工程と、上記半導体基板
を、上記Ａｕメッキ層を介して、上記導電性基体上にＡ
ｕＳｎハンダによりハンダ付けする工程とを含むように
したから、上記Ａｕメッキ層のバイアホール内の所定の
部分を確実にＡｕＳｎハンダに対して濡れ性をもたない
状態にすることができ、従来に比して性能及び信頼性に
優れた半導体装置を高い歩留まりでもって製造すること
ができる。
【００２３】更に、この発明においては、半導体基板上
に所定の素子が形成された半導体チップを、導電性基体
上にハンダ付けしてなる半導体装置の製造方法におい
て、表面に第１の電極が形成された半導体基板の裏面側
から、その底部が上記第１の電極に達し、かつ、その円
形開口が上記半導体基板の裏面側を向くように、半球形
状のバイアホールを形成する工程と、上記半導体基板の
裏面及び上記半球形状のバイアホールの内周面を被覆す
るＡｕメッキ層を形成する工程と、上記Ａｕメッキ層
の，上記半球形状のバイアホールの底部から上記式
（１）より得られる上記半導体基板の厚み方向へ向かう
距離（ｄ）までの間の内周面を被覆している部分上に、
Ｔｉ，Ｍｏ，Ｎｉ，Ｃｒの内の何れか一種の蒸着或いは
スパッタ膜を形成する工程と、上記半導体基板を、上記
Ａｕメッキ層を介して、上記導電性基体上にＡｕＳｎハ
ンダによりハンダ付けする工程とを含むこようにしたか
ら、上記Ａｕメッキ層のバイアホール内の所定の部分を
確実にＡｕＳｎハンダに対して濡れ性をもたない状態に
することができ、従来に比して性能及び信頼性に優れた
半導体装置を高い歩留まりでもって製造することができ
る。
【００２４】更に、この発明においては、半導体基板上
に所定の素子が形成された半導体チップを、導電性基体
上にハンダ付けしてなる半導体装置の製造方法におい
て、表面に第１の電極が形成された半導体基板の裏面側
から、その底部が上記第１の電極に達し、かつ、その円
形開口が上記半導体基板の裏面側を向くように、半球形
状のバイアホールを形成する工程と、上記半導体基板の
裏面及び上記半球形状のバイアホールの内周面を被覆す
るＡｕメッキ層を形成する工程と、上記Ａｕメッキ層上
にＰｄ膜を形成する工程と、上記Ａｕメッキ層の，上記
半球形状のバイアホールの底部から上記式（１）より得
られる上記半導体基板の厚み方向へ向かう距離（ｄ）ま
での間の内周面を被覆している部分上の上記Ｐｄ膜上
に、Ｎｉ系無電解メッキ膜を形成する工程と、上記半導
体基板を、上記Ａｕメッキ層及びＰｄ膜を介して、上記
導電性基体上にＡｕＳｎハンダによりハンダ付けする工
程とを含むようにしたから、上記Ａｕメッキ層のバイア
ホール内の所定の部分を確実にＡｕＳｎハンダに対して
濡れ性をもたない状態にすることができ、従来に比して
性能及び信頼性に優れた半導体装置を高い歩留まりでも
って製造することができる。
【００２５】更に、この発明においては、導電性基体上
に半導体チップをダイボンディングしてなる半導体装置
において、上記半導体チップは、半導体基板と、上記半
導体基板上に形成された第１の電極と、上記半導体基板
の裏面側から、その底部が上記第１の電極の裏面に達す
るように形成された半球形状のバイアホールと、上記半
導体基板の裏面及びバイアホールの内周面を被覆し、そ
の一部が上記第１の電極に接触するように形成された第
２の電極とを有し、上記半球形状のバイアホール内のそ
の底部から上記式（１）より得られる上記半導体基板の
厚み方向へ向かう距離（ｄ）までの間に空間部が残され
た状態で、上記導電性基体に上記第２の電極がＡｕＳｎ
メッキ層によって接着されているようにしたから、バイ
アホールと導電性基体との間には、バイアホール内のバ
イアホールの底部から半導体基板の厚み方向へ向かう上
記距離（ｄ）迄の間の空間を残してＡｕＳｎメッキが広
がることになり、装置及び性能及び信頼性に優れた半導
体装置を再現性よく形成することができる。更に、この
発明においては、半導体基板上に所定の素子が形成され
た半導体チップを、導電性基体上にハンダ付けしてなる
半導体装置の製造方法において、表面に第１の電極が形
成された半導体基板の裏面側から、その底部が該第１の
電極に達し、その円形開口が上記半導体基板の裏面側に
向くように、半球形状のバイアホールを形成する工程
と、上記半導体基板の裏面及び上記半球形状のバイアホ
ールの内周面を被覆するように、第２の電極を形成する
工程と、上記第２の電極の、上記半球形状のバイアホー
ルの底部から上記式（１）より得られる上記半導体基板
の厚み方向へ向かう距離（ｄ）までの間の内周面を被覆
している部分を除いて、上記第２の電極をＡｕＳｎメッ
キ層で被覆する工程と、上記第２の電極上に形成された
ＡｕＳｎメッキ層を溶融し、該ＡｕＳｎメッキ層により
上記半導体基板を導電性基体上に接着する工程とを含む
ようにしたから、バイアホールと導電性基体との間に
は、バイアホール内のバイアホールの底部から半導体基
板の厚み方向へ向かう上記距離（ｄ）までの間の空間を
残してＡｕＳｎメッキが広がることになり、装置性能及
び信頼性に優れた半導体装置を再現性よく形成すること
ができる。
【００２６】
【実施例】実施例１． 図１は、この発明の実施例１によるＧａＡｓＦＥＴチッ
プを搭載した半導体装置の構造を示す図であり、図１
(a) はその上面図、図１(b) は図１(a) のIb−Ib線にお
ける断面図である。図において、図１９と同一符号は同
一または相当する部分を示し、１００は半導体装置で、
これは、その上面がＡｕメッキ等で被覆されたダイパッ
ド１００ａ上にＧａＡｓＦＥＴチップ１００ｂをＡｕＳ
ｎハンダによりハンダ付けされて構成されている。
【００２７】ここで、ＧａＡｓＦＥＴチップ１００ｂの
半球形状のバイアホール６の内部においては、該バイア
ホール６の内周面に形成された背面電極７の，該バイア
ホール６の底部から開口方向に向かう所定範囲内の凹部
領域を覆っている部分が、ＡｕＳｎハンダ８に対して濡
れ性の悪いＮｉ電解メッキ層１２で被覆され、このＮｉ
電解メッキ層１２とＡｕＳｎハンダ８との間に、空間部
１３が形成されている。
【００２８】図２は上記半導体装置１００のダイボンデ
ィング前のＧａＡｓＦＥＴチップ１００ｂにおけるバイ
アホール周辺部を示した断面図（図１２(a) ）と、ダイ
ホンディング後の半導体装置１００におけるバイアホー
ル周辺部を示した断面図（図１２(b) ）である。図にお
いて、図１，図２０と同一符号は同一または相当する部
分を示し、ｄは半球形状のバイアホール６内のＮｉ電解
メッキ層１２の形成領域を特定する，該バイアホール６
の底部から基板の厚み方向へ向かう距離を示している。
【００２９】本実施例の半導体装置１００においては、
上記のように、ＧａＡｓＦＥＴチップ１００ｂのバイア
ホール６の内周面に形成された背面電極７の，バイアホ
ール６内のその底部から開口方向に向かう所定範囲内の
凹部領域を覆う部分上のみに選択的にＮｉ電解メッキ層
１１が形成されており、このＮｉ電解メッキ層１１によ
り、上記凹部領域へのＡｕＳｎハンダの侵入が阻止さ
れ、半球形状のバイアホール６内に空間部１３が残され
るわけであるが、このＮｉ電解メッキ層１１の形成領
域、つまり、上記半球形状のバイアホール６の底部から
基板の厚み方向への距離ｄは以下のようにして決定され
ている。
【００３０】先ず、ダイボンディング時に半球形状のバ
イアホールが形成された基板にクラックが発生するメカ
ニズムを簡単なモデルを用いて説明する。ダイボンディ
ング時に、半球形状のバイアホールが形成されたＧａＡ
ｓ基板のバイアホールの近傍にかかる熱応力を求めるた
め、図３に示すように、半球形状のバイアホール６内に
ＡｕＳｎハンダ８が充填された状態で、ＧａＡｓ基板１
における半球形状のバイアホール６の近傍を、半球形状
のバイアホール６の開口部の中心を基準して、短冊状の
微小部分１１１に分割し、それぞれの部分がＧａＡｓと
ＡｕＳｎバンダの二層膜、つまりバイメタルになってい
ると考える。尚、実際はＡｕＳｎハンダがバイアホール
６内に充填されるとき、ＧａＡｓ／Ａｕメッキ／ＡｕＳ
ｎハンダの三層となるが、ここではＧａＡｓ／ＡｕＳｎ
ハンダの二層と考え、各々の厚みをｔ1 ，ｔ2 とする。
【００３１】上記短冊状の二層膜には、熱そりなどの変
形による応力緩和ができないと仮定したとき、該二層間
の線膨張率の差異によって生じる熱応力（σ）は、下記
式(2) に従う。 σ＝ΔＴ（α1 −α2 ）Ｅ1 Ｅ2 ｔ2 ／（ｔ1 Ｅ1 ＋ｔ2 Ｅ2 ）…(2) 上記式中、ΔＴ：ダイボンディング温度（３００℃）と
常温（２５℃）との温度差（２７５deg.）、α1 ：Ｇａ
Ａｓの線膨張率、α2 ：ＡｕＳｎハンダの線膨張率、Ｅ
1 ：ＧａＡｓのヤング率、Ｅ2 ：ＡｕＳｎのヤング率、
ｔ1 ：ＧａＡｓの厚み、ｔ2 ：ＡｕＳｎの厚みである。
【００３２】一方、表１は、ＧａＡｓ，Ａｕ，Ｓｎ及び
ＡｕＳｎ（Ａｕ：Ｓｎ＝８：２）の線膨張率とヤング率
である。ここで、ＡｕＳｎの線膨張率とヤング率は、Ａ
ｕとＳｎの各々の線膨張率とヤング率からＡｕＳｎの組
成比（Ａｕ：Ｓｎ＝８：２）に基づいて計算したもので
ある。
【００３３】
【表１】
【００３４】図４は、ＧａＡｓ基板の厚みを１５０μｍ
として、ＧａＡｓ基板に形成された半球形状のバイアホ
ール（バイアホールの深さはＧａＡｓ基板の厚みと同じ
１５０μｍになる。）内に、ＡｕＳｎハンダを完全に充
填した時に基板にかかる熱応力を、上記式(2) に基づい
て、バイアホールの近傍の微小領域におけるＧａＡｓの
厚み（ｔ1 ）に対して計算し、この計算値（σ）を、基
板研磨などによる加工ダメージの入ったＧａＡｓ基板に
対する最低破断応力（１×１０9dyn／cm2 ）とともに示
したものである。ここで、ＡｕＳｎの厚み（ｔ2 ）は半
球状のバイアホールの半径（即ち、半球状のバイアホー
ルの深さ）に相当し、図中の点線はＧａＡｓ基板の最低
破断応力を示している。
【００３５】ダイボンディング時に基板のバイアホール
の周辺部で発生するクラックは、バイアホール内にハン
ダが充填される時に、基板とハンダの線膨張率の差によ
って生ずる熱応力が基板の破断応力を越えるときに発生
する。従って、上記のＧａＡｓ基板１（厚み１５０μ
ｍ）に形成された半球形状のバイアホール６内に、Ａｕ
Ｓｎハンダ８を充填する時、図４に示す、ＧａＡｓ基板
１（ＧａＡｓ）とＡｕＳｎハンダ８（ＡｕＳｎ）の線膨
張率の差によって生ずる熱応力（σ）がＧａＡｓ基板１
の最低破断応力（１×１０9dyn／cm2 ）より大きくなる
とき、つまり、上記ＧａＡｓとＡｕＳｎバンダの二層膜
（バイメタル）におけるＧａＡｓの厚み（ｔ1 ）が１４
５μｍより小さくなる基板領域でクラックが発生するこ
とになり、ＧａＡｓの厚み（ｔ1 ）が１４５μｍ以上に
なる基板領域ではクラックが発生しないことになる。
【００３６】図５はこのクラックの発生領域を示してお
り、図中斜線で示す，ＧａＡｓ基板１の半球形状のバイ
アホール６の中心からバイアホール６の半径〔＝ＡｕＳ
ｎハンダの厚み（ｔ2 ）：１５０μｍ〕を介してＧａＡ
ｓの厚み（ｔ1 ）が１４５μｍより小さくなる領域がク
ラック発生領域１ｂである。図中、ｄはＧａＡｓの厚み
（ｔ1 ）が１４５μｍになる時の、即ち、ＧａＡｓ基板
１にクラックを発生させないときのバイアホール６内に
おけるＡｕＳｎハンダが充填されるべき上限位置を規定
しており、バイアホール６の底部からの距離で示されて
いる。そして、この距離ｄが上記図２に示したｄに対応
することになる。
【００３７】この距離ｄは、図５から明らかなように、
この距離ｄと基板１の上面とｔ1 とで構成される直角三
角形が、中心線ｌと基板１の上面とｔ1 ＋ｔ2 とで構成
される直角三角形と相似であることから、ｄ＝ｔ1 ・ｔ
2 ／ｔ1 ＋ｔ2 で求めることができる。この場合、ｔ1
＝１４５μｍ，ｔ2 ＝１５０μｍであるから、ｄ＝７
３．７μｍになる。
【００３８】以上の説明より、ＡｕＳｎの厚み（ｔ2 ）
はバイアホールの深さで置き換えることができるので、
このバイアホールの深さを（ｘ）とし、ＧａＡｓの厚み
（ｔ1 ）をバイアホール周辺部の半導体基板の厚み
（ｚ）とし、半導体基板の最低破断応力を（ｙ）とする
と、上記式(2) から下記の一般式(3) を導くことがで
き、図５に示す距離（ｄ），ＡｕＳｎの厚み（ｔ2 ），
ＧａＡｓの厚み（ｔ1 ）の関係から、一般式(4) が得ら
れる。そして、式(4) を式(3) に代入することにより、
下記の一般式(1) を得ることができる。 ｚ＝ｘＥ2 〔ΔＴ（α1 −α2 ）／ｙ−１／Ｅ1 〕 ……(3) ｄ＝ｚｘ／ｚ＋ｘ ……(4)
【００３９】
【数１】
【００４０】上記式中、ｘは半球形状のバイアホールの
深さ、ｙは半導体基板の最低破断応力、ｚはバイアホー
ル周辺部の半導体基板の厚み、Ｅ1 は半導体基板材料の
ヤング率、Ｅ2 はハンダ材料のヤング率、α1 は半導体
基板材料の線膨張率、α2 はハンダ材料の線膨張率、Δ
Ｔはダイボンディンク温度と常温（２５℃）との温度差
である。
【００４１】従って、ダンボンディング時、上記式(1)
より半導体基板の半球形状のバイアホール内のその底部
から上記半導体基板の厚み方向へ向かう距離（ｄ）を計
算し、バイアホール内のその底部からこの距離（ｄ）迄
の間に空間部が形成されるように、半導体基板と導電性
基体とをハンダ付けすれば、半導体基板にクラックを発
生させず、かつ、放熱効果を大きく低下させない半導体
装置を得ることができることが明らかである。
【００４２】以下、図１に示した半導体装置の製造方法
を説明する。図６は図１に示す半導体装置におけるＧａ
ＡｓＦＥＴチップの主要製造工程を示す工程別断面図
で、バイアホール周辺部の断面を示している。図におい
て、図１と同一符号は同一または相当する部分を示し、
１４はレジストパターンである。
【００４３】先ず、図６(a) に示すように、その上層部
分にｎ型能動層２が形成され、その表面にソース電極３
ａ，３ｂ、ドレイン電極４，ゲート電極５が形成された
（図１参照），厚み１５０μｍのＧａＡｓ基板１の裏面
側から、その上部がソース電極３ａ（ドレイン電極３
ｂ）に達する半球形状のバイアホール６を通常の写真製
版，エッチング技術により形成し、次いで、電解メッキ
によりＡｕメッキ層からなる背面電極７を該ＧａＡｓ基
板１の裏面及びバイアホール６の内周面に形成する。
【００４４】次に、図６(b) に示すように、通常の写真
製版技術により、バイアホール６の内周面を被覆してい
る背面電極７の，上記式(1) より計算して得られたバイ
アホールの底部から上記ＧａＡｓ基板１の厚み方向へ向
かう距離ｄ＝７３．７μｍ（≒７４μｍ）迄の間の内周
面に形成された部分の除いて、背面電極７の表面上にレ
ジストパターン１４を形成する。
【００４５】次に、図６(c) に示すように、上記レジス
トパターン１４をマスクにして電解メッキにより、上記
背面電極７の，上記式(1) より計算して得られたバイア
ホール内のその底部から上記ＧａＡｓ基板１の厚み方向
へ向かう距離ｄ＝７３．７μｍ（≒７４μｍ）迄の間に
形成された部分上にＮｉメッキ層１２を形成し、上記レ
ジストパターン１４を除去すると、図６(d) に示す状態
になる。
【００４６】この後、その上面がＡｕメッキ等により被
覆されたダイパッド１００ａ（図１参照）上にＡｕＳｎ
ハンダ（Ａｕ：Ｓｎ＝８：２）を塗布し、３００℃に加
熱して、上記ＧａＡｓ基板１を上記背面電極７介してハ
ンダ付けすると、上記Ｎｉ電解メッキ層１２により、上
記バイアホール６内のその底部から上記ＧａＡｓ基板１
の厚み方向へ向かう距離ｄ＝７３．７μｍ（≒７４μ
ｍ）に相当する空間部１３に、ＡｕＳｎハンダが侵入せ
ず、この空間部１３が残された，図１に示す半導 体装置
が得られる。
【００４７】このように本実施例の半導体装置の製造方
法では、ＧａＡｓ基板１に形成した半球形状のバイアホ
ール６の内周面と該ＧａＡｓ基板１の裏面にＡｕメッキ
層からなる背面電極７を形成し、該背面電極７とＡｕＳ
ｎハンダ８との間に、ＧａＡｓ基板１と該ＡｕＳｎハン
ダ８の線膨張係数の差によって生ずる熱応力が該ＧａＡ
ｓ基板１の破断応力を越えず、かつ、放熱性の低下を最
小限に止めるように、空間部１３を残して、該ＧａＡｓ
基板１を該背面電極７を介してダイパッド１００ａ上に
ハンダ付けするようにしたので、ＧａＡｓ基板１にクラ
ックが発生せず、かつ、放熱効果の低下が最小限に止め
られた，従来に比して性能及び信頼性が向上したＧａＡ
ｓＦＥＴを得ることができる。また、背面電極７上にＮ
ｉ電解メッキ層１２を形成するようにしたので、レジス
トパターン１４の形成時にレジストの屑が背面電極７上
に残っても、Ｎｉメッキ層を確実に形成することがで
き、その結果、従来の無電解メッキによりＮｉメッキ層
を形成する場合にくらべて、上記性能及び信頼性が向上
した半導体装置を高歩留りに形成することができる。
【００４８】実施例２． 図７はこの発明の実施例２によるＧａＡｓＦＥＴチップ
を搭載した半導体装置の構造を示す断面図であり、図に
おいて、図１と同一符号は同一または相当する部分を示
し、２００は半導体装置で、これは、その上面がＡｕメ
ッキ等で被覆されたダイパッド２００ａ上にＧａＡｓＦ
ＥＴチップ２００ｂがＡｕＳｎハンダ８によりハンダ付
けされて構成されている。
【００４９】この図に示すように、本実施例の半導体装
置２００は、バイアホール６の内周面を被覆する背面電
極７上にＰｄ膜１５を形成し、このＰｄ膜１５上の上記
実施例１のＧａＡｓＦＥＴにおけるＮｉ電解メッキ層１
２と同様の形成領域、即ち、このＰｄ膜１５の，バイア
ホール６内のその底部からＧａＡｓ基板１の厚み方向へ
向かう距離ｄ＝７３．７μｍ（≒７４μｍ）迄の間に形
成された部分上に、例えばＮｉ−Ｐ，Ｎｉ−Ｂ，Ｎｉ−
Ｂ−Ｗ等からなるＮｉ系無電解メッキ層１２ａを形成
し、この状態で、ＧａＡｓＦＥＴチップ２００ｂが、Ａ
ｕＳｎハンダ８によりダイパッド２００ａ上にハンダ付
けされたものである。
【００５０】以下、この半導体装置の製造方法を説明す
る。図８は半導体装置２００におけるＧａＡｓＦＥＴチ
ップ２００ｂの主要製造工程を示す工程別断面図で、バ
イアホール周辺部の断面を示している。図において、図
１，７と同一符号は同一または相当する部分を示し、１
６はレジストパターンである。
【００５１】先ず、ｎ型能動層２，ソース電極３ａ、ド
レイン電極３ｂ，ゲート電極５ａ，５ｂが形成された
（図７参照），厚み１５０μｍのＧａＡｓ半導体１に対
して、図８(a) に示すように、半球形状のバイアホール
６と、該バイアホール６の内周面を被覆する背面電極７
を形成した後、ＰｄＣｌ2 を希塩酸に溶解させた溶液に
背面電極７を浸漬して、Ｐｄ膜１５を形成する。
【００５２】次に、図８(b) に示すように、通常の写真
製版技術により、実施例１と同様に、バイアホール６の
内周面を被覆している背面電極７上に形成されたＰｄ膜
１５の，バイアホール６内のその底部から上記式(1) よ
り計算して得られたＧａＡｓ基板１の厚み方向へ向かう
距離ｄ＝７３．７μｍ（≒７４μｍ）迄の間に形成され
た部分の除いて、Ｐｄ膜１５上にレジストパターン１６
を形成する。
【００５３】次に、図８(c) に示すように、上記レジス
トパターン１６をマスクにして無電解メッキにより、Ｐ
ｄ膜１５の露出している部分上に例えばＮｉ−Ｐ，Ｎｉ
−Ｂ，Ｎｉ−Ｂ−Ｗ等からなるＮｉ系メッキ層１２ａを
形成し、上記レジストパターン１６を除去すると、図８
(d) に示す状態になる。
【００５４】この後、その上面がＡｕメッキ等により被
覆されたダイパッド２００ａ（図７参照）上にＡｕＳｎ
ハンダ（Ａｕ：Ｓｎ＝８：２）を塗布し、３００℃に加
熱して、上記ＧａＡｓ基板１を上記Ｐｄ膜１５を金属ス
テム２００ａにハンダ付けすると、図７に示す，上記Ｎ
ｉ系無電解メッキ層１２ａにより、上記バイアホール６
内のその底部から上記ＧａＡｓ基板１の厚み方向へ向か
う距離ｄ＝７３．７μｍ（≒７４μｍ）迄の間の空間部
１３に、ＡｕＳｎハンダが侵入せず、この空間部１３が
残された，半導体装置２００が得られる。
【００５５】このような本実施例の半導体装置において
も、上記実施例１の半導体装置と同様に、バイアホール
６内に、ＧａＡｓ基板１とＡｕＳｎハンダ８の線膨張係
数の差によって生ずる熱応力が該ＧａＡｓ基板１の破断
応力を越えず、かつ、放熱性の低下を最小限に止めるよ
うにＡｕＳｎハンダ８が浸入し、該バイアホール６内に
空間部１３が残されているので、ＧａＡｓ基板１にクラ
ックが発生せず、かつ、放熱効果の低下が最小限に止め
られた，従来に比して性能及び信頼性が向上した半導体
装置を得ることができる。また、背面電極７上にＮｉ系
無電解メッキ層１２ａに対して優れた被着性を有するＰ
ｄ膜１５を形成してから、Ｎｉ系無電解メッキ層１２ａ
を形成するようにしたので、確実に上記バイアホール６
内に上記空間部１３を残すことができ、上記性能及び信
頼性に優れた半導体装置を高歩留りに形成することがで
きる。
【００５６】実施例３． 図９はこの発明の実施例３によるＧａＡｓＦＥＴチップ
を搭載した半導体装置におけるＧａＡｓＦＥＴチップの
主要製造工程を示す工程別断面図で、バイアホール周辺
部の断面を示している。図において、図１と同一符号は
同一または相当する部分を示し、１７はレジストパター
ンである。尚、この半導体装置の全体構成は図１に示す
上記実施例１の半導体装置と同じになる。
【００５７】以下、この半導体装置の製造方法を説明す
る。背面電極７の形成までは実施例１と同じ工程が行わ
れ、この後、図９(a) に示すように、背面電極７の全面
に対してＮｉ電解メッキ層１２を形成する。次に、図９
(b) に示すように、Ｎｉ電解メッキ層１２の，バイアホ
ール６の底部から上記式(1) より計算して得られたＧａ
Ａｓ基板１の厚み方向へ向かう距離ｄ＝７３．７μｍ
（≒７４μｍ）迄の間の内周面に形成された部分にの
み、通常の写真製版技術により、レジストパターン１７
を形成する。次に、図９(c) に示すように、このレジス
トパターン１７をマスクにしてイオンミリング或いは電
解エッチングによりレジストパターン１７で覆われてい
ない部分のＮｉ電解メッキ層１２のを除去し、上記レジ
ストパターン１７を除去すると、図９(d) に示す状態に
なる。 この後、実施例１と同様にして、その上面がＡ
ｕメッキ等により被覆されたダイパッド上にＡｕＳｎハ
ンダ（Ａｕ：Ｓｎ＝８：２）を塗布し、３００℃に加熱
して、上記ＧａＡｓ基板１を背面電極７を介してハンダ
付けすると、図１に示す実施例１のＧａＡｓＦＥＴ１０
０と同じ，上記Ｎｉ電解メッキ層１２により、上記バイ
アホール６内のその底部から上記ＧａＡｓ基板１の厚み
方向へ向かう距離ｄ＝７３．７μｍ（≒７４μｍ）迄の
間の空間部１３にＡｕＳｎハンダ８が侵入せず、この空
間部１３が残された，半導体装置が得られる。
【００５８】このように本実施例の半導体装置の製造方
法においても、実施例１の半導体装置１００と同様の，
ＧａＡｓ基板１にクラックが発生せず、かつ、放熱効果
の低下が最小限に止められた，従来に比して性能及び信
頼性が向上した半導体装置を得ることができる。また、
本実施例では背面電極７上にＮｉ電解メッキ層１２を形
成した後、該Ｎｉ電解メッキ層１２のパターニングを行
うので、Ｎｉ電解メッキ層１２をバイアホール内の所定
の部分、即ち、背面電極７の，バイアホール６内のその
底部からＧａＡｓ基板１の厚み方向へ向かう距離ｄ＝７
３．７μｍ（≒７４μｍ）迄の間に形成された部分上に
確実に残すことができ、上記性能及び信頼性に優れた半
導体装置を高歩留りに形成することができる。
【００５９】実施例４． 図１０はこの発明の実施例４によるＧａＡｓＦＥＴチッ
プを搭載した半導体装置におけるＧａＡｓＦＥＴチップ
の主要製造工程を示す工程別断面図で、バイアホール周
辺部の断面を示している。図において、図９と同一符号
は同一または相当する部分を示し、１８はレジスト、１
８ａはレジストパターンである。尚、この半導体装置の
全体構成は図１に示す上記実施例１の半導体装置と同じ
になる。
【００６０】即ち、上記実施例３の製造方法では、背面
電極７の，バイアホール６内の底部から上記式(1) より
計算して得られたＧａＡｓ基板１の厚み方向へ向かう距
離ｄ＝７３．７μｍ（≒７４μｍ）迄の間の内周面に形
成された部分上に、通常の写真製版技術により、選択的
にレジストパターン１７を形成するようにしたが、この
実施例の製造方法は、図１０(a) (b) に示すように、背
面電極１２の全面にレジスト１８を塗布した後、エッチ
バックにより、上記背面電極１２の，バイアホール６内
の底部から上記式(1) より計算して得られたＧａＡｓ基
板１の厚み方向へ向かう距離ｄ＝７３．７μｍ（≒７４
μｍ）迄の間の内周面に形成された部分上に、レジスト
パターン１８ａを形成するようにしたものである。尚、
このレジストパターン１８ａの形成後の工程は、上記実
施例３と同様であるので、ここでは説明を省略する。
【００６１】このような本実施例の半導体装置の製造方
法においても、実施例１の半導体装置１００と同様の，
ＧａＡｓ基板１にクラックが発生せず、かつ、放熱効果
の低下が最小限に止められた，従来に比して性能及び信
頼性が向上した半導体装置を得ることができる。また、
レジストパターン１８ａをエッチバックによって形成す
るので、上記実施例３に比べて、より高精度にレジスト
パターン１８ａを上記背面電極７の，バイアホール６内
の底部から上記式(1) より計算して得られたＧａＡｓ基
板１の厚み方向へ向かう距離ｄ＝７３．７μｍ（≒７４
μｍ）迄の間の内周面に形成された部分上に形成するこ
とができ、製造歩留りを高めることができる。
【００６２】実施例５． 図１１はこの発明の実施例５によるＧａＡｓＦＥＴチッ
プを搭載した半導体装置の構造を示す断面図であり、図
において、図１と同一符号は同一または相当する部分を
示し、３００は半導体装置で、これは、その上面がＡｕ
メッキ等で被覆されたダイパッド３００ａ上にＧａＡｓ
ＦＥＴチップ３００ｂがＡｕＳｎハンダ８によりハンダ
付けされて構成されている。
【００６３】この図に示すように、本実施例の半導体装
置３００は、バイアホール６の内周面を被覆する背面電
極７上の，上記実施例１のＧａＡｓＦＥＴにおけるＮｉ
電解メッキ層１２と同様の形成領域、即ち、背面電極７
の，バイアホール６の底部からＧａＡｓ基板１の厚み方
向へ向かう距離ｄ＝７３．７μｍ（≒７４μｍ）迄の間
の内周面に形成された部分上に、Ｔｉ，Ｍｏ，Ｃｒ，Ｎ
ｉの内の何れか一種の蒸着或いはスパッタ膜１９を形成
し、この状態で、ＧａＡｓＦＥＴチップ３００ｂが、Ａ
ｕＳｎハンダ８によりダイパッド３００ａ上にハンダ付
けされたものである。
【００６４】以下、この半導体装置の製造方法を説明す
る。図１２は上記半導体装置３００におけるＧａＡｓＦ
ＥＴチップ３００ｂの主要製造工程を示す工程別断面図
で、バイアホール周辺部の断面を示している。図におい
て、図１，１１と同一符号は同一または相当する部分を
示し、１６はレジストパターンである。
【００６５】背面電極７の形成までは実施例１と同じ工
程が行われ、この後、図１２(a) に示すように、背面電
極７の全面に対してＴｉ，Ｍｏ，Ｃｒ，Ｎｉの内の何れ
か一種の蒸着或いはスパッタ膜１９を形成する。次に、
図１２(b) に示すように、Ｔｉ，Ｍｏ，Ｃｒ，Ｎｉの内
の何れか一種の蒸着或いはスパッタ膜１９の，バイアホ
ール６の底部から上記式(1) より得られたＧａＡｓ基板
１の厚み方向へ向かう距離ｄ＝７３．７μｍ（≒７４μ
ｍ）迄の間の内周面に形成された部分にのみ、通常の写
真製版技術により、レジストパターン１７を形成する。
次に、図１２(c) に示すように、このレジストパターン
１７をマスクにしてイオンミリング或いはウエットエッ
チングによりレジストパターン１７で覆われていない部
分のＴｉ，Ｍｏ，Ｃｒ，Ｎｉの内の何れか一種の蒸着或
いはスパッタ膜１９を除去し、上記レジストパターン１
７を除去すると、図１２(d) に示す状態になる。
【００６６】この後、実施例１と同様にして、その上面
がＡｕメッキ等により被覆されたダ イパッド上にＡｕＳ
ｎハンダ（Ａｕ：Ｓｎ＝８：２）を塗布し、３００℃に
加熱して、上記ＧａＡｓ基板１を背面電極７を介してハ
ンダ付けすると、図１に示す実施例１の半導体装置１０
０と同じ，上記Ｔｉ，Ｍｏ，Ｃｒ，Ｎｉの内の何れか一
種の蒸着或いはスパッタ膜１９により、上記バイアホー
ル６内のその底部から上記ＧａＡｓ基板１の厚み方向へ
向かう距離ｄ＝７３．７μｍ（≒７４μｍ）迄の間の空
間部１３にＡｕＳｎハンダ８が侵入せず、この空間部１
３が残された，半導体装置（図２(b) 参照）が得られ
る。
【００６７】このように本実施例の半導体装置の製造方
法においても、実施例１の半導体装置１００と同様の，
ＧａＡｓ基板１にクラックが発生せず、かつ、放熱効果
の低下が最小限に止められた，従来に比して性能及び信
頼性が向上した半導体装置を得ることができる。また、
本実施例では背面電極７上にＡｕＳｎハンダに対して濡
れ性をもたない，Ｔｉ，Ｍｏ，Ｃｒ，Ｎｉの内の何れか
一種の蒸着或いはスパッタ膜１９を形成した後、これを
パターニングするので、該Ｔｉ，Ｍｏ，Ｃｒ，Ｎｉの内
の何れか一種の蒸着或いはスパッタ膜１９をバイアホー
ル内の所定の部分、即ち、背面電極７の，バイアホール
６の底部からＧａＡｓ基板１の厚み方向へ向かう距離ｄ
＝７３．７μｍ（≒７４μｍ）迄の間の内周面に形成さ
れた部分上に確実に残すことができ、上記性能及び信頼
性に優れた半導体装置を高歩留りに形成することができ
る。
【００６８】実施例６． 図１３はこの発明の実施例６によるＧａＡｓＦＥＴチッ
プを搭載した半導体装置におけるＧａＡｓＦＥＴチップ
の主要製造工程を示す工程別断面図で、バイアホール周
辺部の断面を示している。図において、図１と同一符号
は同一または相当する部分を示し、２０はレジスト、２
０ａはレジストパターンである。尚、この半導体装置の
全体構成は図１に示す上記実施例１のそれと同じにな
る。
【００６９】以下、この半導体装置の製造方法を説明す
る。背面電極７の形成までは実施例１と同じ工程が行わ
れ、この後、図１３(a) に示すように、背面電極７の全
面に対してＴｉ，Ｍｏ，Ｃｒ，Ｎｉの内の何れか一種の
蒸着或いはスパッタ膜１９を形成し、更に、該Ｔｉ，Ｍ
ｏ，Ｃｒ，Ｎｉの内の何れか一種の蒸着或いはスパッタ
膜１９上にレジスト２０を塗布する。次に、図１３(b)
に示すように、エッチバックを行って、Ｔｉ，Ｍｏ，Ｃ
ｒ，Ｎｉの内の何れか一種の蒸着或いはスパッタ膜１９
の，バイアホール６内のその底部から上記式(1) より計
算して得られたＧａＡｓ基板１の厚み方向へ向かう距離
ｄ＝７３．７μｍ（≒７４μｍ）迄の間に形成された部
分上にのみレジストパターン２０ａを残す。次に、この
レジストパターン２０ａをマスクにして、イオンミリン
グ或いは電解エッチングによりレジストパターン２０ａ
で覆われていない部分のＴｉ，Ｍｏ，Ｃｒ，Ｎｉの内の
何れか一種の蒸着或いはスパッタ膜１９を除去し、上記
レジストパターン２０ａを除去すると、図１３(d) に示
す状態になる。
【００７０】この後、実施例１と同様にして、その上面
がＡｕメッキ等により被覆されたダイパッド上にＡｕＳ
ｎハンダ（Ａｕ：Ｓｎ＝８：２）を塗布し、３００℃に
加熱して、上記ＧａＡｓ基板１を背面電極７を介してハ
ンダ付けすると、図１に示す実施例１の半導体装置１０
０と同じ，上記Ｔｉ，Ｍｏ，Ｃｒ，Ｎｉの内の何れか一
種の蒸着或いはスパッタ膜１９により、上記バイアホー
ル６内のその底部から上記ＧａＡｓ基板１の厚み方向へ
向かう距離ｄ＝７３．７μｍ（≒７４μｍ）迄の間の空
間部１３にＡｕＳｎハンダ８が侵入せず、この空間部１
３が残された，半導体装置が得られる。
【００７１】このように本実施例の半導体装置の製造方
法においても、実施例１の半導体装置１００と同様の，
ＧａＡｓ基板１にクラックが発生せず、かつ、放熱効果
の低下が最小限に止められた，従来に比して性能及び信
頼性が向上したＧａＡｓＦＥＴを得ることができる。ま
た、本実施例では背面電極７上にＴｉ，Ｍｏ，Ｃｒ，Ｎ
ｉの内の何れか一種の蒸着或いはスパッタ膜１９を形成
した後、該Ｔｉ，Ｍｏ，Ｃｒ，Ｎｉの内の何れか一種の
蒸着或いはスパッタ膜１９のパターニングを行うので、
Ｔｉ，Ｍｏ，Ｃｒ，Ｎｉの内の何れか一種の蒸着或いは
スパッタ膜１９をバイアホール内の所定の部分、即ち、
背面電極７の，バイアホール６内のその底部からＧａＡ
ｓ基板１の厚み方向へ向かう距離ｄ＝７３．７μｍ（≒
７４μｍ）迄の間に形成された部分上に確実に残すこと
ができ、上記性能及び信頼性に優れた半導体装置を高歩
留りに形成することができる。
【００７２】実施例７． 図１４はこの発明の実施例７によるＧａＡｓＦＥＴチッ
プを搭載した半導体装置におけるＧａＡｓＦＥＴチップ
の主要製造工程を示す工程別断面図で、バイアホール周
辺部の断面を示している。図において、図１と同一符号
は同一または相当する部分を示し、１２ｂはＮｉ電解メ
ッキ層１２表面に形成された酸化層である。
【００７３】以下、この半導体装置の製造方法を説明す
る。この半導体装置の製造工程は、実施例１と同様の工
程により図１４(a) に示す状態（図６(d) 参照）、即
ち、背面電極７の，バイアホール６内のその底部から上
記式(1) より計算して得られたＧａＡｓ基板１の厚み方
向へ向かう距離ｄ＝７３．７μｍ（≒７４μｍ）迄の間
に形成された部分上にのみＮｉ電解メッキ層１２が残さ
れた状態にした後、更に、図１４(b) に示すように、該
Ｎｉ電解メッキ層１２の表面を酸素アッシングにより積
極的に酸化させ、酸化層１２ｂを形成し、この後、実施
例１と同様にして、ＧａＡｓ基板１をその上面がＡｕメ
ッキ等により被覆された金属ステム上にＡｕＳｎハンダ
（Ａｕ：Ｓｎ＝８：２）８により、背面電極７を介して
ハンダ付けするようにしたものである。
【００７４】このような本実施例の半導体装置の製造方
法では、背面電極７上に形成されたＮｉ電解メッキ層１
２の表面を更に酸化するようにしたので、確実に該Ｎｉ
電解メッキ層１２をＡｕＳｎハンダに対して濡れなくす
ることができ、バイアホール６内のその底部から上記式
(1) より計算して得られたＧａＡｓ基板１の厚み方向へ
向かう距離ｄ＝７３．７μｍ（≒７４μｍ）迄の間に空
間部１３を確実に残すことができる，ＧａＡｓ基板１に
クラックが発生せず、かつ、放熱効果の低下が最小限に
止められた，従来に比して性能及び信頼性が向上した半
導体装置を高歩留りに製造することができる。
【００７５】実施例８． 図１５はこの発明の実施例８によるＧａＡｓＦＥＴチッ
プを搭載した半導体装置の構造を示す断面図であり、図
において、図１と同一符号は同一または相当する部分を
示し、４００は半導体装置で、これは、その上面がＡｕ
メッキ等で被覆されたダイパッド４００ａ上にＧａＡｓ
ＦＥＴチップ４００ｂがＡｕＳｎ合金メッキ層２１によ
りハンダ付けされて構成されている。
【００７６】ここで、ＧａＡｓＦＥＴチップ４００ｂの
半球形状のバイアホール６の内部においては、該バイア
ホール６の内周面に形成された背面電極７の，該バイア
ホール６の底部から開口方向に向かう所定範囲内の凹部
領域とＡｕＳｎ合金メッキ層２１との間に、空間部１３
が形成されている。
【００７７】図１６は上記半導体装置４００のダイボン
ディング前のＧａＡｓＦＥＴチップ４００ｂにおけるバ
イアホール周辺部を示した断面図（図１６(a) ）と、ダ
イホンディング後の半導体装置４００におけるバイアホ
ール周辺部を示した断面図（図１６(b) ）である。図に
おいて、図２，図１５と同一符号は同一または相当する
部分を示している。尚、図中ｄは図２と同じ距離７３．
７μｍ（≒７４μｍ）であるが、ここでは半球形状のバ
イアホール６内のＡｕＳｎ合金メッキ層２１を形成しな
い領域を特定している。
【００７８】以下、この半導体装置の製造方法を説明す
る。図１７は上記ＧａＡｓＦＥＴチップ４００ｂの主要
製造工程を示す工程別断面図で、バイアホール周辺部の
断面を示している。図において、図１５，１６と同一符
号は同一または相当する部分を示し、２２はレジストパ
ターンである。
【００７９】先ず、図１７(a) に示すように、その上層
部分にｎ型能動層２が形成され、その表面にソース電極
３ａ、ドレイン電極３ｂ，ゲート電極５ａ，５ｂが形成
された（図１５参照），厚み１５０μｍのＧａＡｓ半導
体１の裏面側から、その上部がソース電極３ａ（ドレイ
ン電極３ｂ）に達する半球形状のバイアホール６を通常
の写真製版，エッチング技術により形成し、ＧａＡｓ基
板１の裏面及びバイアホール６の内周面に電界メッキに
よりＡｕメッキ層からなる背面電極７を形成した後、通
常の写真製版により、バイアホール６の内周面を被覆し
ている背面電極７の，上記式(1) より計算して得られた
バイアホール６の底部から上記ＧａＡｓ基板１の厚み方
向へ向かう距離ｄ＝７３．７μｍ（≒７４μｍ）迄の間
の内周面に形成された部分上に、レジストパターン２２
を形成する。
【００８０】次に、図１７(c) に示すように、上記レジ
ストパターン２２をマスクにして電解メッキにより、上
記背面電極７の露出する部分上にＡｕＳｎ合金メッキ層
２１を３〜２０μｍ程度の厚みに形成し、上記レジスト
パターン２２を除去すると、図１７(c) に示す状態にな
る。
【００８１】そして、この後、図１６(b) に示したよう
に、ＡｕＳｎ合金メッキ層２１を３００℃程度に加熱し
て溶融させ、この溶融したＡｕＳｎ合金メッキ層２１に
より、ＧａＡｓ基板１の背面電極７を、その上面がＡｕ
メッキ等により被覆されたダイパッド４００ａに接着す
ると、バイアホール６内のその底部から上記ＧａＡｓ基
板１の厚み方向へ向かう距離ｄ＝７３．７μｍ（≒７４
μｍ）迄の間に空間部１３には溶融したＡｕＳｎ合金が
侵入せず、この空間部１３が残された，図１５に示すＧ
ａＡｓＦＥＴが得られる。ここで、ＡｕＳｎ合金メッキ
層２１はその厚みを上記３〜２０μｍとしていること
で、溶融してバイアホール６内に浸入してくるＡｕＳｎ
合金が、上記バイアホール６内のその底部から上記Ｇａ
Ａｓ基板１の厚み方向へ向かう距離ｄ＝７３．７μｍ
（≒７４μｍ）迄の空間部に達しないように、その存在
量が制御されている。
【００８２】このように本実施例の半導体装置の製造方
法では、上記実施例１と同様に、バイアホール６内に、
ＧａＡｓ基板１とＡｕＳｎ合金（ＡｕＳｎ合金メッキ層
２１）の線膨張係数の差によって生ずる熱応力が該Ｇａ
Ａｓ基板１の破断応力を越えず、かつ、放熱性の低下を
最小限に止めるように、ＧａＡｓ基板１がダイパッド４
００ａ上に接着されるので、ＧａＡｓ基板１にクラック
が発生せず、かつ、放熱効果の低下が最小限に止められ
た，従来に比して性能及び信頼性が向上した半導体装置
を得ることができる。また、ＡｕＳｎ合金メッキ層２１
の厚みの制御は容易に行えるので、ＡｕＳｎハンダを用
いる場合に比べて、より再現性よく上記の性能及び信頼
性が向上したＧａＡｓＦＥＴを得ることができ、製造歩
留りを高めることができる。
【００８３】実施例９． 図１８はこの発明の実施例９によるＧａＡｓＦＥＴチッ
プを搭載した半導体装置におけるＧａＡｓＦＥＴチップ
の主要製造工程を示す工程別断面図で、バイアホール周
辺部の断面を示している。図において、図１６と同一符
号は同一または相当する部分を示し、２３はレジスト、
２３ａはレジストパターンである。
【００８４】即ち、上記実施例８の製造方法では、背面
電極７の，バイアホール６の底部から上記ＧａＡｓ基板
１の厚み方向へ向かう距離ｄ＝７３．７μｍ（≒７４μ
ｍ）迄の間の内周面に形成された部分上に、通常の写真
製版技術により選択的にレジストパターン２２を形成す
るようにしたが、この実施例の製造方法は、図１８(a)
(b) に示すように、背面電極７の全面にレジスト２３を
塗布した後、エッチバックにより、背面電極７の，バイ
アホール６の底部から上記ＧａＡｓ基板１の厚み方向へ
向かう距離ｄ＝７３．７μｍ（≒７４μｍ）迄の間の内
周面に形成された部分上にレジストパターン２３ａを形
成するようにしたものである。尚、このレジストパター
ン２３ａの形成後は、上記実施例８ト同様であるので、
ここでは説明を省略する。
【００８５】このような本実施例の半導体装置の製造方
法においても、上記実施例８と同様に、ＧａＡｓ基板１
にクラックが発生せず、かつ、放熱効果の低下が最小限
に止められた，従来に比して性能及び信頼性が向上した
ＧａＡｓＦＥＴを得ることができる。また、レジストパ
ターン２３をエッチバックによって形成するので、上記
実施例８に比べて、より高精度にレジストパターン２３
を上記背面電極７の，バイアホール６の底部から上記Ｇ
ａＡｓ基板１の厚み方向へ向かう距離ｄ＝７３．７μｍ
（≒７４μｍ）迄の間の内周面に形成された部分上に形
成することができ、製造歩留りを高めることができる。
【００８６】尚、上記何れの実施例においてもＧａＡｓ
ＦＥＴチップを搭載した半導体装置について説明した
が、本発明が他の材料からなる半導体チップをダイパッ
ド上にダイボンディングした他の種類の半導体装置につ
いても適用できることは言うまでもない。
【００８７】
【発明の効果】この発明によれば、導電性基体上に半導
体チップをダイボンディングしてなる半導体装置におい
て、上記半導体チップは、半導体基板と、上記半導体基
板上に形成された第１の電極と、上記半導体基板の裏面
側から、その底部が上記第１の電極の裏面に達し、か
つ、その円形開口を上記半導体基板の裏面側に向けるよ
うに形成された半球形状のバイアホールと、上記半導体
基板の裏面及びバイアホールの内周面を被覆し、その一
部が上記第１の電極に接触するように形成されたＡｕメ
ッキ層とを有し、該Ａｕメッキ層と上記導電性基体と
が、上記バイアホール内のその底部から下記式（１）よ
り得られる上記半導体基板の厚み方向へ向かう距離
（ｄ）までの間に空間部を残した状態で、ＡｕＳｎハン
ダによりハンダ付けされており、かつ、上記Ａｕメッキ
層の，上記半球形状のバイアホールの底部から上記式
（１）より得られる上記半導体基板の厚み方向へ向かう
距離（ｄ）までの間の内周面を被覆している部分上に、
Ｎｉ電解メッキ膜が形成されているようにしたから、上
記Ａｕメッキ層のバイアホール内の所定の部分を確実に
ＡｕＳｎハンダに対して濡れ性をもたない状態にするこ
とができ、従来に比して性能及び信頼性に優れた半導体
装置を高い歩留まりで製造できる効果がある。
【数１】 ただし、式（１）中、ｘはバイアホールの深さ、ｙは半
導体基板の最低破断応力、Ｅ1は半導体基板材料のヤン
グ率、Ｅ2はＡｕＳｎのヤング率、α1は半導体基板材料
の線膨張率、α2はＡｕＳｎの線膨張率、ΔＴはダイボ
ンディング温度と常温（２５℃）との温度差である。
【００８８】更に、この発明によれば、導電性基体上に
半導体チップをダイボンディングしてなる半導体装置に
おいて、上記半導体チップは、半導体基板と、上記半導
体基板上に形成された第１の電極と、上記半導体基板の
裏面側から、その底部が上記第１の電極の裏面に達し、
かつ、その円形開口を上記半導体基板の裏面側に向ける
ように形成された半球形状のバイアホールと、上記半導
体基板の裏面及びバイアホールの内周面を被覆し、その
一部が上記第１の電極に接触するように形成されたＡｕ
メッキ層とを有し、該Ａｕメッキ層と上記導電性基体と
が、上記バイアホール内のその底部から上記式（１）よ
り得られる上記半導体基板の厚み方向へ向かう距離
（ｄ）までの間に空間部を残した状態で、ＡｕＳｎハン
ダによりハンダ付けされており、かつ、上記Ａｕメッキ
層の，上記半球形状のバイアホールの底部から上記式
（１）より得られる上記半導体基板の厚み方向へ向かう
距離（ｄ）までの間の内周面を被覆している部分上に、
Ｔｉ，Ｍｏ，Ｎｉ，Ｃｒの内の何れか一種の蒸着或いは
スパッタ膜が形成されているようにしたから、上記Ａｕ
メッキ層のバイアホール内の所定の部分を確実にＡｕＳ
ｎハンダに対して濡れ性をもたない状態にすることがで
き、従来に比して性能及び信頼性に優れた半導体装置を
高い歩留まりで製造できる効果がある。
【００８９】更に、この発明によれば、導電性基体上に
半導体チップをダイボンディングしてなる半導体装置に
おいて、上記半導体チップは、半導体基板と、上記半導
体基板上に形成された第１の電極と、上記半導体基板の
裏面側から、その底部が上記第１の電極の裏面に達し、
かつ、その円形開口を上記半導体基板の裏面側に向ける
ように形成された半球形状のバイアホールと、上記半導
体基板の裏面及びバイアホールの内周面を被覆し、その
一部が上記第１の電極に接触するように形成されたＡｕ
メッキ層とを有し、該Ａｕメッキ層と上記導電性基体と
が、上記バイアホール内のその底部から上記式（１）よ
り得られる上記半導体基板の厚み方向へ向かう距離
（ｄ）までの間に空間部を残した状態で、ＡｕＳｎハン
ダによりハンダ付けされており、かつ、上記Ａｕメッキ
層の，上記半球形状のバイアホールの底部から上記式
（１）より得られる上記半導体基板の厚み方向へ向かう
距離（ｄ）までの間の内周面を被覆している部分上に、
Ｐｄ膜を介して形成されたＮｉ系無電解メッキ膜が形成
されているようにしたから、上記Ａｕメッキ層のバイア
ホール内の所定の部分を確実にＡｕＳｎハンダに対して
濡れ性をもたない状態にすることができ、従来に比して
性能及び信頼性に優れた半導体装置を高い歩留まりで製
造できる効果がある。
【００９０】更に、この発明によれば、半導体基板上に
所定の素子が形成された半導体チップを、導電性基体上
にハンダ付けしてなる半導体装置の製造方法において、
表面に第１の電極が形成された半導体基板の裏面側か
ら、その底部が上記第１の電極に達し、かつ、その円形
開口が上記半導体基板の裏面側を向くように、半球形状
のバイアホールを形成する工程と、上記半導体基板の裏
面及び上記半球形状のバイアホールの内周面を被覆する
Ａｕメッキ層を形成する工程と、上記Ａｕメッキ層の，
上記半球形状のバイアホールの底部から上記式（１）よ
り得られる上記半導体基板の厚み方向へ向かう距離
（ｄ）までの間の内周面を被覆している部分上に、Ｎｉ
電解メッキ膜を形成する工程と、上記半導体基板を、上
記Ａｕメッキ層を介して、上記導電性基体上にＡｕＳｎ
ハンダによりハンダ付けする工程とを含むようにしたか
ら、上記Ａｕメッキ層のバイアホール内の所定の部分を
確実にＡｕＳｎハンダに対して濡れ性をもたない状態に
することができ、従来に比して性能及び信頼性に優れた
半導体装置を高い歩留まりで製造できる効果がある。
【００９１】更に、この発明によれば、半導体基板上に
所定の素子が形成された半導体チップを、導電性基体上
にハンダ付けしてなる半導体装置の製造方法において、
表面に第１の電極が形成された半導体基板の裏面側か
ら、その底部が上記第１の電極に達し、かつ、その円形
開口が上記半導体基板の裏面側を向くように、半球形状
のバイアホールを形成する工程と、上記半導体基板の裏
面及び上記半球形状のバイアホールの内周面を被覆する
Ａｕメッキ層を形成する工程と、上記Ａｕメッキ層の，
上記半球形状のバイアホールの底部から上記式（１）よ
り得られる上記半導体基板の厚み方向へ向かう距離
（ｄ）までの間の内周面を被覆している部分上に、Ｔ
ｉ，Ｍｏ，Ｎｉ，Ｃｒの内の何れか一種の蒸着或いはス
パッタ膜を形成する工程と、上記半導体基板を、上記Ａ
ｕメッキ層を介して、上記導電性基体上にＡｕＳｎハン
ダによりハンダ付けする工程とを含むこようにしたか
ら、上記Ａｕメッキ層のバイアホール内の所定の部分を
確実にＡｕＳｎハンダに対して濡れ性をもたない状態に
することができ、従来に比して性能及び信頼性に優れた
半導体装置を高い歩留まりで製造できる効果がある。
【００９２】更に、この発明によれば、半導体基板上に
所定の素子が形成された半導体チップを、導電性基体上
にハンダ付けしてなる半導体装置の製造方法において、
表面に第１の電極が形成された半導体基板の裏面側か
ら、その底部が上記第１の電極に達し、かつ、その円形
開口が上記半導体基板の裏面側を向くように、半球形状
のバイアホールを形成する工程と、上記半導体基板の裏
面及び上記半球形状のバイアホールの内周面を被覆する
Ａｕメッキ層を形成する工程と、上記Ａｕメッキ層上に
Ｐｄ膜を形成する工程と、上記Ａｕメッキ層の，上記半
球形状のバイアホールの底部から上記式（１）より得ら
れる上記半導体基板の厚み方向へ向かう距離（ｄ）まで
の間の内周面を被覆している部分上の上記Ｐｄ膜上に、
Ｎｉ系無電解メッキ膜を形成する工程と、上記半導体基
板を、上記Ａｕメッキ層及びＰｄ膜を介して、上記導電
性基体上にＡｕＳｎハンダによりハンダ付けする工程と
を含むようにしたから、上記Ａｕメッキ層のバイアホー
ル内の所定の部分を確実にＡｕＳｎハンダに対して濡れ
性をもたない状態にすることができ、従来に比して性能
及び信頼性に優れた半導体装置を高い歩留まりで製造で
きる効果がある。 更に、この発明によれば、導電性基体
上に半導体チップをダイボンディングしてなる半導体装
置において、上記半導体チップは、半導体基板と、上記
半導体基板上に形成された第１の電極と、上記半導体基
板の裏面側から、その底部が上記第１の電極の裏面に達
するように形成された半球形状のバイアホールと、上記
半導体基板の裏面及びバイアホールの内周面を被覆し、
その一部が上記第１の電極に接触するように形成された
第２の電極とを有し、上記半球形状のバイアホール内の
その底部から上記式（１）より得られる上記半導体基板
の厚み方向へ向かう距離（ｄ）までの間に空間部が残さ
れた状態で、上記導電性基体に上記第２の電極がＡｕＳ
ｎメッキ層によって接着されているようにしたから、バ
イアホールと導電性基体との間には、バイアホール内の
バイアホールの底部から半導体基板の厚み方向へ向かう
上記距離（ｄ）までの間の空間を残してＡｕＳｎメッキ
が広がることになり、装置及び性能及び信頼性に優れた
半導体装置を再現性よく形成することができる効果があ
る。 更に、この発明によれば、半導体基板上に所定の素
子が形成された半導体チッ プを、導電性基体上にハンダ
付けしてなる半導体装置の製造方法において、表面に第
１の電極が形成された半導体基板の裏面側から、その底
部が該第１の電極に達し、その円形開口が上記半導体基
板の裏面側に向くように、半球形状のバイアホールを形
成する工程と、上記半導体基板の裏面及び上記半球形状
のバイアホールの内周面を被覆するように、第２の電極
を形成する工程と、上記第２の電極の、上記半球形状の
バイアホールの底部から上記式（１）より得られる上記
半導体基板の厚み方向へ向かう距離（ｄ）までの間の内
周面を被覆している部分を除いて、上記第２の電極をＡ
ｕＳｎメッキ層で被覆する工程と、上記第２の電極上に
形成されたＡｕＳｎメッキ層を溶融し、該ＡｕＳｎメッ
キ層により上記半導体基板を導電性基体上に接着する工
程とを含むようにしたから、バイアホールと導電性基体
との間には、バイアホール内のバイアホールの底部から
半導体基板の厚み方向へ向かう上記距離（ｄ）までの間
の空間を残してＡｕＳｎメッキが広がることになり、装
置性能及び信頼性に優れた半導体装置を再現性よく形成
することができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施例１によるＧａＡｓＦＥＴチッ
プを搭載した半導体装置の構造を示す上面図と断面図で
ある。
【図２】図１に示すＧａＡｓＦＥＴチップを搭載した半
導体装置におけるＧａＡｓＦＥＴチップのダイボンディ
ング前の構造を示す断面図とダイボンディング後の半導
体装置の構造を示す断面図である。
【図３】ダイボンディングにより半導体基板にクラック
が生ずるメカニズムを説明するための図である。
【図４】ダイボンディング時に半導体基板のバイアホー
ル周辺部にかかる熱応力（σ）とバイアール周辺部にお
ける基板の厚みとの関係を示した図である。
【図５】半導体基板のバイアホール周辺部におけるクラ
ックの発生領域を示した図である。
【図６】図１に示す半導体装置におけるＧａＡｓＦＥＴ
チップの主要製造工程を示す工程別断面図である。
【図７】この発明の実施例２によるＧａＡｓＦＥＴチッ
プを搭載した半導体装置の構造を示す断面図である。
【図８】図７に示す半導体装置におけるＧａＡｓＦＥＴ
チップの主要製造工程を示す工程別断面図である。
【図９】この発明の実施例３によるＧａＡｓＦＥＴチッ
プを搭載した半導体装置におけるＧａＡｓＦＥＴチップ
の主要製造工程を示す工程別断面図である。
【図１０】この発明の実施例４によるＧａＡｓＦＥＴチ
ップを搭載した半導体装置におけるＧａＡｓＦＥＴチッ
プの主要製造工程を示す工程別断面図である。
【図１１】この発明の実施例５によるＧａＡｓＦＥＴチ
ップを搭載した半導体装置の構造を示す断面図である。
【図１２】図１１に示すＧａＡｓＦＥＴチップを搭載し
た半導体装置におけるＧａＡｓＦＥＴチップの主要製造
工程を示す工程別断面図である。
【図１３】この発明の実施例６によるＧａＡｓＦＥＴチ
ップを搭載した半導体装置におけるＧａＡｓＦＥＴチッ
プの主要製造工程を示す工程別断面図である。
【図１４】この発明の実施例７によるＧａＡｓＦＥＴチ
ップを搭載した半導体装置におけるＧａＡｓＦＥＴチッ
プの主要製造工程を示す工程別断面図である。
【図１５】この発明の実施例８によるＧａＡｓＦＥＴチ
ップを搭載した半導体装置の構造を示す断面図である。
【図１６】図１５に示すＧａＡｓＦＥＴチップを搭載し
た半導体装置におけるＧａＡｓＦＥＴチップのダイボン
ディング前の構造を示す断面図とダイボンディング後の
半導体装置の構造を示す断面図である。
【図１７】図１５に示すＧａＡｓＦＥＴチップを搭載し
た半導体装置におけるＧａＡｓＦＥＴチップの主要製造
工程を示す工程別断面図である。
【図１８】この発明の実施例９によるＧａＡｓＦＥＴチ
ップを搭載した半導体装置におけるＧａＡｓＦＥＴチッ
プの主要製造工程を示す工程別断面図である。
【図１９】従来のＧａＡｓＦＥＴチップを搭載した半導
体装置の構造を示す上面図と断面図である。
【図２０】図１９に示すＧａＡｓＦＥＴチップを搭載し
た半導体装置におけるＧａＡｓＦＥＴチップのダイボン
ディング前の構造を示す断面図とダイボンディング後の
半導体装置の構造を示す断面図である。
【図２１】従来のＧａＡｓＦＥＴチップを搭載した半導
体装置の構造を示す断面図である。
【符号の説明】
１ ＧａＡｓ基板 １ｂ クラック発生領域 ２ ｎ型能動層 ３ａ，３ｂ ソース電極 ４ ドレイン電極 ５ ゲート電極 ６ バイアホール ６ａ バイアホール内の空間 ７ 背面電極 ８ ＡｕＳｎハンダ ９ リード １０ 絶縁リング １１ ボンディングワイヤ １２ Ｎｉ電解メッキ層 １２ａ Ｎｉ系無電解メッキ層 １２ｂ 酸化層 １３ 空間部 １４，１６，１７，１８ａ，２０ａ，２２，２３ａ レ
ジストパターン １５ Ｐｄ膜 １８，２０，２３ レジスト １９ Ｔｉ，Ｍｏ，Ｎｉ，Ｃｒ等の蒸着或いはスパッタ
膜 ２１ ＡｕＳｎ合金メッキ層 ２４ Ｎｉ系無電解メッキ層 １００，２００，３００，４００，５００ 半導体装置 １００ｂ，２００ｂ，３００ｂ，４００ｂ，５００ｂ
ＧａＡｓＦＥＴチップ １００ａ，２００ａ，３００ａ，４００ａ，５００ａ
ダイパッド １１１ 短冊状の微小部分
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 29/812 H01L 29/41

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 導電性基体上に半導体チップをダイボン
    ディングしてなる半導体装置において、 上記半導体チップは、 半導体基板と、 上記半導体基板上に形成された第１の電極と、 上記半導体基板の裏面側から、その底部が上記第１の電
    極の裏面に達し、かつ、その円形開口を上記半導体基板
    の裏面側に向けるように形成された半球形状のバイアホ
    ールと、 上記半導体基板の裏面及びバイアホールの内周面を被覆
    し、その一部が上記第１の電極に接触するように形成さ
    れたＡｕメッキ層とを有し、該Ａｕメッキ層と上記導電性基体とが、上記バイアホー
    ル内のその底部から下記式（１）より得られる上記半導
    体基板の厚み方向へ向かう距離（ｄ）までの間に空間部
    を残した状態で、ＡｕＳｎハンダによりハンダ付けされ
    ており、 かつ、上記Ａｕメッキ層の，上記半球形状のバイアホー
    ルの底部から上記式（１）より得られる上記半導体基板
    の厚み方向へ向かう距離（ｄ）までの間の内周面を被覆
    している部分上に、Ｎｉ電解メッキ膜が形成 されている
    ことを特徴とする半導体装置。【数１】 ただし、式（１）中、ｘはバイアホールの深さ、ｙは半
    導体基板の最低破断応力、Ｅ1は半導体基板材料のヤン
    グ率、Ｅ2はＡｕＳｎのヤング率、α1は半導体基板材料
    の線膨張率、α2はＡｕＳｎの線膨張率、ΔＴはダイボ
    ンディング温度と常温（２５℃）との温度差である。
  2. 【請求項２】 導電性基体上に半導体チップをダイボン
    ディングしてなる半導体装置において、 上記半導体チップは、 半導体基板と、 上記半導体基板上に形成された第１の電極と、 上記半導体基板の裏面側から、その底部が上記第１の電
    極の裏面に達し、かつ、その円形開口を上記半導体基板
    の裏面側に向けるように形成された半球形状のバイアホ
    ールと、 上記半導体基板の裏面及びバイアホールの内周面を被覆
    し、その一部が上記第１の電極に接触するように形成さ
    れたＡｕメッキ層とを有し、 該Ａｕメッキ層と上記導電性基体とが、上記バイアホー
    ル内のその底部から下記式（１）より得られる上記半導
    体基板の厚み方向へ向かう距離（ｄ）までの間に空間部
    を残した状態で、ＡｕＳｎハンダによりハンダ付けされ
    ており、 かつ、上記Ａｕメッキ層の，上記半球形状のバイアホー
    ルの底部から上記式（１）より得られる上記半導体基板
    の厚み方向へ向かう距離（ｄ）までの間の内周面を被覆
    している部分上に、Ｔｉ，Ｍｏ，Ｎｉ，Ｃｒの内の何れ
    か一種の蒸着或いはスパッタ膜が形成 されていることを
    特徴とする半導体装置。 【数１】 ただし、式（１）中、ｘはバイアホールの深さ、ｙは半
    導体基板の最低破断応力、Ｅ1は半導体基板材料のヤン
    グ率、Ｅ2はＡｕＳｎのヤング率、α1は半導体基板材料
    の線膨張率、α2はＡｕＳｎの線膨張率、ΔＴはダイボ
    ンディング温度と常温（２５℃）との温度差である。
  3. 【請求項３】 導電性基体上に半導体チップをダイボン
    ディングしてなる半導体装置において、上記半導体チップは、 半導体基板と、 上記半導体基板上に形成された第１の電極と、 上記半導体基板の裏面側から、その底部が上記第１の電
    極の裏面に達し、かつ、その円形開口を上記半導体基板
    の裏面側に向けるように形成された半球形状の バイアホ
    ールと、 上記半導体基板の裏面及びバイアホールの内周面を被覆
    し、その一部が上記第１の電極に接触するように形成さ
    れたＡｕメッキ層とを有し、 該Ａｕメッキ層と上記導電性基体とが、上記バイアホー
    ル内のその底部から下記式（１）より得られる上記半導
    体基板の厚み方向へ向かう距離（ｄ）までの間に空間部
    を残した状態で、ＡｕＳｎハンダによりハンダ付けされ
    ており、 かつ、上記Ａｕメッキ層の，上記半球形状のバイアホー
    ルの底部から上記式（１）より得られる上記半導体基板
    の厚み方向へ向かう距離（ｄ）までの間の内周面を被覆
    している部分上に、Ｐｄ膜を介して形成されたＮｉ系無
    電解メッキ膜が形成 されていることを特徴とする半導体
    装置。【数１】 ただし、式（１）中、ｘはバイアホールの深さ、ｙは半
    導体基板の最低破断応力、Ｅ1は半導体基板材料のヤン
    グ率、Ｅ2はＡｕＳｎのヤング率、α1は半導体基板材料
    の線膨張率、α2はＡｕＳｎの線膨張率、ΔＴはダイボ
    ンディング温度と常温（２５℃）との温度差である。
  4. 【請求項４】 半導体基板上に所定の素子が形成された
    半導体チップを、導電性基体上にハンダ付けしてなる半
    導体装置の製造方法において、 表面に第１の電極が形成された半導体基板の裏面側か
    ら、その底部が上記第１の電極に達し、かつ、その円形
    開口が上記半導体基板の裏面側を向くように、半球形状
    のバイアホールを形成する工程と、 上記半導体基板の裏面及び上記半球形状のバイアホール
    の内周面を被覆するＡｕメッキ層を形成する工程と、 上記Ａｕメッキ層の，上記半球形状のバイアホールの底
    部から下記式（１）より得られる上記半導体基板の厚み
    方向へ向かう距離（ｄ）までの間の内周面を被覆してい
    る部分上に、Ｎｉ電解メッキ膜を形成する工程と、 上記半導体基板を、上記Ａｕメッキ層を介して、上記導
    電性基体上にＡｕＳｎ ハンダによりハンダ付けする工程
    とを含むことを特徴とする半導体装置の製造方法。 【数１】 ただし、式（１）中、ｘはバイアホールの深さ、ｙは半
    導体基板の最低破断応力、Ｅ1は半導体基板材料のヤン
    グ率、Ｅ2はＡｕＳｎのヤング率、α1は半導体基板材料
    の線膨張率、α2はＡｕＳｎの線膨張率、ΔＴはダイボ
    ンディング温度と常温（２５℃）との温度差である。
  5. 【請求項５】 半導体基板上に所定の素子が形成された
    半導体チップを、導電性基体上にハンダ付けしてなる半
    導体装置の製造方法において、 表面に第１の電極が形成された半導体基板の裏面側か
    ら、その底部が上記第１の電極に達し、かつ、その円形
    開口が上記半導体基板の裏面側を向くように、半球形状
    のバイアホールを形成する工程と、 上記半導体基板の裏面及び上記半球形状のバイアホール
    の内周面を被覆するＡｕメッキ層を形成する工程と、 上記Ａｕメッキ層の，上記半球形状のバイアホールの底
    部から下記式（１）より得られる上記半導体基板の厚み
    方向へ向かう距離（ｄ）までの間の内周面を被覆してい
    る部分上に、Ｔｉ，Ｍｏ，Ｎｉ，Ｃｒの内の何れか一種
    の蒸着或いはスパッタ膜を形成する工程と、 上記半導体基板を、上記Ａｕメッキ層を介して、上記導
    電性基体上にＡｕＳｎハンダによりハンダ付けする工程
    とを含むことを特徴とする半導体装置の製造方法。 【数１】 ただし、式（１）中、ｘはバイアホールの深さ、ｙは半
    導体基板の最低破断応 力、Ｅ1は半導体基板材料のヤン
    グ率、Ｅ2はＡｕＳｎのヤング率、α1は半導体基板材料
    の線膨張率、α2はＡｕＳｎの線膨張率、ΔＴはダイボ
    ンディング温度と常温（２５℃）との温度差である。
  6. 【請求項６】 半導体基板上に所定の素子が形成された
    半導体チップを、導電性基体上にハンダ付けしてなる半
    導体装置の製造方法において、 表面に第１の電極が形成された半導体基板の裏面側か
    ら、その底部が上記第１の電極に達し、かつ、その円形
    開口が上記半導体基板の裏面側を向くように、半球形状
    のバイアホールを形成する工程と、 上記半導体基板の裏面及び上記半球形状のバイアホール
    の内周面を被覆するＡｕメッキ層を形成する工程と、 上記Ａｕメッキ層上にＰｄ膜を形成する工程と、 上記Ａｕメッキ層の，上記半球形状のバイアホールの底
    部から下記式（１）より得られる上記半導体基板の厚み
    方向へ向かう距離（ｄ）までの間の内周面を被覆してい
    る部分上の上記Ｐｄ膜上に、Ｎｉ系無電解メッキ膜を形
    成する工程と、 上記半導体基板を、上記Ａｕメッキ層及びＰｄ膜を介し
    て、上記導電性基体上にＡｕＳｎハンダによりハンダ付
    けする工程とを含むことを特徴とする半導体装置の製造
    方法。 【数１】 ただし、式（１）中、ｘはバイアホールの深さ、ｙは半
    導体基板の最低破断応力、Ｅ1は半導体基板材料のヤン
    グ率、Ｅ2はＡｕＳｎのヤング率、α1は半導体基板材料
    の線膨張率、α2はＡｕＳｎの線膨張率、ΔＴはダイボ
    ンディング温度と常温（２５℃）との温度差である。
  7. 【請求項７】 導電性基体上に半導体チップをダイボン
    ディングしてなる半導体装置において、 上記半導体チップは、 半導体基板と、 上記半導体基板上に形成された第１の電極と、 上記半導体基板の裏面側から、その底部が上記第１の電
    極の裏面に達するように形成された半球形状のバイアホ
    ールと、 上記半導体基板の裏面及びバイアホールの内周面を被覆
    し、その一部が上記第１の電極に接触するように形成さ
    れた第２の電極とを有し、 上記半球形状のバイアホール内のその底部から下記式
    （１）より得られる上記半導体基板の厚み方向へ向かう
    距離（ｄ）までの間に空間部が残された状態で、上記導
    電性基体に上記第２の電極がＡｕＳｎメッキ層によって
    接着されていることを特徴とする半導体装置。 【数１】 ただし、式（１）中、ｘはバイアホールの深さ、ｙは半
    導体基板の最低破断応力、Ｅ1は半導体基板材料のヤン
    グ率、Ｅ2はＡｕＳｎのヤング率、α1は半導体基板材料
    の線膨張率、α2はＡｕＳｎの線膨張率、ΔＴはダイボ
    ンディング温度と常温（２５℃）との温度差である。
  8. 【請求項８】 半導体基板上に所定の素子が形成された
    半導体チップを、導電性基体上にハンダ付けしてなる半
    導体装置の製造方法において、表面に第１の電極が形成された半導体基板の裏面側か
    ら、その底部が該第１の電極に達し、その円形開口が上
    記半導体基板の裏面側に向くように、半球形状のバイア
    ホールを形成する工程と、 上記半導体基板の裏面及び上記半球形状のバイアホール
    の内周面を被覆するように、第２の電極を形成する工程
    と、 上記第２の電極の、上記半球形状のバイアホールの底部
    から下記式（１）より得られる上記半導体基板の厚み方
    向へ向かう距離（ｄ）までの間の内周面を被覆している
    部分を除いて、上記第２の電極をＡｕＳｎメッキ層で被
    覆する工程と、 上記第２の電極上に形成されたＡｕＳｎメッキ層を溶融
    し、該ＡｕＳｎメッキ層により上記半導体基板を導電性
    基体上に接着する工程とを含む ことを特徴とする半導体
    装置の製造方法。【数１】 ただし、式（１）中、ｘはバイアホールの深さ、ｙは半
    導体基板の最低破断応力、Ｅ1は半導体基板材料のヤン
    グ率、Ｅ2はＡｕＳｎのヤング率、α1は半導体基板材料
    の線膨張率、α2はＡｕＳｎの線膨張率、ΔＴはダイボ
    ンディング温度と常温（２５℃）との温度差である。
  9. 【請求項９】 請求項８に記載の半導体装置の製造方法
    において、上記ＡｕＳｎメッキ層をその厚みが３〜２０μｍの範囲
    となるように形成する ことを特徴とする半導体装置の製
    造方法。
JP15311193A 1993-06-24 1993-06-24 半導体装置およびその製造方法 Expired - Fee Related JP3350152B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP15311193A JP3350152B2 (ja) 1993-06-24 1993-06-24 半導体装置およびその製造方法
EP97113994A EP0810658B1 (en) 1993-06-24 1994-06-13 Semiconductor device comprising a via-hole
EP94109030A EP0631313B1 (en) 1993-06-24 1994-06-13 Semiconductor device containing a through hole
DE69428378T DE69428378T2 (de) 1993-06-24 1994-06-13 Halbleiteranordnung mit einer Durchgangsleitung
DE69420620T DE69420620T2 (de) 1993-06-24 1994-06-13 Halbleiteranordnung mit einer Durchgangsleitung
US08/444,520 US5483092A (en) 1993-06-24 1995-05-19 Semiconductor device having a via-hole with a void area for reduced cracking

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15311193A JP3350152B2 (ja) 1993-06-24 1993-06-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0722435A JPH0722435A (ja) 1995-01-24
JP3350152B2 true JP3350152B2 (ja) 2002-11-25

Family

ID=15555217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15311193A Expired - Fee Related JP3350152B2 (ja) 1993-06-24 1993-06-24 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US5483092A (ja)
EP (2) EP0810658B1 (ja)
JP (1) JP3350152B2 (ja)
DE (2) DE69420620T2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0793269B1 (fr) * 1996-02-28 2002-05-15 Koninklijke Philips Electronics N.V. Dispositif semiconducteur incluant une puce munie d'une ouverture de via et soudée sur un support, et procédé de réalisation de ce dispositif
US5949144A (en) * 1996-05-20 1999-09-07 Harris Corporation Pre-bond cavity air bridge
US5825092A (en) * 1996-05-20 1998-10-20 Harris Corporation Integrated circuit with an air bridge having a lid
JP3189691B2 (ja) * 1996-07-10 2001-07-16 株式会社村田製作所 高周波半導体デバイス
JP3724110B2 (ja) 1997-04-24 2005-12-07 三菱電機株式会社 半導体装置の製造方法
US6239033B1 (en) * 1998-05-28 2001-05-29 Sony Corporation Manufacturing method of semiconductor device
JP3810204B2 (ja) * 1998-03-19 2006-08-16 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP3414696B2 (ja) 2000-05-12 2003-06-09 日本電気株式会社 半導体装置のキャリア基板の電極構造
US7042103B2 (en) * 2002-12-30 2006-05-09 Motorola, Inc. Low stress semiconductor die attach
WO2006031886A2 (en) * 2004-09-13 2006-03-23 International Rectifier Corporation Power semiconductor package
DE102009044086A1 (de) * 2009-09-23 2011-03-24 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Bauteils und nach diesem Verfahren hergestelltes elektronisches Bauteil
JP5663886B2 (ja) * 2010-02-08 2015-02-04 三菱電機株式会社 半導体装置の製造方法
JP5621334B2 (ja) * 2010-06-10 2014-11-12 富士電機株式会社 半導体装置および半導体装置の製造方法
EP2740818B1 (en) * 2012-12-05 2016-03-30 ATOTECH Deutschland GmbH Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
DE102013219642A1 (de) 2013-09-27 2015-04-02 Siemens Aktiengesellschaft Verfahren zum Diffusionslöten unter Ausbildung einer Diffusionszone als Lötverbindung und elektronische Baugruppe mit einer solchen Lötverbindung
JP5731620B2 (ja) 2013-11-12 2015-06-10 株式会社東海理化電機製作所 スイッチの節度機構
JP6277693B2 (ja) * 2013-11-29 2018-02-14 三菱電機株式会社 半導体装置
JP6173994B2 (ja) * 2014-10-16 2017-08-02 ウシオオプトセミコンダクター株式会社 光半導体装置
US10861792B2 (en) * 2019-03-25 2020-12-08 Raytheon Company Patterned wafer solder diffusion barrier

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE268562C (ja) *
US4268849A (en) * 1978-11-03 1981-05-19 National Semiconductor Corporation Raised bonding pad
JPH01162735A (ja) * 1987-12-18 1989-06-27 Nkk Corp 合金の製造方法
JPH02162735A (ja) * 1988-12-15 1990-06-22 Fujitsu Ltd 半導体装置及びその製造方法
US5056216A (en) * 1990-01-26 1991-10-15 Sri International Method of forming a plurality of solder connections

Also Published As

Publication number Publication date
DE69428378D1 (de) 2001-10-25
EP0810658A3 (en) 1998-01-28
JPH0722435A (ja) 1995-01-24
DE69420620D1 (de) 1999-10-21
DE69428378T2 (de) 2002-07-04
EP0631313A1 (en) 1994-12-28
DE69420620T2 (de) 2000-04-27
US5483092A (en) 1996-01-09
EP0810658A2 (en) 1997-12-03
EP0810658B1 (en) 2001-09-19
EP0631313B1 (en) 1999-09-15

Similar Documents

Publication Publication Date Title
JP3350152B2 (ja) 半導体装置およびその製造方法
EP2224479B1 (en) Metal-ceramic composite substrate and method of its manufacture
EP0606522B1 (en) Semiconductor device and methods for producing and mounting the semiconductor device
US7795128B2 (en) Method of manufacturing a semiconductor device having an enhanced electrode pad structure
US20030005582A1 (en) Circuit board, method for manufacturing same, and high-output module
JPH11168104A (ja) 電子装置及びその製造方法
JP3053675B2 (ja) 半導体装置およびその製造方法
EP1304740A2 (en) Circuit board, method for manufacturing same, and high-output module
JP4822155B2 (ja) サブマウント及びその製造方法
JP2868008B1 (ja) 半導体装置及びその製造方法
EP1274125A2 (en) Circuit board, method for manufacturing same, and high-output module
TW201934810A (zh) 半導體裝置之形成方法
US5498572A (en) Method of manufacturing semiconductor device
JP4117042B2 (ja) 半導体装置
JPH11238870A (ja) 半導体装置とその製造方法
US8735277B2 (en) Methods for producing an ultrathin semiconductor circuit
JP2022523791A (ja) パターン化されたウェハハンダ拡散障壁
JPH0567847A (ja) 半導体装置の製造方法
JPS6179261A (ja) 半導体装置の製造方法
JP3351878B2 (ja) 半導体装置およびその製造方法
JP2823046B2 (ja) 半導体装置およびその製造方法
JP2018073858A (ja) 半導体装置および半導体装置の製造方法
JPS6095975A (ja) 半導体装置の製造方法
JPH08162458A (ja) 電子部品の接続構造及び接続方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees