JP2022523791A - パターン化されたウェハハンダ拡散障壁 - Google Patents

パターン化されたウェハハンダ拡散障壁 Download PDF

Info

Publication number
JP2022523791A
JP2022523791A JP2021551934A JP2021551934A JP2022523791A JP 2022523791 A JP2022523791 A JP 2022523791A JP 2021551934 A JP2021551934 A JP 2021551934A JP 2021551934 A JP2021551934 A JP 2021551934A JP 2022523791 A JP2022523791 A JP 2022523791A
Authority
JP
Japan
Prior art keywords
metal layer
diffusion barrier
substrate
integrated circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021551934A
Other languages
English (en)
Other versions
JP7308280B2 (ja
Inventor
ジェイ． デュヴァル，ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2022523791A publication Critical patent/JP2022523791A/ja
Application granted granted Critical
Publication of JP7308280B2 publication Critical patent/JP7308280B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05173—Rhodium [Rh] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【要約】集積回路(400)及びその製造方法を提供する。集積回路は基板(430)を有し、基板は基板の表側に表側金属層(410)、及び基板の裏側に裏側金属層(420)を有する。裏側金属層は、裏側金属層の一部が表側金属層の一部に接続されるように、基板の裏側上及びビア(450)内に堆積される。拡散障壁層(440)が、ビア内に位置する裏側金属層上に堆積される。

Description

本発明は、集積回路及びその製造方法に関し、特に拡散障壁を設けることに関する。
いくつかのタイプの集積回路（ＩＣs）、例えば、GaAs又はGaNを用いて製造したモノリシックマイクロ波集積回路（MMIC）チップは、Au （金）層で裏側を被覆することができる。Au層は、ウェハの裏側に接地コンタクトを形成することを可能にするために、ＩＣの基板又はウェハにエッチングされた１つ以上のビアを通って延びる。チップへの接地付着は、従来、金－スズ（Au－Sn）共晶ハンダを用いて行われている。Au－SnハンダはGaAsチップに有効であるが、GaNチップで達成されたより高いパワーによって、より高い温度でチップが動作し、ビアを通してウェハの表側へとAu－Snハンダの拡散を加速させる可能性がある。拡散は、ウェハの表側でエアブリッジパターンに歪みを生じさせ、また、ウェハの薄い裏側Au層に空隙（voids）を形成させることがある。
ハンダ材料と接合／接続されている金属層との間の相互作用を低減するために、種々の解決策が提案され使用されてきた。この解決策は、典型的には、ある層から別の層への拡散を防止するために、層として適用される障壁を含む。例えば、拡散を防止するために接点領域を被覆すること、又は拡散防止層を金属接点へ層形成することが、拡散障壁として提案されている。しかしながら、炭化ケイ素（SiC）又はGaNを用いたエッチング・ビアは、ウェハ表側上の最初の２金属層又は３金属層を通してエッチングし続ける可能性があるため、ウェハ表側への拡散障壁層の適用は効果的ではない。追加的に、SiC／GaNデバイスにおけるビア構造の不均一なトポロジーは、蒸発された又はスパッタリングされたバリア層で覆うという課題を提起する。その上、障壁層がめっき金層の下に適用される場合、障壁層は、表側金属層と裏側接地接続部（すなわち、裏側金属層）との間の直列抵抗を増加させ得る。
本概念に従って、本明細書に記載される技術は、拡散障壁を形成するための効率的な方法である。本明細書に記載される技術は、高温でのハンダ材料への長時間接触によって損傷され得る薄い金属層を有する集積回路上で作動するパターン化解決策を提供し得る。
例示的な一実施形態によれば、集積回路を製造するための方法は、表側と裏側とを有する基板(430)を提供するステップ； 前記基板の前記表側に表側金属層(410)を堆積させるステップ； 前記基板内にビア(450)を形成するするステップ； 前記基板の裏側上に、及び前記ビア内に裏側金属層(420)を堆積させるステップであり、前記裏側金属層の一部が表側金属層の一部に接続されるようにする、ステップ；及び 前記ビア内に位置する裏側金属層上に拡散障壁(440)を堆積させるステップであり、前記拡散障壁が前記ビアの形状を実質的に維持する、ステップ；を含む。
一態様では、前記拡散障壁はニッケル（Ni）層を含んでもよい。
一態様では、前記拡散障壁は、窒化タンタル、窒化タングステン、窒化チタン及びクロムのうちの少なくとも１つを含んでもよい。
一態様では、前記拡散障壁を酸化してハンダ濡れ障壁を形成してもよい。
一態様では、前記拡散障壁の上にハンダ層(460)を堆積させても良く、前記ビアの一部のみを充填しても良い。
一態様では、前記表側金属層と前記裏側金属層との間に接着材料の薄層を堆積させても良い。
一態様では、前記の拡散障壁を堆積させるステップは、前記裏側金属層上に前記拡散障壁をパターン化するステップを含んでも良い。
一態様では、前記裏側金属層は、前記基板の前記裏側に対応する前記ビアの端部に近接するブレークを含んでもよい。
一態様では、前記ブレーク内に前記拡散障壁を堆積させるステップをさらに含んでもよい。
一態様では、前記表側金属層が金を含んでもよい。
一態様では、前記裏側金属層が金を含んでもよい。
別の例示的な実施形態によれば、集積回路は、表側と裏側とを有する基板； 前記基板の前記表側に堆積された表側金属層； 前記基板の前記裏側上、及び前記基板内に形成されたビア内に堆積された裏側金属層であり、当該裏側金属層の一部が前記表側金属層の一部に接続される、裏側金属層；及び 前記ビア内に位置する前記裏側金属層上に堆積された拡散障壁であって、前記ビアの形状を実質的に維持する拡散障壁；を含む。
一態様では、前記表側金属層と前記裏側金属層との間に堆積された接着材料の薄層をさらに含んでもよい。
本開示の１つ以上の実施形態の詳細は、添付の図面及び以下の説明に概説されている。本開示の他の特徴、目的、及び利点は、明細書及び図面、並びに特許請求の範囲から明らかであろう。
前述の特徴は、以下の図面の説明からより十分に理解され得る。
従来技術の集積回路におけるハンダ拡散による損傷を示す例示的な図である。 従来技術の集積回路におけるハンダ拡散による損傷を示す断面図である。 従来技術の集積回路におけるハンダ拡散により、金属層内に形成された空隙を示す例示的な図である。 従来技術の集積回路におけるハンダ拡散により、金属層内に形成された空隙を示す例示的な図である。 本明細書に記載の本概念に従った拡散障壁を有する集積回路を示す断面図である。 本明細書に記載の本概念に従って拡散障壁を有するウェハを製造するための例示的なフロー図である。
本明細書で使用される左、右、上及び下などの相対的な記述は、図面を参照して、単に相対的なものであり、限定的な意味ではない。さらに、明瞭化のために、集積回路、抵抗器、容量器、トランジスタ等のような一般的なアイテム及び回路は、当業者には理解され得るように、図には含まれていない。他に別段の定めがない限り、図示された実施形態は、特定の実施形態の様々な詳細の例示的特徴を提供するものとして理解することができ、従って、他に別段の定めがない限り、図面の特徴、構成要素、モジュール、要素及び／又は態様は、開示された概念、システム又は方法から実質的に逸脱することなく、組み合わせ、相互接続し、配列し、分離し、交換し、配置しかつ／或いは再配置することができる。さらに、構成要素の形状及びサイズは、単に例示的なものであることを意図したものであり、別段の定めがない限り、本明細書で保護しようとする概念の範囲に実質的な影響を及ぼすことなく、或いは制限することなく、変更することができる。
次に、図１を参照すると、従来技術の集積回路におけるハンダ拡散による損傷を示す例示的な図が提供される。Au （金）層で裏側が被覆される集積回路（ＩＣ）の場合、チップへの接地取り付けは、従来、金－スズ（Au－Sn）共晶（eutectic）ハンダを用いて行われている。より高いパワーを有するある種のチップでは、チップはより高い温度で動作することがあり、Au－Sn拡散の加速をもたらしてしまうことがある。拡散は両方向に起こる可能性がある。第一に、ハンダ材料（Au－Sn）中のスズ（Sn）が金層に拡散（内拡散）することがある。金層中の金（Au）は、ハンダ層に向かって拡散（外拡散）することもある。ハンダ拡散は、ウェハの表側におけるエアブリッジパターンに歪み（例えば、表側から突出する金属）１１０を生じさせることがある。歪み１１０は、ウェハの表側から見ることができる。拡散は、ウェハの薄い表側金層に空所（voids）１２０を形成することもある。
次に、図２を参照すると、ハンダ材料が基板内に形成されたビアを充填するときにハンダからの拡散が起こり得る。集積回路パッケージ２００が、基板２３０、表側金層２１０、及び裏側金層２２０を含む。ハンダ材料（例えば、Au－Sn）２４０が裏側金層２２０に適用される場合、ハンダの過剰な濡れにより、ハンダ材料２４０が基板２３０内に形成されたビア２４５を満たす。ビアの側部は、裏側金層２２０によって覆われている。さらに、ハンダ材料２４０は、裏側金層２２０内へと拡散することがある。この場合、ハンダ材料２４０及び表側金層２１０の拡散は、表側金層２１０上に歪み２６０を生成することによってＩＣ２００に損傷を引き起こす可能性がある。さらに、拡散によって、表側金層２１０及び／又は裏側金層２２０の内側に空隙部２５０が形成され得る。さらに、ハンダ材料２４０と基板２３０との間の熱膨張の差は、基板２３０に対して物理的損傷を生じさせ得る。例えば、集積回路パッケージ２００が高温で動作するときのクラッキングなどである。基板２３０に対する物理的損傷は、ハンダ材料２４０がビア２４５を充填するときにさらに増大し得る。
ここで図３Ａ、３Ｂを参照すると、これら図面は、従来のＩＣパッケージにおけるハンダ拡散から形成されたボイドを示す。図３Ａは、ハンダ拡散による表側金層及び裏側金層に形成された小さなボイドの例を示す。ハンダ材料（例えば、図２の２４０）がビアを充填し、裏側金層を通って拡散する場合、ソース接続フィールドプレート（source connected field plate）３１０及び３２０などの、ウェハの表側上の金属構造内でKirkendallボイド形成が起こり得る。例えば、ハンダ材料は、ゲート領域３１０内のソース接続フィールドプレートに影響を与え得る。領域３２０は、ソース接続フィールドプレート（SCFP）金属がオーム接触金属と接触する場所に隣接する領域において、小さなサイズのボイドが形成されることを示す。図３Ｂは、ハンダ拡散によって引き起こされる深刻な損傷の例を示す。領域３３０、３４０は、十分に深刻なボイドが金層内に形成され、それにより金層がもはやコンタクトとして機能せず、３５０において孤立した（すなわち、切断された）領域を作り出していることを示す。
次に、図４を参照すると、本発明の例示的な実施形態に従った拡散障壁を有する集積回路（ＩＣ）パッケージ４００が示される。ＩＣ４００は、基板又はウェハ４３０、表側金属層４１０、裏側金属層４２０、及び拡散障壁４４０を含む。実施形態において、基板４３０は、炭化ケイ素を含んでもよい。表側金属層４１０は、能動部品４１２と受動部品４１２を接続するための金属相互接続として基板４３０上に堆積されてもよい。金（Au）を用いて、表側金属層を形成してもよいが、他の適切な材料を用いてもよい。実施形態において、ＩＣパッケージの他の金属と組み合わせた表側金属層４１０は、ショットキー接点又はオーミック接点を提供することができる。
接続された能動／受動部品は、基板４３０上に回路領域４１２を形成してもよい。表側層４１０の製作が完了すると、基板４３０は、裏側でさらに処理され、基板を貫通して１つ以上のビア４５０が形成され、例えば、接地に接続するために表側金属層４１０との接触を可能にする。実施形態において、ビア４５０は、エッチングプロセスによって形成されてもよい。１つ以上のビア４５０において、基板４３０の裏側上及びビア４５０内の基板の表面上に、金属膜を堆積することによって、裏側金属層４２０が創作される。ビア４５０の一端では、裏側金属層４２０は、表側金属層４１０と接触する。表側及び裏側金属層４１０、４２０は、金を含んでもよいが、任意の適切な材料を使用することができる。いくつかの実施形態において、表側金属層は、チタン（Ti）、金（Au）、白金（Pt）又はアルミニウム（Al）を含むことができる。あるいは、銅（Cu）、又はタンタル（Ta）及びタングステン（W）のような高融点金属が、表側金属層に使用されてもよい。
裏側金属層４２０は、ビア４５０の形状を実質的に維持することができる。実施形態において、ビア４５０は、ビア４５０の底部がビア４５０の頂部より小さくなるようにテーパ形状を有してもよい。いくつかの実施形態において、他の材料、例えば、チタン（Ti）又はチタン－タングステン（TiW）の薄層が、表側層４１０と裏側層４２０と基板４３０との間の改良された接着性を提供することができる。他の実施形態では、層４１０、４２０の間のエレクトロマイグレーションを減少させるために、他の材料の１つ以上の層を設けてもよい。
１つ以上のブレーク（breaks）又はハンダストップ４４５が、裏側金属層４２０内に形成されてもよい。ブレーク４４５は、裏側金属層４２０内の直接拡散経路を防止する。実施形態において、ブレーク４４５は、パターン化プロセスによって裏側金属層４２０中に製作されてもよい。実施形態において、ブレーク４４５を有するように裏側金層をパターン化するには、Auめっきマスク又はAuエッチングマスクを使用することができる。ここで、拡散障壁ブレーク４４５は、表面が平坦であるウェハの裏側に配置され、これは、ビア４５０内におけるよりも被覆及びパターン化が容易である。
次いで、ビア４５０内の裏側金属層４２０上、ビアの頂部、及びブレーク４４５内に拡散障壁４４０を堆積することができる。拡散障壁４４０は、実質的にビア４５０の形状をとることができる。拡散障壁４４０は、裏側金属層４２０よりも、ハンダ材料の拡散速度が低い金属を含んでもよい。拡散障壁４４０は、裏側金属層４２０内のブレーク４４５をブリッジすることができる。加えて、ブレーク４４５は、拡散障壁４４０の境界の位置を規定し得る。拡散障壁４４０材料が、ハンダ材料（例えば、Au－Sn）よりも低い拡散速度を有する場合、ハンダ拡散によって引き起こされる損傷が低減又は防止され得る。拡散障壁４４０のための材料は、ＩＣパッケージが、製品の予測寿命の間、その通常の動作温度で動作する場合において、拡散速度が十分に低下し、損傷を防止するように選択される。さらに、拡散障壁４４０は、ハンダ４６０の濡れを防止して、ハンダ材料がビア４５０を完全に満たさないようにすることができる。
実施形態において、拡散障壁４４０は、ニッケル（Ni）を含んでもよい。他の実施形態では、拡散障壁は、窒化チタン（TiN）、窒化タングステン（WN）、窒化タンタル（TaN）又はクロム（Cr）を含んでもよい。実施形態において、ブレークのサイズは、拡散に対する十分なバリアを提供する一方で、ウェハの裏側の裏側金属層４２０とビア４５０内の裏側金属層４２０との間の追加的抵抗の影響を最小化するように、最小値に変化させることができる。拡散速度がより低く、ハンダ材料の濡れを防止する他の任意の適切な材料を使用して、拡散障壁４４０を形成することもできる。ここで、拡散障壁４４０は、裏側金属層上に堆積されるので、金属層間に堆積される拡散障壁の場合よりも広い面積にわたって抵抗が平均されるので、結合される金属層の直列抵抗を最小化することができる。
実施形態において、拡散障壁４４０は、ハンダ材料４６０が適用される前に酸化されてもよい。ハンダ材料に接触する障壁材料の酸化は、ハンダ材料の濡れを防止するため、拡散障壁４４０は、ハンダ濡れ障壁としても機能し得る。実施形態において、拡散障壁４４０上のハンダ４６０は、過剰な濡れ条件を有せず、ビア４５０をハンダ材料４６０で充填することが、実質的に防止され得る。実施形態において、ビア４５０の一部は、ハンダ材料４６０で充填されてもよい。したがって、ハンダ材料４６０は、ビア４５０の底部において裏側金属層４２０と接触しないようにすべきである。かくして、金属層内の空隙（例えば、図２の２５０）及び歪み（例えば、図２の２６０）のようなハンダ材料４６０からの損傷を、さらに防止できる。接地プレーン（ground plane）４７０が、ハンダ材料４６０の上部に設けられてもよい。接地プレーン４７０は、接地端子（図示せず）に接続されてもよく、ＩＣチップ上の異なる部品からの電流のための戻り経路として機能してもよい。
次に、図５を参照すると、拡散障壁を有するＩＣを製造するための例示的なフロー図が示される。図において、長方形の要素（図５の要素５１０に代表される）は、本明細書において「処理ブロック」と称され、命令又は命令のグループを表現する。処理ブロックは、プロセスで実行されるステップを表すことができる。説明したブロックの特定のシーケンスは例示に過ぎず、本明細書で保護されるべき概念、構造、及び技術の精神から逸脱することなく、変更することができる。かくして、別段の記載がない限り、以下に記載されるブロックは、可能な場合、これらのブロックによって表される機能は順序を変えてもよく、任意の都合のよい又は望ましい順序で実行され得ることを意味する。
処理ステップ５１０では、基板又はウェハが提供される。実施形態において、基板（例えば、図４の４３０）は、炭化ケイ素又はp型基板を含んでもよい。処理ステップ５２０では、基板の表側に、表側金属層（例えば、図３の４１０）が堆積される。実施形態において、表側金属層４１０は、金層を含んでもよい。処理ステップ５３０において、複数のビアが、基板の裏側から基板内に形成される。実施形態において、ビアは、エッチングプロセスによって形成されてもよい。処理ステップ５４０では、裏側金属層（例えば、図３の４３０）が、ビア内に堆積される。実施形態において、裏側金属層は、金層を含んでもよい。裏側金属層は、基板内に形成されたビアの形状に一致してもよい。裏側金属層はまた、パターン化された裏側金属層内に形成されたブレーク（例えば、図４の４４５）を含む。
処理ステップ５５０において、拡散層（例えば、図４の４４０）を、裏側金属層上に堆積することができる。実施形態において、拡散障壁は、ニッケル（Ni）又は任意の他の適切な材料を含んでもよい。拡散障壁は、ビアの形状を実質的に維持することができる。
本明細書に記載された概念によれば、裏側金層に拡散障壁ブレークを組み合わせ、ビア内のめっきされた金をニッケル（Ni）で被覆することにより、ハンダ材料（Au-Sn）のスズ（Sn）の金属層への拡散、及びハンダ層へのAuの拡散が低減される。さらに、ビア内のAu-Snハンダの濡れをさらに防止するために、同じめっきされたNi構造を酸化することができる。
本特許の主題である種々の概念、構造、及び技術を例示するのに役立つ好ましい実施形態を記載しきてたが、これらの概念、構造、及び技術を組み込んだ他の実施形態を使用してもよいことが明らかになる。従って、特許の範囲は、記載された実施形態に限定されるべきではなく、むしろ、以下の特許請求の範囲の精神及び範囲によってのみ限定されるべきである。
したがって、他の実施態様は特許請求の範囲の範囲内にある。

Claims (18)

  1. 集積回路を製造するための方法であって：
    表側と裏側とを有する基板を提供するステップ；
    前記基板の前記表側に表側金属層を堆積させるステップ；
    前記基板内にビアを形成するするステップ；
    前記基板の裏側上に、及び前記ビア内に裏側金属層を堆積させるステップであり、前記裏側金属層の一部が表側金属層の一部に接続されるようにする、ステップ；及び
    前記ビア内に位置する裏側金属層上に拡散障壁を堆積させるステップであり、前記拡散障壁が前記ビアの形状を実質的に維持する、ステップ；
    を含む方法。
  2. 前記拡散障壁はニッケル（Ni）層を含む、請求項１に記載の方法。
  3. 前記拡散障壁は、窒化タンタル、窒化タングステン、窒化チタン及びクロムのうちの少なくとも１つを含む、請求項１に記載の方法。
  4. 前記拡散障壁を酸化してハンダ濡れ障壁を形成する、請求項１に記載の方法。
  5. 前記拡散障壁の上にハンダ層を堆積させるステップであり、前記ビアの一部のみを充填する、ステップをさらに含む、請求項１に記載の方法。
  6. 前記表側金属層と前記裏側金属層との間に接着材料の薄層を堆積させるステップ；
    をさらに含む請求項１に記載の方法。
  7. 前記の拡散障壁を堆積させるステップは、前記裏側金属層上に前記拡散障壁をパターン化するステップを含む、請求項１に記載の方法。
  8. 前記裏側金属層は、前記基板の前記裏側に対応する前記ビアの端部に近接するブレークを含み、
    前記ブレーク内に前記拡散障壁を堆積させるステップをさらに含む、
    請求項１に記載の方法。
  9. 前記表側金属層が金を含む、請求項１に記載の方法。
  10. 前記裏側金属層が金を含む、請求項１に記載の方法。
  11. 集積回路であって：
    表側と裏側とを有する基板；
    前記基板の前記表側に堆積された表側金属層；
    前記基板の前記裏側上、及び前記基板内に形成されたビア内に堆積された裏側金属層であり、当該裏側金属層の一部が前記表側金属層の一部に接続される、裏側金属層；及び
    前記ビア内に位置する前記裏側金属層上に堆積された拡散障壁であって、前記ビアの形状を実質的に維持する拡散障壁；
    を含む集積回路。
  12. 前記拡散障壁はニッケル（Ni）層を含む、請求項１１に記載の集積回路。
  13. 前記拡散障壁は、窒化タンタル、窒化タングステン、窒化チタン及びクロムのうちの少なくとも１つを含む、請求項１１に記載の集積回路。
  14. 前記拡散障壁が酸化されていてハンダ濡れ障壁を形成している、請求項１１に記載の集積回路。
  15. 前記拡散障壁の上に堆積されたハンダ層(460)が前記ビアの一部のみを充填している、請求項１１に記載の集積回路。
  16. 前記表側金属層と前記裏側金属層との間に堆積された接着材料の薄層をさらに含む請求項１１に記載の集積回路。
  17. 前記表側金属層が金を含む、請求項１１に記載の集積回路。
  18. 前記裏側金属層が金を含む、請求項１１に記載の集積回路。
JP2021551934A 2019-03-25 2020-02-27 パターン化されたウェハハンダ拡散障壁 Active JP7308280B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/363,072 2019-03-25
US16/363,072 US10861792B2 (en) 2019-03-25 2019-03-25 Patterned wafer solder diffusion barrier
PCT/US2020/020074 WO2020197685A1 (en) 2019-03-25 2020-02-27 Patterned wafer solder diffusion barrier

Publications (2)

Publication Number Publication Date
JP2022523791A true JP2022523791A (ja) 2022-04-26
JP7308280B2 JP7308280B2 (ja) 2023-07-13

Family

ID=69954116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021551934A Active JP7308280B2 (ja) 2019-03-25 2020-02-27 パターン化されたウェハハンダ拡散障壁

Country Status (7)

Country Link
US (1) US10861792B2 (ja)
EP (1) EP3948942A1 (ja)
JP (1) JP7308280B2 (ja)
KR (1) KR102538777B1 (ja)
SG (1) SG11202109008YA (ja)
TW (1) TWI745880B (ja)
WO (1) WO2020197685A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113823613B (zh) * 2021-11-24 2022-02-15 深圳市时代速信科技有限公司 半导体器件和半导体器件的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211137A (ja) * 1990-01-10 1992-08-03 Hughes Aircraft Co 集積回路はんだダイ結合構造および方法
JPH0722435A (ja) * 1993-06-24 1995-01-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09237857A (ja) * 1996-02-28 1997-09-09 Philips Electron Nv 半導体装置
JPH11238870A (ja) * 1998-02-20 1999-08-31 Nec Corp 半導体装置とその製造方法
JP2015106638A (ja) * 2013-11-29 2015-06-08 三菱電機株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646426A (en) 1995-12-12 1997-07-08 Santa Barbara Research Center Contact metal diffusion barrier for semiconductor devices
US5668054A (en) 1996-01-11 1997-09-16 United Microelectronics Corporation Process for fabricating tantalum nitride diffusion barrier for copper matallization
US6624500B2 (en) * 2000-11-30 2003-09-23 Kyocera Corporation Thin-film electronic component and motherboard
US6614117B1 (en) 2002-06-04 2003-09-02 Skyworks Solutions, Inc. Method for metallization of a semiconductor substrate and related structure
US8987137B2 (en) * 2010-12-16 2015-03-24 Lsi Corporation Method of fabrication of through-substrate vias
US20130193575A1 (en) * 2012-01-27 2013-08-01 Skyworks Solutions, Inc. Optimization of copper plating through wafer via
TW201434124A (zh) * 2013-02-23 2014-09-01 Wavetek Microelectronics Corp 半導體結構及其製造方法
US8970010B2 (en) * 2013-03-15 2015-03-03 Cree, Inc. Wafer-level die attach metallization
US10115688B2 (en) * 2015-05-29 2018-10-30 Infineon Technologies Ag Solder metallization stack and methods of formation thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211137A (ja) * 1990-01-10 1992-08-03 Hughes Aircraft Co 集積回路はんだダイ結合構造および方法
JPH0722435A (ja) * 1993-06-24 1995-01-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09237857A (ja) * 1996-02-28 1997-09-09 Philips Electron Nv 半導体装置
JPH11238870A (ja) * 1998-02-20 1999-08-31 Nec Corp 半導体装置とその製造方法
JP2015106638A (ja) * 2013-11-29 2015-06-08 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
TW202105610A (zh) 2021-02-01
EP3948942A1 (en) 2022-02-09
TWI745880B (zh) 2021-11-11
KR102538777B1 (ko) 2023-06-01
WO2020197685A1 (en) 2020-10-01
US10861792B2 (en) 2020-12-08
SG11202109008YA (en) 2021-09-29
JP7308280B2 (ja) 2023-07-13
US20200312776A1 (en) 2020-10-01
KR20210124327A (ko) 2021-10-14

Similar Documents

Publication Publication Date Title
KR102487140B1 (ko) 금속간 층을 갖는 반도체 패키지들
US6759599B2 (en) Circuit board, method for manufacturing same, and high-output module
JPH0145976B2 (ja)
JP2007096315A (ja) フリップチップ半導体デバイス用はんだバンプ構造およびその製造方法
KR20020044590A (ko) 솔더링형 패드 및 와이어 본딩형 패드를 가진 금속 재분배층
US9960135B2 (en) Metal bond pad with cobalt interconnect layer and solder thereon
KR19980018358A (ko) 반도체 금속화 시스템 및 그 구조체의 형성방법
US5198695A (en) Semiconductor wafer with circuits bonded to a substrate
JP3350152B2 (ja) 半導体装置およびその製造方法
TWI433279B (zh) 半導體封裝及其形成方法
JPH08203924A (ja) 半導体装置
EP1304740A2 (en) Circuit board, method for manufacturing same, and high-output module
JP7308280B2 (ja) パターン化されたウェハハンダ拡散障壁
US11676860B2 (en) Barrier for preventing eutectic break-through in through-substrate vias
JP3912130B2 (ja) サブマウント
US20190259874A1 (en) Wafer based beol process for chip embedding
TWI757431B (zh) 安裝於基板上之半導體裝置之形成方法
JP4068845B2 (ja) 配線構造
TW201934810A (zh) 半導體裝置之形成方法
JP6548187B2 (ja) 半導体装置
JP7168280B2 (ja) 半導体装置、および、半導体チップの搭載方法
JP3463790B2 (ja) 配線基板
JPH07263555A (ja) 半導体装置の製造方法
JPS5823940B2 (ja) 半導体装置の電極形成方法
JPH07221101A (ja) 半導体ウエハ上への突起電極形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230703

R150 Certificate of patent or registration of utility model

Ref document number: 7308280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150