JP5262136B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP5262136B2 JP5262136B2 JP2008016797A JP2008016797A JP5262136B2 JP 5262136 B2 JP5262136 B2 JP 5262136B2 JP 2008016797 A JP2008016797 A JP 2008016797A JP 2008016797 A JP2008016797 A JP 2008016797A JP 5262136 B2 JP5262136 B2 JP 5262136B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- substrate
- insulating film
- contact metal
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 118
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 52
- 150000004767 nitrides Chemical class 0.000 claims abstract description 3
- 230000002093 peripheral effect Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910004205 SiNX Inorganic materials 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 10
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 91
- 239000010410 layer Substances 0.000 description 18
- 239000000463 material Substances 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 238000000227 grinding Methods 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 235000020637 scallop Nutrition 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 241000237509 Patinopecten sp. Species 0.000 description 1
- 241000237503 Pectinidae Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- -1 Ta 2 O 5 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
本発明は電子部品の製造方法に関し、詳しく、一対の基板が間隔を設けて配置され該基板間に振動空間が形成される電子部品の製造方法に関する。
従来、一対の基板が間隔を設けて配置され、基板間に振動空間が形成される電子部品が提案されている。
例えば図６の断面図に示す電子部品は、振動空間７８を形成するように、素子用基板６３とキャップ用基板６８とが接合されている。図７は、接合直前の素子用基板６３とキャップ用基板６８とを示す断面図である。
図６及び図７に示すように、素子用基板６３上には、素子部６４、電極６５，６６及び素子側金属封止部６７が形成されている。キャップ用基板６８には、素子用基板６３に形成された電極６５，６６及び素子側金属封止部６７に対応する部分にコンタクトメタル７１，７７が形成され、素子用基板６３に形成された電極６５，６６に対応する位置にはビアホール７２が形成されている。ビアホール７２の内周面には絶縁膜７３が形成され、絶縁膜７３の上に導電部材７４が配置されている。導電部材７４は、ビアホール７２の底面に露出するコンタクトメタル７１と、外部接続端子７６と電気的に接続するための配線層７１とに接続されている（例えば、特許文献１参照）。
特開２００６−１７３５５７号公報
このように基板に形成されたビアホールに絶縁膜を介して導電部材を配置する場合、図５（ａ）の断面図に模式的に示すように、ドライエッチングを用いて基板５０にビアホール５２を形成すると、ビアホール５２の内周面５４にスキャロップと呼ばれる荒れ（凹凸）が発生し、先端の角度が９０度よりも小さい逆テーパーの凸部５３ができることがある。
図５（ｂ）の断面図に模式的に示すように、ビアホール５２を形成した後に、ＣＶＤ法を用いて絶縁膜としてＳｉ酸化膜６０を形成した場合、ビアホール５２の内周面５４の上にはスキャロップを反映してＳｉ酸化膜６０が成膜されるため、Ｓｉ酸化膜６０には、ビアホール５２の内周面５４の凸部５３に沿って突出部６２が形成される。
この後、図５（ｃ）の断面図に模式的に示すように、ビアホール底部５５のＳｉ酸化膜をエッチングにより除去する際に、Ｓｉ酸化膜６０は、突出部６２が他の部分よりも早い速度でエッチングされるため、凸部５３付近の膜厚が他の部分よりも小さくなってしまう。このようにＳｉ酸化膜６０に局所的に薄い箇所ができると、電子部品は、静電気試験時に破壊しやすくなる。
本発明は、かかる実情に鑑み、一対の基板が間隔を設けて配置され該基板間に振動空間が形成される電子部品について、ビアホールが形成された基板とビアホール内に形成される導電部材との間の絶縁を強化することができる、電子部品の製造方法を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成した電子部品の製造方法を提供する。
電子部品を製造する方法は、一方主面同士が間隔を設けて対向する第１及び第２の基板を備え、前記第１及び第２の基板が振動空間を隔てて対向する電子部品を製造する方法である。電子部品を製造する方法は、（ａ）前記第１の基板の前記一方主面にコンタクトメタルを形成する、コンタクトメタル形成工程と、（ｂ）前記第１の基板の前記一方主面とは反対側の他方主面のビアホール開口部から前記コンタクトメタルに達するビアホールを形成し、該ビアホールの底面に前記コンタクトメタルを露出させる、ビアホール形成工程と、（ｃ）前記ビアホールの内周面をエッチングして、前記ビアホール形成工程において前記内周面に形成された凸部の少なくとも先端側を除去する、エッチング工程と、（ｄ）前記第１の基板の前記他方主面のうち少なくとも前記ビアホール開口部に接する部分と、前記ビアホールの前記内周面と、前記ビアホールの前記底面に露出する前記コンタクトメタルとに、酸化膜又は窒化膜からなる絶縁膜を形成する、絶縁膜形成工程と、（ｅ）前記コンタクトメタルに形成された前記絶縁膜を除去する、絶縁膜除去工程と、（ｆ）前記絶縁膜と前記絶縁膜が除去された前記コンタクトメタルとに配置され前記ビアホール開口部を介して前記コンタクトメタルに接続された導電部材を形成する、ビアホール導電形成工程とを備える。
上記方法によれば、ビアホール形成工程後にビアホールの内周面に形成された凸部は、その後のエッチング工程において少なくとも先端側が除去されるため、絶縁膜形成工程で形成される絶縁膜が、絶縁膜除去工程においてビアホールの底面に形成された絶縁膜がエッチングにより除去される際に同時に除去されても、局所的に薄くなることを防止することができる。したがって、絶縁膜による絶縁性を高め、電子部品のサージ耐性の劣化を防止することができる。
前記ビアホール形成工程において、前記ビアホールはＩＣＰエッチング法を用いて形成する。
ＩＣＰ（Inductively Coupled Plasma；誘導結合プラズマ）エッチング法を用いて第１の基板にビアホールを形成すると、ビアホールの内周面に凸部が形成されやすいが、凸部の少なくとも先端側はエッチング工程で除去でき、絶縁膜に突出部が形成されないようにして電子部品のサージ耐性の劣化を防止することができるので、本発明の効果が特に顕著である。
好ましくは、前記絶縁膜が、ＳｉＯ２、ＳｉＮｘ、Ｔａ２Ｏ５、ＡｌＮのいずれかからなる。
この場合、ビアホールに形成する絶縁膜として無機絶縁膜を用いて導電部材と第１の基板とが絶縁されるため、絶縁膜が静電気試験に弱い有機絶縁膜である場合よりも、サージ耐性に強い電子部品を提供することができる。
好ましくは、前記第１の基板が、半導体又は金属である。
この場合、第１の基板は絶縁膜により絶縁が確保されるので、強度や熱膨張率などの特性が優れた半導体又は金属を第１の基板に用いることができる。また、強度や熱伝動などの特性が優れた半導体又は金属の第１の基板を酸化又は窒化することで絶縁膜を形成することもできる。
好ましくは、前記電子部品は、フィルタ、共振子又は発振子を含む。
この場合、第１の基板の絶縁性が確保できるので、良好な素子特性を得ることができる。なお、フィルタ、共振子、又は発振子を構成する部分は、第１の基板と第２の基板のいずれか一方又は両方に形成することができる。
本発明によれば、ビアホールの内周面に形成される凸部をエッチングで除去した後に絶縁膜を形成することで、絶縁膜が局所的に薄くなることを防止することができる。したがって、絶縁膜によるビアホールが形成された基板とビアホール内に形成された導電部材との間の絶縁を強化することができる。
以下、本発明の実施の形態として実施例を図１〜図４を参照しながら説明する。
まず、圧電デバイス１０ａ，１０ｂの構成について、図１の断面図を参照しながら説明する。
圧電デバイス１０ａ，１０ｂは、素子基板１２と蓋基板２０とが、間隔を設けて接合され、一方主面１２ａ，２０ｂ同士が対向している。素子基板１２と蓋基板２０とは、振動空間を隔てて対向している。圧電デバイス１０ａ，１０ｂは、ほとんどの構成が同じであり、相違するのは、蓋基板２０に形成される外部端子接続電極部２３ａ，２３ｂに関する部分のみである。
まず、圧電デバイス１０ａ，１０ｂの共通する構成について説明する。
素子基板１２は、蓋基板２０に対向する側の主面に、絶縁膜１３、下部電極膜１４、圧電膜１５、上部電極膜１６が形成されている。絶縁膜１３は、空隙１９を介して素子基板１２から浮いている。この部分には、電極膜１４，１６の間に圧電膜１５が挟まれた振動部１１が形成され、素子基板１２から音響的に分離され、ＢＡＷ素子を構成している。圧電デバイス１０ａ，１０ｂは、フィルタ、共振子又は発振子を構成する１又は２以上のＢＡＷ素子を含む。
電極膜１４，１６の振動部１１から離れた部分の上には、パッド１７が形成されている。電極膜１４，１６は、振動部１１とパッド１７との間が素子配線となる。パッド１７より外側には、素子基板１２の蓋基板２０に対向する側の主面上に、素子基板１２の周縁に沿って全周に接合層１８が形成されている。
蓋基板２０は、素子基板１２に対向する側の主面に絶縁膜２０ｘが形成されている。絶縁膜２０ｘの上（図では下）にコンタクトメタル３０が形成され、コンタクトメタル３０の上（図では下）にパッド２７が形成されている。
蓋基板２０には、強度や熱膨張率などの特性が優れた半導体又は金属を用いる。コンタクトメタル３０は、難酸化材料又は難窒化材料、例えばＰｔ、Ｐｄ、Ａｕ、又はそれらの１以上を含む合金からなる。パッド２７は、素子基板１２側のパッド１７に接合される。
また、蓋基板２０の周縁に沿って全周に、絶縁膜２０ｘの上（図では下）に接合層２８が形成され、素子基板１２側の接合層１８に接合され、素子基板１２に形成されたＢＡＷ素子を封止するようになっている。
蓋基板２０には、蓋基板２０を貫通するビアホール２１が形成されている。
蓋基板２０は、素子基板１２とは反対側の表面２０ａ及びビアホール２１の内周面に、活性化状態にある酸素元素又は窒素元素を含むガスを用いて、絶縁膜３２が形成されている。絶縁膜３２は、コンタクトメタル３０上には形成されていない。例えば、活性化状態にある酸素元素を含むガスを用いるとき、蓋基板２０がＳｉ基板の場合、酸化シリコンの絶縁膜３２が形成される。蓋基板２０がＴｉ基板の場合、酸化チタンの絶縁膜３２が形成される。蓋基板２０がＡｌ基板の場合、酸化アルミの絶縁膜３２が形成される。
次に、圧電デバイス１０ａ，１０ｂの構成が相違する部分について説明する。
図１（ａ）に示した圧電デバイス１０ａでは、ビアホール２１内に導電材２２ａが充填され、その上に、外部端子接続電極２３ａが形成されている。導電材２２ａは、ビアホール２１の底部に露出したコンタクトメタル３０に接続されている。ビアホール２１内に充填された導電材２２ａの上に、平らな外部端子接続電極２３ａの代わりに、はんだボールを設けてもよい。あるいは、平らな外部端子接続電極２３ａの上に、はんだボールを設けてもよい。
図１（ｂ）に示した圧電デバイス１０ｂでは、ビアホール２１の内周面に沿って、金属膜２２ｂが配置され、ビアホール２１の周囲に形成された外部端子接続電極２３ｂと接続されている。金属膜２２ｂは、ビアホール２１の底部に露出したコンタクトメタル３０に接続されている。外部端子接続電極２３ｂの上に、はんだボールを設けてもよい。
次に、圧電デバイス１０ａ，１０ｂの製造工程について、図２〜図４の断面図を参照しながら説明する。図２〜図４は、ビアホール２１付近の要部断面図である。
まず、図２（ａ）に示すように、素子基板１２と蓋基板２０とを、間隔を設けて接合する。素子基板１２と蓋基板２０とに、接合前に、予め構造部分を形成しておく。
すなわち、素子基板１２については、素子基板１２上に犠牲層を部分的に形成し、犠牲層及び素子基板１２上に、絶縁膜１３、下部電極膜１４、圧電膜１５、上部電極膜１６を成膜した後、犠牲層を除去して空隙１９を形成することにより、少なくとも一つの振動部１１を形成する。そして、同じ導電性接着材を用いて、パッド１７及び接合層１８を形成する。
素子基板１２には、例えば、厚さ３００μｍ〜５００μｍのＳｉ基板を用いる。圧電膜１５には、例えば、ＺｎＯ、ＡｌＮ、ＢａＴｉＯ３、ＫＮｂＯ３、ＰＺＴなどを用いる。各電極膜１４，１６には、例えば、Ａｌ、Ａｕ、Ｃｕ、Ｉｒ、Ｍｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｔａ、Ｗなどの金属を用いる。パッド１７と接合層１８には、例えば、Ｃｕ、Ａｕ、Ｎｉ、Ｓｎ等の材料、あるいはそれらの積層体を用いる。
一方、蓋基板２０については、蓋基板２０の主面に、コンタクトメタル３０を形成するとともに、コンタクトメタル３０の上（図１において下）にパッド２７を形成する。また、同じ面に接合層２８を形成する。
蓋基板２０には、例えば、絶縁膜２０ｘとして熱酸化膜が形成された、厚さ３００μｍ〜５００μｍの熱酸化Ｓｉ基板を用いる。蓋基板２０は、素子基板１２と同一材料からなることが好ましい。同一材料であれば、線膨張係数が同じになり、温度変化があっても、素子基板１２と蓋基板２０とのパッド１７，２７や接合層１８，２８などの接合部分に無理な力が発生しないので、熱応力に強い圧電デバイス１０ａ，１０ｂを形成することができるからである。
パッド２７と接合層２８には、素子基板１２のパッド１７と接合層１８と同じ導電接着材、例えば、Ｃｕ、Ａｕ、Ｎｉ、Ｓｎ等の材料、あるいはそれらの積層体を用いる。
コンタクトメタル３０は、難酸化材料や難窒化材料を用いて形成する。例えば、蒸着、スパッタリング等の方法で、Ｐｔ，Ｐｄ，Ａｕ等の難酸化金属や難窒化金属、又はＰｔ、Ｐｄ、Ａｕ等の難酸化金属や難窒化金属の１以上を含む合金で形成する。
そして、素子基板１２のパッド１７及び接合層１８と、蓋基板２０のパッド２７及び接合層２８の位置を合わせ、加熱及び加圧することにより、パッド１７，２７による電気的接合と接合層１８，２８による封止接合とを同時に行なう。このとき、パッド１７，２７及び接合層１８，２８の少なくとも一部にＳｎを用い、Ｓｎを他金属に拡散し、高融点化させることが好ましい。
次いで、図２（ｂ）に示すように、蓋基板２０と素子基板１２とが接合した状態のまま、蓋基板２０の素子基板１２とは反対側の表面２０ａを、研削、研磨、ＲＩＥ（反応性イオンエッチング）、ウェットエッチング等の方法で、又は、それらの方法を組み合わせて加工し、薄くする。例えば、研削で、接合前の厚みが３００μｍ〜５００μｍの蓋基板２０を、１００μｍ以下に薄くする。なお、研削で薄くした蓋基板２０をさらに薄くする場合には、機械的負荷の小さいＲＩＥ等を用いる。
次いで、図２（ｃ）に示すように、蓋基板２０のコンタクトメタル３０の直上部分にレジストを用いて加エマスク４０を形成し、ＩＣＰ（Inductively Coupled Plasma；誘導結合プラズマ）エッチング法で、ビアホール２１を形成し、ビアホール２１の底部に絶縁膜２０ｘを露出させる。その後、加工マスク４０を除去する。
次いで、図２（ｄ）及び図４（ａ）に示すように、ビアホール２０の開口部２１ａの周囲に、ビアホール２０の開口部２１ａよりも大きい開口部を有する加エマスク４２を、レジストを用いて形成し、ＲＩＥ、ウェットエッチング、レーザー加工などの方法で、図４（ｂ）に示すように、ビアホール２１の内周面２１ｓに形成された凸部２９ａ，２９ｂの少なくとも先端側を除去する。このとき同時に、ビアホール２１の底部の絶縁膜２０ｘも除去し、絶縁膜２０ｘにもビアホール２１ｘを形成し、ビアホール２１ｘの底部にコンタクトメタル２７を露出させる。
次いで、図３（ｅ）及び図４（ｃ）に示すように、蓋基板２０の表面２０ａ、ビアホール２１の内周面、及びビアホール２１から露出したコンタクトメタル３０に、プラズマＣＶＤ法を用いてＳｉＯ２からなる絶縁膜３２を形成する。絶縁膜３２は、ＳｉＯ２に限らず、ＳｉＮ、ＡｌＮ、Ｔａ２Ｏ５等の無機膜であれば何でもよい。ビアホール２１の内周面２１ｓの凸部の少なくとも先端側が除去された上に絶縁膜３２が形成されるので、絶縁膜には突出部が形成されない。
次いで、図３（ｆ）に示すように、ビアホール２１の開口部に、ビアホール２１の開口部とほぼ同一の開口部を有するレジストを用いて加エマスク（図示せず）を形成し、ＲＩＥ、ウェットエッチング、レーザー加工などの方法で、ビアホール２１から露出したコンタクトメタル３０上に形成されたＳｉＯ２からなる絶縁膜３２を除去した後、加工マスクを除去する。
なお、アスペクト比の大きい形状のビアホール及びその周辺部にＣＶＤを用いて成膜した場合、ビアホール周辺の第１の基板の表層、ビアホールの底部、ビアホールの内周面の順に、成膜される厚みが小さくなるため、加工マスクを用いずに、ビアホール底部をエッチングすることも可能である。
このとき、絶縁膜３２には加工速度が速い突出部が形成されないので、ビアホール底部２１ｔの絶縁膜以外の絶縁膜３２が、局所的に薄くなることを防止することができる。したがって、絶縁膜３２による絶縁を強化し、サージ耐性の劣化を防止することができる
次いで、図３（ｇ）に示すように、蓋基板２０に形成した絶縁膜３２の上に、導電膜３４を形成する。次いで、図３（ｈ）に示すように、ビアホール２１の内部を、めっき、導電性ペーストなどの導電材３６で充填して、その上に外部端子接続電極２３ａ（図１（ａ）参照）を形成する。微小なビアホール２１を充填する場合には、めっきが望ましい。
次いで、図３（ｇ）に示すように、蓋基板２０に形成した絶縁膜３２の上に、導電膜３４を形成する。次いで、図３（ｈ）に示すように、ビアホール２１の内部を、めっき、導電性ペーストなどの導電材３６で充填して、その上に外部端子接続電極２３ａ（図１（ａ）参照）を形成する。微小なビアホール２１を充填する場合には、めっきが望ましい。
あるいは、ビアホール２１の絶縁膜３２の上に、例えば、スパッタリング、蒸着、めっきなどを用いて金属膜２２ｂ（図１（ｂ）参照）を形成すると同時に、蓋基板２０の表面２０ａ側のビアホール２１近傍部分の絶縁膜３２の上に、外部端子接続電極２３ｂ（図１（ｂ）参照）を形成する。
次いで、図示していないが、素子基板１２の蓋基板２０とは反対側の裏面１２ｂ（図１参照）を、研削、研磨、ＲＩＥ、ウェットエッチング等の方法で、又は、それらの方法を組み合わせて、薄くする。例えば、研削の場合、厚み３００μｍ〜５００μｍの素子基板１２を、１００μｍ以下に薄くする。さらに薄くする場合には、機械的負荷の小さいＲＩＥ等を用いる。
次いで、ダイシング等の方法で集合基板を切断してチップを切り出し、圧電デバイス１０ａ，１０ｂが完成する。
圧電デバイス１０ａ，１０ｂは、絶縁膜３２が形成され、蓋基板２０の絶縁性が確保されるので、良好な素子特性となる。
＜まとめ＞ 以上のように、ビアホールの内周面に形成される凸部の少なくとも先端側をエッチングで除去した後に絶縁膜を形成することで、絶縁膜が局所的に薄くなることを防止することができる。したがって、絶縁膜によるビアホールが形成された基板とビアホール内に形成される導電部材との間の絶縁を強化することができる。
なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
例えば、本発明は、センサ、フィルタ、共振子、発振子など、基板にビアホールが形成された種々の電子部品に適用することができる。
例えば、ビアホール内に配置する導電部材は、蒸着やスパッタリングに比べて低い温度で形成することが可能であるため、例えば熱に弱いセンサを製造する場合に好適である。フィルタ、共振子、又は発振子の場合、絶縁膜によって第１の基板（蓋基板）の絶縁性が確保できるので、良好な素子特性を得ることができる。なお、センサ、フィルタ、共振子、発振子などを構成する部分は、第１の基板（蓋基板）と第２の基板（素子基板）のいずれか一方又は両方に形成することができる。
また、本発明は、ＢＡＷデバイス（フィルタ、共振子、発振子など）に限らず、ＳＡＷ（弾性表面波）デバイス（フィルタ、共振子、発振子など）などの圧電デバイスにも、適用することができる。
１０ａ，１０ｂ 圧電デバイス
１２ 素子基板（第２の基板）
１２ａ 表面（一方主面）
１４ 下部電極膜
１５ 圧電膜
１６ 上部電極膜
１７ パッド
１８ 接合層
２０ 蓋基板（第１の基板）
２０ｂ 裏面（一方主面）
２１，２１ｘ ビアホール
２２ａ 導電材（導電部材）
２２ｂ 金属膜（導電部材）
２３ａ，２３ｂ 外部端子接続電極
３０ コンタクトメタル
３２ 絶縁膜
３４ 導電膜（導電部材）
３６ 導電材（導電部材）
１２ 素子基板（第２の基板）
１２ａ 表面（一方主面）
１４ 下部電極膜
１５ 圧電膜
１６ 上部電極膜
１７ パッド
１８ 接合層
２０ 蓋基板（第１の基板）
２０ｂ 裏面（一方主面）
２１，２１ｘ ビアホール
２２ａ 導電材（導電部材）
２２ｂ 金属膜（導電部材）
２３ａ，２３ｂ 外部端子接続電極
３０ コンタクトメタル
３２ 絶縁膜
３４ 導電膜（導電部材）
３６ 導電材（導電部材）
Claims (4)
- 一方主面同士が間隔を設けて対向する第１及び第２の基板を備え、前記第１及び第２の基板が振動空間を隔てて対向する電子部品を製造する方法であって、
前記第１の基板の前記一方主面にコンタクトメタルを形成する、コンタクトメタル形成工程と、
前記第１の基板の前記一方主面とは反対側の他方主面のビアホール開口部から前記コンタクトメタルに達するビアホールを形成し、該ビアホールの底面に前記コンタクトメタルを露出させる、ビアホール形成工程と、
前記ビアホールの内周面をエッチングして、前記ビアホール形成工程において前記内周面に形成された凸部の少なくとも先端側を除去する、エッチング工程と、
前記第１の基板の前記他方主面のうち少なくとも前記ビアホール開口部に接する部分と、前記ビアホールの前記内周面と、前記ビアホールの前記底面に露出する前記コンタクトメタルとに、酸化膜又は窒化膜からなる絶縁膜を形成する、絶縁膜形成工程と、
前記コンタクトメタルに形成された前記絶縁膜を除去する、絶縁膜除去工程と、
前記絶縁膜と前記絶縁膜が除去された前記コンタクトメタルとに配置され前記ビアホール開口部を介して前記コンタクトメタルに接続された導電部材を形成する、ビアホール導電形成工程と、
を備え、
前記ビアホール形成工程において、前記ビアホールはＩＣＰエッチング法を用いて形成することを特徴とする、電子部品の製造方法。 - 前記絶縁膜が、ＳｉＯ２、ＳｉＮｘ、Ｔａ２Ｏ５、ＡｌＮのいずれかからなることを特徴とする、請求項１に記載の電子部品の製造方法。
- 前記第１の基板が、半導体又は金属であることを特徴とする、請求項１又は２に記載の電子部品の製造方法。
- 前記電子部品は、フィルタ、共振子又は発振子を含むことを特徴とする、請求項１ないし３のいずれか一項に記載の電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008016797A JP5262136B2 (ja) | 2008-01-28 | 2008-01-28 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008016797A JP5262136B2 (ja) | 2008-01-28 | 2008-01-28 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009177736A JP2009177736A (ja) | 2009-08-06 |
| JP5262136B2 true JP5262136B2 (ja) | 2013-08-14 |
Family
ID=41032312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008016797A Active JP5262136B2 (ja) | 2008-01-28 | 2008-01-28 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5262136B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5100915B2 (ja) * | 2010-03-12 | 2012-12-19 | 北陸電気工業株式会社 | Ｐｚｔ膜を備えたセンサ素子の製造方法 |
| CN105448869A (zh) | 2014-07-31 | 2016-03-30 | 天工方案公司 | 多层瞬态液相接合 |
| US10965269B2 (en) * | 2016-12-02 | 2021-03-30 | Skyworks Solutions, Inc. | Electronic devices formed in a cavity between substrates and including a via |
| DE102017115798A1 (de) | 2017-07-13 | 2019-01-17 | Alanod Gmbh & Co. Kg | Reflektierendes Verbundmaterial, insbesondere für oberflächenmontierte Bauelemente (SMD), und lichtemittierende Vorrichtung mit einem derartigen Verbundmaterial |
| CN117859267A (zh) * | 2021-08-20 | 2024-04-09 | 株式会社村田制作所 | 弹性波装置以及弹性波装置的制造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766674A (ja) * | 1993-08-26 | 1995-03-10 | Matsushita Electric Ind Co Ltd | 発振子 |
| JPH08316763A (ja) * | 1995-05-23 | 1996-11-29 | Matsushita Electric Ind Co Ltd | 振動子の製造方法 |
| JPH09135146A (ja) * | 1995-11-10 | 1997-05-20 | Matsushita Electric Ind Co Ltd | 振動子 |
| JPH105990A (ja) * | 1996-06-17 | 1998-01-13 | Matsushita Electric Ind Co Ltd | 電子部品の製造方法 |
| JP3045089B2 (ja) * | 1996-12-19 | 2000-05-22 | 株式会社村田製作所 | 素子のパッケージ構造およびその製造方法 |
| JP4031171B2 (ja) * | 2000-02-16 | 2008-01-09 | セイコーインスツル株式会社 | スルーホール形成方法 |
| JP2006173557A (ja) * | 2004-11-22 | 2006-06-29 | Toshiba Corp | 中空型半導体装置とその製造方法 |
| KR100620810B1 (ko) * | 2005-03-07 | 2006-09-07 | 삼성전자주식회사 | Ｍｅｍｓ 소자 패키지 및 그 제조방법 |
| JP2006329137A (ja) * | 2005-05-30 | 2006-12-07 | Nissan Motor Co Ltd | マイクロノズル |
-
2008
- 2008-01-28 JP JP2008016797A patent/JP5262136B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009177736A (ja) | 2009-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5056837B2 (ja) | 圧電デバイスの製造方法 | |
| CN102171925B (zh) | 压电振动装置的密封构件及其制造方法 | |
| JP4809410B2 (ja) | 圧電デバイスとその製造方法 | |
| JP2009200093A (ja) | 中空型の電子部品 | |
| CN106067780B (zh) | 体声波谐振器及其制造方法 | |
| JP4588753B2 (ja) | 電子素子パッケージの製造方法および電子素子パッケージ | |
| JP5538974B2 (ja) | 電子デバイスパッケージの製造方法及び電子デバイスパッケージ | |
| JP4462332B2 (ja) | 電子部品 | |
| JP5262136B2 (ja) | 電子部品の製造方法 | |
| JP6963445B2 (ja) | 電子部品 | |
| TW201036222A (en) | Method for manufacturing piezoelectric vibrator, piezoelectric vibrator, and oscillator | |
| JP2004017171A (ja) | 電子部品およびその製造方法 | |
| JP4697232B2 (ja) | 弾性表面波装置の製造方法及び弾性表面波装置 | |
| TWI640161B (zh) | 電子裝置及電子裝置的製造方法 | |
| CN115021707B (zh) | 振动器件 | |
| JP5196121B2 (ja) | デバイス | |
| JP5435625B2 (ja) | 電子部品、及び電子部品製造方法 | |
| WO2008023478A1 (fr) | pièce électronique, et procédé de fabrication de la pièce électronique | |
| CN116633306A (zh) | 振动器件以及振动器件的制造方法 | |
| JP5406108B2 (ja) | 弾性波デバイス及びその製造方法 | |
| JP2009118143A (ja) | 水晶デバイスとその製造方法 | |
| JP2016072345A (ja) | Ｍｅｍｓデバイス及びｍｅｍｓデバイスの製造方法 | |
| JP5278950B2 (ja) | 圧電振動子のパッケージの製造方法 | |
| CN114402448B (zh) | 压电元件及其制造方法 | |
| JP7237666B2 (ja) | パッケージ及びパッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5262136 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |