TWI640161B - 電子裝置及電子裝置的製造方法 - Google Patents
電子裝置及電子裝置的製造方法 Download PDFInfo
- Publication number
- TWI640161B TWI640161B TW103135368A TW103135368A TWI640161B TW I640161 B TWI640161 B TW I640161B TW 103135368 A TW103135368 A TW 103135368A TW 103135368 A TW103135368 A TW 103135368A TW I640161 B TWI640161 B TW I640161B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrolytic plating
- film
- electrode
- base substrate
- plating film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000009713 electroplating Methods 0.000 claims abstract description 105
- 238000000034 method Methods 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 229910001128 Sn alloy Inorganic materials 0.000 claims abstract description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 24
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 9
- 230000035515 penetration Effects 0.000 claims description 9
- 238000011900 installation process Methods 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 abstract description 6
- 230000007797 corrosion Effects 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 179
- 229910052751 metal Inorganic materials 0.000 description 35
- 239000002184 metal Substances 0.000 description 35
- 239000011521 glass Substances 0.000 description 26
- 239000000463 material Substances 0.000 description 16
- 229910045601 alloy Inorganic materials 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 10
- 238000007740 vapor deposition Methods 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000007772 electroless plating Methods 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 3
- 229910000833 kovar Inorganic materials 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910001374 Invar Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000005361 soda-lime glass Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005536 corrosion prevention Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10287—Metal wires as connectors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
提供藉由防止水分的侵入，來防止貫通電極腐蝕，並且可進行基座基板的應力緩和的電子裝置。
本發明的電子裝置，具備形成複數貫通電極的絕緣性的基座基板、與前述貫通電極電性連接，安裝於前述基座基板的一方的表面的電子元件、收容前述電子元件，接合於前述基座基板的前述一方的表面的蓋體、及從露出於前述基座基板的另一方的表面之前述貫通電極的端面，覆蓋到前述端面的周圍之前述另一方的表面為止的外部電極；前述外部電極，係具有從前述端面覆蓋到前述端面周圍之前述另一方的表面為止的導電膜、藉由電解電鍍法而形成於前述導電膜的表面的第1電解電鍍膜、及藉由電解電鍍法而形成於前述第1電解電鍍膜的表面的第2電解電鍍膜；前述第2電解電鍍膜，係以錫或錫合金形成。
Description
本發明係關於於封裝收容電子元件的電子裝置及電子裝置的製造方法。
先前，手機及攜帶資訊終端機，多使用表面安裝型的電子裝置。其中，水晶振動子及MEMS(Micro Electro Mechanical Systems)、旋轉、加速度感測器等，係於封裝的內部形成中空的空腔，於該空腔封入水晶振動子及MEMS等的電子元件。作為封裝，使用玻璃材料。例如於基座基板安裝電子元件，於其上藉由陽極接合來接合玻璃蓋，密封電子元件。玻璃彼此的陽極接合係氣密性高，而且有廉價的優點(專利文獻1)。
圖6係此種電子裝置的剖面圖(專利文獻1的圖1)。電子裝置101係具備基座110、搭載於基座110的電子零件140、收納電子零件140而接合於基座110的蓋子150。於基座110，形成貫通板厚度方向的貫通電極121、與貫通電極121電性連接的第一金屬膜
122、電性連接貫通電極121與電子零件140的電路圖案130及第二金屬膜123。於第一金屬膜122的外部，形成由金屬膜所成的外部電極160。
在此，貫通電極121係使用鐵-鎳系合金。作為第一金屬膜122，使用藉由無電解電鍍法所形成的金。又，在貫通電極121與基座110之間使用未圖示的低熔點玻璃，藉由熱熔接來提升氣密性。
[專利文獻1]日本特開2011-155506號公報
在此種電子裝置中，作為貫通電極121，使用鐵-鎳系合金，作為貫通電極121的氧化防止用的第一金屬膜122，使用金薄膜。進而，外部電極160係大多藉由導電膠等的導電接著劑所形成。藉由銀膠等的導電接著劑，形成外部電極160時，因導電膠的耐濕性並不充分，難以完全遮蔽水分。鐵-鎳系合金與金因為離子化傾向的差較大，在貫通電極121與第一金屬膜122之間附著水分時，因電池效果而貫通電極121會腐蝕，成為導電性降低的原因。又，在貫通電極121與基座110之間使用低熔點玻璃，於貫通電極121的端面，藉由無電解電鍍法，形成
第一金屬膜122的金薄膜。因為於低熔點玻璃難以形成無電解電鍍法所致之金薄膜，所以，貫通電極121與第一金屬膜122之間的邊際部會露出，腐蝕容易發生。
本發明之電子裝置的製造方法，其特徵為具備：貫通電極形成工程，係於絕緣性的基座基板，形成貫通電極；電子元件安裝工程，係於前述基座基板的一方的表面，安裝與前述貫通電極電性連接的電子元件；蓋體設置工程，係於前述基座基板的一方的表面，接合收容前述電子元件的蓋體；導電膜形成工程，係以導電膜覆蓋前述貫通電極的端面與位於該端面的周圍之前述基座基板的另一方的表面；第1電解電鍍膜形成工程，係於前述導電膜的表面，藉由電解電鍍法，形成第1電解電鍍膜；及第2電解電鍍膜形成工程，係於前述第1電解電鍍膜的表面，藉由電解電鍍法，形成由錫或錫合金所成的第2電解電鍍膜。
又，於前述第1電解電鍍膜形成工程中，以鎳膜或銅膜形成前述第1電解電鍍膜亦可。
又，於前述貫通電極形成工程中，以鐵-鎳系合金來形成前述貫通電極亦可。
又，於前述第1電解電鍍膜形成工程中，以前述導電膜的側面露出之方式形成前述第1電解電鍍膜亦可。
又，於前述第1電解電鍍膜形成工程中，將前述第1
電解電鍍膜形成為1μm~3μm的厚度亦可。
又，於前述第2電解電鍍膜形成工程中，將前述第2電解電鍍膜形成為10μm~30μm的厚度亦可。
又，在前述導電膜形成工程之前，具有對前述基座基板的前述另一方的表面進行磨削或研磨，將前述貫通電極的端面與前述基座基板的另一方的表面，形成於相同面，並且去除形成於前述端面的氧化膜的磨削工程亦可。
本發明的電子裝置，其特徵為：具備：絕緣性的基座基板，係形成複數貫通電極；電子元件，係與前述貫通電極電性連接，安裝於前述基座基板的一方的表面；蓋體，係收容前述電子元件，接合於前述基座基板的前述一方的表面；及外部電極，係從露出於前述基座基板的另一方的表面之前述貫通電極的端面，覆蓋到前述端面的周圍之前述另一方的表面為止；前述外部電極，係具有從前述端面覆蓋到前述端面周圍之前述另一方的表面為止的導電膜、藉由電解電鍍法而形成於前述導電膜的表面的第1電解電鍍膜、及藉由電解電鍍法而形成於前述第1電解電鍍膜的表面的第2電解電鍍膜；前述第2電解電鍍膜，係以錫或錫合金形成。
又，前述第1電解電鍍膜，係以鎳膜或銅膜形成亦可。
又，前述貫通電極，係以鐵-鎳系合金所形成亦可。
又，前述導電膜的側面露出亦可。
又，前述第1電解電鍍膜，係以1μm~3μm的厚度
形成亦可。
又，前述第2電解電鍍膜，係以10μm~30μm的厚度形成亦可。
藉由本發明可遮斷貫通電極與絕緣性的基座基板之間的水分滲入，可防止腐蝕。又，因外部電極不使用金，故可進行電池效果所致之腐蝕防止。
又，因為第2電解電鍍膜以具有柔軟性的錫或錫合金形成，故可防止貫通電極的腐蝕，並且可緩和基座基板發生的應力。又，安裝於外部零件時，可容易進行焊接。
1‧‧‧電子裝置
2‧‧‧基座基板
3‧‧‧貫通電極
4‧‧‧導電膜
5‧‧‧電子元件
6‧‧‧蓋體
8‧‧‧配線電極
9‧‧‧接合材
10‧‧‧金屬凸塊
11‧‧‧第1電解電鍍膜
12‧‧‧第2電解電鍍膜
13‧‧‧外部電極
15‧‧‧電極圖案
16‧‧‧圖案遮罩(外部電極反轉圖案)
101‧‧‧電子裝置
110‧‧‧基座
121‧‧‧貫通電極
122‧‧‧第一金屬膜
123‧‧‧第二金屬膜
130‧‧‧電路圖案
140‧‧‧電子零件
150‧‧‧蓋子
160‧‧‧外部電極
US‧‧‧一方的表面
LS‧‧‧另一方的表面
M‧‧‧端面
[圖1]關於本發明之電子裝置的剖面模式圖。
[圖2]揭示關於本發明之電子裝置的製造方法的工程圖。
[圖3]關於本發明之電子裝置的製造工程的說明圖。
[圖4]關於本發明之電子裝置的製造工程的說明圖。
[圖5]揭示關於本發明之電子裝置的製造方法的工程圖。
[圖6]先前公知之電子裝置的剖面圖。
圖1係關於本發明之電子裝置1的剖面模式圖。電子裝置1係具備基座基板2、接合於其上的蓋體6、及收容於內部的電子元件5。基座基板2係具有絕緣性，並具有從一方的表面US貫通至另一方的表面LS之複數貫通電極3。於基座基板2的一方的表面US，以覆蓋貫通電極3的端面之方式形成配線電極8，於配線電極8上，隔著金屬凸塊10，安裝電子元件5。蓋體6係於中央具有凹陷，於該凹陷收容電子元件5，透過接合材9接合於基座基板2的一方的表面US。電子裝置1係進而具有從露出於基座基板2的另一方的表面LS之貫通電極3的端面，覆蓋到其端面的周圍之另一方的表面LS為止的外部電極13。外部電極13係具有藉由從其端面覆蓋到其端面周圍之另一方的表面為止的導電膜4、藉由電解電鍍法而形成於導電膜4的表面的第1電解電鍍膜11、及藉由電解電鍍法而形成於第1電解電鍍膜11的表面的第2電解電鍍膜12所層積的層積構造。
如此，露出於形成在基座基板2之貫通電極3的另一方的表面LS的端面，與其周圍附近的另一方的表面LS，係被導電膜4完全覆蓋，進而包含導電膜4的上面及側面的表面被第1電解電鍍膜11及第2電解電鍍膜12覆蓋。因此，貫通電極3不會接觸水分等，可防止腐蝕。
基座基板2可使用玻璃、陶瓷、塑膠、玻璃環氧樹脂等。電子元件5係可使用壓電振動片、MEMS、加速度感
測器、發光元件、受光元件、其他半導體元件。貫通電極3可使用科伐合金、因瓦合金、高導磁合金、42合金、不鏽鋼等的鐵-鎳系合金、其他的金屬材料。第1電解電鍍膜11係可使用鎳膜、銅膜、其他金屬膜。第1電解電鍍膜11係使用來作為第2電解電鍍膜12的基底電鍍。又，第1電解電鍍膜11，係以1μm~3μm的厚度形成為佳。第1電解電鍍膜11的厚度為1μm以上的話，可確實使用來作為基底。又，第1電解電鍍膜11的厚度為3μm以下的話，可確實抑制基座基板2的應力等所致之破裂。第2電解電鍍膜12係使用錫或錫合金的金屬膜。藉由該構造，可防止貫通電極3的腐蝕。進而，因為第2電解電鍍膜12以具有柔軟性的錫或錫合金形成，故相較於僅以第1電解電鍍膜11形成之狀況，可緩和基座基板所發生的應力。又，安裝於外部零件時，可容易進行焊接。又，第2電解電鍍膜12係以10μm~30μm的厚度形成為佳。第2電解電鍍膜12的厚度為10μm以上的話，可確實防止貫通電極3的露出。又，第2電解電鍍膜12的厚度為30μm以下的話，可確實獲得基座基板2的應力緩和的效果。導電膜4係使用來作為電解電鍍的基底膜。又，導電膜4係可使用鈦膜、鎳膜或銅膜等的金屬膜。作為導電膜4，使用金屬膜時，選定對於貫通電極3的端面及基座基板2密接性好的材料。又，選定對於形成於導電膜4的上部的金屬膜，離子化傾向差較小的材料為佳。又，導電膜4係堆積成0.05μm~0.5μm的厚度為佳。導
電膜4的厚度為0.05μm以上的話，可防止導電膜4在電解電鍍時溶解而剝離之狀況。又，導電膜4的厚度為0.5μm以上，依據形成方法有難以達成的可能性。再者，導電膜4係進而具有藉由無電解電鍍或電解電鍍等形成於貫通電極3之端面的金屬膜，或者以蒸鍍或濺鍍形成於貫通電極3的端面及其端面之周圍的金屬膜所構成之第1導電膜，與以形成於第1層上的鈦膜、鎳膜或銅膜所構成之第2導電膜亦可。第1導電膜係以金、鎳、銅、鈦、鉻等形成。
圖2係揭示關於本發明之電子裝置的製造方法的工程圖。圖3及圖4係揭示關於本發明之電子裝置的製造方法之各工程的說明圖。相同部分或具有相同功能的部分，附加相同符號。
如圖2所示，本發明之電子裝置的製造方法，係具備貫通電極形成工程S1、電子元件安裝工程S2、蓋體設置工程S3、導電膜形成工程S4、電極圖案形成工程S5、電解電鍍膜形成工程S6。在貫通電極形成工程S1中，於絕緣性的基座基板，在板厚度方向形成貫通電極。在電子元件安裝工程S1中，於基座基板的一方的表面，安裝電子元件。在蓋體設置工程S3中，將收容電子元件的蓋體，接合於基座基板。導電膜形成工程S4係於基座基板的另一方的表面，與露出於該另一方的表面之貫通電極的端面，形成導電膜。電極圖案形成工程S5係藉由形成於貫通電極的端面與端面的周圍的導電膜，對形
成電極圖案的部分以外的導電膜，以光阻等進行遮罩。在電解電鍍形成工程S6中，於電極圖案之導電膜的表面，藉由電解電鍍法，堆積第1電解電鍍膜11及第2電解電鍍膜12，形成外部電極。亦即，本實施例的外部電極形成工程，係以導電膜形成工程S4、電極圖案形成工程S5、電解電鍍膜形成工程S6構成。又，外部電極形成後利用使用酸或鹼性溶液的濕式蝕刻法或使用反應性氣體的乾式蝕刻法，來去除遮罩之光阻等及電極圖案以外的導電膜。
再者，本發明的製造方法係在前述貫通電極形成工程S1之後，電子元件安裝工程S2之前，於基座基板的另一方的表面，藉由導電膜形成工程S4形成導電膜，接著實施電極圖案形成工程S5，然後實施電解電鍍膜形成工程S6，接著於電子元件安裝工程S2中，於基座基板的一方的表面，安裝電子元件，最後實施蓋體設置工程S3亦可。又，在蓋體設置工程S3之後，導電膜形成工程S4之前，可附加對基座基板2的另一方的表面進行磨削或研磨，將貫通電極的端面與基座基板的另一方的表面，形成於相同面，並且去除形成於端面的氧化膜的磨削工程。藉此，可防止導電膜與貫通電極之間的導電性降低。以下，具體進行說明。
圖3(a)係表示於貫通電極形成工程S1中，於絕緣性的基座基板2形成貫通電極3之狀態的剖面模式圖。作為基座基板2，例如可使用玻璃基板、塑膠基板、
玻璃環氧樹脂基板等的絕緣性基板。作為貫通電極3，可使用科伐合金、因瓦合金、高導磁合金、42合金、不鏽鋼等的鐵-鎳系合金、其他的金屬材料。作為基座基板2，使用玻璃基板，作為貫通電極3，使用科伐合金的話，熱膨脹係數近似，可構成信賴性高的封裝。以下，針對作為基座基板2，使用玻璃基板，作為貫通電極3，使用鐵-鎳系合金的範例進行說明。
使由玻璃所成的基座基板2軟化或熔融，藉由模成形來形成貫通孔。於貫通孔填充鐵-鎳系合金的線材，並進行加熱．軟化，熔接線材與玻璃。在冷卻玻璃後研磨兩面而使其平坦化，露出貫通電極3的端面M，去除氧化膜，並且將端面M與基座基板2的表面形成為相同面。被平坦化的基座基板2係例如厚度為0.2mm~1mm。再者，基座基板2的貫通孔也可藉由噴砂法或蝕刻法來形成。
圖3(b)係表示於電子元件安裝工程S2中，於基座基板2安裝電子元件5之狀態的剖面模式圖。於一方的表面US藉由蒸鍍法或濺鍍法等來形成金屬膜，藉由光微影或蝕刻法，進行金屬膜的圖案化，形成配線電極8。配線電極8係除了蒸鍍法及濺鍍法之外，藉由印刷法形成亦可。接著，隔著金屬凸塊10，將電子元件5藉由表面安裝而設置於基座基板2。將電子元件5藉由接著劑等來接著於基座基板2的表面來代替表面安裝，藉由引線接合來電性連接配線電極8與電子元件5亦可。
圖3(c)係表示於蓋體設置工程S3中，於基座基板2的一方的表面US接合蓋體6之狀態的剖面模式圖。作為蓋體6，可使用與基座基板2相同材料，例如玻璃材料。蓋體6係於中央具備凹陷，於凹陷的上端面預先形成接合材9。作為接合材9，例如藉由蒸鍍法或濺鍍法等，形成鋁膜、鉻膜、矽膜等的導電性膜，或該等複合層。然後，於中央的凹陷，收容電子元件5，藉由陽極接合，接合基座基板2與蓋體6。接合時使周圍成為真空的話，可使收容電子元件5的封裝內部成為真空。例如，作為電子元件5，使用水晶振動片時，將封裝內部維持為真空的話，可去除水晶振動片的物理振動相對之空氣阻抗。再者，基座基板2與蓋體6之間，係陽極接合之外，因應用途，也可藉由金屬間接合或接著劑來接合。
圖3(d)係表示於導電膜形成工程S4中，於基座基板2的另一方的表面LS形成導電膜4之狀態的剖面模式圖。對基座基板2的另一方的表面LS進行研磨或洗淨，去除端面M的氧化膜。接著，於另一方的表面LS藉由蒸鍍法或濺鍍法，堆積以金屬形成的導電膜4。於本實施例中，導電膜4係堆積成0.05μm~0.5μm的厚度。導電膜4係橫跨複數貫通電極3的端面M，堆積於另一方的表面LS整面。作為導電膜4，除了鈦膜之外，可使用鎳膜或銅膜等的金屬膜。作為導電膜4，使用金屬膜時，選定對於端面M及基座基板2密接性好的材料。又，選定對於形成於導電膜4的上部的金屬膜，離子化傾向差較
小的材料為佳。
再者，形成導電膜4之前，於貫通電極的端面，藉由無電解電鍍及於端面的周圍，藉由蒸鍍或濺鍍、電解電鍍等，形成金屬膜亦可。作為主要處理的金屬，可舉出金、鎳、銅、鈦、鉻等。又，利用將導電膜形成於另一方的表面LS整面，可對於複數電子裝置，總括進行電解電鍍。
圖4(e)係揭示於電極圖案形成工程S5中，藉由貫通電極的端面與其周圍的導電膜，對形成電極圖案之部分以外的導電膜，以光阻等進行遮罩之狀態的剖面模式圖。於導電膜4的電極圖案形成部以外的表面，藉由塗布或貼附來設置由光阻所成的感光性樹脂膜，進行曝光．顯像，於形成電解電鍍之導電膜4的區域以外，形成遮罩。藉由印刷法形成遮罩，來代替由感光性樹脂膜形成遮罩亦可。
圖4(f)係表示於電解電鍍膜形成工程S6中，於導電膜4的表面，堆積第1電解電鍍膜11之狀態的剖面模式圖。於導電膜4的表面，藉由電解電鍍法，堆積第1電解電鍍膜11，形成外部電極13。第1電解電鍍膜11係以浸漬於電解電鍍液，並覆蓋導電膜4露出於另一方的表面LS側之露出面之方式形成於另一方的表面LS。第1電解電鍍膜11係將厚度設為1μm~3μm。又，作為第1電解電鍍膜11，除了鎳膜之外，可形成銅膜、其他金屬膜。之後，形成第2電解電鍍膜12。第2電解電鍍膜12係將厚度設為10μm~30μm。作為第2電解電鍍膜12，形成
錫或錫合金的金屬膜。圖4(g)係揭示於電解電鍍膜形成工程S6中，在形成電解電鍍後，去除光阻，並且藉由使用酸或鹼性溶液的濕式蝕刻法或使用反應性氣體的乾式蝕刻法，來去除外部電極之圖案以外的金屬膜之狀態。藉此，形成外部電極。
於本實施例的製造方法中，導電膜4的側面露出。又，第1電解電鍍膜11及第2電解電鍍膜12的側面也露出。
圖5係揭示關於本發明之電子裝置的製造方法的工程圖。製造安裝電子元件MEMS之電子裝置的具體例。再者，本實施形態係重疊接合形成多數凹陷的玻璃晶圓，與安裝多數電子元件的玻璃晶圓，同時形成多數電子裝置1的製造方法。對於相同的工程，附加相同符號。
安裝於基座基板的電子元件是MEMS等的元件。說明蓋體形成工程S20。準備由鈉鈣玻璃所成之板狀的玻璃晶圓。首先，於研磨、洗淨、蝕刻工程S21中，將玻璃晶圓研磨至所定厚度為止，洗淨之後，進行蝕刻處理，去除最表面的加工質變層。接著，於凹陷形成工程S22中，於形成各電子裝置的區域的中央部，藉由熱壓的模成形，形成凹陷。接著，於研磨工程S23中，將凹陷的周圍的上端面，研磨加工成平坦的鏡面。接著，於接合材堆積工程S24中，於形成凹陷的表面，藉由濺鍍法或蒸鍍法，以50nm~150nm的厚度，堆積例如由鋁所成的接合材。接著，於圖案形成工程S25中，藉由光微影及蝕刻
法，從凹陷周圍的上端面以外的表面，去除接合材。如此，形成由玻璃晶圓所成的蓋體。
說明電子元件工程S30。電子元件係對矽基板等，藉由光微影及蝕刻法或切割來加工成外形形狀。
說明基座基板形成工程S40。準備由鈉鈣玻璃所成之板狀的玻璃晶圓。首先，於研磨、洗淨、蝕刻工程S41中，將玻璃晶圓研磨至所定厚度為止，洗淨之後，進行蝕刻處理，去除最表面的加工質變層。接著，於貫通電極形成工程S1中，藉由熱壓的模成形，或在表面設置遮罩後藉由蝕刻處理或噴砂來進行磨削，於玻璃晶圓的板厚度方向形成貫通孔。接著，於該貫通孔，埋入由鐵-鎳系合金所成的貫通電極。接下來，於磨削工程S42中，研磨貫通電極的兩端部及玻璃晶圓的兩面而使其平坦化，露出貫通電極的端面，形成基座基板。接著，於配線電極形成工程S43中，藉由濺鍍法或蒸鍍法，於基座基板的一方的表面，形成金屬膜，藉由光微影及蝕刻法，進行圖案化，形成配線電極。
接著，於電子元件安裝工程S2中，將電子元件安裝於基座基板的一方的表面。安裝時，於基座基板的配線電極，設置導電性接著劑或金屬凸塊，於其上接合電子元件的電極，並於基座基板上固定電子元件。藉此，電性連接貫通電極與電子元件。如此，形成安裝多數電子元件之由玻璃晶圓所成的基座基板。
接著，於重疊對合工程S11中，以於蓋體的
各凹陷，收容電子元件之方式將蓋體載置於基座基板上，從上下方向頂壓。接著，於蓋體設置工程S3中，將基座基板及蓋體加熱至200℃以上的溫度，使蓋體的接合材成為陽極，基座基板成為陰極，施加數百V的電壓，隔著接合材，接合基座基板與蓋體。接合時，周圍保持真空。
接著，於導電膜形成工程S4中，於基座基板的另一方的表面，藉由蒸鍍法或濺鍍法，堆積由鎳所成的導電膜。接著，藉由電極圖案形成工程S5，使用感光性樹脂膜，於形成電極圖案的導電膜，貼附光阻薄膜等，進行曝光．顯像，於形成電解電鍍之導電膜4的區域以外，形成遮罩。再者，藉由印刷法形成遮罩亦可。之後，去除遮罩，於貫通電極的端面與其周圍的表面，形成導電膜所致之電極圖案。
接著，在電解電鍍形成工程S6中，於導電膜的表面，藉由電解電鍍法，堆積第1電解電鍍膜11及第2電解電鍍膜12，形成外部電極。
形成電鍍後藉由使用酸或鹼性溶液的濕式蝕刻或使用反應性氣體的乾式蝕刻法，來去除光阻及圖案以外的濺鍍及蒸鍍膜形成之金屬膜。
接著，於切斷工程S12中，於接合體的表面設置切劃線，推頂切斷刃來割斷，或使用切割刀或切割鋸刀來分割，獲得各個電子裝置1。接著，於電性特性檢查工程S13中，測定檢查電子裝置1的共振頻率及共振電阻值等。
再者，電子裝置的製造方法並不限定於本實施例，可採用各種方法。
Claims (13)
- 一種電子裝置的製造方法，其特徵為具備：貫通電極形成工程，係於絕緣性的基座基板，形成貫通電極；電子元件安裝工程，係於前述基座基板的一方的表面，安裝與前述貫通電極電性連接的電子元件；蓋體設置工程，係於前述基座基板的一方的表面，接合收容前述電子元件的蓋體；導電膜形成工程，係以導電膜覆蓋前述貫通電極的端面與位於該端面的周圍之前述基座基板的另一方的表面；第1電解電鍍膜形成工程，係於前述導電膜的表面，藉由電解電鍍法，形成第1電解電鍍膜；及第2電解電鍍膜形成工程，係於前述第1電解電鍍膜的表面，藉由電解電鍍法，形成由錫或錫合金所成的第2電解電鍍膜。
- 如申請專利範圍第1項所記載之電子裝置的製造方法，其中，於前述第1電解電鍍膜形成工程中，以鎳膜或銅膜形成前述第1電解電鍍膜。
- 如申請專利範圍第1項所記載之電子裝置的製造方法，其中，於前述貫通電極形成工程中，以鐵-鎳系合金來形成前述貫通電極。
- 如申請專利範圍第1項所記載之電子裝置的製造方法，其中，於前述第1電解電鍍膜形成工程中，以前述導電膜的側面露出之方式形成前述第1電解電鍍膜。
- 如申請專利範圍第1項所記載之電子裝置的製造方法，其中，於前述第1電解電鍍膜形成工程中，將前述第1電解電鍍膜形成為1μm~3μm的厚度。
- 如申請專利範圍第1項所記載之電子裝置的製造方法，其中，於前述第2電解電鍍膜形成工程中，將前述第2電解電鍍膜形成為10μm~30μm的厚度。
- 如申請專利範圍第1項所記載之電子裝置的製造方法，其中，在前述導電膜形成工程之前，具有對前述基座基板的前述另一方的表面進行磨削或研磨，將前述貫通電極的端面與前述基座基板的另一方的表面，形成於相同面，並且去除形成於前述端面的氧化膜的磨削工程。
- 一種電子裝置，其特徵為：具備：絕緣性的基座基板，係形成複數貫通電極；電子元件，係與前述貫通電極電性連接，安裝於前述基座基板的一方的表面；蓋體，係收容前述電子元件，接合於前述基座基板的前述一方的表面；及外部電極，係從露出於前述基座基板的另一方的表面之前述貫通電極的端面，覆蓋到前述端面的周圍之前述另一方的表面為止；前述外部電極，係具有從前述端面覆蓋到前述端面周圍之前述另一方的表面為止的導電膜、藉由電解電鍍法而形成於前述導電膜的表面的第1電解電鍍膜、及藉由電解電鍍法而形成於前述第1電解電鍍膜的表面的第2電解電鍍膜；前述第2電解電鍍膜，係以錫或錫合金形成。
- 如申請專利範圍第8項所記載之電子裝置，其中，前述第1電解電鍍膜，係以鎳膜或銅膜形成。
- 如申請專利範圍第8項所記載之電子裝置，其中，前述貫通電極，係以鐵-鎳系合金所形成。
- 如申請專利範圍第8項所記載之電子裝置，其中，前述導電膜的側面露出。
- 如申請專利範圍第8項所記載之電子裝置，其中，前述第1電解電鍍膜，係1μm~3μm的厚度。
- 如申請專利範圍第8項所記載之電子裝置，其中，前述第2電解電鍍膜，係10μm~30μm的厚度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013-222589 | 2013-10-25 | ||
| JP2013222589A JP6516399B2 (ja) | 2013-10-25 | 2013-10-25 | 電子デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201531025A TW201531025A (zh) | 2015-08-01 |
| TWI640161B true TWI640161B (zh) | 2018-11-01 |
Family
ID=52995202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103135368A TWI640161B (zh) | 2013-10-25 | 2014-10-13 | 電子裝置及電子裝置的製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10076031B2 (zh) |
| JP (1) | JP6516399B2 (zh) |
| KR (1) | KR102228131B1 (zh) |
| TW (1) | TWI640161B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6247006B2 (ja) * | 2013-01-23 | 2017-12-13 | セイコーインスツル株式会社 | 電子デバイス、発振器及び電子デバイスの製造方法 |
| CN104900540B (zh) * | 2015-06-17 | 2018-04-06 | 上海集成电路研发中心有限公司 | 一种晶圆级真空封装的mems晶振及其制备方法 |
| CN109156080B (zh) * | 2016-05-16 | 2021-10-08 | 株式会社村田制作所 | 陶瓷电子部件 |
| CN112511129A (zh) * | 2020-12-02 | 2021-03-16 | 赛莱克斯微系统科技（北京）有限公司 | 一种薄膜体声波谐振器的气密封装结构及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI298913B (zh) * | 2004-11-22 | 2008-07-11 | Toshiba Kk | |
| JP2011035660A (ja) * | 2009-07-31 | 2011-02-17 | Kyocera Kinseki Corp | 圧電デバイス |
| JP2011155506A (ja) * | 2010-01-27 | 2011-08-11 | Seiko Instruments Inc | 電子デバイス、電子機器、及び電子デバイスの製造方法 |
| TW201240340A (en) * | 2010-12-17 | 2012-10-01 | Seiko Instr Inc | Electronic component |
| CN102222562B (zh) * | 2010-03-24 | 2013-02-20 | 株式会社村田制作所 | 层叠型电子部件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10221503A1 (de) * | 2002-05-14 | 2003-11-27 | Infineon Technologies Ag | Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand |
| JP2010166018A (ja) * | 2008-12-16 | 2010-07-29 | Seiko Instruments Inc | 電子部品およびその製造方法 |
| JP5231340B2 (ja) * | 2009-06-11 | 2013-07-10 | 新光電気工業株式会社 | 配線基板の製造方法 |
| JP5779030B2 (ja) * | 2011-07-28 | 2015-09-16 | セイコーインスツル株式会社 | 電子デバイス、発振器及び電子デバイスの製造方法 |
-
2013
- 2013-10-25 JP JP2013222589A patent/JP6516399B2/ja active Active
-
2014
- 2014-10-13 TW TW103135368A patent/TWI640161B/zh active
- 2014-10-21 US US14/519,331 patent/US10076031B2/en active Active
- 2014-10-22 KR KR1020140143183A patent/KR102228131B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI298913B (zh) * | 2004-11-22 | 2008-07-11 | Toshiba Kk | |
| JP2011035660A (ja) * | 2009-07-31 | 2011-02-17 | Kyocera Kinseki Corp | 圧電デバイス |
| JP2011155506A (ja) * | 2010-01-27 | 2011-08-11 | Seiko Instruments Inc | 電子デバイス、電子機器、及び電子デバイスの製造方法 |
| CN102222562B (zh) * | 2010-03-24 | 2013-02-20 | 株式会社村田制作所 | 层叠型电子部件 |
| TW201240340A (en) * | 2010-12-17 | 2012-10-01 | Seiko Instr Inc | Electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150116969A1 (en) | 2015-04-30 |
| JP2015084386A (ja) | 2015-04-30 |
| JP6516399B2 (ja) | 2019-05-22 |
| US10076031B2 (en) | 2018-09-11 |
| TW201531025A (zh) | 2015-08-01 |
| KR102228131B1 (ko) | 2021-03-15 |
| KR20150048052A (ko) | 2015-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6247006B2 (ja) | 電子デバイス、発振器及び電子デバイスの製造方法 | |
| US8334639B2 (en) | Package for electronic component, piezoelectric device and manufacturing method thereof | |
| TWI614207B (zh) | 電子裝置及電子裝置的製造方法 | |
| JP5538974B2 (ja) | 電子デバイスパッケージの製造方法及び電子デバイスパッケージ | |
| JP2006173557A (ja) | 中空型半導体装置とその製造方法 | |
| TWI517310B (zh) | Manufacturing method of electronic device package | |
| TWI640161B (zh) | 電子裝置及電子裝置的製造方法 | |
| US9711707B2 (en) | Method for manufacturing an electronic device | |
| JP6383138B2 (ja) | 電子デバイス | |
| JP6230286B2 (ja) | 電子デバイス及び電子デバイスの製造方法 | |
| JP6230285B2 (ja) | 電子デバイス、ｍｅｍｓセンサ及び電子デバイスの製造方法 | |
| JP6482282B2 (ja) | 電子部品 | |
| JP2015153834A (ja) | 電子部品 | |
| JP2015002414A (ja) | 電子デバイス | |
| JP2014143559A (ja) | 電子デバイスの製造方法、電子デバイス及び発振器 | |
| WO2012017888A1 (ja) | 電子部品の製造方法および電子部品 | |
| JP2014143558A (ja) | 電子デバイスの製造方法、電子デバイス及び発振器 | |
| JP5278950B2 (ja) | 圧電振動子のパッケージの製造方法 |