CN102222562B - 层叠型电子部件 - Google Patents

层叠型电子部件 Download PDF

Info

Publication number
CN102222562B
CN102222562B CN201110076989.0A CN201110076989A CN102222562B CN 102222562 B CN102222562 B CN 102222562B CN 201110076989 A CN201110076989 A CN 201110076989A CN 102222562 B CN102222562 B CN 102222562B
Authority
CN
China
Prior art keywords
layer
plating
electroplated film
film
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110076989.0A
Other languages
English (en)
Other versions
CN102222562A (zh
Inventor
元木章博
竹内俊介
小川诚
川崎健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN102222562A publication Critical patent/CN102222562A/zh
Application granted granted Critical
Publication of CN102222562B publication Critical patent/CN102222562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495Thickness [relative or absolute]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明提供一种层叠型电子部件,通过在内部电极的各端部露出的部件主体的端面进行例如铜的无电解镀敷,形成用于外部端子电极的镀敷膜时,金属粒子的结晶粒径小,成为表面容易被氧化的状态,另外,由于成膜速度小,因此,不能提高生产率。具有例如由铜构成的第一层(13)和在其上的第二层(14)构成的层叠结构而构成成为外部端子电极(8,9)的基底的第一镀敷膜(10)。将镀敷膜(10)的合计厚度设为3~15μm,将第二层(14)的厚度设为第一层(13)的厚度的2~10倍。通过无电解镀敷形成第一层(13),通过电解镀敷形成第二层(14)。由此,将包含于第二层(14)的金属粒子的粒径设为0.5μm以上,使其难以被氧化。

Description

层叠型电子部件
技术领域
本发明涉及一种层叠型电子部件,特别涉及一种以使外部端子电极与内部电极电连接的方式通过直接镀敷形成的层叠型电子部件。
背景技术
如图2所示,以层叠电容器为代表的层叠型电子部件101通常具备包含层叠的多个绝缘体层102和沿绝缘体层102间的界面形成的多个层状的内部电极103及104的层叠体105。多个内部电极103及多个内部电极104的各端部在层叠体105的一端及另一端面106及107分别露出,以将这些内部电极103的各端部及内部电极104的各端部分别彼此电连接的方式形成外部端子电极108及109。
形成外部端子电极108及109时,通常将含有金属成分和玻璃成分的金属浆膏涂布于层叠体105的端面106及107上,接着进行烧结,由此,首先形成浆膏电极层110。接着,在浆膏电极层110上形成例如以镍作为主成分的第一镀敷层111,进而在其上形成例如以锡或金作为主成分的第二镀敷层112。即,利用浆膏电极层110、第一镀敷层111及第二镀敷层112的3层结构构成各个外部端子电极108及109。
对于外部端子电极108及109,使用焊锡将层叠型电子部件101安装于基板上时,要求与焊锡的润湿性良好。同时,对于外部端子电极108,要求将彼此处于电绝缘的状态的多个内部电极103彼此电连接,且对于外部端子电极109,要求将处于彼此电绝缘的状态的多个内部电极104彼此电连接的作用。上述的第二镀敷层112起到确保焊锡润湿性的作用,浆膏电极层110起到内部电极103及104彼此的电连接的作用。第一镀敷层111起到防止焊锡接合时的焊锡熔解(はんだ喰われ)的作用。
但是,浆膏电极层110的厚度大至数十μm~数百μm。因此,为了将该层叠型电子部件101的尺寸控制在一定的规格值,需要确保该浆膏电极层110的体积,但是,相应产生了需要减少用于确保静电电容的实效体积。另一方面,由于镀敷层111及112的厚度为数μm左右,所以例如如果能够只用第一镀敷层111及第二镀敷层112构成外部端子电极108及109,则能够更大地确保用于确保静电电容的实效体积。
例如,在日本特开昭63-169014号公报(专利文献1)中公开了相对于层叠体的内部电极露出的侧壁面的整个面,以在侧壁面露出的内部电极短路的方式通过无电解镀敷析出导电性金属膜而形成外部端子电极的方法。
但是,在通过无电解镀敷形成作为外部端子电极的导电性金属膜的情况下,金属粒子的结晶粒径小,成为表面容易被氧化的状态。因此,例如,在使用以铜作为主成分的金属通过无电解镀敷形成第一镀敷层后,在其上形成以镍作为主成分的第二镀敷层的情况下,在第一镀敷层和第二镀敷层之间容易产生剥离。另外,在通过无电解镀敷的情况下,成膜速度小,因此,不能提高生产率。
另一方面,为了解决上述的无电解镀敷的问题,虽然在专利文献1中没有记载,但认为可以应用电解镀敷。但是,在电解镀敷的情况下,由于镀敷成长度(镀敷析出物的分散性)比无电解镀敷差,因此,相邻内部电极露出端的间隔宽时,镀敷成长不足,有可能产生未形成镀敷的部分。
专利文献1 日本特开昭63-169014号公报
发明内容
本发明的目的在于提供一种可以解决上述那样的问题的层叠型电子部件。
本发明提供一种层叠型电子部件,具有:包含层叠的多个绝缘体层及沿绝缘体层间的界面形成的内部电极且内部电极的端部露出于规定的面的层叠体;以及形成于层叠体的规定的面上且与内部电极电连接的外部端子电极,外部端子电极包含在层叠体的规定的面上直接形成的镀敷膜。为解决上述的技术课题,其特征具备如下构成。
首先,作为第一特征,所述镀敷膜具有将特定金属作为主成分的多个层构成的层叠结构,且其合计厚度为3~15μm。即,以特定金属作为主成分的镀敷膜由层叠的多个层形成。需要说明的是,可以在该镀敷膜上进一步形成与所述特定金属不同种的金属作为主成分的第二以后的镀敷膜。
作为第二特征,多个层中,形成于第一层上的第二以后的层的合计厚度相对于直接形成于层叠体的规定的面上的第一层的厚度的比率为2~10。简单而言,使第一层更薄的同时,第二以后的层的合计厚度是第一层的厚度的2倍以上。
根据本发明,在直接形成于层叠体的规定的面上的镀敷膜中,使第一层更薄的同时,使第二以后的层的合计厚度更厚,因此,能够使包含于该镀敷膜中的最上层的金属粒子的粒径较大。例如,该金属粒子的粒径可以设为0.5μm以上。因此,能够使直接形成于层叠体的规定的面上的镀敷膜的朝向外侧的面难以被氧化。
因此,将该镀敷膜设为第一镀敷膜时,在第一镀敷膜上进一步形成以与所述特定金属不同种的金属作为主成分的第二以后的镀敷膜的情况下,能够提高第二镀敷膜相对于第一镀敷膜的密合力。
本发明中,通过无电解镀敷形成第一层,通过电解镀敷形成第二以后的层时,能够强化直接形成于层叠体的规定的面上的镀敷膜和内部电极的电接合力,另外,能够使直接形成于层叠体的规定的面上的镀敷膜相对于层叠体的粘着力更强,同时,即使形成更厚的该镀敷膜,也能够制成致密性良好的成膜。另外,可以提高形成外部端子电极的生产率,同时,如前所述,可以容易地使该镀敷膜中的最上层包含的金属粒子的粒径较大。
附图说明
图1是表示本发明一实施方式的层叠型电子部件的剖面图。
图2是表示现有的层叠型电子部件的剖面图。
符号说明
1 层叠型电子部件
2 绝缘体层
3,4 内部电极
5 层叠体
6,7 端面
8,9 外部端子电极
10 第一镀敷膜
11 第二镀敷膜
12 第三镀敷膜
13 第一层
14 第二层
具体实施方式
参照图1对本发明一实施方式的层叠型电子部件1进行说明。
层叠型电子部件1具备包含层叠的多个绝缘体层2和沿绝缘体层2间的界面形成的多个层状的内部电极3及4的层叠体5。
层叠型电子部件1在构成层叠陶瓷电容器时,绝缘体层2由电介质陶瓷构成。需要说明的是,层叠型电子部件1另外还可以构成电感、热敏电阻、压电部件等。因此,根据层叠型电子部件1的功能,绝缘体层2除电介质陶瓷以外,可以由磁性体陶瓷、半导体陶瓷、压电体陶瓷等构成,进而也可以由含树脂的材料构成。内部电极3及4例如以镍作为主成分。
层叠体5的一端面及另一端面6及7上分别露出多个内部电极3及多个内部电极4的各端部,以将这些内部电极3的各端部及内部电极4的各端部分别彼此电连接的方式,形成外部端子电极8及9。
需要说明的是,图示的层叠型电子部件1是具有2个外部端子电极8及9的2端子型电子部件,本发明也可以适用于多端子型的层叠型电子部件。
外部端子电极8及9分别具备分别在层叠体5中的内部电极3及4的露出面、即端面6及7上通过直接镀敷形成的第一镀敷膜10、和在其上形成的第二镀敷膜11、进一步在其之上形成的第三镀敷膜12。
第一镀敷膜10用于将多个内部电极3及4分别彼此电连接,例如以铜作为主成分。铜由于镀敷析出物的布散能力(つきまわり)良好,因此,在谋求镀敷处理的效率化且提高外部端子电极8及9的粘着力的方面优选。接着,第二镀敷膜11例如以镍作为主成分,作为焊锡阻挡层发挥作用。第三镀敷膜12用于赋予焊锡润湿性,例如以锡或金作为主成分。
上述的第一镀敷膜10具有例如以铜作为主成分的第一及第二层13和14构成的层叠结构,且其合计厚度为3~15μm。另外,第二层14的厚度相对于第一层13的厚度的比率为2~10。
需要说明的是,可以在第二层14上进一步形成以铜作为主成分的第三以后的层。该情况下,第二以后的层14、…的合计厚度相对于第一层13的厚度的比率为2~10。
接着,对图1所示的层叠型电子部件1的制造方法、特别是外部端子电极8及9的优选的形成方法进行说明。
首先,通过周知的方法制作层叠体5。接着,以与内部电极3及4电连接的方式在层叠体5的端面6及7上形成外部端子电极8及9。
形成该外部端子电极8及9时,首先,在层叠体5的端面6及7上形成成为第一镀敷膜10的基底的第一层13。镀敷前的层叠体5中,在一端面6露出的多个内部电极3互相、以及在另一端面7露出的多个内部电极4互相成为电绝缘的状态。为了形成第一层13,首先,相对于内部电极3及4各自的露出部分,析出镀敷液中的金属离子。而且,使该镀敷析出物进一步成长,使相邻内部电极3的各露出部及相邻内部电极4的各露出部中的镀敷析出物分别成为物理连接的状态。这样,形成均质且致密的第一层13。
上述的第一层13例如以铜作为主成分,优选通过无电解镀敷形成。
在上述的第一层13的镀敷工序前,为了使在端面6及7的内部电极3及4充分露出,优选预先在层叠体5的端面6及7上实施研磨处理。该情况下,内部电极3及4的各露出端如果实施研磨处理至从端面6及7突出的程度,则各露出端沿面方向扩展,因此,可以降低镀敷成长所需要的能量。
接着,在第一层13上形成构成第一镀敷膜10的上层的第二层14。第二层14与第一层13的情况同样,例如以铜作为主成分。第二层14优选通过电解镀敷形成。需要说明的是,在即将形成第二层14的阶段为已经形成第一层13后,由于应镀敷的部分为具有导电性的连续的面,因此,可以应用电解镀敷良好且有效地形成第二层14。
如上所述,第一层13为无电解镀敷层、第二层14为电解镀敷层时,例如施加焊锡回流温度程度的热冲击时,容易产生从第一层13向内部电极4及5的扩散。此时,电解镀敷层即第二层14起到防止向热冲击时的第一层13的内部电极4及5的过度扩散。即,通过使第一层13和第二层14分别为无电解镀敷/电解镀敷的组合,可以促进回流时的热冲击引起的扩散现象,同时可以适度的控制扩散现象。其结果是强化了内部电极3及4和第一镀敷膜10之间的电接合力。
另外,通过使第一层13为无电解镀敷层、第二层14为电解镀敷层,可以使第一镀敷膜10相对层叠体5的粘着力更强,同时,即使更厚地形成第一镀敷膜10,也能够制成致密性良好的膜。
在这样形成的第一镀敷膜10中,比较薄地形成第一层13,比较厚地形成第二层14。更具体而言,第二层14的厚度是第一层13的厚度的2~10倍。另外,第一镀敷膜10的合计厚度为3~15μm。
如上所述,使第二层14的厚度较厚时,可以使包含于该第二层14的金属粒子的粒径例如较大至0.5μm以上。这是指使朝向第一镀敷膜10的外侧的面难以被氧化。因此,可以使其与在之后形成的第二镀敷膜11的粘合性良好。
接着,在第一镀敷膜10上形成第二镀敷膜11。由于第二镀敷膜11为例如由镍构成的焊锡阻挡层,因此,优选通过电解镀敷形成。
接着,在第二镀敷膜11上形成第三镀敷膜12。由于第三镀敷膜12为例如由锡或金构成的焊锡润湿性赋予层,因此,优选通过电解镀敷形成。
通过以上操作,完成图1所示的层叠型电子部件2。
下面,为了决定本发明的范围及为了确认本发明的效果,对实施的实验例进行说明。
作为成为试样的层叠型电子部件的层叠体,准备长度为0.94mm、宽度为0.47mm及高度为0.47mm的层叠陶瓷电容器用层叠体,绝缘体层由钛酸钡系电介质陶瓷构成,内部电极以镍作为主成分。该部件主体中,陶瓷层的层叠数为220层,陶瓷层的各厚度为1.5μm。另外,作为完成品的层叠陶瓷电容器,设计静电电容为2.2μF、额定电压为6.3V。
接着,将500个上述层叠体投入到容积300ml的水平旋转桶中,除此之外,投入100ml的直径0.7mm的钢制导电性媒介。
而且,为了形成第一镀敷膜中的第一层,准备包含硫酸铜5水合物:10g/L、甲醛:4g/L、酒石酸钠钾4水合物:30g/L、聚乙二醇:1g/L、及氢氧化钠:5g/L的浴温40℃的无电解铜镀敷浴,将上述旋转桶浸渍于该无电解铜镀敷浴中,实施0.5L/分的曝气,同时,以桶周速为2.6m/分钟的速度旋转,以得到表1的“第一镀敷膜的厚度”中的“第一层”一栏所示的厚度的时间,实施无电解铜镀敷。
接着,为了形成第一镀敷膜中的第二层,准备浴温55℃、pH8.6的上村工业公司制的电解铜镀敷浴“ピロブライトプロセス”(不含有光泽剂。),将上述桶浸渍于该电解铜镀敷浴中,以桶周速为2.6m/分钟旋转,同时,通入电流密度为0.30A/dm2的电流,以得到表1“第一镀敷膜的厚度”中的“第二层”一栏所示的厚度的时间,实施电解铜镀敷。
接着,为了形成第二镀敷膜,准备浴温60℃、pH4.2的瓦特浴(弱酸性镍浴),将上述桶浸渍于该瓦浴中,以桶周速为2.6m/分钟旋转,同时,通入60分钟电流密度为0.20A/dm2的电流,形成由厚度约4μm的电解镀镍膜构成的第二镀敷膜。
接着,为了形成第三镀敷膜,准备浴温30℃、pH4.5的石原药品公司制的电解锡镀敷浴“NB-RZS”,将上述桶浸渍于该电解锡镀敷浴中,以周速为2.6m/分钟旋转,同时,通入60分钟电流密度为0.10A/dm2的电流,形成由厚度约4μm的电解锡镀敷膜构成的第三镀敷膜。
然后,从桶中取出层叠体,通过在60℃下干燥10分钟,得到层叠陶瓷电容器。
对作为如上得到的试样的完成品的层叠陶瓷电容器或制造途中的中间制品进行如下评价。
(1)第一镀敷膜的连续性评价
通过光学显微镜观察对形成第二镀敷膜(镀镍膜)前的中间制品评价第一镀敷膜(镀铜膜)的连续性。将层叠体中的应形成有作为外部端子电极的第一镀敷膜的端面露出5%以上的情况判定为不良,100个试样数中,只要有至少1个为不良,则在表1的“膜的连续性”一栏中表示为“NG“、除此之外表示为“G”。
(2)第一镀敷膜与第二镀敷膜的接合性评价
对于作为完成品的层叠陶瓷电容器加上使其产生剪切破坏的负荷进行评价。即,通过焊接将各试样的层叠陶瓷电容器安装于基板上,以加重速度0.5mm/秒,施加负荷直至在两外部端子电极产生平行破坏,观察产生破坏时的破坏模式(破坏处)。将在第一镀敷膜(镀铜膜)与第二镀敷膜(镀镍膜)的界面产生剥离的判定为不良,100个试样数中,只要有至少1个为不良,则在表1的“与Ni镀敷的接合性”一栏中表示为“NG”,除此之外,表示为“G”。
(3)第一镀敷膜的膨胀评价
通过光学显微镜观察对形成第二镀敷膜(镀镍膜)前的中间制品评价第一镀敷膜(镀铜膜)的镀敷膨胀。将在第一镀敷膜上发现直径10μm以上的镀敷膨胀的情况判定为不良,100个试样数中,只要有至少一个为不良,则在表1的“镀敷膨胀”一栏中表示为“NG”,除此之外,表示为“G”。
表1
参照表1,试样2、3、6、7、10及11的第一镀敷膜的合计厚度在3~15μm的范围,第二层/第一层的厚度比率在2~10的范围。因此,其结果是在膜的连续性、与Ni镀敷的接合性及镀敷膨胀的全部方面均优异。
与之相对,试样1、5及9的第二层/第一层的厚度比率不足2。因此,在第一镀敷膜和第二镀敷膜之间产生剥离,与Ni镀敷的接合性为“NG”。对于这些试样调查第二层中的金属粒子的粒径,可知粒径不足0.5μm,促进氧化。
试样4的第二层/第一层的厚度比率超过10。因此,第二层的膜应力(压缩应力)的影响变大,产生镀敷膨胀。
试样8及12的第一镀敷膜的合计厚度超过15μm。因此,第一镀敷膜的膜应力的影响变大,产生镀敷膨胀。
需要说明的是,在全部的试样1~12中膜的连续性为“G”。这推测为是因为通过无电解镀敷形成第一层,从而能够使镀敷成长度(镀敷析出物的布散能力)变高。
需要说明的是,在以上的实验例中,作为构成第一镀敷膜的金属使用了铜,但也确认了以铜为主成分并包含其它成分的金属也可得到同样的结果。

Claims (2)

1.一种层叠型电子部件,其特征在于,
具有:包含层叠的多个绝缘体层及沿所述绝缘体层间的界面形成的内部电极且所述内部电极的端部露出于规定的面的层叠体;以及形成于所述层叠体的所述规定的面上且与所述内部电极电连接的外部端子电极,
所述外部端子电极包含在所述层叠体的所述规定的面上直接形成的镀敷膜,所述镀敷膜具有将特定金属作为主成分的多个层构成的层叠结构,且所述多个层的合计厚度为3~15μm,
所述多个层中,形成于第一层上的第二以后的层的合计厚度相对于直接形成于所述层叠体的所述规定的面上的所述第一层的厚度的比率为2~10,
所述第一层是通过无电解镀敷而形成的层,所述第二以后的层是通过电解镀敷形成的层。
2.如权利要求1所述的层叠型电子部件,其中,所述多个层中,包含于最上层的金属粒子的粒径为0.5μm以上。
CN201110076989.0A 2010-03-24 2011-03-23 层叠型电子部件 Active CN102222562B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010067492A JP5526908B2 (ja) 2010-03-24 2010-03-24 積層型電子部品
JP2010-067492 2010-03-24

Publications (2)

Publication Number Publication Date
CN102222562A CN102222562A (zh) 2011-10-19
CN102222562B true CN102222562B (zh) 2013-02-20

Family

ID=44656825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110076989.0A Active CN102222562B (zh) 2010-03-24 2011-03-23 层叠型电子部件

Country Status (3)

Country Link
US (1) US8520361B2 (zh)
JP (1) JP5526908B2 (zh)
CN (1) CN102222562B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI640161B (zh) * 2013-10-25 2018-11-01 精工電子有限公司 電子裝置及電子裝置的製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027255A (ja) 2012-06-22 2014-02-06 Murata Mfg Co Ltd セラミック電子部品及びセラミック電子装置
JP2015012052A (ja) * 2013-06-27 2015-01-19 株式会社村田製作所 セラミックサーミスタ
KR102463330B1 (ko) * 2017-10-17 2022-11-04 삼성전기주식회사 코일 전자 부품
KR102150549B1 (ko) * 2018-11-30 2020-09-01 삼성전기주식회사 커패시터 부품
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7273373B2 (ja) * 2020-04-20 2023-05-15 株式会社村田製作所 積層セラミック電子部品
JP7415895B2 (ja) 2020-11-27 2024-01-17 株式会社村田製作所 積層セラミック電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101346785A (zh) * 2006-02-27 2009-01-14 株式会社村田制作所 层叠型电子部件及其制造方法
CN101465206A (zh) * 2007-12-21 2009-06-24 株式会社村田制作所 层叠陶瓷电子部件及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US746347A (en) * 1903-03-19 1903-12-08 Edward C Linck Window-screen.
JPS63169014A (ja) 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
JPH05251268A (ja) * 1992-03-04 1993-09-28 Mitsubishi Materials Corp 貫通型コンデンサの電極形成方法
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7177137B2 (en) * 2002-04-15 2007-02-13 Avx Corporation Plated terminations
TWI260657B (en) * 2002-04-15 2006-08-21 Avx Corp Plated terminations
US6982863B2 (en) * 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US6960366B2 (en) * 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7345868B2 (en) * 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
US7454374B2 (en) * 2003-06-30 2008-11-18 At&T Intellectual Property, I, L.P. Method for evaluating a forward-buy opportunity
JP2005109126A (ja) * 2003-09-30 2005-04-21 Tdk Corp 積層型電子部品の製造方法
US7461794B2 (en) * 2005-08-18 2008-12-09 Applied Materials, Inc. Substrate temperature regulating support pins
WO2007049456A1 (ja) 2005-10-28 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
JP2009277715A (ja) * 2008-05-12 2009-11-26 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2009283597A (ja) * 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JP5282634B2 (ja) * 2008-06-25 2013-09-04 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2010129621A (ja) * 2008-11-26 2010-06-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101346785A (zh) * 2006-02-27 2009-01-14 株式会社村田制作所 层叠型电子部件及其制造方法
CN101465206A (zh) * 2007-12-21 2009-06-24 株式会社村田制作所 层叠陶瓷电子部件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI640161B (zh) * 2013-10-25 2018-11-01 精工電子有限公司 電子裝置及電子裝置的製造方法

Also Published As

Publication number Publication date
JP5526908B2 (ja) 2014-06-18
CN102222562A (zh) 2011-10-19
US8520361B2 (en) 2013-08-27
US20110236658A1 (en) 2011-09-29
JP2011204706A (ja) 2011-10-13

Similar Documents

Publication Publication Date Title
CN102222562B (zh) 层叠型电子部件
CN102315017B (zh) 陶瓷电子元件及其制造方法
CN101937773B (zh) 层叠型陶瓷电子部件及其制造方法
JP5289794B2 (ja) 積層型電子部品およびその製造方法
CN102693836B (zh) 层叠陶瓷电子部件及其制造方法
CN102194571B (zh) 层叠型电子部件及其制造方法
US8125763B2 (en) Multilayer ceramic electronic component and method for making the same
US8068329B2 (en) Multilayer electronic component and method for manufacturing the same
US20060039097A1 (en) Ceramic electronic component and its manufacturing method
CN102347133B (zh) 层叠陶瓷电子部件及其制造方法
US9536669B2 (en) Laminated ceramic electronic component and manufacturing method therefor
TW200939266A (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2013051392A (ja) 積層セラミック電子部品
CN101894668A (zh) 层叠型电子零件及其制造方法
JP2013021300A (ja) 積層セラミック電子部品
JP2013021299A (ja) 積層セラミック電子部品
CN104952620A (zh) 层叠陶瓷电子部件
JPWO2012043740A1 (ja) コンデンサ
JP2012237033A (ja) 電子部品
JP2009267146A (ja) 積層セラミック電子部品
TWI399769B (zh) 金屬膜及其製法和層疊型電子部件的製法及層疊型電子部件
JP2002260953A (ja) 積層型電子部品
JP2006286771A (ja) セラミック電子部品の製造方法及びセラミック電子部品
JPH07272969A (ja) 積層セラミックコンデンサの製造方法
JPH04346279A (ja) 電歪効果素子の製造方法および得られる素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant