JP2005109126A - 積層型電子部品の製造方法 - Google Patents

Abstract

【課題】 積層体の側部に形成される外部電極の薄層化（ならびに均一化）と緻密化を達成するとともに、積層体に対する外部電極の寸法精度を向上させることが可能な積層型電子部品の製造方法を提供する。
【解決手段】 少なくともめっき液を含浸部材に含ませた後、この含浸部材に素体層と内部電極層とが露出する積層体の側部を接触させ、外部電極の形成領域にめっき液を付着させ積層体に対し無電解めっき層を形成する工程、もしくは素体層と内部電極層とが露出する積層体の外部電極の形成領域のみが露出するよう積層体に対しマスキングを施し、このマスキングがなされた積層体をめっき液に接触させ、外部電極の形成領域のみに無電解めっき層を形成するようにした。
【選択図】 図２

Description

本発明は、積層型電子部品の製造方法に係り、特に同電子部品の外部電極の薄型化および緻密化を達成するのに好適な積層型電子部品の製造方法に関する。

積層型電子部品となる積層型セラミックチップコンデンサを例にとると、従来、その製造手順は、まず素体層となるセラミック材を使用した誘電体層と内部電極層とを交互に積層させ積層体を形成する（例えば、１４０層程度）。そして上記積層体を形成した後は、当該積層体を圧着工程／焼成工程等に投入し、その後は、前記積層体の側方に前記内部電極に導通する外部電極の形成を行う。

なおこの外部電極は、従来、積層体の外部電極形成領域にガラスフリットが配合された導電ペーストを塗布するとともにこれを焼付し、その後、焼付電極の上層にＮｉ、Ｓｎなどをめっきすることで形成されるものが知られている（例えば、特許文献１を参照）。

ところで前記外部電極を形成するものとして種々の方式が知られている。

すなわち第１の方式としては、セラミック電子部品の素体の所定部分にめっき液を接触させることによって、この所定部分の表面に外部電極を形成するものが提案されている（例えば、特許文献２を参照）。

また第２の方式としては、電極材料ペイントにエレメントの端部を浸漬して前記エレメントに電極材料ペイントの膜を形成するものが提案されている（例えば、特許文献３を参照）。

特開平８−１６２３６１号公報（［請求項１］）

特開平９−２６０１０６号公報（［請求項１］）

特開平５−１４４６６０号公報（［請求項１］）

しかし上述した種々の方式では、以下に示すような問題点があった。

すなわち外部電極の形成に導電ペーストを用いた方法では、当該導電ペーストを外部電極の形成領域に塗布し、その後、焼き付けを行うことで電極を形成するので、例えば積層体のエッジ部分では薄くなり他領域では厚くなるというように、この端子電極の厚みが均一にならず、局部的に外部電極が形成されないおそれがあった。また製品自体の小型化が進むと、外部電極の寸法精度を高くする必要がでてくるが、焼き付けにより端子電極を形成する方式では、前記導電ペーストの収縮率を考慮する必要があり、外部電極の寸法を制御することが困難であった。

また導電ペースト中に含有されるガラスフリットは、焼き付け時に溶融することから、焼き付け後の電極表面にピンホール（ポア）が生じ、このピンホールに後工程で用いられるめっき液が入り込んでしまうなどのおそれがあった。

ところでセラミック電子部品の素体の所定部分にめっき液を接触させることによって、この所定部分の表面に外部電極を形成するものでは、めっきの使用により、上記導電ペーストを用いた際の課題は解消されるものの、セラミック電子部品の素体の端部をめっき液に直に接触させるものであるため、めっき液の表面張力によって当該めっき液が素体表面に沿って上昇し、外部電極の寸法精度が悪化するおそれがある。そしてこの傾向は、製品自体の小型化が進むほど顕著になる。

さらに電極材料ペイントにエレメントの端部を浸漬して前記エレメントに電極材料ペイントの膜を形成するものでは、前記電極材料ペイントとして銀とガラス材料とを混合させたものが示されているので、めっき液を使用した外部電極のように、均一な厚みで且つ緻密な外部電極を形成するものでは無かった。またエレメントの端部を前記電極材料ペイントに単に浸漬させていることから、上記と同様、電極材料ペイントの表面張力によって当該電極材料ペイントがエレメント表面に沿って上昇し、外部電極の寸法精度が悪化するおそれがあった。

本発明は、上記従来の問題点に着目し、積層体の側部に形成される外部電極の薄層化（ならびに均一化）と緻密化を達成するとともに、積層体に対する外部電極の寸法精度を向上させることが可能な積層型電子部品の製造方法を提供することを目的とする。

本発明は、外部電極をめっきで形成すれば、導電ペーストを用いた方式による不具合を解消することができ、さらにめっき液の表面張力を生じさせないように積層体にめっき液を付着させたり、あるいは積層体に対しマスキングを施し液面制御を行えば、外部電極の形成領域に正確にめっき層を形成させることができるという知見に基づいてなされたものである。

すなわち本発明に係る積層型電子部品の形成方法の第１の形態は、素体層と内部電極層からなる積層体の側部に前記内部電極層と導通する外部電極を形成する積層型電子部品の製造方法であって、少なくとも無電解めっき用のめっき液を含浸部材に含ませた後、この含浸部材に前記素体層と前記内部電極層とが露出する前記積層体の側部を接触させ、前記積層体における前記外部電極の形成領域に前記めっき液を付着させ前記積層体に対し無電解めっき層を形成する工程を備えることとした。

また本発明に係る積層型電子部品の形成方法の第２の形態は、素体層と内部電極層からなる積層体の側部に前記内部電極層と導通する外部電極を形成する積層型電子部品の製造方法であって、少なくとも前記素体層と前記内部電極層とが露出する前記積層体の前記外部電極の形成領域のみが露出するよう前記積層体に対しマスキングを施し、当該マスキングがなされた後の前記積層体を無電解メッキ用のめっき液に接触させ、前記外部電極の形成領域のみに無電解めっき層を形成する工程を備えることとした。

本発明に係る積層型電子部品の形成方法の第１の形態によれば、あらかじめ含浸部材にめっき液を含ませているので、この含浸部材に積層体を接触させれば、めっき液が表面張力によって前記積層体の表面を伝わることがない。このため含浸部材と積層体との接触面積を外部電極の形成領域に一致させれば、めっき液を前記形成領域だけに付着させることができ、この領域に無電解めっき層を形成することができる。そして積層体の表面に無電解めっき層を形成した後は、無電解めっきを繰り返し行ったり、あるいは積層体の表面に最初に形成された無電解めっき層を電極として電解めっきを行い、新たなめっき層を積層形成していけばよい。

また本発明に係る積層型電子部品の形成方法の第２の形態によれば、積層体における外部電極の形成領域だけが露出するようマスキングをしたので、この状態を保ちつつ、積層体をめっき液に接触させれば、当該めっき液は、外部電極の形成領域とマスキングを行う部材に付着する。その後、マスキングを行う部材を積層体から取り外せば、積層体には外部電極の形成領域だけに無電解めっき層を形成させることが可能になる。そして上述した積層型電子部品の形成方法の第１の形態と同様、積層体の表面に無電解めっき層を形成した後は、無電解あるいは電解めっきによって新たなめっき層を積層形成していけばよい。

以上説明したように本発明によれば、素体層と内部電極層からなる積層体の側部に前記内部電極層と導通する外部電極を形成する積層型電子部品の製造方法であって、少なくとも無電解めっき用のめっき液を含浸部材に含ませた後、この含浸部材に前記素体層と前記内部電極層とが露出する前記積層体の側部を接触させ、前記積層体における前記外部電極の形成領域に前記めっき液を付着させ前記積層体に対し無電解めっき層を形成する工程を備えるようにしたり、あるいは、素体層と内部電極層からなる積層体の側部に前記内部電極層と導通する外部電極を形成する積層型電子部品の製造方法であって、少なくとも前記素体層と前記内部電極層とが露出する前記積層体の前記外部電極の形成領域のみが露出するよう前記積層体に対しマスキングを施し、当該マスキングがなされた後の前記積層体を無電解メッキ用のめっき液に接触させ、前記外部電極の形成領域のみに無電解めっき層を形成する工程を備えるようにしたことから、積層体の側部に形成される外部電極の薄層化（ならびに均一化）と緻密化を達成するとともに、積層体に対する外部電極の寸法精度を向上させることが可能になる。

以下に本発明に係る積層型電子部品の製造方法に好適な具体的実施の形態を図面を参照して詳細に説明する。
図１は、本実施の形態に係る積層型電子部品の製造方法を用いて製造された積層セラミックチップコンデンサの略断面図である。

同図に示すように、積層型電子部品の製造方法を用いて製造された積層セラミックチップコンデンサ１０は、セラミックを主体とした素体となる誘電層１２と、内部電極層１４とを交互に複数積層させた形態となっている。そしてこれら誘電層１２と内部電極層１４からなる積層体の側部には前記内部電極１４と電気的導通をなす外部電極１６が形成されている。

そしてこのような形態からなる積層型セラミックチップコンデンサ１０は、まず前記誘電層１２と、前記内部電極層１４とを交互に積層させた後、これらを圧着工程および焼成工程に投入する。そしてこれら工程を通過し積層体１８を形成した後は、外部電極を形成する工程へと投入される。

ここで本実施の形態に係る積層型セラミックチップコンデンサ１０では、前記外部電極１６をめっきにより形成したので、従来の導電ペーストを用いた外部電極の様に厚膜で且つその厚みが不均一であるとともに、ピンホールが生じるのを防止することができる。

ところで前記外部電極１６は、本実施の形態に係る積層型電子部品の製造方法を用いて形成されているため、外部電極１６の寸法を精度よく形成することができる。このため電子部品本体の小型化が進んでも、外部電極の領域を確実に確保することが可能になる。

このように構成された積層型セラミックチップコンデンサ１０の製造手順を以下に説明する。

なお誘電層１２と、内部電極層１４とを交互に積層させた後、これらを圧着工程および焼成工程に投入して形成されるまでの工程、すなわち積層体１８が形成されるまでの工程は、従来の手順と同様であるため、その説明を省略する。

そしてこれら工程を通過し積層体１８を形成した後は、外部電極を形成する工程へと投入される。

図２は、積層型セラミックコンデンサの製造過程における外部電極の形成工程を示す第１の説明図である。

同図（１）に示すように、圧着工程や焼成工程等を経過して形成された積層体１８は、その側部に外部電極１６を形成するためプレート２０に複数取り付けられる。ここでプレート２０の表面には多数の孔（例えば、数百個程度）が形成されており、積層体１８の外部電極を形成する面が下側になるよう取り込み可能にしている。ところで積層体１８には、プレート２０に装着された後、無電解めっきが施されるが、前記無電解めっきでは、その前処理として酸処理（エッチング）・洗浄・触媒化を事前に行うことが必要である。そしてこれら前処理は、前記積層体１８をプレート２０に装着し、後述する積層体１８への無電解めっきと同様の方式によって行われることが好ましい。

そして積層体１８の片側端部を、プレート２０の孔に差し込んだ後は、このプレート２０の表面から突出する積層体１８の他方端部を平面が規定された治工具等に押しつけ、プレート２０の表面から積層体１８の突出量を、隣接する積層体１８の間で一定にする。このように積層体１８の突出量を一定にすれば、当該積層体１８の両端部に形成された電極形成領域２８を揃えることが可能になる。

一方、積層体１８の端部へのめっき処理をなすめっき槽２２には、ニッケルの無電解めっきを行うためのめっき液２４が導入されている。そして前記めっき槽２２内には、少なくともめっき液２４の液面高さより厚み寸法が厚く設定された含浸部材となるスポンジ２６が設置されており、当該スポンジ２６の全体にはめっき液２４をあらかじめ含浸させておく。

このようにプレート２０に積層体１８を取り付けるとともに、めっき槽２２に設置されたスポンジ２６にめっき液２４を含浸させた後は、同図（２）に示すように、プレート２０をスポンジ２６に対して降下させ、積層体１８の電極形成領域２８をスポンジ２０に押し込ませる。このように積層体１８の端部をスポンジ２０に押し込ませれば当該スポンジ２０には、あらかじめ無電解ニッケルめっきを施すための、めっき液２４が含浸されているので、めっき液２４は表面張力により電極形成領域２８を超えて積層体１８の中央部に移動することがなく、電極形成領域２８だけにめっき液２４が付着される。このため同図（３）に示すように、電極形成領域２８だけに無電解ニッケルめっき層３０を形成することが可能になる。

そしてスポンジ２０を用いためっき液２４の付着により積層体１８に無電解ニッケルめっき層３０を形成した後は、同めっき層３０の上層にさらに同種あるいは異種材の無電解めっきを施したり、同めっき層３０を電極として同種あるいは異種材の電解めっきを施すようにすればよい。

ところで本実施の形態では、上述したスポンジを用いた方法だけでなく、以下に説明する方法によっても、外部電極を確実に形成することが可能である。

なお本実施の形態では、含浸部材をスポンジとして説明を行ったが、このスポンジに限定されることもなく、めっき液が含浸され、その状態が保持できるような部材であれば他の部材であってもよい。具体的には、上記スポンジの他に不織布等が挙げられる。

ところで積層体１８の側部は絶縁部材となる誘電層１２が専有する面積が大きいので通常の電解めっきを用いることが困難である。このため本実施の形態では、積層体１８の側部に最初に形成するめっき層は無電解めっきにて形成することとしている。

図３は、積層型セラミックコンデンサの製造過程における外部電極の形成工程を示す第２の説明図である。

なお上述の説明で用いた部材で共通するものは同一の番号を付与して説明を行うものとする。

同図（１）は、積層体１８が内挿されたプレート３２の要部断面拡大図である。同図（１）に示すように、プレート３２の孔３４と、積層体１８との間にマスキング部材となる充填物３６を配置する。そして積層体１８は、この充填物３６の縁部より電極形成領域２８だけが突出するように配置しておく。

このように積層体１８の周囲を充填物３６で取り囲み、この充填物３６の縁部から電極形成領域２８だけを突出させれば、同図（２）に示すように積層体１８をめっき液２４に接触させると、前記充填物３６によってめっき液２４は、孔３４内部への進入が遮られ、外部形成領域２８だけにめっき液２４は付着される。

そして同図（３）に示すように、めっき液２４が電極形成領域２８だけに付着されたことで、電極形成領域２８だけに無電解ニッケルめっき層３０が形成される。

このように積層体１８に対し、充填物３６を用いためっき液２４の付着により積層体１８に無電解ニッケルめっき層３０を形成した後は、上述した方法と同様、同めっき層３０の上層にさらに同種あるいは異種材の無電解めっきを施したり、同めっき層３０を電極として同種あるいは異種材の電解めっきを施すようにすればよい。

なお本実施例では充填物３６（いわゆる詰め物）を用いて積層体１８のマスキングを行うようにしたが、この充填物３６の材質は、めっき液２４や積層体１８、あるいはプレート３２と反応することなく、めっき液２４の孔３４への進入が防止できれば（電極形成領域２８を超えてめっき液２４が積層体１８の中央部分に移動しなければ）、種々の材料を選定してよいことはいうまでもない。

以上説明した２つの方式を用いれば、積層体１８に対して外部電極１６を薄膜且つ均一の厚みで形成することができるとともに、外部電極１６が形成される寸法精度を向上させることが可能になる。

なお本実施の形態では、酸処理（エッチング）・洗浄・触媒化からなる前処理を、上述した積層体１８への無電解めっきと同様の方式を用いて行うこととしたが、この形態に限定されることもなく、例えば前記前処理を本実施に係る他の形態で説明したマスキング方式によって行うようにしてもよい。このように同方式（マスキング方式）を用いても、電極形成領域２８だけに前処理を施すことが可能になる。

本実施の形態に係る積層型電子部品の製造方法を用いて製造された積層セラミックチップコンデンサの略断面図である。 積層型セラミックチップコンデンサの製造過程における外部電極の形成工程を示す第１の説明図である。 積層型セラミックチップコンデンサの製造過程における外部電極の形成工程を示す第２の説明図である。

符号の説明

１０………積層型セラミックコンデンサ
１２………誘電層
１４………内部電極層
１６………外部電極
１８………積層体
２０………プレート
２２………めっき槽
２４………めっき液
２６………スポンジ
２８………電極形成領域
３０………無電解ニッケルめっき層
３２………プレート
３４………孔
３６………充填物

Claims (2)

1. 素体層と内部電極層からなる積層体の側部に前記内部電極層と導通する外部電極を形成する積層型電子部品の製造方法であって、少なくとも無電解めっき用のめっき液を含浸部材に含ませた後、この含浸部材に前記素体層と前記内部電極層とが露出する前記積層体の側部を接触させ、前記積層体における前記外部電極の形成領域に前記めっき液を付着させ前記積層体に対し無電解めっき層を形成する工程を備えたことを特徴とする積層型電子部品の形成方法。
2. 素体層と内部電極層からなる積層体の側部に前記内部電極層と導通する外部電極を形成する積層型電子部品の製造方法であって、少なくとも前記素体層と前記内部電極層とが露出する前記積層体の前記外部電極の形成領域のみが露出するよう前記積層体に対しマスキングを施し、当該マスキングがなされた後の前記積層体を無電解メッキ用のめっき液に接触させ、前記外部電極の形成領域のみに無電解めっき層を形成する工程を備えたことを特徴とする積層型電子部品の形成方法。

Images