CN101465206A - 层叠陶瓷电子部件及其制造方法 - Google Patents

Abstract

本发明提供一种具有薄且与陶瓷原材的固着力优良的外部端子电极的层叠陶瓷电子部件。为了形成外部端子电极(9)，对陶瓷原材(2)直接实施镀敷处理，在内部电极(12)的露出部(14)上使Cu镀敷膜(20)析出之后，通过实施热处理在Cu镀敷膜(20)与陶瓷原材(2)之间生成Cu液相、O液相以及Cu固相，从而在Cu镀敷膜(20)的内部即Cu镀敷膜(20)的至少与陶瓷原材(2)之间的界面侧以不连续状生成Cu氧化物(21)。由于Cu氧化物(21)实现粘合剂的作用，因此能够提高Cu镀敷膜(20)与陶瓷原材(2)的固着力，结果，能够得到与陶瓷原材2的固着力优良的外部端子电极(9)。

Description

层叠陶瓷电子部件及其制造方法

技术领域

本发明涉及层叠陶瓷电子部件及其制造方法，尤其涉及层叠陶瓷电子部件所具备的外部端子电极的结构以及外部端子电极的形成方法。

背景技术

近年来，移动电话、笔记本电脑、数码相机、数码音频机器等小型移动电子设备的市场在扩大。在这些移动电子设备中，在推进小型化的同时高性能化也在推进。在移动电子设备中搭载有许多层叠陶瓷电子部件，但关于层叠陶瓷电子部件，也要求小型化且高性能化，例如，关于层叠陶瓷电容器，要求小型化且大容量化。

作为对层叠陶瓷电容器进行小型化且大容量化的装置，将陶瓷层薄层化是有效的，最近，陶瓷层的厚度为3μm左右的电容器得到实用化。当前，虽然追求进一步薄层化的可能性，但由于陶瓷层越薄层化，越易产生内部电极之间的短路，因此存在难以确保品质的问题。

作为其它装置，考虑扩大内部电极的有效面积。但是，在将层叠陶瓷电容器量产时，考虑陶瓷印刷电路基板(ceramic green sheet)的层叠偏离、切割偏离，由于需要将内部电极与陶瓷原材的侧面之间的侧边距(sidemargin)、和内部电极与陶瓷原材的端面之间的端边距(end margin)确保在某种程度，因此在扩展内部电极的有效面积上有限制。

为了既确保规定的边缘又扩大内部电极的有效面积，因此需要扩大陶瓷层的面积。但是，在所决定的尺寸规格内扩大陶瓷层的面积上是有界限的，因此，外部端子电极自身具有的厚度也成为阻碍。

以往，层叠陶瓷电容器的外部端子电极，是通过在陶瓷原材的端部涂布导电性膏并进行焙烧而形成的。作为导电性膏的涂布方法，主流为在收容了导电性膏的膏槽中浸渍陶瓷原材的端部后捞出，在该方法中，因导电性膏的粘性影响，在陶瓷原材的端面的中央部容易厚厚地附着导电性膏。因此，外部端子电极部分地变厚(例如，具体来说超过30μm)，故而无法使陶瓷层的面积变小。

由此，提出了一种在此基础上通过直接镀敷来形成外部端子电极的方法(例如参照专利文献1)。采用该方法，将陶瓷原材的端面中内部电极的露出部作为核而镀敷膜析出，因镀敷膜成长，从而将相邻的内部电极的露出部之间连接。因此，如果应用该方法，则与采用以往的导电性膏的方法相比，可以形成薄且平坦的外部端子电极。

但是，在采用上述的基于镀敷的方法的情况下，由于得不到采用以往的导电性膏的方法中的玻璃的粘合剂效果，因此存在镀敷膜即外部端子电极与陶瓷原材的固着力弱的问题。

专利文献1：国际公开第2007/049456号公布文本

发明内容

因此，本发明的目的在于提供一种具有薄且与陶瓷原材的固着力优良的外部端子电极的层叠陶瓷电子部件及其制造方法。

根据本发明的层叠陶瓷电子部件，其特征在于，包括：陶瓷原材，其层叠多个陶瓷层而成；内部导体，其形成于上述陶瓷原材的内部，且在上述陶瓷原材的外表面具有露出部；和外部端子电极，其形成于陶瓷原材的外表面上，且将内部导体的露出部覆盖，为了解决上述技术课题，外部端子电极，包括将内部导体的上述露出部覆盖的Cu镀敷膜，在Cu镀敷膜的内部即Cu镀敷膜的至少与陶瓷原材之间的界面侧，以不连续状存在Cu氧化物。

上述Cu氧化物多以球状存在着。

另外，上述Cu氧化物含有Cu₂O和CuO，这种情况下，在Cu氧化物中，优选Cu₂O占90重量％以上。

内部导体，含有对电气特性的发现实质上无用的伪内部导体。

也可在陶瓷原材的外表面上除内部导体的露出部以外的区域、即外部端子电极与陶瓷原材之间，形成辅助导体。这种情况下，优选辅助导体含有玻璃。

在本发明的层叠陶瓷电子部件例如构成电容器阵列或多端子型低ESL电容器等情况下，典型地，陶瓷原材，具有相互对置的第一以及第二主面、和连接第一以及第二主面之间的四个侧面，外部端子电极，含有在侧面上的相互不同的第一以及第二位置分别形成的第一以及第二外部端子电极。

在这样的实施方式中，在本发明的层叠陶瓷电子部件构成层叠陶瓷电容器的情况下，内部导体包括：第一内部电极，其在侧面上的第一位置具有露出部，且与第一外部端子电极电连接；和第二内部电极，其在侧面上的第二位置具有露出部，且与第二外部端子电极电连接，第一以及第二内部电极，经由规定的陶瓷层相互对置。

在本发明的层叠陶瓷电子部件构成层叠陶瓷电感器的情况下，内部导体包括：第一内部导体，其在侧面上的第一位置具有露出部；第二内部导体，其在侧面上的第二位置具有露出部，且该第二内部导体配置在陶瓷层的层叠方向上与第一内部导体不同的位置；和线圈导体，其按照将第一内部导体和第二内部导体电连接的方式延伸成线圈状。

上述四个侧面，由相互对置的第一以及第二侧面还有相互对置的第三以及第四侧面组成，上述第一外部端子电极，仅形成于第三侧面上，上述第二外部端子电极，仅形成于第四侧面上。这种情况下，优选形成第一端缘导体，其在第一以及第二主面还有第一以及第二侧面的各一部分上形成，且仅在第一外部端子电极的外周缘与第一外部端子电极电连接，并形成第二端缘导体，其在第一以及第二主面还有第一以及第二侧面的各一部分上形成，且仅在第二外部端子电极的外周缘与第二外部端子电极电连接。

另外，本发明还可以面向制造上述这样的层叠陶瓷电子部件的方法。

本发明的层叠陶瓷电子部件的制造方法，包括：准备陶瓷原材的工序，所述陶瓷原材由层叠多个陶瓷层而成，在内部具有内部导体，且在外表面具有露出内部导体的一部分的露出部；对陶瓷原材实施镀敷处理，并在内部导体的露出部上使Cu镀敷膜析出的工序；以及对陶瓷原材实施热处理，并使Cu镀敷膜和陶瓷原材之间生成Cu液相、O液相、以及Cu固相的工序。

上述热处理，是在温度为1065℃以上、且氧浓度为50ppm以上的条件下实施的。

根据本发明，通过在形成Cu镀敷膜之后，在规定的条件下实施热处理，从而在Cu镀敷膜和陶瓷原材之间生成Cu液相、O液相以及Cu固相。这些混和相，容易在Cu镀敷膜的内部即Cu镀敷膜的至少与陶瓷原材之间的界面侧析出。然后，当被冷却时，则上述Cu液相以及O液相变成固体，生成Cu氧化物。该Cu氧化物，在Cu镀敷膜的内部即Cu镀敷膜的至少与陶瓷原材之间的界面侧处于以不连续状存在的状态。在该状态中，Cu氧化物，作为将陶瓷原材和Cu镀敷膜之间牢固地接合的粘合剂发挥作用，能够提高含有Cu镀敷膜的外部端子电极与陶瓷原材的固着力，结果，能够得到具有与陶瓷原材的固着力优良的外部端子电极的层叠陶瓷电子部件。

并且，由于外部端子电极所含有的Cu镀敷膜通过镀敷形成，因此与采用导电性膏形成的情况相比，能够成为薄且平坦的状态。因此，有利于层叠陶瓷电子部件的小型化，并且能够在所决定的尺寸规格内增加陶瓷原材的体积，因此有利于层叠陶瓷电子部件的高性能化。尤其，在应用于层叠陶瓷电容器的情况下，能够在所决定的尺寸规格内实现大容量化。

上述的Cu氧化物含有Cu₂O和CuO的情况下，尤其由于Cu₂O与陶瓷之间能实现基于扩散接合的牢固的接合状态，因此在Cu氧化物中，当Cu₂O占90重量％以上时，能够进一步提高外部端子电极与陶瓷原材的固着力。

当内部导体含有伪内部导体的情况下，能够进一步提高外部端子电极与陶瓷原材的固着力。

若在陶瓷原材的外表面上除内部电极的露出部以外的区域形成辅助导体，则能够容易扩展外部端子区域的形成区域，结果，能够更加提高外部端子电极与陶瓷原材的固着力。

陶瓷原材，具有相互对置的第一以及第二侧面还有相互对置的第三以及第四侧面，第一外部端子电极仅形成于第三侧面上，第二外部端子电极仅形成在第四侧面上，进而，若在第一以及第二主面还有第一以及第二侧面的各一部分上形成第一端缘导体，其仅在第一外部端子电极的外周缘中与第一外部端子电极电连接，在第一以及第二主面还有第一以及第二侧面的各一部分上，形成第二端缘导体，其仅在第二外部端子电极的外周缘中与第二外部端子电极电连接，则能够以比较短的时间完成用于形成外部端子电极的镀敷工序，并且因存在端缘导体，从而能够提高焊锡安装时的接合可靠性，另外，能够确切地抑制水分等从外部端子电极的周围向陶瓷原材的内部浸入，因此能够使层叠电容器的可靠性提高。

在本发明的层叠陶瓷电子部件的制造方法中，若在温度1065℃以上、且氧浓度50ppm以上的条件下实施热处理，则能够确切地生成足够的Cu液相以及0液相。

附图说明

图1是表示本发明的第一实施方式的层叠陶瓷电容器1的外观的立体图。

图2是沿图1的A-A的剖面图。

图3是表示图1所示的层叠陶瓷电容器1所具备的陶瓷原材2的内部结构的俯视图。

图4是将图2的一部分放大显示的剖面图。

图5是与用于说明本发明的第二实施方式的图4对应的图。

图6是与用于说明本发明的第三实施方式的图4对应的图。

图7是与用于说明本发明的第四实施方式的图4对应的图。

图8是与用于说明本发明的第五实施方式的图2对应的图。

图9是与用于说明本发明的第五实施方式的图3对应的图。

图10是与用于说明本发明的第六实施方式的图2对应的图。

图11用于说明本发明的第六实施方式，是表示形成外部端子电极9以及10之前的陶瓷原材2的状态的立体图。

图12是用于说明本发明的第七实施方式的与图10对应的图。

图13是用于说明本发明的第七实施方式的与图11对应的图。

图14用于说明本发明的第七实施方式，是表示图13所示的辅助导体42的优选形成方法的剖面图。

图15是用于本发明的第八实施方式的与图2对应的图。

图16用于说明本发明的第八实施方式，是表示图15所示的端缘导体49以及50的优选形成方法的剖面图。

图17是表示本发明的第九实施方式的层叠陶瓷电容器阵列101的外观的立体图。

图18是表示图17所示的层叠陶瓷电容器阵列101所具备的陶瓷原材102的内部结构的俯视图。

图19是用于说明本发明的第十实施方式的与图17对应的图。

图20是用于说明本发明的第十实施方式的与图18对应的图。

图21用于说明本发明的第十实施方式，是分别表示形成外部端子电极114以及115之前的陶瓷原材102的第一以及第二主面103以及104的图。

图22是表示本发明的第十一实施方式的多端子型低ESL层叠陶瓷电容器151的外观的立体图。

图23是如图22所示的层叠陶瓷电容器151所具备的陶瓷原材152的内部结构的立体图。

图24是用于说明本发明的第十二实施方式的与图22对应的图。

图25是用于说明本发明的第十二实施方式的与图23对应的图。

图26用于说明本发明的第十二实施方式，是分别表示形成外部端子电极168以及169之前的陶瓷原材152的第一以及第二主面153以及154的图。

图27是表示本发明的第十三实施方式的层叠陶瓷电感器201的外观的立体图。

图28是将图27所示的层叠陶瓷电容器201所具备的陶瓷原材202分解表示的立体图。

其中：1—层叠陶瓷电容器，2、102、152、202—陶瓷原材，3、4、103、104、153、154、203、204—主面，5～8、105～108、155～158、205～208—侧面，9、10、114、115、168、169、209、210—外部端子电极，11、109、159、211—陶瓷层，12、13、110、111、160、161—内部电极(内部导体)，14、15、112、113、164、167、212、214—露出部，20—Cu镀敷膜，21—Cu氧化物，35、36、116、117、170、171、219—伪内部导体，39、42、118、172—辅助导体，49、50—端缘导体，51、52—镀敷膜，101—层叠陶瓷电容器阵列，151—多端子型低ESL层叠陶瓷电容器，201—层叠陶瓷电感器，213、215—内部导体，216—线圈导体。

具体实施方式

图1～图4用于说明本发明的第一实施方式。在此，图1为表示作为层叠陶瓷电子部件的一例的层叠陶瓷电容器1的立体图。图2为沿着图1的线A—A的剖面图。

层叠陶瓷电容器1，具备陶瓷原材2。陶瓷原材2呈立方体形状，具有相互对置的第一以及第二主面3以及4、和将第一以及第二主面3以及4之间连接的四个侧面5～8。另外，在以下的说明中，将四个侧面5～8中在主面3以及4的长边方向延伸的侧面5以及6分别称作第一以及第二侧面，将在短边方向延伸的侧面7以及8分别称作第一以及第二端面。

在陶瓷原材2的第一以及第二端面7以及8上，分别形成第一以及第二外部端子电极9以及10。

参照图2，陶瓷原材2主要具有层叠了多个陶瓷层11的结构。在陶瓷原材2的内部，在相互之间介入了规定的陶瓷层11的状态下，在多组层叠方向上交替形成第一以及第二内部电极12以及13。第一内部电极12在第一端面7具有露出部14，第二内部电极13在第二端面8具有露出部15。第一内部电极12的露出部14，被第一外部端子电极9覆盖，与第一外部端子电极9电连接。第二内部电极13的露出部15，被第二外部端子电极10覆盖，与第二外部端子电极10电连接。

图3为表示陶瓷原材2的内部结构的俯视图，(1)表示第一内部电极12通过的剖面，(2)表示第二内部电极13通过的剖面。

如图3所示，第一以及第二内部电极12以及13，均具有长方形的平面形状。第一内部电极12，具有：与第二内部电极13对置的第一电容部16、和从第一电容部16引出至第一端面7为止的第一引出部17。关于第二内部电极13，同样也具有第二电容部18和第二引出部19。

图4为将图2的一部分即形成第一外部端子电极9的部分放大后显示的剖面图。

如图4所示，第一外部端子电极9，含有按照覆盖第一内部电极12的露出部14的方式形成于第一端面7上的Cu镀敷膜20。虽然未图示，但关于第二外部端子电极10，同样也含有Cu镀敷膜20。Cu镀敷膜20的厚度优选为1～10μm。

在Cu镀敷膜20的内部即Cu镀敷膜20的至少与陶瓷原材2之间的界面侧，存在不连续状的Cu氧化物21。在图4中，作为不连续状态的一例，表示了Cu氧化物21以球状存在的状态，但不一定需要如这样以独立的状态存在，例如也可以是以条纹状存在。Cu氧化物21，按照将陶瓷原材2和外部端子电极9以及10牢固地接合的方式产生作用。关于该作用的详细情况后述。Cu氧化物21，可包含Cu₂O和CuO。在Cu氧化物21中，优选Cu₂O所占的比例为90重量％以上。

陶瓷层11，例如由以BaTiO₃、CaTiO₃、SrTiO₃、CaZrO₃等为主要成分的电介质陶瓷构成。另外，也可以在这些主成分中添加Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等副成分。并且，陶瓷层11的厚度优选在烧制后为例如1～10μm。

作为陶瓷原材2的尺寸，有0402尺寸、0603尺寸、1005尺寸、1608尺寸、2012尺寸、3216尺寸、3225尺寸(参照JEITA规格)等，但根据小型化且大容量化的观点，对于1005～2012尺寸的部件，本发明是特别有用的。

作为内部电极12以及13所含的导电成分，例如可以采用Ni、Cu、Ag、Pd、Ag—Pd合金、Au等。另外，考虑与Cu镀敷膜20中所含的Cu₂O或CuO这样的Cu氧化物21或Cu之间的反应性，尤其优选采用Ni。并且，优选内部电极12以及13的各烧制后的厚度为0.5～2.0μm。

接着，针对上述的层叠陶瓷电容器1的制造方法的一例进行说明。

首先，分别准备应成为陶瓷层11的陶瓷印刷电路基板、用于内部电极12以及13的导电性膏。在这些陶瓷印刷电路基板以及导电性膏中，含有粘合剂以及溶剂，然而作为这些粘合剂以及溶剂，可以分别采用公知的有机粘合剂以及有机溶剂。

接着，在陶瓷印刷电路基板上通过例如网板印刷法等根据规定的图案印刷导电性膏。由此，便得到形成了应分别成为内部电极12以及13的导电性膏膜的陶瓷印刷电路基板。

接着，如上述将形成了导电性膏膜的陶瓷印刷电路基板以规定的顺序且规定的张数层叠，并在其上下将未形成导电性膏膜的外层用陶瓷印刷电路基板层叠规定张数，从而得到未加工状态的母层叠体。未加工的母层叠体，根据需要采用静水压力计等装置被压着在层叠方向上。

接着，将未加工的母层叠体切割成规定的尺寸，从而切出陶瓷原材2的未加工状态。

接着，烧制未加工的陶瓷原材2。烧制温度，虽然取决于陶瓷印刷电路基板所含有的陶瓷材料或导电性膏膜所含的金属材料，但优选在例如900～1300℃的范围内选择。

接着，根据需要，实施采用滚筒研磨等的研磨处理，进行内部电极12以及13的露出部14以及15的面露出(面出し)。同时，在陶瓷原材2的棱部以及角部形成圆形。并且，根据需要，实施疏水处理，防止镀敷液从内部电极12以及13的露出部14以及15与陶瓷层11之间的间隙浸入。

接着，对陶瓷原材2实施镀敷处理，在第一以及第二内部电极12以及13的露出部14以及15上使Cu镀敷膜20析出。作为Cu镀敷，可以采用电解Cu镀敷以及无电解Cu镀敷中的任何一种，但在无电解Cu镀敷的情况下，为了使镀敷膜析出速度提高，需要采用Pd催化剂等的前处理，存在工序复杂化这样的缺点。因此，优选采用电解Cu镀敷。另外，为了促进Cu镀敷膜20的形成，优选在电解Cu镀敷膜或者无电解Cu镀敷之前，实施冲击(strike)Cu镀敷。另外，在镀敷处理中，优选采用滚筒镀敷。

接着，对陶瓷原材2实施热处理，在上述的Cu镀敷膜20和陶瓷原材2的外表面之间，使Cu液相、O液相以及Cu固相生长。这些混和相，容易在Cu镀敷膜20与陶瓷原材2的外表面之间的界面产生偏析。这被推测为，由于在热处理时，液相易向Cu镀敷膜20与陶瓷原材2的外表面之间的微小的间隙或陶瓷原材2的表面的细微孔洞移动的缘故。

热处理条件，优选选择温度在1065℃以上且氧浓度在50ppm以上。在温度不足1065℃、氧浓度不足50ppm的情况下，存在Cu液相以及O液相没有充分生长的可能性。热处理温度的上限优选为不超过Cu的融点的程度，具体而言，优选不足1084℃。

接着，将陶瓷原材2冷却至室温。这时，在上述界面偏析的Cu液相以及O液相变成固体，这样便形成Cu氧化物21。Cu氧化物21，将陶瓷原材2和Cu镀敷膜20牢固地接合。其中在Cu₂O与陶瓷之间通过扩散接合也能实现更加牢固的接合状态。另外，由于Cu镀敷膜20和陶瓷原材2之间通过Cu氧化物21密封，因此难以从外部浸入水分，能够使层叠陶瓷电容器1的可靠性提高。

图5是用于说明本发明的第二实施方式的与图4对应的图。在图5中，对与图4所示的要素相当的要素附加同样的符号，省略重复说明。

在第二实施方式中，在Cu镀敷膜20上，进一步形成第一外侧导电层24以及第二外侧导电层25。

第一外侧导电层24，由从Cu以及Ni组成的组中选择的一种金属或者含有该金属的合金的镀敷膜构成。第一外侧导电层24，例如在焊锡安装时，作为防止因焊锡而将Cu镀敷膜20压盖的焊锡屏障层发挥作用。另外，在第一外侧导电层24由Cu构成的情况下，由于Cu镀敷膜20也由Cu构成，因此第一外侧导电层24，通过增加Cu膜的厚度，从而作为焊锡屏障层发挥作用。

第二外侧导电层25，由从Sn、Pb、Au、Ag、Pd、Bi以及Zn组成的组中选择的一种金属或者含有该金属的合金的镀敷膜构成。构成第二外侧导电层25的材料，为例如按照在焊锡安装时的焊锡、导电性黏着剂安装时的导电性黏着剂、引线键合(wire bonding)安装时的Au等这样，根据安装形式，考虑与焊锡、导电性黏着剂、Au等之间的相似性来适当选择。

图6为用于说明本发明的第三实施方式的与图4对应的图。在图6中，对与图4所示的要素相当的要素附加同样的符号，省略重复说明。

在第三实施方式中，在Cu镀敷膜20上进一步形成外侧导电层28。外侧导电层28，由从Au、Ag以及Pd组成的组中选择的一种金属或者含有该金属的合金的镀敷膜构成。第三实施方式，在不需要与焊锡安装对应的情况下，例如特别化为导电性黏着剂安装或引线键合安装的情况下能够有利地应用。根据第三实施方式，与例如第二实施方式相比，能够减少外部端子电极9以及10的各自的层数。

图7为用于说明本发明的第四实施方式的与图4对应的图。在图7中，对与图4所示的要素相当的要素附加同样的参照符号，并省略重复说明。

在第四实施方式中，在Cu镀敷膜20上进一步形成第一外侧导电层31以及第二外侧导电层32。第一外侧导电层31，由含有热硬化性树脂和金属填料的导电性树脂构成。第二外侧导电层32，由从Cu、Ni、Sn、Pb、Au、Ag、Pd、Bi以及Zu组成的组中选择的一种金属或者含有该金属的镀敷膜构成。

根据第四实施方式，在对层叠陶瓷电容器1施加外部应力时，由于第一外侧导电层31所含的树脂成分吸收应力，或者在第一外侧导电层31与第二外侧导电层32之间产生作为故障保险(fail safe)功能的剥离，因此能够抑制应力直接施加到陶瓷原材2，结果，能够抑制陶瓷原材2中产生裂纹。

图8以及图9用于说明本发明的第五实施方式，图8为与图2对应，图9为与图3对应。在图8以及图9中，对与图2以及图3所示的要素相当的要素附加同样的参照符号，省略重复说明。

在第五实施方式中，在陶瓷原材2的内部，形成对电气特性的发现实质上无用的伪内部导体35以及36。在该实施方式中，伪内部导体35以及36，分类成与第一或者第二内部电极12或者13形成于同一面的内层伪内部导体35、和在与第一以及第二内部电极12以及13中的任一个都不同的面上形成的外层伪内部导体36。

伪内部导体35以及36，与内部电极12以及13的情况同样，在陶瓷原材2的端面7以及8具有露出部，这些露出部也被第一以及第二外部端子电极9或者10覆盖，与Cu镀敷膜20(参照图4)连接。伪内部导体35以及36所含的金属，优选采用与Cu镀敷膜20所含的Cu产生反应的金属。这样，能够进一步提高外部端子电极9以及10对陶瓷原材2的固着力。并且，伪内部导体35以及36，优选含有与内部电极12以及13相同的金属，例如可以采用Ni、Cu等作为伪内部导体35以及36中所含的金属。

如图9所示，伪内部导体35以及36，优选以与内部电极12以及13的引出部17以及19相同的宽度形成。并且，图9(1)所示的两个外层伪内部导体36形成的图案，与图9(2)所示的第一内部电极12以及内层伪内部导体35所提供的图案相同，并且，如图9(3)所示的第二内部电极13以及内层伪内部导体35所提供的图案，与如图9(4)所示的两个外层伪内部导体36所提供的图案相同。因此，在这些图案之间能够实现制造工序的共同化。

图10以及图11用于说明本发明的第六实施方式。在此，图10是与图2对应的图。图11是表示形成外部端子电极9以及10之前的陶瓷原材2的状态的立体图。图10以及图11中，对与图1以及图2所示的要素相当的要素赋予同样的符号，省略重复说明。

在第六实施方式中，在陶瓷原材2的外表面上内部电极12以及13的露出部14以及15以外的区域即外部端子电极9以及10与陶瓷原材2之间，形成辅助导体39。更具体来说，在陶瓷原材2的第一以及第二主面3以及4各自的长边方向的两端部形成辅助导体39。

外部端子电极9以及10的Cu镀敷膜20(参照图4)由于是通过镀敷形成的，因此存在难以在内部电极12以及13的露出部14以及15以外的区域形成的倾向，但通过形成辅助导体39，从而能够容易延长Cu镀敷膜20的形成区域。由此，能够容易地扩大Cu氧化物21的析出区域，能够容易使Cu镀敷膜20与陶瓷原材2的固着力提高。

优选辅助导体39含有玻璃。作为玻璃，可以采用硼酸玻璃等含有B和Si的玻璃。玻璃中也可以含有Ba、Al、Cu等副成分。另外，关于玻璃的状态，例如通过进行采用波长分散型微区分析仪(WDX)的匹配分析，从而能够确认该成分。

辅助导体39，例如将形成了应成为辅助导体39的导电性膏膜的陶瓷印刷电路基板层叠在处于未加工状态的陶瓷原材2的最上层以及最下层，通过与陶瓷原材2同时烧制从而能够形成该辅助导体39。或者，也可以在烧制后的陶瓷原材2的第一以及第二主面3以及4上印刷导电性膏后进行焙烧从而形成该辅助导体39。这些情况下，虽然采用导电性膏，但由于仅赋与主面3以及4，因此能够使辅助导体39的厚度在10μm以下，即使含有外部端子电极9以及10的厚度，也能够抑制在30μm以下。

另外，优选在形成辅助导体39之后，通过进行滚筒研磨等研磨处理，从而对辅助导体39的端部赋予圆形。

图12乃至图14用于说明本发明的第七实施方式。第七实施方式是第六实施方式的变形例，图12以及图13分别与图10以及图11对应。在图12～图14中，对与图10以及图11所示的要素相当的要素赋予同样的参照符号，省略重复说明。

在第七实施方式中，与第六实施方式的情况同样，形成辅助导体42。更具体来说，辅助导体42，形成于陶瓷原材2的第一以及第二主面3以及4各自的长边方向的两端部、第一以及第二侧面5以及6的各自的长边方向的两端部、以及第一以及第二端面7以及8各自的外周缘部。

图14是表示如上述的辅助导体42的优选形成方法的剖面图。

首先，如图14(1)所示，准备陶瓷原材2，并且准备形成了由导电性膏43构成的膏层44的平板45。

接着，如图14(2)所示，陶瓷原材2的第一端面7浸渍在膏层44中，接着，如图14(3)所示，捞出陶瓷原材2。这时，在第一端面7附着导电性膏43。

接着，如图14(4)所示，准备未形成膏层的平板46。

接着，如图14(5)所示，将第一端面7推压向平板46，在第一端面7的中央部附着的导电性膏43向第一端面7的外周缘部挤榨。之后，如图14(6)所示，当捞出陶瓷原材2时，处于在第一端面7的中央部中没有附着或者几乎没有附着导电性膏43的状态。

同样的工序，也可以对于陶瓷原材2的第二端面8进行实施。

接着，焙烧导电性膏43，从而在图13所示这样的状态下形成辅助导体42。另外，在图14(5)以及图14(6)所示的工序中，虽然在端面7以及8各自的中央部中会残余导电性膏43，但即使在这样的情况下，在形成辅助导体42之后，通过进行圆筒研磨等研磨处理，从而能够进行内部电极12以及13的露出部14以及15的良好的平面磨削。

第七实施方式的辅助导体42，具有与第六实施方式的辅助导体39同样的作用效果。然而，由于第七实施方式中的辅助导体42，形成于陶瓷原材2的第一以及第二侧面5以及6上为止，因此容易形成应成为外部端子电极9以及10的Cu镀敷膜20(参照图4)至第一以及第二侧面5以及6为止。因此，由于容易将Cu氧化物21的析出区域蔓延至第一以及第二侧面5以及6为止，从而能够容易地提高外部端子电极9以及10的固着力。并且，由于按照延伸至第一以及第二侧面5以及6为止的方式形成辅助导体42，因此例如不需要第五实施方式中的特别形成外层伪内部导体36。

另外，在第七实施方式中，由于还可以将导电性膏43的余部取下等以抑制厚度，因此即使含有外部端子电极9以及10，也可以抑制在厚度30μm以下。

图15以及图16用于说明本发明的第八实施方式，图15与图2对应。在图15中，对与图2所示的要素相当的要素赋予同样的参照符号，省略重复说明。

在第八实施方式中，第一外部端子电极9，仅形成于第一端面7上，第二外部端子电极10仅形成于第二端面8上。因此，即使采用如下方法，也能够在比较短的时间形成外部端子电极9以及10，即将陶瓷原材2的端面7以及8中的内部电极12以及13的露出部14以及15作为核使镀敷膜析出，通过使该镀敷膜成长，从而将相邻的内部电极12以及13的露出部14以及15之间连接。

在第八实施方式中，另外，在第一以及第二主面3以及4还有第一以及第二侧面5以及6的第一端面7侧的各端部上，仅在第一外部端子电极9的外周缘，形成与第一外部端子电极9电连接的第一端缘导体49。同样地，在第一以及第二主面3以及4还有第一以及第二侧面5以及6的第二端面8侧的各端部上，仅在第二外部端子电极10的外周缘形成与第二外部端子电极10电连接的第二端缘导体50。

第一以及第二端缘导体49以及50，与上述的辅助导体39或者42的情况同样，优选含有玻璃，例如通过导电性膏的赋予以及焙烧而形成。导电性膏的烧制，可以是与陶瓷原材2的烧制同时进行，也可以在陶瓷原材2的烧制之后进行。

根据第八实施方式，由于在陶瓷原材2的第一以及第二主面3以及4还有第一以及第二侧面5以及6各自中的与第一以及第二端面7以及8邻接的各端部，按照与第一以及第二外部端子电极9以及10的外周缘导通的方式，形成第一以及第二端缘导体49以及50，因此能够提高通过焊锡安装时的接合可靠性。另外，与未形成端缘导体49以及50的情况相比，由于抑制水分等从外部端子电极9以及10的周围向陶瓷原材2的内部浸入，因此能够提高层叠陶瓷电容器1的可靠性。

在第八实施方式中，优选在第一外部端子电极9上以及第一端缘导体49上，进一步形成外侧镀敷膜51，并且在第二外部端子电极10上以及第二端缘导体50上，进一步形成外侧镀敷膜52。在这些外侧镀敷膜51以及52中，通过采用焊锡润湿性良好的金属，就能够确切地提高层叠陶瓷电容器1在通过焊锡安装时的接合可靠性。作为焊锡润湿性的良好的金属，列举例如Sn、Au等。

另外，外侧镀敷膜51以及52，不限于1层结构，例如也可以是将Ni镀敷膜作为底部，在其上形成Sn镀敷层等的两层结构，进而还可以是三层以上的结构。

图16为表示上述的端缘导体49以及50的优选形成方法的剖面图。图16与图14对应。在图16中，对与图14所示的要素相当的要素附加同样的参照符号，并省略重复说明。

首先，如图16(1)所示，准备预先形成了外部端子电极9以及10的陶瓷原材2，并且准备形成了由导电性膏43的膏层44的平板45。

接着，如图16(2)所示，将第一外部端子电极9与陶瓷原材2的第一端面7一起浸渍在膏层44中，接着，如图16(3所示，将陶瓷原材2捞出。这时，按照将形成了第一外部端子电极9的第一端面7覆盖的方式，附着导电性膏43。

接着，如图16(4)所示，准备未形成膏层的平板46。

接着，如图16(5)所示，将第一端面7上的第一外部端子电极9推压向平板46，将附着在第一外部端子电极9上的导电性膏43向第一外部端子电极9的外周缘部挤榨。之后，如图16(6)所示，当打捞出陶瓷原材2时，在除去第一外部端子电极9的外周缘部的部分中，处于未附着或者几乎没有附着导电性膏43的状态。

同样的工序还对陶瓷原材2的形成了第二外部端子电极10的第二端面8进行实施。

接着，烧制导电性膏43，由此在如图15所示这样的状态下形成端缘导体49以及50。

图17以及18用于说明本发明的第九实施方式。在此，图17是表示作为层叠陶瓷电子部件的一例的层叠陶瓷电容器阵列101的立体图。

层叠陶瓷电容器阵列101具备陶瓷原材102。陶瓷原材102，呈具有相互对置的第一以及第二主面103以及104、联结第一以及第二主面103以及104之间的第一侧面105、第二侧面106、第三侧面107以及第四侧面108的长方体形状。

图18是表示陶瓷原材102的内部结构的俯视图，图18(1)以及(2)表示相互不同的剖面。陶瓷原材102，具有层叠了多个陶瓷层109的结构。在陶瓷原材102的内部，在相互之间介入了规定的陶瓷层109的状态下，第一以及第二内部电极110以及111在多组层叠方向上交替且在主面方向上交替地形成。在本实施方式中，两个第一内部电极110和两个第二内部电极111交替排列在主面方向上。第一内部电极110，在第一侧面105具有露出部112，第二内部电极111，在第二侧面106具有露出部113。

如图17所示，在陶瓷原材102的第一以及第二侧面105以及106上，分别形成四个第一外部端子电极114以及四个第二外部端子电极115。第一内部电极110的露出部112，被第一外部端子电极114覆盖，并与第一外部端子电极114电连接。第二内部电极111的露出部113，被第二外部端子电极115覆盖，与第二外部端子电极115电连接。

关于这样的层叠陶瓷电容器阵列110的第一以及第二外部端子电极114以及115，虽然未图示，但应用参照图4、图5、图6或者图7所说明的外部端子电极9的结构以及形成方法。

在第九实施方式的电容器阵列101这样的多端子型层叠陶瓷电子部件中，需要将相邻的外部端子电极之间的距离确保在某种程度以防止焊锡桥，但在采用导电性膏的涂布方法的情况下，由于难以高精度地涂布导电性膏，因此需要确保稍稍扩大所露出的内部电极之间的距离，结果，阻碍小型化。对此，根据本发明，为了形成外部端子电极，由于直接采用镀敷，因此可将所露出的内部电极之间的距离抑制在最小限度内，能够进一步促进层叠陶瓷电子部件的小型化。

另外，在第九实施方式中，八个端子即内部电极110以及111的露出部112以及113形成共计8列，但只要至少形成4列即可，关于外部端子电极，只要按照与各列分别对应的方式至少形成4个即可。

图19乃至图21用于说明本发明的第10实施方式。在此，图19以及图20是分别与图17以及图18对应的图。图21是表示形成外部端子电极114以及115之前的陶瓷原材102的第一以及第二主面103以及104的图。在图19乃至图21中，对与图17以及图18所示的要素相当的要素附加同样的参照符号，并省略重复说明。

在第十实施方式中，其特征在于，如图20所示，具备：与第一或者第二内部电极110或者111形成于同一面上的内层伪内部导体116、和在与内部电极110以及111都不同的面上形成的外层伪内部导体117，并且，如图21所示，具备在陶瓷原材102的第一以及第二主面103以及104上形成的辅助导体118

伪内部导体116以及117，产生与第五实施方式的伪内部导体35以及36同样的作用效果，辅助导体118实现与第六实施方式的辅助导体39同样的作用效果。因此，根据第十实施方式，与第九实施方式相比，能够使第一以及第二外部端子电极114以及115与陶瓷原材102之间的固着力进一步提高，并且能够容易将第一以及第二外部端子电极114以及115的形成区域延长至主面103以及104为止。

另外，在第十实施方式中，还可以省略伪内部导体116以及117，或者省略辅助导体118。

图22以及23用于说明本发明的第十一实施方式。在此，图22是表示作为层叠陶瓷电子部件的一例的多端子型低ESL层叠陶瓷电容器151的立体图。

低ESL层叠陶瓷电容器151，具备陶瓷原材152。陶瓷原材152，呈具有相互对置的第一以及第二主面153以及154、连接第一以及第二主面153以及154之间的第一乃至第四侧面155～158的长方体形状。

图23为表示陶瓷原材152的内部形状的俯视图，图23(1)以及(2)表示相互不同的剖面。

陶瓷原材152，具有层叠了多个陶瓷层159的结构。在陶瓷原材152的内部，在相互之间介入了规定的陶瓷层159的状态下，在多组层叠方向上交替形成有第一以及第二内部电极160以及161。

第一内部电极160，具有：第一电容部162，其与第二内部电极161对置；以及多个第一引出部163，其被从第一电容部162引出至第一或者第二侧面155或者156为止，在第一引出部163的端部，形成在第一或者第二侧面155或者156露出的露出部164。

第二内部电极161，具有第二电容部165，其与第一内部电极160对置；和多个第二引出部166，其被从第二电容部165引出至第一或者第二侧面155或者156为止，在第二引出部166的端部，形成在第一或者第二侧面155或者156露出的露出部167。

在陶瓷原材152的第一以及第二侧面155以及156各自上，交替排列多组第一以及第二外部端子电极168以及169。第一内部电极160的露出部164，被第一外部端子电极168覆盖，与第一外部端子电极168电连接。第二内部电极161的露出部167，被第二外部端子电极169覆盖，与第二外部端子电极169电连接。

关于这样的第十一实施方式的第一以及第二外部端子电极168以及169，也应用参照图4、图5、图6或者图7所说明的外部端子电极9的结构以及形成方法。

图24乃至图26用于说明本发明的第十二实施方式。在此，图24与图22对应，图25与图23对应。图26是表示陶瓷原材152的第一以及第二主面153以及154。图24乃至图26中，对与图22以及图23所示的要素相当的要素附加同样的参照符号，并省略重复说明。

第十二实施方式和第十一实施方式的对应关系，与第十实施方式和第九实施方式的对应关系相同。即，在第十二实施方式中，其特征在于，如图25所示，具备：在与第一或者第二内部电极160或者161相同的面上形成的内层伪内部导体170、以及在与内部电极160以及161都不同的面上形成的外层伪内部导体171，并且，如图26所示，还具备在陶瓷原材152的第一以及第二主面153以及154上形成的辅助导体172。

伪内部导体170以及171，实现与第五实施方式中的伪内部导体35以及36同样的作用效果，辅助导体172，实现与第六实施方式中的辅助导体39同样的效果。因此，根据第十二实施方式，与第十一实施方式相比，能够使第一以及第二外部端子电极168以及169与陶瓷原材152的固着力进一步提高，并且能够容易将第一以及第二外部端子电极168以及169的形成区域延长至第一以及第二主面153以及154为止。

另外，在第十二实施方式中，可以省略伪内部导体170以及171，或者省略辅助导体172。

图27以及图28用于说明本发明的第十三实施方式。在此，图27是表示作为层叠陶瓷电子部件一例的层叠陶瓷电感器201的立体图。

层叠陶瓷电感器201，具备陶瓷原材202。陶瓷原材202，呈具有相互对置的第一以及第二主面203以及204、和联结第一以及第二主面203以及204之间的四个侧面205～208的长方体形状。另外，在以下的说明中，将四个侧面205～205中在主面203以及204的长边方向延伸的侧面205以及206分别称作第一以及第二侧面，将在短边方向延伸的侧面207以及208分别称作第一以及第二端面。

在陶瓷原材202的第一以及第二端面207以及208上，分别形成第一以及第二外部端子电极209以及210。

图28是将层叠陶瓷电感器201所具备的陶瓷原材202分解表示的立体图。

陶瓷原材202，具有层叠了多个陶瓷层211的结构。在陶瓷原材202的内部，在第一端面207上形成具有露出部212第一内部导体213，在第二端面208上形成具有露出部214，且在陶瓷层211的层叠方向在与第一内部导体213不同的位置配置的第二内部导体215。第一内部导体213的露出部212，被第一外部端子电极209覆盖，且与第一外部端子电极209电连接。第二内部导体215的露出部214，被第二外部端子电极210覆盖，与第二外部端子电极210电连接。

并且，在陶瓷原材202的内部，形成按照将第一内部导体213和第二内部导体215电连接的方式延伸成线圈状的线圈导体216。线圈导体216，由在规定的陶瓷层211上延伸的几个线形(line)导体217和在厚度方向贯通规定的陶瓷层211的几个过孔(via)导体218构成，在陶瓷原材202的内部立体延伸。

另外，层叠陶瓷电感器201，具备对电气特性的发现实质上无用的伪内部导体219。伪内部导体219，在第一或者第二内部导体213或者215的露出部212或者214邻接的位置具有露出部，按照使第一以及第二的外部端子电极209以及210与陶瓷原材202的固着力进一步提高的方式产生作用。

以上虽然与图示的实施方式关联地对本发明进行了说明，但此外，本发明还可以应用于层叠压电电子部件或层叠热敏电阻等其它层叠陶瓷电子部件中。

接着，针对用于确认本发明的效果而实施的实施例进行说明。在该实验例中，基于第二实施方式制作层叠陶瓷电容器，并进行评价。

首先，准备了具有以下的表1所示的规格的层叠陶瓷电容器的陶瓷原材。

表1

 

尺寸	长度1.0mm、宽度0.5mm、高度0.5mm
		陶瓷层材料	钛酸钡类电介质陶瓷
内部电极金属种材	主成分镍
		种材层数	220
陶瓷层厚度	1.5μm
		额定电压	6.3V
静电电容	2.2μF

接着，为了在陶瓷原材形成外部端子电极，通过一边采用以下的表2所示的镀敷浴，一边在表3所示这样的镀敷条件下应用水平旋转圆筒，从而实施Cu冲击镀敷以及Cu加厚镀敷，形成厚度约10μm的Cu镀敷膜。

表2

 

Cu冲击镀敷
	14g/l     焦磷酸铜120g/l    焦磷酸10g/l    草酸钾浴温： 25℃PH：8.5
Cu加厚镀敷
	上村工业公司制“PY61(ピロブライト)工序”浴温：55℃PH：8.8

 

Ni镀敷
	瓦特(ワツト)浴(弱酸性单纯镍浴)浴温：60℃pH：4.2
Sn镀敷
	Dipsol(ディツプソ—ル)公司制造(Sn—235)浴温：33℃pH：5.0

表3

 

水平旋转圆筒旋转数	10rpm
		导电性介质	1.8mmΦ
	电流密度×时间
		Cu冲击镀敷Cu加厚镀敷Ni镀敷Sn镀敷	0.11A/dm2×60分钟0.30A/dm2×60分钟0.20A/dm2×60分钟0.10A/dm2×60分钟

接着，以以下的表4所示的各条件对陶瓷原材实施热处理。

表4

之后，通过一边采用上述的表2所示这样的镀敷浴一边以表3所示这样的镀敷条件应用水平旋转滚筒，依次实施Ni镀敷以及Sn镀敷，在上述的Cu镀敷膜上形成厚度约4μm的Ni镀敷膜，以及在其上形成厚度约4μm的Sn镀敷膜，得到试样1～13各自相关的试样。

接着，针对按照这样得到的各试样，首先按照如下方式评价外部端子电极的固着力。外部端子电极的固着力的评价，是按照使试样产生剪切破坏的方式进行的。即，通过焊锡将各试样相关的层叠陶瓷电容器安装在基板上，以荷重速度0.5mm/秒对两个外部端子电极在平行方向施加荷重以产生破坏为止，并观察产生了破坏时的破坏模式。以下的表5中表示了关于各试样产生了破坏的情况。另外，在表5中，在各10个试样中，在Cu镀敷膜和陶瓷原材之间产生了破坏的试样、即产生了电极剥离的试样个数也表示为“不良率”。

进而，实施耐湿可靠性试验。在125℃以及95％RH的环境下，对各试样施加72小时的3.2V的电压之后，判定绝缘电阻为1MΩ以下的试样为不良，在表5中将各20个试样中的不良试样的个数表示为“耐湿可靠性不良率”。

表5

如表5所示，相对于在试样1～8以及11中，在Cu镀敷膜与陶瓷原材之间产生破坏，且耐湿可靠性差，而在试样9、10、12以及13中，在陶瓷原材的内部产生破坏，并且耐湿可靠性也优良。因此，如试样9、10、12以及13所示，可知通过在50ppm以上的氧气氛中以1065℃以上的温度进行热处理，从而对陶瓷原材而言具有足够的强度以及耐湿性，能使外部端子电极固着。

Claims (14)

1、一种层叠陶瓷电子部件，包括：

陶瓷原材，其层叠多个陶瓷层而成；

内部导体，其形成于上述陶瓷原材的内部，且在上述陶瓷原材的外表面具有露出部；和

外部端子电极，其形成于上述陶瓷原材的外表面上，且将上述内部导体的上述露出部覆盖，

上述外部端子电极，包括将上述内部导体的上述露出部覆盖的Cu镀敷膜，在上述Cu镀敷膜的内部即上述Cu镀敷膜的至少与上述陶瓷原材之间的界面侧，以不连续状存在Cu氧化物。

2、根据权利要求1所述的层叠陶瓷电子部件，其特征在于，

上述Cu氧化物以球状存在着。

3、根据权利要求1或2所述的层叠陶瓷电子部件，其特征在于，

上述Cu氧化物包括Cu₂O和CuO。

4、根据权利要求3所述的层叠陶瓷电子部件，其特征在于，

在上述Cu氧化物中，Cu₂O占90重量％以上。

5、根据权利要求1～4中任一项所述的层叠陶瓷电子部件，其特征在于，

上述内部导体，包括对电气特性的发现实质上无用的伪内部导体。

6、根据权利要求1～5中任一项所述的层叠陶瓷电子部件，其特征在于，

在上述陶瓷原材的外表面上的除上述内部导体的上述露出部以外的区域、即上述外部端子电极与上述陶瓷原材之间，形成辅助导体。

7、根据权利要求6所述的层叠陶瓷电子部件，其特征在于，

上述辅助导体含有玻璃。

8、根据权利要求1～7中任一项所述的层叠陶瓷电子部件，其特征在于，

上述内部导体的上述露出部，按照在上述陶瓷原材的外表面上至少呈四列的方式形成，

上述外部端子电极，按照与上述内部导体的上述露出部的列相对应的方式至少形成四个。

9、根据权利要求1～8中任一项所述的层叠陶瓷电子部件，其特征在于，

上述陶瓷原材，具有相互对置的第一以及第二主面、和连接上述第一以及第二主面之间的四个侧面，

上述外部端子电极，包括在上述侧面上的相互不同的第一以及第二位置上分别形成的第一以及第二外部端子电极。

10、根据权利要求9所述的层叠陶瓷电子部件，其特征在于，

上述内部导体包括：第一内部电极，其在上述侧面上的上述第一位置具有露出部，且与上述第一外部端子电极电连接；和第二内部电极，其在上述侧面上的上述第二位置具有露出部，且与上述第二外部端子电极电连接，

上述第一以及第二内部电极，经由规定的上述陶瓷层相互对置。

11、根据权利要求9所述的层叠陶瓷电子部件，其特征在于，

上述内部导体包括：第一内部导体，其在上述侧面上的上述第一位置具有露出部；第二内部导体，其在上述侧面上的上述第二位置具有露出部，且该第二内部导体配置在上述陶瓷层的层叠方向上与上述第一内部导体不同的位置，

层叠陶瓷电子部件还包括线圈导体，其按照将上述第一内部导体和上述第二内部导体电连接的方式延伸成线圈状。

12、根据权利要求9～11中任一项所述的层叠陶瓷电子部件，其特征在于，

上述四个侧面，由相互对置的第一以及第二侧面还有相互对置的第三以及第四侧面组成，上述第一外部端子电极仅形成于上述第三侧面上，上述第二外部端子电极仅形成于上述第四侧面上，

还具有：第一端缘导体，其在上述第一以及第二主面还有上述第一以及第二侧面的各一部分上形成，且仅在上述第一外部端子电极的外周缘中与上述第一外部端子电极电连接；和第二端缘导体，其在上述第一以及第二主面还有上述第一以及第二侧面的各一部分上形成，且仅在上述第二外部端子电极的外周缘中与上述第二外部端子电极电连接。

13、一种层叠陶瓷电子部件的制造方法，包括：

准备陶瓷原材的工序，所述陶瓷原材层叠多个陶瓷层而成，在内部具有内部导体，且在外表面具有上述内部导体的一部分露出的露出部；

对上述陶瓷原材实施镀敷处理，并在上述内部导体的露出部上使Cu镀敷膜析出的工序；以及

对上述陶瓷原材实施热处理，并使上述Cu镀敷膜和上述陶瓷原材之间生成Cu液相、O液相、以及Cu固相。

14、根据权利要求13所述的层叠陶瓷电子部件的制造方法，其特征在于，

上述热处理，是在温度为1065℃以上、且氧浓度为50ppm以上的条件下实施的。

Images