CN102709051A - 电子部件以及电子部件的制造方法 - Google Patents

Abstract

本发明提供一种能够维持安装性且能够防止外部电极从素体上剥离的电子部件以及该电子部件的制造方法。在电子部件(1)中，包括含有素体(2)的主成分的第一电极层(11a)和由金属薄膜构成的第二电极层(12)而形成外部电极(3，4)，第一电极层(11a)与素体(2)同时烧成而形成于主面(2c，2d)的端面(2a，2b)侧，并且在其边缘部(11e)与素体(2)之间形成缝隙(S)，第二电极层(12)以夹持第一电极层(11a)的边缘部(11e)的方式覆盖端面(2a，2b)以及第一电极层(11a)上并且形成于缝隙(S)。

Description

电子部件以及电子部件的制造方法

技术领域

本发明涉及电子部件以及电子部件的制造方法。

背景技术

作为以往的电子部件，众所周知具有由一对端面以及连结该端面彼此的4个侧面所构成的大致长方体的素体，并具备横跨端面和相对的一对侧面的一个面或两个面而形成的呈截面L字型或者截面コ字型的外部电极的芯片电感器(chip inductor)(例如日本专利申请公开平7-29737)。

发明内容

然而，近年来，随着搭载电子部件的产品的多功能化和小型化，对于基板的部件搭载数量的增大或者搭载面积的缩小化正在推进。因此，有必要在有限的空间中配置多个电子部件。因此，使电子部件接近而进行配置，但是，在大致长方体的素体的端面侧具有覆盖5个面(端面和4个侧面)的外部电极的电子部件的情况下，为了取得配置空间而限定搭载数量。另外，在所邻近的外部电极之间会产生焊锡桥等，从而会有在安装中发生不良状况的问题。因此，如上述专利文献1所记载的电子部件那样，外部电极形成为L字型或者コ字型且在所邻接的电子部件之间外部电极未相对配置的结构，对于狭窄邻接配置来说是有效的。

另外，为了谋求外部电极的小型化，如果较薄地形成外部电极的厚度，那么会担忧电镀液等从素体的角部分浸入。因此，从防止电镀液等从素体的角部分浸入和外部电极的小型化的观点出发，优选用致密的金属薄膜形成外部电极。然而，如果由溅射等而用金属薄膜形成外部电极，那么难以确保素体与金属薄膜的接合强度。因此，会担心产生外部电极从素体上剥离的问题。

本发明是为了解决上述课题而悉心研究的结果，以提供一种能够维持安装性且能够防止外部电极从素体上剥离的电子部件以及该电子部件的制造方法为目的。

为了解决上述课题，本发明所涉及的电子部件，其特征在于，是具备具有互相相对的一对端面以及连结端面彼此的四个侧面并且配置有露出于端面的内部电极的素体、和形成于素体的端面侧的外部电极的电子部件，外部电极包括含有素体的主成分的第一电极层和由金属薄膜构成的第二电极层，第一电极层与素体同时烧成而形成于侧面的至少一面的端面侧，并且在其边缘部与素体之间形成缝隙，第二电极层以夹持第一电极层的边缘部的方式覆盖端面以及第一电极层上并且形成于缝隙。

在该电子部件中，由含有素体的主成分并且与素体同时烧成而形成的第一电极层和金属薄膜的第二电极层形成外部电极。如以上所述，第一电极层因为含有素体的主成分并且与素体同时烧成，所以确保了素体与第一电极层的接合强度并且形成于侧面的至少一面，从而能够防止安装时的不良状况。另外，由金属薄膜的第二电极层能够防止电镀液等从素体的角部分浸入，并且由于谋求了小型化而使电子部件的狭窄邻接配置成为可能。而且，第一电极层在其边缘部与素体之间形成缝隙，第二电极层以夹持第一电极层的边缘部的方式覆盖端面以及第一电极层上并且形成于缝隙。由此，确保了与素体的接合强度的第一电极层和第二电极层被牢固地接合，所以能够防止作为金属薄膜的第二电极层从素体上剥离。如以上所述，本发明的电子部件中，能够维持安装性且能够防止外部电极从素体上剥离。

第二电极层优选为在对应于素体的端面与侧面之间的角部分的位置上以覆盖第一电极层的方式形成。根据这样的结构，因为容易浸入电镀液等的素体的角部分由致密的金属薄膜的第二电极层覆盖，所以能够进一步抑制电镀液等的向素体的浸入。由此，能够谋求提高电子部件的可靠性。

缝隙包含角部分而形成。由此，在素体的角部分，因为按第二电极层、第一电极层、第二电极层的顺序多层地形成电极层，所以能够进一步可靠地抑制电镀液等从素体的角部分浸入，并且能够提高对应于素体的角部分的外部电极的强度。

另外，本发明所涉及的电子部件的制造方法，其特征在于，是具备具有互相相对的一对端面以及连结端面彼此的四个侧面并且配置有露出于端面的内部电极的素体、和形成于素体的端面侧的外部电极的电子部件的制造方法，具备形成含有素体的主成分的第一电极层的第一电极层形成工序以及形成由金属薄膜构成的第二电极层的第二电极层形成工序，在第一电极层形成工序中，与素体同时烧成而将第一电极层形成于侧面的至少一面的端面侧之后，在第一电极层的边缘部与素体之间形成缝隙，在第二电极层形成工序中，以夹持第一电极层的边缘部的方式覆盖端面以及第一电极层上并且将第二电极层形成于缝隙。

在该电子部件的制造方法中，能够制造出具有上述结构的电子部件，所以能够制造出能够维持安装性且能够防止外部电极从素体上剥离的电子部件。

在第一电极层形成工序中，优选，将含有素体的主成分的导电性膏体赋予素体的侧面的至少一面的端面侧从而形成第一电极膏体层，在同时烧成素体和第一电极膏体层而形成第一电极层之后，由滚筒研磨而在素体与第一电极层之间形成缝隙并在与素体相对的第一电极层的表面的一部分形成空孔部。由此，能够形成与素体的接合强度高的第一电极层并且能够在素体与第一电极层之间形成缝隙。

根据本发明，能够维持安装性且能够防止外部电极从素体上剥离。

附图说明

图1是本发明的一个实施方式所涉及的电子部件的立体图。

图2是由图1所表示的电子部件的截面图。

图3是表示电子部件的制造方法的流程图。

图4是表示层叠体形成工序、第一电极层形成工序以及烧成工序的工序内容的图。

图5是表示第二电极层形成工序以及电镀工序的工序内容的图。

图6是放大表示电子部件的主要部位的放大截面图。

图7是表示电子部件的截面的照片。

图8是表示外部电极的组成分布的图。

图9是表示外部电极的组成分布的图。

图10是变形例所涉及的电子部件的截面图。

符号的说明

1…电子部件、2…素体、2a、2b…端面、2c、2d…主面、2e、2f…侧面、3、4…外部电极、7、8…内部电极、9…角部分、11…第一电极膏体层、11a…第一电极层、11e…边缘部、12…第二电极层、S2…第一电极层形成工序、S3…烧成工序(第一电极层形成工序)、S4…第二电极层形成工序。

具体实施方式

以下，参照附图，对本发明的优选的实施方式进行详细的说明。还有，在说明过程中，在相同要素或者具有相同功能的要素上标注相同符号，省略重复的说明。

参照图1以及图2，说明本发明的一个实施方式所涉及的电子部件的结构。图1是本发明的一个实施方式所涉及的电子部件的立体图，图2是由图1所表示的电子部件的截面图。

如图1以及图2所示，电子部件1例如是陶瓷电容器等的电子部件，具备通过层叠多个板状的陶瓷生片并一体化从而构成为大致长方体形状的素体2、和形成于素体2的两个端面侧的外部电极3、4而构成。素体2具有在素体2的长边方向上相对且成为互相平行的一对端面2a，2b、以连结一对端面2a，2b之间的方式延伸并且互相相对的一对主面2c，2d、以连结一对主面2c，2d的方式延伸并且互相相对的一对侧面2e，2f。外部电极3以覆盖一个端面2a以及与端面2a相垂直的两个主面2c，2d的各个边缘部的一部分的方式形成。另外，外部电极4以覆盖另一个端面2b以及与端面2b相垂直的两个主面2c，2d的各个边缘部的一部分的方式形成。电子部件1，例如纵被设定为1.9mm～2.2mm左右，横被设定为1.1mm～1.3mm左右，厚度被设定为1.1mm～1.3mm左右。

如图2所示，素体2构成为层叠有多个长方形板状的介电体层6、以及多个内部电极7和内部电极8的层叠体。内部电极7和内部电极8在素体2内沿着介电体层6的层叠方向(以下，单单称之为“层叠方向”)分别一层一层地配置。内部电极7和内部电极8以夹持至少一层介电体层6的方式相对配置。在实际的电子部件1中，多个介电体层6以无法目视确认相互之间的边界的程度被一体化。

内部电极7，8含有例如Ni或Cu等的导电材料。内部电极7，8的厚度为例如1μm～5μm左右。内部电极7，8从层叠方向进行观察时如果是具有互相重叠的区域那样的形状，形状就没有特别的限定，例如可以成为矩形状等的形状。内部电极7，8作为含有上述导电性材料的导电性膏体的烧结体而构成。内部电极7，8的端部露出于素体2的端面2a，2b。内部电极7与外部电极3相电连接，内部电极8与外部电极4相电连接。

外部电极3，4呈截面コ字状，横跨素体2的端面2a，2b和在层叠方向上相对的一对主面2c，2d的两个面而形成。即，外部电极3，4未形成于侧面2e，2f，而成为コ字型的三面电极。外部电极3，4通过将电极层形成于素体2的外面并进一步施以电镀而形成。对于电镀来说，可以使用Ni、Sn等。关于外部电极3，4的具体的结构，用以下的电子部件1的制造方法进行说明。

接着，参照图3～图6，对本发明的实施方式所涉及的电子部件1的制造方法进行说明。图3是表示电子部件的制造方法的流程图。

如图3所示，电子部件1的制造工序从层叠体形成工序S1起开始工序。在该层叠体形成工序S1中，进行以下的处理。即，在形成了成为介电体层6的陶瓷生片之后，用导电性膏体将内部电极7，8的图案印刷于该陶瓷生片上，通过干燥从而形成电极图案。重叠多枚如上所述形成了电极图案的陶瓷生片，如图4(a)所示，形成陶瓷生片的层叠体10。

在层叠体形成工序S1之后，进行第一电极层形成工序S2。第一电极层形成工序S2是通过用丝网网眼(没有图示)覆盖层叠体10的表面10a以及背面10b并进行丝网印刷从而将导电膏体赋予相当于素体2的主面2c，2d的表面10a以及背面10b而形成第一电极膏体层11的工序。具体来说，如图4(a)所示，在表面10a以及背面10b上，分别将第一电极膏体层11形成于对应于内部电极7，8的端部的规定位置。该第一电极膏体层11的形成位置相当于素体2的主面2c，2d的端面2a，2b侧。导电性膏体含有金属颗粒和作为层叠体10即素体2的主成分的陶瓷(同种材料)，金属颗粒配合于作为构成电子部件1的素体2的材料的玻璃类材料或介电体材料等的烧结性而从Ni、Cu、Ag等中选择。陶瓷的含有量例如为5～100php左右。还有，在第一电极层形成工序S2中，除了丝网印刷之外，也可以由凹版印刷形成第一电极膏体层11。然后，在形成第一电极膏体层11之后，通过以分别成为素体2的大小的芯片的方式切断层叠体10，从而获得形成了第一电极膏体层11的芯片(素体2的未烧结体)。

在第一电极层形成工序S2之后，进行烧成工序S3。在烧成工序S3中，同时烧成芯片和第一电极膏体层11。具体来说，在烧成工序S3中，例如以1200～1300℃同时烧成芯片和第一电极膏体层11。由此，芯片被烧结而获得素体2，并且第一电极膏体层11被烧结而形成第一电极层11a。之后，将水、多个素体2以及研磨用的介质投入到由聚乙烯等的材料构成的密闭旋转瓶内，使该密闭旋转瓶旋转，从而进行滚筒研磨。此时，在第一电极层11a与素体2之间形成后面所述的缝隙S。根据以上所述，如图4(b)所示，在素体2的主面2c，2d的端面2a，2b侧，形成在角部分上具有规定的曲率半径(R)的第一电极层11a。

在烧成工序S3之后，进行第二电极层形成工序S4。第二电极层形成工序S4是以与内部电极7，8相连接的方式覆盖端面2a，2b并且以覆盖第一电极层11a的端面2a，2b侧的边缘部11e的方式形成金属薄膜的第二电极层12的工序。具体来说，如图5(a)所示，在第二电极层形成工序S4中，通过由溅射而在素体2的端面2a，2b的整个面、第一电极层11a的端面2a，2b侧的边缘部11e即对应于素体2的角部分9的位置上进行成膜，从而形成第二电极层12。第二电极层12用由例如Ti、Cr、Ni、Cu、Ag或者这些金属的合金构成的膜形成。而且，第二电极层12可以将这些金属中的一层的膜或者由Ni/Cr合金目标物形成的溅射膜等作为第二电极层12上的下层膜，从而由该下层膜以及形成于下层膜的表面的由Cu溅射膜等构成的上层膜的组合那样的二层的膜形成，也可以进一步由三层以上的膜形成。另外，第二电极层12以嵌入到在包含素体2的角部分9的主面2c，2d与第一电极层11a的端面2a，2b侧的边缘部11e之间形成的缝隙S(参照图6)中的方式形成。

一边参照图6一边对缝隙S进行说明。图6是放大表示电子部件的主要部位(角部分)的图。如图6所示，缝隙S形成于第一电极层11a的边缘部11e与素体2的主面2c，2d的端面2a侧之间。该缝隙S通过包含于第一电极层11a的陶瓷伴随着滚筒研磨的处理发生脱落而在表面形成空孔部H从而形成。

对缝隙S的形成过程进行详细的说明。首先，在形成有第一电极膏体层11的芯片的烧结时，对第一电极层11a也同时进行烧结。此时，在烧结第一电极层11a的过程中，第一电极层11a中的同种材料(陶瓷)多数被推向第一电极层11a的表面侧，并在该表面析出。与此同时，在第一电极层11a与素体2相接触的面上，也引起素体2与同种材料的烧结。如果对其进行滚筒研磨处理，那么在第一电极层11a表面上析出的同种材料发生脱落，从而在表面上形成空孔部H。这在素体2的角部上非常缓慢地进展。在第一电极层11a的与素体2不接触的表面(外表面)上，所形成的空孔部H进一步被研磨而成为比较平缓的面，而在素体2的角部分9上，在第一电极层11a与素体2的界面，进行由分别研磨而产生的缝隙S的部分性地形成和在露出于缝隙S的新的第一电极层11a表面上空孔部H的形成。在此，缝隙S并不是遍及第一电极层11a与素体2的边界面部分的全周而形成，第一电极层11a与素体2的紧密附着部分与缝隙S混合存在。

第二电极层12以埋入上述的缝隙S的方式形成。即，第二电极层12以夹持第一电极层11a的边缘部11e的方式覆盖端面2a，2b以及第一电极层11a上并且形成于缝隙S。缝隙S上的第一电极层11a的表面即与素体2相对的第一电极层11a的内表面由空孔部H而成为凹凸状。第二电极层12以嵌入到成为凹凸状的第一电极层11a的表面(粗糙面化了的表面)的方式形成，与第一电极层11a紧密附着地接合。

在第二电极层形成工序S4之后，进行电镀工序S5。如图5(b)所示，电镀工序S5是按Ni镀层13以及Sn镀层14的顺序将Ni镀层13以及Sn镀层14形成于第一电极层11a以及第二电极层12的表面上的工序。具体来说，在该电镀工序S5中，在使素体2浸渍于滚筒内的电镀液之后，通过旋转滚筒，将Ni镀层13以及Sn镀层14分别形成于第一电极层11a以及第二电极层12的表面上。由以上所述，结束图3所表示的工序，从而可以获得电子部件1。

接着，对用上述的制造方法制造的电子部件1中的外部电极3的组成分布进行说明。图7是表示电子部件的截面的照片，图8以及图9是表示外部电极的组成分布的图。具体来说，图8以及图9表示在由图7所例示的电子部件中的沿着箭头方向的组成分布。外部电极3，4的组成分布由EDS(Energy Dispersive x-ray Spectroscopy：能量分散型X射线分析)检测。EDS是检测在以电子束等扫描物体的时候所产生的特性X射线，并根据从X射线获得的能量的分布来检测物体的构成物质(元素)的分析方法。

例如，在第二电极层12由1层Cr溅射膜形成的情况下，如图8所示，EDS的结果在外部电极3上从素体2侧开始按Cr、Ni、Cr的顺序出现强的线强度。即，在外部电极3上，能够确认从素体2侧开始按第二电极层12(Cr溅射膜)、第一电极层11a(Ni)、第二电极层12(Cr溅射膜)的顺序形成。即，第二电极层12嵌入到素体2与第一电极层11a的缝隙S而形成，并且覆盖第一电极层11a的端面2a侧的边缘部11e(素体2的角部分9)。关于外部电极4，也成为同样的结构。

另外，在第二电极层12由Ti溅射膜以及Cu溅射膜的2层形成的情况下，如图9所示，EDS的结果在外部电极3上从素体2侧开始按Ti、Cu、Ni、Ti、Cu的顺序出现强的线强度。即，在外部电极3上，能够确认从素体2侧开始按第二电极层12(Ti溅射膜、Cu溅射膜)、第一电极层11a(Ni)、第二电极层12(Ti溅射膜、Cu溅射膜)的顺序形成。即，第二电极层12嵌入到素体2与第一电极层11a的缝隙S而形成，并且覆盖第一电极层11a的端面2a侧的边缘部11e(素体2的角部分9)。关于外部电极4，也成为同样的结构。

如以上所说明的那样，在本实施方式所涉及的电子部件1中，由含有作为素体2的主成分的陶瓷并且与素体2同时烧成而形成的第一电极层11a以及金属薄膜的第二电极层12，形成コ字型的外部电极3，4。如以上所述，因为第一电极层11a含有素体2的主成分而且与素体2同时烧成，所以确保了素体2与第一电极层11a的接合强度并且通过形成于主面2c，2d而能够防止电子部件1的安装时的不良状况。另外，由金属薄膜的第二电极层12，能够防止电镀液等从素体2的角部分9浸入，并且由于谋求了小型化而使电子部件1的狭窄邻接配置成为可能。

而且，第一电极层11a在边缘部11e与素体2之间形成缝隙S，第二电极层12以夹持第一电极层11a的边缘部11e的方式覆盖端面2，2b以及第一电极层11a上并且形成于缝隙S。由此，确保了与素体2的接合强度的第一电极层11a和第二电极层12被牢固地接合，所以能够防止作为金属薄膜的第二电极层12从素体2上剥离。如以上所述，在本发明的电子部件1中，能够维持安装性且能够防止外部电极3，4从素体2上剥离。

另外，在素体2的角部分9，因为从素体2侧开始按金属薄膜的第二电极层12、第一电极层11a、第二电极层12的顺序形成有多层，所以在形成Ni电镀层13以及Sn电镀层14的时候，能够进一步防止电镀液从角部分9浸入，并能够谋求可靠性的提高。另外，能够提高对应于素体2的角部分9的外部电极3，4的强度。

另外，通过制成用溅射形成了第二电极层12的致密的金属薄膜，从而能够制得与内部电极7，8的连接良好的产品，并能够谋求电气特性的提高。

另外，对于以往的电子部件来说，存在具有成为大致长方体的素体且在端面、一对主面以及一对侧面的5个面上形成有外部电极的电子部件。在这样的结构的情况下，因为在对基板进行安装时，焊锡围绕进入到形成于电子部件的侧面的外部电极上，所以再回流焊接时的自动校准性变差。由此，如果高密度地安装电子部件，那么会有产生安装位置的偏差和芯片竖立等的安装不良的问题。

相对于此，在本实施方式的电子部件1中，因为外部电极3，4成为形成于素体2的端面2a，2b以及主面2c，2d的3面电极，所以在对基板进行安装时不会发生焊锡围绕进入到侧面的现象。因此，能够确保自动校准性，即使在按照芯片的外形尺寸例如以100μm程度的间隔高密度地安装电子部件1的情况下，也能够防止安装位置的偏差和芯片竖立等的安装不良。

另外，形成于第一电极层11a的内表面的空孔部H因为成为凹凸状，所以通过第二电极层12嵌入到第一电极层11a的空孔部H，从而能够紧密接合第一电极层11a和第二电极层12。如以上所述，因为第二电极层12紧密接合于牢固地接合于素体2的第一电极层11a，所以能够进一步防止第二电极层12从素体2上剥离。

本发明并不限定于上述实施方式。例如，在上述实施方式中，外部电极3，4横跨端面2a，2b与一对主面2c，2d的3个面而形成，但是，例如也可以横跨端面2a，2b与一个主面2c的2个面而形成。具体来说，如图10所示，在电子部件1A上，外部电极3A，4A呈截面L字状，并横跨端面2a，2b与一个主面2d(单面)的2个面而形成。

另外，在上述实施方式中，第一电极层11a的边缘部11e被形成于素体2的角部分9的位置，但是，第一电极层11a的边缘部11e也可以不一定形成于素体2的包含边缘部11e的位置，只要是在与素体2的主面2c，2d或者侧面2e，2f之间形成缝隙S的结构即可。

Claims (5)

1.一种电子部件，其特征在于，

具备：

素体，具有互相相对的一对端面以及连结所述端面彼此的四个侧面并且配置有露出于所述端面的内部电极；以及

外部电极，形成于所述素体的所述端面侧，

所述外部电极包括含有所述素体的主成分的第一电极层和由金属薄膜构成的第二电极层，

所述第一电极层与所述素体同时烧成而形成于所述侧面的至少一面的所述端面侧，并且在其边缘部与所述素体之间形成缝隙，

所述第二电极层以夹持所述第一电极层的所述边缘部的方式覆盖所述端面以及所述第一电极层上，并且形成于所述缝隙。

2.如权利要求1所述的电子部件，其特征在于，

所述第二电极层在对应于所述素体的所述端面与所述侧面之间的角部分的位置上，以覆盖所述第一电极层的方式形成。

3.如权利要求1或者2所述的电子部件，其特征在于，

所述缝隙包含所述角部分而形成。

4.一种电子部件的制造方法，其特征在于，

所述电子部件具备：

素体，具有互相相对的一对端面以及连结所述端面彼此的四个侧面并且配置有露出于所述端面的内部电极；以及

外部电极，形成于所述素体的所述端面侧，

所述制造方法具有：

第一电极层形成工序，形成含有所述素体的主成分的第一电极层；以及

第二电极层形成工序，形成由金属薄膜构成的第二电极层，

在所述第一电极层形成工序中，在与所述素体同时烧成而将所述第一电极层形成于所述侧面的至少一面的所述端面侧之后，在所述第一电极层的边缘部与所述素体之间形成缝隙，

在所述第二电极层形成工序中，以夹持所述第一电极层的所述边缘部的方式覆盖所述端面以及所述第一电极层上并且将所述第二电极层形成于所述缝隙。

5.如权利要求4所述的电子部件的制造方法，其特征在于，

在所述第一电极层形成工序中，将含有所述素体的主成分的导电性膏体赋予所述素体的侧面的至少一面的所述端面侧，从而形成第一电极膏体层，在同时烧成所述素体和所述第一电极膏体层而形成所述第一电极层之后，由滚筒研磨在所述素体与所述第一电极层之间形成所述缝隙并在与所述素体相对的所述第一电极层的表面的一部分上形成空孔部。

Images