CN101587775B - 层叠陶瓷电容器及其制造方法 - Google Patents

层叠陶瓷电容器及其制造方法 Download PDF

Info

Publication number
CN101587775B
CN101587775B CN2009101410623A CN200910141062A CN101587775B CN 101587775 B CN101587775 B CN 101587775B CN 2009101410623 A CN2009101410623 A CN 2009101410623A CN 200910141062 A CN200910141062 A CN 200910141062A CN 101587775 B CN101587775 B CN 101587775B
Authority
CN
China
Prior art keywords
ceramic capacitor
external terminal
plated film
laminated ceramic
base coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101410623A
Other languages
English (en)
Other versions
CN101587775A (zh
Inventor
川崎健一
竹内俊介
元木章博
小川诚
岩永俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101587775A publication Critical patent/CN101587775A/zh
Application granted granted Critical
Publication of CN101587775B publication Critical patent/CN101587775B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种层叠陶瓷电容器及其制造方法，该层叠陶瓷电容器是一种具有在电子部件主体的外表面上通过直接镀覆形成的外部端子电极的层叠陶瓷电容器，其能够通过热处理更有效地排出内部的水分等且不易导致特性的降低、耐用性强。外部端子电极(1、2)构成为包括按照与内部导体(内部电极)(41、42)的露出部连接的方式在电子部件主体的外表面上通过直接镀覆形成的基底镀膜(1a、2a)，并使构成基底镀膜(1a、2a)的金属粒子的平均粒径在0.5μm以下。外部端子电极构成为具有在基底镀膜上形成的一层以上的上层镀膜(1b(2b)、1c(2c))。构成上层镀膜的金属粒子的平均粒径为0.5μm以下。构成基底镀膜的金属粒子为Cu粒子。

Description

层叠陶瓷电容器及其制造方法
技术领域
本发明涉及一种层叠陶瓷电容器及其制造方法，具体而言，涉及一种与内部导体连接的外部端子电极通过在陶瓷电容器主体的外表面上直接实施镀覆工序而形成的层叠陶瓷电容器及其制造方法。 
背景技术
近年来，移动电话、笔记本电脑、数码相机、数字音频设备等小型便携式电子设备的市场正在扩大。这些便携式电子设备中，在推进小型化的同时还推进高性能化。这些便携式电子设备中搭载有多个层叠陶瓷电子部件，对这些层叠陶瓷电子部件也要求小型化、高性能化，例如，对层叠陶瓷电容器要求小型化、大电容化。 
作为使层叠陶瓷电子部件小型化、大电容化的有效方法有使陶瓷层薄片化的方法，最近，陶瓷层的厚度在3μm以下的电容器已被应用。而且，现在要求进一步薄层化，但是陶瓷层越薄层化就越容易产生内部电极之间的短路，因此存在很难确保品质的问题。 
作为其它有效方法有扩大内部电极的有效面积的方法。但是，在量产层叠陶瓷电容器时，考虑到陶瓷生片的层叠偏差、切除偏差，需要将内部电极与陶瓷素体侧面之间的侧面盈余、内部电极与陶瓷素体端面之间的端面盈余确保在一定程度。因此，在扩大内部电极的有效面积时，为了确保规定的盈余，需要扩大陶瓷层的面积。但是，在既定的产品尺寸规格内扩大陶瓷层的面积是有限的，而且外部端子电极的厚度会阻碍扩大陶瓷层的面积。 
以往，层叠陶瓷电容器的外部端子电极是通过在陶瓷素体端部涂敷导电性糊剂并烧结而形成的。作为导电性糊剂的涂敷方法，主流是在糊剂槽中浸渍陶瓷素体端部后捞出的方法，但是在该方法中，受导电性糊剂的粘性的影响，陶瓷素体端面中央部上容易附着较厚的导电性糊剂。因此，外 部端子电极局部变厚(具体而言超过30μm)，这会相应程度地减小陶瓷层的面积。 
接受这些经验，提出了通过直接镀覆来形成外部端子电极的方法。根据该方法，以陶瓷素体端面的内部电极的露出部为核心析出镀膜，且通过镀膜的生长，相邻的内部电极的露出部彼此连接。而且，与以往的利用导电性糊剂的方法相比，通过该方法能够形成薄且平坦的电极膜(参照专利文献1)。 
【专利文献1】：国际公开第2007/049456号公报 
但是，通过在电子部件主体(陶瓷素体)的外表面上直接镀覆而形成外部端子电极时，构成成为外部端子电极的镀膜的金属粒子的平均粒径例如若大至1μm以上，则在粒子边界上形成的间隙(排出水分等的路径)数目就会变少，即使在以排出、除去电子设备主体内部的水分、氢分子、氢离子等为目的进行热处理时，这些也很容易残留在电子部件主体内部，且随着使用时间的流逝会存在绝缘电阻值等特性降低等导致可靠性下降的问题。 
发明内容
本发明为了解决上述课题而实现，目的在于提供一种具有在陶瓷电容器主体的外表面上通过直接镀覆而形成的外部端子电极的层叠陶瓷电容器、即不易导致特性的下降且耐用性优异的层叠陶瓷电容器及其制造方法。 
为了解决上述课题，本发明的层叠陶瓷电容器的特征在于，具备：陶瓷电容器主体，其层叠多个电介质层而形成；内部导体，其形成在所述陶瓷电容器主体的内部，并且在所述陶瓷电容器主体的外表面具有露出部；和外部端子电极，其在所述陶瓷电容器主体的外表面上形成为与所述内部导体导通且覆盖所述内部导体的所述露出部；所述外部端子电极包括基底镀膜，该基底镀膜按照覆盖所述内部导体的所述露出部的方式在所述陶瓷电容器主体的外表面上通过直接镀覆而形成，构成所述基底镀膜的金属粒子的平均粒径在0.5μm以下。 
所述外部端子电极的特征在于还包括形成在所述基底镀膜上的一层以上的上层镀膜。 
另外，构成所述上层镀膜的金属粒子的平均粒径优选在0.5μm以下。 
另外，构成所述上层镀膜的金属粒子的平均粒径优选在构成所述基底镀膜的金属粒子的平均粒径以下。 
另外，希望构成所述基底镀膜的金属粒子是Cu粒子。 
另外，在本发明的层叠陶瓷电容器的制造方法中，所述层叠陶瓷电容器具备：陶瓷电容器主体，其层叠多个电介质层而形成；内部导体，其形成在所述陶瓷电容器主体的内部，并且具有一部分露出在所述陶瓷电容器主体的外表面的露出部；和外部端子电极，其在所述陶瓷电容器主体的外表面上形成为与所述内部导体导通且覆盖所述内部导体的所述露出部；该层叠陶瓷电容器的制造方法的特征在于：在所述陶瓷电容器主体上形成所述外部端子电极的工序包括：在所述陶瓷电容器主体的外表面上按照覆盖所述内部导体的所述露出部的方式通过直接镀覆形成金属粒子的平均粒径为0.5μm以下的基底镀膜的工序，并且在形成所述基底镀膜后的阶段包括对所述陶瓷电容器主体实施热处理的工序。 
另外，所述热处理工序的温度优选为150～500℃。 
(发明效果) 
由于层叠陶瓷电容器具备：陶瓷电容器主体，其层叠多个电介质层而形成；内部导体，其形成在陶瓷电容器主体的内部，并且在陶瓷电容器主体的外表面具有露出部；和外部端子电极，其在陶瓷电容器主体的外表面上形成为与内部导体导通且覆盖内部导体的露出部；外部端子电极包括基底镀膜，该基底镀膜按照覆盖内部导体的露出部的方式在陶瓷电容器主体的外表面上通过直接镀覆而形成，并且，构成基底镀膜的金属粒子的平均粒径在0.5μm以下，因此，之后通过进行热处理能更有效地排出、去除陶瓷电容器主体内的水分、氢分子、氢离子等，能够得到可靠性高的层叠陶瓷电容器。 
即，若构成基底镀膜的金属粒子的平均粒径超过0.5μm，则向外部排出陶瓷电容器主体内的水分等的路径会变少，即使进行热处理之后也很难去除水分等，而若构成基底镀膜的金属粒子的平均粒径为0.5μm时，能够确保水分等的排出路径，且能够更有效地向外部排出陶瓷电容器主体内部的水分等。 
另外，在形成基底镀膜时可以适用以下方法：对陶瓷电容器主体的表 面实施平均粒径在0.5μm以下的底层镀膜之后，在其上面形成金属粒子的平均粒径在0.5μm以下的加厚镀膜的方法；在陶瓷电容器主体的表面上形成金属粒子的平均粒径在0.5μm以下的底层镀膜后将其直接作为基底镀膜的方法；或者，在对陶瓷电容器主体的表面进行了前期处理之后，直接按照金属粒子的平均粒径在0.5μm以下的方式形成加厚镀膜的方法等。其中，对基底镀膜的形成方法或膜结构等没有特别的限制。 
另外，在基底镀膜上还具备一层以上的上层镀膜的结构中，通过适当选择上层镀膜的种类来与基底镀膜组合，能够确保水分等的易除去性，并且能够对外部端子电极赋予焊料润湿性和焊料屏障功能等特性，进而能够获得特性良好的层叠陶瓷电容器。 
另外，通常，根据安装方式选择适当的金属材料作为构成上层镀膜的最外层的镀膜的构成材料。例如，在层叠陶瓷电容器为焊料安装的部件时能使用Sn，为引线接合安装部件时能使用Au，为基板嵌入用途的部件时能使用Cu等。 
另外，由于本发明的层叠陶瓷电容器的制造方法在陶瓷电容器主体上形成外部端子电极的工序中，在陶瓷电容器主体的外表面上，按照覆盖内部导体的露出部的方式通过直接镀覆而形成金属粒子的平均粒径在0.5μm以下的基底镀膜，因此与平均粒径超过0.5μm时相比，能够充分确保粒子边界处形成的间隙，即水分等的排出路径，结果能够提高层叠陶瓷电容器的耐湿可靠性。 
另外，优选使构成上层镀膜的金属粒子的平均粒径在构成基底镀膜的金属粒子的平均粒径以下，这是因为在从电容器主体内部去除水分等时，随着从基底镀膜朝向上层镀膜而蒸发的驱动力会降低，但是通过减小上层镀膜的金属粒子能够增加排出水分等的路径，从而能够促进水分等的去除。 
另外，在上层镀膜由多个镀膜构成时，优选按照越往上层金属粒子越小的方式形成各镀膜。 
另外，本发明中，构成基底镀膜的金属粒子优选为Cu粒子，这是因为由Cu粒子构成时具有成膜性良好(易延展)、耐氧化性优异、与内部电极的接合性良好(特别是与Ni之间的扩散良好)、致密性高(再结晶 温度低)等优点。 
另外，由于本发明的层叠陶瓷电容器的制造方法，在陶瓷电容器主体上形成外部端子电极的工序中，在陶瓷电容器主体的外表面上按照覆盖内部导体的露出部的方式，通过直接镀覆形成金属粒子的平均粒径在0.5μm以下的基底镀膜，因此能够增加形成在粒子边界处的水分等的排出路径，能够更有效地排出陶瓷电容器主体内部的水分等，能够高效地制造可靠性高的层叠陶瓷电容器。 
另外，通过使热处理工序中的温度为150～500℃，能够更有效地排出陶瓷电容器主体内的水分等，能够使本发明更具有实际效果。 
附图说明
图1是表示本发明的实施方式1的层叠电子部件(层叠陶瓷电容器)的外观结构的立体图。 
图2是图1的A-A线剖视图。 
图3是说明本发明的实施方式1的层叠陶瓷电容器的内部电极图案的图。 
图4是放大表示本发明的第1实施方式的层叠陶瓷电容器的主要部分结构的图。 
图5是放大表示本发明的实施方式2的层叠陶瓷电容器的主要部分结构的图。 
图6是放大表示本发明的实施方式3的层叠陶瓷电容器的结构的剖视图。 
图7是表示本发明的实施方式4的阵列型层叠陶瓷电容器(电容器阵列)的外观结构的立体图。 
图8是说明本发明的实施方式4的阵列型层叠陶瓷电容器的多个内部电极的配设图案的图。 
图9是表示本发明的实施方式5的多端子型的低ESL型层叠陶瓷电容器的图。 
图中：1-第1外部端子电极；2-第2外部端子电极；1a、2a-基底镀膜；1b、2b-上层第1镀膜；1c、2c-上层第2镀膜；10-电容器主体； 10A-电容器阵列主体；11-第1主面；12-第2主面；13-第1表面导体；14-第2表面导体；21-第1侧面；22-第2侧面；31-第1端面；32-第2端面；41-第1内部电极；42-第2内部电极；41a、41b、41c、41d-第1内部电极的延伸部；42a、42b、42c、42d-第2内部电极的延伸部；50-电介质层；101-第1外部端子电极；102-第2外部端子电极；141a、141b、141c、141d-第1内部电极；142a、142b、142c、142d-第2内部电极；C1、C2、C3、C4-电容器部；D-虚设内部电极；D1-第1虚设内部电极；D2-第2虚设内部电极。 
具体实施方式
以下所述为本发明的实施方式，对本发明的特征点将进行更详细的说明。 
(实施方式1) 
在该实施方式1中，作为层叠电子部件，将以具有由1层Cu镀膜层形成的一对外部端子电极的2端子型层叠陶瓷电容器为例进行说明。 
图1是表示本发明的实施方式1的层叠陶瓷电容器的外观结构的立体图，图2是图1的A-A线剖视图，图3是说明该层叠陶瓷电容器的内部电极图案的图，图4是放大表示外部端子电极与内部电极的连接部分等的主要部分的图。 
该层叠陶瓷电容器包括具有互相对置的第1主面11及第2主面12、互相对置的第1侧面21及第2侧面22、互相对置的第1端面31及第2端面32的长方体形状的电容器主体10，电容器主体10具有层叠的多个电介质层50。 
而且，第1端面31上形成有第1外部端子电极1，第2端面32上形成有第2外部端子电极2。第1外部端子电极1与第2外部端子电极2之间电绝缘。 
另外，第1主面11及第2主面12上形成有第1表面导体13及第2表面导体14，第1表面导体13辅助第1外部端子电极11的弯折部分，第2表面导体14辅助第2外部端子电极12的弯折部分。第1、第2表面导体13、14还形成在第1、第2侧面21、22上。在无需变长第1、第2外 部端子电极11、12的弯折部分时没有必要形成第1、第2表面导体13、14。 
另外，如图2所示，在电容器主体10的内部，隔着电介质层50以互相对置的方式配置有第1内部电极41及第2内部电极42。如图3所示，第1内部电极41延伸至第1端面31与第1外部端子电极1电连接。第2内部电极42延伸至第2端面32与第2外部端子电极2电连接。 
如图4所示，第1外部端子电极1(第2外部端子电极2)具有：由Cu镀膜形成的基底镀膜1a(2a)、以及构成上层镀膜的由Ni镀膜形成的上层第1镀膜1b(2b)和由Sn镀膜形成的上层第2镀膜1c(2c)。 
另外，图4表示了在电容器主体10的第1端面31上形成的第1外部端子电极1与第1内部电极41之间的连接部分等的主要部分，但是第2外部端子电极2(参照图1、2)与第2内部电极42之间的连接部分是与图4左右对称的，因此用括弧表示了构成第2外部端子电极2的基底镀膜2a、上层第1镀膜2b、上层第2镀膜2c、第2内部电极42等。 
如图4所示，该实施方式1的层叠陶瓷电容器的外部端子电极1(2)具有由基底镀膜1a(2a)、上层第1镀膜1b(2b)、上层第2镀膜1c(2c)构成的3层结构。 
而且，构成所述基底镀膜1a(2a)、上层第1镀膜1b(2b)、上层第2镀膜1c(2c)的金属粒子的平均粒径在0.5μm以下。 
在该实施方式1中，基底镀膜1a(2a)由直接形成在电容器主体10的端面31(32)上的Cu底层(strike)镀膜与在其上面形成的Cu加厚镀膜形成。但是，基底镀膜1a(2a)也可以只由Cu底层镀膜形成，而且，也可以只由直接形成在不具有Cu底层镀膜的电容器主体10的端面上的Cu加厚镀膜形成。但是，无论在哪一种情况下，在构成基底镀膜1a(2a)的镀膜中，若存在Cu粒子的平均粒径超过0.5μm的镀膜就会导致该镀膜中的水分等经过的路径变少、水分等排出变得困难，因此需要将构成基底镀膜1a(2a)的各镀膜(Cu底层镀膜、Cu加厚镀膜)的Cu粒子的平均粒径设置在0.5μm以下。 
另外，上述设置也对上层第1镀膜1b(2b)及上层第2镀膜1c(2c)适用，对于构成上层镀膜的各镀膜，也需要将构成各镀膜的金属粒子的平 均粒径设置在0.5μm以下。 
另外，基底镀膜及上层镀膜优选是由例如从Cu、Ni、Sn、Pb、Au、Ag、Pd、Bi、Zn所形成的组中选择的一种金属或者包括该金属的合金的镀膜形成。 
在该实施方式1的层叠陶瓷电容器中，由Cu镀膜形成的基底镀膜1a(2a)起到促进水分等向外部排出的作用。 
另外，由Ni镀膜形成的上层第1镀膜1b(2b)起到焊料屏障的作用。 
而且，由Sn镀膜形成的上层第2镀膜1c(2c)起到保证焊料润湿性的作用。 
在本发明中，根据安装方式选择适当的金属材料作为构成上层镀膜的最外层的镀膜(在实施方式1中是上层第2镀膜1c(2c))的构成材料。例如，在产品(这里是层叠陶瓷电容器)为引线接合安装的部件时可以使用Au，产品为基板嵌入用途的部件时可以使用Cu等。 
对于构成该层叠陶瓷电容器的电介质层、作为内部导体的第1及第2内部电极、外部端子电极的构成材料或厚度等的优选条件将在下面进行说明。 
(电介质层) 
作为构成电介质层的材料，例如，可以使用以BaTiO3、CaTiO3、SrTiO3、CaZrO3等为主成分形成的电介质陶瓷。另外，也可以使用在这些主成分中添加了Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等配合剂的材料。 
另外，烧结后的电介质层的厚度优选为1～10μm。 
(内部电极) 
作为构成内部电极的材料，例如，可以使用Ni、Cu、Ag、Pd、Ag-Pd合金、Au等。 
烧结后的内部电极的厚度优选为0.5～2μm。 
(外部端子电极) 
构成外部端子电极的基底镀膜优选是由例如从Cu、Ni、Sn、Pb、Au、Ag、Pd、Bi、Zn所形成的组中选择的一种金属或者包括该金属的合金形成的镀膜。 
基底镀膜的厚度优选为1～10μm。 
另外，根据安装方式选择适当的金属材料作为构成外部端子电极的上层镀膜的构成材料。 
例如，在为焊料安装的层叠陶瓷电子部件时，使用能够形成起到焊料屏障作用的镀膜的材料(例如Ni)或能够形成焊料润湿性优异的镀膜的材料(例如Sn)等。 
另外，在层叠电子部件例如为引线接合安装的部件时使用Au，例如为基板嵌入用途的部件时使用Cu等。 
下面，对该实施方式1的层叠陶瓷电容器的制造方法进行说明。 
(1)首先，准备陶瓷生片和内部电极用导电性糊剂。陶瓷生片或导电性糊剂中包含粘合剂和溶剂，能够适当选择并使用公知的有机粘合剂或有机溶剂。 
(2)然后，在陶瓷生片上，例如通过丝网印刷等以规定的图案印刷导电性糊剂并形成内部电极图案。 
(3)为了得到印刷了内部电极图案的陶瓷生片按规定张数层叠并在其上下按规定张数层叠未印刷内部电极图案或内部导体图案等的外层用陶瓷生片而形成的母层叠体，按规定顺序层叠各陶瓷生片来制造母层叠体。根据需要，通过等静压制等方法将母层叠体在层叠方向上进行压接。 
(4)其次，将未烧结的母层叠体截成规定尺寸，并截出未烧结的电容器主体。 
(5)然后，对截出的未烧结的电容器主体进行烧结。烧结温度也由构成陶瓷生片的陶瓷的种类或内部电极的构成材料而定，但是通常优选在900～1300℃下烧结。 
(6)根据需要，实施滚筒抛光等研磨处理，进行内部电极的露出部的成形处理。此时，同时进行倒角处理使电容器主体的棱部或角部圆滑。另外，根据需要，实施疏水处理，进行用于防止从内部电极露出部与电介质层之间的间隙流入镀覆液的前期处理。 
(7)如图4所示，对电容器主体实施镀覆处理，使第1、第2内部电极41、42的露出部上析出金属粒子来形成基底镀膜1a、2a。 
另外，形成第1、第2表面导体13、14(参照图2)时，可以预先在 最外层的陶瓷生片上印刷表面导体图案之后与陶瓷素体同时烧结，另外，也可以在烧结后的陶瓷素体的主面上印刷表面导体之后烧结。 
形成基底镀膜1a、2a时，在电容器主体10的端面上直接形成Cu底层镀膜，并通过在该镀膜上由Cu电镀来实施Cu加厚镀覆而形成基底镀膜1a、2a。另外，此时，使作为基底镀膜1a、2a的主体的Cu加厚镀膜的Cu粒子的平均粒径在0.5μm以下。 
另外，这里，在形成Cu底层镀膜之后通过在该镀膜上实施Cu加厚镀覆形成了基底镀膜1a、2a，但是根据情况，也可以不形成Cu底层镀膜而在电容器主体的端面上进行Cu加厚镀覆来形成基底镀膜。 
如该实施方式1所示，通过使构成基底镀膜(Cu加厚镀膜)的Cu粒子的平均粒径为0.5μm以下，能够促进电容器主体内的水分等向外部的排出。 
另外，为了充分确保电容器主体内的水分等向外部的排出路径，需要使构成上述Cu底层镀膜及Cu加厚镀膜的Cu粒子的平均粒径为0.5μm以下。 
(8)而后，进一步进行Ni电镀、Sn电镀，在基底镀膜1a(2a)上形成由Ni镀膜形成的上层第1镀膜1b(2b)和由Sn镀膜形成的上层第2镀膜1c(2c)。此时，对于上层第1镀膜1b(2b)和上层第2镀膜1c(2c)，也使构成这些镀膜的金属粒子的平均粒径为0.5μm以下，从而确保电容器主体内的水分等向外部的排出路径。 
(9)然后，在300℃、2hr的条件下对形成了外部端子电极的电容器主体进行热处理。此时，排出电子部件主体内部的水分等从而能够得到可靠性高的层叠陶瓷电容器。 
经过上述的工序，制造了如图1、图2所示的层叠陶瓷电容器。在上述制造方法中，作为用于形成外部端子电极的方法，可采用电镀法、非电镀法中的任何一者，但是，非电镀时，若要提高镀覆析出速度则需要用催化剂进行前期处理，工序变得复杂化，因此通常优选使用电镀。 
另外，作为镀覆方法，例如，优选采用将电容器主体放入桶中使其旋转同时进行镀覆的滚筒镀覆，但是也可以采用其它的方法。 
(实施方式2) 
图5是放大表示实施方式2的层叠陶瓷电容器的主要部分的图。该实施方式2的层叠陶瓷电容器除了第1(和第2)外部端子电极1(2)只由基底镀膜1a(2a)形成之外，各部分的结构或构成材料等均与上述实施方式1的层叠陶瓷电容器相同。 
另外，图5表示了在电容器主体10的第1端面31上形成的第1外部端子电极1与第1内部电极41之间的连接部分等的主要部分，但是第2外部端子电极2(参照图1、2)与第2内部电极42之间的连接部分是与图5左右对称的，因此用括弧表示了构成第2外部端子电极2的基底镀膜2a、第2内部电极42等。 
该实施方式2的层叠陶瓷电容器也能够通过基于上述实施方式1的层叠陶瓷电容器的制造方法的方法来制造。 
但是，在形成外部端子电极的工序中，不需要在基底镀膜上形成上层镀膜的工序。 
(实施方式3) 
图6是放大表示本发明的实施方式3的层叠陶瓷电容器的图。该实施方式3的层叠陶瓷电容器除了电容器主体10具有虚设内部电极D(D1、D2)之外，均与上述实施方式1的层叠陶瓷电容器的构成相同。图6中，附加了与图2相同的符号的部分是相同部分或相当部分。 
在该层叠陶瓷电容器中，作为虚设电极D，配设有延伸至第1端面31的第1虚设内部电极D1与延伸至第2端面32的第2虚设内部电极D2。另外，第1及第2虚设内部导体D1、D2与在电介质层50间配设的各内部电极41、42配设在同一平面上，并且，还配设在比形成有内部电极的区域更靠层叠方向外侧的未形成内部电极的外层部分。 
该实施方式3的层叠陶瓷电容器也能够通过基于上述实施方式1的层叠陶瓷电容器的制造方法的方法来制造。 
但是，制造该实施方式3的层叠陶瓷电容器时，作为陶瓷生片，根据需要，准备形成有内部电极图案与虚设内部电极图案的功能层部分用的陶瓷生片和只形成有虚设内部电极图案的外层部分用的陶瓷生片，并按规定 顺序层叠。另外，也可夹设未形成内部电极图案与虚设内部电极图案中的任何一个的陶瓷生片。 
(实施方式4) 
图7是表示本发明的实施方式4的阵列型层叠陶瓷电容器(电容器阵列)的图，图8是说明内部电极的配设图案的图。如图7所示，该实施方式4的阵列型层叠陶瓷电容器包括具有互相对置的第1主面11及第2主面12、互相对置的第1侧面21及第2侧面22、互相对置的第1端面31及第2端面32的长方体形状的电容器阵列主体10A。 
而且，电容器阵列主体10A的第1端面31上形成有多个第1外部端子电极101，第2端面32上形成有多个第2外部端子电极102。另外，第1外部端子电极101与第2外部端子电极102之间电绝缘。 
另外，如图8所示，在电容器阵列主体10A的内部，按照隔着电介质层50互相对置的方式配置有多个第1内部电极141a、141b、141c、141d以及多个第2内部电极142a、142b、142c、142d。即，若在同一平面上看，则第1内部电极141a、141b、141c、141d以及第2内部电极142a、142b、142c、142d沿电容器阵列主体10的纵长方向交替形成，若在层叠方向上看，则第1内部电极141与第2内部电极142按照隔着电介质层50对置的方式配设。而且，如图8所示，各第1内部电极141a、141b、141c、141d延伸至第1端面31并与第1外部端子电极101电连接，各第2内部电极142a、142b、142c、142d延伸至第2端面32并与第2外部端子电极102电连接。 
在该实施方式4的阵列型层叠陶瓷电容器中，沿电容器阵列主体10的纵长方向形成有通过各第1内部电极141与各第2内部电极142夹着电介质层50对置而形成的4个电容器部C1、C2、C3、C4。 
而且，在该实施方式4的阵列型层叠陶瓷电容器中，各外部端子电极与实施例1时构成同样的结构，具有基底镀膜和构成上层镀膜的由Ni镀膜形成的上层第1镀膜、由Sn镀膜形成的上层第2镀膜。 
该实施方式4的层叠陶瓷电容器(电容器阵列)也能够通过基于上述实施方式1的层叠陶瓷电容器的制造方法的方法来制造。但是，需要使用 配设了与内部电极的形状对应的内部电极图案的陶瓷生片、在电容器阵列主体的外表面上按照覆盖各内部电极的各露出部的方式形成外部端子电极等。 
(实施方式5) 
图9是表示本发明的实施方式5的多端子型的低ESL型层叠陶瓷电容器的内部电极图案的图。 
在该实施方式5的层叠陶瓷电容器中，第1内部电极41具有多个(在该实施方式5中为4个)延伸部41a、41b、41c、41d，第2内部电极42也具有多个(在该实施方式5中为4个)延伸部42a、42b、42c、42d。 
另外，分别在第1侧面21、第2侧面22，如图9所示，以相互啮合的状态配设有第1内部电极41的延伸部41a、41b、41c、41d和第2内部电极42的延伸部42a、42b、42c、42d，即，在俯视下看，呈如下状态： 
(a)第1内部电极41的一个延伸部41b位于第2内部电极42的延伸部42a、42b之间； 
(b)第1内部电极41的另一个延伸部41c位于第2内部电极42的延伸部42c、42d之间； 
(c)第2内部电极42的一个延伸部42a位于第1内部电极41的延伸部41a、41b之间； 
(d)第2内部电极42的另一个延伸部42d位于第1内部电极41的延伸部41c、41d之间。 
在该层叠陶瓷电容器中，虽然没有特别图示，但是外部端子电极也按照覆盖在电容器主体的侧面上露出的第1及第2内部电极的延伸部(露出部)的方式形成。 
在该实施方式5的层叠陶瓷电容器中，能够构成与上述实施方式1时相同的外部端子电极。另外，该层叠陶瓷电容器也能够通过基于上述实施方式1的层叠陶瓷电容器的制造方法的方法来制造。但是，需要使用配设了与内部电极的形状对应的内部电极图案的陶瓷生片、在电容器主体的侧面上按照覆盖各内部电极的各露出部的方式形成外部端子电极等。 
(实施例1) 
以下所述为本发明的实施例，将对本发明进行更具体的说明。 
通过基于上述实施方式1的层叠陶瓷电容器的制造方法的方法，制造了下述规格的层叠陶瓷电容器。 
1)尺寸： 
长度：L＝2.0mm， 
宽度：W＝1.25mm， 
高度：T＝1.25mm； 
2)电介质层的构成材料：钛酸钡系电介质陶瓷； 
3)内部电极的构成材料：主成分为Ni； 
4)层叠数：416层(电介质层的厚度：1.9μm)； 
5)额定电压：6.3V； 
6)静电电容：10μF。 
但是，对于外部端子电极，如以下说明，在电容器主体上进行直接镀覆来形成了具有以下基底镀膜的外部端子电极。 
(外部端子电极的构成) 
(a)基底镀膜 
具有Cu底层镀膜和在其上通过Cu电镀而形成的Cu加厚镀膜。基底镀膜的目标厚度为10μm。 
以下，将对外部端子电极形成条件进行详细说明。 
(镀覆浴) 
(1)用于基底镀膜的形成的镀覆浴 
(a)在形成构成基底镀膜的Cu底层镀膜时，使用了以下条件的镀覆浴。 
焦磷酸铜：14g/L； 
焦磷酸：  120g/L； 
草酸钾：  10g/L； 
粒径控制剂(铵系添加剂)：适量(参照表1)； 
pH：      8.5； 
温度：    25℃。 
然后，为了控制构成Cu底层镀膜的金属粒子(Cu粒子)的粒径，在如表1的条件1～5所示的范围内改变铵系添加剂，在如表1所示的范围内改变构成Cu底层镀膜的Cu粒子的平均粒径。 
【表1】 
  条件   粒径控制剂的添加量  (ml/L)   构成Cu底层镀膜的Cu粒子的  平均粒径(μm)
  1   2.6   0.3
  2   2.4   0.4
  3   2.2   0.5
  4   2.0   0.6
  5   1.8   0.7
(b)另外，在形成构成基底镀膜的Cu加厚镀膜时，使用了以下条件的镀覆浴。 
镀覆浴成分：上村工业社制的PYROBRITE PROCESS(ピロブライトプロセス)； 
粒径控制剂(铵系添加剂)：适量(参照表2)； 
pH：  8.5； 
温度：55℃。 
然后，为了控制构成Cu加厚镀膜的金属粒子(Cu粒子)的粒径，在如表2的条件6～10所示的范围内改变铵系添加剂，在如表2所示的范围内改变构成Cu加厚镀膜的Cu粒子的平均粒径。 
【表2】 
  条件   粒径控制剂的添加量   (ml/L)   构成Cu加厚镀膜的Cu粒子的   平均粒径(μm)
  6   3.0   0.3
  7   2.8   0.4
  8   2.6   0.5
  9   2.4   0.6
  10   2.2   0.7
[0152] (镀覆实施方法、镀覆条件等) 
镀覆实施方法：  水平旋转桶式镀覆； 
桶转速：        10rpm； 
导电性介质尺寸：直径1.8mm(导电性介质)； 
电流密度×时间 
Cu底层镀膜：   0.11A/dm2×60min； 
Cu(加厚)镀膜： 0.30A/dm2×60min。 
另外，在该实施例中，由电镀的方法形成了各镀膜，但是对镀膜的形成方法没有特别的限制，若有可能，也可以由非电镀的方法形成镀膜(例如，Cu非电镀膜、Ni-P非电镀膜、Ni-B非电镀膜)。但是，非电镀时，内部电极材料不具有催化剂活性时需要实施催化剂活性化处理。 
而且，应用上述表1、表2的条件中的规定的条件，形成了构成Cu底层镀膜及Cu加厚镀膜的金属粒子(Cu粒子)具有如表3所示的平均粒径基底镀膜。 
然后，将形成了基底镀膜的电容器主体在300℃下进行2hr热处理，制造了表3的样品号为1～11的各样品(层叠陶瓷电容器)。 
(特性的评价) 
然后，对如上述那样制造的各样品1～11进行高温负荷试验，检查了各样品的可靠性。 
另外，试验条件如下： 
温度：    125℃； 
施加电压：12.6V(额定电压：2WV)； 
试验时间：2000hr。 
然后测定高温负荷试验后的电阻，绝缘电阻值在1MΩ以下的作为不合格品来计算，算出了如以下所示的不合格率。 
不合格率(％)＝(作为不合格品来计算的样品数/全部样品数)×100 
将其结果一并显示在表3中。另外，在表3中，在样品号上附有*的样品是构成形成基底镀膜的Cu底层镀膜及Cu加厚镀膜的任何一方的Cu粒子的平均粒径超过0.5μm的样品。 
另外，供试验的各样品的数量(N)为100个。 
【表3】 
  样品  号   构成Cu底层镀膜的  Cu粒子的平均粒径   (μm)   构成Cu加厚镀膜的  Cu粒子的平均粒径   (μm)   不合格率(％)(不  合格个数/样品数)
  1   0.3   0.3   0(0/100)
  2   0.3   0.4   0(0/100)
  3   0.3   0.5   0(0/100)
  *4   0.3   0.6   2(2/100)
  *5   0.3   0.7   5(5/100)
  6   0.4   0.3   0(0/100)
  7   0.5   0.3   0(0/100)
  *8   0.6   0.3   2(4/100)
  *9   0.7   0.3   4(4/100)
  10   0.5   0.5   0(0/100)
  *11   0.5   0.6   3(3/100)
从表3可知，在Cu底层镀膜与Cu加厚镀膜的任何一方不满足Cu粒子平均粒径：在0.5μm以下这一要件的样品4、5、8、9、11中产生了不合格品。 
相对于此，在Cu底层镀膜与Cu加厚镀膜的任何一方都满足Cu粒子平均粒径：在0.5μm以下这一要件的样品1、2、3、6、7、10的各样品中没有产生不合格品，确认了具有高可靠性的事实。 
另外，在上述实施例中，以层叠陶瓷电容器为例进行了说明，但是本发明并不仅限于层叠陶瓷电容器，也能适用在层叠片电感、层叠片热变电阻等具有在电子部件主体内配设内部导体并在电子部件主体的表面上配设与该内部导体导通的外部端子电极的结构的各种层叠电子部件上。 
另外，在上述实施例中，以构成电子部件主体的材料为电介质陶瓷时为例进行了说明，但是构成电子部件主体的材料不仅限于电介质陶瓷，也可以是压电陶瓷、半导体陶瓷、磁体陶瓷等。另外，也可以是包含树脂的材料。 
而且，本发明在其它技术点上也不仅限于上述实施方式或实施例，关 于内部导体或外部端子电极的构成材料、外部端子电极的形成方法、构成外部端子电极的上层镀膜的构成材料或层数及形成方法等，在发明的范围内可以施加各种应用、变形。 
(产业上的可利用性) 
如上所述，根据本发明，能够提高具有通过直接镀覆形成的外部端子电极的层叠电子部件的可靠性。因此，本发明能够广泛应用于具有在电子部件主体内配设内部导体并在电子部件主体的表面上配设与该内部导体导通且通过直接镀覆形成的外部端子电极的结构的各种层叠电子部件中。 

Claims (7)

1.一种层叠陶瓷电容器，其特征在于：
具备：
陶瓷电容器主体，其层叠多个电介质层而形成；
内部导体，其形成在所述陶瓷电容器主体的内部，并且在所述陶瓷电容器主体的外表面具有露出部；和
外部端子电极，其在所述陶瓷电容器主体的外表面上形成为与所述内部导体导通且覆盖所述内部导体的所述露出部；
所述外部端子电极包括基底镀膜，该基底镀膜按照覆盖所述内部导体的所述露出部的方式在所述陶瓷电容器主体的外表面上通过直接镀覆而形成，
构成所述基底镀膜的金属粒子的平均粒径在0.5μm以下。
2.根据权利要求1所述的层叠陶瓷电容器，其特征在于：
所述外部端子电极还包括形成在所述基底镀膜上的一层以上的上层镀膜。
3.根据权利要求2所述的层叠陶瓷电容器，其特征在于：
构成所述上层镀膜的金属粒子的平均粒径在0.5μm以下。
4.根据权利要求2所述的层叠陶瓷电容器，其特征在于：
构成所述上层镀膜的金属粒子的平均粒径在构成所述基底镀膜的金属粒子的平均粒径以下。
5.根据权利要求1至4中任一项所述的层叠陶瓷电容器，其特征在于：
构成所述基底镀膜的金属粒子为Cu粒子。
6.一种层叠陶瓷电容器的制造方法，所述层叠陶瓷电容器具备：陶瓷电容器主体，其层叠多个电介质层而形成；内部导体，其形成在所述陶瓷电容器主体的内部，并且具有一部分露出在所述陶瓷电容器主体的外表面的露出部；和外部端子电极，其在所述陶瓷电容器主体的外表面上形成为与所述内部导体导通且覆盖所述内部导体的所述露出部；该层叠陶瓷电容器的制造方法的特征在于：
在所述陶瓷电容器主体上形成所述外部端子电极的工序包括：在所述陶瓷电容器主体的外表面上按照覆盖所述内部导体的所述露出部的方式通过直接镀覆形成金属粒子的平均粒径为0.5μm以下的基底镀膜的工序，并且在形成所述基底镀膜后的阶段包括对所述陶瓷电容器主体实施热处理的工序。
7.根据权利要求6所述的层叠陶瓷电容器的制造方法，其特征在于：
所述热处理工序中的温度为150～500℃。
CN2009101410623A 2008-05-21 2009-05-18 层叠陶瓷电容器及其制造方法 Active CN101587775B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-132871 2008-05-21
JP2008132871A JP2009283598A (ja) 2008-05-21 2008-05-21 積層電子部品およびその製造方法
JP2008132871 2008-05-21

Publications (2)

Publication Number Publication Date
CN101587775A CN101587775A (zh) 2009-11-25
CN101587775B true CN101587775B (zh) 2012-06-27

Family

ID=41342351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101410623A Active CN101587775B (zh) 2008-05-21 2009-05-18 层叠陶瓷电容器及其制造方法

Country Status (3)

Country Link
US (2) US8730646B2 (zh)
JP (1) JP2009283598A (zh)
CN (1) CN101587775B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108966A (ja) * 2009-11-20 2011-06-02 Murata Mfg Co Ltd 積層電子部品
JP5459487B2 (ja) * 2010-02-05 2014-04-02 株式会社村田製作所 積層型電子部品およびその製造方法
JP2012043841A (ja) * 2010-08-13 2012-03-01 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
US8743528B2 (en) * 2010-09-29 2014-06-03 Kyocera Corporation Capacitor
JP5590054B2 (ja) * 2012-02-07 2014-09-17 株式会社村田製作所 積層セラミック電子部品の製造方法
TWI449062B (zh) * 2012-10-31 2014-08-11 Polytronics Technology Corp 表面黏著型過電流保護元件
CN102938321B (zh) * 2012-12-03 2016-01-20 济南航医纳科技有限公司 一种大功率超级储能电源的制造方法
JP2015032643A (ja) * 2013-07-31 2015-02-16 太陽誘電株式会社 電子部品
KR101630043B1 (ko) * 2014-06-26 2016-06-13 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
CN106574875B (zh) * 2014-07-31 2019-11-05 株式会社村田制作所 温度检测装置以及电子设备
US9959973B2 (en) 2014-09-19 2018-05-01 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing same
DE102015210099B4 (de) * 2015-02-10 2022-12-01 Vitesco Technologies Germany Gmbh Elektronische Komponente und Verfahren zur Herstellung einer solchen elektronischen Komponente
JP2017112170A (ja) 2015-12-15 2017-06-22 株式会社村田製作所 コンデンサ
KR102101703B1 (ko) * 2018-08-01 2020-04-20 삼성전기주식회사 적층형 커패시터
KR102559344B1 (ko) * 2018-08-13 2023-07-25 삼성전기주식회사 인덕터
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7226161B2 (ja) * 2019-07-17 2023-02-21 株式会社村田製作所 電子部品
JP7273373B2 (ja) 2020-04-20 2023-05-15 株式会社村田製作所 積層セラミック電子部品
JP7415895B2 (ja) 2020-11-27 2024-01-17 株式会社村田製作所 積層セラミック電子部品
US20230019800A1 (en) * 2021-07-08 2023-01-19 KYOCERA AVX Components Corporation Multilayer Ceramic Capacitor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658332A (zh) * 2004-02-19 2005-08-24 株式会社村田制作所 导电糊和陶瓷电子元器件
CN1799112A (zh) * 2003-04-08 2006-07-05 阿维科斯公司 电镀端头

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023852A (ja) * 1999-07-06 2001-01-26 Murata Mfg Co Ltd 積層セラミック電子部品
WO2001033589A1 (fr) * 1999-11-01 2001-05-10 Tdk Corporation Composant electronique ceramique multicouche
JP3452034B2 (ja) * 2000-07-05 2003-09-29 株式会社村田製作所 導電性ペーストおよび積層セラミック電子部品
JP3534684B2 (ja) * 2000-07-10 2004-06-07 Ｔｄｋ株式会社 導電ペーストおよび外部電極とその製造方法
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
TWI260657B (en) * 2002-04-15 2006-08-21 Avx Corp Plated terminations
US6982863B2 (en) * 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6960366B2 (en) * 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7177137B2 (en) * 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7345868B2 (en) * 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
US6982864B1 (en) * 2004-06-09 2006-01-03 Ferro Corporation Copper termination inks containing lead free and cadmium free glasses for capacitors
CN101248499B (zh) 2005-10-28 2011-02-02 株式会社村田制作所 层叠型电子部件及其制造方法
WO2007097180A1 (ja) * 2006-02-27 2007-08-30 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
JP5116661B2 (ja) * 2006-03-14 2013-01-09 株式会社村田製作所 積層型電子部品の製造方法
CN101346786B (zh) * 2006-03-15 2011-07-27 株式会社村田制作所 叠层型电子元件及其制造方法
JP2009295602A (ja) * 2006-08-22 2009-12-17 Murata Mfg Co Ltd 積層型電子部品、および積層型電子部品の製造方法。
WO2008059666A1 (en) * 2006-11-15 2008-05-22 Murata Manufacturing Co., Ltd. Laminated electronic component and method for manufacturing the same
KR100979066B1 (ko) * 2006-11-22 2010-08-30 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법
JP5289794B2 (ja) * 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
JP5056485B2 (ja) * 2008-03-04 2012-10-24 株式会社村田製作所 積層型電子部品およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1799112A (zh) * 2003-04-08 2006-07-05 阿维科斯公司 电镀端头
CN1658332A (zh) * 2004-02-19 2005-08-24 株式会社村田制作所 导电糊和陶瓷电子元器件

Also Published As

Publication number Publication date
JP2009283598A (ja) 2009-12-03
US8724291B2 (en) 2014-05-13
US20120140374A1 (en) 2012-06-07
US8730646B2 (en) 2014-05-20
US20090291317A1 (en) 2009-11-26
CN101587775A (zh) 2009-11-25

Similar Documents

Publication Publication Date Title
CN101587775B (zh) 层叠陶瓷电容器及其制造方法
CN102290237B (zh) 层叠电子部件及其制造方法
US9190212B2 (en) Method of manufacturing multilayer ceramic electronic component
US9330842B2 (en) Monolithic ceramic electronic component
US6729003B2 (en) Process for producing a ceramic electronic component
CN101465206B (zh) 层叠陶瓷电子部件及其制造方法
JP5600247B2 (ja) 積層電子部品およびその製造方法
JP5483498B2 (ja) 積層セラミック電子部品及びその製造方法
US8599532B2 (en) Monolithic ceramic electronic component
CN102832043B (zh) 层叠陶瓷电子部件
CN103366956A (zh) 多层陶瓷电子元件及其制造方法
JP2007036003A (ja) 積層コンデンサ
KR101197787B1 (ko) 적층형 세라믹 캐패시터 및 이의 제조방법
KR101532149B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
JP3544569B2 (ja) 積層セラミックコンデンサ
JPS63104314A (ja) チツプコンデンサの電極端子の形成方法
JP5880634B2 (ja) 積層電子部品およびその製造方法
CN100477031C (zh) 电子零部件的外部电极形成方法及电子零部件
JPH10149945A (ja) 積層セラミックチップ部品及びその製造方法
JPH10144560A (ja) 積層セラミック電子部品およびその製造方法
JPH10106882A (ja) 積層セラミックコンデンサの製造方法
JPH10149942A (ja) 積層セラミックコンデンサ及び積層チップインダクタの製造方法
JPH07302730A (ja) 電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant