JPH10144560A - 積層セラミック電子部品およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 同時焼成用端子電極として、セラミック共生
地の含有量が異なる二つの同時焼成用端子電極を形成す
ることにより、積層セラミック電子部品の素体内部への
水の侵入を防止し、初期特性および寿命特性がともに良
好な積層セラミック電子部品およびその製造方法を提供
する。 【解決手段】 同時焼成用端子電極として、第１の同時
焼成用端子電極３と第２の同時用焼成端子電極４とを形
成し、一方の同時焼成用端子電極を、積層セラミック電
子部品の素体内部への水の侵入を防止して素体との密着
性を大幅に改善するためのセラミック共生地の含有量が
多い層とし、他方の同時焼成用端子電極を、内部電極と
の電気的接続を良好にするためのセラミック共生地の含
有量が少ない層とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層セラミックコ
ンデンサ、積層セラミックバリスタ、積層圧電素子等の
積層セラミック電子部品およびその製造方法に関するも
のである。

【０００２】

【従来の技術】従来、積層セラミックコンデンサ等の積
層セラミック電子部品においては、銀またはパラジウム
等の貴金属を主成分とした金属により、内部電極層が形
成されている。さらにその内部電極層と電気的導通を得
るために、主に銀を用いて外部端子電極層を形成してい
る。

【０００３】しかし、近年、製造コストを削減する目的
で、たとえば、積層セラミックコンデンサにおいては、
ニッケルのような卑金属により内部電極層を形成するよ
うになってきている。また、外部端子電極層としては、
ニッケルと合金を作らない銀ではなく、内部電極層と電
気的導通を得るために、まず、内部電極層と同じニッケ
ルを主成分とするペーストを生チップの状態で塗布し、
この生チップを本焼成した後、その上に第２の外部端子
電極層、たとえば、銀電極層を焼き付けるという手法が
用いられている。

【０００４】また、生チップを焼成した後に、内部電極
層のニッケルと容易に電気的導通が得られる銅を主成分
とするペーストを用いて外部端子電極層を焼き付けると
いう方法も知られている。

【０００５】上記のいずれかの方法により形成された外
部端子電極層に、ニッケルメッキ層、さらには、はんだ
付け性を良くするためのはんだメッキ層を施すことによ
り積層セラミックコンデンサが得られる。

【０００６】

【発明が解決しようとする課題】内部電極層にニッケル
等の卑金属を備えた積層セラミックコンデンサの焼成
は、通常約１０００℃以上の高温で行なう。卑金属内部
電極層の酸化を防止するためには、低酸素分圧雰囲気中
で焼成する必要があるので、本焼成時に積層セラミック
コンデンサの素体が還元されないように、耐還元性セラ
ミックスを誘電体として使用する。

【０００７】ところで、前述のニッケルメッキ工程およ
びはんだメッキ工程は、それぞれニッケルの金属イオン
を含む電解液および錫と鉛との金属イオンを含む電解液
を用い、電解メッキ法にて行われる。このとき、外部端
子電極層と積層セラミックコンデンサ素体との密着性が
十分でない場合、すなわち、素体端部の封止が完全でな
く、外部端子電極層と積層セラミックコンデンサの素体
との間に微小な隙間があると、内部電極層の端子取出し
部分と誘電体有効層との隙間から電解液が浸入して素体
内部に浸透し、メッキ工程後も電解液すなわち水が素体
内部に残留する。

【０００８】その結果、特に前述の耐還元性セラミック
スを用いた積層セラミックコンデンサにおいて、メッキ
工程後の積層セラミックコンデンサの絶縁抵抗の低下、
ひいてはその素子の寿命特性の著しい劣化を引き起こす
という問題があった。また、たとえ、積層セラミックコ
ンデンサの素体内部に浸透した水をメッキ工程後に除去
しても、高温耐湿負荷寿命試験時には、素体内部に水分
が侵入し、やはり同様に絶縁抵抗低下による特性劣化を
引き起こすという問題もあった。

【０００９】このような問題に対し、積層セラミックコ
ンデンサの素体と端子電極との焼成を同時に行なう際
に、端子電極ペーストに積層セラミックコンデンサの素
体と主成分を同じくする誘電体材料組成物（本明細書で
は、セラミック共生地と称す）を添加して、積層セラミ
ックコンデンサの素体と外部端子電極層との密着強度を
高める工夫がなされている。

【００１０】しかしながら、積層セラミックコンデンサ
の素体と端子電極との密着強度を顕著に高めようとし
て、端子電極ペースト中のセラミック共生地の含有率を
増加すると、内部電極と端子電極との接続が不十分とな
り、積層セラミックコンデンサにおいて、所定の容量を
得られない容量抜け現象が発生するという問題があっ
た。

【００１１】本発明は、内部電極層と外部端子電極層と
の電気的導通を確保しつつ、素体端部と外部端子電極層
との密着を大幅に改善することにより、積層セラミック
電子部品の素体内部への水の侵入を防止し、初期特性お
よび寿命特性がともに良好な積層セラミック電子部品お
よびその製造方法を提供することを目的とする。

【００１２】

【課題を解決するための手段】上記課題を解決するため
に、本発明による積層セラミック電子部品は、卑金属か
らなる内部電極と、積層セラミック電子部品の未焼結体
と同時焼成され、積層セラミック電子部品の素体と主成
分を同じくする誘電体材料組成物であるセラミック共生
地を含有し、内部電極と電気的導通をとるための同時焼
成用端子電極とを備え、同時焼成用端子電極は、第１の
端子電極ペーストから形成される第１の同時焼成用端子
電極と、第１の同時焼成用端子電極の上に、第２の端子
電極ペーストから形成される第２の同時焼成用端子電極
とを含み、第１の端子電極ペーストのセラミック共生地
の含有率は、第２の端子電極ペーストのセラミック共生
地の含有率と異なる。

【００１３】上記の構成により、同時焼成用端子電極
を、積層セラミック電子部品の素体内部への水の侵入を
防止して素体との密着性を高めるためのセラミック共生
地の含有率が高い層と、容量抜けを防ぐためのセラミッ
ク共生地含有率が低い層との複数層から構成することが
でき、素体との密着性を大幅に改善することができると
ともに、内部電極との電気的接続を良好にすることがで
きる。この結果、初期特性および寿命特性がともに良好
な積層セラミック電子部品を提供することができる。

【００１４】また、第１の端子電極ペーストおよび前記
第２の端子電極ペーストのうち少なくとも一方のセラミ
ック共生地の含有率は、５重量％を越え７０重量％以下
であることが好ましい。

【００１５】本発明による他の積層セラミック電子部品
は、卑金属からなる内部電極と、積層セラミック電子部
品の未焼結体と同時焼成され、積層セラミック電子部品
の素体と主成分を同じくする誘電体材料組成物であるセ
ラミック共生地を含有し、内部電極と電気的導通をとる
ための同時焼成用端子電極とを備え、同時焼成用端子電
極のセラミック共生地の含有率は、内部電極と接する側
から末端側にわたって連続的に変化する。

【００１６】上記の構成により、同時焼成用端子電極の
一方の側を、積層セラミック電子部品の素体内部への水
の侵入を防止して素体との密着性を高めるためにセラミ
ック共生地の含有率を高くし、他方の側を容量抜けを防
ぐためにセラミック共生地の含有率を低くすることがで
き、素体との密着性を大幅に改善することができるとと
もに、内部電極との電気的接続を良好にすることができ
る。この結果、初期特性および寿命特性がともに良好な
積層セラミック電子部品を提供することができる。

【００１７】また、同時焼成用端子電極および内部電極
の主成分は、ニッケルであり、素体および同時焼成用端
子電極に含有されるセラミック共生地の主成分は、チタ
ン酸バリウムであることが好ましい。また、同時焼成用
端子電極の乾燥後の厚みは、５〜１００μｍであること
が好ましい。

【００１８】また、積層セラミック電子部品の端子電極
部を包含するように、銀、銅、またはそれらの酸化物の
うちから選んだ少なくともひとつを主成分とするペース
トを塗布し、焼き付けることにより形成された端子電極
層をさらに含むことが好ましい。

【００１９】次に、本発明による積層セラミック電子部
品の製造方法は、卑金属からなる内部電極を含む積層セ
ラミック電子部品の生チップの端子取出し部分に、積層
セラミック電子部品の素体と主成分を同じくする誘電体
材料組成物であるセラミック共生地を含む同時焼成用端
子電極を形成する工程と、同時焼成用端子電極を形成し
た生チップを脱脂および焼成する工程と、脱脂および焼
結されたチップの端子電極部を包含するように端子電極
層を形成する工程とを備え、同時焼成用端子電極を形成
する工程は、第１の端子電極ペーストを塗布および乾燥
する工程と、第１の端子電極ペーストとセラミック共生
地の含有率が異なる第２の端子電極ペーストを塗布およ
び乾燥する工程とを含む。

【００２０】上記の構成により、積層セラミック電子部
品の素体内部への水の侵入を防止して素体との密着性を
高めるためのセラミック共生地含有率が高い層と、容量
抜けを防ぐためのセラミック共生地含有率が低い層との
複数層からなる同時焼成用端子電極を形成することがで
き、素体との密着性を大幅に改善することができるとと
もに、内部電極との電気的接続を良好にすることができ
る。この結果、初期特性および寿命特性がともに良好な
積層セラミック電子部品を歩留まり良く製造できる。

【００２１】また、第１の端子電極ペーストおよび第２
の端子電極ペーストのうち少なくとも一方のセラミック
共生地の含有率は、５重量％を越え７０重量％以下であ
ることが好ましい。

【００２２】本発明による他の積層セラミック電子部品
の製造方法は、卑金属からなる内部電極を含む積層セラ
ミック電子部品の生チップの端子取出し部分に、積層セ
ラミック電子部品の素体と主成分を同じくする誘電体材
料組成物であるセラミック共生地を含む同時焼成用端子
電極を形成する工程と、同時焼成用端子電極を形成した
生チップを脱脂および焼成する工程と、脱脂および焼結
されたチップの端子電極部を包含するように端子電極層
を形成する工程とを備え、同時焼成用端子電極を形成す
る工程は、同時焼成用端子電極のセラミック共生地の含
有率が、内部電極と接する側から末端側にわたって連続
的に変化するように、同時焼成用端子電極を形成する工
程を含む。

【００２３】上記の構成により、同時焼成用端子電極の
一方の側を、積層セラミック電子部品の素体内部への水
の侵入を防止して素体との密着性を高めるためにセラミ
ック共生地の含有率を高くし、他方の側を容量抜けを防
ぐためにセラミック共生地の含有率を低くすることがで
き、素体との密着性を大幅に改善することができるとと
もに、内部電極との電気的接続を良好にすることができ
る。この結果、初期特性および寿命特性がともに良好な
積層セラミック電子部品を歩留まり良く製造できる。

【００２４】また、同時焼成用端子電極および内部電極
の主成分は、ニッケルであり、素体および同時焼成用端
子電極に含有されるセラミック共生地の主成分は、チタ
ン酸バリウムであることが好ましい。また、同時焼成用
端子電極の乾燥後の厚みは、５〜１００μｍであること
が好ましい。

【００２５】また、端子電極層を、銀、銅、またはそれ
らの酸化物のうちから選んだ少なくともひとつを主成分
とするペーストを塗布し、焼き付けることにより形成す
ることが好ましい。

【００２６】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。 （実施の形態１）まず、チタン酸バリウムを主成分（９
０重量％以上）とする耐還元性セラミック粉末と有機バ
インダとからなる厚み５．７μｍのグリーンシートを用
意し、このグリーンシート上にニッケルを主成分とする
内部電極用導電性ペーストを所定パターン状に印刷し
た。内部電極の乾燥後の厚みは、２．５μｍであった。
このようなグリーンシートを誘電体有効層が２５０層に
なるように、積層、圧着した後、さらに所定寸法に切断
し、積層セラミックコンデンサ用生チップとした。この
生チップには面取りを施した。

【００２７】次に、同時焼成用端子電極ペーストは、以
下のようにして作製した。ニッケル粉末と、積層セラミ
ックコンデンサの端子部分から素体内部への水の侵入を
封止するためのセラミック共生地として、上記のグリー
ンシートに用いた耐還元性セラミック粉末と主成分を同
じくするチタン酸バリウムを主成分（９０重量％以上）
とする耐還元性セラミック粉末とをそれぞれ用意し、セ
ラミック共生地の含有量を０重量％〜９０重量％の種々
の配合比になるよう粉末を混合した。これら各混合粉
と、予め調製しておいた有機バインダとしてのエチルセ
ルロースおよび溶剤としてのα−テルピネオールからな
るビヒクルとを三本ロールミルで混練し、各端子電極ペ
ーストを得た。

【００２８】上記のように作製された各端子電極ペース
トを、同時焼成用端子電極として生チップの端部に塗布
した。なお、この時の塗布厚みは、光学顕微鏡で都度確
認しながら、所望の厚みに至るまで重ね塗りを行なう等
して調整した。得られた端子電極付きの生チップを、窒
素雰囲気中で４００℃で４時間保持することにより脱脂
を行い、さらに内部電極が酸化しないように、低酸素分
圧雰囲気中にて１３００℃で２時間焼成を行い、生チッ
プのセラミックを焼結させた。

【００２９】その後、焼結後の素体の端子電極部全体を
覆うように外部電極用銀ペーストを塗布および乾燥し、
大気中にて６００℃で焼き付けを行い、銀外部端子電極
層を形成した。この段階で、各実験サンプルについて容
量抜けによる不良率の測定を行なった。その結果を表１
に示す。なお、ここでいう容量抜けとは、内部電極と同
時焼成用端子電極との接続が不十分となり、設計容量値
より１０％以上容量の低いもののことを指す。同時焼成
用端子電極ぺーストとして、実験番号１から実験番号１
１までの各サンプルでは、表１中に第１層として示す第
１の同時焼成用端子電極ぺーストを１回塗布し、実験番
号１２から実験番号１７までの各サンプルでは、第１の
同時焼成用端子電極ぺーストを１回塗布した後、表１中
に第２層として示す第２の同時焼成用端子電極ぺースト
を１回塗布し、合計２回塗布した。

【００３０】次に、銀外部端子電極層上にニッケルメッ
キ層およびはんだメッキ層を、電解メッキ法にて各４５
分間メッキを行なうことにより形成し、積層セラミック
コンデンサを完成させた。本実施の形態による積層セラ
ミックコンデンサの構造を実験番号１２のサンプルを例
に図１に示す。ここで、１は、積層セラミックコンデン
サ素体、２は、内部電極、３は、第１の同時焼成用端子
電極、４は。第２の同時焼成用端子電極、５は、銀外部
端子電極層、６は、ニッケルメッキ層、７は、はんだメ
ッキ層をそれぞれ示す。

【００３１】以上のようにして得られた積層セラミック
コンデンサについて、メッキ後の絶縁抵抗劣化率、高温
負荷寿命、および高温耐湿負荷寿命の評価を行なった。
その結果を表１中に示す。ここで、高温負荷寿命試験お
よび高温耐湿負荷寿命試験は、メッキ後に絶縁抵抗が劣
化していなかったサンプルを抽出して行ない、試験条件
は、高温負荷寿命試験が１２５℃、３２Ｖ、高温耐湿負
荷寿命試験が８５℃、相対湿度８５％、１６Ｖで行い、
１０００時間後の絶縁抵抗劣化率で評価した。また、絶
縁抵抗劣化の判定基準は、絶縁抵抗値が１０ＭΩ以下で
あるものを劣化品とみなした。

【００３２】

【表１】

【００３３】表１中の実験番号１、２、３のサンプルの
結果から、同時焼成用端子電極ペーストに含まれるセラ
ミック共生地を増加させるに従い、メッキ後の絶縁抵抗
不良数は減少する。しかし、高温負荷寿命試験または高
温耐湿負荷寿命試験を行なうと、初期で絶縁抵抗が低下
しなかったサンプルについても絶縁抵抗の劣化が見られ
た。一方、端子電極ペーストに含まれるセラミック共生
地を増加しすぎた場合、すなわち実験番号１０、１１の
サンプルにおいては、特に容量抜けするサンプルが発生
した。

【００３４】実験番号４のサンプルにおいては、メッキ
後に絶縁抵抗不良が１個発生したが、高温耐湿負荷寿命
試験では劣化しなかった。これは、サンプル数５００個
の実験では、再現性がなかったものと考えられる。実験
番号５から実験番号９のサンプルにおいては、絶縁抵抗
の低下は見られなかったが、少ない割合ながら容量抜け
が発生した。これらについては、実際上は、容量抜けし
たものを除去したうえで、残りのサンプルをメッキ以降
の工程に進めれば問題はない。しかし、その結果、製品
歩留まりが低下し、コストが増大することになってしま
う。

【００３５】そこで、実験番号１２から実験番号１７の
サンプルでは、積層セラミックコンデンサ素体との密着
性を大きくするためにセラミック共生地の含有量をより
多くした端子電極ペーストと、内部電極との電気的接続
を得るためにセラミック共生地の含有量をより少なくし
た端子電極ペーストとを重ね塗りした。これらの結果
は、表１に示すように容量抜け不良および絶縁抵抗不良
はまったく発生せず、積層セラミックコンデンサ素体と
の密着性および内部電極との良好な電気的接続性を両立
させることができた。

【００３６】また、生チップにセラミック共生地の含有
量の少ないペーストを塗布した後、その上にセラミック
共生地の含有量の多いペーストを塗布した場合も（実験
番号１２、１３、１４）、逆に、あらかじめセラミック
共生地の含有量の多いペーストを塗布した後、セラミッ
ク共生地の含有量の少ないペーストを塗布した場合も
（実験番号１５、１６、１７）、同様に良好な結果が得
られた。

【００３７】同時焼成用端子電極ペーストの厚さを変化
させて上記と同様の評価を行なったところ、乾燥後の同
時焼成用端子電極層の厚さが５μｍ〜１００μｍの間に
あれば、本発明の効果が顕著に現れることが判った。

【００３８】また、表１の実験では、同時焼成用端子電
極は１層、または２層構造としたが、本発明は、同時焼
成用端子電極が３層以上の層数の構造でも効果のあるこ
とが確認されている。また、上記の実施の形態では、２
種類の同時焼成用端子電極ペーストを塗布および乾燥さ
せ、素体と同時焼成することにより、セラミック共生地
の含有量の異なる２層の同時焼成用端子電極を形成した
が、他の形成方法でも同様の効果を得ることができる。
たとえば、真空蒸着法により少なくとも一層以上の同時
焼成用端子電極を形成し、形成した同時焼成用端子電極
のセラミック共生地の含有率が、内部電極と接する側か
ら末端側にわたって連続的に変化するように、同時焼成
用端子電極を形成しても、同様の効果を得ることができ
る。

【００３９】なお、本実施の形態において、内部電極の
形成材料となる卑金属は、ニッケルとして説明したが、
特にこれに限定されるものではなく、導電性の観点か
ら、たとえば、銅、アルミニウムなども同様に用いるこ
とができる。

【００４０】

【発明の効果】以上のように本発明では、同時焼成用端
子電極を、積層セラミック電子部品の素体内部への水の
侵入を防止して素体との密着性を大幅に改善するための
セラミック共生地の含有量が多い層と、内部電極との電
気的接続を良好にするためのセラミック共生地の含有量
が少ない層との複数層から構成することができ、容量抜
け不良がなく、かつ寿命特性が良好である積層セラミッ
ク電子部品を歩留まり良く製造できるという有利な効果
が得られる。

【図面の簡単な説明】

【図１】 本発明による積層セラミックコンデンサの断
面図

【符号の説明】

１ 積層セラミックコンデンサ素体 ２ 内部電極 ３ 第１の同時焼成用端子電極 ４ 第２の同時焼成用端子電極 ５ 銀外部端子電極 ６ ニッケルメッキ層 ７ はんだメッキ層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田井 伸幸 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (12)

【特許請求の範囲】
1. 【請求項１】 卑金属からなる内部電極と、積層セラミ
   ック電子部品の未焼結体と同時焼成され、前記積層セラ
   ミック電子部品の素体と主成分を同じくする誘電体材料
   組成物であるセラミック共生地を含有し、前記内部電極
   と電気的導通をとるための同時焼成用端子電極とを備
   え、 前記同時焼成用端子電極は、第１の端子電極ペーストか
   ら形成される第１の同時焼成用端子電極と、前記第１の
   同時焼成用端子電極の上に、第２の端子電極ペーストか
   ら形成される第２の同時焼成用端子電極とを含み、前記
   第１の端子電極ペーストのセラミック共生地の含有率
   は、前記第２の端子電極ペーストのセラミック共生地の
   含有率と異なる積層セラミック電子部品。
2. 【請求項２】 前記第１の端子電極ペーストおよび前記
   第２の端子電極ペーストのうち少なくとも一方のセラミ
   ック共生地の含有率は、５重量％を越え７０重量％以下
   である請求項１記載の積層セラミック電子部品。
3. 【請求項３】 卑金属からなる内部電極と、積層セラミ
   ック電子部品の未焼結体と同時焼成され、前記積層セラ
   ミック電子部品の素体と主成分を同じくする誘電体材料
   組成物であるセラミック共生地を含有し、前記内部電極
   と電気的導通をとるための同時焼成用端子電極とを備
   え、 前記同時焼成用端子電極のセラミック共生地の含有率
   は、前記内部電極と接する側から末端側にわたって連続
   的に変化する積層セラミック電子部品。
4. 【請求項４】 前記同時焼成用端子電極および前記内部
   電極の主成分は、ニッケルであり、前記素体および前記
   同時焼成用端子電極に含有されるセラミック共生地の主
   成分は、チタン酸バリウムである請求項１から請求項３
   までのいずれか一項記載の積層セラミック電子部品。
5. 【請求項５】 前記同時焼成用端子電極の乾燥後の厚み
   は、５〜１００μｍである請求項１から請求項４までの
   いずれか一項記載の積層セラミック電子部品。
6. 【請求項６】 前記積層セラミック電子部品の端子電極
   部を包含するように、銀、銅、またはそれらの酸化物の
   うちから選んだ少なくともひとつを主成分とするペース
   トを塗布し、焼き付けることにより形成された端子電極
   層をさらに含む請求項１から請求項６までのいずれか一
   項記載の積層セラミック電子部品。
7. 【請求項７】 卑金属からなる内部電極を含む積層セラ
   ミック電子部品の生チップの端子取出し部分に、前記積
   層セラミック電子部品の素体と主成分を同じくする誘電
   体材料組成物であるセラミック共生地を含む同時焼成用
   端子電極を形成する工程と、前記同時焼成用端子電極を
   形成した生チップを脱脂および焼成する工程と、脱脂お
   よび焼結されたチップの端子電極部を包含するように端
   子電極層を形成する工程とを備え、 前記同時焼成用端子電極を形成する工程は、第１の端子
   電極ペーストを塗布および乾燥する工程と、前記第１の
   端子電極ペーストとセラミック共生地の含有率が異なる
   第２の端子電極ペーストを塗布および乾燥する工程とを
   含む積層セラミック電子部品の製造方法。
8. 【請求項８】 前記第１の端子電極ペーストおよび前記
   第２の端子電極ペーストのうち少なくとも一方のセラミ
   ック共生地の含有率は、５重量％を越え７０重量％以下
   である請求項７記載の積層セラミック電子部品の製造方
   法。
9. 【請求項９】 卑金属からなる内部電極を含む積層セラ
   ミック電子部品の生チップの端子取出し部分に、前記積
   層セラミック電子部品の素体と主成分を同じくする誘電
   体材料組成物であるセラミック共生地を含む同時焼成用
   端子電極を形成する工程と、前記同時焼成用端子電極を
   形成した生チップを脱脂および焼成する工程と、脱脂お
   よび焼結されたチップの端子電極部を包含するように端
   子電極層を形成する工程とを備え、 前記同時焼成用端子電極を形成する工程は、前記同時焼
   成用端子電極のセラミック共生地の含有率が、前記内部
   電極と接する側から末端側にわたって連続的に変化する
   ように、前記同時焼成用端子電極を形成する工程を含む
   積層セラミック電子部品の製造方法。
10. 【請求項１０】 前記同時焼成用端子電極および前記内
    部電極の主成分は、ニッケルであり、前記素体および前
    記同時焼成用端子電極に含有されるセラミック共生地の
    主成分は、チタン酸バリウムである請求項７から請求項
    ９までのいずれか一項記載の積層セラミック電子部品の
    製造方法。
11. 【請求項１１】 前記同時焼成用端子電極の乾燥後の厚
    みは、５〜１００μｍである請求項７から請求項１０ま
    でのいずれか一項記載の積層セラミック電子部品の製造
    方法。
12. 【請求項１２】 前記端子電極層を、銀、銅、またはそ
    れらの酸化物のうちから選んだ少なくともひとつを主成
    分とするペーストを塗布し、焼き付けることにより形成
    する請求項７から請求項１１までのいずれか一項記載の
    積層セラミック電子部品の製造方法。