JP5056485B2 - 積層型電子部品およびその製造方法 - Google Patents
積層型電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP5056485B2 JP5056485B2 JP2008053654A JP2008053654A JP5056485B2 JP 5056485 B2 JP5056485 B2 JP 5056485B2 JP 2008053654 A JP2008053654 A JP 2008053654A JP 2008053654 A JP2008053654 A JP 2008053654A JP 5056485 B2 JP5056485 B2 JP 5056485B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- conductive particles
- laminate
- electrode
- multilayer electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000007747 plating Methods 0.000 claims description 112
- 239000002245 particle Substances 0.000 claims description 79
- 238000000034 method Methods 0.000 claims description 39
- 239000012212 insulator Substances 0.000 claims description 22
- 239000011521 glass Substances 0.000 claims description 19
- 238000005488 sandblasting Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 12
- 239000000843 powder Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 230000009471 action Effects 0.000 claims description 4
- 239000002244 precipitate Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 22
- 239000010949 copper Substances 0.000 description 20
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 7
- 238000004132 cross linking Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000003985 ceramic capacitor Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- XPPKVPWEQAFLFU-UHFFFAOYSA-N diphosphoric acid Chemical compound OP(O)(=O)OP(O)(O)=O XPPKVPWEQAFLFU-UHFFFAOYSA-N 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 229940005657 pyrophosphoric acid Drugs 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910007472 ZnO—B2O3—SiO2 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical group [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PEVJCYPAFCUXEZ-UHFFFAOYSA-J dicopper;phosphonato phosphate Chemical compound [Cu+2].[Cu+2].[O-]P([O-])(=O)OP([O-])([O-])=O PEVJCYPAFCUXEZ-UHFFFAOYSA-J 0.000 description 1
- IRXRGVFLQOSHOH-UHFFFAOYSA-L dipotassium;oxalate Chemical compound [K+].[K+].[O-]C(=O)C([O-])=O IRXRGVFLQOSHOH-UHFFFAOYSA-L 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
この発明は、積層型電子部品およびその製造方法に関するものであり、特に、外部電極が積層体の外表面上に、直接、めっきを施すことにより形成された、積層型電子部品およびその製造方法に関するものである。
図４に示すように、積層セラミックコンデンサに代表される積層型電子部品１０１は、一般に、積層された複数の絶縁体層１０２と、絶縁体層１０２間の界面に沿って形成された複数の層状の内部電極１０３および１０４とを含む、積層体１０５を備えている。積層体１０５の一方および他方端面１０６および１０７には、それぞれ、複数の内部電極１０３および複数の内部電極１０４の各端部が露出していて、これら内部電極１０３の各端部および内部電極１０４の各端部を、それぞれ、互いに電気的に接続するように、外部電極１０８および１０９が形成されている。
外部電極１０８および１０９の形成にあたっては、一般に、金属成分とガラス成分とを含む金属ペーストを積層体１０５の端面１０６および１０７上に塗布し、次いで焼き付けることにより、ペースト電極膜１１０がまず形成される。次に、ペースト電極膜１１０上に、たとえばＮｉを主成分とする第１のめっき膜１１１が形成され、さらにその上に、たとえばＳｎを主成分とする第２のめっき膜１１２が形成される。すなわち、外部電極１０８および１０９の各々は、ペースト電極膜１１０、第１のめっき膜１１１および第２のめっき膜１１２の３層構造より構成される。
外部電極１０８および１０９に対しては、積層型電子部品１０１が半田を用いて基板に実装される際に、半田との濡れ性が良好であることが求められる。同時に、外部電極１０８に対しては、互いに電気的に絶縁された状態にある複数の内部電極１０３を互いに電気的に接続し、かつ、外部電極１０９に対しては、互いに電気的に絶縁された状態にある複数の内部電極１０４を互いに電気的に接続する役割が求められる。半田濡れ性の確保の役割は、上述した第２のめっき膜１１２が果たしており、内部電極１０３および１０４相互の電気的接続の役割は、ペースト電極膜１１０が果たしている。第１のめっき膜１１１は、はんだ接合時のはんだ食われを防止する役割を果たしている。
しかし、ペースト電極膜１１０は、その厚みが数十μｍ〜数百μｍと大きい。したがって、この積層型電子部品１０１の寸法を一定の規格値に収めるためには、このペースト電極膜１１０の体積を確保する必要が生じる分、不所望にも、静電容量確保のための実効体積を減少させる必要が生じる。一方、めっき膜１１１および１１２はその厚みが数μｍ程度であるため、仮に第１のめっき膜１１１および第２のめっき膜１１２のみで外部電極１０８および１０９を構成できれば、静電容量確保のための実効体積をより多く確保することができる。
上述のように、外部電極を、積層体の端面上に、直接、めっきを施すことにより形成するには、積層体の端面に露出した複数の内部電極の端部にめっき析出物を析出させるばかりでなく、これらめっき析出物が相互に架橋されるようにめっき析出物をめっき成長させる必要がある。しかしながら、隣り合う内部電極の端部間の距離が長くなるほど、めっき成長が生じても、上述の架橋が達成されにくくなる。この場合、内部電極とめっき膜との間での接合不良がもたらされたり、水分等の浸入による絶縁抵抗劣化の問題を引き起こしたりする。
上記のような問題を解決し得るものとして、たとえば特開２００４−４００８４号公報（特許文献１）に記載された技術がある。特許文献１には、めっきにより外部電極を形成したい領域であるが、内部電極の端部が露出していない位置にダミー電極の端部を露出させることが記載されている。これによって、内部電極の露出した端部が分布しない領域、あるいは分布密度の低い領域でも、前述しためっき析出物の架橋を生じやすくし、したがって、めっきにより、良好な状態で外部電極を形成することができる。また、特許文献１に記載の技術を適用すれば、内部電極の端部が全く露出していない、積層体の側面上にも、めっきにより外部電極を形成することが可能となる。
しかしながら、特許文献１に記載の技術を実施しようとする場合、本来の内部電極に加えて、ダミー電極としての内部電極が必要であるため、形成すべき内部電極の合計数が増え、そのため、内部電極形成工程が煩雑となり、その結果、製造コストが増大する。また、ダミー電極の形成位置のずれ、あるいは積層体を得るための積み重ね時にずれが生じたりすると、ダミー電極が積層体の所定の面に適正に露出しなくなることがある。このような場合において、ダミー電極の露出不足が生じると、めっき膜が均一に形成されなくなる。めっき膜が均一に形成されない場合、本来の内部電極との間で接合不良が生じ、積層型電子部品の信頼性の低下を招くことがある。
特開２００４−４００８４号公報
そこで、この発明の目的は、上記のような問題を解決し得る、積層型電子部品の製造方法を提供しようとすることである。
この発明の他の目的は、上述した製造方法によって製造される積層型電子部品を提供しようとすることである。
この発明は、相対向する第１および第２の主面と前記第１および第２の主面間を連結する第１および第２の端面ならびに第１および第２の側面とを有する直方体状をなし、積層された複数の絶縁体層と、前記絶縁体層間の界面に沿って形成された複数の内部電極とを含み、複数の前記内部電極の各端部が互いに絶縁された状態で前記第１および第２の端面のいずれかの所定の面に露出している、積層体を用意する工程と、前記積層体の前記所定の面に露出した複数の前記内部電極の各端部を互いに電気的に接続するように、前記積層体の前記所定の面上に外部電極を形成する工程と、次いで、前記積層体の前記第１および第２の主面ならびに前記第１および第２の側面の各々における、前記第１および第２の端面に隣接する各端縁部に、金属粉末とガラスフリットとを含む導電性ペーストを塗布し、焼き付けることにより、前記外部電極と導通する端縁厚膜電極を形成する工程と、を含む積層型電子部品の製造方法にまず向けられる。
この発明では、前述した技術的課題を解決するため、外部電極を形成する工程は、積層体を用意する工程において用意された積層体の所定の面の少なくとも前記内部電極が露出していない領域に、粒径が１μｍ以上の複数の導電性粒子を付着させる工程と、導電性粒子が付着した上記所定の面に直接めっきを施す工程とを備えることを特徴としている。
上述した導電性粒子を付着させる工程を実施するにあたっては、たとえば、所定の面に対して、研磨作用を有する研磨用粒子の中に導電性粒子を混在させてサンドブラスト法を実施するようにすることが好ましい。あるいは、所定の面に対して、導電性粒子を含む樹脂製の毛先を有するブラシを用いたブラシ研磨法を実施するようにすることが好ましい。
この発明に係る積層型電子部品の製造方法において、めっきを施す工程の前に、積層体の所定の面にガラス粒子を付着させる工程、および、めっきを施す工程の後に、ガラス粒子を構成するガラスを流動または拡散させるように熱処理する工程をさらに備えることが好ましい。
さらに、前記端縁厚膜電極および前記外部電極の上に、めっきを施すことによって、めっき膜を形成する工程を備えることも好ましい。
上述したこの発明に係る製造方法によって得られた積層型電子部品は、構造的な特徴を有している。この発明は、また、このような構造的な特徴を有する積層型電子部品にも向けられる。
すなわち、この発明に係る積層型電子部品は、相対向する第１および第２の主面と前記第１および第２の主面間を連結する第１および第２の端面ならびに第１および第２の側面とを有する直方体状をなし、積層された複数の絶縁体層と、前記絶縁体層間の界面に沿って形成された複数の内部電極とを含み、複数の前記内部電極の各端部が互いに絶縁された状態で前記第１および第２の端面のいずれかに露出している、積層体と、前記積層体の前記第１および第２の端面の各々から露出した複数の前記内部電極の各端部を互いに接続するように前記第１および第２の端面上に形成された、実質的にめっき析出物からなる外部電極と、前記積層体の前記第１および第２の主面ならびに前記第１および第２の側面の各々における、前記第１および第２の端面に隣接する各端縁部に前記外部電極と導通するように形成された、金属粉末とガラスフリットとを含む端縁厚膜電極とを備える、積層型電子部品であって、前記第１および第２の端面の少なくとも前記内部電極が露出していない領域と前記実質的にめっき析出物からなる外部電極との境界部分には、粒径１μｍ以上の複数の導電性粒子が分布していることを特徴としている。
この発明によれば、隣り合うめっき析出物同士が成長し、架橋しようとする際に、導電性粒子が橋渡し作用を果たす。そのため、めっき析出物同士が架橋しやすくなり、架橋に必要なめっき成長力が低減される。このようなことから、隣り合う内部電極の各端部間の距離が長い場合であっても、積層体の所定の面に、良好な状態でめっき膜を形成することが可能となる。
また、この発明によれば、内部電極の端部が露出しない領域にも、導電性粒子を付着させることにより、良好な状態でめっき膜を形成することができる。
また、導電性粒子の粒径が１μｍ以上と大きくされているので、めっき析出物の架橋現象をより確実に促進することできる。
さらに、特許文献１に記載のようなダミー電極が不要であるので、ダミー電極を形成するためのコストを不要なものとすることができるとともに、ダミー電極のずれなどの不良の発生確率を低減することができる。
この発明において、導電性粒子を付着させるため、研磨用粒子の中に導電性粒子を混在させてサンドブラスト法を実施するようにすれば、この導電性粒子を付着させる工程において、内部電極の端部を積層体の所定の面に十分に露出させるための工程を同時に実施することができる。また、導電性粒子が金属からなる場合、導電性粒子は、積層体の所定の面にめり込んだ状態で付着するため、研磨粉による洗浄を実施しても、導電性粒子が簡単に除去されてしまうことはない。
導電性粒子を付着させるため、導電粒子を含む樹脂製の毛先を有するブラシを用いたブラシ研磨法を実施するようにした場合にも、上述のサンドブラスト法を実施した場合と同様の利点が奏される。また、ブラシ研磨法によれば、サンドブラスト法に比べて、その後に形成されるめっき膜の固着力を向上させることができる。
なお、積層体の主面および側面の各々における、端面に隣接する各端縁部に外部電極と導通するように端縁厚膜電極が確実に形成されるので、はんだ付けによる実装時の接合信頼性が高められるとともに、めっきによって形成された外部電極の周囲から積層体内部への水分等の浸入が抑制される。
図１および図２を参照して、この発明の第１の実施形態による積層型電子部品１およびその製造方法について説明する。
まず、図１に示すように、積層型電子部品１は、部品本体となる積層体５を備えている。積層体５は、相対向する第１および第２の主面３１および３２とこれら第１および第２の主面３１および３２間を連結する第１および第２の端面６および７ならびに第１および第２の側面（図１では図示されない。）とを有する直方体状をなしている。
積層体５は、積層された複数の絶縁体層２と、絶縁体層２間の界面に沿って形成された複数の層状の内部電極３および４とを含む。積層型電子部品１が積層セラミックコンデンサを構成するとき、絶縁体層２は、誘電体セラミックから構成される。積層体５の一方および他方端面６および７には、それぞれ、複数の内部電極３および複数の内部電極４の各端部が露出していて、これら内部電極３の各端部および内部電極４の各端部を、それぞれ、互いに電気的に接続するように、外部電極８および９が形成されている。
外部電極８および９の各々は、電解めっきまたは無電解めっきのような湿式めっきによるめっき析出物からなるめっき膜１２から構成される。すなわち、外部電極８および９は、導電性ペースト膜、真空蒸着膜、スパッタ膜などを含むものではない。めっき膜１２は、たとえばＣｕを主成分としている。
積層型電子部品１は、さらに、積層体２の第１および第２の主面３１および３２ならびに第１および第２の側面の各々における、第１および第２の端面６および７に隣接する各端縁部に第１および第２の外部電極８および９とそれぞれ導通するように形成された、第１および第２の端縁厚膜電極２１および２２を備えている。これら端縁厚膜電極２１および２２は、金属粉末とガラスフリットとを含む焼結体から構成される。
次に、図１に示した積層型電子部品１の製造方法について、外部電極８および９の形成方法を中心に、図２をも参照しながら説明する。図２は、図１に示した積層体５の一部であって、内部電極３が露出する一方の端面６付近を拡大して示す図である。なお、他方の端面７およびそこに露出する内部電極４の状態については、上述した端面６および内部電極３の場合と実質的に同様である。
まず、積層された複数の絶縁体層２および絶縁体層２間の界面に沿って形成された複数の内部電極３および４を含み、内部電極３および４の各端部が端面６および７にそれぞれ露出している、積層体５が用意される。
次に、積層体５の端面６および７に露出した内部電極３および４の各端部を互いに電気的に接続するように、積層体５の端面６および７上に外部電極８および９をそれぞれ形成する工程が実施される。
次いで、積層体２の第１および第２の主面３１および３２ならびに第１および第２の側面の各々における、第１および第２の端面５および６に隣接する各端縁部に第１および第２の外部電極８および９とそれぞれ導通するよう、ガラスフリット入りの厚膜ペーストが塗布され、熱処理されることにより、第１および第２の端縁厚膜電極２１および２２が形成される。
ここで、上記外部電極８および９を形成する方法について詳細に説明する。
まず、図２（１）に示すように、積層体５の端面６および７に、粒径が１μｍ以上の複数の導電性粒子１０を付着させる工程が実施される。上述の導電性粒子１０としては、たとえば、銅粒子、錫粒子、金粒子などの金属粒子が用いられることが好ましい。
導電性粒子１０を付着させるに当たっては、たとえばサンドブラスト法が適用される。すなわち、研磨作用を有する研磨用粒子の中に導電性粒子１０を混在させた状態で、積層体５の端面６および７に対して、サンドブラスト法が実施される。このサンドブラスト法によれば、用意された積層体において、内部電極３および４が端面６および７より引っ込んでいて、十分に露出していない場合であっても、絶縁体層２を削り、内部電極３および４を端面６および７に十分に露出させることができる。また、導電性粒子１０として金属粒子を用いた場合には、導電性粒子１０を端面６および７にめり込んだ状態とすることができるので、研磨用粒子の除去のための洗浄時において簡単に除去されてしまう不都合を回避することができる。
導電性粒子１０を付着させるため、上述のサンドブラスト法に代えて、ブラシ研磨法が適用されてもよい。すなわち、導電性粒子１０を含む樹脂製の毛先を有するブラシを用いながら、積層体５の端面６および７に対してブラシ研磨が施される。このブラシ研磨法によっても、前述したサンドブラスト法の場合と同様、絶縁体層２を削り、内部電極３および４を端面６および７に十分に露出させた状態とすることができ、また、金属からなる導電性粒子１０を端面６および７にめり込んだ状態とすることができる。さらに、ブラシ研磨法によれば、後述するように、めっき膜の固着力を高めることができる。
次に、導電性粒子１０が付着した端面６および７に直接めっきを施す工程が実施される。めっき工程では、まず、図２（２）に示すように、内部電極３および４の露出した部分ならびに導電性粒子１０を覆うようにめっき析出物１１が析出し、さらにめっき処理を続けると、めっき析出物１１が成長し、隣り合うめっき析出物１１同士が架橋して、図２（３）に示すように、隣り合うめっき析出物１１が互いに一体化し、連続しためっき膜１２となる。導電性粒子１０は、隣り合うめっき析出物１１同士の架橋をより促進するように作用する。
以上のようにして、図１に示すように、めっき膜１２からなる外部電極８および９が形成された積層型電子部品１が得られる。この積層型電子部品１において、端面６および７とめっき膜１２との境界部分には、図２（３）に示すように、粒径１μｍ以上の複数の導電性粒子１０が分布している。
なお、導電性粒子１０を付着させるためのサンドブラスト法またはブラシ研磨法において、導電性粒子に加えてガラス粒子を混在させておくなどして、めっきを施す工程の前に、積層体５の端面６および７にガラス粒子を付着させておき、めっき工程の後に、ガラス粒子を構成するガラスを流動または拡散させるように熱処理するようにすれば、めっき膜１２の固着力をより向上させることができる。
以上説明したような積層型電子部品１では、外部電極８および９の各々は、単層のめっき膜１２から構成されていたが、さらに少なくとも１層のめっき膜が形成されていてもよい。このような複数層のめっき膜をもって外部電極が形成された積層型電子部品の一例について、図３を参照して説明する。
図３は、この発明の第２の実施形態による積層型電子部品１ａを示す、図１に対応する図である。図３において、図１に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図３に示した積層型電子部品１ａの外部電極８ａおよび９ａに注目すると、積層体５の端面６および７上に形成されためっき膜１２を下地として、第２のめっき膜としての中間めっき膜１３および外側めっき膜１４が、めっき膜１２の場合と同様、電解めっきまたは無電解めっきによって形成されている。
外側めっき膜１４は、はんだに対し濡れ性が良好であることが求められるため、たとえばＳｎやＡｕなどを主成分とすることが望ましい。この実施形態では、下地となるめっき膜１２は、たとえばＣｕを主成分としている。この場合、中間めっき膜１３は、はんだ接合時のはんだ食われを防止する役割を果たすことが求められるため、たとえばＮｉを主成分とすることが望ましい。なお、下地となるめっき膜１２がＮｉを主成分とする場合、中間めっき膜１３は省略されてもよい。
なお、中間めっき膜１３および外側めっき膜１４は、下地めっき膜１２の形成後に端縁厚膜電極２１および２２が形成された後に形成されるのが好ましい。これは、端縁厚膜電極の形成時に加わった熱処理が、下地めっき膜１２と内部電極３、４とを相互に拡散させ、下地めっき膜１２の端面６および７に対する密着性を高めることにより、その後の工程におけるめっき液の浸入を抑制するためである。なおこの現象は、下地めっき膜１２の主成分がＣｕであり、内部電極３、４の主成分がＮｉであり、熱処理温度が８００℃以上であるときに顕著となる。
以上、この発明を、図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。
たとえば、この発明が適用される積層型電子部品としては、積層チップコンデンサが代表的であるが、その他、積層チップインダクタ、積層チップサーミスタなどにも適用可能である。
したがって、積層型電子部品に備える絶縁体層は、電気的に絶縁する機能を有していればよく、その材質は特に問われるものではない。すなわち、絶縁体層は、誘電体セラミックからなるものに限らず、その他、圧電体セラミック、半導体セラミック、磁性体セラミック、樹脂などからなるものであってもよい。
また、上記形態では、めっき膜１２が端面６、７の全面を覆うよう設計されているが、必ずしも全面を覆わない設計にも適用することができる。たとえば、端面に対し内部電極の露出部分が複数の領域に分割されており、この複数の露出部分に対してそれぞれめっき膜１２を被覆するような場合である。
以下、この発明による効果を確認するために実施した実施例について説明する。
実施例では、導電性粒子を付着させるため、サンドブラスト法を適用した。
試料となる積層型電子部品の積層体として、長さ１．９０ｍｍ、幅１.０５ｍｍおよび高さ１.０５ｍｍの積層セラミックコンデンサ用積層体であって、絶縁体層がチタン酸バリウム系誘電体セラミックからなり、内部電極がＮｉを主成分とするものを用意した。この積層体において、絶縁体層の各厚みは１０μｍであり、内部電極の各厚みは２μｍであり、内部電極が形成されない上下の各外層部の厚みは２００μｍであった。
次に、上記積層体における内部電極が露出した端面に対してサンドブラストを実施した。このサンドブラストにおいて、直径１μｍのアルミナからなる研磨用粒子を用い、表１に示すように、試料１〜３については、研磨用粒子の中に直径１μｍの「導電性粒子の材料」に示された金属からなる導電性粒子を研磨用粒子に対して１体積％混在させ、試料４、５については、導電性粒子を混在させなかった。
次に、上述のようにサンドブラストを実施した後の積層体の端面での導電化率を求めた。導電化率は、ＥＤＸ（エネルギー分散型Ｘ線マイクロアナライザ）により、積層体の端面全体を元素マッピング分析し、
導電化率［％］＝｛（内部電極のＮｉが占める面積＋導電性粒子の占める面積）／端面全体の面積｝×１００
の式から求めた。なお、仮にセラミック成分に導電性粒子と同じ成分が含まれていたとしても、導電性粒子はそれを構成する金属１００％と濃度が高いため、明確に判別することができる。このようにして求められた導電化率が表１に示されている。
導電化率［％］＝｛（内部電極のＮｉが占める面積＋導電性粒子の占める面積）／端面全体の面積｝×１００
の式から求めた。なお、仮にセラミック成分に導電性粒子と同じ成分が含まれていたとしても、導電性粒子はそれを構成する金属１００％と濃度が高いため、明確に判別することができる。このようにして求められた導電化率が表１に示されている。
次に、上記積層体を、容積３００ｍＬの水平回転バレル中に投入し、それに加えて、直径０．７ｍｍの鉄製メディアを１００ｍＬ投入した。そして、回転バレルを、ｐＨを８.５に調整した浴温２５℃のＣｕめっき用ストライク浴に浸漬させ、２.６ｍ／minにて回転させながら、電流密度０.１１Ａ／ｄｍ2にて６０分間通電して、内部電極の露出する積層体の端面に、直接、Ｃｕめっき膜を形成した。なお、上記Ｃｕめっき用ストライク浴は、１４ｇ／Ｌのピロリン酸銅、１２０ｇ／Ｌのピロリン酸、および１０ｇ／Ｌの蓚酸カリウムを含むものであった。
次いで、上記Ｃｕめっき膜を形成した積層体の入った回転バレルを、ｐＨを８.８に調整した浴温５５℃のＣｕめっき用ピロリン酸浴（上村工業社製ピロブライトプロセス）に浸漬させ、２．６ｍ／minにて回転させながら、電流密度０.３０Ａ／ｄｍ2にて、６０分間通電した。このようにして、上記Ｃｕめっき膜の上に、さらにＣｕめっき膜を形成し、Ｃｕめっき膜の合計厚みは１０μｍとなった。
次に、各試料に係る積層体の端面全体の面積に対して、Ｃｕめっき膜が被覆する面積の比率、すなわちめっき被覆率を求めた。めっき被覆率は、前述の導電化率の場合と同様、ＥＤＸによる元素マッピング分析を用い、
めっき被覆率［％］＝｛めっき金属の被覆面積／端面全体の面積｝×１００
の式から求めた。このめっき被覆率は表１の「被覆率」の欄に示されている。
めっき被覆率［％］＝｛めっき金属の被覆面積／端面全体の面積｝×１００
の式から求めた。このめっき被覆率は表１の「被覆率」の欄に示されている。
次いで、表１に示す試料１、２、および５のみに、次のようにして、端縁厚膜電極を形成した。まず、Ｃｕ粉末と、ＺｎＯ−Ｂ2Ｏ3−ＳｉＯ2系ガラスを主成分とするガラスフリットとを混合した後、有機ビヒクルを適量加え、得られた混合物を三本ロールで混合、分散させることによって、導電性ペーストを得た。次いで、この導電性ペーストを、試料１、２、および５の各々に係る積層体の主面および側面の各々における、端面に隣接する各端縁部に塗布し、窒素雰囲気中において、８００℃の温度で５時間保持する条件の下で焼き付けることにより、Ｃｕめっき膜と導通する端縁厚膜電極を形成した。
次に、上記Ｃｕめっき膜を形成した積層体を再度水平回転バレルに戻し、水平回転バレルを、電解Ｎｉめっき用ワット浴（温度６０℃、ｐＨ４.２）に浸漬し、２.６ｍ／minにて回転させながら、電流密度０.１５Ａ／ｄｍ2にて、６０分間通電した。このようにして、Ｃｕめっき膜および端縁厚膜電極の上に、厚み ４μｍのＮｉめっき膜が形成された。
次いで、水平回転バレルを、温度３３℃、ｐＨ５.０に調整された電解Ｓｎめっき用めっき浴（ディップソール社製Ｓｎ−２３５）に浸漬し、２.６ｍ／minにて回転させながら、電流密度０.１０Ａ／ｄｍ2にて、６０分間通電した。このようにして、Ｎｉめっき膜の上に、４μｍの厚みのＳｎめっき膜が形成された。この後、水洗した後、８０℃にて１０分間乾燥を行った。このようにして、試料１〜５に係る積層コンデンサの試料を得た。
そして、試料１〜５に係る積層コンデンサ１００個において、圧力１気圧、温度１２５℃および湿度９５％ＲＨの環境下にて、６.３Ｖの電圧を７２時間印加する、といったかなり厳しい条件によるＰＣＢＴ（Pressure Cooker Bias Test）を実施し、試料数１００個にて、不良個数を計数した。この結果が表１に示されている。
表１において、試料１〜３と試料４、５とを比較すれば、まず、サンドブラスト工程において導電性粒子を研磨用粒子の中に混在させた試料１〜３によれば、導電性粒子を混在させていない試料４、５に比べて、高い導電化率が得られることがわかる。そして、試料１〜３によれば、１００％の被覆率が得られた。これに対して、試料４、５では、被覆率が低かった。
さらに、導電性粒子を付着させ、かつ端縁厚膜電極を形成した試料１および２は、ＰＣＢＴ試験における不良率がゼロであった。これは、Ｃｕめっき膜の被覆率が向上したのに加えて、端縁厚膜電極により、Ｃｕめっき膜の端部からの水分浸入が抑制されたこと、および熱処理によりＣｕめっき膜の積層体端面に対する固着力が増し、水分浸入がより抑制されたことによると考えられる。これは、導電性粒子を付着させ、かつ端縁厚膜電極を形成しなかった試料番号３の試料において若干の不良が出た結果にも現れている。
１，１ａ 積層型電子部品
２ 絶縁体層
３，４ 内部電極
５ 積層体
６，７ 端面
８，９，８ａ，９ａ 外部電極
１０ 導電性粒子
１１ めっき析出物
１２ めっき膜
１３ 中間めっき膜
１４ 外側めっき膜
２１，２２ 端縁厚膜電極
３１，３２ 主面
２ 絶縁体層
３，４ 内部電極
５ 積層体
６，７ 端面
８，９，８ａ，９ａ 外部電極
１０ 導電性粒子
１１ めっき析出物
１２ めっき膜
１３ 中間めっき膜
１４ 外側めっき膜
２１，２２ 端縁厚膜電極
３１，３２ 主面
Claims (6)
- 相対向する第１および第２の主面と前記第１および第２の主面間を連結する第１および第２の端面ならびに第１および第２の側面とを有する直方体状をなし、積層された複数の絶縁体層と、前記絶縁体層間の界面に沿って形成された複数の内部電極とを含み、複数の前記内部電極の各端部が互いに絶縁された状態で前記第１および第２の端面のいずれかの所定の面に露出している、積層体を用意する工程と、
前記積層体の前記所定の面に露出した複数の前記内部電極の各端部を互いに電気的に接続するように、前記積層体の前記所定の面上に外部電極を形成する工程と、次いで、
前記積層体の前記第１および第２の主面ならびに前記第１および第２の側面の各々における、前記第１および第２の端面に隣接する各端縁部に、金属粉末とガラスフリットとを含む導電性ペーストを塗布し、焼き付けることにより、前記外部電極と導通する端縁厚膜電極を形成する工程と、を含む積層型電子部品の製造方法であって、
前記外部電極を形成する工程は、
前記積層体を用意する工程において用意された前記積層体の前記所定の面の少なくとも前記内部電極が露出していない領域に、粒径が１μｍ以上の複数の導電性粒子を付着させる工程と、
前記導電性粒子が付着した前記所定の面に直接めっきを施す工程とを備える、積層型電子部品の製造方法。 - 前記導電性粒子を付着させる工程は、前記所定の面に対して、研磨作用を有する研磨用粒子の中に前記導電性粒子を混在させてサンドブラスト法を実施する工程を備える、請求項１に記載の積層型電子部品の製造方法。
- 前記導電性粒子を付着させる工程は、前記所定の面に対して、前記導電性粒子を含む樹脂製の毛先を有するブラシを用いたブラシ研磨法を実施する工程を備える、請求項１に記載の積層型電子部品の製造方法。
- 前記めっきを施す工程の前に、前記積層体の前記所定の面にガラス粒子を付着させる工程、および、前記めっきを施す工程の後に、前記ガラス粒子を構成するガラスを流動または拡散させるように熱処理する工程をさらに備える、請求項１ないし３のいずれかに記載の積層型電子部品の製造方法。
- さらに、前記端縁厚膜電極および前記外部電極の上に、めっきを施すことによって、めっき膜を形成する工程を備える、請求項１ないし４に記載の積層型電子部品の製造方法。
- 相対向する第１および第２の主面と前記第１および第２の主面間を連結する第１および第２の端面ならびに第１および第２の側面とを有する直方体状をなし、積層された複数の絶縁体層と、前記絶縁体層間の界面に沿って形成された複数の内部電極とを含み、複数の前記内部電極の各端部が互いに絶縁された状態で前記第１および第２の端面のいずれかに露出している、積層体と、
前記積層体の前記第１および第２の端面の各々から露出した複数の前記内部電極の各端部を互いに接続するように前記第１および第２の端面上に形成された、実質的にめっき析出物からなる外部電極と、
前記積層体の前記第１および第２の主面ならびに前記第１および第２の側面の各々における、前記第１および第２の端面に隣接する各端縁部に前記外部電極と導通するように形成された、金属粉末とガラスフリットとを含む端縁厚膜電極とを備える、積層型電子部品であって、
前記第１および第２の端面の少なくとも前記内部電極が露出していない領域と前記実質的にめっき析出物からなる外部電極との境界部分には、粒径１μｍ以上の複数の導電性粒子が分布している、
積層型電子部品。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008053654A JP5056485B2 (ja) | 2008-03-04 | 2008-03-04 | 積層型電子部品およびその製造方法 |
| US12/142,924 US7764484B2 (en) | 2008-03-04 | 2008-06-20 | Multilayer electronic component and method for manufacturing the same |
| CN2008101274291A CN101527201B (zh) | 2008-03-04 | 2008-06-30 | 层叠型电子部件及其制造方法 |
| US12/770,914 US8240016B2 (en) | 2008-03-04 | 2010-04-30 | Method for manufacturing multilayer electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008053654A JP5056485B2 (ja) | 2008-03-04 | 2008-03-04 | 積層型電子部品およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009212298A JP2009212298A (ja) | 2009-09-17 |
| JP5056485B2 true JP5056485B2 (ja) | 2012-10-24 |
Family
ID=41053908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008053654A Active JP5056485B2 (ja) | 2008-03-04 | 2008-03-04 | 積層型電子部品およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7764484B2 (ja) |
| JP (1) | JP5056485B2 (ja) |
| CN (1) | CN101527201B (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5289794B2 (ja) * | 2007-03-28 | 2013-09-11 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| JP5056485B2 (ja) * | 2008-03-04 | 2012-10-24 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| JP2009283597A (ja) * | 2008-05-21 | 2009-12-03 | Murata Mfg Co Ltd | 積層電子部品およびその製造方法 |
| JP2009283598A (ja) * | 2008-05-21 | 2009-12-03 | Murata Mfg Co Ltd | 積層電子部品およびその製造方法 |
| JP2010093113A (ja) * | 2008-10-09 | 2010-04-22 | Murata Mfg Co Ltd | 積層型電子部品およびその製造方法 |
| JP5707710B2 (ja) * | 2010-03-08 | 2015-04-30 | Tdk株式会社 | 積層型チップ部品 |
| JP5589891B2 (ja) * | 2010-05-27 | 2014-09-17 | 株式会社村田製作所 | セラミック電子部品及びその製造方法 |
| JP5429067B2 (ja) * | 2010-06-17 | 2014-02-26 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
| JP5605053B2 (ja) * | 2010-07-26 | 2014-10-15 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP2012043841A (ja) * | 2010-08-13 | 2012-03-01 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法 |
| JP5420060B2 (ja) * | 2010-09-29 | 2014-02-19 | 京セラ株式会社 | コンデンサ |
| JP5472230B2 (ja) * | 2011-08-10 | 2014-04-16 | 株式会社村田製作所 | チップ部品構造体及び製造方法 |
| US9308945B2 (en) | 2012-04-23 | 2016-04-12 | Global Ip Holdings, Llc | Cargo management system including a vehicle load floor made by a composite, compression molding process and having a wood grain finish |
| US9010834B2 (en) | 2012-04-23 | 2015-04-21 | Global Ip Holdings, Llc | Cargo management system for a vehicle and including a pair of opposing cargo trim panels, each of which is made by a composite, compression molding process and has a wood grain finish |
| US9126537B2 (en) | 2012-04-23 | 2015-09-08 | Global Ip Holdings, Llc | Cargo management system including an automotive vehicle seat having a cargo trim panel made by a composite, compression molding process and having a wood grain finish |
| WO2014175013A1 (ja) * | 2013-04-25 | 2014-10-30 | 株式会社村田製作所 | 導電性ペーストおよび積層セラミック電子部品 |
| KR101525676B1 (ko) * | 2013-09-24 | 2015-06-03 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
| KR101514558B1 (ko) * | 2013-10-28 | 2015-04-22 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| TWI580568B (zh) * | 2014-09-03 | 2017-05-01 | Murata Manufacturing Co | Ceramic electronic parts and manufacturing method thereof |
| JP6672756B2 (ja) * | 2015-12-04 | 2020-03-25 | 株式会社村田製作所 | 電子部品および電子部品の製造方法 |
| CN105575645B (zh) * | 2016-02-04 | 2018-08-24 | 深圳顺络电子股份有限公司 | 一种叠层电子元件及其制造方法 |
| KR102632352B1 (ko) * | 2016-09-08 | 2024-02-02 | 삼성전기주식회사 | 커패시터 부품 |
| JP7136009B2 (ja) * | 2019-06-03 | 2022-09-13 | 株式会社村田製作所 | 積層コイル部品 |
| US11677098B2 (en) * | 2019-12-27 | 2023-06-13 | Taiyo Yuden Co., Ltd. | All solid battery and manufacturing method of the same |
| US11626615B2 (en) * | 2019-12-27 | 2023-04-11 | Taiyo Yuden Co., Ltd. | All solid battery |
| KR20210106689A (ko) * | 2020-02-21 | 2021-08-31 | 삼성전기주식회사 | 적층형 전자 부품 |
| KR20220092249A (ko) * | 2020-12-24 | 2022-07-01 | 삼성전기주식회사 | 적층형 전자 부품 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3612963A (en) * | 1970-03-11 | 1971-10-12 | Union Carbide Corp | Multilayer ceramic capacitor and process |
| US4400214A (en) * | 1981-06-05 | 1983-08-23 | Matsushita Electric Industrial, Co., Ltd. | Conductive paste |
| JPS61193418A (ja) * | 1985-02-21 | 1986-08-27 | 株式会社村田製作所 | 積層セラミツクコンデンサ |
| JPH05343259A (ja) * | 1992-06-11 | 1993-12-24 | Tdk Corp | セラミック電子部品及びその製造方法 |
| KR100277382B1 (ko) * | 1995-08-18 | 2001-01-15 | 사토 히로시 | 다층전자부품 |
| JP3535998B2 (ja) * | 1999-03-29 | 2004-06-07 | 太陽誘電株式会社 | 積層セラミック電子部品 |
| JP2000277371A (ja) * | 1999-03-29 | 2000-10-06 | Taiyo Yuden Co Ltd | 積層セラミック電子部品 |
| JP2001023852A (ja) * | 1999-07-06 | 2001-01-26 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JP2001307947A (ja) * | 2000-04-25 | 2001-11-02 | Tdk Corp | 積層チップ部品及びその製造方法 |
| JP3534684B2 (ja) * | 2000-07-10 | 2004-06-07 | Ｔｄｋ株式会社 | 導電ペーストおよび外部電極とその製造方法 |
| JP4710204B2 (ja) | 2001-08-31 | 2011-06-29 | 株式会社村田製作所 | 電子部品の端面電極形成方法 |
| JP3743406B2 (ja) * | 2001-10-05 | 2006-02-08 | 株式会社村田製作所 | 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品 |
| US7177137B2 (en) | 2002-04-15 | 2007-02-13 | Avx Corporation | Plated terminations |
| US7152291B2 (en) * | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
| TWI260657B (en) | 2002-04-15 | 2006-08-21 | Avx Corp | Plated terminations |
| US6960366B2 (en) | 2002-04-15 | 2005-11-01 | Avx Corporation | Plated terminations |
| US7576968B2 (en) | 2002-04-15 | 2009-08-18 | Avx Corporation | Plated terminations and method of forming using electrolytic plating |
| US7463474B2 (en) * | 2002-04-15 | 2008-12-09 | Avx Corporation | System and method of plating ball grid array and isolation features for electronic components |
| US6982863B2 (en) | 2002-04-15 | 2006-01-03 | Avx Corporation | Component formation via plating technology |
| US7345868B2 (en) | 2002-10-07 | 2008-03-18 | Presidio Components, Inc. | Multilayer ceramic capacitor with terminal formed by electroless plating |
| JP4134675B2 (ja) | 2002-10-21 | 2008-08-20 | 株式会社村田製作所 | 積層電子部品及びその製造方法 |
| KR100745494B1 (ko) * | 2003-02-21 | 2007-08-02 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 세라믹 전자부품 및 그 제조방법 |
| US7285232B2 (en) * | 2004-02-19 | 2007-10-23 | Murata Manufacturing Co., Ltd | Conductive paste and ceramic electronic component |
| JP4403825B2 (ja) * | 2004-02-23 | 2010-01-27 | 株式会社村田製作所 | チップ状セラミック電子部品およびその製造方法 |
| JP2005243944A (ja) | 2004-02-26 | 2005-09-08 | Kyocera Corp | セラミック電子部品 |
| JP4463045B2 (ja) | 2004-08-23 | 2010-05-12 | 京セラ株式会社 | セラミック電子部品及びコンデンサ |
| US7206187B2 (en) | 2004-08-23 | 2007-04-17 | Kyocera Corporation | Ceramic electronic component and its manufacturing method |
| US7516968B2 (en) * | 2005-04-29 | 2009-04-14 | Hendrickson Usa, L.L.C. | Wishbone-shaped linkage component and suspension systems incorporating the same |
| JP5104313B2 (ja) | 2005-10-28 | 2012-12-19 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| JP2007208112A (ja) * | 2006-02-03 | 2007-08-16 | Kyocera Chemical Corp | 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ |
| KR100953276B1 (ko) | 2006-02-27 | 2010-04-16 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 전자부품 및 그 제조방법 |
| JP5056485B2 (ja) * | 2008-03-04 | 2012-10-24 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
-
2008
- 2008-03-04 JP JP2008053654A patent/JP5056485B2/ja active Active
- 2008-06-20 US US12/142,924 patent/US7764484B2/en active Active
- 2008-06-30 CN CN2008101274291A patent/CN101527201B/zh active Active
-
2010
- 2010-04-30 US US12/770,914 patent/US8240016B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101527201B (zh) | 2012-05-23 |
| US20100206476A1 (en) | 2010-08-19 |
| US8240016B2 (en) | 2012-08-14 |
| US20090226705A1 (en) | 2009-09-10 |
| CN101527201A (zh) | 2009-09-09 |
| JP2009212298A (ja) | 2009-09-17 |
| US7764484B2 (en) | 2010-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5056485B2 (ja) | 積層型電子部品およびその製造方法 | |
| JP4807410B2 (ja) | 積層型電子部品およびその製造方法 | |
| JP5289794B2 (ja) | 積層型電子部品およびその製造方法 | |
| JP5439944B2 (ja) | 積層型電子部品およびその製造方法 | |
| JP5459487B2 (ja) | 積層型電子部品およびその製造方法 | |
| JP5439954B2 (ja) | 積層型電子部品およびその製造方法 | |
| JP5127703B2 (ja) | 積層型電子部品およびその製造方法 | |
| US8520362B2 (en) | Laminated ceramic electronic component and manufacturing method therefor | |
| JP2009295602A (ja) | 積層型電子部品、および積層型電子部品の製造方法。 | |
| JP5282678B2 (ja) | 積層型電子部品およびその製造方法 | |
| JPWO2007119281A1 (ja) | 積層型電子部品およびその製造方法 | |
| JP2012043841A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP2010093113A (ja) | 積層型電子部品およびその製造方法 | |
| JP5526908B2 (ja) | 積層型電子部品 | |
| JP2010093112A (ja) | 積層型電子部品およびその製造方法 | |
| JP5245611B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP5783242B2 (ja) | 積層型電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120716 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5056485 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |