CN101527201B - 层叠型电子部件及其制造方法 - Google Patents
层叠型电子部件及其制造方法 Download PDFInfo
- Publication number
- CN101527201B CN101527201B CN2008101274291A CN200810127429A CN101527201B CN 101527201 B CN101527201 B CN 101527201B CN 2008101274291 A CN2008101274291 A CN 2008101274291A CN 200810127429 A CN200810127429 A CN 200810127429A CN 101527201 B CN101527201 B CN 101527201B
- Authority
- CN
- China
- Prior art keywords
- face
- duplexer
- plating
- electronic component
- particle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明涉及层叠型电子部件及其制造方法,当想要通过实施镀覆,直接在层叠体的端面上形成层叠型电子部件的外部电极时,如果露出在端面的内部电极虽然邻接但端部间的距离长,则镀覆析出物之间的架桥难以生长,不易形成连续的镀覆膜,会导致可靠性降低。本发明所涉及的层叠型电子部件,每当形成外部电极(8)时,都通过例如喷砂法或刷研磨法在层叠体(5)的端面(6),附着粒径1μm以上的多个导电性粒子(10),然后通过电解镀覆或非电解镀覆形成镀覆膜(12)。
Description
技术领域
本发明涉及层叠型电子部件及其制造方法,尤其涉及一种通过实施涂敷而直接在层叠体的外表面上形成外部电极的层叠型电子部件及其制造方法。
背景技术
如图4所示,以层叠陶瓷电容器为代表的层叠型电子部件101一般具备层叠体105,该层叠体105包括:被层叠的多个绝缘体层102、和沿着绝缘体层102间的界面形成的多个层状内部电极103及104。在层叠体105的一方及另一方端面106及107,分别露出了多个内部电极103及多个内部电极104的各端部,按照将这些内部电极103的各端部及内部电极104的各端部分别相互电连接的方式,形成有外部电极108及109。
在形成外部电极108及109时,一般将含有金属成分和玻璃成分的金属膏涂敷到层叠体105的端面106及107上,接着通过烧结,首先形成膏电极膜110。然后,在膏电极膜110上形成例如以Ni为主要成分的第一镀覆膜111,进而在其上形成例如以Sn为主要成分的第二镀覆膜112。即,外部电极108及109分别由膏电极膜110、第一镀覆膜111及第二镀覆膜112这三层构造构成。
在利用焊锡将层叠型电子部件101安装到基板之际,对于外部电极108及109要求与焊锡具有良好的润湿性。同时,对于外部电极108要求起到使处于相互电绝缘状态的多个内部电极103相互电连接的作用,且对于外部电极109要求起到使处于相互绝缘状态的多个内部电极104相互电连接的作用。上述第二镀覆膜112起着确保焊锡润湿性的作用,膏电极膜110起着使内部电极103及104相互电连接的作用。第一镀覆膜111起着防止焊接时被焊锡腐蚀的作用。
但是,膏电极膜110的厚度大至几十μm~几百μm。因此,为了将该层叠型电子部件101的尺寸收敛为一定的规定值,需要确保该膏电极膜110的体积,相应地虽然不希望,但需要减少用于确保静电电容的实效体积。另一方面,由于镀覆膜111及112的厚度为几μm左右,所以,如果假设仅由第一镀覆膜111及第二镀覆膜112就可以构成外部电极108及109,则可以更多地确保静电电容确保用的实效体积。
为了如上所述,通过实施镀覆而直接在层叠体的端面上形成外部电极,不仅需要使在层叠体的端面露出的多个内部电极的端部析出镀覆析出物,而且,还需要使镀覆析出物镀覆成长,以使得这些镀覆析出物相互架桥。然而,相互邻接的内部电极的端部间的距离越长,即使发生镀覆成长,上述的架桥也越难实现。该情况下,会导致内部电极与镀覆膜之间的接合不良、或因水分等的侵入而引起绝缘电阻劣化的问题。
作为能够解决上述问题的方案,例如有特开2004-40084号公报(专利文献1)所记载的技术。专利文献1中记载了虽然是想通过镀覆形成外部电极的区域,但在内部电极的端部没有露出的位置,使虚设电极的端部露出。由此,即便在未分布露出了内部电极的端部的区域、或分布密度低的区域,也容易产生所述镀覆析出物的架桥,因此,可以通过镀覆,以良好的状态形成外部电极。而且,如果应用专利文献1所记载的技术,则在内部电极的端部完全没有露出的、层叠体的侧面上,也能够通过镀覆形成外部电极。
不过,在想要实施专利文献1所记载的技术时,由于除了本来的内部电极之外,还需要作为虚设电极的内部电极,所以,增加了应该形成的内部电极的总计数,因此,使得内部电极形成工序变得繁杂,结果,会增大制造成本。而且,如果产生了虚设电极形成位置的偏差、或在用于得到层叠体的重叠时发生了偏差,则有时会使得虚设电极在层叠体的规定的面不能恰当地露出。在这种情况下,如果发生虚设电极的露出不足,则不能够均匀地形成镀覆膜。在无法均匀形成镀覆膜的情况下,会与原来的内部电极之间发生接合不良,导致层叠型电子部件的可靠性降低。
【专利文献1】特开2004-40084号公报
发明内容
因此,本发明的目的在于,提供一种能够解决上述问题的层叠型电子部件的制造方法。
本发明的其他目的在于,提供一种由上述的制造方法制造的层叠型电子部件。
本发明的层叠型电子部件的制造方法包括:准备层叠体的工序,该层叠体呈长方体状,具有相对置的第一及第二主面、以及第一及第二端面和第一及第二侧面,其中该第一及第二端面和第一及第二侧面连结所述第一及第二主面之间,该层叠体包括层叠的多个绝缘体层和沿着所述绝缘体层间的界面形成的多个内部电极,并且多个所述内部电极的各端部以相互绝缘的状态露出在所述第一及第二端面的任意规定的面;按照使在所述层叠体的所述规定的面露出的多个所述内部电极的各端部相互电连接的方式,在所述层叠体的所述规定的面上形成外部电极的工序;和通过在所述层叠体的所述第一及第二主面、所述第一及第二侧面各自中的、与所述第一及第二端面邻接的各端缘部,涂敷含有金属粉末与玻璃粉的导电性膏,来形成与所述外部电极导通的绝缘厚膜电极的工序。
本发明中为了解决上述的技术课题,形成外部电极的工序具备:在准备层叠体的工序中所准备的层叠体的规定的面,附着粒径1μm以上的多个导电性粒子的工序;和对附着了导电性粒子的上述规定的面直接实施镀覆的工序。
优选每当实施上述的附着导电性粒子的工序时,例如都通过使具有研磨作用的研磨用粒子中混合导电性粒子,对规定的面实施喷砂法。或者,优选利用具备含有导电性粒子的树脂制鬃毛刷子,对规定的面实施刷研磨法。
本发明所涉及的层叠型电子部件的制造方法中,还具备:在实施镀覆的工序之前,使层叠体的规定的面附着玻璃粒子的工序;及在实施镀覆工序之后,按照使构成玻璃粒子的玻璃流动或扩散的方式进行热处理的工序。
并且,优选具备在所述端缘厚膜电极及所述外部电极之上通过实施镀覆来形成镀覆膜的工序。
通过上述本发明的制造方法而得到的层叠型电子部件,具有构造上的特征。本发明还适用于具有这种构造上的特征的层叠型电子部件。
即,本发明的层叠型电子部件具备:层叠体呈长方体状,其具有相对置的第一及第二主面、以及第一及第二端面和第一及第二侧面,其中第一及第二端面和第一及第二侧面连结所述第一及第二主面之间,该层叠体包括层叠的多个绝缘体层、和沿着所述绝缘体层间的界面形成的多个内部电极,并且多个所述内部电极的各端部以相互绝缘的状态露出在所述第一及第二端面的任意一面;外部电极,其按照使从所述层叠体的所述第一及第二端面分别露出的多个所述内部电极的各端部相互连接的方式,形成在所述第一及第二端面上,且实质上由镀覆析出物构成;和端缘厚膜电极,其形成为在所述层叠体的所述第一及第二主面、所述第一及第二侧面各自中的、与所述第一及第二端面邻接的各端缘部,和所述外部电极导通,且含有金属粉末和玻璃粉;在所述规定的面与所述外部电极的交界部分分布有粒径1μm以上的多个导电性粒子。
根据本发明,在相互邻接的镀覆析出物之间生长、架桥之际,导电性粒子发挥着架桥连接作用。因此,使得镀覆析出物之间易于架桥,可降低架桥所必须的镀覆生长力。由此,即使在邻接的内部电极的各端部间的距离长的情况下,也能够以良好的状态在层叠体的规定的面形成镀覆膜。
而且,根据本发明,通过在内部电极的端部不露出的区域也附着导电性粒子,能够以良好的状态形成镀覆膜。
并且,由于导电性粒子的粒径大至1μm以上,所以,能够更加可靠地促进镀覆析出物的架桥现象。
进而,由于不需要专利文献1所记载的虚设电极,所以,可节省用于形成虚设电极的成本,并且能够降低虚设电极产生错移等发生不良情况的概率。
在本发明中,由于附着了导电性粒子,所以,如果在研磨用粒子之中混合导电性粒子,来实施喷砂法,则在附着该导电性粒子的工序中,可以同时实施用于使内部电极的端部在层叠体的规定的面充分露出的工序。而且,在导电性粒子由金属构成的情况下,由于导电性粒子以嵌入的状态附着于层叠体的规定的面,所以,即使实施基于研墨粉的洗净,也无法简单地除去导电性粒子。
在为了附着导电性粒子,而使用具备含有导电性粒子的树脂制鬃毛刷子,来实施刷研磨法的情况下,可与上述的实施喷砂法时起到同样的有益效果。而且,刷研磨法与喷砂法相比,可以提高后来形成的镀覆膜的固着力。
另外,由于按照在层叠体的主面及侧面各自中的、与端面邻接的各端缘部,和外部电极导通的方式可靠地形成端缘厚膜电极,所以,可提高通过焊接进行安装时的接合可靠性,并且能够抑制从通过镀覆形成的外部电极的周围向层叠体内部浸入水分等。
附图说明
图1是表示本发明的第一实施方式所涉及的层叠型电子部件1的剖面图。
图2是对图1所示的层叠体5的一部分进行放大表示的剖面图,依次表示了外部电极8的形成工序。
图3是表示本发明的第二实施方式所涉及的层叠型电子部件1a的剖面图。
图4是表示现有的层叠型电子部件101的剖面图。
图中:1、1a-层叠型电子部件,2-绝缘体层,3、4-内部电极,5-层叠体,6、7-端面,8、9、8a、9a-外部电极,10-导电性粒子,11-镀覆析出物,12-镀覆膜,13-中间镀覆膜,14-外侧镀覆膜,21、22-端缘厚膜电极,31、32-主面。
具体实施方式
参照图1及图2,对本发明的第一实施方式所涉及的层叠型电子部件1及其制造方法进行说明。
首先,如图1所示,层叠型电子部件1具备成为部件主体的层叠体5。层叠体5呈长方体状,具有相对置的第一及第二主面31及32、将这些第一及第二主面31及32之间连结的第一及第二端面6及7和第一及第二侧面(图1中没有图示)。
层叠体5包括:层叠的多个绝缘体层2、和沿着绝缘体层2之间的界面形成的多个层状内部电极3及4。在层叠型电子部件1构成层叠陶瓷电容器时,绝缘体层2由电介质陶瓷构成。在层叠体5的一方及另一方端面6及7,分别露出了多个内部电极3及多个内部电极4的各端部,按照将这些内部电极3的各端部及内部电极4的各端部分别相互电连接的方式,形成有外部电极8及9。
外部电极8及9分别由镀覆膜12构成,该镀覆膜12由基于电解镀覆或非电解镀覆那样的湿式镀覆的镀覆析出物形成。即,外部电极8及9不包括导电性膏膜、真空蒸镀膜、溅射膜等。镀覆膜12例如以Cu为主要成分。
层叠型电子部件1还具备第一及第二端缘厚膜电极21及22,该第一及第二端缘厚膜电极21及22形成为在层叠体2的第一及第二主面31及32、第一及第二侧面各自的、与第一及第二端面6及7邻接的各端部,和第一及第二外部电极8及9分别导通。这些端缘厚膜电极21及22由含有金属粉末和玻璃粉的烧结体构成。
接着,以外部电极8及9的形成方法为中心,参照图2对图1所示的层叠型电子部件1的制造方法进行说明。图2是对图1所示的层叠体5的一部分,即内部电极3所露出的一方端面6附近进行放大表示的图。其中,另一方的端面7及在此处露出的内部电极4的状态,实质上与上述的端面6及内部电极3的情况相同。
首先,准备层叠体5,其包含层叠的多个绝缘体层2及沿着绝缘体层2之间的界面形成的多个内部电极3及4,且在端面6及7分别露出了内部电极3及4的各端部。
接着,按照将在层叠体5的端面6及7露出的内部电极3及4的各端部相互电连接的方式,实施在层叠体5的端面6及7上分别形成外部电极8及9的工序。
然后,按照在层叠体5的第一及第二主面31及32、第一及第二侧面各自的、与第一及第二端面6及7邻接的各端缘部,分别与第一及第二外部电极8及9导通的方式,通过涂敷加入玻璃粉的厚膜膏,并实施热处理,来形成第一及第二端缘厚膜电极21及22。
这里,对形成上述外部电极8及9的方法进行详细说明。
首先,如图2(1)所示,执行使层叠体5的端面6及7附着粒径为1μm以上的多个导电性粒子10的工序。作为上述的导电性粒子10,例如优选使用铜粒子、锡粒子、金粒子等金属粒子。
在附着导电性粒子10时,例如可以采用喷砂法。即,以在具有研磨作用的研磨用粒子之中混合导电性粒子10的状态,对层叠体5的端面6及7实施喷砂法。根据该喷砂法,即使在所准备的层叠体中,内部电极3及4从端面6及7凹陷而没有充分露出的情况下,也能够削减绝缘体层2,使内部电极3及4在端面6及7充分露出。另外,在使用金属粒子作为导电性粒子10的情况下,由于能够使导电性粒子10处于陷入端面6及7的状态,所以,在用于除去研磨用粒子的洗净时能够避免被简单除去的不良情况。
为了附着导电性粒子10,也可以取代上述的喷砂法,而采用刷研磨法。即,利用刷子对层叠体5的端面6及7实施刷研磨,其中,所述刷子具备含有导电性粒子10的树脂制毛前端。根据该刷研磨法,也能够与上述的喷砂法同样地,削减绝缘体层2,使内部电极3及4处于在端面6及7充分露出的状态,而且,还可以使由金属构成的导电性粒子10处于嵌入到端面6及7的状态。并且,根据刷研磨法,如后所述,能够提高镀覆膜的固着力。
然后,执行对附着了导电性粒子10的端面6及7直接实施镀覆的工序。在镀覆工序中首先如图2(2)所示,按照覆盖内部电极3及4露出的部分、和导电性粒子10的方式吸出镀覆析出物11,进而如果继续镀覆处理,则镀覆析出物11会生长,使得相邻的镀覆析出物11之间架桥,如图2(3)所示,相邻的镀覆析出物11相互一体化,成为连续的镀覆膜12。导电性粒子10发挥着进一步促进相邻镀覆析出物11之间的架桥的作用。
综上所述,可如图1所示,得到形成有由镀覆膜12构成的外部电极8及9的层叠型电子部件1。该层叠型电子部件1中,在端面6及7与镀覆膜12的交界部分如图2(3)所示,分布有粒径1μm以上的多个导电性粒子10。
另外,在用于附着导电性粒子10的喷砂法或刷研磨法中,如果除了导电性粒子之外,还预先混合玻璃粒子等,并按照在实施镀覆的工序之前,使玻璃粒子预先附着于层叠体5的端面6及7,在镀覆工序之后,使构成玻璃粒子的玻璃流动或扩散的方式来进行热处理,则可以进一步提高镀覆膜12的固着力。
在以上所说明的层叠型电子部件1中,外部电极8及9分别由单层的镀覆膜12构成,进而可以至少形成一层镀覆膜。参照图3,对这种由多层镀覆膜形成外部电极的层叠型电子部件的一个例子进行说明。
图3是表示本发明第二实施方式所涉及的层叠型电子部件1a的、与图1对应的图。图3中对与图1所示的要素相当的要素赋予同样的参照符号,并省略了重复的说明。
如果着眼于图3所示的层叠型电子部件1a的外部电极8a及9a,则以层叠体5的端面6及7上形成的镀覆膜12为基底,作为第二镀覆膜的中间镀覆膜13及外侧镀覆膜14与镀覆膜12的情况同样,通过电解镀覆或非电解镀覆形成。
由于外侧镀覆膜14被要求与焊锡的良好润湿性,所以,优选例如以Sn或Au等为主要成分。在本实施方式中,成为基底的镀覆膜12例如以Cu为主要成分。该情况下,由于中间镀覆膜13被要求起到焊锡接合时防止焊锡腐蚀的作用,所以,优选例如以Ni为主要成分。另外,在成为基底的镀覆膜12以Ni为主要成分的情况下,也可以省略中间镀覆膜13。
其中,中间镀覆膜13及外侧镀覆膜14优选在基底镀覆膜12的形成之后,形成了端缘厚膜电极21及22后形成。这是为了通过使基底镀覆膜12和内部电极3、4相互扩散,提高相对基底镀覆膜12的端面6及7的密接性,从而由端缘厚膜电极形成时所施加的热处理来抑制之后的工序中的镀覆液的浸入。另外,该现象在基底镀覆膜12的主要成分为Cu、内部电极3、4的主要成分为Ni、热处理温度为800℃以上时显著。
以上,使本发明与图示的实施方式相关联地进行了说明,但在本发明的范围内,能够实施其他的各种变形例。
例如,作为应用了本发明的层叠型电子部件,是以层叠芯片电容器为代表的,但除此之外,还能够应用到层叠芯片电感器、层叠芯片热敏电阻等中。
因此,只要层叠型电子部件所具备的绝缘体层具有电绝缘功能即可,对其材质没有特别约束。即,不限定于绝缘体层由电介质陶瓷构成,除此之外,也可以由压电体陶瓷、半导体陶瓷、磁性体陶瓷、树脂等构成。
而且,在上述实施方式中镀覆膜12被设计成覆盖端面6、7的整个面,但也可以应用到不必覆盖整个面的设计中。例如,有时会相对端面将内部电极的露出部分分割成多个区域,针对该多个露出部分分别被覆镀敷膜12。
下面,对为了确认本发明的效果而实施的实施例进行说明。
【实施例】
在实施例中,为了附着导电性粒子而采用了喷砂法。
作为成为试料的层叠型电子部件的层叠体,是长1.90mm、宽1.05mm、高1.05mm的层叠陶瓷电容器用层叠体,准备了绝缘体层由钛酸钡系电介质陶瓷构成、内部电极以Ni为主要成分的层叠体。在该层叠体中,绝缘体层的各厚度为10μm,内部电极的各厚度为2μm,没有形成内部电极的上下的各外层部的厚度为200μm。
接着,对上述层叠体中露出了内部电极的端面实施喷砂。在该喷砂中使用了由直径1μm的铝构成的研磨用粒子,如表1所示,对于试料1~3而言,使研磨用粒子中混合了相对研磨用粒子为1体积%的、直径为1μm的由“导电性粒子的材料”表示的金属构成的导电性粒子,对于试料4、5而言,不混合导电性粒子。
接着,求出如上所述地实施了喷砂后的层叠体的端面处的导电化率。导电化率通过利用EDX(能量分散型X线微量分析仪)对层叠体的端面整体进行元素匹配分析,根据导电化率[%]={(内部电极的Ni所占的面积+导电性粒子所占的面积)/端面整体的面积}×100的公式来求出。另外,即使陶瓷成分中含有与导电性粒子相同的成分,由于构成导电性粒子的金属浓度高为100%,所以可以明确地对其进行判别。这样求出的导电化率表示于表1。
接着,将上述层叠体投入到容积300mL的水平旋转滚筒(barrel)中,并且,投入直径0.7mm的铁制媒介。然后,使旋转滚筒浸渍到pH值被调整为8.5的浴温为25℃的Cu镀覆用冲击(strike)浴,一边以2.6m/min旋转,一边以电流密度0.11A/dm2通电60分钟,在内部电极露出的层叠体的端面直接形成了Cu镀覆膜。其中,上述Cu镀覆用冲击浴含有14g/L的焦磷酸铜、120g/L的焦磷酸及10g/L的草酸钾。
然后,将上述装入有形成了Cu镀覆膜的层叠体的旋转滚筒,浸渍到pH值被调整为8.8的浴温为55℃的镀覆用焦磷酸浴(上村工业公司制ピロブライトプロセス)一边以2.6m/min使其旋转,一边以电流密度0.30A/dm2通电60分钟。这样,在上述Cu镀覆膜之上进而形成了Cu镀覆膜,使得Cu镀覆膜的总计厚度为10μm。
接着,相对各试料的层叠体的端面整体的面积,求出Cu镀覆膜被覆的面积的比率、即镀覆被覆率。镀覆被覆率与上述的导电化率的情况相同,通过采用基于EDX的元素匹配分析,根据公式镀覆被覆率[%]={镀覆金属的被覆面积/端面整体的面积}×100求出。该镀覆被覆率表示在表1的“被覆率”一栏。
然后,仅对表1所示的试料1、2及5如下所述,形成端缘厚膜电极。首先,在将Cu粉末与以ZnO-B2O3-SiO2系玻璃为主要成分的玻璃粉进行混合之后,适量添加有机媒介物(vehicle),通过利用三根辊使所得到的混合物混合、分散,来获得导电性膏。接着,将该导电性膏涂敷到试料1、2及5各自的层叠体的主面及侧面的各个与端面邻接的各端缘部,通过在氮气气氛中以800℃的温度保持5小时的条件进行烧结,从而形成了与Cu镀覆膜导通的端缘厚膜电极。
然后,使上述形成了Cu镀覆膜的层叠体再次返回到水平旋转滚筒,将水平旋转滚筒浸渍到电解Ni镀覆用瓦茨池(watts bath)(温度60℃、pH4.2),一边以2.6m/min使其旋转,一边以电流密度0.15A/dm2通电60分钟。这样,在Cu镀覆膜及端缘厚膜电极之上形成了厚4μm的Ni镀覆膜。
接着,将水平旋转滚筒浸渍到被调整成温度为33℃、pH为5.0的电解Sn镀覆用镀浴(Dipsol chemicals公司制Sn-235)中,一边以2.6m/min使其旋转,一边以电流密度0.10A/dm2通电60分钟。这样,在Ni镀覆膜之上形成了4μm厚的Sn镀覆膜。之后,在水洗后以80℃进行10分钟干燥。由此,得到了试料1~5所涉及的层叠电容器的试料。
然后,在压力为一个气压、温度125℃及湿度95%RH的环境下,对100个试料1~5的层叠电容器,实施施加6.3V电压72个小时这一十分严格条件的PCBT(Pressure Cooker Bias Test),并对100个试料计量不良个数。其结果表示于表1。
【表1】
试料编号 | 导电性粒子的有无 | 导电性粒子的成分 | 端缘厚膜电极的有无 | 端面的导电化率(%) | Cu镀覆膜的被覆率(%) | PCBT试验不良个数 |
1 | 有 | Cu | 有 | 30 | 100 | 0/100 |
2 | 有 | Sn | 有 | 28 | 100 | 0/100 |
3 | 有 | Cu | 无 | 31 | 100 | 20/100 |
4 | 无 | - | 无 | 10 | 20 | 100/100 |
5 | 无 | - | 有 | 9 | 20 | 72/100 |
在表1中,如果比较试料1~3与试料4、5,则首先根据喷砂工序中在研磨用粒子之中混合了导电性粒子的试料1~3可知,与没有混合导电性粒子的试料4、5相比,可得到高的导电化率。并且,根据试料1~3可以得到100%的被覆率。与之相对,在试料4、5中被覆率较低。
并且,对附着有导电性粒子、且形成了端缘厚膜电极的试料1及2而言,PCBT试验中的不良率为0。其原因可以认为是:在Cu镀覆膜的被覆率提高的基础上,由端缘厚膜电极抑制了来自Cu镀覆膜的端部的水分进入;以及通过热处理增加了Cu镀覆膜相对层叠体端面的固着力,进一步抑制了水分侵入。这还表现在附着有导电性粒子、且没有形成端缘厚膜电极的试料编号3的试料中,出现了一些不良的结果。
Claims (6)
1.一种层叠型电子部件的制造方法,包括:
准备层叠体的工序,该层叠体呈长方体状,具有相对置的第一及第二主面、和第一及第二端面和第一及第二侧面,其中第一及第二端面和第一及第二侧面连结所述第一及第二主面之间,该层叠体包括层叠的多个绝缘体层和沿着所述绝缘体层间的界面形成的多个内部电极,并且多个所述内部电极的各端部以相互绝缘的状态露出在所述第一及第二端面的任一规定的面;
按照使在所述层叠体的所述规定的面露出的多个所述内部电极的各端部相互电连接的方式,在所述层叠体的所述规定的面上形成外部电极的工序;和
通过在所述层叠体的所述第一及第二主面、所述第一及第二侧面各自中的与所述第一及第二端面邻接的各端缘部,涂敷含有金属粉末与玻璃粉的导电性膏并烧结,来形成与所述外部电极导通的端缘厚膜电极的工序,
形成所述外部电极的工序具备:
在准备所述层叠体的工序中所准备的所述层叠体的所述规定的面上,附着粒径为1μm以上的多个导电性粒子的工序;和
对附着了所述导电性粒子的所述规定的面直接实施镀覆的工序。
2.根据权利要求1所述的层叠型电子部件的制造方法,其特征在于,
附着所述导电性粒子的工序具备:使具有研磨作用的研磨用粒子中混合所述导电性粒子,对所述规定的面实施喷砂法的工序。
3.根据权利要求1所述的层叠型电子部件的制造方法,其特征在于,
附着所述导电性粒子的工序具备:利用具有含有所述导电性粒子的树脂制鬃毛的刷子,对所述规定的面实施刷研磨法的工序。
4.根据权利要求1~3中任意一项所述的层叠型电子部件的制造方法,其特征在于,
还具备:在实施所述镀覆的工序之前,使所述层叠体的所述规定的面附着玻璃粒子的工序;及在实施所述镀覆工序之后,按照使构成所述玻璃粒子的玻璃流动或扩散的方式进行热处理的工序。
5.根据权利要求1~3中任意一项所述的层叠型电子部件的制造方法,其特征在于,
还具备在所述端缘厚膜电极及所述外部电极之上,通过实施镀覆来形成镀覆膜的工序。
6.一种层叠型电子部件,具备:
层叠体,呈长方体状,其具有相对置的第一及第二主面、以及第一及第二端面和第一及第二侧面,其中第一及第二端面和第一及第二侧面连结所述第一及第二主面之间,该层叠体包括层叠的多个绝缘体层、和沿着所述绝缘体层间的界面形成的多个内部电极,并且多个所述内部电极的各端部以相互绝缘的状态在所述第一及第二端面的任意一面露出;
外部电极,其按照将从所述层叠体的所述第一及第二端面分别露出的多个所述内部电极的各端部相互连接的方式,形成在所述第一及第二端面上,且由镀覆析出物构成;和
端缘厚膜电极,其形成为在所述层叠体的所述第一及第二主面、所述第一及第二侧面各自中的、与所述第一及第二端面邻接的各端缘部上,和所述外部电极导通,且含有金属粉末和玻璃粉,
在所述规定的面与所述外部电极的交界部分,分布有粒径1μm以上的多个导电性粒子。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008053654 | 2008-03-04 | ||
JP2008-053654 | 2008-03-04 | ||
JP2008053654A JP5056485B2 (ja) | 2008-03-04 | 2008-03-04 | 積層型電子部品およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101527201A CN101527201A (zh) | 2009-09-09 |
CN101527201B true CN101527201B (zh) | 2012-05-23 |
Family
ID=41053908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101274291A Active CN101527201B (zh) | 2008-03-04 | 2008-06-30 | 层叠型电子部件及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7764484B2 (zh) |
JP (1) | JP5056485B2 (zh) |
CN (1) | CN101527201B (zh) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5289794B2 (ja) * | 2007-03-28 | 2013-09-11 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
JP5056485B2 (ja) * | 2008-03-04 | 2012-10-24 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
JP2009283597A (ja) * | 2008-05-21 | 2009-12-03 | Murata Mfg Co Ltd | 積層電子部品およびその製造方法 |
JP2009283598A (ja) * | 2008-05-21 | 2009-12-03 | Murata Mfg Co Ltd | 積層電子部品およびその製造方法 |
JP2010093113A (ja) * | 2008-10-09 | 2010-04-22 | Murata Mfg Co Ltd | 積層型電子部品およびその製造方法 |
JP5707710B2 (ja) * | 2010-03-08 | 2015-04-30 | Tdk株式会社 | 積層型チップ部品 |
JP5589891B2 (ja) * | 2010-05-27 | 2014-09-17 | 株式会社村田製作所 | セラミック電子部品及びその製造方法 |
JP5429067B2 (ja) * | 2010-06-17 | 2014-02-26 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
JP5605053B2 (ja) * | 2010-07-26 | 2014-10-15 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
JP2012043841A (ja) * | 2010-08-13 | 2012-03-01 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法 |
JP5420060B2 (ja) * | 2010-09-29 | 2014-02-19 | 京セラ株式会社 | コンデンサ |
JP5472230B2 (ja) * | 2011-08-10 | 2014-04-16 | 株式会社村田製作所 | チップ部品構造体及び製造方法 |
US9308945B2 (en) | 2012-04-23 | 2016-04-12 | Global Ip Holdings, Llc | Cargo management system including a vehicle load floor made by a composite, compression molding process and having a wood grain finish |
US9010834B2 (en) | 2012-04-23 | 2015-04-21 | Global Ip Holdings, Llc | Cargo management system for a vehicle and including a pair of opposing cargo trim panels, each of which is made by a composite, compression molding process and has a wood grain finish |
US9126537B2 (en) | 2012-04-23 | 2015-09-08 | Global Ip Holdings, Llc | Cargo management system including an automotive vehicle seat having a cargo trim panel made by a composite, compression molding process and having a wood grain finish |
WO2014175013A1 (ja) * | 2013-04-25 | 2014-10-30 | 株式会社村田製作所 | 導電性ペーストおよび積層セラミック電子部品 |
KR101525676B1 (ko) * | 2013-09-24 | 2015-06-03 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
KR101514558B1 (ko) * | 2013-10-28 | 2015-04-22 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
TWI580568B (zh) * | 2014-09-03 | 2017-05-01 | Murata Manufacturing Co | Ceramic electronic parts and manufacturing method thereof |
JP6672756B2 (ja) * | 2015-12-04 | 2020-03-25 | 株式会社村田製作所 | 電子部品および電子部品の製造方法 |
CN105575645B (zh) * | 2016-02-04 | 2018-08-24 | 深圳顺络电子股份有限公司 | 一种叠层电子元件及其制造方法 |
KR102632352B1 (ko) * | 2016-09-08 | 2024-02-02 | 삼성전기주식회사 | 커패시터 부품 |
JP7136009B2 (ja) * | 2019-06-03 | 2022-09-13 | 株式会社村田製作所 | 積層コイル部品 |
US11677098B2 (en) * | 2019-12-27 | 2023-06-13 | Taiyo Yuden Co., Ltd. | All solid battery and manufacturing method of the same |
US11626615B2 (en) * | 2019-12-27 | 2023-04-11 | Taiyo Yuden Co., Ltd. | All solid battery |
KR20210106689A (ko) * | 2020-02-21 | 2021-08-31 | 삼성전기주식회사 | 적층형 전자 부품 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1658332A (zh) * | 2004-02-19 | 2005-08-24 | 株式会社村田制作所 | 导电糊和陶瓷电子元器件 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3612963A (en) * | 1970-03-11 | 1971-10-12 | Union Carbide Corp | Multilayer ceramic capacitor and process |
US4400214A (en) * | 1981-06-05 | 1983-08-23 | Matsushita Electric Industrial, Co., Ltd. | Conductive paste |
JPS61193418A (ja) * | 1985-02-21 | 1986-08-27 | 株式会社村田製作所 | 積層セラミツクコンデンサ |
JPH05343259A (ja) * | 1992-06-11 | 1993-12-24 | Tdk Corp | セラミック電子部品及びその製造方法 |
KR100277382B1 (ko) * | 1995-08-18 | 2001-01-15 | 사토 히로시 | 다층전자부품 |
JP2000277371A (ja) * | 1999-03-29 | 2000-10-06 | Taiyo Yuden Co Ltd | 積層セラミック電子部品 |
JP3535998B2 (ja) * | 1999-03-29 | 2004-06-07 | 太陽誘電株式会社 | 積層セラミック電子部品 |
JP2001023852A (ja) * | 1999-07-06 | 2001-01-26 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP2001307947A (ja) * | 2000-04-25 | 2001-11-02 | Tdk Corp | 積層チップ部品及びその製造方法 |
JP3534684B2 (ja) * | 2000-07-10 | 2004-06-07 | Tdk株式会社 | 導電ペーストおよび外部電極とその製造方法 |
JP4710204B2 (ja) | 2001-08-31 | 2011-06-29 | 株式会社村田製作所 | 電子部品の端面電極形成方法 |
JP3743406B2 (ja) * | 2001-10-05 | 2006-02-08 | 株式会社村田製作所 | 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品 |
US7576968B2 (en) | 2002-04-15 | 2009-08-18 | Avx Corporation | Plated terminations and method of forming using electrolytic plating |
US7152291B2 (en) | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
US6960366B2 (en) | 2002-04-15 | 2005-11-01 | Avx Corporation | Plated terminations |
US7463474B2 (en) * | 2002-04-15 | 2008-12-09 | Avx Corporation | System and method of plating ball grid array and isolation features for electronic components |
US7177137B2 (en) | 2002-04-15 | 2007-02-13 | Avx Corporation | Plated terminations |
US6982863B2 (en) | 2002-04-15 | 2006-01-03 | Avx Corporation | Component formation via plating technology |
TWI260657B (en) | 2002-04-15 | 2006-08-21 | Avx Corp | Plated terminations |
US7345868B2 (en) | 2002-10-07 | 2008-03-18 | Presidio Components, Inc. | Multilayer ceramic capacitor with terminal formed by electroless plating |
JP4134675B2 (ja) | 2002-10-21 | 2008-08-20 | 株式会社村田製作所 | 積層電子部品及びその製造方法 |
JP4310585B2 (ja) * | 2003-02-21 | 2009-08-12 | 株式会社村田製作所 | 積層型セラミック電子部品およびその製造方法 |
JP4403825B2 (ja) * | 2004-02-23 | 2010-01-27 | 株式会社村田製作所 | チップ状セラミック電子部品およびその製造方法 |
JP2005243944A (ja) | 2004-02-26 | 2005-09-08 | Kyocera Corp | セラミック電子部品 |
US7206187B2 (en) * | 2004-08-23 | 2007-04-17 | Kyocera Corporation | Ceramic electronic component and its manufacturing method |
JP4463045B2 (ja) | 2004-08-23 | 2010-05-12 | 京セラ株式会社 | セラミック電子部品及びコンデンサ |
US7516968B2 (en) * | 2005-04-29 | 2009-04-14 | Hendrickson Usa, L.L.C. | Wishbone-shaped linkage component and suspension systems incorporating the same |
JP5104313B2 (ja) | 2005-10-28 | 2012-12-19 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
JP2007208112A (ja) * | 2006-02-03 | 2007-08-16 | Kyocera Chemical Corp | 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ |
CN101346785B (zh) | 2006-02-27 | 2012-06-27 | 株式会社村田制作所 | 层叠型电子部件及其制造方法 |
JP5056485B2 (ja) * | 2008-03-04 | 2012-10-24 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
-
2008
- 2008-03-04 JP JP2008053654A patent/JP5056485B2/ja active Active
- 2008-06-20 US US12/142,924 patent/US7764484B2/en active Active
- 2008-06-30 CN CN2008101274291A patent/CN101527201B/zh active Active
-
2010
- 2010-04-30 US US12/770,914 patent/US8240016B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1658332A (zh) * | 2004-02-19 | 2005-08-24 | 株式会社村田制作所 | 导电糊和陶瓷电子元器件 |
Also Published As
Publication number | Publication date |
---|---|
US20090226705A1 (en) | 2009-09-10 |
JP2009212298A (ja) | 2009-09-17 |
US8240016B2 (en) | 2012-08-14 |
CN101527201A (zh) | 2009-09-09 |
JP5056485B2 (ja) | 2012-10-24 |
US7764484B2 (en) | 2010-07-27 |
US20100206476A1 (en) | 2010-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101527201B (zh) | 层叠型电子部件及其制造方法 | |
CN101346786B (zh) | 叠层型电子元件及其制造方法 | |
KR100979066B1 (ko) | 적층형 전자부품 및 그 제조방법 | |
US7933113B2 (en) | Multilayer electronic component and method for manufacturing multilayer electronic component | |
US8149566B2 (en) | Laminated electronic component and manufacturing method therefor | |
CN102194571B (zh) | 层叠型电子部件及其制造方法 | |
CN101189693B (zh) | 电子器件及其制作方法 | |
CN102693836B (zh) | 层叠陶瓷电子部件及其制造方法 | |
US8102640B2 (en) | Monolithic ceramic electronic component and method of manufacturing monolithic ceramic electronic component | |
JP4143539B2 (ja) | 複数のコンタクト面を有するエレクトロセラミックス構成素子 | |
JP2010278373A (ja) | 積層型電子部品およびその製造方法 | |
CN100555486C (zh) | 单片陶瓷电子元件及其制造方法 | |
KR20120089199A (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
CN102222563B (zh) | 层叠型陶瓷电子部件及其制造方法 | |
CN101572185A (zh) | 陶瓷电子器件和陶瓷电子器件的制造方法 | |
US20070263339A1 (en) | Materials for Forming Capacitor Layer and Printed Wiring Board Having Embedded Capacitor Circuit Obtained by Using the Same | |
CN117153563A (zh) | 多层电容器和包括其的电路板 | |
JP2006229178A (ja) | 絶縁コーティング層を有する半導性チップ素子及びその製造方法 | |
JP2007204822A (ja) | めっき方法 | |
KR20180051218A (ko) | 면상 발열체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |