JP4143539B2 - 複数のコンタクト面を有するエレクトロセラミックス構成素子 - Google Patents

複数のコンタクト面を有するエレクトロセラミックス構成素子 Download PDF

Info

Publication number
JP4143539B2
JP4143539B2 JP2003533292A JP2003533292A JP4143539B2 JP 4143539 B2 JP4143539 B2 JP 4143539B2 JP 2003533292 A JP2003533292 A JP 2003533292A JP 2003533292 A JP2003533292 A JP 2003533292A JP 4143539 B2 JP4143539 B2 JP 4143539B2
Authority
JP
Japan
Prior art keywords
ceramic
protective layer
ceramic substrate
component
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003533292A
Other languages
English (en)
Other versions
JP2005505129A (ja
Inventor
グライアー ギュンター
エンゲル ギュンター
コフラー レナーテ
ペチーナ アクセル
クルンプハルス ロベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2005505129A publication Critical patent/JP2005505129A/ja
Application granted granted Critical
Publication of JP4143539B2 publication Critical patent/JP4143539B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/12Protection against corrosion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102Varistor boundary, e.g. surface layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Electron Tubes For Measurement (AREA)

Description

多くのエレクトロセラミックス構成素子は、一般に表面実装でプリント基板にはんだ付けされる。表面実装の可能性(SMD能力)は、コンタクト面がセラミック構成素子に付与されることによって得られる。同じことが、配線された構成素子の製作に関して云える。この場合も、まず最初にコンタクト面をセラミック構成素子に付与しなければならない。次いで、前記コンタクト面にワイヤが例えばはんだ付け法で付与される。
例えば自動車電話における過電圧防止部材としてのバリスタ等の、電気的な構成部材の小型化は、表面上に複数の導電性のコンタクト面を有するより一層小型のマルチ構成素子の生産を必要とする。これらの構成素子は、一般に例えば縁部長さが約1mmの極めて小さなディメンションを有しているので、コンタクト面は非常に緊密に相並んで電気的な構成素子の表面に配置されており、その結果、コンタクト面を互いに電気的に絶縁することはますます困難になる。更に、この問題は、しばしば多層コンタクト面が一般に電気めっきプロセスにより付与されるということによって深刻化する。
この場合、セラミック構成素子に電着されるコンタクト面の付着性が重要な役割を果たす。この付着性は、一般に未処理のセラミック表面上では実地の要求に満たない程小さい。従って、一般に導電性接着剤又は導電性ペーストによってベース接触接続部が付与されてから、焼き固められる。次いで、このベース接触接続部に電気めっきプロセスで別の金属化層を析出させることができる。
例えば酸化亜鉛ベースのバリスタセラミックス等の、いくつかのエレクトロセラミックスは小さなオーム抵抗しか有していないので、電気めっきプロセス中に金属層が完全に又は部分的にセラミック体に析出する可能性があり、これにより、隣接したコンタクト面の間で表面漏れ電流が発生する恐れがある。しばしば、セラミック体は一般に酸性の電気めっき液によっても腐食されてエッチングされる。このことは、例えばバリスタセラミックスの場合は粒界の変化延いては構成素子の電気的な特性の変化をもたらす。
電気めっき液は、セラミック基体への侵入時にその電気的な特性をも変化させる恐れがあるので、隣接したコンタクト面の間のめっきされなかった構成素子も、増大された表面漏れ電流を有することになる。
米国特許第6159768号明細書に基づき公知のマルチ構成素子の製作法では、隣接したコンタクト面の間の焼結されたセラミック体にガラスペーストを塗布して焼き固める。この方法の欠点は、ガラスペーストとコンタクト面のベース接触接続部とが、一般に約800℃の近似した温度範囲内で焼き固められるので、ガラスペーストとベース接触接続部の導電性ペーストとが反応する恐れがあるという点にある。この反応は、別のコンタクト面を引き続き電気めっき式で析出させるということを悪化させる恐れがある。更に、ガラスペーストとベース接触接続部との間の反応は、隣接するコンタクト面の間の表面漏れ電流を増大させる恐れがある。更に、当該の米国特許明細書に開示された方法では、コンタクト面の間の領域にしかガラスペーストが設けられないので、不動態化層の設けられていないセラミック基体の他の領域は、依然として酸性の電気めっき液によりエッチングされる恐れがある。
更に、ドイツ連邦共和国特許第19634498号明細書に基づき公知のセラミック構成素子には、チタン酸バリウム、二酸化ケイ素、酸化アルミニウム又はガラスから成る保護層が配置されている。これらの保護層は、例えばバリスタ用に使用されるセラミックと一緒には焼結不能であり、従って、このような構成素子の製作には手間がかかるという欠点を有している。
従って、本発明の課題は、上で述べた欠点を回避する、改良された保護層又は不動態化層を備えたセラミック構成素子を提供することである。
この課題は、請求項1記載の構成素子によって解決される。本発明による構成素子の有利な構成及び当該構成素子の製作法は、別の請求項に記載されている。
本発明には、構成素子の機能を規定するセラミック基体を備えた電気的な構成素子が記載されている。基体の対向位置する2つの面に少なくとも4つのコンタクト面が配置されており、これらのコンタクト面の間には、コンタクト面よりも高い温度で焼結可能という性質を有する第1のセラミック保護層が位置している。セラミック基体の少なくとも2つの別の対向位置する面には、それぞれ第2のセラミック保護層が付与されている。即ち、第1のセラミック保護層の設けられていない2つの面だけに、又は4つ全ての面に、第2のセラミック保護層が付与されているということが可能である。本発明による構成素子の製作を簡単にするためには、セラミック基体と、第1及び第2のセラミック保護層とが一緒に焼結可能である。このようにして、基体全体を、該基体上に配置された保護層と一緒に1焼結ステップで焼結させることが可能である。
従来技術と比較した本発明による構成素子の利点は、第1のセラミック保護層がコンタクト面よりも高い温度で焼結されるので、コンタクト面の焼結時にコンタクト面と第1のセラミック保護層との間の反応が回避され得るという点にある。この理由から、約1mmの長さ及び約1.2mmの幅を有する本発明による構成素子は、36Vにおいて約3μAよりも小さな、著しく少ない表面漏れ電流を示す。セラミック保護層とコンタクト面との間で反応が生じる従来の構成素子の場合は、36Vの電圧において約30〜300μAの範囲内の漏れ電流が測定されていた。
従来技術と比較した本発明による構成素子の別の利点は、セラミック基体の別の少なくとも2つの対向位置する面に、第2のセラミック保護層が付与されているという点にある。この第2のセラミック保護層は、有利には例えば既存のコンタクト面に別の金属化層を電着する場合に、セラミック基体がめっきされることを防止する。
第2のセラミック保護層により、このセラミック保護層によって被覆されるセラミック基体の表面部分への、一般には酸性の電気めっき液成分の流入も確実に防止され得る。これにより、セラミック保護層によって被覆されたセラミック基体の領域が電気めっき液によってエッチングされるということを、確実に防止することができる。
構成素子のコンタクト面又は別の機能領域から遠く離れたセラミック基体の表面領域は、必ずしも酸性の電気めっき液から保護されなくてよい。この理由から、例えば対向位置する側面にコンタクト面が配置された構成素子において、カバー面だけを第2のセラミック保護層によって被覆することが可能である。この構成素子の両端面は、保護層を設けないままでよい(図3Dも参照)。
別の有利な構成では、セラミック基体内に導電性の電極層が配置されていてよく、これらの電極層は、セラミック基体の構成部材によって互いに分離されている。各コンタクト面は、それぞれ複数の電極層と導電接続されていてよく、これにより電極束を形成することができる。この構成は、導電性の電極層の適当な構成に基づいて、セラミック構成素子のオーム抵抗が、その都度規定される構成素子の使用領域にフレキシブルに適合され得るという利点を有している。
本発明による構成素子の製作を簡単にするためには、有利には第1及び第2のセラミック保護層が同じセラミック材料からも形成されている。有利には、第1及び/又は第2のセラミック保護層は高抵抗である。これにより、コンタクト面間の有効な絶縁に役立つので、保護層における短絡を防止することができる。更に、保護層の高い電気抵抗は、コンタクト面のために設けられた面とは別の基体の面に、金属層が電気めっき式で析出されるということを防止することができるという利点を有している。
第1及び/又は第2のセラミック保護層は、例えば化学式(Pb,La)(Zr,Ti)Oの鉛・ランタン・ジルコン・チタン酸塩セラミック(PLZTセラミック)を含んでいてよい。この場合は、一般式ABOで表される、ペロブスカイト型構造を有する多結晶セラミックである。Aサイトは、部分的にLaによって代替されてよいPbによって占められていてよく、BサイトはZr及び/又はTiによって占められていてよい。有利には、これらのセラミックは、約50〜80重量%のPbOと、約20〜50重量%のZrOと、約10〜40重量%のTiと、約0〜20重量%のLaOとから構成されている。
これらのセラミックは、多数のセラミック基体と一緒に焼結することが可能であるという利点を有している。一般的な組成AB(この場合、Aは2価の金属であり、Bは3価又は4価の金属である)の、例えばZnMn等のスピネルセラミックスを使用することも可能である。
次の一般式、即ち:
Figure 0004143539
の別のペロブスカイト型化合物を使用することも可能であり、この式における2価の金属MIIはストロンチウム又はバリウムであり、3価の金属MIIIは、
Figure 0004143539
の該当する希土類元素である。
これらの材料は、やはりセラミック基体と一緒に焼結することができるという利点を有している。更に、前記材料は全て、高いオーム抵抗を有しており、焼結中にセラミック構成素子の電気的な特性を変化させない。
セラミック基体は、例えば酸化亜鉛ベースのバリスタセラミックス、コンデンサセラミックス又は磁性セラミックス等の、多数のエレクトロセラミックスを含んでいてよい。
以下に、本発明の実施例を図面につき詳しく説明する。
図1には、コンタクト面5が付与される前の本発明による構成素子が示されている。コンタクト面5によっては被覆されないのが望ましい2つの面10A及び10Bの領域を被覆する第1のセラミック保護層15が見られる。更に、当該構成素子のカバー面には第2のセラミック保護層20が位置している。セラミック基体には複数の電極層30が配置されており、これらの電極層30の内の2つが図示されている。
図2Aでは、コンタクト面5を付与した後の本発明による構成素子の平面図が見られる。各2つのコンタクト面5が対向位置しているが、但しこの場合、より多くのコンタクト面若しくはコンタクト面対が構成素子に配置されていてもよい。コンタクト面5の間の、セラミック基体の向かい合った面10A,10Bには第1のセラミック保護層15が位置している。当該構成素子のカバー面は、それぞれ第2のセラミック保護層20によって被覆されている。符号A及びBを以て2つの切断面が示されており、この切断面は、Aの場合は対向位置する2つのコンタクト面5を通って延びており、Bの場合はコンタクト面5の間の2つの対向位置する第1のセラミック保護層を通って延びている。
図2Bでは、図2Aにおいて符号Aで示した平面を通る横断面が見られる。各コンタクト面5はそれぞれ電極層30と導電接続されており、その結果、各1つの電極束が形成される。縁部がコンタクト面と接続状態にあるカバー面は、構成素子のこの領域を第2のセラミック保護層20によって被覆されている。
図2Cには、図2Aにおいて符号Bの付された平面を通る横断面が示されている。この領域では、セラミック基体1が第1のセラミック保護層15と第2のセラミック保護層20とによって完全に被覆されているということが判る。
本発明による構成素子は、例えば2段階の方法によって製作され得る。第1の方法ステップA)では、後でコンタクト面5を配置しようとするセラミック基体1の対向位置する面10A,10Bにおいて、第1のセラミック保護層15がコンタクト面によって被覆されるべきでない領域に付与され且つセラミック基体の少なくとも2つの別の対向位置する面25A,25Bに第2のセラミック保護層が付与され、次いでセラミック基体が焼結される。第2の方法ステップB)では、コンタクト面5がセラミック基体の第1のセラミック保護層間に形成され、第1の方法ステップA)における第1の保護層よりも低い温度で焼結される。
図3Aには、例えば方法ステップA)において未加工のセラミックシートを積層させることによりセラミック基体1を製作することが示されており、この場合、シート間には導電性の電極層30を配置することができる。これらの電極層は、例えば印刷法を用いて未加工のセラミックシートに付与されてもよい。未加工のセラミックシートを積層する場合は、図3Aに示したように、最上位及び最下位の未加工シートとして有利には第2のセラミック保護層20が使用される。
次いで、なお方法ステップA)において、図3Bに示した様に、セラミック基体の側面において第1のセラミック保護層15を、後でコンタクト面5によって被覆しようとする領域の間に付与することができる。第1のセラミック保護層は、例えばスクリーン印刷法等の印刷法を用いて付与され得る。この場合、セラミック基体1の2つの対向位置する面が、構成素子の例えばコンタクト面5又は電極層30等の機能領域から十分遠くに離れていると、当該面をセラミック保護層によっては被覆しない若しくは露出させることが可能である。図3Cでは、方法ステップA)で焼結された後のセラミック基体と、このセラミック基体上に位置するセラミック保護層とが見られる。焼結は、例えば約24時間の間、セラミック体を1000℃よりも高い温度に加熱することによって実施され得る。
図3Dでは、コンタクト面5形成後の本発明による構成素子が見られる。コンタクト面は、例えば銀、パラジウム又は白金ベースの導電性ペースト或いは導電性接着剤の形でセラミック基体に付与され得る。次いで、コンタクト面を、方法ステップA)で行われた焼結よりも低い温度で焼き固める。例えば、付与された導電性ペーストは、約200℃で乾燥されてから、1〜2時間の間、およそ800℃で焼き固められる。
次に、従来の電気めっきステップにより別の金属化層をコンタクト面に析出させることができる。即ち、例えばニッケルバリア層及び最終的には構成素子のろう接特性を決定するすず層を、コンタクト面5に付与することができる。
コンタクト面5を設けようとするセラミック基体の領域を適当に機械的且つ化学的に前処理することにより、コンタクト面5を電気めっき式でセラミック基体上に直接に析出させることもできる。処理されていないセラミック表面の場合、電着されるコンタクト面の付着性は、一般に運転中の構成素子に課される要求を満たすためには極端に低い。
図4A:上で説明した方法に類似して、この方法でも方法ステップA1)で、コンタクト面を配置しようとするセラミック基体の対向位置する面において、第1のセラミック保護層が、コンタクト面によって被覆されるべきでない領域に形成される。コンタクト面を設けようとするセラミック基体の領域だけが化学的且つ機械的に活性化されるということを保証するためには、やはり方法ステップA1)において、コンタクト面を配置したくない他の4つの対向位置する面全てに、それぞれ第2のセラミック保護層20が付与される。つまりこの方法では、電気めっきされるべきでない全ての領域を保護層によって被覆することが有利である。次いで、この方法ステップA1)でもセラミック基体をセラミック保護層と一緒に焼結する。図4Bは、この段階の構成素子を示している。
図4C:次に、方法ステップB1)で、コンタクト面を設けようとするセラミック基体の領域が、機械的且つ化学的な処理によって活性化される。次いで最後の方法ステップC1)において、コンタクト面は電気めっきプロセスによって、セラミック基体の化学的/機械的に活性化された領域に直接に付与される。
有利には、セラミック基体の電気めっきしようとする領域は、方法ステップB1)において、機械的な粗面化及び酸性又はアルカリ性の水溶液内での化学的なエッチングにより処理される。粗面化は、例えば構成素子の電気めっきしようとする領域に研削体が作用することによって実施され得る。研削体としては、例えば炭化ケイ素、コランダム又は鋼から成る小さな球又は立方体も使用され得る。方法ステップB1)は、有利には回転ドラム内の酸性の水媒体中での、セラミック構成素子と研削体とから成る混合物の転動運動によって実現され得る。機械的な粗面化と化学的なエッチングを同時に行うことにより、セラミック構成素子の表面は確実に、方法ステップC1)での電気めっきプロセス中にセラミック構成素子におけるコンタクト面の良好な付着性を保証できるように変化され得る。
図4D:方法ステップB1)における電気めっきは、有利にはばら荷で行われるので、多数のセラミック構成素子を1ステップで簡単且つ廉価に、化学的且つ機械的に前処理することが可能である。
次に方法ステップC1)において、方法ステップB1)で粗面化され且つエッチングされた構成素子の領域に、電気めっき式でコンタクト面を析出させる。この場合、電気めっきは有利には方法ステップB1)と同様にばら荷で行われ、しかも、構成素子は酸性の金属塩溶液中で接触体と混ぜ合わされる。これらの接触体は、有利には構成素子を接触接続させて構成素子間のより良好な電流を保証する導電性の金属球、例えば鋼球なので、構成素子における金属(コンタクト面)の、比較的高い析出率が得られる。一般に、この場合も構成素子・接触体混合物は回転ドラム内の電解液中に位置しており、ドラムは電気めっき槽内に位置している。適当な電流を印加することにより(電気めっき槽を例えば陽極として接続し、陰極は回転ドラムに浸漬させる)、方法ステップB1)に従って前処理された構成素子の領域に、コンタクト面が電気めっき式で析出され得る。
図4Aでは、上で説明した第1の方法と同様に行われるセラミック基体1の製作が見られる。この基体は、例えば未加工シートの積層によって製作され得、この場合、未加工シート間には電極層が配置されてよく、第2のセラミック保護層の最上位のシートと最下位のシートとが、それぞれ存在している。但し、前記の第1の方法とは異なり、この方法では方法ステップA1)において、セラミック基体の電気めっきされるべきでない全ての領域を、方法ステップB1)における化学液及び研削体の影響から守るために、当該領域を全てセラミック保護層によって被覆しようとする。第1のセラミック保護層並びに構成素子の電気めっきされるべきでない全ての領域を被覆する残りのセラミック保護層は、例えばやはりスクリーン印刷等の印刷法によって付与され得る。図4Bには、焼結前の第1及び第2のセラミック保護層を備えたセラミック基体が示されている。
例えば24時間の間、1000℃よりも高いピーク温度で行われるセラミック基体の焼結の後で、方法ステップB1)において電気めっきしようとする領域が、図4Cに示すようにばら荷で機械的且つ化学的に前処理され得る。このためには、セラミック構成素子が研削体40と酸性水溶液中で接触させられる。研削体とセラミック構成素子とから成る混合物は、槽65内の酸性液45に浸漬された回転ドラム60内に位置している。このドラムの回転運動は、図4Cに矢印によって図示されている。この場合、セラミック構成素子と研削体とから成る混合物の転動運動を保証するためには、ドラム回転軸線が傾斜されている。研削体40による機械的な粗面化と、酸性液45内での化学的なエッチングとを同時に行うことによって、電気めっきしようとする構成素子の領域は、方法ステップC1)で電着しようとするコンタクト面の確実な付着が可能になるように変化される。酸性液としては、例えば約1.0〜1.5のpH値を有するリン酸水溶液が使用される。研削体直径に対する構成素子長さの有利な比率が保持されることによって、接触接続面の大きさ及び研削体と構成素子との間の接触接続の確率が増大される。研削体直径に対する構成素子長さの有利な比率は、有利には約1:0.05〜1:0.8である。
次に、方法ステップC1)において、方法ステップB1)に従って前処理されたセラミック構成素子を、図4Dに示したようにやはりばら荷で電気めっきする。このためには、構成素子と接触体50とから成る混合物が回転ドラム60にもたらされる。このドラムは、電気めっき槽70内の電解液55に浸漬されている。この電解液は、例えばおよそ10〜20g/lのすず(II)化合物濃度を有し、しかもpH値が約3〜4.5のすず塩溶液から成っている。接触体としては、有利には例えば鋼球等の導電性の球が使用される。電気めっきしようとする構成素子の領域に金属のコンタクト面を電気めっき式で析出可能にするためには、電気めっき槽70を陽極として接続すると同時に、陰極として接続された電極75を回転ドラム60に浸漬させる。このドラム60の転動運動は、構成素子と接触体との間の良好な接触を可能にし、しかも、この方法では有利には接触体直径に対する構成素子長さの比率が、およそ1:0.05〜1:0.08の範囲内で保持される。これにより、接触体と構成素子との間の接触確率が高まるので、良好に流れる電流に基づいて、電気めっきしようとする領域における金属の良好な析出が可能である。この場合、電流密度は有利には約0.05〜0.15A/dmの範囲内に位置している。
有利には、方法ステップC1)で用いられる接触体は、同時に研削体として方法ステップB1)でも使用される。このことは、方法ステップB1)の後に回転ドラムを酸性液45から取り出し、方法ステップC1)において構成素子又は接触体若しくは研削体に酸性液の汚れが運ばれないように数回水で洗浄する、簡単且つ連続的な方法プロセスを可能にする。洗浄後は構成素子・接触体混合物を、電解液55を有する電気めっき槽に直接に浸漬させて、方法ステップC1)を実施することができる。これにより、例えば方法ステップB1)からC1)に移行する際の研削体除去等の手間のかかる付加的な作業ステップを回避することができる。
この方法の利点は、方法ステップB1)での電気めっきしようとする領域の前処理と、方法ステップC1)の両方を、電気めっき用に設けられた同じ技術装置によって行えるという点にもある。
本発明による構成素子は、ここで紹介した実施例に限定されるものではない。コンタクト面の数に関しても、第1及び第2のセラミック保護層の性質に関しても、並びに本発明による構成素子の製作法に関しても、別の変化態様が可能である。
コンタクト面を付与する前の、第1及び第2のセラミック保護層を備えた本発明による構成素子の斜視図である。 図2Aは、コンタクト面を付与した後の本発明による構成素子の平面図であり、図2Bは、図2Aに符号Aで示した2つのコンタクト面の間の平面の横断面図であり、図2Cは、図2Aにおいて符号Bで示した、第1の保護層の設けられた基体の2つの領域間の範囲の横断面図である。 図3A〜図3Dは、本発明による構成素子の製作を示すものであり、この場合、コンタクト面は導電性接着剤又は導電性ペーストによって付与される。 図4A〜図4Dは、本発明による構成素子の製作を示すものであり、この場合、コンタクト面はセラミック基体に直接に電着される。
符号の説明
1 基体、 5 コンタクト面、 15 第1の保護層、 20 第2の保護層、 30 電極層、 40 研削体、 45 酸性液、 50 接触体、 55 電解液、 60 ドラム、 65 槽、 70 電気めっき槽、 75 電極

Claims (20)

  1. 電気的な構成素子であって、
    イ)該構成素子の機能を規定するセラミック基体(1)を有しており、
    ロ)少なくとも4つの焼結されたコンタクト面(5)が設けられており、各2つのコンタクト面が、それぞれセラミック基体(1)の対向位置する面(10A,10B)に配置されており、
    ハ)対向位置するこれらの面(10A,10B)の、コンタクト面(5)の設けられていない領域に第1のセラミック保護層(15)が設けられており、この第1の保護層(15)が、コンタクト面(5)よりも高い温度で焼結可能な性質を有しており、
    ニ)セラミック基体の少なくとも2つの別の対向位置する面(25A,25B)に、それぞれ第2のセラミック保護層(20)が設けられており、セラミック基体(1)、第1のセラミック保護層(15)及び第2のセラミック保護層(20)が一緒に焼結可能であることを特徴とする、複数のコンタクト面を有するエレクトロセラミックス構成素子。
  2. 第2のセラミック保護層(20)が、コンタクト面(5)及び第1のセラミック保護層(15)の設けられていないセラミック基体(1)の4つの面(25A,25B,26A,26B)全てに配置されている、請求項1記載の構成素子。
  3. セラミック基体(1)に導電性の電極層(30)が配置されており、これらの電極層が、セラミック基体の領域(35)によって互いに分離されており、各コンタクト面(5)が、それぞれ複数の電極層(30)と導電接続されており且つ電極束を形成している、請求項1又は2記載の構成素子。
  4. 第1のセラミック保護層(15)及び第2のセラミック保護層(20)が同じセラミック材料から形成されている、請求項1から3までのいずれか1項記載の構成素子。
  5. セラミック基体(1)が、バリスタセラミックス、コンデンサセラミックス又は磁性セラミックスを含んでいる、請求項1から4までのいずれか1項記載の構成素子。
  6. 第1のセラミック保護層(15)及び/又は第2のセラミック保護層(20)が高抵抗である、請求項1から5までのいずれか1項記載の構成素子。
  7. 第1のセラミック保護層(15)及び/又は第2のセラミック保護層(20)が、組成ABのスピネルセラミックスを含んでおり、この場合、Aが2価の金属であり且つBが3価又は4価の金属であるか、又は次の一般式、即ち:
    Figure 0004143539
    のペロブスカイトであり、この式における2価の金属MIIはストロンチウム又はバリウムであり、3価の金属MIIIは、
    Figure 0004143539
    の該当する希土類元素である、請求項1から6までのいずれか1項記載の構成素子。
  8. 第1のセラミック保護層(15)及び/又は第2のセラミック保護層(20)が、鉛・ランタン・ジルコン・チタン酸塩セラミック(Pb,La)(Zr,Ti)Oを含んでいる、請求項1から6までのいずれか1項記載の構成素子。
  9. A)コンタクト面(5)を配置しようとするセラミック基体(1)の対向位置する面(10A,10B)において、第1のセラミック保護層(15)をコンタクト面によって被覆されるべきでない領域に形成し且つセラミック基体の少なくとも2つの別の対向位置する面(25A,25B)に第2のセラミック保護層を付与してからセラミック基体を焼結し、
    B)次いで、コンタクト面(5)をセラミック基体に生ぜしめ、方法ステップA)よりも低い温度で焼結することを特徴とする、複数のコンタクト面を有する構成素子の製作法。
  10. 前記方法ステップA)において、セラミック基体(1)を未加工のセラミックシートの積層によって構成し、この場合、最上位及び最下位の未加工シートに第2のセラミック保護層(20)を設け、次いで、第1のセラミック保護層(15)をセラミック基体に付与する、請求項9記載の方法。
  11. 前記方法ステップA)において、第1のセラミック保護層を印刷法によって付与する、請求項9又は10記載の方法。
  12. 前記方法ステップA)において、導電性の電極層を未加工のセラミックシート間に配置する、請求項10又は11記載の方法。
  13. 導電性の電極層を、印刷法によって未加工のセラミックシートに付与する、請求項9から12までのいずれか1項記載の方法。
  14. 前記方法ステップB)において、コンタクト面を導電性ペースト又は導電性接着剤の形でセラミック基体に付与する、請求項9から13までのいずれか1項記載の方法。
  15. A1)コンタクト面を配置しようとするセラミック基体(1)の対向位置する面(10A,10B)において、第1のセラミック保護層(15)を、コンタクト面によって被覆されるべきでない領域に生ぜしめ且つセラミック基体の別の4つの対向位置する面(25A,25B,26A,26B)全てに第2のセラミック保護層(20)を付与してからセラミック基体(1)を焼結し、
    B1)次いで、コンタクト面(5)によって被覆しようとするセラミック基体の領域を、機械的及び化学的処理によって活性化させ、
    C1)その後、コンタクト面(5)を電気めっきプロセスによりセラミック基体(1)に付与することを特徴とする、複数のコンタクト面を有する構成素子の製作法。
  16. 前記方法ステップB1)において、セラミック基体の電気めっきされるべき領域の機械的処理を粗面化により行い且つ化学的処理をエッチングによって行う、請求項15記載の方法。
  17. 前記方法ステップB1)において、酸性又はアルカリ性の水溶液(45)内で機械的にセラミック基体(1)に作用する研削体(40)を使用する、請求項15又は16記載の方法。
  18. 前記方法ステップC1)において、金属塩を含む電解液(55)中でセラミック基体を導電性の接触体(50)と接触させ且つセラミック基体の電気めっきされるべき領域に金属が電気めっき式で析出されるように、適当な電流密度を有する電流を印加する、請求項15から17までのいずれか1項記載の方法。
  19. セラミック基体と接触体とが互いに相対運動を実施するように、セラミック基体を接触体と接触させる、請求項15から18までのいずれか1項記載の方法。
  20. 前記方法ステップC1)で使用した接触体(50)を、前記方法ステップB1)でも研削体(40)として使用する、請求項18又は19記載の方法。
JP2003533292A 2001-09-28 2002-09-25 複数のコンタクト面を有するエレクトロセラミックス構成素子 Expired - Fee Related JP4143539B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10147898A DE10147898A1 (de) 2001-09-28 2001-09-28 Elektrochemisches Bauelement mit mehreren Kontaktflächen
PCT/DE2002/003618 WO2003030187A2 (de) 2001-09-28 2002-09-25 Elektrokeramisches bauelement mit mehreren kontaktflächen

Publications (2)

Publication Number Publication Date
JP2005505129A JP2005505129A (ja) 2005-02-17
JP4143539B2 true JP4143539B2 (ja) 2008-09-03

Family

ID=7700646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003533292A Expired - Fee Related JP4143539B2 (ja) 2001-09-28 2002-09-25 複数のコンタクト面を有するエレクトロセラミックス構成素子

Country Status (5)

Country Link
US (2) US7123467B2 (ja)
EP (1) EP1430489B1 (ja)
JP (1) JP4143539B2 (ja)
DE (2) DE10147898A1 (ja)
WO (1) WO2003030187A2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10147898A1 (de) * 2001-09-28 2003-04-30 Epcos Ag Elektrochemisches Bauelement mit mehreren Kontaktflächen
ES2305428T3 (es) * 2003-07-21 2008-11-01 Abb Research Ltd. Electroceramica metalizada irradiada por laser.
DE102004037588A1 (de) * 2004-08-03 2006-02-23 Epcos Ag Elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
JP5104313B2 (ja) * 2005-10-28 2012-12-19 株式会社村田製作所 積層型電子部品およびその製造方法
WO2007119281A1 (ja) * 2006-03-15 2007-10-25 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
DE102007044604A1 (de) * 2007-09-19 2009-04-09 Epcos Ag Elektrisches Vielschichtbauelement
KR101079478B1 (ko) * 2009-12-30 2011-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101141402B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR20120138873A (ko) * 2011-06-16 2012-12-27 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
KR101548774B1 (ko) * 2011-08-26 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터
KR101558023B1 (ko) * 2011-08-26 2015-10-07 삼성전기주식회사 적층 세라믹 커패시터
KR101525645B1 (ko) 2011-09-02 2015-06-03 삼성전기주식회사 적층 세라믹 커패시터
KR101412950B1 (ko) * 2012-11-07 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터
KR101452058B1 (ko) * 2012-12-06 2014-10-22 삼성전기주식회사 적층 세라믹 전자부품
KR101499717B1 (ko) * 2013-05-21 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
US20150021082A1 (en) * 2013-07-17 2015-01-22 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
KR102122932B1 (ko) * 2013-08-08 2020-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
US9627142B2 (en) * 2013-09-24 2017-04-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
KR101525740B1 (ko) * 2014-07-23 2015-06-03 삼성전기주식회사 적층 세라믹 커패시터
KR101659208B1 (ko) * 2015-02-06 2016-09-30 삼성전기주식회사 적층 세라믹 전자 제품 및 그 제조 방법
KR101585604B1 (ko) * 2015-07-01 2016-01-14 주식회사 아모텍 감전보호용 컨택터 및 이를 구비한 휴대용 전자장치
KR101771798B1 (ko) 2015-08-26 2017-08-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
WO2020018651A1 (en) 2018-07-18 2020-01-23 Avx Corporation Varistor passivation layer and method of making the same
AT17569U1 (de) * 2019-09-30 2022-07-15 Tdk Electronics Ag Polykristalliner keramischer Festkörper, dielektrische Elektrode mit dem Festkörper, Vorrichtung mit der Elektrode und Verfahren zur Herstellung
KR102362623B1 (ko) * 2019-10-14 2022-02-14 가천대학교 산학협력단 열전 반도체 소자 및 이의 제조방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0732273B2 (ja) * 1986-05-22 1995-04-10 日本電気株式会社 電歪効果素子
EP0337373A3 (en) * 1988-04-12 1991-02-13 Matsushita Electric Industrial Co., Ltd. Multi-layered dielectric element
JPH02189903A (ja) 1989-01-18 1990-07-25 Murata Mfg Co Ltd 積層型バリスタ
JP3045531B2 (ja) * 1990-10-01 2000-05-29 日立金属株式会社 積層型変位素子
JPH04333295A (ja) * 1991-05-09 1992-11-20 Nec Corp 電歪効果素子およびその製造方法
DE4213629C1 (de) 1992-04-24 1994-02-17 Siemens Matsushita Components Sinterkeramik für hochstabile Thermistoren und Verfahren zu ihrer Herstellung
JPH06232467A (ja) * 1993-02-08 1994-08-19 Brother Ind Ltd 積層型圧電素子
US6579600B1 (en) * 1996-07-25 2003-06-17 Materials Systems, Inc. Multilayer capacitor and method
DE19634498C2 (de) 1996-08-26 1999-01-28 Siemens Matsushita Components Elektro-keramisches Bauelement und Verfahren zu seiner Herstellung
JPH11150005A (ja) 1997-11-18 1999-06-02 Marcon Electron Co Ltd セラミックバリスタとその製造方法
JP3275818B2 (ja) * 1998-02-12 2002-04-22 株式会社村田製作所 積層コンデンサ
DE19827574A1 (de) 1998-06-20 1999-12-23 Philips Patentverwaltung Keramisches passives elektronisches Bauelement mit lokal-epitaktischer Beschichtung
JP2000031558A (ja) * 1998-07-14 2000-01-28 Hitachi Ltd 積層型圧電アクチュエータの製造方法
KR100274210B1 (ko) 1998-11-02 2000-12-15 오세종 어레이형 다중 칩 부품
JP3548821B2 (ja) * 1999-05-10 2004-07-28 株式会社村田製作所 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路
DE19946196B4 (de) 1999-09-27 2005-02-24 Epcos Ag Elektro-keramisches Bauelement und Verfahren zu seiner Herstellung
JP2001167969A (ja) * 1999-12-06 2001-06-22 Tdk Corp 三次元搭載用多端子積層セラミックコンデンサ
DE10035172B4 (de) * 2000-07-19 2004-09-16 Epcos Ag Keramikmasse und Kondensator mit der Keramikmasse
DE10110680A1 (de) 2001-03-06 2002-10-02 Epcos Ag Elektrisches Bauelement
DE10147897C1 (de) * 2001-09-28 2003-01-23 Epcos Ag Verfahren zum galvanischen Aufbringen von Kontaktschichten auf keramische Bauelemente
DE10147898A1 (de) * 2001-09-28 2003-04-30 Epcos Ag Elektrochemisches Bauelement mit mehreren Kontaktflächen
JP4187184B2 (ja) * 2002-02-28 2008-11-26 Tdk株式会社 電子部品
JP2005259982A (ja) * 2004-03-11 2005-09-22 Tdk Corp 積層セラミックコンデンサ

Also Published As

Publication number Publication date
EP1430489A2 (de) 2004-06-23
WO2003030187A2 (de) 2003-04-10
US7123467B2 (en) 2006-10-17
EP1430489B1 (de) 2009-11-11
US20070006959A1 (en) 2007-01-11
WO2003030187A3 (de) 2003-07-03
US20040266087A1 (en) 2004-12-30
DE50213994D1 (de) 2009-12-24
DE10147898A1 (de) 2003-04-30
US7341639B2 (en) 2008-03-11
JP2005505129A (ja) 2005-02-17

Similar Documents

Publication Publication Date Title
JP4143539B2 (ja) 複数のコンタクト面を有するエレクトロセラミックス構成素子
US7576968B2 (en) Plated terminations and method of forming using electrolytic plating
JP5289794B2 (ja) 積層型電子部品およびその製造方法
JP5180753B2 (ja) セラミック積層電子部品およびその製造方法
CN108231414B (zh) 多层陶瓷电容器及多层陶瓷电容器的制造方法
KR100979066B1 (ko) 적층형 전자부품 및 그 제조방법
US20040090732A1 (en) Plated terminations
CN1303621C (zh) 芯片型电子部件
JP3497840B2 (ja) ガラスコーティング膜を有するチップバリスタの製造方法
EP1720181A1 (en) Stacked ceramic electronic component and manufacturing method thereof
US10840018B2 (en) Multilayer electronic device having improved connectivity and method for making the same
JP4506066B2 (ja) チップ型電子部品及びチップ型電子部品の製造方法
CN111755249A (zh) 多层电容器
JP3254399B2 (ja) 積層チップバリスタ及びその製造方法
JP4998800B2 (ja) 積層チップバリスタおよびその製造方法
CN215911261U (zh) 芯片型半导体陶瓷电子元件
US20050229388A1 (en) Multi-layer ceramic chip varistor device surface insulation method
CN115036131B (zh) 陶瓷电子部件
JP5835047B2 (ja) セラミック電子部品
JP3544569B2 (ja) 積層セラミックコンデンサ
JP4515334B2 (ja) バレルめっき方法、および電子部品の製造方法
CN108695066B (zh) 多层陶瓷电容器及制造其的方法
EP4386795A2 (en) Multilayered capacitor and method for manufacturing the same
JP2024096116A (ja) 積層型キャパシタ
JP3747254B2 (ja) 表面実装型積層チップバリスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4143539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees