CN108231414B - 多层陶瓷电容器及多层陶瓷电容器的制造方法 - Google Patents

多层陶瓷电容器及多层陶瓷电容器的制造方法 Download PDF

Info

Publication number
CN108231414B
CN108231414B CN201711381657.7A CN201711381657A CN108231414B CN 108231414 B CN108231414 B CN 108231414B CN 201711381657 A CN201711381657 A CN 201711381657A CN 108231414 B CN108231414 B CN 108231414B
Authority
CN
China
Prior art keywords
ceramic
layer
electrode layers
multilayer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711381657.7A
Other languages
English (en)
Other versions
CN108231414A (zh
Inventor
柳泽笃博
柴田好规
田原干夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN108231414A publication Critical patent/CN108231414A/zh
Application granted granted Critical
Publication of CN108231414B publication Critical patent/CN108231414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Abstract

本申请提供一种多层陶瓷电容器，其包括：多层芯片，其具有平行六面体形状，其中多个电介质层中的每一个与多个内部电极层中的每一个交替地堆叠并且交替地暴露于多层芯片的两个边缘面，多个电介质层的主要成分是陶瓷；以及一对外部电极，其形成在两个边缘面上；其中：上述一对外部电极具有在基底层上形成镀层的结构；基底层的主要成分是包含Ni和Cu中的至少一种的金属或合金；并且基底层包含Mo。

Description

多层陶瓷电容器及多层陶瓷电容器的制造方法
技术领域
本发明的某方面涉及多层陶瓷电容器以及多层陶瓷电容器的制造方法。
背景技术
多层陶瓷电容器具有多层结构和一对外部电极，在该多层结构中多个电介质层和多个内部电极层交替地堆叠，并且上述一对外部电极形成在多层结构的边缘面上并且与引出至边缘面的内部电极层电连接。外部电极具有其中基底层经过镀覆的结构。日本专利申请公开第H01-80011号公开了在镀覆中产生的氢吸附在内部电极层中，并且电介质层的绝缘电阻因氢引起的还原而劣化。并且，专利文献公开了添加Ni(镍)作为用于抑制主要成分为贵金属的内部电极的氢吸附的金属。另一方面，日本专利申请公开第2016-66783号公开了即使将Ni用于内部电极层，绝缘电阻也由于氢的影响而劣化。
发明内容
需要抑制来自作为氢的侵入路径的外部电极的氢侵入，以便抑制氢的影响。
本发明的目的在于提供能够抑制来自外部电极的氢侵入的多层陶瓷电容器及该多层陶瓷电容器的制造方法。
根据本发明的一方面，提供一种多层陶瓷电容器，其包括：多层芯片，其具有平行六面体形状，其中多个电介质层中的每一个与多个内部电极层中的每一个交替地堆叠并且交替地暴露于多层芯片的两个边缘面，多个电介质层的主要成分是陶瓷；以及一对外部电极，其形成在两个边缘面上；其中：上述一对外部电极具有在基底层上形成镀层的结构；基底层的主要成分是包含Ni和Cu中的至少一种的金属或合金；并且基底层包含Mo。
根据本发明的另一方面，提供一种多层陶瓷电容器的制造方法，其包括：形成具有平行六面体形状的陶瓷多层结构，其中多个陶瓷电介质生片中的每一个和多个用于形成内部电极的导电糊料中的每一个交替地堆叠并交替地暴露于陶瓷多层结构的两个边缘面；在两个边缘面上涂覆金属糊料，金属糊料与两个边缘面接触，金属糊料包括金属粉末和Mo源，金属粉末的主要成分是包含Ni和Cu中的至少一种的金属或合金；以及在涂覆之后对陶瓷多层结构进行烘烤。
附图说明
图1示出多层陶瓷电容器的局部透视图；
图2示出沿着图1的线A-A选取的截面图；
图3示出多层陶瓷电容器的制造方法的流程图；
图4A示出使用EPMA测量的Ni分布的结果；
图4B示出使用EPMA测量的Mo分布的结果；
图5A示出测量点；且
图5B示出沿着B线截取的截面处的Mo浓度的测量结果。
具体实施方式
将参照附图给出对实施方式的描述。
[实施方式]
将给出对多层陶瓷电容器的描述。图1示出多层陶瓷电容器100的局部透视图。如图1所示，多层陶瓷电容器100包括具有长方体形状的多层芯片10以及分别设置在多层芯片10的彼此面对的两个边缘面处的一对外部电极20a和20b。多层芯片10的两个边缘面以外的四个面称为侧面。外部电极20a和20b延伸至四个侧面。然而，外部电极20a和20b在四个侧面上彼此间隔开。
多层芯片10具有设计为具有交替堆叠的电介质层11和内部电极层12的结构。电介质层11包括用作电介质材料的陶瓷材料。内部电极层12的端缘交替地暴露于多层芯片10的第一边缘面和多层芯片10的不同于第一边缘面的第二边缘面。在该实施方式中，第一面与第二面面对。外部电极20a设置在第一边缘面上。外部电极20b设置在第二边缘面上。由此，内部电极层12交替地导通至外部电极20a和外部电极20b。因此，多层陶瓷电容器100具有堆叠多个电介质层11并且每两个电介质层11夹着内部电极层12的结构。在多层芯片10中，电介质层11和内部电极层12的堆叠方向(以下称为堆叠方向)上的两个边缘面由覆盖层13覆盖。覆盖层13的主要成分是陶瓷材料。例如，覆盖层13的主要成分与电介质层11的主要成分相同。
例如，多层陶瓷电容器100可具有0.2mm的长度、0.125mm的宽度和0.125mm的高度。多层陶瓷电容器100可具有0.4mm的长度、0.2mm的宽度和0.2mm的高度。多层陶瓷电容器100可具有0.6mm的长度、0.3mm的宽度和0.3mm的高度。多层陶瓷电容器100可具有1.0mm的长度、0.5mm的宽度和0.5mm的高度。多层陶瓷电容器100可具有3.2mm的长度、1.6mm的宽度和1.6mm的高度。多层陶瓷电容器100可具有4.5mm的长度、3.2mm的宽度和2.5mm的高度。然而，多层陶瓷电容器100的尺寸不受限制。
内部电极层12的主要成分是比如镍(Ni)、铜(Cu)、锡(Sn)等的基础金属。内部电极层12可由比如铂(Pt)、钯(Pd)、银(Ag)、金(Au)或其合金的贵金属制成。电介质层11主要由具有钙钛矿结构的钛酸钡(BaTiO3)组成。钙钛矿结构包括具有非化学计量组成的ABO3-α。例如，陶瓷材料是比如BaTiO3(钛酸钡)、CaZrO3(锆酸钙)、CaTiO3(钛酸钙)、SrTiO3(钛酸锶)、具有钙钛矿结构的Ba1-x-yCaxSryTi1-zZrzO3(0≤x≤1，0≤y≤1，0≤z≤1)。
图2示出外部电极20a的截面图，并且是沿着图1的线A-A截取的截面图。在图2中，省略截面的影线。如图2所示，外部电极20a具有在基底层21上依次形成有镀Cu层22、镀Ni层23和镀Sn层24的结构。基底层21、镀Cu层22、镀Ni层23和镀Sn层24从多层芯片10的两个边缘面向多层芯片10的四个侧面延伸。在图2中，示出外部电极20a。然而，外部电极20a具有与外部电极20b相同的结构。
基底层21的主要成分是包含Ni和Cu中的至少一种的金属或合金。基底层21可包括用于使基底层21致密化的玻璃成分或用于控制基底层21的烧结性的共用材料。玻璃成分是比如Ba、Sr、Ca、Zn(锌)、Al(铝)、Si(硅)、B(硼)等的氧化物。共用材料是陶瓷成分。例如，共用材料是作为电介质层11的主要成分的陶瓷成分。
基底层21包含Mo(钼)。当形成镀Cu层22、镀Ni层23和镀Sn层24时，产生氢。然而，当基底层21包含Mo时，抑制氢侵入内部电极层12。例如，Mo具有阻止氢透过的功能。认为阻断了氢的侵入路径(实现阻断效果)，是因为基底层21包括阻止氢透过的Mo，Mo以浓度梯度扩散到外部电极20a和20b附近的陶瓷区域14中，并且降低基底层21和陶瓷区域14中的氢的透过性。陶瓷区域14是多层芯片10的一部分区域，并且是相对于其中与不同外部电极连接的内部电极层12彼此面对的电容区域而言的各边缘面侧的区域。当阻断氢的侵入路径时，抑制氢吸附到内部电极层12中，并且抑制电介质层11的还原。由此，抑制多层陶瓷电容器100的绝缘电阻的降低。在镀Cu层22和镀Ni层23的镀覆工序中，在经过镀覆的表面产生大量的氢。因此，阻断氢的侵入路径是特别有效的。
当基底层21中的部分Mo扩散到电介质层11中时，扩散的Mo置换ABO3表示的钙钛矿结构的B位置，并用作为供体。因此，构成电介质层11的陶瓷中的氧缺陷的产生得到抑制。因此，电介质层11的抗还原性增强。在该实施方式中，包括在基底层21中的Mo受到关注。然而，结构不受限制。可使用具有阻止氢透过功能、置换B位置并用作为供体的另一元素代替Mo。该元素例如是Nb(铌)、Ta(钽)、W(钨)等。
当内部电极层12的主要成分为Ni时，内部电极层12的氢吸附增强。因此，当内部电极层12的主要成分为Ni时，抑制来自外部电极20a和20b的氢侵入是特别有效的。在镀Cu层22和镀Ni层23的镀覆工序中，在经过镀覆工序的表面上产生大量的氢。因此，阻断氢的侵入路径是特别有效的。
Sn具有高致密性。这是因为Sn具有最紧密的填充结构。当在基底层21上形成镀Sn层24时，氢局限于相对于镀Sn层24的多层芯片10侧。即，氢的影响容易发生。因此，当在基底层21上形成镀Sn层24时，抑制来自外部电极20a和20b的氢的侵入是特别有效的。
接下来，将给出对多层陶瓷电容器100的制造方法的描述。图3示出多层陶瓷电容器100的制造方法。
[原材料粉末的制备工序]
根据目的，可将添加剂化合物添加到作为电介质层11的主要成分的陶瓷粉末中。添加剂化合物可以是Mg(镁)、Mn(锰)、V(钒)、Cr(铬)或稀土元素(Y(钇)、Dy(镝)、Tm(铥)、Ho(钬)、Tb(铽)、Yb(镱)、Sm(钐)、Eu(铕)、Gd(钆)和Er(铒))的氧化物，或Co(钴)、Ni、Li(锂)、B、Na(钠)、K(钾)和Si的氧化物，或玻璃。例如，将包含添加剂化合物的化合物添加到陶瓷材料粉末中并煅烧。接下来，将得到的陶瓷材料颗粒与添加剂化合物进行湿混、干燥并粉碎。由此调整陶瓷材料粉末。
[堆叠工序]
接下来，将粘合剂如聚乙烯醇缩丁醛(PVB)树脂、有机溶剂如乙醇或甲苯、以及增塑剂如邻苯二甲酸二辛酯(DOP)，加入所得的陶瓷粉末并湿混。使用所得到的浆料，通过例如模涂法或刮刀法将厚度为0.8μm或更小的条形电介质生片涂覆在基材上，然后干燥。
然后，通过使用丝网印制或凹版印制来印制用于形成内部电极的导电糊料，在电介质生片的表面上提供内部电极层12的图案。导电糊料包括内部电极层12的主要成分金属的粉末、粘合剂、溶剂和根据需要的添加剂。粘合剂和溶剂优选与上述陶瓷浆料不同。作为共用材料，作为电介质层11的主要成分的陶瓷材料可分布在导电糊料中。
然后，将其上印有内部电极层图案的电介质生片冲压成预定的尺寸，并且将预定数量(例如200至500个)的冲压电介质生片堆叠，同时将基材剥离，使得内部电极层12和电介质层11彼此交替，并且内部电极层12的端缘交替地暴露于电介质层的长度方向的两个边缘面，以便交替地引出至一对不同极化的外部电极。在堆叠的生片上和堆叠的片材下对将要成为覆盖层13的覆盖片材进行压制。将所得到的压块切成预定尺寸(例如1.0mm×0.5mm)。由此得到具有长方体形状的陶瓷多层结构。
[金属糊料的涂覆工序]
接下来，在250℃至500℃的温度范围内，在N2气氛中从堆叠工序中制成的陶瓷多层结构中去除粘合剂。之后，将包含金属填料、共用材料、粘合剂和溶剂的金属糊料从陶瓷多层结构的两个边缘面涂覆至每个侧面并且干燥。金属糊料用于形成外部电极。
接下来，将包含金属填料、粘合剂和溶剂的金属糊料B从金属糊料A上涂覆至陶瓷多层结构的各个侧面并且干燥。金属糊料B不包含共用材料。
Mo源的类型、形状等没有限制。例如，具体地，氧化钼(MoO2、MoO3)、氯化钼(MoCl2、MoCl3、MoCl4)、氢氧化钼(Mo(OH)3、Mo(OH)5)、钼酸钡(BaMoO4)、钼酸铵((NH4)6Mo7O24·4H2O)、钼-镍合金等可用作Mo源。预先溶解有Mo的共用材料可用作Mo源。
[烘烤工序]
接下来，在1100℃至1300℃的温度范围内，在还原性气氛中将所得陶瓷多层结构上的用于形成外部电极的金属糊料烘烤10分钟至2小时。以这种方式，得到具有多层芯片10和具有覆盖层13的烧结结构，该多层芯片10具有多层结构，其中烧结的电介质层11和烧结的内部电极层12交替地堆叠，并且覆盖层13在堆叠方向上形成为多层芯片10的最外层。
[镀覆工序]
之后，进行镀覆工序。由此，在基底层21上依次形成镀Cu层22、镀Ni层23和镀Sn层24。通过这些工序，制造多层陶瓷电容器100。
图4A示出使用EPMA(电子探针显微分析仪)测量的基底层21、电介质层11和内部电极层12中的Ni分布的结果。在图4A中，网线区域是Ni分布区域。没有网线的区域是Ni浓度低或没有检测到Ni的区域。如图4A所示，基底层21的主要成分是Ni。因此，Ni分布在与基底层21相应的区域。并且，内部电极层12的主要成分是Ni。因此，Ni分布在与内部电极层12相应的区域。图4B示出使用EPMA测量的基底层21、电介质层11和内部电极层12中的Mo分布的结果。在图4B中，网线区域是Mo浓度相对高的区域。影线区域是Mo浓度相对低的区域。没有网线和影线的区域是没有检测到Mo的区域。
当将图4A与图4B进行比较时，在Ni分布的区域中，未检测到Mo。并且，在Mo分布的区域中，未检测到Ni。从该结果理解到，Ni和Mo彼此不互溶，不形成金属间化合物，并且独立分布。因此理解到，Mo作为具有非常小的氢透过系数的单个Mo存在。因此，证明阻断了来自外部电极20a和20b的氢的侵入路径(实现阻断效果)。
接下来，将给出使用激光烧蚀ICP质谱分析，对陶瓷区域14和其中与不同外部电极连接的内部电极层彼此面对的电容区域中的Mo浓度的测量结果的描述。图5A示出测量点。如图5A所示，在电介质层11的延伸方向上沿着B线截取的截面中测量Mo浓度。在图5B中，横轴表示在电介质层11的延伸方向上与外部电极的距离。纵轴表示Mo浓度的归一化值。具体而言，通过计算98Mo/47Ti并将多层芯片10的边缘面上的浓度转换为1来计算归一化值。“98”和“47”是Mo和Ti的质量电荷比(m/Z)。因此，检测到的Mo相对于Ti的计数数量作为Mo浓度检测。在图5B中，“EM”是末端边缘(end margin)。在沿图5A的B线截取的截面中，“EM”是陶瓷区域14。“Mo扩散区域”是检测到Mo的区域。在沿B线截取的截面中，Mo以浓度梯度从多层芯片10的边缘面扩散。即，多层芯片10的边缘面的Mo浓度最高。沿着电介质层11的延伸方向离外部电极的位置越远，Mo浓度越低。因此，证明Mo从基底层21扩散。并且证明，Mo浓度，在其中与相同外部电极连接的内部电极层彼此面对而不夹着与不同外部电极连接的内部电极层12的陶瓷区域14中，比在其中与不同外部电极连接的内部电极层12彼此面对的区域中更高。
根据本实施方式的制造方法，基底层21包含Mo。在此情况下，当镀Cu层22、镀Ni层23和镀Sn层24的形成过程中产生氢时，抑制氢向内部电极层12的侵入。因此，抑制内部电极层12中的氢的吸附，并抑制电介质层11的还原。因此，抑制绝缘电阻的降低。并且，当基底层21的Mo的一部分扩散到电介质层11中时，扩散的Mo置换ABO3表示的钙钛矿的B位置，并且用作为供体元素。由此，抑制构成电介质层11的陶瓷的氧缺陷的产生。因此，电介质层11的抗还原性提高。
当在形成外部电极之前不将Mo源添加到金属糊料中并且在涂覆金属糊料之前或之后或者在涂覆金属糊料之前和之后都通过喷射形成Mo源的膜时，在烘烤的扩散中可实现相同的效果。
[实施例]
制造根据本实施方式的多层陶瓷电容器并测量性能。
[实施例1-6]
将添加剂化合物加入到钛酸钡粉末中。将得到的钛酸钡粉末充分湿混并粉碎。由此获得电介质材料。将有机粘合剂和溶剂添加到电介质材料中。并且通过刮刀法制备电介质生片。电介质生片的厚度为0.8μm。有机粘合剂是聚乙烯醇缩丁醛(PVB)树脂等。溶剂是乙醇、甲苯等。并添加增塑剂等。接着，通过将用作为内部电极层12的主要成分金属的粉末、粘合剂、溶剂和根据需要的添加剂进行混合来制备用于形成内部电极层的导电糊料。有机粘合剂和溶剂与电介质生片中的不同。在电介质片材上丝网印制导电糊料。堆叠250个其上具有用于形成内部电极层的导电糊料的电介质生片，并且将覆盖片材堆叠在所堆叠的电介质生片上和所堆叠的电介质生片下。之后，通过热压获得陶瓷多层结构。并将陶瓷多层结构切成预定尺寸。
在N2气氛中从陶瓷多层结构去除粘合剂。之后，将包括主要组分为Ni的金属填料、共用材料、粘合剂、溶剂和Mo源的金属糊料从陶瓷多层结构的两个边缘面涂覆至各个侧面，并干燥。MoO3用作Mo源。在实施例1中，添加MoO3使得MoO3相对于金属糊料的固体含量的浓度为0.1wt％。在实施例2中，添加MoO3使得MoO3相对于金属糊料的固体含量的浓度为0.2wt％。在实施例3中，添加MoO3使得MoO3相对于金属糊料的固体含量的浓度为0.3wt％。在实施例4中，添加MoO3使得MoO3相对于金属糊料的固体含量的浓度为0.5wt％。在实施例5中，添加MoO3使得MoO3相对于金属糊料的固体含量的浓度为1.0wt％。在实施例6中，添加MoO3使得MoO3相对于金属糊料的固体含量的浓度为3.0wt％。之后，在1100℃至1300℃的温度范围内，在还原性气氛中，将金属糊料与陶瓷多层结构一起烘烤10分钟至2小时，并形成烧结结构。
烧结结构的长度、宽度和高度分别为0.6mm、0.3mm和0.3mm。在800℃下在N2气氛中对烧结结构进行再氧化。之后，通过镀覆在基底层21的表面上形成镀Cu层22、镀Ni层23和镀Sn层24。并且制造多层陶瓷电容器100。制成实施例1至6的100个样品。
[比较例1]
在比较例1中，未将Mo源添加到用于基底层21的金属糊料中。其它条件与实施例1-6中的相同。制造比较例1的100个样品。
对实施例1-6和比较例1进行耐受试验。在耐受试验中，温度为85℃，相对湿度为85％，施加电压为10V，并且时间为100小时。在这种情况下，测量60秒内电阻为100MΩ或更小的样品的发生率。表1示出结果。如表1所示，在比较例1中，发生率变高，为18％或更多。这是因为氢透过基底层21并吸附在内部电极层12中，并且电介质层11被氢还原。另一方面，在实施例1-6中，发生率大大降低。这是因为基底层21的氢透过得到抑制，并且氢向内部电极层12中的吸附得到抑制。
[表1]
Figure GDA0002975759350000091
尽管已经详细描述了本发明的实施方式，但是应该理解的是，在不脱离本发明的精神和范围的情况下，可以对其进行各种改变、替换和更改。

Claims (6)

1.一种多层陶瓷电容器，包括：
多层芯片，具有平行六面体形状，其中多个电介质层中的每一个和多个内部电极层中的每一个交替地堆叠并交替地暴露于所述多层芯片的两个边缘面，所述多个电介质层的主要成分是陶瓷；和
一对外部电极，形成在所述两个边缘面上；
其中：
所述一对外部电极具有在基底层上形成镀层的结构；
所述基底层的主要成分是包括Ni和Cu中的至少一种的金属或合金；
所述基底层包括Mo；
所述电介质层的Mo浓度具有浓度梯度，其中所述Mo浓度从所述两个边缘面向所述电介质层的内部逐渐减小；并且
所述电介质层中的Mo浓度，在与相同外部电极连接的内部电极层彼此面对而不夹着与不同外部电极连接的内部电极层的区域中，比与不同外部电极连接的内部电极层彼此面对的区域中更高。
2.根据权利要求1所述的多层陶瓷电容器，其中所述镀层包括镀Sn层。
3.根据权利要求1或2所述的多层陶瓷电容器，其中所述基底层的主要金属是Ni。
4.根据权利要求1或2所述的多层陶瓷电容器，其中所述内部电极层的主要成分是Ni。
5.根据权利要求1或2所述的多层陶瓷电容器，其中所述电介质层的陶瓷具有钙钛矿结构。
6.一种陶瓷多层电容器的制造方法，所述制造方法包括：
形成具有平行六面体形状的陶瓷多层结构，其中多个陶瓷电介质生片中的每一个和多个用于形成内部电极的导电糊料中的每一个交替地堆叠并交替地暴露于所述陶瓷多层结构的两个边缘面；
在所述两个边缘面上涂覆金属糊料，所述金属糊料与所述两个边缘面接触，所述金属糊料包括金属粉末和Mo源，所述金属粉末的主要成分是包括Ni和Cu中的至少一种的金属或合金；以及
通过在所述涂覆之后对所述陶瓷多层结构进行烘烤而由所述多个陶瓷电介质生片形成电解质层，由所述多个导电糊料形成内部电极，且由所述金属糊料形成外部电极，
其中进行所述烘烤以使所述电介质层的Mo浓度具有浓度梯度，其中所述Mo浓度从所述两个边缘面向所述电介质层的内部逐渐减小，并且所述电介质层中的Mo浓度，在与相同外部电极连接的内部电极层彼此面对而不夹着与不同外部电极连接的内部电极层的区域中，比与不同外部电极连接的内部电极层彼此面对的区域中更高。
CN201711381657.7A 2016-12-21 2017-12-20 多层陶瓷电容器及多层陶瓷电容器的制造方法 Active CN108231414B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-248519 2016-12-21
JP2016248519A JP6933461B2 (ja) 2016-12-21 2016-12-21 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
CN108231414A CN108231414A (zh) 2018-06-29
CN108231414B true CN108231414B (zh) 2021-10-29

Family

ID=62561989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711381657.7A Active CN108231414B (zh) 2016-12-21 2017-12-20 多层陶瓷电容器及多层陶瓷电容器的制造方法

Country Status (5)

Country Link
US (1) US10290424B2 (zh)
JP (1) JP6933461B2 (zh)
KR (1) KR102468200B1 (zh)
CN (1) CN108231414B (zh)
TW (1) TWI725264B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7424740B2 (ja) * 2018-05-18 2024-01-30 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7089402B2 (ja) * 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10971302B2 (en) * 2018-06-19 2021-04-06 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of the same
KR102653206B1 (ko) * 2018-08-16 2024-04-01 삼성전기주식회사 적층형 커패시터
JP2021027095A (ja) * 2019-08-01 2021-02-22 太陽誘電株式会社 積層セラミック電子部品
JP2021100020A (ja) * 2019-12-20 2021-07-01 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2023044364A (ja) 2021-09-17 2023-03-30 太陽誘電株式会社 積層セラミック電子部品
KR20230062024A (ko) * 2021-10-29 2023-05-09 삼성전기주식회사 커패시터 부품
JP2023129774A (ja) 2022-03-07 2023-09-20 太陽誘電株式会社 積層セラミック電子部品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716478A (zh) * 2004-06-28 2006-01-04 京瓷株式会社 叠层陶瓷电容器的制法以及叠层陶瓷电容器
CN101517672A (zh) * 2006-09-27 2009-08-26 京瓷株式会社 叠层陶瓷电容器及其制造方法
CN105826074A (zh) * 2015-01-28 2016-08-03 太阳诱电株式会社 层叠陶瓷电容器
CN105931839A (zh) * 2015-02-26 2016-09-07 三星电机株式会社 陶瓷电子组件及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604676A (en) * 1984-10-02 1986-08-05 Murata Manufacturing Co., Ltd. Ceramic capacitor
JPH0630318B2 (ja) 1987-09-21 1994-04-20 株式会社村田製作所 積層セラミックコンデンサ
JP3494431B2 (ja) * 1998-12-03 2004-02-09 株式会社村田製作所 セラミック電子部品の製造方法およびセラミック電子部品
JP3699617B2 (ja) * 1999-06-30 2005-09-28 京セラ株式会社 積層セラミックコンデンサ
US7083744B2 (en) * 2003-01-24 2006-08-01 E. I. Du Pont De Nemours And Company Terminal electrode compositions for multilayer ceramic capacitors
JP2007035848A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2007223863A (ja) * 2006-02-24 2007-09-06 Tdk Corp 誘電体磁器組成物およびその製造方法
KR101508838B1 (ko) * 2013-08-09 2015-04-06 삼성전기주식회사 다층 세라믹 소자 및 이를 구비하는 실장 구조물
KR102067175B1 (ko) * 2013-09-17 2020-01-15 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP6696124B2 (ja) 2014-09-19 2020-05-20 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法
US9959973B2 (en) 2014-09-19 2018-05-01 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing same
JP6502092B2 (ja) * 2014-12-26 2019-04-17 太陽誘電株式会社 積層セラミックコンデンサ
JP2017216330A (ja) * 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
JP6823975B2 (ja) * 2016-09-06 2021-02-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716478A (zh) * 2004-06-28 2006-01-04 京瓷株式会社 叠层陶瓷电容器的制法以及叠层陶瓷电容器
CN101517672A (zh) * 2006-09-27 2009-08-26 京瓷株式会社 叠层陶瓷电容器及其制造方法
CN105826074A (zh) * 2015-01-28 2016-08-03 太阳诱电株式会社 层叠陶瓷电容器
CN105931839A (zh) * 2015-02-26 2016-09-07 三星电机株式会社 陶瓷电子组件及其制造方法

Also Published As

Publication number Publication date
US20180174752A1 (en) 2018-06-21
US10290424B2 (en) 2019-05-14
TW201837936A (zh) 2018-10-16
JP2018101751A (ja) 2018-06-28
KR20180072555A (ko) 2018-06-29
JP6933461B2 (ja) 2021-09-08
TWI725264B (zh) 2021-04-21
KR102468200B1 (ko) 2022-11-18
CN108231414A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
CN108231414B (zh) 多层陶瓷电容器及多层陶瓷电容器的制造方法
US11551868B2 (en) Ceramic electronic device and manufacturing method of ceramic electronic device
US10971302B2 (en) Multilayer ceramic capacitor and manufacturing method of the same
US10453614B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
US11011312B2 (en) Multilayer ceramic capacitor using molybdenum (Mo) ground layer and manufacturing method of the same
CN110556248B (zh) 层叠陶瓷电容器
US11081282B2 (en) Multilayer ceramic capacitor with copper oxide layer and method of manufacturing the same
JP2018137298A (ja) 積層セラミックコンデンサ
US11581140B2 (en) Ceramic electronic component and method of manufacturing the same
CN110690047B (zh) 层叠陶瓷电容器及其制造方法
CN109786106B (zh) 陶瓷电子器件和陶瓷电子器件的制造方法
US10607782B2 (en) Ceramic electronic device and manufacturing method of ceramic electronic device
US20200066450A1 (en) Multilayer ceramic capacitor and manufacturing method of the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant