JP2018137298A - Multilayer ceramic capacitor - Google Patents

Multilayer ceramic capacitor Download PDF

Info

Publication number
JP2018137298A
JP2018137298A JP2017029615A JP2017029615A JP2018137298A JP 2018137298 A JP2018137298 A JP 2018137298A JP 2017029615 A JP2017029615 A JP 2017029615A JP 2017029615 A JP2017029615 A JP 2017029615A JP 2018137298 A JP2018137298 A JP 2018137298A
Authority
JP
Japan
Prior art keywords
region
main component
ceramic
donor
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017029615A
Other languages
English (en)
Inventor
浩一郎 森田
Koichiro Morita
浩一郎 森田
Original Assignee
太陽誘電株式会社
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽誘電株式会社, Taiyo Yuden Co Ltd filed Critical 太陽誘電株式会社
Priority to JP2017029615A priority Critical patent/JP2018137298A/ja
Publication of JP2018137298A publication Critical patent/JP2018137298A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/003—Apparatus or processes for encapsulating capacitors
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Abstract

【課題】プロトンの形態での水素の拡散侵入を抑制することができる積層セラミックコンデンサを提供する。
【解決手段】積層セラミックコンデンサは、セラミックを主成分とする誘電体層１１と、内部電極層１２と、が交互に積層され、略直方体形状を有し、積層された複数の内部電極層が交互に対向する２端面に露出するように形成された積層構造を備える。異なる端面に露出する内部電極層同士が対向する、容量領域の周囲領域の少なくとも一部は、容量領域の主成分セラミックの平均粒径よりも大きい平均粒径を有し、かつ、前記容量領域の主成分セラミックのドナー元素濃度よりも大きいドナー元素濃度を有する主成分セラミックを含む保護領域１７を有する。
【選択図】図４Provided is a multilayer ceramic capacitor capable of suppressing diffusion and penetration of hydrogen in the form of protons.
A multilayer ceramic capacitor has a substantially rectangular parallelepiped shape in which dielectric layers 11 and internal electrode layers 12 containing ceramic as a main component are alternately stacked, and a plurality of stacked internal electrode layers are alternately stacked. And a laminated structure formed so as to be exposed at the two end faces opposed to each other. At least a part of the peripheral region of the capacitor region where the internal electrode layers exposed on different end faces face each other has an average particle size larger than the average particle size of the main component ceramic of the capacitor region, and the capacitor region The protective region 17 includes a main component ceramic having a donor element concentration higher than that of the main component ceramic.
[Selection] Figure 4

Description

本発明は、積層セラミックコンデンサに関する。   The present invention relates to a multilayer ceramic capacitor.

積層セラミックコンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、積層体の表面に引き出された内部電極と導通するように積層体の表面に形成された一対の外部電極とを備えている。外部電極をめっき処理にて形成する工程や高温耐湿環境化での使用において、水素が積層体に侵入してプロトン伝導を引き起こすことで、積層セラミックコンデンサの絶縁劣化が生じることがある。   The multilayer ceramic capacitor is a pair formed on the surface of the multilayer body so as to be electrically connected to the multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked and the internal electrode drawn on the surface of the multilayer body. External electrodes. In the process of forming the external electrode by plating or use in a high temperature and humidity resistant environment, hydrogen may penetrate into the multilayer body to cause proton conduction, which may cause insulation deterioration of the multilayer ceramic capacitor.

そこで、特許文献１は、めっき処理で外部端子電極から侵入する水素を抑制する技術を開示している。特許文献２は、マージン領域のＳｉ含有率を高くすることで水分の侵入を防止する方法を開示している。特許文献３は、ゾル−ゲルガラスで表面を被覆することで水分の侵入を遮断する方法を開示している。   Therefore, Patent Document 1 discloses a technique for suppressing hydrogen entering from an external terminal electrode by plating. Patent Document 2 discloses a method of preventing moisture intrusion by increasing the Si content in the margin region. Patent Document 3 discloses a method for blocking moisture intrusion by coating the surface with sol-gel glass.

特開２０１６−６６７８３号公報JP, 2006-66783, A 特開２０１５−２９１５８号公報Japanese Patent Laid-Open No. 2015-29158 特開平４−２６６００６号公報JP-A-4-266006

しかしながら、特許文献１〜３の技術では、プロトンの形態での水素の拡散侵入を抑制することは困難である。   However, with the techniques of Patent Documents 1 to 3, it is difficult to suppress the diffusion and penetration of hydrogen in the form of protons.

本発明は、上記課題に鑑みなされたものであり、プロトンの形態での水素の拡散侵入を抑制することができる積層セラミックコンデンサを提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide a multilayer ceramic capacitor capable of suppressing the diffusion and penetration of hydrogen in the form of protons.

本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成された積層構造を備え、異なる端面に露出する内部電極層同士が対向する容量領域の周囲領域の少なくとも一部は、前記容量領域の主成分セラミックの平均粒径よりも大きい平均粒径を有しかつ前記容量領域の主成分セラミックのドナー元素濃度よりも大きいドナー元素濃度を有する主成分セラミックを含む保護領域を有する。   In the multilayer ceramic capacitor according to the present invention, dielectric layers mainly composed of ceramic and internal electrode layers are alternately stacked to have a substantially rectangular parallelepiped shape, and the plurality of stacked internal electrode layers are alternately stacked. It has a laminated structure formed so as to be exposed at two opposing end faces, and at least a part of the peripheral area of the capacitor area where the internal electrode layers exposed at different end faces face each other is an average grain of the main component ceramic of the capacitor area The protective region includes a main component ceramic having an average particle size larger than the diameter and having a donor element concentration greater than the donor element concentration of the main component ceramic in the capacitance region.

上記積層セラミックコンデンサにおいて、前記積層構造の積層方向の上面および下面の少なくとも一方に設けられ、前記誘電体層と主成分が同じのカバー層を備え、前記カバー層は、少なくとも一部に、前記保護領域を有していてもよい。   The multilayer ceramic capacitor includes a cover layer that is provided on at least one of an upper surface and a lower surface in the stacking direction of the multilayer structure and has the same main component as the dielectric layer, and the cover layer includes at least a part of the protection layer It may have a region.

上記積層セラミックコンデンサにおいて、前記積層構造において同じ端面に露出する内部電極層同士が異なる端面に露出する内部電極層を介さずに対向するエンドマージンは、少なくとも一部に、前記保護領域を有していてもよい。   In the multilayer ceramic capacitor, an end margin in which the internal electrode layers exposed at the same end face in the multilayer structure are opposed to each other without an internal electrode layer exposed at a different end face has at least a part of the protective region. May be.

上記積層セラミックコンデンサにおいて、前記積層構造において積層された複数の前記内部電極層が前記２端面以外の２側面に延びた端部を覆うように設けられたサイドマージンは、少なくとも一部に、前記保護領域を有していてもよい。   In the multilayer ceramic capacitor, a side margin provided so that the plurality of internal electrode layers stacked in the multilayer structure extend to two side surfaces other than the two end surfaces is at least partially provided with the protection It may have a region.

上記積層セラミックコンデンサにおいて、前記容量領域の主成分セラミックのドナー元素濃度は、０．２ａｔｍ％以下としてもよい。   In the multilayer ceramic capacitor, the concentration of the donor element in the main component ceramic in the capacitance region may be 0.2 atm% or less.

上記積層セラミックコンデンサにおいて、前記誘電体層の厚みは、１μｍ以下としてもよい。   In the multilayer ceramic capacitor, the dielectric layer may have a thickness of 1 μm or less.

上記積層セラミックコンデンサにおいて、前記保護領域の主成分セラミックの平均粒径は、前記容量領域の主成分セラミックの平均粒径の２倍以上としてもよい。   In the multilayer ceramic capacitor, the average particle size of the main component ceramic in the protection region may be twice or more the average particle size of the main component ceramic in the capacitance region.

上記積層セラミックコンデンサにおいて、前記容量領域の主成分セラミックの平均粒径は、３００ｎｍ以下としてもよい。   In the multilayer ceramic capacitor, an average particle size of the main component ceramic in the capacitance region may be 300 nm or less.

上記積層セラミックコンデンサにおいて、前記容量領域および前記保護領域の主成分セラミックは、ペロブスカイトとしてもよい。   In the multilayer ceramic capacitor, the main component ceramic of the capacitance region and the protection region may be a perovskite.

上記積層セラミックコンデンサにおいて、前記ドナー元素は、Ｖ，Ｍｏ，Ｎｂ，Ｌａ，Ｗ，Ｔａの少なくともいずれかを含んでいてもよい。   In the multilayer ceramic capacitor, the donor element may include at least one of V, Mo, Nb, La, W, and Ta.

本発明によれば、プロトンの形態での水素の拡散侵入を抑制することができる。   According to the present invention, diffusion and penetration of hydrogen in the form of protons can be suppressed.

実施形態に係る積層セラミックコンデンサの部分断面斜視図である。It is a fragmentary sectional perspective view of the multilayer ceramic capacitor concerning an embodiment. 図１のＡ−Ａ線断面図である。It is the sectional view on the AA line of FIG. 図１のＢ−Ｂ線断面図である。It is the BB sectional view taken on the line of FIG. （ａ）および（ｂ）はカバー層における保護領域を例示する図である。(A) And (b) is a figure which illustrates the protection region in a cover layer. （ａ）および（ｂ）はエンドマージンにおける保護領域を例示する図である。(A) And (b) is a figure which illustrates the protection region in an end margin. （ａ）および（ｂ）はサイドマージンにおける保護領域を例示する図である。(A) And (b) is a figure which illustrates the protection region in a side margin. 積層セラミックコンデンサの製造方法のフローを例示する図である。It is a figure which illustrates the flow of the manufacturing method of a multilayer ceramic capacitor. 実施例および比較例を示す図である。It is a figure which shows an Example and a comparative example.

以下、図面を参照しつつ、実施形態について説明する。   Hereinafter, embodiments will be described with reference to the drawings.

（実施形態）
図１は、実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図２は、図１のＡ−Ａ線断面図である。図３は、図１のＢ−Ｂ線断面図である。図１〜図３で例示するように、積層セラミックコンデンサ１００は、直方体形状を有する積層チップ１０と、積層チップ１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、積層チップ１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。外部電極２０ａ，２０ｂは、積層チップ１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、互いに離間している。 (Embodiment)
FIG. 1 is a partial cross-sectional perspective view of a multilayer ceramic capacitor 100 according to an embodiment. 2 is a cross-sectional view taken along line AA in FIG. 3 is a cross-sectional view taken along line BB in FIG. As illustrated in FIGS. 1 to 3, the multilayer ceramic capacitor 100 includes a multilayer chip 10 having a rectangular parallelepiped shape and external electrodes 20 a and 20 b provided on two opposing end faces of the multilayer chip 10. Of the four surfaces other than the two end surfaces of the multilayer chip 10, two surfaces other than the upper surface and the lower surface in the stacking direction are referred to as side surfaces. The external electrodes 20 a and 20 b extend on the upper surface, the lower surface, and the two side surfaces of the multilayer chip 10 in the stacking direction. However, the external electrodes 20a and 20b are separated from each other.

積層チップ１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、卑金属材料を含む内部電極層１２とが、交互に積層された構成を有する。各内部電極層１２の端縁は、積層チップ１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。また、誘電体層１１と内部電極層１２との積層体において、積層方向の最外層には内部電極層１２が配置され、当該積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３の材料は、誘電体層１１とセラミック材料の主成分が同じである。   The multilayer chip 10 has a configuration in which dielectric layers 11 including a ceramic material functioning as a dielectric and internal electrode layers 12 including a base metal material are alternately stacked. The edge of each internal electrode layer 12 is alternately exposed on the end surface of the multilayer chip 10 where the external electrode 20a is provided and the end surface where the external electrode 20b is provided. Thereby, each internal electrode layer 12 is alternately conducted to the external electrode 20a and the external electrode 20b. As a result, the multilayer ceramic capacitor 100 has a configuration in which a plurality of dielectric layers 11 are stacked via the internal electrode layer 12. In the laminate of the dielectric layer 11 and the internal electrode layer 12, the internal electrode layer 12 is disposed as the outermost layer in the stacking direction, and the upper and lower surfaces of the laminate are covered with the cover layer 13. The cover layer 13 is mainly composed of a ceramic material. For example, the material of the cover layer 13 is the same as that of the dielectric layer 11 and the ceramic material.

積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。   The size of the multilayer ceramic capacitor 100 is, for example, a length of 0.2 mm, a width of 0.125 mm, and a height of 0.125 mm, or a length of 0.4 mm, a width of 0.2 mm, a height of 0.2 mm, or a length. 0.6 mm, width 0.3 mm, height 0.3 mm, or length 1.0 mm, width 0.5 mm, height 0.5 mm, or length 3.2 mm, width 1.6 mm, height The length is 1.6 mm, or the length is 4.5 mm, the width is 3.2 mm, and the height is 2.5 mm, but is not limited to these sizes.

内部電極層１２は、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属を主成分とする。内部電極層１２として、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ａｕ（金）などの貴金属やこれらを含む合金を用いてもよい。誘電体層１１は、例えば、一般式ＡＢＯ３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ３−αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ３（チタン酸バリウム）、ＣａＺｒＯ３（ジルコン酸カルシウム）、ＣａＴｉＯ３（チタン酸カルシウム）、ＳｒＴｉＯ３（チタン酸ストロンチウム）、ペロブスカイト構造を形成するＢａ１-ｘ−ｙＣａｘＳｒｙＴｉ１−ｚＺｒｚＯ３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等を用いることができる。 The internal electrode layer 12 is mainly composed of a base metal such as Ni (nickel), Cu (copper), or Sn (tin). As the internal electrode layer 12, a noble metal such as Pt (platinum), Pd (palladium), Ag (silver), Au (gold), or an alloy containing these may be used. The dielectric layer 11 includes, for example, a ceramic material having a perovskite structure represented by the general formula ABO 3 as a main component. Note that the perovskite structure includes ABO 3-α deviating from the stoichiometric composition. For example, as the ceramic material, BaTiO 3 (barium titanate), CaZrO 3 (calcium zirconate), CaTiO 3 (calcium titanate), SrTiO 3 (strontium titanate), and Ba 1-xy that forms a perovskite structure. Ca x Sr y Ti 1-z Zr z O 3 (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1) , or the like can be used.

図２で例示するように、外部電極２０ａに接続された内部電極層１２と外部電極２０ｂに接続された内部電極層１２とが対向する領域は、積層セラミックコンデンサ１００において電気容量を生じる領域である。そこで、当該領域を、容量領域１４と称する。すなわち、容量領域１４は、異なる外部電極に接続された２つの隣接する内部電極層１２が対向する領域である。   As illustrated in FIG. 2, a region where the internal electrode layer 12 connected to the external electrode 20 a and the internal electrode layer 12 connected to the external electrode 20 b face each other is a region in which electric capacity is generated in the multilayer ceramic capacitor 100. . Therefore, this area is referred to as a capacity area 14. That is, the capacitance region 14 is a region where two adjacent internal electrode layers 12 connected to different external electrodes face each other.

外部電極２０ａに接続された内部電極層１２同士が、外部電極２０ｂに接続された内部電極層１２を介さずに対向する領域を、エンドマージン１５と称する。また、外部電極２０ｂに接続された内部電極層１２同士が、外部電極２０ａに接続された内部電極層１２を介さずに対向する領域も、エンドマージン１５である。すなわち、エンドマージン１５は、同じ外部電極に接続された内部電極層１２が異なる外部電極に接続された内部電極層１２を介さずに対向する領域である。エンドマージン１５は、容量を生じない領域である。   A region where the internal electrode layers 12 connected to the external electrode 20a face each other without interposing the internal electrode layer 12 connected to the external electrode 20b is referred to as an end margin 15. Further, the end margin 15 is also a region where the internal electrode layers 12 connected to the external electrode 20b face each other without the internal electrode layer 12 connected to the external electrode 20a interposed therebetween. That is, the end margin 15 is a region where the internal electrode layers 12 connected to the same external electrode face each other without the internal electrode layers 12 connected to different external electrodes. The end margin 15 is a region where no capacity is generated.

図３で例示するように、積層チップ１０において、積層チップ１０の２側面から内部電極層１２に至るまでの領域をサイドマージン１６と称する。すなわち、サイドマージン１６は、上記積層構造において積層された複数の内部電極層１２が２側面側に延びた端部を覆うように設けられた領域である。なお、カバー層１３、エンドマージン１５およびサイドマージン１６のことを、容量領域１４の周囲領域と称することもある。   As illustrated in FIG. 3, in the multilayer chip 10, a region from the two side surfaces of the multilayer chip 10 to the internal electrode layer 12 is referred to as a side margin 16. That is, the side margin 16 is a region provided so as to cover the end portions of the plurality of internal electrode layers 12 stacked in the stacked structure extending to the two side surfaces. Note that the cover layer 13, the end margin 15, and the side margin 16 may be referred to as a peripheral region of the capacitor region 14.

積層セラミックコンデンサ１００は、外部電極２０ａ，２０ｂのめっき処理環境、車載用途のような高温多湿環境や、様々な成分を含んだ大気雰囲気に曝される環境において、水素がプロトンの形態で容量領域１４に拡散侵入することがある。具体的には、下記式（１）のように、プロトンが粒界拡散あるいは酸素欠陥を通じた水酸として侵入する。
The multilayer ceramic capacitor 100 has a capacitance region 14 in the form of protons in the form of protons in a plating treatment environment of the external electrodes 20a and 20b, a high-temperature and high-humidity environment such as in-vehicle use, and an environment exposed to an air atmosphere containing various components. May diffuse and penetrate. Specifically, as shown in the following formula (1), protons enter as hydroxide through grain boundary diffusion or oxygen defects.

そこで、本実施形態においては、図４（ａ）で例示するように、カバー層１３の粒界数が容量領域１４における誘電体層１１の粒界数よりも少なくなっている。具体的には、カバー層１３における主成分セラミックの平均粒径は、容量領域１４における誘電体層１１の主成分セラミックの平均粒径よりも大きくなっている。この構成によれば、カバー層１３においてプロトンが拡散侵入するための経路が少なくなり、粒界拡散が抑制される。それにより、プロトンの形態での水素の拡散侵入を抑制することができる。プロトンの拡散侵入を十分に抑制する観点から、カバー層１３における主成分セラミックの平均粒径は、容量領域１４における誘電体層１１の主成分セラミックの平均粒径の２倍以上であることが好ましい。なお、例えば、容量領域１４における誘電体層１１の主成分セラミックの平均粒径は、３００ｎｍ以下である。また、誘電体層１１の厚みは、例えば、１μｍ以下である。なお、粒径は、走査型電子顕微鏡または透過型電子顕微鏡にて１つの画像に８０〜１５０結晶粒程度入るように倍率を調整し、合計で４００結晶粒以上となるように複数枚の写真を得て、写真上の結晶粒全数について計測したＦｅｒｅｔ径を用いた。平均粒径には、その平均値を用いた。   Therefore, in the present embodiment, as illustrated in FIG. 4A, the number of grain boundaries in the cover layer 13 is smaller than the number of grain boundaries in the dielectric layer 11 in the capacitance region 14. Specifically, the average particle size of the main component ceramic in the cover layer 13 is larger than the average particle size of the main component ceramic in the dielectric layer 11 in the capacitance region 14. According to this configuration, there are fewer paths for protons to diffuse and penetrate in the cover layer 13, and grain boundary diffusion is suppressed. Thereby, diffusion penetration of hydrogen in the form of protons can be suppressed. From the viewpoint of sufficiently suppressing the diffusion and penetration of protons, the average particle size of the main component ceramic in the cover layer 13 is preferably at least twice the average particle size of the main component ceramic of the dielectric layer 11 in the capacitance region 14. . For example, the average particle diameter of the main component ceramic of the dielectric layer 11 in the capacitor region 14 is 300 nm or less. Moreover, the thickness of the dielectric material layer 11 is 1 micrometer or less, for example. The grain size is adjusted with a scanning electron microscope or a transmission electron microscope so that about 80 to 150 crystal grains are included in one image, and a plurality of photographs are taken so that the total becomes 400 crystal grains or more. The Feret diameter measured for the total number of crystal grains on the photograph was used. The average value was used as the average particle size.

さらに、カバー層１３の主成分セラミックのドナー元素の濃度が、容量領域１４における誘電体層１１の主成分セラミックのドナー元素の濃度よりも高くなっている。ここでのドナー元素は、ペロブスカイトＡＢＯ３のＡサイトを占有可能な３価のイオンとなり得る元素（Ｙ（イットリウム），Ｌａ（ランタン），Ｓｍ（サマリウム），Ｇｄ（ガドリニウム），Ｄｙ（ジスプロシウム），Ｈｏ（ホロミウム）などの希土類元素の一部が相当する）、およびＢサイトを占有して５価以上の価数を取り得る元素（Ｖ（バナジウム），Ｍｏ（モリブデン），Ｎｂ（ニオブ），Ｗ（タングステン），Ｔａ（タンタル）などの遷移金属の一部が相当する）のことである。例えば、カバー層１３の主成分セラミックおよび容量領域１４における誘電体層１１の主成分セラミックがペロブスカイトである場合において、ドナー元素として、Ｖ，Ｍｏ，Ｎｂ，Ｌａ，Ｗ，Ｔａなどを用いることができる。ドナー元素濃度が高いと、酸素欠陥の生成が抑制される。その結果、プロトンの拡散侵入が抑制される。ドナー元素の効果を十分に得る観点から、例えば、カバー層１３の主成分セラミックのドナー元素濃度は、０．２ａｔｍ％以上であることが好ましく、０．５ａｔｍ％以上であることがより好ましい。容量領域１４の絶縁性低下を抑制する観点から、例えば、容量領域１４における誘電体層１１の主成分セラミックのドナー元素濃度は、０．２ａｔｍ％以下であることが好ましく、０．１ａｔｍ％以下であることがより好ましい。 Furthermore, the concentration of the donor element of the main component ceramic of the cover layer 13 is higher than the concentration of the donor element of the main component ceramic of the dielectric layer 11 in the capacitance region 14. The donor element here is an element that can be a trivalent ion that can occupy the A site of perovskite ABO 3 (Y (yttrium), La (lanthanum), Sm (samarium), Gd (gadolinium), Dy (dysprosium), A part of rare earth elements such as Ho (holomium), and elements that can occupy the B site and have a valence of 5 or more (V (vanadium), Mo (molybdenum), Nb (niobium), W (Part of transition metals such as (tungsten) and Ta (tantalum) correspond). For example, when the main component ceramic of the cover layer 13 and the main component ceramic of the dielectric layer 11 in the capacitor region 14 are perovskites, V, Mo, Nb, La, W, Ta, or the like can be used as the donor element. . When the donor element concentration is high, the generation of oxygen defects is suppressed. As a result, diffusion and penetration of protons is suppressed. From the viewpoint of sufficiently obtaining the effect of the donor element, for example, the donor element concentration of the main component ceramic of the cover layer 13 is preferably 0.2 atm% or more, and more preferably 0.5 atm% or more. From the viewpoint of suppressing a decrease in insulating properties of the capacitor region 14, for example, the donor element concentration of the main component ceramic of the dielectric layer 11 in the capacitor region 14 is preferably 0.2 atm% or less, and is 0.1 atm% or less. More preferably.

ここで、主成分セラミックの平均粒径が容量領域１４における誘電体層１１の主成分セラミックの平均粒径よりも大きくかつ主成分セラミックのドナー元素濃度が容量領域１４における誘電体層１１の主成分セラミックのドナー元素濃度よりも高くなっている領域を、保護領域１７と称する。   Here, the average particle size of the main component ceramic is larger than the average particle size of the main component ceramic of the dielectric layer 11 in the capacitor region 14 and the donor element concentration of the main component ceramic is the main component of the dielectric layer 11 in the capacitor region 14. A region where the concentration of the donor element in the ceramic is higher is referred to as a protection region 17.

カバー層１３の全体が保護領域１７となっていてもよいが、カバー層１３の一部が保護領域１７となっていてもよい。例えば、図４（ｂ）で例示するように、カバー層１３において、保護領域１７よりも容量領域１４側に平均粒径の小さい領域が介在していてもよい。または、カバー層１３において、容量領域１４と反対側に平均粒径の小さい領域が介在していてもよい。保護領域１７がカバー層１３の一部をなす場合、保護領域１７は、容量領域１４の上面または下面を覆うような面積を有する層状をなすことが好ましい。保護領域１７がプロトンの拡散侵入を抑制する観点から、保護領域１７は、積層チップ１０の積層方向において、２．０μｍ以上の厚みを有していることが好ましく、５．０μｍ以上の厚みを有していることがより好ましい。   Although the entire cover layer 13 may be the protection region 17, a part of the cover layer 13 may be the protection region 17. For example, as illustrated in FIG. 4B, in the cover layer 13, a region having a smaller average particle diameter may be interposed on the capacitive region 14 side than the protective region 17. Alternatively, in the cover layer 13, a region having a small average particle diameter may be interposed on the side opposite to the capacitance region 14. When the protective region 17 forms a part of the cover layer 13, the protective region 17 preferably has a layer shape having an area that covers the upper surface or the lower surface of the capacitor region 14. From the viewpoint of suppressing the diffusion and penetration of protons by the protective region 17, the protective region 17 preferably has a thickness of 2.0 μm or more in the stacking direction of the multilayer chip 10, and has a thickness of 5.0 μm or more. More preferably.

なお、保護領域１７は、エンドマージン１５に設けられていてもよい。この場合、図５（ａ）で例示するように、エンドマージン１５における誘電体層１１の全体が保護領域１７となっていてもよいが、エンドマージン１５における誘電体層１１の一部が保護領域１７となっていてもよい。例えば、図５（ｂ）で例示するように、エンドマージン１５において、保護領域１７よりも容量領域１４側に平均粒径の小さい領域が介在していてもよい。または、エンドマージン１５において、容量領域１４と反対側に平均粒径の小さい領域が介在していてもよい。保護領域１７がエンドマージン１５の一部をなす場合、保護領域１７は、容量領域１４における積層チップ１０の端面側の端縁を覆うような面積を有する層状をなすことが好ましい。保護領域１７がプロトンの拡散侵入を抑制する観点から、保護領域１７は、外部電極２０ａ，２０ｂから容量領域に向かう方向において、２．０μｍ以上の厚みを有していることが好ましく、５．０μｍ以上の厚みを有していることがより好ましい。   Note that the protection region 17 may be provided in the end margin 15. In this case, as illustrated in FIG. 5A, the entire dielectric layer 11 in the end margin 15 may be the protection region 17, but a part of the dielectric layer 11 in the end margin 15 is the protection region. It may be 17. For example, as illustrated in FIG. 5B, in the end margin 15, a region having a smaller average particle diameter may be interposed on the capacitive region 14 side than the protective region 17. Alternatively, in the end margin 15, a region having a small average particle diameter may be interposed on the side opposite to the capacitor region 14. When the protection region 17 forms part of the end margin 15, the protection region 17 preferably has a layer shape having an area that covers the edge of the capacitor region 14 on the end face side of the multilayer chip 10. From the viewpoint of the protection region 17 suppressing diffusion and penetration of protons, the protection region 17 preferably has a thickness of 2.0 μm or more in the direction from the external electrodes 20a and 20b toward the capacitance region, and is 5.0 μm. It is more preferable to have the above thickness.

保護領域１７は、サイドマージン１６に設けられていてもよい。この場合、図６（ａ）で例示するように、サイドマージン１６の全体が保護領域１７となっていてもよいが、サイドマージン１６の一部が保護領域１７となっていてもよい。例えば、図６（ｂ）で例示するように、サイドマージン１６において、保護領域１７よりも容量領域１４側に平均粒径の小さい領域が介在していてもよい。または、サイドマージン１６において、容量領域１４と反対側に平均粒径の小さい領域が介在していてもよい。保護領域１７がサイドマージン１６の一部をなす場合、保護領域１７は、容量領域１４における積層チップ１０の側面側の端縁を覆うような面積を有する層状をなすことが好ましい。保護領域１７がプロトンの拡散侵入を抑制する観点から、保護領域１７は、積層チップ１０の側面から容量領域に向かう方向において、２．０μｍ以上の厚みを有していることが好ましく、５．０μｍ以上の厚みを有していることがより好ましい。   The protection region 17 may be provided in the side margin 16. In this case, as illustrated in FIG. 6A, the entire side margin 16 may be the protection region 17, but a part of the side margin 16 may be the protection region 17. For example, as illustrated in FIG. 6B, in the side margin 16, a region having a smaller average particle diameter may be interposed closer to the capacitor region 14 than the protective region 17. Alternatively, a region having a small average particle diameter may be interposed on the side margin 16 on the side opposite to the capacitor region 14. When the protection region 17 forms a part of the side margin 16, the protection region 17 preferably has a layer shape having an area that covers the side edge of the laminated chip 10 in the capacitor region 14. From the viewpoint of suppressing the diffusion and penetration of protons by the protective region 17, the protective region 17 preferably has a thickness of 2.0 μm or more in the direction from the side surface of the multilayer chip 10 to the capacitance region, and is 5.0 μm. It is more preferable to have the above thickness.

続いて、積層セラミックコンデンサ１００の製造方法について説明する。図７は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。まず、カバー層１３に保護領域１７を形成する場合の製造方法について説明する。   Then, the manufacturing method of the multilayer ceramic capacitor 100 is demonstrated. FIG. 7 is a diagram illustrating a flow of a method for manufacturing the multilayer ceramic capacitor 100. First, a manufacturing method in the case where the protective region 17 is formed on the cover layer 13 will be described.

（原料粉末作製工程）
まず、誘電体層１１の主成分であるセラミック材料の粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｇ（マグネシウム），Ｍｎ（マンガン），Ｖ，Ｃｒ（クロム），希土類元素(Ｙ,Ｄｙ,Ｔｍ（ツリウム）,Ｈｏ（ホロミウム）,Ｔｂ（テルビウム），Ｙｂ（イッテルビウム），Ｓｍ，Ｅｕ（ユウロビウム），ＧｄおよびＥｒ（エルビウム）)の酸化物、並びに、Ｃｏ（コバルト），Ｎｉ，Ｌｉ（リチウム），Ｂ（ホウ素），Ｎａ（ナトリウム），Ｋ（カリウム）およびＳｉ（シリコン）の酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。 (Raw material powder production process)
First, a predetermined additive compound is added to the ceramic material powder as the main component of the dielectric layer 11 according to the purpose. As additive compounds, Mg (magnesium), Mn (manganese), V, Cr (chromium), rare earth elements (Y, Dy, Tm (thulium), Ho (holmium), Tb (terbium), Yb (ytterbium), Sm , Eu (eurobium), Gd and Er (erbium)), and Co (cobalt), Ni, Li (lithium), B (boron), Na (sodium), K (potassium) and Si (silicon) The oxide or glass of these is mentioned. For example, first, a ceramic material powder is mixed with a compound containing an additive compound and calcined. Subsequently, the obtained ceramic material particles are wet-mixed with an additive compound, dried and pulverized to prepare a ceramic material powder.

（積層工程）
次に、得られたセラミック材料の粉末に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル（ＤＯＰ）等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み０．８μｍ以下の帯状の誘電体グリーンシートを塗工して乾燥させる。 (Lamination process)
Next, a binder such as polyvinyl butyral (PVB) resin, an organic solvent such as ethanol and toluene, and a plasticizer such as dioctyl phthalate (DOP) are added to the obtained ceramic material powder and wet mixed. Using the obtained slurry, for example, a band-shaped dielectric green sheet having a thickness of 0.8 μm or less is applied on a substrate by, for example, a die coater method or a doctor blade method and dried.

次に、誘電体グリーンシートの表面に、内部電極形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層１２のパターンを配置する。内部電極層形成用導電ペーストは、内部電極層１２の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。また、内部電極形成用導電ペーストには、共材として、誘電体層１１の主成分であるセラミック材料を分散させてもよい。   Next, the pattern of the internal electrode layer 12 is arranged on the surface of the dielectric green sheet by printing the internal electrode forming conductive paste by screen printing, gravure printing or the like. The internal electrode layer-forming conductive paste contains the main component metal powder of the internal electrode layer 12, a binder, a solvent, and other auxiliary agents as required. It is preferable to use a binder and a solvent different from the above ceramic slurry. In addition, in the internal electrode forming conductive paste, a ceramic material that is a main component of the dielectric layer 11 may be dispersed as a co-material.

次に、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数（例えば２００〜５００層）だけ積層する。   Next, the dielectric green sheet on which the internal electrode layer pattern is printed is punched to a predetermined size, and the punched dielectric green sheet is peeled off from the base electrode and the internal electrode layer 12 and the dielectric layer 11. And the internal electrode layers 12 are alternately exposed to a pair of external electrodes having different polarities so that the edges are alternately exposed on both end faces in the length direction of the dielectric layer 11. A number of layers (for example, 200 to 500 layers) are stacked.

次に、得られた積層体の上下にカバー層１３となるカバーシートを圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットする。これにより、略直方体形状のセラミック積層体が得られる。なお、カバーシートの主成分セラミックの平均粒径を、誘電体グリーンシートの主成分セラミックの平均粒径よりも大きくしておく。また、カバーシートの主成分セラミックのドナー元素濃度を、誘電体グリーンシートの主成分セラミックのドナー元素濃度よりも高くしておく。   Next, the cover sheet used as the cover layer 13 is crimped | bonded to the upper and lower sides of the obtained laminated body, and it cuts into predetermined chip | tip dimensions (for example, 1.0 mm x 0.5 mm). Thereby, a substantially rectangular parallelepiped ceramic laminate is obtained. The average particle size of the main component ceramic of the cover sheet is set larger than the average particle size of the main component ceramic of the dielectric green sheet. Further, the donor element concentration of the main component ceramic of the cover sheet is set higher than the donor element concentration of the main component ceramic of the dielectric green sheet.

（焼成工程）
このようにして得られた積層体を、２５０〜５００℃のＮ２雰囲気中で脱バインダした後に、還元雰囲気中で１１００〜１３００℃で１０分〜２時間焼成することで、誘電体グリーンシートを構成する各化合物が焼結して粒成長する。このようにして、内部に焼結体からなる誘電体層１１と内部電極層１２とが交互に積層されてなる積層チップ１０と、積層方向上下の最外層として形成されるカバー層１３とを有する積層セラミックコンデンサ１００が得られる。 (Baking process)
The laminated body thus obtained was debindered in an N 2 atmosphere at 250 to 500 ° C., and then baked at 1100 to 1300 ° C. for 10 minutes to 2 hours in a reducing atmosphere to obtain a dielectric green sheet. Each constituent compound sinters and grows. Thus, it has the lamination | stacking chip | tip 10 by which the dielectric layer 11 and internal electrode layer 12 which consist of a sintered compact are laminated | stacked alternately inside, and the cover layer 13 formed as an outermost layer of the lamination direction up and down. A multilayer ceramic capacitor 100 is obtained.

（再酸化処理工程）
その後、Ｎ２ガス雰囲気中で６００℃〜１０００℃で再酸化処理を行ってもよい。 (Reoxidation process)
It may then be subjected to re-oxidizing treatment at 600 ° C. to 1000 ° C. in an N 2 gas atmosphere.

以上の製造方法によれば、カバー層１３に保護領域１７を形成することができる。   According to the above manufacturing method, the protective region 17 can be formed in the cover layer 13.

（変形例１）
次に、エンドマージン１５に保護領域１７を形成する場合の製造方法について説明する。なお、上述した製造方法と異なる点は積層工程だけであるため、積層工程についてのみ説明する。原料粉末作製工程において得られたセラミック材料の粉末に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル（ＤＯＰ）等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み０．８μｍ以下の帯状の誘電体グリーンシートを塗工して乾燥させる。 (Modification 1)
Next, a manufacturing method in the case where the protective region 17 is formed in the end margin 15 will be described. In addition, since only the lamination process is different from the manufacturing method described above, only the lamination process will be described. Wet mixing by adding a binder such as polyvinyl butyral (PVB) resin, an organic solvent such as ethanol and toluene, and a plasticizer such as dioctyl phthalate (DOP) to the ceramic material powder obtained in the raw material powder preparation process To do. Using the obtained slurry, for example, a band-shaped dielectric green sheet having a thickness of 0.8 μm or less is applied on a substrate by, for example, a die coater method or a doctor blade method and dried.

次に、誘電体グリーンシートの表面に、内部電極形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層１２のパターンを配置する。内部電極層形成用導電ペーストは、内部電極層１２の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。また、内部電極形成用導電ペーストには、共材として、誘電体層１１の主成分であるセラミック材料を分散させてもよい。   Next, the pattern of the internal electrode layer 12 is arranged on the surface of the dielectric green sheet by printing the internal electrode forming conductive paste by screen printing, gravure printing or the like. The internal electrode layer-forming conductive paste contains the main component metal powder of the internal electrode layer 12, a binder, a solvent, and other auxiliary agents as required. It is preferable to use a binder and a solvent different from the above ceramic slurry. In addition, in the internal electrode forming conductive paste, a ceramic material that is a main component of the dielectric layer 11 may be dispersed as a co-material.

次に、誘電体グリーンシート上において金属導電ペーストが印刷されていない周辺領域上に、マージンペーストを印刷する。このマージンペーストの主成分セラミックの平均粒径を、誘電体グリーンシートの主成分セラミックの平均粒径よりも大きくしておく。また、マージンペーストの主成分セラミックのドナー元素濃度を、誘電体グリーンシートの主成分セラミックのドナー元素濃度よりも高くしておく。以上の工程により、パターン形成シートを得ることができる。   Next, a margin paste is printed on the peripheral region where the metal conductive paste is not printed on the dielectric green sheet. The average particle size of the main component ceramic of the margin paste is set larger than the average particle size of the main component ceramic of the dielectric green sheet. The donor element concentration of the main component ceramic of the margin paste is set higher than the donor element concentration of the main component ceramic of the dielectric green sheet. A pattern formation sheet can be obtained by the above process.

その後、パターン形成シートを所定の大きさに打ち抜いて、打ち抜かれたパターン形成シートを、基材を剥離した状態で、内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数（例えば２００〜５００層）だけ積層する。   Thereafter, the pattern forming sheet is punched out to a predetermined size, and the internal electrode layer 12 and the dielectric layer 11 are alternately arranged in the state in which the punched pattern forming sheet is peeled off from the base material. A predetermined number of layers (for example, 200 to 500 layers) are laminated so that the layers 12 are alternately exposed at both ends in the length direction of the dielectric layer 11 and alternately drawn to a pair of external electrodes having different polarities. .

積層したパターン形成シートの上下にカバー層１３となるカバーシートを圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットする。これにより、積層体が得られる。   A cover sheet to be the cover layer 13 is pressure-bonded on the upper and lower sides of the laminated pattern forming sheet, and cut into a predetermined chip size (for example, 1.0 mm × 0.5 mm). Thereby, a laminated body is obtained.

以上の製造方法によれば、エンドマージン１５に保護領域１７を形成することができる。   According to the above manufacturing method, the protection region 17 can be formed in the end margin 15.

（変形例２）
次に、サイドマージン１６に保護領域１７を形成する場合の製造方法について説明する。なお、変形例１と同様に、積層工程についてのみ説明する。原料粉末作製工程において得られたセラミック材料の粉末に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル（ＤＯＰ）等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み０．８μｍ以下の帯状の誘電体グリーンシートを塗工して乾燥させる。 (Modification 2)
Next, a manufacturing method in the case where the protective region 17 is formed in the side margin 16 will be described. As in the first modification, only the stacking process will be described. Wet mixing by adding a binder such as polyvinyl butyral (PVB) resin, an organic solvent such as ethanol and toluene, and a plasticizer such as dioctyl phthalate (DOP) to the ceramic material powder obtained in the raw material powder preparation process To do. Using the obtained slurry, for example, a band-shaped dielectric green sheet having a thickness of 0.8 μm or less is applied on a substrate by, for example, a die coater method or a doctor blade method and dried.

次に、誘電体グリーンシートの表面に、内部電極形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層１２のパターンを配置する。内部電極層形成用導電ペーストは、内部電極層１２の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。また、内部電極形成用導電ペーストには、共材として、誘電体層１１の主成分であるセラミック材料を分散させてもよい。次に、誘電体グリーンシート上に、マージンペーストを内部電極形成用導電ペーストと逆パターンにて印刷する。それにより、パターン形成シートが形成される。なお、マージンペーストの主成分セラミックの平均粒径を、誘電体グリーンシートの主成分セラミックの平均粒径よりも大きくしておく。また、マージンペーストの主成分セラミックのドナー元素濃度を、誘電体グリーンシートの主成分セラミックのドナー元素濃度よりも高くしておく。   Next, the pattern of the internal electrode layer 12 is arranged on the surface of the dielectric green sheet by printing the internal electrode forming conductive paste by screen printing, gravure printing or the like. The internal electrode layer-forming conductive paste contains the main component metal powder of the internal electrode layer 12, a binder, a solvent, and other auxiliary agents as required. It is preferable to use a binder and a solvent different from the above ceramic slurry. In addition, in the internal electrode forming conductive paste, a ceramic material that is a main component of the dielectric layer 11 may be dispersed as a co-material. Next, a margin paste is printed on the dielectric green sheet in a pattern opposite to that of the internal electrode forming conductive paste. Thereby, a pattern formation sheet is formed. The average particle size of the main component ceramic of the margin paste is set larger than the average particle size of the main component ceramic of the dielectric green sheet. The donor element concentration of the main component ceramic of the margin paste is set higher than the donor element concentration of the main component ceramic of the dielectric green sheet.

その後、パターン形成シートを所定の大きさに打ち抜いて、打ち抜かれたパターン形成シートを、基材を剥離した状態で、内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数（例えば２００〜５００層）だけ積層する。   Thereafter, the pattern forming sheet is punched out to a predetermined size, and the internal electrode layer 12 and the dielectric layer 11 are alternately arranged in the state in which the punched pattern forming sheet is peeled off from the base material. A predetermined number of layers (for example, 200 to 500 layers) are laminated so that the layers 12 are alternately exposed at both ends in the length direction of the dielectric layer 11 and alternately drawn to a pair of external electrodes having different polarities. .

積層したパターン形成シートの上下にカバー層１３となるカバーシートを圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットする。これにより、積層体が得られる。   A cover sheet to be the cover layer 13 is pressure-bonded on the upper and lower sides of the laminated pattern forming sheet, and cut into a predetermined chip size (for example, 1.0 mm × 0.5 mm). Thereby, a laminated body is obtained.

以上の製造方法によれば、サイドマージン１６に保護領域１７を形成することができる。   According to the above manufacturing method, the protective region 17 can be formed in the side margin 16.

以下、実施形態に係る積層セラミックコンデンサ１００を作製し、特性について調べた。   Hereinafter, the multilayer ceramic capacitor 100 according to the embodiment was manufactured, and the characteristics were examined.

（実施例１）
実施例１では、誘電体層１１の主成分セラミックとして、チタン酸バリウムを用いた。ドナー元素として、Ｍｏを用いた。主成分セラミック粉末にドナー元素源を混合し、主成分セラミック粉末のＴｉを１００ａｔｍ％とした場合にドナー元素が０．０５ａｔｍ％となるようにドナー元素源を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にて誘電体グリーンシートを作製した。有機バインダとしてポリビニルブチラール（ＰＶＢ）等を用い、溶剤としてエタノール、トルエン酸等を加えた。その他、可塑剤などを加えた。次に、内部電極層１２の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる内部電極形成用導電ペーストを作製した。内部電極形成用導電ペーストの有機バインダおよび溶剤には、誘電体グリーンシートとは異なるものを用いた。誘電体シートに内部電極形成用導電ペーストをスクリーン印刷した。内部電極形成用導電ペーストを印刷したシートを５００枚重ね、積層体を得た。 Example 1
In Example 1, barium titanate was used as the main component ceramic of the dielectric layer 11. Mo was used as a donor element. When the main component ceramic powder is mixed with the donor element source, and the Ti of the main component ceramic powder is 100 atm%, the donor element source is added so that the donor element is 0.05 atm%, and then sufficiently wet mixed and pulverized with a ball mill. Thus, a dielectric material was obtained. An organic binder and a solvent were added to the dielectric material, and a dielectric green sheet was produced by a doctor blade method. Polyvinyl butyral (PVB) or the like was used as an organic binder, and ethanol, toluene acid or the like was added as a solvent. In addition, plasticizers were added. Next, a conductive paste for forming an internal electrode containing a powder of a main component metal of the internal electrode layer 12, a binder, a solvent, and other auxiliary agents as required was prepared. The organic binder and solvent for the internal electrode forming conductive paste were different from the dielectric green sheet. A conductive paste for forming internal electrodes was screen printed on the dielectric sheet. 500 sheets on which the internal electrode forming conductive paste was printed were stacked to obtain a laminate.

カバー層１３の主成分セラミックとして、チタン酸バリウムを用いた。ドナー元素として、Ｍｏを用いた。主成分セラミック粉末にドナー元素源を混合し、主成分セラミック粉末のＴｉを１００ａｔｍ％とした場合にドナー元素が０．５ａｔｍ％となるようにドナー元素源を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にてカバーシートを作製した。有機バインダとしてポリビニルブチラール（ＰＶＢ）等を用い、溶剤としてエタノール、トルエン酸等を加えた。その他、可塑剤などを加えた。その後、上記積層体の上下にカバーシートをそれぞれ積層した。その後、熱圧着によりセラミック積層体を得て、所定の形状に切断した。得られたセラミック積層体をＮ２雰囲気中で脱バインダした後に焼成して焼結体を得た。焼成後の誘電体層１１において、厚みは０．６μｍであり、主成分セラミックの平均粒径は２４０ｎｍであった。焼成後の保護領域１７において、厚みは５．０μｍであり、主成分セラミックの平均粒径は６６０ｎｍであった。その後、Ｎ２ガス雰囲気中で６００℃〜１０００℃で再酸化処理を行った。 Barium titanate was used as the main component ceramic of the cover layer 13. Mo was used as a donor element. When the main component ceramic powder is mixed with a donor element source, when the Ti content of the main component ceramic powder is 100 atm%, the donor element source is added so that the donor element is 0.5 atm%, and sufficiently wet-mixed and pulverized with a ball mill. Thus, a dielectric material was obtained. An organic binder and a solvent were added to the dielectric material, and a cover sheet was prepared by a doctor blade method. Polyvinyl butyral (PVB) or the like was used as an organic binder, and ethanol, toluene acid or the like was added as a solvent. In addition, plasticizers were added. Thereafter, cover sheets were laminated on the top and bottom of the laminate. Then, the ceramic laminated body was obtained by thermocompression bonding and cut into a predetermined shape. The obtained ceramic laminate was debindered in an N 2 atmosphere and then fired to obtain a sintered body. In the dielectric layer 11 after firing, the thickness was 0.6 μm, and the average particle size of the main component ceramic was 240 nm. In the protective region 17 after firing, the thickness was 5.0 μm, and the average particle size of the main component ceramic was 660 nm. Thereafter, re-oxidation treatment was performed at 600 ° C. to 1000 ° C. in an N 2 gas atmosphere.

（実施例２）
実施例２では、焼成後の保護領域１７において、主成分セラミックの平均粒径は４５０ｎｍであった。その他の条件は、実施例１と同様である。 (Example 2)
In Example 2, in the protective region 17 after firing, the average particle size of the main component ceramic was 450 nm. Other conditions are the same as in the first embodiment.

（実施例３）
実施例３では、ドナー元素としてＶを用いた。焼成後の保護領域１７において、主成分セラミックの平均粒径は１２１０ｎｍであった。その他の条件は、実施例１と同様である。 (Example 3)
In Example 3, V was used as a donor element. In the protective region 17 after firing, the average particle size of the main component ceramic was 1210 nm. Other conditions are the same as in the first embodiment.

（実施例４）
実施例４では、ドナー元素としてＮｂを用いた。焼成後の保護領域１７において、主成分セラミックの平均粒径は８３０ｎｍであった。その他の条件は、実施例１と同様である。 Example 4
In Example 4, Nb was used as the donor element. In the protection region 17 after firing, the average particle size of the main component ceramic was 830 nm. Other conditions are the same as in the first embodiment.

（実施例５）
実施例５では、ドナー元素としてＬａを用いた。焼成後の保護領域１７において、主成分セラミックの平均粒径は５７０ｎｍであった。その他の条件は、実施例１と同様である。 (Example 5)
In Example 5, La was used as the donor element. In the protective region 17 after firing, the average particle size of the main component ceramic was 570 nm. Other conditions are the same as in the first embodiment.

（実施例６）
実施例６では、ドナー元素としてＭｏおよびＶを混合して用いた。焼成後の保護領域１７において、主成分セラミックの平均粒径は１１６０ｎｍであった。その他の条件は、実施例１と同様である。 (Example 6)
In Example 6, Mo and V were mixed and used as donor elements. In the protective region 17 after firing, the average particle size of the main component ceramic was 1160 nm. Other conditions are the same as in the first embodiment.

（実施例７）
実施例７では、ドナー元素としてＶおよびＬａを混合して用いた。焼成後の保護領域１７において、主成分セラミックの平均粒径は９６０ｎｍであった。その他の条件は、実施例１と同様である。 (Example 7)
In Example 7, V and La were mixed and used as donor elements. In the protection region 17 after firing, the average particle size of the main component ceramic was 960 nm. Other conditions are the same as in the first embodiment.

（実施例８）
実施例８では、カバーシートにおいて主成分セラミック粉末のＴｉを１００ａｔｍ％とした場合にドナー元素が０．２ａｔｍ％となるようにドナー元素源を添加した。焼成後の保護領域１７において、主成分セラミックの平均粒径は５９０ｎｍであった。その他の条件は、実施例１と同様である。 (Example 8)
In Example 8, the donor element source was added so that the donor element would be 0.2 atm% when the Ti of the main component ceramic powder in the cover sheet was 100 atm%. In the protection region 17 after firing, the average particle size of the main component ceramic was 590 nm. Other conditions are the same as in the first embodiment.

（実施例９）
実施例９では、カバーシートにおいて主成分セラミック粉末のＴｉを１００ａｔｍ％とした場合にドナー元素が０．１ａｔｍ％となるようにドナー元素源を添加した。焼成後の保護領域１７において、主成分セラミックの平均粒径は５２０ｎｍであった。その他の条件は、実施例１と同様である。 Example 9
In Example 9, the donor element source was added so that the donor element was 0.1 atm% when Ti of the main component ceramic powder was 100 atm% in the cover sheet. In the protection region 17 after firing, the average particle size of the main component ceramic was 520 nm. Other conditions are the same as in the first embodiment.

（実施例１０）
実施例１０では、誘電体グリーンシートにおいて主成分セラミック粉末のＴｉを１００ａｔｍ％とした場合にドナー元素が０．１ａｔｍ％となるようにドナー元素源を添加した。カバーシートにおいて主成分セラミック粉末のＴｉを１００ａｔｍ％とした場合にドナー元素が０．２ａｔｍ％となるようにドナー元素源を添加した。焼成後の保護領域１７において、主成分セラミックの平均粒径は６５０ｎｍであった。その他の条件は、実施例１と同様である。 (Example 10)
In Example 10, the donor element source was added so that the donor element would be 0.1 atm% when Ti of the main component ceramic powder in the dielectric green sheet was 100 atm%. In the cover sheet, the donor element source was added so that the donor element was 0.2 atm% when Ti of the main component ceramic powder was 100 atm%. In the protection region 17 after firing, the average particle size of the main component ceramic was 650 nm. Other conditions are the same as in the first embodiment.

（実施例１１）
実施例１１では、誘電体グリーンシートにおいて主成分セラミック粉末のＴｉを１００ａｔｍ％とした場合にドナー元素が０．２ａｔｍ％となるようにドナー元素源を添加した。焼成後の保護領域１７において、主成分セラミックの平均粒径は７００ｎｍであった。その他の条件は、実施例１と同様である。 (Example 11)
In Example 11, the donor element source was added so that the donor element would be 0.2 atm% when Ti of the main component ceramic powder in the dielectric green sheet was 100 atm%. In the protection region 17 after firing, the average particle size of the main component ceramic was 700 nm. Other conditions are the same as in the first embodiment.

（実施例１２）
実施例１２では、焼成後の保護領域１７において、主成分セラミックの平均粒径は６８０ｎｍであり、厚みは２．０μｍであった。その他の条件は、実施例１と同様である。 (Example 12)
In Example 12, in the protective region 17 after firing, the average particle size of the main component ceramic was 680 nm and the thickness was 2.0 μm. Other conditions are the same as in the first embodiment.

（実施例１３）
実施例１３では、焼成後の保護領域１７において、主成分セラミックの平均粒径は６７０ｎｍであり、厚みは１．０μｍであった。その他の条件は、実施例１と同様である。 (Example 13)
In Example 13, in the protective region 17 after firing, the average particle size of the main component ceramic was 670 nm and the thickness was 1.0 μm. Other conditions are the same as in the first embodiment.

（比較例１）
比較例１では、焼成後の保護領域１７において、主成分セラミックの平均粒径は２００ｎｍであった。その他の条件は、実施例１と同様である。 (Comparative Example 1)
In Comparative Example 1, in the protective region 17 after firing, the average particle size of the main component ceramic was 200 nm. Other conditions are the same as in the first embodiment.

（比較例２）
比較例２では、カバーシートにドナー元素を添加しなかった。焼成後の保護領域１７において、主成分セラミックの平均粒径は５１０ｎｍであった。その他の条件は、実施例１と同様である。 (Comparative Example 2)
In Comparative Example 2, no donor element was added to the cover sheet. In the protective region 17 after firing, the average particle size of the main component ceramic was 510 nm. Other conditions are the same as in the first embodiment.

（比較例３）
比較例３では、カバーシートにドナー元素を添加しなかった。焼成後の保護領域１７において、主成分セラミックの平均粒径は２００ｎｍであった。その他の条件は、実施例１と同様である。 (Comparative Example 3)
In Comparative Example 3, no donor element was added to the cover sheet. In the protective region 17 after firing, the average particle size of the main component ceramic was 200 nm. Other conditions are the same as in the first embodiment.

（比較例４）
比較例４では、誘電体グリーンシートにおいて主成分セラミック粉末のＴｉを１００ａｔｍ％とした場合にドナー元素が０．２ａｔｍ％となるようにドナー元素源を添加した。カバーシートにおいて主成分セラミック粉末のＴｉを１００ａｔｍ％とした場合にドナー元素が０．２ａｔｍ％となるようにドナー元素源を添加した。焼成後の保護領域１７において、主成分セラミックの平均粒径は６８０ｎｍであった。その他の条件は、実施例１と同様である。 (Comparative Example 4)
In Comparative Example 4, the donor element source was added so that the donor element would be 0.2 atm% when Ti of the main component ceramic powder in the dielectric green sheet was 100 atm%. In the cover sheet, the donor element source was added so that the donor element was 0.2 atm% when Ti of the main component ceramic powder was 100 atm%. In the protection region 17 after firing, the average particle size of the main component ceramic was 680 nm. Other conditions are the same as in the first embodiment.

（分析）
得られた積層セラミックコンデンサ１００に対して、高温耐湿加速負荷試験を行った。実施例１〜１３および比較例１〜４について、サンプル数を３００個とした。まず、各サンプルの初期絶縁抵抗Ｒ０を測定した。次に、周囲温度８５℃、相対湿度８５％ＲＨ、２０Ｖ／μｍ印加で１０００時間保持した。その後、各サンプルの絶縁抵抗Ｒｔを測定した。Ｒｔ≦０．１×Ｒ０となるサンプルを不良品と定めた。不良品数が３個以下／３００個となるものを合格とした。得られた結果を図８に示す。 (analysis)
The obtained multilayer ceramic capacitor 100 was subjected to a high temperature and humidity resistance accelerated load test. About Examples 1-13 and Comparative Examples 1-4, the number of samples was 300 pieces. First, the initial insulation resistance R0 of each sample was measured. Next, it was held for 1000 hours at an ambient temperature of 85 ° C., a relative humidity of 85% RH, and 20 V / μm applied. Thereafter, the insulation resistance Rt of each sample was measured. A sample satisfying Rt ≦ 0.1 × R0 was determined as a defective product. A product having a defective product count of 3 or less / 300 was regarded as acceptable. The obtained result is shown in FIG.

図８に示すように、実施例１〜１３のいずれも合格であった。これは、保護領域１７の主成分セラミックが容量領域１４の主成分セラミックの平均粒径よりも大きい平均粒径を有しかつ容量領域１４の主成分セラミックのドナー元素濃度よりも大きいドナー元素濃度を有することで、容量領域１４に対するプロトンの形態での水素の拡散侵入を抑制することができたからであると考えられる。   As shown in FIG. 8, all of Examples 1 to 13 were acceptable. This is because the main component ceramic of the protection region 17 has an average particle size larger than the average particle size of the main component ceramic of the capacitance region 14 and a donor element concentration larger than the donor element concentration of the main component ceramic of the capacitance region 14. This is considered to be because the diffusion and penetration of hydrogen in the form of protons into the capacity region 14 could be suppressed.

比較例１では、不良品数が９個と多かった。これは、保護領域１７の平均粒径が容量領域１４の平均粒径よりも小さかったために、プロトンが拡散侵入するための経路が多くなったからであると考えられる。   In Comparative Example 1, the number of defective products was as large as nine. This is presumably because the average particle size of the protection region 17 was smaller than the average particle size of the capacitance region 14, and therefore there were more paths for protons to diffuse and penetrate.

比較例２では、不良品数が８８個と多かった。これは、保護領域１７の主成分セラミックにドナー元素を添加しなかったために、酸素欠陥の生成が多くなったからであると考えられる。   In Comparative Example 2, the number of defective products was as large as 88. This is presumably because the generation of oxygen defects increased because the donor element was not added to the main component ceramic of the protection region 17.

比較例３では、不良品数が２１７個と特に多かった。これは、保護領域１７の主成分セラミックの平均粒径が容量領域１４の主成分セラミックの平均粒径よりも小さかったためにプロトンが拡散侵入するための経路が多くなり、保護領域１７の主成分セラミックにドナー元素を添加しなかったために酸素欠陥の生成が多くなったからであると考えられる。   In Comparative Example 3, the number of defective products was particularly large at 217. This is because the average particle size of the main component ceramic in the protection region 17 is smaller than the average particle size of the main component ceramic in the capacitance region 14, so that there are more paths for protons to diffuse and penetrate. This is probably because the generation of oxygen vacancies increased because no donor element was added.

比較例４では、不良品数が５個と多かった。これは、カバーシートおよび誘電体グリーンシートの主成分セラミックに対するドナー元素濃度が同じであったために、保護領域１７における酸素欠陥の生成が多くなったからであると考えられる。   In Comparative Example 4, the number of defective products was as large as five. This is considered to be because the generation of oxygen defects in the protection region 17 increased because the donor element concentrations in the main ceramic components of the cover sheet and the dielectric green sheet were the same.

なお、実施例１では不良品数が０個であったが、実施例２では不良品数が１個であった。この結果により、保護領域１７の主成分セラミックの平均粒径が容量領域１４の主成分セラミックの平均粒径の２倍以上となったことで、プロトンの拡散侵入がより抑制されたものと考えられる。   In Example 1, the number of defective products was 0, but in Example 2, the number of defective products was 1. From this result, it is considered that the diffusion and penetration of protons is further suppressed because the average particle size of the main component ceramic in the protective region 17 is more than twice the average particle size of the main component ceramic in the capacitance region 14. .

実施例８では不良品数が０個であったが、実施例９では不良品数が３個であった。この結果により、保護領域１７におけるドナー元素濃度が０．２ａｔｍ％以上となったことで、プロトンの拡散侵入がより抑制されたものと考えられる。   In Example 8, the number of defective products was 0, but in Example 9, the number of defective products was 3. From this result, it is considered that the diffusion and penetration of protons is further suppressed by the donor element concentration in the protection region 17 being 0.2 atm% or more.

実施例１２では不良品数が１個であったが、実施例１３では不良品数が２個であった。この結果により、保護領域１７の厚みを２．０μｍ以上とすることで、プロトンの拡散侵入がより抑制されたものと考えられる。   In Example 12, the number of defective products was one, but in Example 13, the number of defective products was two. From this result, it is considered that diffusion penetration of protons is further suppressed by setting the thickness of the protection region 17 to 2.0 μm or more.

実施例１では不良品数が０個であったが、実施例１２では不良品数が１個であった。この結果により、保護領域１７の厚みを５．０μｍ以上とすることで、プロトンの拡散侵入がより抑制されたものと考えられる。   In Example 1, the number of defective products was 0, but in Example 12, the number of defective products was 1. From this result, it is considered that diffusion penetration of protons is further suppressed by setting the thickness of the protection region 17 to 5.0 μm or more.

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

１０ 積層チップ
１１ 誘電体層
１２ 内部電極層
２０ａ，２０ｂ 外部電極
１００ 積層セラミックコンデンサ DESCRIPTION OF SYMBOLS 10 Multilayer chip 11 Dielectric layer 12 Internal electrode layer 20a, 20b External electrode 100 Multilayer ceramic capacitor

Claims (10)

  1. セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成された積層構造を備え、
    異なる端面に露出する内部電極層同士が対向する容量領域の周囲領域の少なくとも一部は、前記容量領域の主成分セラミックの平均粒径よりも大きい平均粒径を有しかつ前記容量領域の主成分セラミックのドナー元素濃度よりも大きいドナー元素濃度を有する主成分セラミックを含む保護領域を有することを特徴とする積層セラミックコンデンサ。     Dielectric layers mainly composed of ceramics and internal electrode layers are alternately stacked so as to have a substantially rectangular parallelepiped shape, and the plurality of stacked internal electrode layers are exposed on two opposing end surfaces. With a formed laminated structure,
    At least a part of the peripheral region of the capacitor region where the internal electrode layers exposed at different end faces face each other has an average particle size larger than the average particle size of the main component ceramic of the capacitor region and the main component of the capacitor region A multilayer ceramic capacitor comprising a protective region including a main component ceramic having a donor element concentration higher than a ceramic donor element concentration.
  2. 前記積層構造の積層方向の上面および下面の少なくとも一方に設けられ、前記誘電体層と主成分が同じのカバー層を備え、
    前記カバー層は、少なくとも一部に、前記保護領域を有することを特徴とする請求項１記載の積層セラミックコンデンサ。     Provided on at least one of the upper surface and the lower surface in the stacking direction of the stacked structure, comprising a cover layer having the same main component as the dielectric layer,
    The multilayer ceramic capacitor according to claim 1, wherein the cover layer has the protection region at least partially.
  3. 前記積層構造において同じ端面に露出する内部電極層同士が異なる端面に露出する内部電極層を介さずに対向するエンドマージンは、少なくとも一部に、前記保護領域を有することを特徴とする請求項１または２に記載の積層セラミックコンデンサ。   2. The end margin in which the internal electrode layers exposed at the same end face in the stacked structure face each other without interposing the internal electrode layers exposed at different end faces has at least a part of the protective region. Or the multilayer ceramic capacitor of 2.
  4. 前記積層構造において積層された複数の前記内部電極層が前記２端面以外の２側面に延びた端部を覆うように設けられたサイドマージンは、少なくとも一部に、前記保護領域を有することを特徴とする請求項１〜３のいずれか一項に記載の積層セラミックコンデンサ。   The side margin provided so that the plurality of internal electrode layers stacked in the stacked structure cover the end portions extending to the two side surfaces other than the two end surfaces has the protective region at least partially. The multilayer ceramic capacitor according to any one of claims 1 to 3.
  5. 前記容量領域の主成分セラミックのドナー元素濃度は、０．２ａｔｍ％以下であることを特徴とする請求項１〜４のいずれか一項に記載の積層セラミックコンデンサ。   The multilayer ceramic capacitor according to claim 1, wherein a donor element concentration of the main component ceramic in the capacitance region is 0.2 atm% or less.
  6. 前記誘電体層の厚みは、１μｍ以下であることを特徴とする請求項１〜５のいずれか一項に記載の積層セラミックコンデンサ。   The multilayer ceramic capacitor according to claim 1, wherein the dielectric layer has a thickness of 1 μm or less.
  7. 前記保護領域の主成分セラミックの平均粒径は、前記容量領域の主成分セラミックの平均粒径の２倍以上であることを特徴とする請求項１〜６のいずれか一項に記載の積層セラミックコンデンサ。   The multilayer ceramic according to any one of claims 1 to 6, wherein an average particle size of the main component ceramic in the protective region is twice or more an average particle size of the main component ceramic in the capacitance region. Capacitor.
  8. 前記容量領域の主成分セラミックの平均粒径は、３００ｎｍ以下であることを特徴とする請求項１〜７のいずれか一項に記載の積層セラミックコンデンサ。   The multilayer ceramic capacitor according to claim 1, wherein an average particle size of the main component ceramic in the capacitance region is 300 nm or less.
  9. 前記容量領域および前記保護領域の主成分セラミックは、ペロブスカイトであることを特徴とする請求項１〜８のいずれか一項に記載の積層セラミックコンデンサ。   The multilayer ceramic capacitor according to claim 1, wherein a main component ceramic of the capacitance region and the protection region is a perovskite.
  10. 前記ドナー元素は、Ｖ，Ｍｏ，Ｎｂ，Ｌａ，Ｗ，Ｔａの少なくともいずれかを含むことを特徴とする請求項９記載の積層セラミックコンデンサ。   The multilayer ceramic capacitor according to claim 9, wherein the donor element includes at least one of V, Mo, Nb, La, W, and Ta.
JP2017029615A 2017-02-21 2017-02-21 Multilayer ceramic capacitor Pending JP2018137298A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017029615A JP2018137298A (ja) 2017-02-21 2017-02-21 Multilayer ceramic capacitor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017029615A JP2018137298A (ja) 2017-02-21 2017-02-21 Multilayer ceramic capacitor
US15/892,285 US10672558B2 (en) 2017-02-21 2018-02-08 Multilayer ceramic capacitor
KR1020180016101A KR20180096511A (ko) 2017-02-21 2018-02-09 적층 세라믹 콘덴서
CN201810149152.6A CN108461292A (zh) 2017-02-21 2018-02-13 多层陶瓷电容器

Publications (1)

Publication Number Publication Date
JP2018137298A true JP2018137298A (ja) 2018-08-30

Family

ID=63166617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017029615A Pending JP2018137298A (ja) 2017-02-21 2017-02-21 Multilayer ceramic capacitor

Country Status (4)

Country Link
US (1) US10672558B2 (ja)
JP (1) JP2018137298A (ja)
KR (1) KR20180096511A (ja)
CN (1) CN108461292A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101659208B1 (ko) * 2015-02-06 2016-09-30 삼성전기주식회사 적층 세라믹 전자 제품 및 그 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04266006A (en) 1991-02-21 1992-09-22 Matsushita Electric Ind Co Ltd Thick film capacitor and its manufacture
JPH11354370A (ja) 1998-06-10 1999-12-24 Taiyo Yuden Co Ltd 積層セラミック電子部品
JP4396682B2 (ja) * 2006-09-29 2010-01-13 Ｔｄｋ株式会社 積層コンデンサ、および積層コンデンサの製造方法
KR20110065623A (ko) 2009-12-10 2011-06-16 삼성전기주식회사 적층 세라믹 커패시터
JP2012019159A (ja) * 2010-07-09 2012-01-26 Tdk Corp セラミック電子部品
JP5532027B2 (ja) * 2010-09-28 2014-06-25 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR101141369B1 (ko) 2010-12-13 2012-05-03 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조방법
JP5678905B2 (ja) 2011-03-14 2015-03-04 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component
JP2012248622A (ja) 2011-05-26 2012-12-13 Taiyo Yuden Co Ltd チップ状電子部品
JP5770539B2 (ja) * 2011-06-09 2015-08-26 Tdk株式会社 電子部品及び電子部品の製造方法
KR101376828B1 (ko) * 2012-03-20 2014-03-20 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP5637170B2 (ja) * 2012-04-19 2014-12-10 株式会社村田製作所 積層型セラミック電子部品およびその実装構造体
KR101499717B1 (ko) * 2013-05-21 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
JP2015026841A (ja) * 2013-10-25 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
US20160020031A1 (en) * 2014-07-18 2016-01-21 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
JP6696124B2 (ja) 2014-09-19 2020-05-20 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法
US9959973B2 (en) 2014-09-19 2018-05-01 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing same
JP2015029158A (ja) * 2014-11-14 2015-02-12 株式会社村田製作所 積層セラミックコンデンサ
JP6415337B2 (ja) * 2015-01-28 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ
JP6376992B2 (ja) 2015-02-27 2018-08-22 太陽誘電株式会社 積層セラミックコンデンサ
JP2016181597A (ja) * 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP2017195329A (ja) * 2016-04-22 2017-10-26 株式会社村田製作所 積層セラミック電子部品

Also Published As

Publication number Publication date
US10672558B2 (en) 2020-06-02
KR20180096511A (ko) 2018-08-29
CN108461292A (zh) 2018-08-28
US20180240592A1 (en) 2018-08-23

Similar Documents

Publication Publication Date Title
JP2018164101A (ja) 積層セラミックコンデンサ
JP3361091B2 (ja) 誘電体磁器および電子部品
JP4626892B2 (ja) 誘電体セラミック、及び積層セラミックコンデンサ
US6485701B2 (en) Oxide having perovskite structure, barium titanate, and manufacturing method therefor, dielectric ceramic, and ceramic electronic component
KR100374470B1 (ko) 세라믹 커패시터 및 그 제조방법
EP2980043B1 (en) Dielectric ceramic composition and dielectric element
JP4110978B2 (ja) 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
KR100278416B1 (ko) 유전체 세라믹과 그 제조방법, 및 적층 세라믹 전자부품과 그 제조방법
JP3039417B2 (ja) Multilayer ceramic capacitors
JP4191496B2 (ja) 誘電体磁器組成物および電子部品
KR101729284B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
JP5230429B2 (ja) 銅製電極に使用するｃｏｇ誘電体組成物
US9613756B2 (en) Laminated ceramic capacitor
US7239501B2 (en) Dielectric ceramic composition and laminated ceramic capacitor
JP4100173B2 (ja) 誘電体セラミックおよび積層セラミックコンデンサ
KR101254085B1 (ko) 유전체 세라믹, 및 적층 세라믹 콘덴서
JP3918372B2 (ja) 誘電体セラミック組成物、および積層セラミックコンデンサ
JP3282520B2 (ja) 積層セラミックコンデンサ
KR100533580B1 (ko) 유전체 세라믹 및 그 제조방법, 적층 세라믹 콘덴서
JP5093351B2 (ja) 積層セラミックコンデンサ
JPWO2008152851A1 (ja) 圧電磁器組成物、及び圧電セラミック電子部品
JP4457630B2 (ja) 誘電体セラミックおよび積層セラミックコンデンサ
KR101494851B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
KR101079478B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR100443231B1 (ko) 유전체 세라믹 조성물 및 적층 세라믹 캐패시터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027