CN1716478A - 叠层陶瓷电容器的制法以及叠层陶瓷电容器 - Google Patents

叠层陶瓷电容器的制法以及叠层陶瓷电容器 Download PDF

Info

Publication number
CN1716478A
CN1716478A CN200510081031.5A CN200510081031A CN1716478A CN 1716478 A CN1716478 A CN 1716478A CN 200510081031 A CN200510081031 A CN 200510081031A CN 1716478 A CN1716478 A CN 1716478A
Authority
CN
China
Prior art keywords
ceramic capacitor
layer
conductive pattern
interior electrode
layer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510081031.5A
Other languages
English (en)
Other versions
CN1716478B (zh
Inventor
山口胜义
杉本幸史郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN1716478A publication Critical patent/CN1716478A/zh
Application granted granted Critical
Publication of CN1716478B publication Critical patent/CN1716478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种叠层陶瓷电容器的制法以及叠层陶瓷电容器，该制法的特征在于，在电介质生片上形成具备导体图案的图案薄板，接着，将该图案薄板叠层多个后，进行烧成，从而获得电介质层和内部电极层相互叠层的叠层陶瓷电容器，其中，导体图案含有：由Ni、Cu或者它们的合金构成的主成分；从周期表3B～6B族元素的组中选择的至少一种；从Mn、Co以及Fe中选择的至少一种。由此，该叠层陶瓷电容器能够具备在烧成后也能抑制导体图案的不连续部分的产生的内部电极层。

Description

叠层陶瓷电容器的制法以及叠层陶瓷电容器
技术领域
本发明涉及叠层陶瓷电容器的制法以及叠层陶瓷电容器，尤其涉及在导体图案中使用贱金属材料的叠层陶瓷电容器的制法以及叠层陶瓷电容器。
背景技术
近年来，叠层陶瓷电容器针对小型高容量化的要求，谋求电介质层的薄层化以及内部电极层的薄层化。例如，已知将成为内部电极层的导体图案通过溅射或者蒸镀这样的物理薄膜形成法、或者无电镀等化学薄膜形成法形成于薄膜上的方法(例如，特开2000-243650号公报)。此外，作为适于批量化的方法，提出了通过使用镍等的电解液的电镀法(例如，特开2003-309037号公报)形成的方法。
根据上述的以往方法，可以容易地进行导体图案的薄层化。但是在这些薄膜中，尤其在通过电镀法获得的镀膜中，在制造工序中添加的作为金属添加物的例如硫等几乎不被Ni固溶，而是以熔点640℃的Ni3S2等金属互化物的形式在Ni的晶粒边界部分引起偏析。
而且，在与电介质生片同时烧成时，由于该低熔点的金属互化物熔融，因此作为主成分的贱金属材料的熔点降低，与电介质层同时烧成时的导体图案变得不连续。
此外，如果采用上述的以往方法，在导体图案的薄膜中、尤其在通过电镀法获得的镀膜中，在与电介质生片同时烧成时，作为主成分的贱金属材料的熔点降低，与电介质层同时烧成时的导体图案变得不连续。
如果导体图案像这样不连续化，则导致内部电极层的有效面积降低，从而作为叠层陶瓷电容器无法获得期望的静电容量的问题。
另外，作为内部电极层使用Ni金属粉末的导体料浆的情况下，与上述镀膜同样，也存在导体图案不连续化的问题。
发明内容
本发明的主要目的在于提供一种具有在烧成后也能抑制导体图案的不连续部分的产生的内部电极层的叠层陶瓷电容器的制法以及叠层陶瓷电容器。
本发明的第一制法是，在电介质生片上形成具备导体图案的图案薄板，接着，将该图案薄板叠层多个后，进行烧成，从而获得电介质层和内部电极层相互叠层的叠层陶瓷电容器，其中，导体图案含有：以Ni、Cu或者它们的合金为主成分；从周期表3B～6B族元素的组中选择的至少一种；从Mn、Co以及Fe中选择的至少一种。
根据第一制法，使用于叠层陶瓷电容器上的导体图案，即使对于Ni、Cu等贱金属成分含有从周期表3B～6B族元素的组中选择的至少一种，还进一步含有Mn、Co、Fe当中的一种而进行复合化。因此，在内部电极层内，例如与作为贱金属材料的Ni和3B～6B元素之一的硫(S)结合相比，Mn和S更先结合而形成MnS这样的高熔点金属互化物，进而由此抑制了贱金属材料的熔点降低、并抑制导体图案的不连续化。其结果，能够防止叠层陶瓷电容器中的内部电极层的有效面积的减少，确保期望的静电容量。作为导体图案示例有镀膜或导体料浆的印刷膜。
所述导体图案优选还含有Mo、W以及Ti中选择的至少一种，而这样可以提高蠕变强度。其结果，即使在例如Ni软化的烧成高温度区域中，也能抑制导体图案的不连续化，防止叠层陶瓷电容器中的内部电极层的有效面积的减少，确保期望的静电容量。
本发明的第二制法是，在电介质生片上形成具备导体图案的图案薄板，接着，将该图案薄板叠层多个后，进行烧成，从而获得电介质层和内部电极层相互叠层的叠层陶瓷电容器，其中，导体图案含有：以Ni、Cu或者它们的合金为主成分；从Mn、Co、Fe、Mo、W、Cr以及Ti中选择的至少一种。作为导体图案示例有镀膜或导体料浆的印刷膜。
根据第二制法，由于使用于叠层陶瓷电容器的镀膜制导体图案由上述贱金属成分和从Mn、Co、Fe、Mo、W、Cr以及Ti中选择的至少一种的合金(包括金属互化物)构成，因此能够抑制烧成中的镀膜的收缩。由此能够抑制将贱金属作为主成分的镀膜制导体图案的不连续化。其结果，能够防止叠层陶瓷电容器中的内部电极层的有效面积的减少，确保期望的静电容量。
通过本发明的第一制法获得的第一叠层陶瓷电容器是，由交互叠层的电介质层和内部电极层构成，且该内部电极层含有：以Ni、Cu或者它们的合金为主成分；从周期表3B～6B族元素的组中选择的至少一种；从Mn、Co以及Fe中选择的至少一种。作为内部电极层可以示例镀膜或者印刷导体料浆而得到的金属粉末的烧结膜。
在所述电介质层和所述内部电极层之间的界面上优选形成有Mn化合物，而这样做可以提高使电介质层和内部电极层的结合力增大的效果。
另外，在对于上述贱金属成分含有从周期表3B～6B组元素的组中选择的至少一种的情况下，如果含有Mn、Co、Fe中的至少一种、且进一步含有从Mo、W、Cr以及Ti中选择的至少一种，则可以进一步发挥抑制上述导体图案的不连续化的效果。
通过本发明的第二制法获得的第二叠层陶瓷电容器是，由交互叠层的电介质层和内部电极层构成，且该内部电极层含有：以Ni、Cu或者它们的合金为主成分；从Mn、Co、Fe、Mo、W、Cr以及Ti中选择的至少一种。该第二叠层陶瓷电容器能够使内部电极层的刚性变高使得烧成中的软化降低进而抑制可塑性变形，而这样做不仅可以增大内部电极层的有效面积，并且能提高与电介质层之间的接合性。作为内部电极层可以示例镀膜或者印刷导体料浆而得到的金属粉末的烧结膜。
本发明的其它目的以及优点可以通过下面的详细叙述而更加清楚。
附图说明
图1是本发明的一实施方式的制造叠层陶瓷电容器的工序图。
图2是表示本发明的一实施方式的叠层陶瓷电容器的概略剖面图。
图3是表示本发明的叠层陶瓷电容器内部的电介质层和内部电极层的界面部的一例的示意图。
具体实施方式
(实施方式一)
图1是本发明的一实施方式的制造叠层陶瓷电容器的工序图。下面以该工序的顺序说明本发明的方法。
(a)工序
首先，在基板平板1上根据电镀法形成含有以下成分的多个镀膜导体图案3a，这些成分是以Ni、Cu或者它们的合金为主成分、含有从周期表3B～6B族元素的组中选择的至少一种、以及从Mn、Co以及Fe中选择的至少一种。
本发明的镀膜导体图案3a除了可以是如上述的镀膜，还可以是含有以下成分的镀膜，这些成分是以Ni、Cu或者它们的合金为主成分、含有从周期表3B～6B族元素的组中选择的至少一种、从Mn、Co以及Fe中选择的至少一种、以及从周期表4A～6A族元素的组中选择的至少一种。周期表4A～6A族元素包括Mo、W、Cr、Ti等。
Mo、W、Cr、Ti中的任何一个元素比起Mn、Co、Fe等元素，可以降低贱金属原子的扩散系数、或者能降低叠层缺陷能级。因此，如果含有Mo、W、Cr、Ti中的任何一个元素，则与Mn、Co、Fe等元素不同，能够基于体积扩散提高镀膜的蠕变强度。在这些元素中，考虑到能容易地与Ni形成合金的理由，优选使用Mo。
(b)工序
接着，将获得的镀膜导体图案3a从基板平板1转印到生片3b上，形成图案薄板3。作为构成电介质生片3b的电介质材料，可以恰当地使用各种常电介质材料或者强电介质材料，但考虑到要谋求高介电常数化，优选使用以钛酸钡为主成分的材料。此外，在使用这样的电介质材料的情况下，为谋求介电特性以及烧结性的提高，最好含有各种添加剂或者玻璃成分。考虑到高容量化的理由，电介质生片3b的厚度优选在3μm以下、烧成后的电介质层的厚度优选在2μm以下。
此外，为消除由该导体图案引起的段差，优选在镀膜导体图案3a的周围形成以包含在电介质生片3b中的电介质材料等作为主成分的陶瓷图案。
(c)工序以及(d)工序
叠层多个图案薄板3而形成叠层成形体4。此后，将该叠层成形体4以如图1(c)中的一点锁线所示的那样切断成格子状，形成电容器主体成形体5((d)工序)。由此，多层的镀膜导体图案3a在每一层上以在相反侧端面露出的方式叠层。对获得的电容器主体成形体5进行烧成，形成电容器主体。
接着，对本发明的镀膜导体图案3a进行说明。对于本发明的镀膜导体图案3a重要的是要以Ni、Cu或者它们的合金为主成分、含有从周期表3B～6B族元素的组中选择的至少一种、以及从Mn、Co以及Fe中选择的至少一种。当使用钛酸钡等强电介质材料时，考虑到与电介质生片3b同时烧成这一点，在Ni、Cu金属中优选Ni。此外，在使用含有铋、锡、Nb等低温烧成类型的常电介质材料的情况下，或者使用在钛酸钡中添加玻璃成分而使低温烧成化的电介质材料的情况下，优选使用Cu。
如果用元素符号表示，则作为周期表3B族元素可以举出B、Al、Ga、In、作为周期表4B族元素可以举出C、Si、Ge、Sn、Pb、作为周期表5B族元素可以举出P、As、Sb、Bi、作为周期表6B族元素可以举出S、Se、Te。
在3B～6B族元素中只要是能在镀浴中溶解的元素就能够使用任何的金属成分，但出于很难降低电介质层的介电特性的理由，最好是硫(S)、硼(B)、磷(P)、碳(C)中的任何一种，尤其出于即使添加3B～6B族元素也抑制包含贱金属材料的镀浴的pH或者离子浓度的变动的理由，特别优选硫(S)。
而且，镀膜导体图案3a中的3B～6B族元素的含有量，最好是5×10-4质量％～5质量％，尤其考虑到抑制基于生成的金属互化物的镀膜导体图案3a自身的熔融并确保期望的有效面积而获得高的静电容量，其含有量进一步优选是300×10-4质量％～1质量％的范围。
此外，在Mn、Co、Fe中，考虑到形成更高温的金属互化物，最好是Mn。另外，如上述一样考虑到抑制镀膜导体图案3a自身的熔融，从Mn、Co以及Fe中选择的至少一种的含有量最好是5×10-4质量％～5质量％范围、更优选0.03质量％～1质量％范围。
此外，考虑到与镀膜的电介质层的烧结性以及抑制烧成收缩和塑性变形、以及在成为内部电极层时烧成收缩小且有效面积大使得将电容量增高，镀膜导体图案中含有的Mo、W或者Ti的含有量优选5～50质量％，更优选10～20质量％。
作为在镀膜导体图案中形成的金属互化物，例如当含有硫(S)的情况下，与作为镀膜主成分的Ni金属之间分散形成Ni3S2、Ni7S6、NiS等金属互化物，而在这种情况下，在内部电极层和电介质层之间的界面上，与贱金属材料单体相比，金属互化物的一方更容易与形成电介质层的瓷器化合，从而能提高内部电极层和电介质层之间的接合性。
与此相对，当在镀膜导体图案3a中不含有Mn、Co、Fe中的任何一个的情况下，在将镀膜导体图案3a与电介质生片3b同时烧成时，镀膜导体图案3a收缩而形成很多孔使得有效面积减少。
此外，如果镀膜导体图案3a是如本发明中的以能谋求高熔点化的贱金属材料作为主成分的镀膜导体图案3a，则镀膜导体图案3a的厚度可更容易薄层化，并由此能够减少由镀膜导体图案3a引起的段差。镀膜导体图案3a的厚度优选在1μm以下、更优选在0.8μm以下。另一方面，考虑到确保作为内部电极层的有效面积，镀膜导体图案3a的厚度最好是0.2μm以上。
即，如图2所示，本发明的叠层陶瓷电容器在长方体状的电容器主体51的两端部形成有外部电极53，且该电容器主体51是由内部电极层55和电介质层57相互叠层而构成。该内部电极层55在与电容器主体51相对的两端面交互地露出，从而与外部电极53交互地电连接。
出于高容量化的理由，构成叠层陶瓷电容器的电介质层的厚度优选是3μm以下、内部电极层的厚度优选是1μm以下、叠层数最好是100层以上。本发明的叠层陶瓷电容器尤其适用于电介质层57或内部电解层55被薄层化、尤其是内部电极层55很难埋设到电介质层57且两层间的接合力低下的薄层、高叠层化的叠层陶瓷电容器。
即，本发明的内部电极层含有：以Ni、Cu或者它们的合金为主成分；从周期表3B～6B族元素的组中选择的至少一种；从Mn、Co以及Fe中选择的至少一种。或者，本发明的内部电极层含有：以Ni、Cu或者它们的合金为主成分；从周期表3B～6B族元素的组中选择的至少一种；从Mn、Co以及Feo中选择的至少一种；包含Mo、W、Cr、Ti等的周期表4A～6A族元素的组中选择的至少一种。
图3是表示本发明的叠层陶瓷电容器内部的电介质层57和内部电极层55的界面部的一例的示意图。如图3所示，在电介质层57和内部电极层55之间的界面上，最好有Mn-Si-O组合物等Mn化合物70以粒状或者层状形成。这样做在本发明的叠层陶瓷电容器中可以提高电介质层57和内部电极层55之间的接合力。这是因为，在作为电介质层57的构成成分即Si、和包含在形成内部电极层55的镀膜中的Mn化合的情况下，通过使来自电介质层57侧和内部电极层55侧的构成成分化合，从而提高了两层间的锔子效果(或者是接合效果)的缘故。
此外，作为本发明的Mn化合物，除了上述的Mn-Si-O组合物以外，还可以采用构成电介质层57的其他的金属氧化物和Mn的化合物、或者MnO或者MnO2等Mn化合物，将其在电介质层57和内部电极层55的界面上形成，则能发挥相同效果。另外，Mn化合物可以是含有内部电极成分Ni的Mn-Ni-Si-O、Mn-Ni-S-O、Mn-Ni-Si-S-O，另外，也可以是在这些化合物中进一步含有Mo、W、Cr等。
另外，本发明的导体图案不限于镀膜，也可以是印刷导体料浆而形成的导体图案。即，导体料浆含有与镀膜相同组成的金属粉末。即，作为主成分的贱金属以及与该金属化合的金属成分，从能够与镀膜达到相同的效果的观点来看，优选与镀膜相同的成分。与主成分金属化合的金属成分，优选使用上述成分的硫酸盐。若是硫酸盐，则可以在贱金属粉末中与添加物成分同时含有S。
贱金属粉末的平均粒径优选为100～400nm，若在该粒径范围内，则有利于图案的薄层化。
另外，所述的Mn-Si-O组合物等的Mn化合物70，在使用导体料浆的情况下，也能够以相同的方式形成。
(实施方式二)
下面，参照与实施方式一相同的图1和图2，对本发明的实施方式二进行说明。
(a)工序
首先，在基板平板1上通过电镀法形成多个镀膜导体图案3a。在本实施方式中重要的是，镀膜导体图案3a含有以下成分构成，这些成分是以Ni、Cu或者它们的合金为主成分、含有从Mn、Co、Fe、Mo、W、Cr以及Ti中选择的至少一种。
尤其是，对于镀膜制导体图案3a，考虑到在镀膜内容易形成高熔点的金属互化物，最好同时含有从Mn、Co、Fe中选择的至少一种金属成分和从Mo、W、Cr以及Ti中选择的至少一种。例如，通过在以Ni为主成分的镀膜中固溶Mo等，可以降低烧成时所述贱金属的晶格扩散速度。
即，Mo、W、Cr、Ti中的任何一个元素比起Mn、Co、Fe等元素，可以降低贱金属原子的扩散系数、且能降低叠层缺陷能级。因此，除了由Mn、Co、Fe等元素能够实现的如表面扩散和晶粒边界扩散这样的扩散抑制机制以外，通过添加Mo、W、Cr或者Ti，能够在以贱金属作为主成分的镀膜内抑制晶格扩散(体积扩散)，并由此提高镀膜的蠕变强度。其结果，即使在例如Ni软化的烧成高温度区域中，也能抑制导体图案的不连续化，防止叠层陶瓷电容器中的内部电极层的有效面积的减少，确保期望的静电容量。作为上述构成的元素，考虑到与Ni容易形成合金的理由，优选使用Mn和Mo的混晶系或者合金系。
镀膜导体图案3a中的从上述Mn、Co、Fe、Mo、W、Cr以及Ti中选择的至少一种金属成分的含有量优选是3×10-4质量％～30质量％、更优选是10～20质量％的范围。通过采用上述范围，可以抑制由金属互化物引起的镀膜导体图案3a自身的塑性变形，并且能确保期望的有效面积，还能获得高的静电容量。更优选的方式是，从Mn、Co、Fe中选择的至少一种金属成分的含有量是5～10-4～1质量％，Mo、W、Cr以及Ti中选择的至少一种金属成分的含有量优选是5质量％～30质量％、更优选是10～20质量％的范围。如果不含有从Mn、Co、Fe、Mo、W、Cr以及Ti中选择的至少一种金属成分而仅有贱金属成分的情况下，不能抑制烧成时的收缩，无法将叠层陶瓷电容器的内部电极层的有效面积变大。
(b)工序
将获得的镀膜导体图案3a转印到电介质生片3b上，形成图案薄板3。为获得高介电常数化，电介质生片3b优选使用以钛酸钡为主成分的电介质材料，并且，为谋求提高介电特性以及烧结性，最好含有各种添加剂或者玻璃成分。考虑到高容量化，电介质生片3b的厚度优选在3μm以下、烧成后的电介质层的厚度优选在2μm以下。
此外，为消除由该导体图案引起的段差，本发明中优选在镀膜导体图案3a的周围形成以含在电介质生片3b中的电介质材料等作为主成分的陶瓷图案。
(c)工序以及(d)工序
叠层多个图案薄板3而形成叠层成形体4。此后，将(d)叠层成形体4以如图1(c)中的一点锁线所示的那样切断成格子状，形成电容器主体成形体5((d)工序)。由此，多层的镀膜导体图案3a在每一层上以相反侧端面露出的方式叠层。接着，对获得的电容器主体成形体5进行烧成，形成电容器主体。
当在镀膜导体图案3a中不含有从Mn、Co、Fe、Mo、W、Cr以及Ti中选择的至少一种的情况下，在将镀膜导体图案3a与电介质生片3b同时烧成时，镀膜导体图案3a收缩而形成很多孔使得有效面积减少。
此外，作为在镀膜导体图案中形成的金属互化物，例如在与作为镀膜主成分的Ni金属之间分散形成Mn化合物(例如Ni-Mn-Mo)等金属互化物，而在这种情况下，在内部电极层和电介质层之间的界面上，与贱金属材料单体相比，金属互化物的一方更容易与形成电介质层的瓷器化合，从而能提高内部电极层和电介质层之间的接合性，而且与电介质层之间的界面上存在这样的金属互化物，也能提高内部电极层的有效面积。
此外，如果镀膜导体图案3a是包含本发明中的元素的以贱金属材料作为主成分的镀膜导体图案3a，则镀膜导体图案3a的厚度可更容易薄层化，并由此能够减少由镀膜导体图案3a引起的段差。而且，镀膜导体图案3a的厚度优选在1μm以下、更优选在0.8μm以下。另一方面，考虑到确保作为内部电极层的有效面积，镀膜导体图案3a的厚度最好是0.2μm以上。
即，如图2所示，本发明的叠层陶瓷电容器在长方体状的电容器主体51的两端部形成有外部电极53，且该电容器主体51是由内部电极层55和电介质层57相互叠层而构成。该内部电极层55在与电容器主体51相对的两端面交互地露出，从而与外部电极53交互地电连接。即，本发明的内部电极层由以下部分构成：以Ni、Cu或者它们的合金为主成分；从Mn、Co、Fe、Mo、W、Cr以及Ti组中选择的至少一种。电介质层的厚度是3μm以下、内部电极层的厚度是1μm以下，而这样做对小型薄型以及高容量化有利。其他与实施方式一相同。
(实施例)
下面，举出实施例以及比较例，更详细说明本发明，但本发明并不由以下实施例所限定。
(实施例1)
按以下方式制作叠层陶瓷电容器。首先，向以BaTiO3作为主成分的电介质粉末中混合规定量的有机粘接剂、增塑剂、分散剂、以及溶剂，使用振动研磨机进行粉碎、混炼、调制成浆料之后，用金属型涂料机在由聚酯构成的底膜上制作厚度2.4μm的电介质生片。
接着，使用已经过镜面加工的不锈钢板制的基板平板，在其表面涂敷感光性抗蚀树脂而形成抗蚀图案。
此后，进行电流密度以及镀敷时间等各种调整并进行电镀，在不锈钢制的基板平板上形成了3B～6B族元素以及其他添加元素(Mn等)的含有量不同的厚度0.3μm的Ni镀膜。此时，将含有3B～6B族元素的硫酸离子溶解在镀浴中，Mn是通过溶解氨基磺酸锰并与Ni阳极组合进行电镀。在这里，对于Co、Fe也同样，在镀浴中溶解并使用。镀敷基础浴使用了氨基磺酸镍·镀浴。镀膜导体图案中的各金属成分的浓度调整是，通过改变镀浴中的金属浓度以及镀敷时的电流密度而进行。获得的镀膜导体图案中的添加元素的种类和导体图案中的含有量如表1所示。
接着，将该Ni的镀膜导体图案载置到电介质生片上，在80℃、80kg/cm2的条件下进行热压接转印，制成转印了内部电极图案的电介质生片。
叠层200个转印了该镀膜导体图案的电介质生片，在温度100℃、压力200kg/cm2的条件下进行叠层按压，制成叠层成形体。
此后，将该叠层成形体以格子状切断，获得电容器主体成形体，接着在非氧化性气氛中300℃～500℃下对该电容器主体成形体进行脱脂之后，在相同气氛中1300℃下烧成2小时，制成电容器主体。
最后，对于由此获得的电容器主体，向露出有内部电极层的各端面涂敷含有玻璃粉末的Cu料浆之后，在氮气氛中进行烧结，并且在该外部电极表面形成Ni镀膜以及Sn镀膜，从而制成具有与内部电极层电连接的外部电极的叠层陶瓷电容器。
由此获得的叠层陶瓷电容器的外形尺寸是宽度1.25mm、长度2.0mm、厚度1.25mm，且夹隔设置在内部电极层之间的电介质层的厚度是2μm。
烧成后，对获得的叠层陶瓷电容器测定了各100个的初始的静电电容(C)。测定是在25℃下、频率1.0kHz、输入信号电平0.5Vrms的条件下进行。作为目标的静电容量值是4.7μF(容许误差内±10％)。内部电极层中的3B～6B族元素的含有量是采用ICP-MS(介电结合等离子质量分析)求出。此外，在340℃以及400℃下将上述电容器浸渍在焊锡浴中，进行耐热冲击试验，调查了各温度下的分层产生个数。
作为比较，形成在Ni镀膜中不包含Mn的镀膜导体图案而制成叠层陶瓷电容器，进行了与实施例1相同的评价。表1给出了评价结果。
                                    [表1]
  试料No.       3B～6B族元素       添加金属   静电容量   热冲击试验(340℃)   热冲击试验(400℃)
  元素名   含有量wt％   元素   含有量wt％   μF   分层产生数(100个中)   分层产生数(100个中)
  *1   硫   5×10-4   Mn   0   3.9   1/100   2/100
  *2   硫   0.2   Mn   0   3.8   1/100   2/100
  *3   硫   1   Mn   0   3.8   1/100   2/100
  4   硫   5×10-4   Mn   5×10-4   4.7   0/100   0/100
  5   硫   0.2   Mn   0.2   4.8   0/100   0/100
  6   硫   1   Mn   1   4.8   0/100   0/100
  7   硫   5   Mn   5   4.7   0/100   0/100
  8   硼   1   Mn   1   4.7   0/100   0/100
  9   碳   1   Mn   1   4.8   0/100   0/100
  10   磷   1   Mn   1   4.8   0/100   0/100
  11   硫   0.2   Co   0.2   4.7   0/100   1/100
  12   硫   0.2   Fe   0.2   4.7   0/100   1/100
*标志表示本发明范围外的试料。                 静电容量的目标值：4.7μF
从表1的结果可以了解到，在镀膜中采用含有3B～6B族元素中的任意一种以及Mn、Co、Fe中的任意一个的内部电极图案而制作的试料，能够将烧成后静电容量实现为4.7μF以上。尤其是使用包含Mn的镀膜的那一个，在电介质层和内部电极层之间的界面上形成Mn-Si化合物，从而在耐热冲击试验的温度为400℃时也没有看到产生分层。
另一方面，在使用Ni镀膜中未含有Mn、Co、Fe中的任何一个的镀膜导体图案的情况下，烧成后的电容量值没能满足目标值。
(实施例2)
含有制作以下的镀膜制导体图案以外，采用与实施例1相同的方法制作了叠层陶瓷电容器(试料No.13～20)，进行了相同评价，其中，该镀膜制导体图案是以Ni作为主成分，含有从周期表3B～6B族元素的组中选择的至少一种、从Mn、Co以及Fe中选择的至少一种、以及包含Mo、W、Cr、Ti等的周期表4A～6A族元素的组中选择的至少一种。
另一方面，在作为镀膜制导体图案以Cu作为主成分的情况下，使用了在钛酸钡中添加玻璃成分而进行低温烧成化了的电介质材料。此外，Cu镀膜图案，是使用硫酸铜镀浴，与Ni镀膜制作相同地加入如表2所示的添加成分，制成厚度0.3μm的试料(试料No.21以及22)。接着，除了将烧成温度设为1000℃以外采用其他与Ni镀膜相同的制法制作了叠层陶瓷电容器并进行了评价。评价结果如表2所示。
                                                [表2]
  试料No.       3B～6B族元素       添加金属       4A～6A族元素   静电容量   热冲击试验(340℃)   热冲击试验(400℃)
  元素名   含有量wt％   元素   含有量wt％   元素名   含有量wt％   μF   分层产生数(100个中)   分层产生数(100个中)
13 硫 5×10-4 Mn 5×10-4   Mo 10 5.1 0/100 0/100
14   硫 0.2 Mn 0.2   Mo 10 5.1 0/100 0/100
15   硫 1 Mn 1   Mo 10 4.9 0/100 0/100
16   硫 1 Mn 1   Mo 20 4.9 0/100 0/100
17   硫 1 Mn 5   Mo 50 4.8 0/100 0/100
18   硫 1 Mn 1   Mo 70 4.6 0/100 0/100
19   硫 1 Mn 1   W 10 4.9 0/100 0/100
20   硫 1 Mn 1   Ti 10 4.8 0/100 0/100
21   硫 1 Mn 1   Mo 10 4.9 0/100 0/100
22   硫 1 Mn 1   Cr 10 4.8 0/100 0/100
从表2的结果可以了解到，采用本发明的镀膜制导体图案而形成的叠层陶瓷电容器，哪一个静电容量都在目标值的容许误差内(4.7μF±10％)，且烧成时的内部电极层的收缩以及孔穴(void)的产生被抑制，从而确保了有效面积。
(实施例3)
按以下方式制作叠层陶瓷电容器。首先，向以BaTiO3作为主成分的电介质粉末中混合规定量的有机粘接剂、增塑剂、分散剂、以及溶剂，使用振动研磨机进行粉碎、混炼、调制成浆料之后，用金属型涂料机在由聚酯构成的底膜上制作厚度2.4μm的电介质生片。
接着，使用已经过镜面加工的不锈钢板制的基板平板，在其表面涂敷感光性抗蚀树脂而形成抗蚀图案。
此后，进行电流密度以及镀敷时间等各种调整并进行电镀，在不锈钢制的基板平板上形成了厚度0.3μm的以Ni作为主成分的镀膜。镀浴使用了氨基磺酸镍·镀浴。此时，Mn是通过将硫酸锰添加到镀浴中再进行电镀。在这里，对于Co、Fe也同样在镀浴中溶解并使用。此外，对于Mo、W、Ti、Cr，是将钼酸钠、钨酸钠等添加到镀浴中进行使用。镀膜导体图案中的各金属成分的浓度调整是，通过改变镀浴中的金属浓度以及镀敷时的电流密度而进行。由此获得的镀膜导体图案中的添加元素和其含有量如表3所示。
接着，将该Ni的镀膜导体图案载置到电介质生片上，然后在80℃、80kg/cm2的条件下进行热压接转印，制成了已转印内部电极图案的电介质生片。
接着，叠层200个转印了该镀膜导体图案的电介质生片，在温度100℃、压力200kgf/cm2的条件下进行叠层按压，制成叠层成形体。
此后，将该叠层成形体以格子状切断，获得电容器主体成形体，接着在非氧化性气氛中300℃～500℃下对该电容器主体成形体进行脱脂之后，在相同气氛中1300℃下烧成2小时，制成电容器主体。
最后，对于由此获得的电容器主体，向露出有内部电极层的各端面涂敷含有玻璃粉末的Cu料浆之后，在氮气氛中进行烧接，并且在该外部电极表面形成Ni镀膜以及Sn镀膜，从而制成具有与内部电极层电连接的外部电极的叠层陶瓷电容器。
通过上述方法获得的叠层陶瓷电容器的外形尺寸是宽度1.25mm、长度2.0mm、厚度1.25mm，且夹隔设置在内部电极层之间的电介质层的厚度是2μm。
烧成后，对获得的叠层陶瓷电容器测定了各100个的初始的静电电容(C)。测定是在25℃下、频率1.0kHz、输入信号电平0.5Vrms的条件下进行。作为目标的静电容量值是4.7μF(容许误差内±10％)。内部电极层中的金属成分的含有量是采用ICP-MS发光分光分析法求出。
作为比较，形成仅Ni成分的镀膜导体图案而制成叠层陶瓷电容器，进行了与本发明相同的评价。表3给出了评价结果。
                                    [表3]
  试料No.        添加金属1       添加金属2   静电容量
  元素名   含有量质量％   元素   含有量质量％   μF
  *23   -   0   -   0   4.2
  24   -   0   Mo   10   4.8
  25   -   0   Mo   20   4.8
  26   -   0   Mo   50   4.7
  27   Mn   5×10-4   Mo   10   5.1
  28   Mn   0.2   Mo   10   5.1
  29   Mn   1   Mo   10   5
  30   Mn   5   Mo   10   4.8
  31   Mn   1   W   10   4.9
  32   Mn   1   Ti   10   4.9
  33   Co   0.2   Mo   10   4.8
  34   Fe   0.2   Mo   10   4.7
  35   Mn   1   Cr   10   4.9
*标志表示本发明范围外的试料。
从表3的结果可以了解到，在镀膜中采用含有Ni和从由Mn、Co、Fe、Mo、W、Cr以及Ti构成的组中选择的至少一种的内部电极图案而制作的试料No.24～35，能够将烧成后静电容量实现为4.7μF以上。尤其是具有Mn含5×10-4质量％、Mo含10质量％的镀膜性内部电极层的试料的叠层陶瓷电容器，静电容量是5μF以上。
另一方面，在使用Ni镀膜中未含有Mn、Co、Fe中的任何一个的镀膜导体图案的试样23中，烧成后的电容量值没能满足目标值。
实施例4
将导体图案替换为镀膜制作使用了导体浆料的叠层陶瓷电容器。电介质生片与实施例1相同。
导体料浆是通过将与在电介质生片中使用的相同的电介质粉末(平均粒径50nm)、平均粒径200nm的Ni粉末与硫酸锰溶液混合并干燥后的物质，与乙基纤维素和α-松油醇溶剂混合而调制。
接着，将该导体料浆印刷在电介质生片上，使成为与实施例1相同的面积比。得到的导体图案中的添加元素的种类与导体图案中的含量表示在表4中。
然后，叠层200片形成有该印刷导体图案的电介质生片，在温度100℃、压力200kg/cm2的条件下，通过叠层冲压制作叠层成形体。然后，将该叠层成形体切断成格子状，得到电容器主体成形体，然后，非氧化性气氛中300℃～500℃下对该电容器主体成形体进行脱脂之后，在相同气氛中1300℃下烧成2小时，制成电容器主体。
最后，对于由此获得的电容器主体，向露出有内部电极层的各端面涂敷含有玻璃粉末的Cu料浆之后，在氮气氛中进行烧接，并且在该外部电极表面形成Ni镀膜以及Sn镀膜，从而制成具有与内部电极层电连接的外部电极的叠层陶瓷电容器。
通过上述方法获得的叠层陶瓷电容器的外形尺寸是宽度1.25mm、长度2.0mm、厚度1.25mm，且夹隔设置在内部电极层之间的电介质层的厚度是2μm。导体层厚度平均为0.3μm。
烧成后，对获得的叠层陶瓷电容器，内部电极层中的3B～6B族元素的含量的测定、静电容量(C)以及耐热冲击试验的条件与实施例1相同。评价结果表示在表4中。
                                        [表4]
  试料No.       3B～6B族元素      添加金属   静电容量   热冲击试验(340℃)   热冲击试验(400℃)
  元素   含有量   元素   含有量   μF   分层产生数(100个中)   分层产生数(100个中)
  36   硫   5×10-4   Mn   5×10-4   4.6   0/100   1/100
  37   硫   0.2   Mn   0.2   4.7   0/100   0/100
  38   硫   1   Mn   1   4.7   0/100   0/100
  38   硫   5   Mn   5   4.6   0/100   1/100
  39   硫   1   Co   1   4.6   0/100   1/100
  40   硫   1   Fe   1   4.6   0/100   1/100
                              静电容量的目标值：4.7μF
从表4的结果可以了解到，采用含有3B～6B族元素的S成分以及Mn、Co、Fe中任一个的内部电极用导体图案制作的试料，在烧成后静电容量是目标值的容许误差内(4.7μF±10％)。尤其使用含有S和Mn的导体膜制作的试料，在电介质层与内部电极层的界面上形成有Mn-Si化合物，即使耐热冲击试验的温度为400℃，也没有发现分层产生。

Claims (25)

1.一种叠层陶瓷电容器的制法，其特征是：
在电介质生片上形成具备导体图案的图案薄板，接着，将该图案薄板叠层多个后，进行烧成，从而获得电介质层和内部电极层相互叠层的叠层陶瓷电容器，
其中，导体图案含有：由Ni、Cu或者它们的合金构成的主成分；从周期表3B～6B族元素的组中选择的至少一种；从Mn、Co以及Fe中选择的至少一种。
2.根据权利要求1所述的叠层陶瓷电容器的制法，其特征是：导体图案是镀膜。
3.根据权利要求1所述的叠层陶瓷电容器的制法，其特征是：导体图案是导体料浆的印刷膜。
4.根据权利要求1所述的叠层陶瓷电容器的制法，其特征是：
所述周期表3B～6B族元素是硫。
5.根据权利要求1所述的叠层陶瓷电容器的制法，其特征是：
所述周期表3B～6B族元素的含有量以及Mn、Co、Fe中至少一种的含有量，相对于导体图案，分别是5×10-4质量％～5质量％。
6.根据权利要求1所述的叠层陶瓷电容器的制法，其特征是：
所述导体图案还含有从周期表4A～6A族元素的组中选择的至少一种。
7.根据权利要求6所述的叠层陶瓷电容器的制法，其特征是：
所述周期表4A～6A族元素的组是Mo、W、Cr以及Ti。
8.根据权利要求1所述的叠层陶瓷电容器的制法，其特征是：
所述导体图案的厚度是1μm以下。
9.一种叠层陶瓷电容器的制法，其特征是：
在电介质生片上形成具备导体图案的图案薄板，接着，将该图案薄板叠层多个后，进行烧成，从而获得电介质层和内部电极层相互叠层的叠层陶瓷电容器，
其中，导体图案含有：由Ni、Cu或者它们的合金构成的主成分；从Mn、Co、Fe、Mo、W、Cr以及Ti中选择的至少一种。
10.根据权利要求9所述的叠层陶瓷电容器的制法，其特征是：导体图案是镀膜。
11.根据权利要求9所述的叠层陶瓷电容器的制法，其特征是：导体图案是导体料浆的印刷膜。
12.如权利要求9所述的叠层陶瓷电容器的制法，其特征是：
从Mn、Co、Fe、Mo、W以及Ti中选择的至少一种的含有量相对于导体图案是10～20质量％。
13.根据权利要求9所述的叠层陶瓷电容器的制法，其特征是：
导体图案的厚度是1μm以下。
14.一种叠层陶瓷电容器，其特征是：
由交互叠层的电介质层和内部电极层构成，且该内部电极层含有：由Ni、Cu或者它们的合金构成的主成分；从周期表3B～6B族元素的组中选择的至少一种；从Mn、Co以及Fe中选择的至少一种。
15.根据权利要求14所述的叠层陶瓷电容器，其特征是，内部电极层是镀膜。
16.根据权利要求14所述的叠层陶瓷电容器，其特征是，内部电极层是金属粉末的烧结膜。
17.根据权利要求14所述的叠层陶瓷电容器，其特征是：
所述内部电极层还含有从周期表4A～6A族元素的组中选择的至少一种。
18.根据权利要求14所述的叠层陶瓷电容器，其特征是：
所述周期表4A～6A族元素是从Mo、W、Cr以及Ti中选择的至少一种。
19.根据权利要求14所述的叠层陶瓷电容器，其特征是：
所述内部电极层的厚度是1μm以下。
20.根据权利要求14所述的叠层陶瓷电容器，其特征是：
在所述电介质层和所述内部电极层之间的界面上形成有Mn化合物。
21.一种叠层陶瓷电容器，其特征是：
由交互叠层的电介质层和内部电极层构成，且该内部电极层含有：由Ni、Cu或者它们的合金构成的主成分；从Mn、Co、Fe、Mo、W、Cr以及Ti中选择的至少一种。
22.根据权利要求21所述的叠层陶瓷电容器，其特征是，内部电极层是镀膜。
23.根据权利要求21所述的叠层陶瓷电容器，其特征是，内部电极层是金属粉末的烧结膜。
24.根据权利要求21所述的叠层陶瓷电容器，其特征是：
内部电极层的厚度是1μm以下。
25.根据权利要求21所述的叠层陶瓷电容器，其特征是：
在内部电极层的表面露出形成有Mn化合物。
CN200510081031.5A 2004-06-28 2005-06-28 叠层陶瓷电容器的制法以及叠层陶瓷电容器 Active CN1716478B (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP2004189772 2004-06-28
JP2004-189772 2004-06-28
JP2004189772 2004-06-28
JP2004341668 2004-11-26
JP2004-341668 2004-11-26
JP2004341668 2004-11-26
JP2004359851 2004-12-13
JP2004-359851 2004-12-13
JP2004359851 2004-12-13
JP2005127396 2005-04-26
JP2005127396 2005-04-26
JP2005-127396 2005-04-26

Publications (2)

Publication Number Publication Date
CN1716478A true CN1716478A (zh) 2006-01-04
CN1716478B CN1716478B (zh) 2010-06-09

Family

ID=35505423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510081031.5A Active CN1716478B (zh) 2004-06-28 2005-06-28 叠层陶瓷电容器的制法以及叠层陶瓷电容器

Country Status (3)

Country Link
US (1) US7224570B2 (zh)
CN (1) CN1716478B (zh)
TW (1) TWI345244B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231414A (zh) * 2016-12-21 2018-06-29 太阳诱电株式会社 多层陶瓷电容器及多层陶瓷电容器的制造方法
CN112233903A (zh) * 2019-07-15 2021-01-15 三星电机株式会社 电容器组件
CN112277493A (zh) * 2020-10-28 2021-01-29 中科传感技术(青岛)研究院 一种多层压电陶瓷片底面电极转印方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663941B1 (ko) * 2005-03-30 2007-01-02 삼성전기주식회사 어레이형 적층 세라믹 콘덴서 및 그 제조 방법
JP4418969B2 (ja) * 2005-06-03 2010-02-24 株式会社村田製作所 積層セラミックコンデンサ
JPWO2007026562A1 (ja) * 2005-08-29 2009-03-05 京セラ株式会社 金属膜およびその製法、並びに、積層型電子部品の製法および積層型電子部品
JP4404089B2 (ja) * 2006-12-13 2010-01-27 Ｔｄｋ株式会社 貫通コンデンサアレイ
JP2009283597A (ja) * 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
US8189321B2 (en) * 2008-09-30 2012-05-29 Tdk Corporation Multilayer capacitor
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
US10971302B2 (en) * 2018-06-19 2021-04-06 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of the same
KR102129920B1 (ko) * 2018-10-12 2020-07-03 삼성전기주식회사 적층 세라믹 전자부품 및 그에 포함된 인터포저
KR20220057735A (ko) * 2020-10-30 2022-05-09 삼성전기주식회사 적층형 커패시터

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3757177A (en) * 1973-01-15 1973-09-04 Johanson Mfg Monolithic base metal electrode capacitor
EP0423738B1 (en) * 1989-10-18 1996-06-12 TDK Corporation Ceramic multilayer chip capacitor and method for making
US5319517A (en) * 1992-03-27 1994-06-07 Tdk Corporation Multilayer ceramic chip capacitor
JP2000243650A (ja) 1999-02-22 2000-09-08 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサおよびその製造方法
US6686045B2 (en) * 2001-01-31 2004-02-03 Shin-Etsu Chemical Co., Ltd. Composite fine particles, conductive paste, and conductive film
JP3705141B2 (ja) * 2001-03-19 2005-10-12 株式会社村田製作所 誘電体セラミック、その製造方法およびその評価方法ならびに積層セラミック電子部品
CA2359347A1 (en) * 2001-10-18 2003-04-18 Cesur Celik Laminated ceramic capacitor internal electrode material
JP3934983B2 (ja) 2002-04-15 2007-06-20 京セラ株式会社 積層型電子部品およびその製法
JP2005159224A (ja) * 2003-11-28 2005-06-16 Tdk Corp 積層セラミックコンデンサ
JP4407497B2 (ja) * 2004-11-30 2010-02-03 Ｔｄｋ株式会社 誘電体磁器組成物及び電子部品

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231414A (zh) * 2016-12-21 2018-06-29 太阳诱电株式会社 多层陶瓷电容器及多层陶瓷电容器的制造方法
CN108231414B (zh) * 2016-12-21 2021-10-29 太阳诱电株式会社 多层陶瓷电容器及多层陶瓷电容器的制造方法
CN112233903A (zh) * 2019-07-15 2021-01-15 三星电机株式会社 电容器组件
CN112233903B (zh) * 2019-07-15 2023-12-22 三星电机株式会社 电容器组件
CN112277493A (zh) * 2020-10-28 2021-01-29 中科传感技术(青岛)研究院 一种多层压电陶瓷片底面电极转印方法

Also Published As

Publication number Publication date
CN1716478B (zh) 2010-06-09
US20050286204A1 (en) 2005-12-29
US7224570B2 (en) 2007-05-29
TWI345244B (en) 2011-07-11
TW200601361A (en) 2006-01-01

Similar Documents

Publication Publication Date Title
CN1716478A (zh) 叠层陶瓷电容器的制法以及叠层陶瓷电容器
CN1251259C (zh) 叠层电容器
CN1183561C (zh) 叠层陶瓷电容器及其制法
US20140036408A1 (en) Ceramic electronic component and method of manufacturing the same
JP2011139019A (ja) 内部電極用導電性ペースト組成物及びそれを用いた積層セラミックキャパシタの製造方法
CN1941233A (zh) 叠层型陶瓷电子部件的制造方法
JP2011139021A (ja) 積層セラミックキャパシタ
KR20110067509A (ko) 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
JP7176227B2 (ja) 導電性ペースト、電子部品及び積層セラミックコンデンサ
JP2011023707A (ja) セラミック電子部品
US20110141658A1 (en) Multilayer ceramic capacitor
CN1148332C (zh) 含有硼硅酸钡锂助熔剂和钛酸镁锌粉末的电介质陶瓷粉末混合物
US20130003257A1 (en) Conductive paste for internal electrode of multilayer ceramic electronic component and multilayer ceramic electronic component including the same
CN103093959A (zh) 多层陶瓷电子元件的制造方法
JP4686270B2 (ja) 積層セラミックコンデンサ
JP3838845B2 (ja) 積層セラミックコンデンサ
JP2002275511A (ja) 金属粉末の製造方法、金属粉末、導電性ペーストならびに積層セラミック電子部品
CN113396458A (zh) 导电性浆料、电子部件以及叠层陶瓷电容器
CN1591717A (zh) 叠层型电子部件及其制法
KR101761915B1 (ko) 내부전극용 도전성 페이스트 조성물, 이를 이용한 적층 세라믹 전자부품 및 그 제조방법
WO2021177420A1 (ja) 導電性ペースト、電子部品及び積層セラミックコンデンサ
JP2009246105A (ja) 積層コンデンサ
JP6231050B2 (ja) 複合電子部品
JP4175284B2 (ja) 積層セラミック電子部品の製造方法
CN1532858A (zh) 叠层陶瓷电子部件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant