CN110690047B - 层叠陶瓷电容器及其制造方法 - Google Patents
层叠陶瓷电容器及其制造方法 Download PDFInfo
- Publication number
- CN110690047B CN110690047B CN201910504687.5A CN201910504687A CN110690047B CN 110690047 B CN110690047 B CN 110690047B CN 201910504687 A CN201910504687 A CN 201910504687A CN 110690047 B CN110690047 B CN 110690047B
- Authority
- CN
- China
- Prior art keywords
- laminated
- ceramic
- internal electrode
- layer
- electrode layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Abstract
本发明涉及一种层叠陶瓷电容器,包括:层叠芯片,其中多个电介质层中的每一个和多个内部电极层中的每一个交替地层叠,并且内部电极层交替地露出至两个端面;形成在两个端面上的外部电极;其中:当在两个端面彼此面对的方向上的端缘的长度是EM[μm],并且Mo相对于端缘的主要成分陶瓷的B位元素的浓度是M[atm%]时,满足关系“M≥‑0.00002×EM+0.0012”,其中,端缘是在层叠芯片中连接到一个外部电极的内部电极层彼此面对而不夹着连接到另一个外部电极的内部电极层的区域。
Description
技术领域
本发明的某方面涉及一种层叠陶瓷电容器和层叠陶瓷电容器的制造方法。
背景技术
层叠陶瓷电容器具有其中多个电介质层和多个内部电极层交替层叠的层叠结构,以及一对形成在层叠结构的表面上并且与引出到表面的内部电极层电连接的外部电极。外部电极具有其中底层经历镀覆的结构。已知在镀覆中产生的氢扩散到主体中并且在被吸附到外部电极附近后引起IR(绝缘电阻)劣化。
日本专利申请公开第H01-80011号公开了在镀覆中产生的氢吸附到内部电极层中,由此电介质层的绝缘电阻因氢引起的还原而劣化。并且该专利文献公开了可以添加金属Ni(镍)来抑制氢吸附到主要成分为贵金属的内部电极。另一方面,日本专利申请第2015-188046号公开了阳极侧的外部电极厚度高以确保耐湿可靠性。
发明内容
然而,难以充分抑制IR劣化。
本发明的目的是提供一种能够抑制IR劣化的层叠陶瓷电容器和层叠陶瓷电容器的制造方法。
根据本发明的一个方面,提供一种层叠陶瓷电容器,其包括:具有平行六面体形状的层叠芯片,其中多个电介质层中的每一个和多个内部电极层中的每一个交替地层叠,并且内部电极层的每一个交替地露出至层叠芯片的两个端面,该多个电介质层的主要成分是陶瓷;和一对外部电极,其形成在两个端面上;其中:该一对外部电极具有镀层形成于底层上的结构,底层的主要成分是包含Ni和Cu的至少一种的金属或合金;底层包括Mo;且其中当两个端面彼此面对的方向上的端缘的长度是EM[μm],并且Mo相对于端缘的主要成分陶瓷的B位元素的浓度是M[atm%]时,满足关系“M≥-0.00002×EM+0.0012”,其中端缘是在层叠芯片中连接到一个外部电极的内部电极层彼此面对而不夹着连接到另一个外部电极的内部电极层的区域。
根据本发明的另一方面,提供一种陶瓷层叠电容器的制造方法,包括:形成具有平行六面体形状的陶瓷层叠结构,其中多个陶瓷电介质生片中的每一个和用于形成内部电极的多个导电浆料中的每一个交替地层叠,并且多个导电浆料中的每一个交替地露出至陶瓷层叠结构的两个端面;在两个端面上涂覆金属浆料,金属浆料接触两个端面,金属浆料包括金属粉末和Mo源,金属粉末的主要成分是包括Ni和Cu中的至少一种的金属或合金;通过烧制其上涂覆有金属浆料的陶瓷层叠结构,由陶瓷层叠结构形成层叠芯片并由金属浆料形成底层;并且,通过在底层上进行镀覆,形成外部电极,外部电极的每一个包括各自的底层和镀层,其中调整金属浆料中Mo源的量,使得当两个端面彼此面对的方向上的端缘的长度是EM[μm],并且Mo相对于端缘的主要成分陶瓷的B位元素的浓度是M[atm%]时,满足关系“M≥-0.00002×EM+0.0012”,其中端缘是在层叠芯片中连接到一个外部电极的内部电极层彼此面对而不夹着连接到另一个外部电极的内部电极层的区域。
附图说明
图1示出层叠陶瓷电容器的局部透视图;
图2示出沿图1中的A-A线截取的横截面视图;
图3示出沿图1中的B-B线截取的横截面视图;
图4示出外部电极的横截面视图,其是沿图1中的线A-A截取的局部横截面视图;
图5示出公式(1);且
图6示出层叠陶瓷电容器的制造方法。
具体实施方式
将参考附图给出对实施方式的描述。
[实施方式]
图1示出根据实施方式的层叠陶瓷电容器100的局部透视图。图2示出沿图1中的A-A线截取的横截面视图。图3示出沿图1中的B-B线截取的横截面视图。如图1至图3所示,层叠陶瓷电容器100包括具有平行六面体形状的层叠芯片10,以及分别设置在层叠芯片10的彼此面对的两个端面处的一对外部电极20a和20b。在两个端面之外的四个面中除层叠方向上的上下两面之外的两个面称为侧面。外部电极20a和20b延伸到上下两面和两个侧面。但外部电极20a和20b彼此间隔开。
层叠芯片10具有如下结构,其被设计成具有交替层叠的电介质层11和内部电极层12。电介质层11包括作为电介质材料的陶瓷材料。内部电极层12包括贱金属。内部电极层12的端缘交替地露出至层叠芯片10的第一端面和层叠芯片10的不同于第一端面的第二端面。在实施方式中,第一端面与第二端面相对。外部电极20a设置在第一端面上。外部电极20b设置在第二端面上。由此,内部电极层12交替地导通到外部电极20a和外部电极20b。因此,层叠陶瓷电容器100具有多个电介质层11层叠并且每两个电介质层11夹着内部电极层12的结构。在电介质层11和内部电极层12的层叠结构中,最外层是两个内部电极层12。层叠结构的层叠方向上的上下两面被覆盖层13覆盖。覆盖层13的主要成分是陶瓷材料。例如,覆盖层13的主要成分与电介质层11的主要成分相同。
例如,层叠陶瓷电容器100可以为长度0.25mm、宽度0.125mm且高度0.125mm。层叠陶瓷电容器100可以为长度0.4mm、宽度0.2mm且高度0.2mm。层叠陶瓷电容器100可以为长度0.6mm、宽度0.3mm且高度0.3mm。层叠陶瓷电容器100可以为长度1.0mm、宽度0.5mm且高度0.5mm。层叠陶瓷电容器100可以为长度3.2mm、宽度1.6mm且高度1.6mm。层叠陶瓷电容器100可以为长度4.5mm、宽度3.2mm且高度2.5mm。然而,层叠陶瓷电容器100的尺寸并不仅限于此。
内部电极层12的主要成分是诸如镍(Ni)、铜(Cu)、锡(Sn)等的贱金属。内部电极层12可以由诸如铂(Pt)、钯(Pd)、银(Ag)、金(Au)的贵金属或其合金制成。内部电极层12的平均厚度为例如1μm以下。电介质层11主要由具有以通式ABO3表示的钙钛矿结构的陶瓷材料构成。钙钛矿结构包括具有非化学计量组成的ABO3-α。例如,陶瓷材料是比如BaTiO3(钛酸钡)、CaZrO3(锆酸钙)、CaTiO3(钛酸钙)、SrTiO3(钛酸锶)、具有钙钛矿结构的Ba1-x- yCaxSryTi1-zZrzO3(0≤x≤1,0≤y≤1,0≤z≤1)。电介质层11的平均厚度为,例如1μm以下。
如图2所示,连接到外部电极20a的一组内部电极层12与连接到外部电极20b的另一组内部电极层12面对的区域是层叠陶瓷电容器100中产生电容的区域。因此,该区域被称为容量区域14。也就是说,容量区域14是彼此相邻的内部电极层12连接到彼此面对的不同外部电极的区域。
连接到外部电极20a的内部电极层12彼此面对而不夹着连接到外部电极20b的内部电极层12的区域被称为端缘区域15。连接到外部电极20b的内部电极层12彼此面对而不夹着连接到外部电极20a的内部电极层12的区域是另一个端缘区域15。也就是说,端缘区域15是连接到一个外部电极的一组内部电极层12彼此面对而不夹着连接到另一个外部电极的内部电极层12的区域。端缘区域15是在层叠陶瓷电容器100中不产生电容的区域。
如图3所示,层叠芯片10的从其两侧到内部电极层12的区域被称为侧缘区域16。也就是说,侧缘区域16是在朝向两个侧面的延伸方向上覆盖层叠的内部电极层12的边缘的区域。侧缘区域16不产生电容。
图4示出外部电极20a的横截面视图,其是沿图1中的A-A线截取的局部横截面视图。在图4中,省略了用于横截面的阴影线。如图4所示,外部电极20a具有其中镀Cu层22、镀Ni层23和镀Sn层24按此顺序形成在底层21上的结构。底层21、镀Cu层22、镀Ni层23和镀Sn层24从层叠芯片10的两个端面朝向层叠芯片10的四个侧面延伸。图4示出外部电极20a。然而,外部电极20b具有与外部电极20a相同的结构。
底层21的主要成分是包括Ni和Cu中的至少一种的金属或合金。底层21可包括用于使底层21致密化的玻璃成分或用于控制底层21的烧结特性的共材。玻璃成分是诸如Ba、Sr、Ca、Zn(锌)、Al(铝)、Si(硅)、B(硼)等的氧化物。共材为陶瓷组分。例如,共材是作为电介质层11的主要成分的陶瓷组分。
底层21包括Mo(钼)。当形成镀Cu层22、镀Ni层23和镀Sn层24时,氢气产生。然而,当底层21包括Mo时,氢侵入内部电极层12得到抑制。例如,Mo具有防止氢渗透的功能。据信氢的侵入路径被阻挡(实现阻挡效果),是由于在底层21中提供阻止氢渗透的Mo,Mo以浓度分布扩散到外部电极20a和20b附近的陶瓷区域17中,并且氢在底层21和陶瓷区域17中的渗透性降低。相对于其中连接到一个外部电极的一组内部电极层12与连接到另一个外部电极的另一组内部电极层12互相面对的面对区域,各个陶瓷区域17是层叠芯片10的在各个端面侧的区域。陶瓷区域17包括覆盖层13的一部分、整个端缘区域15和侧缘区域16的一部分。当氢的侵入路径被阻挡时,氢吸附到内部电极层12中得到抑制,并且电介质层11的还原得到抑制。因此,层叠陶瓷电容器100的绝缘电阻降低得以抑制。在镀Cu层22和镀Ni层23的镀覆过程中,在进行镀覆的表面上产生大量氢。因此,阻挡氢的侵入路径是特别有效的。
当底层21中的Mo的一部分扩散到电介质层11中时,扩散的Mo被ABO3表示的钙钛矿结构的B位取代,并且充当供体。由此,构成电介质层11的陶瓷中氧缺陷的产生得到抑制。因此,电介质层11的耐还原性得到增强。在实施方式中,关注在底层21中包含Mo。然而,结构不受限制。可以使用另一具有防止氢渗透的功能、被B位取代并充当供体的元素代替Mo。该元素例如是Nb(铌)、Ta(钽)、W(钨)等。
当内部电极层12的主要成分为Ni时,内部电极层12的氢吸附增强。因此,当内部电极层12的主要成分为Ni时,抑制氢从外部电极20a和20b侵入是特别有效的。在镀Cu层22和镀Ni层23的镀覆过程中,在进行镀覆工序的表面上产生大量的氢。因此,阻挡氢的侵入路径是特别有效的。
Sn具有高致密性。这是因为Sn具有最紧密的填充结构。当在底层21上形成镀Sn层24时,氢被限制在相对于镀Sn层24的层叠芯片10侧。也就是说,氢的影响可能出现。因此,当在底层21上形成镀Sn层24时,抑制氢从外部电极20a和20b侵入是特别有效的。
关于层叠陶瓷电容器100,要求小型化和扩大容量。因此,端缘区域15和侧缘区域16被设计成具有小尺寸。如图2所示,长度“EM”被定义为各个端缘区域15在层叠芯片10的端面彼此面对的方向上的长度。可靠性测试中IR劣化的数值与端缘区域15的长度“EM”之间存在相关性。可靠性测试是耐湿性的负载测试。IR劣化的数值是相对于预定数量的层叠陶瓷电容器,发生IR劣化的层叠陶瓷电容器的数值。具体地,当端缘区域15变短时,IR劣化的数值增加。
本发明的发明人发现,在端缘区域15变短的情况下,当添加到用于形成底层21的外部电极用金属浆料中的MoO3的量增大并且扩散到端缘区域15中的Mo的量增大时,能够抑制IR劣化。具体地,本发明的发明人发现,当每个端缘区域15的长度EM[μm]与Mo相对于端缘区域15的主要成分陶瓷的B位元素的浓度M(在BaTiO3的情况下,Mo/Ti比(相对于Ti的Mo浓度)(atm%))之间满足下面的公式(1)时,能够抑制IR劣化。图5示意出下面的公式(1)。
M≥-0.00002×EM+0.0012(1)
从抑制IR劣化的观点来看,优选端缘区域15中的Mo的量大。因此,优选满足“M≥-0.00002×EM+0.0014”的关系。更优选满足“M≥-0.00002×EM+0.0016”的关系。
当端缘区域15足够长时,即使端缘区域15不包括Mo,也能够抑制IR劣化。具体地,当长度“EM”大于60μm时,端缘区域15可以不必包含Mo。因此,当长度“EM”小于60μm时,端缘区域15优选包含Mo。
通过使用ICP-MS分析图2中所示的与侧面平行的端缘区域15的截面来获得比率Mo/Ti。例如,能够使用辐射激光通过ICP-MS分析对于图2的端缘区域的截面的整个区域测量比率Mo/Ti。
接下来,将描述层叠陶瓷电容器100的制造方法。图6示出层叠陶瓷电容器100的制造方法。
[原料粉末的制备工序]
根据目的,可以将添加剂化合物添加到作为电介质层11主要成分的陶瓷材料粉末中。添加剂化合物可以是Mg(镁)、Mn(锰)、V(钒)、Cr(铬)或稀土元素(Y(钇)、Sm(钐)、Eu(铕)、Gd(钆)、Tb(铽)、Dy(镝)、Ho(钬)、Er(铒)、Tm(铥)和Yb(镱))的氧化物,或Co(钴)、Ni、Li(锂)、B、Na(钠)、K(钾)和Si的氧化物,或玻璃。例如,将包含添加剂化合物的化合物添加到陶瓷材料粉末中并进行煅烧。接下来,将所得陶瓷材料颗粒与添加剂化合物湿混,干燥并粉碎。由此,制备陶瓷材料粉末。
[层叠工序]
接下来,将诸如聚乙烯醇缩丁醛(PVB)树脂的粘合剂、诸如乙醇或甲苯的有机溶剂和增塑剂添加到所得陶瓷材料粉末中并湿混。使用所得浆料,通过例如模具涂布法(diecoater method)或刮刀法将厚度为0.8μm以下的条形电介质生片涂覆在基材上,然后干燥。
然后,通过使用丝网印刷或凹版印刷来印刷用于形成内部电极的导电浆料,在电介质生片的表面上形成内部电极层12的图案。导电浆料包括内部电极层12的主要成分金属的粉末、粘合剂、溶剂和根据需要的添加剂。粘合剂和溶剂优选与上述陶瓷浆料的粘合剂和溶剂不同。作为共材,作为电介质层11主要成分的陶瓷材料可以分布在导电浆料中。
然后,将其上印刷有内部电极层图案的电介质生片冲裁成预定尺寸,并且在剥离基材的同时层叠预定数量(例如,200至500)的冲裁电介质生片,使得内部电极层12和电介质层11彼此交替,并且内部电极层12的端缘交替地露出至电介质层11的长度方向上的两个端面,从而交替地引出一对不同极化的外部电极。把将要成为覆盖层13的覆盖片压接在层叠的电介质生片的上下两面。将得到的层叠结构切割成预定尺寸(例如,1.0mm×0.5mm)。因此,获得具有长方体形状的陶瓷层叠结构。
[金属浆料的涂覆工序]
接下来,在N2气氛中,在200℃至500℃的温度范围内,将粘合剂从在层叠工序中制得的陶瓷层叠结构中除去。之后,将包括金属填料、共材、粘合剂、溶剂和Mo源的金属浆料从陶瓷层叠结构的两个端面涂覆至各个侧面,并干燥。金属浆料用于形成外部电极。
Mo源的类型、形状等不受限制。例如,具体而言,钼氧化物(MoO2、MoO3),钼氯化物(MoCl2、MoCl3、MoCl4),钼氢氧化物(Mo(OH)3、Mo(OH)5),钼酸钡(BaMoO4),钼酸铵((NH4)6Mo7O24·4H2O),钼-镍合金等可以用作Mo源。可以使用预先溶解有Mo的共材作为Mo源。
[烧制工序]
接下来,在1100℃至1300℃的温度范围内,在还原气氛中将其上具有形成外部电极的金属浆料的所得陶瓷层叠结构烧制10分钟至2小时。以这种方式获得具有层叠芯片10的烧结结构,该层叠芯片10具有如下层叠结构,其中烧结的电介质层11和烧结的内部电极层12交替地层叠,并且具有形成为层叠芯片10在层叠方向上的最外层的覆盖层13以及底层21。
[镀覆工序]
之后,执行镀覆工序。由此,在底层21上按此顺序形成镀Cu层22、镀Ni层23和镀Sn层24。利用这些工序,制造层叠陶瓷电容器100。
利用根据实施方式的制造方法,底层21包含Mo。在这种情况下,当在镀Cu层22、镀Ni层23和镀Sn层24的形成过程中产生氢时,氢侵入内部电极层12得到抑制。因此,氢吸附到内部电极层12中得以抑制,并且电介质层11的还原得到抑制。由此,绝缘电阻的降低得到抑制。并且,当底层21的Mo的一部分扩散到电介质层11中时,扩散的Mo被ABO3表示的钙钛矿的B位代替,并充当供体元素。因此,构成电介质层11的陶瓷的氧缺陷的产生得到抑制。因此,电介质层11的耐还原性增强。
当在形成外部电极之前没有将Mo源添加到金属浆料中,而是在涂覆金属浆料之前、在涂覆金属浆料之后或者在涂覆金属浆料之前和之后通过溅射形成Mo源的膜,且Mo在烧制中扩散,可以实现相同的效果。
在烧制中,用于形成外部电极的金属浆料中的Mo扩散到端缘区域15中。因此,在实施方式中,当各个端缘区域15的长度为“EM”,相对于端缘区域15的主要成分陶瓷的B位元素的Mo浓度(atm%)为“M”时,调整添加到用于形成外部电极的金属浆料中的Mo源的量,使得满足公式(1)。由此,能够抑制IR劣化。除了Mo源的添加量,还可以调节烧制条件(温度、时间等)。
[实施例]
制造根据实施方式的层叠陶瓷电容器并测量其性能。
(实施例1至6)将添加剂化合物加入到钛酸钡粉末中。将得到的钛酸钡粉末充分湿混,并通过球磨粉碎。由此,获得电介质材料。将有机粘合剂和溶剂添加到电介质材料中。并且通过刮刀法制造电介质生片。电介质生片的厚度为1.2μm。有机粘合剂是聚乙烯醇缩丁醛(PVB)树脂等。溶剂是乙醇、甲苯等。并添加增塑剂等物质。接下来,通过混合作为内部电极层12主要成分金属的粉末、粘合剂、溶剂和按需要的添加剂,来制备用于形成内部电极层的导电浆料。有机粘合剂和溶剂与电介质生片的不同。将导电浆料丝网印刷在电介质片上。将其上印刷有用于形成内部电极层的导电浆料的195个电介质生片层叠,并将覆盖片层叠在所层叠的电介质生片的上下两面。之后,通过热压获得陶瓷层叠结构。并且将陶瓷层叠结构切割成预定尺寸。
在N2气氛中将陶瓷层叠结构中的粘合剂除去。之后,从陶瓷层叠结构的两个端面向每个侧面涂覆金属浆料并干燥,金属浆料包含主要成分为Ni的金属填料、共材、粘合剂、溶剂和Mo源。使用MoO3作为Mo源。之后,在1100℃至1300℃的温度范围内在还原气氛中将金属浆料与陶瓷层叠结构一起烧制10分钟至2小时,形成烧结结构。
烧结结构的长度、宽度和高度分别为0.6mm、0.3mm和0.3mm。烧结结构在800℃下在N2气氛中再氧化。之后,通过镀覆在底层21的表面上形成镀Cu层22、镀Ni层23和镀Sn层24。制造出层叠陶瓷电容器100。制备1000个实施例1-6各自的样品。
端缘区域15的长度EM为70μm。因此,满足式(1)的M值为-0.02atm%。在实施例1中,端缘区域15的Mo/Ti比为0.005atm%。在实施例2中,端缘区域15的Mo/Ti比为0.010atm%。在实施例3中,端缘区域15的Mo/Ti比为0.020atm%。在实施例4中,端缘区域15的Mo/Ti比为0.050atm%。在实施例5中,端缘区域15的Mo/Ti比为0.100atm%。在实施例6中,端缘区域15的Mo/Ti比为0.300atm%。通过对图2所示的与侧面平行的端缘区域15的截面进行ICP-MS分析,获得Mo/To比。由Agillent Technology制造的ICP-MS(型号:7900)用作分析装置。由esi公司制造的激光装置(型号:NWR213)用作激光装置。激光光斑直径为3μm。激光辐射能量为7.5J/cm2。激光辐射到图2所示的端缘区域15的截面的整个区域。进行ICP-MS分析并计算Mo/Ti比。在以下实施例和以下比较例中,通过相同的分析方法测量Mo/Ti比。
(实施例7-10和比较例1-2)在与实施例1-6相同的条件下制备层叠陶瓷电容器。在实施例7-10和比较例1-2中,端缘区域15的长度EM为50μm。因此,满足式(1)的M值为0.02atm%。在实施例7中,端缘区域15的Mo/Ti比为0.020atm%。在实施例8中,端缘区域15的Mo/Ti比为0.050atm%。在实施例9中,端缘区域15的Mo/Ti比为0.100atm%。在实施例10中,端缘区域15的Mo/Ti比为0.300atm%。在比较例1中,端缘区域15的Mo/Ti比为0.005atm%。在比较例2中,端缘区域15的Mo/Ti比为0.010atm%。
(实施例11-13和比较例3-5)在与实施例1-6相同的条件下制备层叠陶瓷电容器。在实施例11-13和比较例3-5中,端缘区域15的长度EM为35μm。因此,满足式(1)的M值为0.05atm%。在实施例11中,端缘区域15的Mo/Ti比为0.050atm%。在实施例12中,端缘区域15的Mo/Ti比为0.100atm%。在实施例13中,端缘区域15的Mo/Ti比为0.300atm%。在比较例3中,端缘区域15的Mo/Ti比为0.005atm%。在比较例4中,端缘区域15的Mo/Ti比为0.010atm%。在比较例5中,端缘区域15的Mo/Ti比为0.020atm%。
(实施例14-15和比较例6-9)在与实施例1-6相同的条件下制备层叠陶瓷电容器。在实施例14-15和比较例6-9中,端缘区域15的长度EM为10μm。因此,满足式(1)的M值为0.10atm%。在实施例14中,端缘区域15的Mo/Ti比为0.100atm%。在实施例15中,端缘区域15的Mo/Ti比为0.300atm%。在比较例6中,端缘区域15的Mo/Ti比为0.005atm%。在比较例7中,端缘区域15的Mo/Ti比为0.010atm%。在比较例8中,端缘区域15的Mo/Ti比为0.020atm%。在比较例9中,端缘区域15的Mo/Ti比为0.050atm%。
对实施例1-15和比较例1-9进行100小时的耐受试验,其中温度为85℃,相对湿度为85%,施加电压为10V。在这种情况下,测量电阻值为100MΩ以下持续60秒的发生率(IR劣化率)。表1显示结果。在表1中,M值表示满足式(1)的Mo浓度的下限值。当满足式(1)时,基于式(1)的评价用“○”表示。当不满足式(1)时,基于式(1)的评价用“×”表示。
[表1]
如表1所示,关于实施例1-15,IR劣化数为0/1000。据信这是因为氢从外部电极20a和20b侵入层叠芯片10得到抑制,或者即使氢侵入但氢扩散得到抑制。另一方面,对于比较例1-9,IR劣化数大于0/1000。据信这是由于不满足式(1),未能充分抑制氢从外部电极20a和20b侵入层叠芯片10,并且侵入的氢扩散。
尽管已经详细描述了本发明的实施方式,但应理解,在不脱离本发明的精神和范围的情况下,可以对其进行各种改变、替换和变更。
Claims (7)
1.一种层叠陶瓷电容器,包括:
具有平行六面体形状的层叠芯片,其中多个电介质层中的每一个和多个内部电极层中的每一个交替地层叠,并且所述多个内部电极层中的每一个交替地露出至所述层叠芯片的两个端面,所述多个电介质层的主要成分是陶瓷;以及
形成在所述两个端面上的一对外部电极;
其中:
所述一对外部电极具有镀层形成于底层上的结构,所述底层的主要成分是包括Ni和Cu中的至少一种的金属或合金;
所述底层包含Mo;且
其中,当两个端面彼此面对的方向上的端缘的长度是EM[μm],并且Mo相对于所述端缘的主要成分陶瓷的B位元素的浓度是M[atm%]时,满足关系“M≥-0.00002×EM+0.0012”,
其中,所述端缘是所述层叠芯片中连接到一个外部电极的内部电极层彼此面对而不夹着连接到另一个外部电极的内部电极层的区域。
2.如权利要求1所述的层叠陶瓷电容器,其中所述镀层包括镀Sn层。
3.如权利要求1或2所述的层叠陶瓷电容器,其中所述底层的主要成分金属是Ni。
4.如权利要求1或2所述的层叠陶瓷电容器,其中所述内部电极层的主要成分是Ni。
5.如权利要求1或2所述的层叠陶瓷电容器,其中端缘区域的长度EM小于60μm。
6.如权利要求1或2所述的层叠陶瓷电容器,其中通过在与所述层叠芯片的侧面平行的横截面中向整个所述端缘辐射激光并执行ICP-MS分析来测量所述Mo浓度。
7.一种陶瓷层叠电容器的制造方法,包括以下步骤:
形成具有平行六面体形状的陶瓷层叠结构,其中多个陶瓷电介质生片中的每一个和用于形成内部电极的多个导电浆料中的每一个交替层叠,并且所述多个导电浆料中的每一个交替地露出至所述陶瓷层叠结构的两个端面;
在所述两个端面上涂覆金属浆料,使所述金属浆料接触两个端面,所述金属浆料包括金属粉末和Mo源,所述金属粉末的主要成分是包括Ni和Cu中的至少一种的金属或合金;
通过烧制其上涂覆有金属浆料的陶瓷层叠结构,由所述陶瓷层叠结构形成层叠芯片并由所述金属浆料形成底层;和
通过在所述底层上进行镀覆,形成外部电极,其中所述外部电极的每一个包括各自的底层和镀层,
其中,当两个端面彼此面对的方向上的端缘的长度是EM[μm],并且Mo相对于所述端缘的主要成分陶瓷的B位元素的浓度是M[atm%]时,调整所述金属浆料中的Mo源的量,以满足关系“M≥-0.00002×EM+0.0012”,
其中,所述端缘是所述层叠芯片中连接到一个外部电极的内部电极层彼此面对而不夹着连接到另一个外部电极的内部电极层的区域。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018115777 | 2018-06-19 | ||
JP2018-115777 | 2018-06-19 | ||
JP2019-070864 | 2019-04-02 | ||
JP2019070864A JP2019220678A (ja) | 2018-06-19 | 2019-04-02 | 積層セラミックコンデンサおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110690047A CN110690047A (zh) | 2020-01-14 |
CN110690047B true CN110690047B (zh) | 2022-06-07 |
Family
ID=69097034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910504687.5A Active CN110690047B (zh) | 2018-06-19 | 2019-06-12 | 层叠陶瓷电容器及其制造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2019220678A (zh) |
CN (1) | CN110690047B (zh) |
TW (1) | TWI811380B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11810718B2 (en) * | 2021-10-29 | 2023-11-07 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022016003A (ja) * | 2020-07-10 | 2022-01-21 | 株式会社村田製作所 | 電子部品 |
JPWO2022270270A1 (zh) * | 2021-06-23 | 2022-12-29 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3699617B2 (ja) * | 1999-06-30 | 2005-09-28 | 京セラ株式会社 | 積層セラミックコンデンサ |
JP3799933B2 (ja) * | 2000-02-09 | 2006-07-19 | 株式会社村田製作所 | 導電性ペーストおよびセラミック電子部品 |
KR20140112779A (ko) * | 2013-03-14 | 2014-09-24 | 삼성전기주식회사 | 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터 |
KR101884392B1 (ko) * | 2015-03-30 | 2018-08-02 | 다이요 유덴 가부시키가이샤 | 적층 세라믹 콘덴서 |
JP6378651B2 (ja) * | 2015-07-28 | 2018-08-22 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6609137B2 (ja) * | 2015-08-11 | 2019-11-20 | 太陽誘電株式会社 | セラミック電子部品、及びその製造方法 |
JP6470228B2 (ja) * | 2016-05-24 | 2019-02-13 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
-
2019
- 2019-04-02 JP JP2019070864A patent/JP2019220678A/ja active Pending
- 2019-06-11 TW TW108120066A patent/TWI811380B/zh active
- 2019-06-12 CN CN201910504687.5A patent/CN110690047B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11810718B2 (en) * | 2021-10-29 | 2023-11-07 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component |
Also Published As
Publication number | Publication date |
---|---|
JP2019220678A (ja) | 2019-12-26 |
TW202001949A (zh) | 2020-01-01 |
CN110690047A (zh) | 2020-01-14 |
TWI811380B (zh) | 2023-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10971302B2 (en) | Multilayer ceramic capacitor and manufacturing method of the same | |
US11551868B2 (en) | Ceramic electronic device and manufacturing method of ceramic electronic device | |
CN108231414B (zh) | 多层陶瓷电容器及多层陶瓷电容器的制造方法 | |
US10453614B2 (en) | Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor | |
US11011312B2 (en) | Multilayer ceramic capacitor using molybdenum (Mo) ground layer and manufacturing method of the same | |
CN110556248B (zh) | 层叠陶瓷电容器 | |
US11081282B2 (en) | Multilayer ceramic capacitor with copper oxide layer and method of manufacturing the same | |
US11017947B2 (en) | Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor | |
US11004604B2 (en) | Ceramic electronic device with inflected external electrodes and manufacturing method of ceramic electronic device with reverse pattern slurry | |
US11688559B2 (en) | Multilayer ceramic capacitor having external electrodes provided with fluorine compound | |
CN110690047B (zh) | 层叠陶瓷电容器及其制造方法 | |
KR20210060319A (ko) | 세라믹 전자 부품 및 그 제조 방법 | |
CN109786106B (zh) | 陶瓷电子器件和陶瓷电子器件的制造方法 | |
US11232909B2 (en) | Multilayer ceramic capacitor | |
US10607782B2 (en) | Ceramic electronic device and manufacturing method of ceramic electronic device | |
US20210175020A1 (en) | Ceramic electronic component, mounting board, and manufacturing method of ceramic electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |