JP2019220678A - 積層セラミックコンデンサおよびその製造方法 - Google Patents

積層セラミックコンデンサおよびその製造方法 Download PDF

Info

Publication number
JP2019220678A
JP2019220678A JP2019070864A JP2019070864A JP2019220678A JP 2019220678 A JP2019220678 A JP 2019220678A JP 2019070864 A JP2019070864 A JP 2019070864A JP 2019070864 A JP2019070864 A JP 2019070864A JP 2019220678 A JP2019220678 A JP 2019220678A
Authority
JP
Japan
Prior art keywords
internal electrode
ceramic capacitor
multilayer ceramic
layer
main component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019070864A
Other languages
English (en)
Inventor
篤博 柳澤
Atsuhiro Yanagisawa
篤博 柳澤
好規 柴田
Yoshinori Shibata
好規 柴田
幹夫 田原
Mikio Tawara
幹夫 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to TW108120066A priority Critical patent/TWI811380B/zh
Priority to US16/438,272 priority patent/US10971302B2/en
Priority to CN201910504687.5A priority patent/CN110690047B/zh
Publication of JP2019220678A publication Critical patent/JP2019220678A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Abstract

【課題】 IR劣化を抑制することができる積層セラミックコンデンサおよびその製造方法を提供する。【解決手段】 セラミックを主成分とする誘電体層と、内部電極層とが交互に積層され、積層された複数の内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、前記2端面に形成された1対の外部電極と、を備え、前記1対の外部電極は、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分としてMoを含む下地層上にめっき層が形成された構造を有し、積層チップにおいて同じ端面に露出する内部電極層同士が異なる端面に露出する内部電極層を介さずに対向するエンドマージンの前記2端面が対向する方向の長さをEM[μm]とし、エンドマージンにおいて主成分セラミックのBサイト元素に対するMoの濃度をM[atm%]とした場合にM≧−0.00002×EM+0.0012が成立する。【選択図】 図1

Description

本発明は、積層セラミックコンデンサおよびその製造方法に関する。
積層セラミックコンデンサは、複数の誘電体層と複数の内部電極層とが交互に積層された積層体と、積層体の表面に引き出された内部電極層と導通するように積層体の表面に形成された一対の外部電極とを備えている。外部電極は、下地層上にめっき処理が施されている。めっき処理の際に発生した水素が外部電極近傍に吸蔵された後、素体に拡散してIR(絶縁抵抗)の劣化を引き起こすことが知られている。
特許文献1では、めっき処理の際に発生する水素が内部電極に吸蔵され、誘電体層を還元することで絶縁抵抗が劣化することが記載されている。また、特許文献1では、貴金属を主成分とする内部電極を用いた場合に水素の吸収を抑制する金属としてNi(ニッケル)を添加することが記載されている。特許文献2では、耐湿信頼性を維持するために、アノード側の外部電極を厚くすることが記載されている。
特開平1−80011号公報 特開2015−188046号公報
しかしながら、上記技術では、IR劣化を十分に抑制することは困難である。
本発明は、上記課題に鑑みなされたものであり、IR劣化を抑制することができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、前記2端面に形成された1対の外部電極と、を備え、前記1対の外部電極は、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分としてMoを含む下地層上にめっき層が形成された構造を有し、前記積層チップにおいて同じ端面に露出する内部電極層同士が異なる端面に露出する内部電極層を介さずに対向するエンドマージンの前記2端面が対向する方向の長さをEM[μm]とし、前記エンドマージンにおいて主成分セラミックのBサイト元素に対するMoの濃度をM[atm%]とした場合に、M≧−0.00002×EM+0.0012が成立することを特徴とする。
上記積層セラミックコンデンサにおいて、前記めっき層は、Snめっき層を含んでいてもよい。
上記積層セラミックコンデンサにおいて、前記下地層の主成分金属は、Niとしてもよい。
上記積層セラミックコンデンサにおいて、前記内部電極層は、Niを主成分としてもよい。
上記積層セラミックコンデンサにおいて、前記エンドマージンの長さEMは、60μm未満であってもよい。
上記積層セラミックコンデンサにおいて、前記Moの濃度は、積層チップの側面に平行な断面において、エンドマージン領域の全域にレーザー照射しICP−MS分析をおこなって得たものとしてもよい。
本発明に係る積層セラミックコンデンサの製造方法は、セラミック誘電体層グリーンシートと、内部電極形成用導電ペーストと、を交互に積層し、積層された複数の内部電極形成用導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成し、前記2端面に接するように、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分とする金属粉末とMo源とを含む金属ペーストを塗布し、前記金属ペーストの塗布後の前記セラミック積層体を焼成することで、前記セラミック積層体を積層チップとし、前記金属ペーストを下地層とし、前記下地層上にめっき処理を施すことで、前記下地層およびめっき層を含む外部電極を形成し、前記積層チップにおいて同じ端面に露出する内部電極層同士が異なる端面に露出する内部電極層を介さずに対向するエンドマージンの前記2端面が対向する方向の長さをEM[μm]とし、前記エンドマージンにおいて主成分セラミックのBサイト元素に対するMoの濃度をM[atm%]とした場合に、M≧−0.00002×EM+0.0012が成立するように、前記金属ペーストにおける前記Mo源の添加量を調整することを特徴とする。
本発明によれば、IR劣化を抑制することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA−A線断面図である。 図1のB−B線断面図である。 外部電極の断面図であり、図1のA−A線の部分断面図である。 式(1)を示す図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 実施例および比較例の結果を示す図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA−A線断面図である。図3は、図1のB−B線断面図である。図1〜図3で例示するように、積層セラミックコンデンサ100は、略直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、誘電体層11と内部電極層12との積層構造において、積層方向の最外層には内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.25mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金),Pd(パラジウム),Ag(銀),Au(金)などの貴金属やこれらを含む合金を用いてもよい。内部電極層12の平均厚みは、例えば、1μm以下である。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3−αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x−yCaSrTi1−zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。誘電体層11の平均厚みは、例えば、1μm以下である。
図2で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該電気容量を生じる領域を、容量領域14と称する。すなわち、容量領域14は、異なる外部電極に接続された隣接する内部電極層12同士が対向する領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン領域15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン領域15である。すなわち、エンドマージン領域15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。エンドマージン領域15は、電気容量を生じない領域である。
図3で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12に至るまでの領域をサイドマージン領域16と称する。すなわち、サイドマージン領域16は、上記積層構造において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域である。サイドマージン領域16も、容量を生じない領域である。
図4は、外部電極20aの断面図であり、図1のA−A線の部分断面図である。なお、図4では断面を表すハッチを省略している。図4で例示するように、外部電極20aは、下地層21上に、Cuめっき層22、Niめっき層23およびSnめっき層24が形成された構造を有する。下地層21、Cuめっき層22、Niめっき層23およびSnめっき層24は、積層チップ10の両端面から上面、下面および2つの側面に延在している。なお、図4では、外部電極20aについて例示しているが、外部電極20bも同様の構造を有する。
下地層21は、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分とし、下地層21の緻密化のためのガラス成分を含んでいてもよく、下地層21の焼結性を制御するための共材を含んでいてもよい。ガラス成分は、Ba,Sr,Ca,Zn(亜鉛),Al(アルミニウム),Si(ケイ素),B(ホウ素)等の酸化物である。共材は、セラミック成分であり、例えば、誘電体層11が主成分とするセラミック成分である。
また、下地層21は、Mo(モリブデン)を含んでいる。下地層21がMoを含むことから、Cuめっき層22、Niめっき層23およびSnめっき層24を形成する場合に発生する水素が内部電極層12に侵入することが抑制される。例えば、Moは、水素透過を妨げる働きを有している。水素透過を妨げるMoが下地層21内部に含まれ、外部電極20a,20b近傍のセラミック部17に濃度勾配を伴って拡散することで、下地層21およびセラミック部17における水素の透過性が低下し、水素の侵入経路を遮断している(ブロッキング効果を発揮している)と考えられる。セラミック部17とは、積層チップ10において、異なる外部電極に接続される内部電極層12同士が対向する対向領域よりも各端面側の領域のことである。セラミック部17には、カバー層13の一部、エンドマージン領域15の全体、およびサイドマージン領域16の一部が含まれる。水素の侵入経路が遮断されれば、内部電極層12への水素の吸蔵が抑制され、誘電体層11の還元が抑制される。それにより、積層セラミックコンデンサ100の絶縁抵抗の低下が抑制される。なお、Cuめっき層22およびNiめっき層23のめっき工程では、めっき対象の表面で水素が多く発生する。したがって、水素の侵入経路を遮断することは特に効果的である。
また、下地層21のMoの一部が誘電体層11に拡散すると、当該拡散したMoは、ABOで表されるペロブスカイト構造のBサイトを置換し、ドナーとして機能する。それにより、誘電体層11を構成するセラミックの酸素欠陥の生成が抑制される。その結果、誘電体層11の耐還元性が高まる。なお、本実施形態においては、下地層21に含まれる元素としてMoに着目しているが、それに限られない。水素透過を妨げる効果を有し、Bサイトを置換しドナーとして機能する元素、例えば、Nb(ニオブ),Ta(タンタル),W(タングステン)等をMoの代わりに用いてもよい。
なお、内部電極層12がNiを主成分とすると、内部電極層12の水素吸蔵性が高くなる。したがって、内部電極層12がNiを主成分とする場合には、外部電極20a,20bからの水素侵入を抑制することが特に効果的である。また、Cuめっき層22およびNiめっき層23のめっき工程では、めっき対象の表面で水素が多く発生する。したがって、水素の侵入経路を遮断することは特に効果的である。
また、Snは高い緻密性を有している。これは、Snが最密充填構造を有することに起因する。下地層21上にSnめっき層24が設けられていると、水素がSnめっき層24よりも積層チップ10側に閉じ込められることになる。すなわち、水素の影響が生じやすくなる。したがって、下地層21上にSnめっき層24が設けられている場合には、外部電極20a,20bからの水素侵入を抑制することが特に効果的である。
積層セラミックコンデンサ100には、小型化および大容量化が求められている。そこで、エンドマージン領域15およびサイドマージン領域16が小さく設計されている。ここで、図2で例示するように、長さEMを、積層チップ10の端面同士が対向する方向における各エンドマージン領域15の長さと定義する。信頼性試験(耐湿負荷試験等)におけるIR劣化数(所定数の積層セラミックコンデンサに対する、IR劣化が生じる積層セラミックコンデンサの個数)と、エンドマージン領域15の長さEMとの間には相関がある。具体的には、エンドマージン領域15が短くなるにつれて、IR劣化数が増加していく。
本発明者らは、鋭意研究の結果、エンドマージン領域15が短いほど、下地層21を形成するための外部電極形成用金属ペーストに添加するMoOの添加量を多くし、エンドマージン領域15に拡散するMo量を多くすれば、IR劣化を抑制できることを突き止めた。具体的には、本発明者らは、各エンドマージン領域15の長さEM[μm]と、エンドマージン領域15において主成分セラミックのBサイト元素に対するMoの濃度M(BaTiOの場合には、Mo/Ti比(Tiに対するMoの濃度)(atm%)との間に、下記式(1)が成立することでIR劣化を抑制できることを突き止めた。図5は、下記式(1)を示す。
M≧−0.00002×EM+0.0012 (1)
IR劣化抑制の観点から、エンドマージン領域15におけるMo量は多いことが好ましい。したがって、M≧−0.00002×EM+0.0014であることが好ましく、M≧−0.00002×EM+0.0016であることがより好ましい。
なお、エンドマージン領域15が十分に長ければ、エンドマージン領域15にMoが含まれていなくても、IR劣化を抑制することができる。具体的には、長さEMが60μmを上回る場合には、エンドマージン領域15にMoが含まれていなくてもよい。したがって、長さEMが60μm未満である場合に、エンドマージン領域15にMoが含まれていることが好ましい。
なお、Mo/Ti比は、図2のような側面に平行な断面のエンドマージン領域15に対してICP−MSによる分析をおこなうことで得ることができる。例えば、図2の断面のエンドマージン領域の全域にわたって、レーザーを照射してICP−MS分析をおこなうことで、Mo/Ti比を得ることができる。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図6は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11の主成分であるセラミック材料の粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg(マグネシウム),Mn(マンガン),V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Sm(サマリウム),Eu(ユウロピウム),Gd(ガドリニウム),Tb(テルビウム),Dy(ジスプロシウム),Ho(ホロミウム),Er(エルビウム),Tm(ツリウム)およびYb(イッテルビウム))の酸化物、並びに、Co(コバルト),Ni,Li(リチウム),B,Na(ナトリウム),K(カリウム)およびSiの酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。
(積層工程)
次に、得られたセラミック材料の粉末に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、内部電極形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層12のパターンを配置する。内部電極層形成用導電ペーストは、内部電極層12の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。また、内部電極形成用導電ペーストには、共材として、誘電体層11の主成分であるセラミック材料を分散させてもよい。
次に、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数(例えば200〜500層)だけ積層する。積層したパターン形成シートの上下にカバー層13となるカバーシートを圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットする。これにより、略直方体形状のセラミック積層体が得られる。
(金属ペースト塗布工程)
次に、積層工程で得られたセラミック積層体を、200℃〜500℃のN雰囲気中で脱バインダした後に、セラミック積層体の両端面から各側面にかけて、金属フィラー、共材、バインダ、溶剤およびMo源を含む金属ペーストを塗布し、乾燥させる。この金属ペーストは、外部電極形成用金属ペーストである。
Mo源の種類、形状等は特に限定されない。例えば、Mo源として、具体的には、酸化モリブデン(MoO,MoO)、塩化モリブデン(MoCl,MoCl,MoCl)、水酸化モリブデン(Mo(OH),Mo(OH))、モリブデン酸バリウム(BaMoO)、モリブデン酸アンモニウム((NHMo24・4HO)、モリブデン−ニッケル合金等を用いることができる。また、共材にMoを予め固溶させておき、当該共材をMo源として用いてもよい。
(焼成工程)
次に、外部電極形成用金属ペーストが塗布されたセラミック積層体を、還元雰囲気中で1100〜1300℃で10分〜2時間焼成する。このようにして、内部に焼結体からなる誘電体層11と内部電極層12とが交互に積層されてなる積層チップ10と、積層方向上下の最外層として形成されるカバー層13と、下地層21とを有する焼結体が得られる。
(めっき処理工程)
その後、めっき処理工程を実施することによって、Cuめっき層22、Niめっき層23およびSnめっき層24を、下地層21上に順に形成する。以上の工程を経て、積層セラミックコンデンサ100が完成する。
本実施形態に係る製造方法によれば、下地層21がMoを含むようになる。この場合、Cuめっき層22、Niめっき層23およびSnめっき層24を形成する場合に発生する水素が内部電極層12に侵入することが抑制される。それにより、内部電極層12への水素の吸蔵が抑制され、誘電体層11の還元が抑制される。その結果、絶縁抵抗の低下が抑制される。また、下地層21のMoの一部が誘電体層11に拡散すると、当該拡散したMoは、ABOで表されるペロブスカイト構造のBサイトを置換し、ドナーとして機能する。それにより、誘電体層11を構成するセラミックの酸素欠陥の生成が抑制される。その結果、誘電体層11の耐還元性が高まる。
なお、外部電極形成前の金属ペーストにMo源を添加せずに、例えば金属ペースト塗布前または後、またはその両方においてスパッタ等でMo源の膜を形成し、焼成時の拡散により、同様の効果を得る方法も可能である。
また、焼成の際に、外部電極形成用金属ペーストのMoがエンドマージン領域15に拡散する。そこで、本実施形態においては、完成後の積層セラミックコンデンサ100において、各エンドマージン領域15の長さをEMとし、エンドマージン領域15において主成分セラミックのBサイト元素に対するMoの濃度(atm%)をMとした場合に、上記式(1)が成立するように、外部電極形成用金属ペーストへのMo源の添加量を調整する。それにより、IR劣化を抑制することができる。Mo源の添加量に加えて、焼成条件(温度、時間、など)を調整してもよい。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1〜6)
チタン酸バリウム粉末に必要な添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にて誘電体グリーンシートを作製した。誘電体グリーンシートの塗工厚みを1.2μmとし、有機バインダとしてポリビニルブチラール(PVB)等を用い、溶剤としてエタノール、トルエン酸等を加えた。その他、可塑剤などを加えた。次に、内部電極層12の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる内部電極形成用導電ペーストを作製した。内部電極形成用導電ペーストの有機バインダおよび溶剤には、誘電体グリーンシートとは異なるものを用いた。誘電体シートに内部電極形成用導電ペーストをスクリーン印刷した。内部電極形成用導電ペーストを印刷したシートを195枚重ね、その上下にカバーシートをそれぞれ積層した。その後、熱圧着によりセラミック積層体を得て、所定の形状に切断した。
得られたセラミック積層体をN雰囲気中で脱バインダした後に、セラミック積層体の両端面から各側面にかけて、Niを主成分とする金属フィラー、共材、バインダ、溶剤およびMo源を含む金属ペーストを塗布し、乾燥させた。Mo源として、MoOを用いた。その後、還元雰囲気中で1100℃〜1300℃で10分〜2時間、金属ペーストをセラミック積層体と同時に焼成して焼結体を得た。
得られた焼結体の形状寸法は、長さ0.6mm、幅0.3mm、高さ0.3mmであった。焼結体をN雰囲気下800℃の条件で再酸化処理を行った後、メッキ処理して下地層21の表面にCuめっき層22、Niめっき層23およびSnめっき層24を形成し、積層セラミックコンデンサ100を得た。実施例1〜6に係るサンプルをそれぞれ1000個作成した。
エンドマージン領域15の長さEMは、70μmであった。したがって、上記式(1)を満たすためのM値は、−0.02atm%である。実施例1では、エンドマージン領域15におけるMo/Ti比は、0.005atm%であった。実施例2では、エンドマージン領域15におけるMo/Ti比は、0.010atm%であった。実施例3では、エンドマージン領域15におけるMo/Ti比は、0.020atm%であった。実施例4では、エンドマージン領域15におけるMo/Ti比は、0.050atm%であった。実施例5では、エンドマージン領域15におけるMo/Ti比は、0.100atm%であった。実施例6では、エンドマージン領域15におけるMo/Ti比は、0.300atm%であった。これらのMo/Ti比は、図2のような側面に平行な断面のエンドマージン領域15に対してICP−MSによる分析をおこなうことで得た。分析装置として、ICP−MS アジレント・テクノロジー社製 型番7900を用いた。レーザー装置として、esi社製 型番NWR213を用いた。レーザースポット径を3μmとし、レーザー照射エネルギーを7.5J/cmとし、図2の断面のエンドマージン領域の全域にわたって、レーザーを照射してICP−MS分析をおこないMo/Ti比を得た。なお、以降に記載の実施例、比較例においても同様の分析方法によってMo/Ti比を得た。
(実施例7〜10および比較例1,2)
実施例1〜6と同様の条件により、積層セラミックコンデンサを作製した。実施例7〜10および比較例1,2では、エンドマージン領域15の長さEMを50μmとした。したがって、上記式(1)を満たすためのM値は、0.02atm%である。実施例7では、エンドマージン領域15におけるMo/Ti比は、0.020atm%であった。実施例8では、エンドマージン領域15におけるMo/Ti比は、0.050atm%であった。実施例9では、エンドマージン領域15におけるMo/Ti比は、0.100atm%であった。実施例10では、エンドマージン領域15におけるMo/Ti比は、0.300atm%であった。比較例1では、エンドマージン領域15におけるMo/Ti比は、0.005atm%であった。比較例2では、エンドマージン領域15におけるMo/Ti比は、0.010atm%であった。
(実施例11〜13および比較例3〜5)
実施例1〜6と同様の条件により、積層セラミックコンデンサを作製した。実施例11〜13および比較例3〜5では、エンドマージン領域15の長さEMを35μmとした。したがって、上記式(1)を満たすためのM値は、0.05atm%である。実施例11では、エンドマージン領域15におけるMo/Ti比は、0.050atm%であった。実施例12では、エンドマージン領域15におけるMo/Ti比は、0.100atm%であった。実施例13では、エンドマージン領域15におけるMo/Ti比は、0.300atm%であった。比較例3では、エンドマージン領域15におけるMo/Ti比は、0.005atm%であった。比較例4では、エンドマージン領域15におけるMo/Ti比は、0.010atm%であった。比較例5では、エンドマージン領域15におけるMo/Ti比は、0.020atm%であった。
(実施例14,15および比較例6〜9)
実施例1〜6と同様の条件により、積層セラミックコンデンサを作製した。実施例14,15および比較例6〜9では、エンドマージン領域15の長さEMを10μmとした。したがって、上記式(1)を満たすためのM値は、0.10atm%である。実施例14では、エンドマージン領域15におけるMo/Ti比は、0.100atm%であった。実施例15では、エンドマージン領域15におけるMo/Ti比は、0.300atm%であった。比較例6では、エンドマージン領域15におけるMo/Ti比は、0.005atm%であった。比較例7では、エンドマージン領域15におけるMo/Ti比は、0.010atm%であった。比較例8では、エンドマージン領域15におけるMo/Ti比は、0.020atm%であった。比較例9では、エンドマージン領域15におけるMo/Ti比は、0.050atm%であった。
実施例1〜15および比較例1〜9のそれぞれについて、温度=85℃、相対湿度85%、10Vの耐圧試験を100時間行った。この場合に、60秒間100MΩ以下になるサンプルの発生率(IR不良発生率)を調べた。図7は、その結果を示す。なお、図7において、「M値」は、上記式(1)を満たすためのMo濃度の下限値を表す。上記式(1)が成立する場合には「式判定」を「○」とし、上記式(1)が成立しない場合には「式判定」を「×」とした。
図7に示すように、実施例1〜15のいずれにおいても、IR劣化数0/1000であった。これは、上記式(1)が成立したことで、外部電極20a,20bから積層チップ10への水素の侵入が抑制され、侵入したとしても水素の拡散が抑制されたからであると考えられる。これに対して、比較例1〜9のいずれにおいても、IR劣化数は0/1000を上回った。これは、上記式(1)が成立しなかったことで、外部電極20a,20bから積層チップ10への水素の侵入が十分に抑制され、侵入した水素が拡散したからであると考えられる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
14 容量領域
15 エンドマージン領域
16 サイドマージン領域
17 セラミック部
20a,20b 外部電極
21 下地層
22 Cuめっき層
23 Niめっき層
24 Snめっき層
100 積層セラミックコンデンサ

Claims (7)

  1. セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、
    前記2端面に形成された1対の外部電極と、を備え、
    前記1対の外部電極は、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分としてMoを含む下地層上にめっき層が形成された構造を有し、
    前記積層チップにおいて同じ端面に露出する内部電極層同士が異なる端面に露出する内部電極層を介さずに対向するエンドマージンの前記2端面が対向する方向の長さをEM[μm]とし、前記エンドマージンにおいて主成分セラミックBサイト元素に対するMoの濃度をM[atm%]とした場合に、M≧−0.00002×EM+0.0012が成立することを特徴とする積層セラミックコンデンサ。
  2. 前記めっき層は、Snめっき層を含むことを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 前記下地層の主成分金属は、Niであることを特徴とする請求項1または2に記載の積層セラミックコンデンサ。
  4. 前記内部電極層は、Niを主成分とすることを特徴とする請求項1〜3のいずれか一項に記載の積層セラミックコンデンサ。
  5. 前記エンドマージンの長さEMは、60μm未満であること特徴とする請求項1〜4のいずれか一項に記載の積層セラミックコンデンサ。
  6. 前記Moの濃度は、積層チップの側面に平行な断面において、エンドマージン領域の全域にレーザー照射しICP−MS分析をおこなって得たものであることを特徴とする請求項1〜5のいずれか一項に記載の積層セラミックコンデンサ。
  7. セラミック誘電体層グリーンシートと、内部電極形成用導電ペーストと、を交互に積層し、積層された複数の内部電極形成用導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成し、
    前記2端面に接するように、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分とする金属粉末とMo源とを含む金属ペーストを塗布し、
    前記金属ペーストの塗布後の前記セラミック積層体を焼成することで、前記セラミック積層体を積層チップとし、前記金属ペーストを下地層とし、
    前記下地層上にめっき処理を施すことで、前記下地層およびめっき層を含む外部電極を形成し、
    前記積層チップにおいて同じ端面に露出する内部電極層同士が異なる端面に露出する内部電極層を介さずに対向するエンドマージンの前記2端面が対向する方向の長さをEM[μm]とし、前記エンドマージンにおいて主成分セラミックのBサイト元素に対するMoの濃度をM[atm%]とした場合に、M≧−0.00002×EM+0.0012が成立するように、前記金属ペーストにおける前記Mo源の添加量を調整することを特徴とする積層セラミックコンデンサ。
JP2019070864A 2018-06-19 2019-04-02 積層セラミックコンデンサおよびその製造方法 Pending JP2019220678A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108120066A TWI811380B (zh) 2018-06-19 2019-06-11 積層陶瓷電容器及其製造方法
US16/438,272 US10971302B2 (en) 2018-06-19 2019-06-11 Multilayer ceramic capacitor and manufacturing method of the same
CN201910504687.5A CN110690047B (zh) 2018-06-19 2019-06-12 层叠陶瓷电容器及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018115777 2018-06-19
JP2018115777 2018-06-19

Publications (1)

Publication Number Publication Date
JP2019220678A true JP2019220678A (ja) 2019-12-26

Family

ID=69097034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019070864A Pending JP2019220678A (ja) 2018-06-19 2019-04-02 積層セラミックコンデンサおよびその製造方法

Country Status (3)

Country Link
JP (1) JP2019220678A (ja)
CN (1) CN110690047B (ja)
TW (1) TWI811380B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220013292A1 (en) * 2020-07-10 2022-01-13 Murata Manufacturing Co., Ltd. Electronic component
WO2022270270A1 (ja) * 2021-06-23 2022-12-29 株式会社村田製作所 積層セラミックコンデンサ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230062024A (ko) * 2021-10-29 2023-05-09 삼성전기주식회사 커패시터 부품

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015376A (ja) * 1999-06-30 2001-01-19 Kyocera Corp 積層セラミックコンデンサ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3799933B2 (ja) * 2000-02-09 2006-07-19 株式会社村田製作所 導電性ペーストおよびセラミック電子部品
KR20140112779A (ko) * 2013-03-14 2014-09-24 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR101884392B1 (ko) * 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP6378651B2 (ja) * 2015-07-28 2018-08-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6609137B2 (ja) * 2015-08-11 2019-11-20 太陽誘電株式会社 セラミック電子部品、及びその製造方法
JP6470228B2 (ja) * 2016-05-24 2019-02-13 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015376A (ja) * 1999-06-30 2001-01-19 Kyocera Corp 積層セラミックコンデンサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220013292A1 (en) * 2020-07-10 2022-01-13 Murata Manufacturing Co., Ltd. Electronic component
US11631538B2 (en) * 2020-07-10 2023-04-18 Murata Manufacturing Co., Ltd. Electronic component
US20230230771A1 (en) * 2020-07-10 2023-07-20 Murata Manufacturing Co., Ltd. Electronic component
WO2022270270A1 (ja) * 2021-06-23 2022-12-29 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
CN110690047B (zh) 2022-06-07
TW202001949A (zh) 2020-01-01
CN110690047A (zh) 2020-01-14
TWI811380B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
US10971302B2 (en) Multilayer ceramic capacitor and manufacturing method of the same
JP6933461B2 (ja) 積層セラミックコンデンサおよびその製造方法
US10672558B2 (en) Multilayer ceramic capacitor
KR102635244B1 (ko) 세라믹 전자 부품 및 그 제조 방법
JP7446705B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7145652B2 (ja) 積層セラミックコンデンサおよびその製造方法
US11017947B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
US11081282B2 (en) Multilayer ceramic capacitor with copper oxide layer and method of manufacturing the same
JP2019201134A (ja) 積層セラミックコンデンサおよびその製造方法
CN110690047B (zh) 层叠陶瓷电容器及其制造方法
KR20210060319A (ko) 세라믹 전자 부품 및 그 제조 방법
US20230094498A1 (en) Ceramic electronic device and manufacturing method of the same
KR102225451B1 (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
CN109786106B (zh) 陶瓷电子器件和陶瓷电子器件的制造方法
JP2018133501A (ja) 積層セラミックコンデンサおよびその製造方法
US11232909B2 (en) Multilayer ceramic capacitor
US10607782B2 (en) Ceramic electronic device and manufacturing method of ceramic electronic device
US11676764B2 (en) Ceramic electronic component with adjusted hydrogen titanium ratio
US20230317376A1 (en) Ceramic electronic device and manufacturing method of the same
US20240120153A1 (en) Ceramic electronic device, and manufacturing method of the same
KR20230098984A (ko) 적층 세라믹 전자부품
KR20210028624A (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230815