KR20230098984A - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR20230098984A
KR20230098984A KR1020210188004A KR20210188004A KR20230098984A KR 20230098984 A KR20230098984 A KR 20230098984A KR 1020210188004 A KR1020210188004 A KR 1020210188004A KR 20210188004 A KR20210188004 A KR 20210188004A KR 20230098984 A KR20230098984 A KR 20230098984A
Authority
KR
South Korea
Prior art keywords
multilayer ceramic
electronic component
dielectric
ceramic electronic
dielectric layer
Prior art date
Application number
KR1020210188004A
Other languages
English (en)
Inventor
강웅기
전형준
오지섭
김정렬
김은중
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020210188004A priority Critical patent/KR20230098984A/ko
Priority to JP2022177950A priority patent/JP2023097355A/ja
Priority to US17/983,850 priority patent/US20230207194A1/en
Priority to CN202211676350.0A priority patent/CN116364421A/zh
Publication of KR20230098984A publication Critical patent/KR20230098984A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Abstract

본 발명의 일 실시형태는 유전체층 및 내부 전극을 포함하는 바디, 상기 바디의 외측에 배치되는 외부 전극을 포함하고, 상기 유전체층은 복수의 유전체 그레인 및 상기 유전체 그레인 사이에 존재하는 그레인 바운더리를 포함하며, 상기 그레인 바운더리에 포함된 Al과 Ti의 몰비(Al/Ti)는 0.022 내지 0.028을 만족하는 적층 세라믹 전자부품을 제공한다.

Description

적층 세라믹 전자부품{MULTILAYER CERAMIC ELECTRONIC COMPONENT}
본 발명은 적층 세라믹 전자부품에 관한 것이다.
일반적으로 커패시터, 인덕터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 바디, 바디 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 바디 표면에 배치된 외부전극을 구비한다.
최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층형 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)도 크기가 작고, 용량이 큰 고용량 제품이 요구되고 있다.
적층 세라믹 커패시터의 소형화 및 고용량화를 동시에 달성하는 방법으로는 내부의 유전체층 및 전극층의 두께를 얇게 하여 많은 수를 적층하는 것인데, 현재 유전체층의 두께는 0.6μm 정도의 수준으로서 계속하여 얇은 수준으로 개발이 진행되고 있다. 상기와 같이 적층 세라믹 커패시터의 소형화에 따라 신뢰성 확보가 어려운 상황이며, 이러한 문제를 해결하기 위해 유전체 조성에 대한 연구가 진행되고 있다.
종래에는 적층 세라믹 커패시터의 내전압 및 신뢰성을 개선하기 위해 티탄산바륨 등의 주성분에 다양한 산화물 및/또는 탄산염 부성분을 첨가해왔다. 다만, 이러한 부성분이 적층 세라믹 커패시터의 전기적 특성에 기여하기 위해서는 이온화되어 주성분을 포함하는 유전체 그레인 내에 고용되어야 한다. 하지만, 이온화되는 과정에서는 큰 에너지가 필요하고, 상기 에너지가 충분하지 못한 경우 유전체 그레인 사이의 그레인 바운더리에 편석된다.
따라서, 일정 수준 이상의 부성분을 첨가하되 부성분을 유전체 그레인 내에 고용시키고, 그레인 바운더리 내에 편석되는 부성분 함량을 제어함으로써 적층 세라믹 커패시터의 신뢰성을 개선하는 연구가 필요한 실정이다.
본 발명의 여러 목적 중 하나는 내전압 특성이 우수한 세라믹 전자부품을 제공하기 위함이다.
본 발명의 여러 목적 중 하나는 신뢰성이 우수한 세라믹 전자부품을 제공하기 위함이다.
다만, 본 발명의 목적은 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
본 발명의 일 실시형태는 유전체층 및 내부 전극을 포함하는 바디, 상기 바디의 외측에 배치되는 외부 전극을 포함하고, 상기 유전체층은 복수의 유전체 그레인 및 상기 유전체 그레인 사이에 존재하는 그레인 바운더리를 포함하며, 상기 그레인 바운더리에 포함된 Al과 Ti의 몰비(Al/Ti)는 0.022 내지 0.028을 만족하는 적층 세라믹 전자부품을 제공한다.
본 발명의 다른 실시형태는 유전체층 및 내부 전극을 포함하는 바디, 상기 바디의 외측에 배치되는 외부 전극을 포함하고, 상기 유전체층은 코어-쉘 구조를 가지는 유전체 그레인 및 상기 유전체 그레인 사이에 존재하는 그레인 바운더리를 포함하며, 상기 그레인 바운더리에 포함된 Al과 Ti의 몰비(Al/Ti)를 Rg라 하고, 상기 쉘에 포함된 Al과 Ti의 몰비(Al/Ti)를 Rs라 할 때, Rg/Rs는 0.953 이하인 적층 세라믹 전자부품을 제공한다.
본 발명의 여러 효과 중 하나는 유전체층의 박층화시에도 내전압 특성이 우수한 적층 세라믹 전자부품을 제공하는 것이다.
본 발명의 여러 효과 중 하나는 유전체층의 박층화시에도 신뢰성이 우수한 적층 세라믹 전자부품을 제공하는 것이다.
도 1은 본 발명의 일 실시형태에 따른 세라믹 전자부품을 개략적으로 나타낸 사시도다.
도 2는 도 1의 적층 세라믹 전자부품의 바디의 개략적인 사시도다.
도 3은 도 1의 Ⅰ-Ⅰ' 절단 단면을 개략적으로 도시한 단면도다.
도 4는 도 3의 P 영역 확대도다.
도 5 및 도 6은 본 발명의 실시예에 따른 TEM(Transmission Electron Microscope) 분석 이미지다.
도 7 및 도 8은 본 발명의 비교예에 따른 TEM(Transmission Electron Microscope) 분석 이미지다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, 제1 방향은 길이(L) 방향, 제2 방향은 두께(T) 방향, 제3 방향은 폭(W) 방향으로 정의될 수 있다.
도 1은 본 발명의 일 실시형태에 따른 세라믹 전자부품을 개략적으로 나타낸 사시도다.
도 2는 도 1의 적층 세라믹 전자부품의 바디의 개략적인 사시도다.
도 3은 도 1의 Ⅰ-Ⅰ' 절단 단면을 개략적으로 도시한 단면도다.
도 4는 도 3의 P 영역 확대도다.
이하 도 1 내지 도 4를 참조하여 본 발명의 일 실시형태에 따른 세라믹 전자부품(100)에 대하여 상세히 설명한다. 또한, 세라믹 전자부품의 일례로서 적층 세라믹 커패시터에 대하여 설명하나, 본 발명이 이에 한정되는 것은 아니며 세라믹 재료를 사용하는 다양한 세라믹 전자부품, 예를 들어, 인덕터, 압전체 소자, 바리스터, 또는 서미스터 등에도 적용될 수 있을 것이다.
본 발명의 일 실시형태는 유전체층(111) 및 내부 전극(121, 122)을 포함하는 바디(110), 바디(110)의 외측에 배치되는 외부 전극(131, 132)을 포함하고, 유전체층(111)은 복수의 유전체 그레인(11) 및 유전체 그레인(11) 사이에 존재하는 그레인 바운더리(11c)를 포함하며, 그레인 바운더리(11c)에 포함된 Al과 Ti의 몰비(Al/Ti)는 0.022 내지 0.028을 만족하는 적층 세라믹 전자부품(100)을 제공한다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축이나 모서리부의 연마로 인해 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 제1 방향으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 제2 방향으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 제3 방향으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다.
바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있을 수 있다. 바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
바디(110)는 바디(110)의 내부에 배치되며, 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 복수의 제1 내부 전극(121) 및 복수의 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부(Ac)와 용량 형성부(Ac)의 상부에 배치되는 제1 커버부(112) 및 용량 형성부(Ac)의 하부에 배치되는 제2 커버부(113)를 포함할 수 있다.
제1 커버부(112) 및 제2 커버부(113)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 상하면에 각각 제2 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다. 제1 및 제2 커버부(112, 113)는 각각 20μm 이하의 두께를 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
바디(110)는 제3 방향을 기준으로 용량 형성부(Ac)의 측면에 배치되는 마진부(114, 115)를 더 포함할 수 있다. 마진부(114, 115)는 바디(110)의 제5 면(5)에 배치되는 제1 마진부(114)와 제6 면(6)에 배치되는 제2 마진부(115)를 포함할 수 있다. 마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
마진부(114, 115)는 세라믹 그린시트 상에 마진부가 형성될 곳을 제외하고 도전성 페이스트를 도포하여 내부 전극을 형성함으로써 형성된 것일 수 있다. 또는, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극(121, 122)이 바디의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 제3 방향 양 측면에 적층하여 마진부(114, 115)를 형성할 수도 있다. 마진부(114, 115)의 두께는 20μm 이하일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
내부 전극(121, 122)은 유전체층(111)과 번갈아 배치될 수 있으며, 복수의 제1 내부 전극(121)과 복수의 제2 내부 전극(122)은 유전체층(111)을 사이에 두고 서로 대향하도록 배치될 수 있다. 즉, 제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 한 쌍의 전극으로서, 유전체층(111)의 적층 방향을 따라 바디(110)의 제1 및 제2 면(1,2)을 통해 번갈아 노출되도록 형성될 수 있다. 복수의 제1 내부 전극(121) 및 복수의 제2 내부 전극(122)은 그 사이에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다.
내부 전극(121, 122)에 포함되는 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
내부 전극(121, 122)은 세라믹 그린시트 상에 소정의 두께로 도전성 금속을 포함하는 내부전극용 도전성 페이스트를 인쇄함으로써 형성할 수 있다. 내부전극용 도전성 페이스트의 인쇄방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
외부 전극(131, 132)은 바디(110)의 제1 면 및 제2 면(1, 2)에 배치되어 제3 면, 제4 면, 제5 면 및 제6 면(3, 4, 5, 6)으로 각각 일부가 연장될 수 있다. 외부 전극(131, 132)은 바디(110)의 제1면(1)에 배치되어 복수의 제1 내부 전극(121)과 연결된 제1 외부 전극(131) 및 바디(110)의 제2면(2)에 배치되어 복수의 제2 내부 전극(122)과 연결된 제2 외부 전극(132)을 포함할 수 있다.
외부 전극(131, 132)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하여 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있으며, 나아가 다층 구조를 가질 수 있다. 예를 들어, 외부 전극(131, 132) 도전성 금속을 포함할 수 있으며, 외부 전극(131, 132)에 포함되는 도전성 금속은 구리(Cu), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 금(Au), 은(Ag), 납(Pb) 및/또는 이를 포함하는 합금 등을 포함할 수 있으나, 이에 한정되는 것은 아니다.
외부 전극(131, 132)은 바디(110)의 제1 면 및 제2 면(1, 2)을 도전성 금속 및 유리를 포함하는 외부전극용 도전성 페이스트에 디핑(dipping)한 후 소성함으로써 형성될 수 있다. 또는 도전성 금속 및 유리를 포함하는 시트를 전사하는 방식으로 형성될 수도 있다.
유전체층(111)은 복수의 유전체 그레인(11)을 포함하고, 유전체 그레인(11)사이에 존재하는 그레인 바운더리(11c)를 포함한다. 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어 티탄산바륨(BaTiO3) 분말을 포함할 수 있다. 유전체층(111)은 티탄산바륨(BaTiO3) 등의 세라믹 분말, 유기 용제 및 바인더를 포함하는 세라믹 그린시트의 소성에 의하여 형성될 수 있다.
유전체 그레인(11)은 ABO3로 표현되는 페로브스카이트 구조를 가지는 주성분을 포함할 수 있다. 상기 A는 바륨(Ba), 스트론튬(Sr), 납(Pb) 및 칼슘(Ca)으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 상기 B는 예를 들어 티타늄(Ti) 및 지르코늄(Zr)으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
예를 들어, 유전체 그레인(11)은 BamTiO3 (0.995≤m≤1.010), (Ba1-xCax)m(Ti1-yZry)O3 (0.995≤m≤1.010, 0≤x≤0.10, 0<y≤0.20), Bam(Ti1-xZrx)O3 (0.995≤m≤1.010, x≤0.10) 혹은 상기 희토류 원소 중 하나 혹은 그 이상이 일부 고용된 BamTiO3 (0.995≤m≤1.010), (Ba1-xCax)m(Ti1-yZry)O3 (0.995≤m≤1.010, 0≤x≤0.10, 0<y≤0.20), Bam(Ti1-xZrx)O3 (0.995≤m≤1.010, x≤0.10)로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다.
유전체 그레인(11)의 평균 결정립 크기(Grain size)는 특별히 한정할 필요는 없으나, 예를 들어 50 내지 500nm일 수 있다. 평균 결정립 크기가 50nm 미만인 경우에는 유전율 저하 및 입성장율 저하에 따른 첨가원소 고용부족 현상에 의한 기대효과 구현이 미흡해지는 문제점이 발생할 우려가 있으며, 500nm를 초과하는 경우에는 온도 및 DC 전압에 따른 용량 변화율이 증가할 우려가 있고, 유전체층(111) 당 유전체 결정립 개수의 감소로 인하여 신뢰성이 저하될 우려가 있다. 유전체 그레인(11)의 평균 결정립 크기는 직경 측정법 또는 ASTM 결정 입도 시험법 등 다양한 방법으로 측정될 수 있다.
본 발명의 일 실시형태에 따르면, 유전체층(111)은 환원 분위기에서 소성 가능한 내환원성 유전체 조성물을 포함할 수 있으며, 이하 유전체 그레인(11)을 포함하는 유전체층(111)을 형성하는 유전체 조성물의 각 성분에 대하여 보다 구체적으로 설명한다.
1)주성분
상기 유전체 조성물은 BaTiO3, (Ba,Ca)(Ti,Ca)O3, (Ba,Ca)(Ti,Zr)O3, Ba(Ti,Zr)O3 및 (Ba,Ca)(Ti,Sn)O3 중 하나를 주성분으로 포함할 수 있다.
보다 구체적인 예를 들면, BaTiO3, (Ba1-xCax)(Ti1-yCay)O3 (여기서, x는 0≤x≤0.3, y는 0≤y≤0.1), (Ba1-xCax)(Ti1-yZry)O3 (여기서, x는 0≤x≤0.3, y는 0≤y≤0.5), Ba(Ti1-yZry)O3 (여기서, 0<y≤0.5) 및 (Ba1-xCax)(Ti1-ySny)O3 (여기서, x는 0≤x≤0.3, y는 0≤y≤0.1)로 이루어진 군에서 선택되는 하나 이상일 수 있다.
2)제1 부성분
상기 유전체 조성물은 희토류 원소를 포함하는 제1 부성분을 포함할 수 있다. 이때, 상기 희토류 원소는 예를 들어 Y, Ac, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, La 및 Lu 중 하나 이상을 포함할 수 있다.
상기 제1 부성분은 ABO3 구조의 A-site를 치환하여 도너(donor) 역할을 수행함으로써 산소 공공의 농도를 줄여 신뢰성을 향상시킬 수 있다. 또한, 상기 희토류 원소는 결정립계에서 전자의 흐름을 막는 장벽으로 작용하여 누설 전류 증가를 억제하는 역할을 할 수 있다.
이때, 상기 제1 부성분은 상기 주성분 100몰 대비, 상기 희토류 원소를 포함하는 산화물 또는 탄산염을 0.2몰 이상 4.0몰 이하로 포함할 수 있다. 상기 주성분 100몰 대비, 희토류 원소를 포함하는 산화물 또는 탄산염 함량이 0.2몰 미만인 경우에는 상술한 효과가 불충분할 수 있다. 상기 주성분 100몰 대비, 상기 희토류 원소를 포함하는 산화물 또는 탄산염 함량이 4.0몰 초과인 경우에는 반도체화되어 절연체의 특성을 저하시키고 소결성이 떨어질 우려가 있다.
3)제2 부성분
상기 유전체 조성물은 원자가가변 억셉터 원소 및 원자가고정 억셉터 원소 중 하나 이상을 포함하는 제2 부성분을 포함할 수 있다. 원자가가변 억셉터 원소 및 원자가고정 억셉터 원소는 주로 ABO3 구조의 B-site를 치환하여 억셉터(acceptor) 역할을 수행하며, 전자 농도를 줄이는 역할을 수행할 수 있다. 따라서, 희토류 원소의 A-site 고용에 의한 유전체층의 반도체화를 억제하는 역할을 수행할 수 있다. 또한, 유전체 조성물이 적용된 적층 세라믹 커패시터의 소성 온도 저하 및 고온 내전압 특성을 향상시키는 역할을 수행할 수 있다.
이때, 상기 원자가가변 억셉터는 Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 하나 이상을 포함하고, 상기 원자가고정 억셉터는 Mg을 포함할 수 있다. 또한, 상기 제2 부성분은 상기 주성분 100몰 대비, 상기 원자가가변 억셉터 원소 및 원자가고정 억셉터 원소 중 하나 이상을 포함하는 산화물 또는 탄산염을 0.01몰 이상 4.0몰 이하로 포함할 수 있다.
상기 주성분 100몰 대비, 상기 원자가가변 억셉터 원소 및 원자가고정 억셉터 원소 중 하나 이상을 포함하는 산화물 또는 탄산염이 0.01몰 미만인 경우에는 희토류 원소 첨가에 의한 유전체층의 반도체화를 억제하기 어려울 수 있으며, 소성 온도가 높아지고 고온 내전압 특성이 다소 저하될 우려가 있다. 상기 주성분 100몰 대비, 상기 원자가가변 억셉터 원소 및 원자가고정 억셉터 원소 중 하나 이상을 포함하는 산화물 또는 탄산염이 4.0몰 초과인 경우에는 파괴 전압(BDV) 또는 상온 비저항이 저하될 수 있다.
4)제3 부성분
상기 유전체 조성물은 Ba을 포함하는 산화물 또는 탄산염인 제3 부성분을 포함하고, 상기 제3 부성분은 상기 주성분 100몰에 대하여 0.37몰 이상 4.0몰 이하로 포함될 수 있다.
상기 제3 부성분의 함량은 산화물 또는 탄산염과 같은 첨가 형태를 구분하지 않고 제3 부성분에 포함된 Ba 원소의 함량을 기준으로 할 수 있다. 상기 제3 부성분은 유전체 자기 조성물 내에서 소결 촉진, 유전율 조절 등의 역할을 수행할 수 있으며, 그 함량이 상기 주성분 100몰에 대하여, 0.37몰 미만인 경우에는 그 효과가 불충분할 수 있으며, 4.0몰을 초과하는 경우 유전율이 낮아지거나 소성온도가 높아지는 문제가 있을 수 있다.
5)제4 부성분
상기 유전체 조성물은 Ca, Ti 및 Zr 중 하나 이상을 포함하는 산화물 또는 탄산염인 제4 부성분을 포함할 수 있다. 이때, 상기 제4 부성분은 상기 주성분 100몰에 대하여 24몰 이하로 포함될 수 있다.
상기 제4 부성분은 상기 유전체 조성물 내에서 코어-쉘(core-shell) 구조를 형성하여 유전율 향상 및 신뢰성 증진의 역할을 수행할 수 있다. 상기 제4 부성분의 함량이 상기 주성분 100몰에 대하여 24몰을 초과하는 경우에는 상온 유전율 및 고온 내전압 특성이 저하될 수 있다.
6)제5 부성분
상기 유전체 조성물은 Si 및 Al 중 적어도 하나를 포함하는 산화물을 포함할 수 있다. 상기 제5 부성분은 상기 유전체 조성물이 적용된 적층 세라믹 전자부품의 소성 온도 저하 및 고온 내전압 특성을 향상시키는 역할을 수행 수 있다. 또한, 후술할 바와 같이 Al은 유전체층(111)을 형성하는 세라믹 분말 표면에 코팅됨으로써 유전체층(111)에 포함될 수 있다.
적층 세라믹 전자부품(100) 중 하나인 적층 세라믹 커패시터는 고용량화 및 초박층화되는 추세이다. 고용량화 및 박층화에 따라 적층 세라믹 커패시터에서 유전체층(111)의 내전압 특성 및 신뢰성 확보가 주요한 문제로 대두되고 있다. 이러한 문제점들을 해소하기 위해 종래에는 유전체층(111)에 전술한 부성분, 특히 Al을 포함하는 산화물을 첨가하여 적층 세라믹 커패시터의 내전압 특성을 개선하였다.
그러나, 이러한 Al을 포함하는 산화물이 적층 세라믹 커패시터의 전기적 특성에 기여하기 위해서는 Al이 이온화되어 상기 주성분을 포함하는 유전체 그레인(11) 내에 고용되어야 한다. 하지만, Al은 이온화되는 과정에서는 큰 에너지가 필요하고, 상기 에너지가 충분하지 못한 경우 유전체 그레인(11) 사이에 존재하는 그레인 바운더리(11c)에 편석된다. 또한, 유전체 그레인(11) 내에 Al을 고용시키기 위해 Al을 포함하는 산화물을 지나치게 첨가하는 경우 유전체층(111)의 유전율이 저하될 수 있으며, DC 바이어스 변화율이 높아지는 문제점이 발생할 수 있다. 이에 따라, 동일한 양의 Al을 첨가하면서도 Al을 유전체 그레인(11) 내에 고용시켜 그레인 바운더리(11c)에서의 Al 함량을 감소시키는 것이 필요하다.
이에 따라, 본 발명의 일 실시형태에 따르면 그레인 바운더리(11c)에 포함된 Al과 Ti의 몰비(Al/Ti)가 0.022 내지 0.028을 만족한다. 즉, 그레인 바운더리(11c)에 포함되는 Al 함량을 제어함으로써 유전체 그레인(11) 내에 Al을 효과적으로 고용시킬 수 있다. 이로써 적층 세라믹 전자부품(100)의 누설 전류를 효과적으로 억제할 수 있다. 또한, 우수한 절연 파괴 전압 특성을 구현하여 적층 세라믹 전자부품(100)의 내전압 특성 및 신뢰성을 개선할 수 있다.
그레인 바운더리(11c)에 포함된 Al과 Ti의 몰비(Al/Ti)가 0.022 미만인 경우, 그레인 바운더리(11c)에서의 절연 저항이 저하될 수 있으며, 이에 따라 적층 세라믹 전자부품(100)의 내전압 특성 및 신뢰성이 저하될 수 있다.
그레인 바운더리(11c)에 포함된 Al과 Ti의 몰비(Al/Ti)가 0.028 초과인 경우, 그레인 바운더리(11c)에 포함된 Al 함량이 너무 높아 DC 바이어스 변화율이 증가하고 적층 세라믹 전자부품(100)의 유전율이 저하되는 문제점이 발생할 수 있다.
그레인 바운더리(11c)에 포함된 Al 함량을 조절하는 방법의 일 예로서, 이온화된 Al이 코팅된 BaTiO3 등의 세라믹 분말로 유전체층(111)을 형성함으로써 그레인 바운더리(11c)에 포함된 Al 함량을 조절할 수 있다.
이때, BaTiO3 분말에 Al을 코팅시키는 방법은, 예를 들어 수열 합성으로 BaTiO3 제조 시, 상기 부성분에 포함되는 희토류 원소 및 Al을 포함하는 첨가제 코팅액을 첨가하여 코팅할 수 있다. 이때, 상기 희토류 원소가 도너(donor)로 작용하고, Al이 억셉터(acceptor)로 작용할 수 있다. 이에 따라, Al이 이온화될 수 있으며 이온화된 Al이 BaTiO3 분말 표면에 코팅될 수 있다. 이로써 Al이 유전체 그레인(11) 내에 고용되기 위한 에너지가 낮아져 유전체 그레인(11) 내에 용이하게 고용될 수 있고, 이에 따라 그레인 바운더리(11c) 내에 포함되는 Al 함량이 감소할 수 있다.
그레인 바운더리(11c)에 포함된 Ti 함량을 조절하는 방법은, 예를 들어 유전체층(111)에 TiO2를 첨가하여 Ti 함량을 조절할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
본 발명의 일 실시예에서, 유전체 그레인(11)은 코어(core)-쉘(shell) 구조를 가질 수 있다. 즉, 유전체 그레인(11)은 코어(11a)와 코어(11a)를 둘러싸는 쉘(11b) 구조를 가질 수 있다. 한편, 코어(11a)에서는 Al이 존재하지 않거나 존재하더라도 미량만이 존재한다. 이에 따라, 코어(11a)에 포함된 Al과 Ti의 몰비(Al/Ti)와 쉘(11b)에 포함된 Al과 Ti의 몰비(Al/Ti)는 코어(11a)와 쉘(11b)의 경계에서 급격히 변화하기 때문에 코어(11a) 및 쉘(11b)을 용이하게 구분할 수 있으며, 이는 TEM-EDS(Transmission Electron Microscope-Energy Dispersive X-ray Spectroscopy) 분석을 통해 확인할 수 있다.
이때, 그레인 바운더리(11c)에 포함된 Al과 Ti의 몰비(Al/Ti)를 Rg라 하고, 쉘(11b)에 포함된 Al과 Ti의 몰비(Al/Ti)를 Rs라 할 때, Rg/Rs는 0.953 이하일 수 있다. Rg/Rs가 0.953 이하인 경우 적층 세라믹 전자부품(100)의 내전압 특성 및 신뢰성이 향상될 수 있다. 상기 범위를 만족한다는 것은, 그레인 바운더리(11c)에 편석된 Al 함량이 감소하여 쉘(11b)에 충분한 Al이 고용된 것을 의미할 수 있다. 이로써 적층 세라믹 전자부품(100)의 내전압 특성 및 신뢰성을 향상시킬 수 있다. Rg/Rs의 하한값은 특별히 제한되는 것은 아니며, 0 초과일 수 있다.
본 발명의 일 실시예에서, 그레인 바운더리(11c)의 평균 두께는 0.7 내지 1.5nm일 수 있다. 상기 그레인 바운더리(11c)의 평균 두께가 0.7 내지 1.5nm를 만족하는 경우 그레인 바운더리(11c)의 절연 저항이 강화되어, 적층 세라믹 전자부품의 신뢰성을 향상시킬 수 있다. 그레인 바운더리(11c)의 평균 두께가 0.7 nm 미만일 경우에는 절연 저항이 낮아져서 신뢰성이 저하될 수 있으며, 그레인 바운더리(11c)의 평균 두께가 1.5 nm를 초과할 경우에는 유전율이 낮아질 수 있다.
그레인 바운더리(11c)의 평균 두께는 적층 세라믹 전자부품(100)의 제1 방향 및 제2 방향 단면에서 유전체층(111)을 TEM으로 분석한 이미지에서 측정될 수 있다. 보다 구체적으로, 그레인 바운더리(11c)에서의 다수의 지점, 예를 들면 임의의 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
본 발명의 일 실시예에서, 유전체층(111)의 평균 두께는 0.1 내지 10μm일 수 있으며, 적층 세라믹 전자부품(100)의 소형화 및 고용량화를 위해 0.4μm 이하일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 유전체층(111)의 평균 두께는 바디(110)의 제1 방향 및 제2 방향 단면을 1만 배율의 주사전자현미경으로 스캔하여 측정할 수 있다. 보다 구체적으로, 하나의 유전체층(111)의 다수의 지점, 예를 들면 제1 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 또한, 이러한 평균값 측정을 다수의 유전체층(111)으로 확장하여 평균값을 측정하면, 유전체층(111)의 평균 두께를 더욱 일반화할 수 있다.
본 발명의 일 실시예에서, 내부 전극(121, 122)의 평균 두께는 0.2 내지 1.0μm일 수 있으며, 적층 세라믹 전자부품(100)의 소형화 및 고용량화를 위해 0.4μm 이하일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 내부 전극(121, 122)의 평균 두께는 바디(110)의 제1 방향 및 제2 방향 단면을 1만 배율의 주사전자현미경으로 스캔하여 측정할 수 있다. 보다 구체적으로, 하나의 내부 전극의 다수의 지점, 예를 들면 제1 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 이러한 평균값 측정을 다수의 내부 전극으로 확장하여 평균값을 측정하면, 내부 전극의 평균 두께를 더욱 일반화할 수 있다.
본 발명의 다른 실시형태는 유전체층(111) 및 내부 전극(121, 122)을 포함하는 바디(110), 바디(110)의 외측에 배치되는 외부 전극(131, 132)을 포함하고, 유전체층(111)은 코어(11a)-쉘(11b) 구조를 가지는 유전체 그레인(11) 및 유전체 그레인(11) 사이에 존재하는 그레인 바운더리(11c)를 포함하며, 그레인 바운더리(11c)에 포함된 Al과 Ti의 몰비(Al/Ti)를 Rg라 하고, 쉘(11b)에 포함된 Al과 Ti의 몰비(Al/Ti)를 Rs라 할 때, Rg/Rs는 0.953 이하인 적층 세라믹 전자부품을 제공한다.
유전체 그레인(11)은 코어(11a)와 코어(11a)를 둘러싸는 쉘(11b) 구조를 가질 수 있다. 코어(11a)에서는 Al이 존재하지 않거나 존재하더라도 미량만이 존재한다. 이에 따라, 코어(11a)에 포함된 Al과 Ti의 몰비(Al/Ti)와 쉘(11b)에 포함된 Al과 Ti의 몰비(Al/Ti)는 코어(11a)와 쉘(11b)의 경계에서 급격히 변화하기 때문에 코어(11a) 및 쉘(11b)을 용이하게 구분할 수 있으며, 이는 TEM-EDS (Transmission Electron Microscope-Energy Dispersive X-ray Spectroscopy) 분석을 통해 확인할 수 있다.
이때, Ra/Rs는 0.953 이하일 수 있다. Ra/Rs가 0.953 이하인 경우 적층 세라믹 전자부품(100)의 내전압 특성 및 신뢰성이 향상될 수 있다. 상기 범위를 만족한다는 것은, 그레인 바운더리(11c)에 편석된 Al 함량이 감소하여 쉘(11b)에 충분한 Al이 고용된 것을 의미할 수 있다. 이로써 적층 세라믹 전자부품(100)의 내전압 특성 및 신뢰성을 향상시킬 수 있다. Ra/Rs의 하한값은 특별히 제한되는 것은 아니며, 0 초과일 수 있다.
상기 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품(100)은 상기 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)의 일 실시예들과 마찬가지의 구성을 가질 수 있다. 따라서, 상술한 본 발명의 일 실시형태와 중복되는 설명을 생략하도록 한다.
실시예
이하, 실시예 및 비교예를 통하여 본 발명을 더욱 상세히 설명하지만, 이는 발명의 구체적인 이해를 돕기 위한 것으로 본 발명의 범위가 실시예에 의해 한정되는 것은 아니다.
먼저, 본 발명의 실시예를 제조하는 방법에 대하여 설명한다. 우선, 주성분인 티탄산바륨(BaTiO-3) 분말을 마련하였다. 이때, 티탄산바륨(BaTiO-3) 분말은 수열 합성하여 제조하였으며, 상기 제1 부성분에 포함되는 Dy 및 Al을 포함하는 첨가제 코팅액을 첨가하였다. 보다 자세하게는, 상기 Dy를 포함하는 질산(HNO3) 용액 및 알루미늄 질산염(Aluminum nitrate) 용액을 혼합한 후 입성장된 티탄산바륨(BaTiO-3) 입자를 포함하는 BT 슬러리에 첨가하였다. 이후, 상기 BT 슬러리를 건조하여 티탄산바륨(BaTiO-3) 분말을 형성하였다. 또한, 상기 제1 내지 제4 부성분을 산화물 또는 탄산염 형태로 첨가한 후 바인더, 유기 용제 등을 투입하고 혼합하여 세라믹 슬러리를 제조하였다.
제조된 세라믹 슬러리를 캐리어 필름상에 닥터 블레이드 법으로 수 μm의 두께를 갖는 시트(sheet)형으로 도포한 후 건조하여 세라믹 그린시트를 마련하였다.
다음으로, 니켈 입자 평균 크기가 0.1 내지 0.2μm이며, 40 내지 50 중량부의 니켈 분말을 포함하는 내부 전극용 도전성 페이스트를 마련하였다.
상기 그린시트 상에 상기 내부 전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부 전극을 형성한 후 내부 전극 패턴이 배치된 그린시트를 약 0.3mm 두께로 적층하여 적층체를 형성한 이후, 상기 적층체를 압착 및 0603 (길이×폭, 0.6mm×0.3mm) 사이즈로 커팅하였다.
이후, 커팅된 적층체를 400℃ 이하, 질소 분위기에서 가열하여 바인더를 제거한 후, 소성온도 1200℃ 이하, 수소농도 0.5% H2 이하 조건에서 소성하여 유전체층 및 내부 전극을 포함하는 바디를 마련하였다. 다음으로, 소성된 바디에 대하여 구리(Cu) 페이스트로 터미네이션 공정 및 전극 소성을 거쳐 외부 전극을 형성하여 시료 번호 4 내지 6의 샘플 칩을 완성하였다.
비교예의 경우, 종래와 같이 티탄산바륨(BaTiO-3) 분말에 바인더, 유기 용제 등을 투입하고 혼합하여 세라믹 슬러리를 제조하였다. 이때, Al은 실시예와 달리 산화물 형태로 첨가되었다. 이후에는 Al이 산화물 형태로 첨가된 것을 제외하고는 실시예와 동일한 방법으로 제조되었으며, 이로써 시료 번호 1* 내지 3* 및 시료 번호 7* 내지 9*의 샘플 칩을 완성하였다.
상기와 같이 완성된 샘플 칩의 시편인 시료 번호 1 내지 9에 대해 상기 그레인 바운더리에 포함된 Al과 Ti의 몰비(Al/Ti), Rg/Ra 비율(Rg는 그레인 바운더리에 포함된 Al과 Ti의 몰비, Rs는 쉘에 포함된 Al과 Ti의 몰비), 절연 파괴 전압을 측정하고, 가혹 신뢰성 테스트(HALT)를 진행하여 고장율을 평가하여 하기 표 1에 기재하였다.
그레인 바운더리에 포함된 Al과 Ti의 몰비(Rg)와 쉘에 포함된 Al과 Ti의 몰비(Rs)는 각 샘플을 TEM-EDS 분석하여 측정하였다. 보다 구체적으로 각 시료 번호 당 10개의 샘플 칩의 제3 방향의 중앙부에서 절단한 제1 방향 및 제2 방향 단면을 TEM 및 EDS 장치를 이용하여 분석하였으며, 각 샘플 당 임의의 3 포인트에서 측정된 값의 평균값을 산출하였다.
절연파괴전압(Break-down voltage, BDV)은 Keithely 측정기로 측정하였으며, 0 V 부터 1.00000 V씩 Sweep 방식으로 전압을 인가하여, 전류 값이 20mA가 되는 순간의 전압 값을 BDV 값으로 측정하였다. 40개의 샘플에 대하여 측정된 BDV의 평균값이 80V 이상일 때를 양호(○)로, 70V 이상 80V 미만일 때를 보통(△)으로, 70V 미만일 때를 불량(Х)으로 판정하였다.
가혹 신뢰성 테스트(HALT)는 각 샘플 번호 당 샘플 칩 80개를 기판에 실장하고, 105℃, 12.6V(DC) 인가 조건에서 12시간 동안 측정하였다. 측정 결과에 대하여 고장율이 0%일 때를 양호(○)로, 10% 이하일 때를 보통(△)으로, 10% 초과일 때를 불량(Х)으로 판정하였다.
시료 번호 Al/Ti(Rg) Rg/Rs BDV 측정 HALT 고장율
1* 0.013 0.996
2* 0.014 1.215
3* 0.019 0.964
4 0.022 0.953
5 0.024 0.562
6 0.028 0.682
7* 0.042 3.020 × ×
8* 0.047 2.361 × ×
9* 0.049 3.051 × ×
*는 비교예
그레인 바운더리에서의 Al과 Ti의 몰비(Al/Ti)가 0.022 미만이고, Rg/Rs 값이 0.953을 초과하는 시료 번호 1* 내지 3*의 경우 BDV 값이 저하되고, HALT 고장이 발생하는 것을 확인할 수 있다. 또한, 그레인 바운더리에서의 Al과 Ti의 몰비(Al/Ti)가 0.028 초과인 시료 번호 7* 내지 9* 역시 BDV 값이 저하되고, HALT 고장율이 증가하는 것을 확인할 수 있다. 특히, 시료 번호 7* 내지 9*의 경우 Rg/Rs 값이 지나치게 높아 누설 전류가 증가함으로써 시료 번호 1* 내지 3*보다도 BDV 및 HALT 특성이 저하되는 것을 확인할 수 있다.
그레인 바운더리에서의 Al/Ti 값이 0.022 내지 0.028을 만족하는 시료 번호 4 내지 6은 우수한 BDV 값을 가지고, HALT 고장이 발생하지 않는 것을 통해 Al/Ti 값을 조절함으로써 적층 세라믹 전자부품의 내전압 특성 및 신뢰성이 개선되는 것을 확인할 수 있다.
또한, 시료 번호 4 내지 6은 Rg/Rs 값이 0.953 이하로, 그레인 바운더리에 편석된 Al 대비 쉘에 고용된 Al 비율이 높아 적층 세라믹 전자부품의 내전압 특성 및 신뢰성이 개선되는 것을 확인할 수 있다. 반면, 시료 번호 1* 내지 3* 및 7* 내지 9*의 경우, Rg/Rs 값이 0.953 초과로 내전압 특성 및 신뢰성이 저하되는 것을 확인할 수 있다.
도 5 및 도 6는 본 발명의 실시예에 따른 TEM(Transmission Electron Microscope) 분석 이미지다.
도 7 및 도 8은 본 발명의 비교예에 따른 TEM(Transmission Electron Microscope) 분석 이미지다.
도 4 내지 도 8을 참조하면, 본 발명의 실시예에 따른 유전체 그레인(11)은 코어(11a)와 쉘(11b)이 비교예에 비하여 더욱 명확하게 구분되는 것을 알 수 있으며, 이로써 절연 저항이 강화되어 신뢰성이 우수함을 알 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층 세라믹 전자부품
110: 바디
111: 유전체층
112: 제1 커버부
113: 제2 커버부
114: 제1 마진부
115: 제2 마진부
121: 제1 내부 전극
122: 제2 내부 전극
131: 제1 외부 전극
132: 제2 외부 전극
11: 유전체 그레인
11a: 코어
11b: 쉘
11c: 그레인 바운더리

Claims (14)

  1. 유전체층 및 내부 전극을 포함하는 바디;
    상기 바디의 외측에 배치되는 외부 전극;을 포함하고,
    상기 유전체층은 복수의 유전체 그레인 및 상기 유전체 그레인 사이에 존재하는 그레인 바운더리를 포함하며,
    상기 그레인 바운더리에 포함된 Al과 Ti의 몰비(Al/Ti)는 0.022 내지 0.028을 만족하는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 유전체 그레인은 코어(core)-쉘(shell) 구조를 가지는 적층 세라믹 전자부품.
  3. 제2항에 있어서,
    상기 그레인 바운더리에 포함된 Al과 Ti의 몰비(Al/Ti)를 Rg라 하고, 상기 쉘에 포함된 Al과 Ti의 몰비(Al/Ti)를 Rs라 할 때,
    Rg/Rs는 0.953 이하인 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 유전체 그레인은 ABO3(A는 Ba, Sr, Pb 및 Ca 중 적어도 하나이고 B는 Ti 및 Zr 중 적어도 하나임)로 표시되는 주성분을 포함하는 적층 세라믹 전자부품.
  5. 제1항에 있어서,
    상기 유전체층은 Y, Ac, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, La 및 Lu 중 하나 이상을 포함하는 적층 세라믹 전자부품.
  6. 제1항에 있어서,
    상기 유전체층은 Mn, V, Cr, Fe, Ni, Co, Cu, Zn 중 하나 이상 및 Mg를 포함하는 적층 세라믹 전자부품.
  7. 제1항에 있어서,
    상기 유전체층은 Ba을 포함하는 산화물 또는 탄산염을 포함하는 적층 세라믹 전자부품.
  8. 제1항에 있어서,
    상기 유전체층은 Ca, Ti 및 Zr 중 하나 이상을 포함하는 산화물 또는 탄산염을 포함하는 적층 세라믹 전자부품.
  9. 제1항에 있어서,
    상기 유전체 그레인의 평균 결정립 크기는 50 내지 500nm인 적층 세라믹 전자부품.
  10. 제1항에 있어서,
    상기 그레인 바운더리의 평균 두께는 0.7 내지 1.5nm인 적층 세라믹 전자부품.
  11. 제1항에 있어서,
    상기 유전체층의 평균 두께는 0.4μm 이하인 적층 세라믹 전자부품.
  12. 유전체층 및 내부 전극을 포함하는 바디;
    상기 바디의 외측에 배치되는 외부 전극;을 포함하고,
    상기 유전체층은 코어-쉘 구조를 가지는 유전체 그레인 및 상기 유전체 그레인 사이에 존재하는 그레인 바운더리를 포함하며,
    상기 그레인 바운더리에 포함된 Al과 Ti의 몰비(Al/Ti)를 Rg라 하고, 상기 쉘에 포함된 Al과 Ti의 몰비(Al/Ti)를 Rs라 할 때,
    Rg/Rs는 0.953 이하인 적층 세라믹 전자부품.
  13. 제12항에 있어서,
    상기 그레인 바운더리의 평균 두께는 0.7 내지 1.5nm인 적층 세라믹 전자부품.
  14. 제12항에 있어서,
    상기 유전체층의 평균 두께는 0.4μm 이하인 적층 세라믹 전자부품.
KR1020210188004A 2021-12-27 2021-12-27 적층 세라믹 전자부품 KR20230098984A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210188004A KR20230098984A (ko) 2021-12-27 2021-12-27 적층 세라믹 전자부품
JP2022177950A JP2023097355A (ja) 2021-12-27 2022-11-07 積層セラミック電子部品
US17/983,850 US20230207194A1 (en) 2021-12-27 2022-11-09 Multilayer ceramic electronic component
CN202211676350.0A CN116364421A (zh) 2021-12-27 2022-12-26 多层陶瓷电子组件及用于制造多层陶瓷电子组件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210188004A KR20230098984A (ko) 2021-12-27 2021-12-27 적층 세라믹 전자부품

Publications (1)

Publication Number Publication Date
KR20230098984A true KR20230098984A (ko) 2023-07-04

Family

ID=86897128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210188004A KR20230098984A (ko) 2021-12-27 2021-12-27 적층 세라믹 전자부품

Country Status (4)

Country Link
US (1) US20230207194A1 (ko)
JP (1) JP2023097355A (ko)
KR (1) KR20230098984A (ko)
CN (1) CN116364421A (ko)

Also Published As

Publication number Publication date
CN116364421A (zh) 2023-06-30
US20230207194A1 (en) 2023-06-29
JP2023097355A (ja) 2023-07-07

Similar Documents

Publication Publication Date Title
JP7184446B2 (ja) 積層セラミックキャパシタ
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7435993B2 (ja) 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ
US11222749B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor comprising the same
JP7366604B2 (ja) 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ
KR102163417B1 (ko) 적층 세라믹 커패시터
KR102584977B1 (ko) 세라믹 전자 부품 및 그 제조 방법
JP2019216168A (ja) 積層セラミックコンデンサおよびその製造方法
CN112079634B (zh) 介电陶瓷组合物和包括其的多层陶瓷电容器
US11688558B2 (en) Ceramic electronic component and method of manufacturing the same
KR102653214B1 (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
KR20210100952A (ko) 세라믹 전자 부품 및 그 제조 방법
US20200402719A1 (en) Ceramic electronic device and manufacturing method of the same
JP5420603B2 (ja) 耐還元性誘電体組成物及びこれを含むセラミック電子部品
JP2020203824A (ja) 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ
JP2018133501A (ja) 積層セラミックコンデンサおよびその製造方法
KR20230098984A (ko) 적층 세라믹 전자부품
JP2021082644A (ja) セラミック電子部品の製造方法
JP2021068734A (ja) セラミック電子部品およびその製造方法
KR102561942B1 (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
KR102516762B1 (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
US20230298816A1 (en) Ceramic electronic device and manufacturing method of the same
US20240120153A1 (en) Ceramic electronic device, and manufacturing method of the same
JP2023184543A (ja) 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ
JP2021158276A (ja) セラミック原料粉末、セラミック電子部品の製造方法、およびセラミック原料粉末の製造方法