JP6933461B2 - 積層セラミックコンデンサおよびその製造方法 - Google Patents

積層セラミックコンデンサおよびその製造方法 Download PDF

Info

Publication number
JP6933461B2
JP6933461B2 JP2016248519A JP2016248519A JP6933461B2 JP 6933461 B2 JP6933461 B2 JP 6933461B2 JP 2016248519 A JP2016248519 A JP 2016248519A JP 2016248519 A JP2016248519 A JP 2016248519A JP 6933461 B2 JP6933461 B2 JP 6933461B2
Authority
JP
Japan
Prior art keywords
internal electrode
layer
main component
external electrodes
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016248519A
Other languages
English (en)
Other versions
JP2018101751A (ja
Inventor
篤博 柳澤
篤博 柳澤
好規 柴田
好規 柴田
幹夫 田原
幹夫 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2016248519A priority Critical patent/JP6933461B2/ja
Priority to US15/836,657 priority patent/US10290424B2/en
Priority to TW106143315A priority patent/TWI725264B/zh
Priority to KR1020170171077A priority patent/KR102468200B1/ko
Priority to CN201711381657.7A priority patent/CN108231414B/zh
Publication of JP2018101751A publication Critical patent/JP2018101751A/ja
Application granted granted Critical
Publication of JP6933461B2 publication Critical patent/JP6933461B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/252Terminals the terminals being coated on the capacitive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Description

本発明は、積層セラミックコンデンサおよびその製造方法に関する。
積層セラミックコンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、積層体の表面に引き出された内部電極と導通するように積層体の表面に形成された一対の外部電極とを備えている。外部電極は、下地層上にめっき処理が施されている。特許文献1では、めっき処理の際に発生する水素が内部電極に吸蔵され、誘電体層を還元することで絶縁抵抗が劣化することが記載されている。また、特許文献1では、貴金属を主成分とする内部電極を用いた場合に水素の吸収を抑制する金属としてNi(ニッケル)を添加することが記載されている。一方、特許文献2では、内部電極にNiが用いられている場合であっても、水素の影響によって絶縁抵抗の劣化が生じることが記載されている。
特開平1−80011号公報 特開2016−66783号公報
水素の影響を抑制するためには、水素の侵入経路である外部電極からの水素の侵入を抑制することが望まれる。
本発明は、上記課題に鑑みなされたものであり、外部電極からの水素の侵入を抑制することができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、前記2端面に形成された1対の外部電極と、を備え、前記1対の外部電極は、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分とし、当該主成分と金属間化合物を形成していないMoを含む下地層上にめっき層が形成された構造を有し、前記誘電体層において、前記2端面から内部にかけてMo濃度が減少する濃度勾配を有することを特徴とする。
上記積層セラミックコンデンサにおいて、前記誘電体層中のMo濃度は、異なる前記外部電極に接続された前記内部電極層同士が対向する領域よりも、同一の外部電極に接続された前記内部電極層同士が異なる外部電極に接続された前記内部電極層を介さずに対向する領域において、高くてもよい。
本発明に係る他の積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、前記2端面に形成された1対の外部電極と、を備え、前記1対の外部電極は、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分とし、当該主成分と金属間化合物を形成していないMoを含む下地層上にめっき層が形成された構造を有し、前記誘電体層中のMo濃度は、異なる前記外部電極に接続された前記内部電極層同士が対向する領域よりも、同一の外部電極に接続された前記内部電極層同士が異なる外部電極に接続された前記内部電極層を介さずに対向する領域において、高いことを特徴とする。
上記積層セラミックコンデンサにおいて、前記めっき層は、Snめっき層を含んでいてもよい。
上記積層セラミックコンデンサにおいて、前記下地層の主成分金属をNiとしてもよい。
上記積層セラミックコンデンサにおいて、前記内部電極層は、Niを主成分としてもよい。
上記積層セラミックコンデンサにおいて、前記誘電体層の主成分セラミックは、ペロブスカイト構造を有していてもよい。
本発明に係る積層セラミックコンデンサの製造方法は、セラミック誘電体層グリーンシートと、内部電極形成用導電ペーストと、を交互に積層し、積層された複数の内部電極形成用導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成し、前記2端面に接するように、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分とする金属粉末とMo源とを含む金属ペーストを塗布し、前記金属ペーストの塗布後の前記セラミック積層体を焼成する、ことを特徴とする。
本発明によれば、外部電極からの水素の侵入を抑制することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA−A線の部分断面図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 (a)はEPMAを用いてNiの分布を測定した結果であり、(b)はEPMAを用いてMoの分布を測定した結果である。 (a)は測定箇所を例示する図であり、(b)はB線断面におけるMo濃度の測定結果である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
まず、積層セラミックコンデンサについて説明する。図1は、積層セラミックコンデンサ100の部分断面斜視図である。図1で例示するように、積層セラミックコンデンサ100は、直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面を側面と称する。外部電極20a,20bは、4つの側面に延在している。ただし、外部電極20a,20bは、4つの側面において互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、積層チップ10において、4つの側面のうち、誘電体層11と内部電極層12との積層方向(以下、積層方向と称する。)の上面と下面とに対応する2側面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.2mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni,Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金)、Pd(パラジウム)、Ag(銀)、Au(金)などの貴金属やこれらを含む合金を用いてもよい。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3−αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム)、CaZrO(ジルコン酸カルシウム)、CaTiO(チタン酸カルシウム)、SrTiO(チタン酸ストロンチウム)、ペロブスカイト構造を形成するBa1-x−yCaSrTi1−zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。
図2は、外部電極20aの断面図であり、図1のA−A線の部分断面図である。なお、図2では断面を表すハッチを省略している。図2で例示するように、外部電極20aは、下地層21上に、Cuめっき層22、Niめっき層23およびSnめっき層24が形成された構造を有する。下地層21、Cuめっき層22、Niめっき層23およびSnめっき層24は、積層チップ10の両端面から4つの側面に延在している。なお、図2では、外部電極20aについて例示しているが、外部電極20bも同様の構造を有する。
下地層21は、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分とし、下地層21の緻密化のためのガラス成分を含んでいてもよく、下地層21の焼結性を制御するための共材を含んでいてもよい。ガラス成分は、Ba,Sr,Ca,Zn(亜鉛),Al(アルミニウム),Si(ケイ素),B(ホウ素)等の酸化物である。共材は、セラミック成分であり、例えば、誘電体層11が主成分とするセラミック成分である。
また、下地層21は、Mo(モリブデン)を含んでいる。下地層21がMoを含むことから、Cuめっき層22、Niめっき層23およびSnめっき層24を形成する場合に発生する水素が内部電極層12に侵入することが抑制される。例えば、Moは、水素透過を妨げる働きを有している。水素透過を妨げるMoが下地層21内部に含まれ、外部電極20a,20b近傍のセラミック部14に濃度勾配を伴って拡散することで、下地層21およびセラミック部14における水素の透過性が低下し、水素の侵入経路を遮断している(ブロッキング効果を発揮している)と考えられる。セラミック部14とは、積層チップ10において、異なる外部電極に接続される内部電極層12同士が対向する対向領域よりも各端面側の領域のことである。水素の侵入経路が遮断されれば、内部電極層12への水素の吸蔵が抑制され、誘電体層11の還元が抑制される。それにより、積層セラミックコンデンサ100の絶縁抵抗の低下が抑制される。なお、Cuめっき層22およびNiめっき層23のめっき工程では、めっき対象の表面で水素が多く発生する。したがって、水素の侵入経路を遮断することは特に効果的である。
また、下地層21のMoの一部が誘電体層11に拡散すると、当該拡散したMoは、ABOで表されるペロブスカイト構造のBサイトを置換し、ドナーとして機能する。それにより、誘電体層11を構成するセラミックの酸素欠陥の生成が抑制される。その結果、誘電体層11の耐還元性が高まる。なお、本実施形態においては、下地層21に含まれる元素としてMoに着目しているが、それに限られない。水素透過を妨げる効果を有し、Bサイトを置換しドナーとして機能する元素、例えば、Nb(ニオブ),Ta(タンタル),W(タングステン)等をMoの代わりに用いてもよい。
なお、内部電極層12がNiを主成分とすると、内部電極層12の水素吸蔵性が高くなる。したがって、内部電極層12がNiを主成分とする場合には、外部電極20a,20bからの水素侵入を抑制することが特に効果的である。また、Cuめっき層22およびNiめっき層23のめっき工程では、めっき対象の表面で水素が多く発生する。したがって、水素の侵入経路を遮断することは特に効果的である。
また、Snは高い緻密性を有している。これは、Snが最密充填構造を有することに起因する。下地層21上にSnめっき層34が設けられていると、水素がSnめっき層34よりも積層チップ10側に閉じ込められることになる。すなわち、水素の影響が生じやすくなる。したがって、下地層21上にSnめっき層34が設けられている場合には、外部電極20a,20bからの水素侵入を抑制することが特に効果的である。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図3は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11の主成分であるセラミック材料の粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg(マグネシウム),Mn(マンガン),V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Dy(ジスプロシウム),Tm(ツリウム),Ho(ホロミウム),Tb(テルビウム),Yb(イッテルビウム),Sm(サマリウム),Eu(ユウロビウム),Gd(ガドリニウム)およびEr(エルビウム))の酸化物、並びに、Co(コバルト),Ni,Li(リチウム),B,Na(ナトリウム),K(カリウム)およびSiの酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。
(積層工程)
次に、得られたセラミック材料の粉末に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル(DOP)等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、内部電極形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層12のパターンを配置する。内部電極層形成用導電ペーストは、内部電極層12の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。また、内部電極形成用導電ペーストには、共材として、誘電体層11の主成分であるセラミック材料を分散させてもよい。
次に、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数(例えば200〜500層)だけ積層する。積層したパターン形成シートの上下にカバー層13となるカバーシートを圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットする。これにより、略直方体形状のセラミック積層体が得られる。
(金属ペースト塗布工程)
次に、積層工程で得られたセラミック積層体を、200℃〜500℃のN雰囲気中で脱バインダした後に、セラミック積層体の両端面から各側面にかけて、金属フィラー、共材、バインダ、溶剤およびMo源を含む金属ペーストを塗布し、乾燥させる。この金属ペーストは、外部電極形成用金属ペーストである。
Mo源の種類、形状等は特に限定されない。例えば、Mo源として、具体的には、酸化モリブデン(MoO,MoO)、塩化モリブデン(MoCl,MoCl,MoCl)、水酸化モリブデン(Mo(OH),Mo(OH))、モリブデン酸バリウム(BaMoO)、モリブデン酸アンモニウム((NHMo24・4HO)、等を用いることができる。また、共材にMoを予め固溶させておき、当該共材をMo源として用いてもよい。
(焼成工程)
次に、外部電極形成用金属ペーストが塗布されたセラミック積層体を、還元雰囲気中で1100〜1300℃で10分〜2時間焼成する。このようにして、内部に焼結体からなる誘電体層11と内部電極層12とが交互に積層されてなる積層チップ10と、積層方向上下の最外層として形成されるカバー層13と、下地層21とを有する焼結体が得られる。
(めっき処理工程)
その後、めっき処理工程を実施することによって、Cuめっき層22、Niめっき層23およびSnめっき層24を、下地層21上に順に形成する。以上の工程を経て、積層セラミックコンデンサ100が完成する。
図4(a)は、EPMA(Electron Probe Micro Analyzer)を用いて下地層21、誘電体層11および内部電極層12におけるNiの分布を測定した結果である。図4(a)の例では、網掛け部分がNiの分布領域であり、網掛けを付していない部分はNiが低濃度または検出されなかった領域である。図4(a)で例示するように、下地層21の主成分がNiであるため、下地層21に対応する領域においてNiが分布している。また、内部電極層12の主成分がNiであるため、内部電極層12に対応する領域においてNiが分布している。図4(b)は、EPMAを用いて下地層21、誘電体層11および内部電極層12におけるMoの分布を測定した結果である。図4(b)の例では、網掛け部分がMo濃度の比較的高い分布領域であり、ハッチ部分がMo濃度の比較的低い分布領域であり、網掛けもハッチも付していない部分がMoの検出されなかった領域である。
図4(a)と図4(b)とを対比すると、Niが分布する領域ではMoが検出されず、Moが分布する領域ではNiが検出されなかった。この結果から、NiとMoとは互いに固溶せずに金属間化合物を形成せず、互いに独立して分布していることがわかる。したがって、Moは水素透過係数が非常に低い単体のMoとして存在していることがわかる。以上のことから、外部電極20a,20bからの水素の侵入経路を遮断している(ブロッキング効果を発揮している)ことが裏付けられた。
次に、レーザーアブレーションICP質量分析法を用いてセラミック部14と、異なる外部電極に接続された内部電極層同士が対向する対向領域とにおける、Mo濃度の測定結果について説明する。図5(a)は、測定箇所を例示する図である。図5(a)で例示するように、誘電体層11における該誘電体層11の延在方向のB線断面についてMo濃度を測定した。図5(b)は、B線断面におけるMo濃度の測定結果である。図5(b)において、横軸は誘電体層11が延在する方向における外部電極からの距離を表し、縦軸はMo濃度の正規化値である。具体的には、98Mo/47Tiを算出し、積層チップ10の端面における濃度を1とした場合の正規化値である。「98」、「47」は、MoおよびTiの質量電荷比(m/Z)である。したがって、Tiを基準としたMoの検出カウント数をMo濃度として検出してある。図5(b)において、「EM」はエンドマージンのことであり、図5(a)のB線断面においては、セラミック部14のことを示す。「Mo拡散領域」は、Moが検出された領域のことである。B線断面において、積層チップ10の端面から濃度勾配を持ってMoが拡散していることがわかる。すなわち、積層チップ10の端面においてMo濃度が最も高く、誘電体層11の延在方向に沿って外部電極から離れるにしたがってMo濃度が低くなっている。すなわち、下地層21からMoが拡散したことが裏付けられている。また、Mo濃度は、異なる外部電極に接続された内部電極層12同士が対向する領域よりも、同一の外部電極に接続された内部電極層12同士が異なる外部電極に接続された内部電極層12を介さずに対向するセラミック部14において、高いことが裏付けられた。
本実施形態に係る製造方法によれば、下地層21がMoを含むようになる。この場合、Cuめっき層22、Niめっき層23およびSnめっき層24を形成する場合に発生する水素が内部電極層12に侵入することが抑制される。それにより、内部電極層12への水素の吸蔵が抑制され、誘電体層11の還元が抑制される。その結果、絶縁抵抗の低下が抑制される。また、下地層21のMoの一部が誘電体層11に拡散すると、当該拡散したMoは、ABOで表されるペロブスカイト構造のBサイトを置換し、ドナーとして機能する。それにより、誘電体層11を構成するセラミックの酸素欠陥の生成が抑制される。その結果、誘電体層11の耐還元性が高まる。
なお、外部電極形成前の金属ペーストにMo源を添加せずに、例えば金属ペースト塗布前または後、またはその両方においてスパッタ等でMo源の膜を形成し、焼成時の拡散により、同様の効果を得る方法も可能である。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1〜4)
チタン酸バリウム粉末に必要な添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にて誘電体グリーンシートを作製した。誘電体グリーンシートの塗工厚みを0.8μmとし、有機バインダとしてポリビニルブチラール(PVB)等を用い、溶剤としてエタノール、トルエン酸等を加えた。その他、可塑剤などを加えた。次に、内部電極層12の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる内部電極形成用導電ペーストを作製した。内部電極形成用導電ペーストの有機バインダおよび溶剤には、誘電体グリーンシートとは異なるものを用いた。誘電体シートに内部電極形成用導電ペーストをスクリーン印刷した。内部電極形成用導電ペーストを印刷したシートを250枚重ね、その上下にカバーシートをそれぞれ積層した。その後、熱圧着によりセラミック積層体を得て、所定の形状に切断した。
得られたセラミック積層体をN雰囲気中で脱バインダした後に、セラミック積層体の両端面から各側面にかけて、Niを主成分とする金属フィラー、共材、バインダ、溶剤およびMo源を含む金属ペーストを塗布し、乾燥させた。Mo源として、MoOを用いた。実施例1では、金属ペーストの固形分に対して0.1wt%のMoOを添加し、実施例2では0.2wt%のMoOを添加し、実施例3では0.3wt%のMoOを添加し、実施例4では0.5wt%のMoOを添加し、実施例5では1.0wt%のMoOを添加し、実施例6では3.0wt%のMoOを添加した。その後、還元雰囲気中で1100℃〜1300℃で10分〜2時間、金属ペーストをセラミック積層体と同時に焼成して焼結体を得た。
得られた焼結体の形状寸法は、長さ=0.6mm、幅=0.3mm、高さ0.3mmであった。焼結体をN雰囲気下800℃の条件で再酸化処理を行った後、メッキ処理して下地層21の表面にCuめっき層22、Niめっき層23およびSnめっき層24を形成し、積層セラミックコンデンサ100を得た。実施例1〜4に係るサンプルをそれぞれ100個作成した。
(比較例1)
比較例1では下地層21用の金属ペーストにMo源を添加しなかった。他は、実施例1〜6と同様の条件とした。比較例1に係るサンプルをそれぞれ100個作成した。
実施例1〜6および比較例1のそれぞれについて、温度=85℃、相対湿度85%、10Vの耐圧試験を100h時間行った。この場合に、60秒間100MΩ以下になるサンプルの発生率を調べた。表1は、その結果を示す。表1に示すように、比較例1では、当該発生率が18%以上と高くなった。これは、下地層21を透過して内部電極層12に水素が吸蔵され、当該水素によって誘電体層11が還元されたからであると考えられる。これに対して、実施例1〜6では、当該発生率が大幅に低下した。これは、下地層21の水素透過が抑制され、内部電極層12への水素吸蔵が抑制されたからであると考えられる。
Figure 0006933461
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
20a,20b 外部電極
21 下地層
22 Cuめっき層
23 Niめっき層
24 Snめっき層
100 積層セラミックコンデンサ

Claims (7)

  1. セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、
    前記2端面に形成された1対の外部電極と、を備え、
    前記1対の外部電極は、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分とし、当該主成分と金属間化合物を形成していないMoを含む下地層上にめっき層が形成された構造を有し、
    前記誘電体層において、前記2端面から内部にかけてMo濃度が減少する濃度勾配を有することを特徴とする積層セラミックコンデンサ。
  2. 前記誘電体層中のMo濃度は、異なる前記外部電極に接続された前記内部電極層同士が対向する領域よりも、同一の外部電極に接続された前記内部電極層同士が異なる外部電極に接続された前記内部電極層を介さずに対向する領域において、高いことを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、
    前記2端面に形成された1対の外部電極と、を備え、
    前記1対の外部電極は、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分とし、当該主成分と金属間化合物を形成していないMoを含む下地層上にめっき層が形成された構造を有し、
    前記誘電体層中のMo濃度は、異なる前記外部電極に接続された前記内部電極層同士が対向する領域よりも、同一の外部電極に接続された前記内部電極層同士が異なる外部電極に接続された前記内部電極層を介さずに対向する領域において、高いことを特徴とする積層セラミックコンデンサ。
  4. 前記めっき層は、Snめっき層を含むことを特徴とする請求項1〜3のいずれか一項に記載の積層セラミックコンデンサ。
  5. 前記下地層の主成分金属は、Niであることを特徴とする請求項1〜4のいずれか一項に記載の積層セラミックコンデンサ。
  6. 前記内部電極層は、Niを主成分とすることを特徴とする請求項1〜5のいずれか一項に記載の積層セラミックコンデンサ。
  7. 前記誘電体層の主成分セラミックは、ペロブスカイト構造を有することを特徴とする請求項1〜6のいずれか一項に記載の積層セラミックコンデンサ。
JP2016248519A 2016-12-21 2016-12-21 積層セラミックコンデンサおよびその製造方法 Active JP6933461B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016248519A JP6933461B2 (ja) 2016-12-21 2016-12-21 積層セラミックコンデンサおよびその製造方法
US15/836,657 US10290424B2 (en) 2016-12-21 2017-12-08 Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
TW106143315A TWI725264B (zh) 2016-12-21 2017-12-11 積層陶瓷電容器及其製造方法
KR1020170171077A KR102468200B1 (ko) 2016-12-21 2017-12-13 적층 세라믹 콘덴서 및 그 제조 방법
CN201711381657.7A CN108231414B (zh) 2016-12-21 2017-12-20 多层陶瓷电容器及多层陶瓷电容器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016248519A JP6933461B2 (ja) 2016-12-21 2016-12-21 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2018101751A JP2018101751A (ja) 2018-06-28
JP6933461B2 true JP6933461B2 (ja) 2021-09-08

Family

ID=62561989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016248519A Active JP6933461B2 (ja) 2016-12-21 2016-12-21 積層セラミックコンデンサおよびその製造方法

Country Status (5)

Country Link
US (1) US10290424B2 (ja)
JP (1) JP6933461B2 (ja)
KR (1) KR102468200B1 (ja)
CN (1) CN108231414B (ja)
TW (1) TWI725264B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7424740B2 (ja) * 2018-05-18 2024-01-30 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7089402B2 (ja) * 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10971302B2 (en) * 2018-06-19 2021-04-06 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of the same
JP2020027930A (ja) * 2018-08-16 2020-02-20 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層型キャパシタ
JP2021027095A (ja) * 2019-08-01 2021-02-22 太陽誘電株式会社 積層セラミック電子部品
JP2021027094A (ja) * 2019-08-01 2021-02-22 太陽誘電株式会社 積層セラミック電子部品
JP2021100020A (ja) * 2019-12-20 2021-07-01 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
KR20230062024A (ko) * 2021-10-29 2023-05-09 삼성전기주식회사 커패시터 부품
JP2023129774A (ja) 2022-03-07 2023-09-20 太陽誘電株式会社 積層セラミック電子部品

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604676A (en) * 1984-10-02 1986-08-05 Murata Manufacturing Co., Ltd. Ceramic capacitor
JPH0630318B2 (ja) 1987-09-21 1994-04-20 株式会社村田製作所 積層セラミックコンデンサ
JP3494431B2 (ja) * 1998-12-03 2004-02-09 株式会社村田製作所 セラミック電子部品の製造方法およびセラミック電子部品
JP3699617B2 (ja) * 1999-06-30 2005-09-28 京セラ株式会社 積層セラミックコンデンサ
US7083744B2 (en) * 2003-01-24 2006-08-01 E. I. Du Pont De Nemours And Company Terminal electrode compositions for multilayer ceramic capacitors
US7224570B2 (en) * 2004-06-28 2007-05-29 Kyocera Corporation Process for preparing multilayer ceramic capacitor and the multilayer ceramic capacitor
JP2007035848A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2007223863A (ja) * 2006-02-24 2007-09-06 Tdk Corp 誘電体磁器組成物およびその製造方法
TWI399766B (zh) * 2006-09-27 2013-06-21 Kyocera Corp 積層陶瓷電容器及其製法
KR101508838B1 (ko) * 2013-08-09 2015-04-06 삼성전기주식회사 다층 세라믹 소자 및 이를 구비하는 실장 구조물
KR102067175B1 (ko) * 2013-09-17 2020-01-15 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP6696124B2 (ja) 2014-09-19 2020-05-20 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法
US9959973B2 (en) 2014-09-19 2018-05-01 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing same
JP6502092B2 (ja) * 2014-12-26 2019-04-17 太陽誘電株式会社 積層セラミックコンデンサ
JP6415337B2 (ja) * 2015-01-28 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ
KR102139753B1 (ko) * 2015-02-26 2020-07-31 삼성전기주식회사 세라믹 전자 부품 및 이의 제조방법
JP2017216330A (ja) * 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
JP6823975B2 (ja) * 2016-09-06 2021-02-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Also Published As

Publication number Publication date
TWI725264B (zh) 2021-04-21
KR102468200B1 (ko) 2022-11-18
CN108231414B (zh) 2021-10-29
TW201837936A (zh) 2018-10-16
US10290424B2 (en) 2019-05-14
US20180174752A1 (en) 2018-06-21
KR20180072555A (ko) 2018-06-29
CN108231414A (zh) 2018-06-29
JP2018101751A (ja) 2018-06-28

Similar Documents

Publication Publication Date Title
JP6933461B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6909011B2 (ja) 積層セラミックコンデンサ
US10971302B2 (en) Multilayer ceramic capacitor and manufacturing method of the same
JP7446705B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR102635244B1 (ko) 세라믹 전자 부품 및 그 제조 방법
JP7145652B2 (ja) 積層セラミックコンデンサおよびその製造方法
US11017947B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP7262181B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2019102766A (ja) セラミック電子部品およびその製造方法
US11081282B2 (en) Multilayer ceramic capacitor with copper oxide layer and method of manufacturing the same
JP2021015877A (ja) セラミック電子部品およびその製造方法
TWI811380B (zh) 積層陶瓷電容器及其製造方法
US10607782B2 (en) Ceramic electronic device and manufacturing method of ceramic electronic device
JP2018133501A (ja) 積層セラミックコンデンサおよびその製造方法
JP2020093952A (ja) セラミック原料粉末、積層セラミックコンデンサ、および積層セラミックコンデンサの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210819

R150 Certificate of patent or registration of utility model

Ref document number: 6933461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150