KR102468200B1 - 적층 세라믹 콘덴서 및 그 제조 방법 - Google Patents

적층 세라믹 콘덴서 및 그 제조 방법 Download PDF

Info

Publication number
KR102468200B1
KR102468200B1 KR1020170171077A KR20170171077A KR102468200B1 KR 102468200 B1 KR102468200 B1 KR 102468200B1 KR 1020170171077 A KR1020170171077 A KR 1020170171077A KR 20170171077 A KR20170171077 A KR 20170171077A KR 102468200 B1 KR102468200 B1 KR 102468200B1
Authority
KR
South Korea
Prior art keywords
layer
ceramic capacitor
multilayer ceramic
internal electrode
main component
Prior art date
Application number
KR1020170171077A
Other languages
English (en)
Other versions
KR20180072555A (ko
Inventor
아쯔히로 야나기사와
요시노리 시바따
미끼오 다하라
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20180072555A publication Critical patent/KR20180072555A/ko
Application granted granted Critical
Publication of KR102468200B1 publication Critical patent/KR102468200B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/252Terminals the terminals being coated on the capacitive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Abstract

본 발명의 과제는 외부 전극으로부터의 수소의 침입을 억제할 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공하는 것이다.
적층 세라믹 콘덴서는 세라믹을 주성분으로 하는 유전체층과, 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2단부면에 노출되도록 형성되고, 대략 직육면체 형상을 갖는 적층 칩과, 상기 2단부면에 형성된 한 쌍의 외부 전극을 구비하고, 상기 한 쌍의 외부 전극은 Ni 및 Cu의 적어도 어느 한쪽을 포함하는 금속 또는 합금을 주성분으로 하여 Mo을 포함하는 하지층 위에 도금층이 형성된 구조를 갖는 것을 특징으로 한다.

Description

적층 세라믹 콘덴서 및 그 제조 방법{MULTILAYER CERAMIC CAPACITOR AND MANUFACTURING METHOD OF MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서 및 그 제조 방법에 관한 것이다.
적층 세라믹 콘덴서는 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 적층체의 표면으로 인출된 내부 전극과 도통하도록 적층체의 표면에 형성된 한 쌍의 외부 전극을 구비하고 있다. 외부 전극은 하지층 위에 도금 처리가 실시되어 있다. 특허문헌 1에서는, 도금 처리 시에 발생하는 수소가 내부 전극에 흡장되고, 유전체층을 환원함으로써 절연 저항이 열화되는 것이 기재되어 있다. 또한, 특허문헌 1에서는 귀금속을 주성분으로 하는 내부 전극을 사용한 경우에 수소의 흡수를 억제하는 금속으로서 Ni(니켈)을 첨가하는 것이 기재되어 있다. 한편, 특허문헌 2에서는 내부 전극에 Ni이 사용되어 있는 경우라도, 수소의 영향에 의해 절연 저항의 열화가 발생하는 것이 기재되어 있다.
일본 특허 공개 평1-80011호 공보 일본 특허 공개 제2016-66783호 공보
수소의 영향을 억제하기 위해서는, 수소의 침입 경로인 외부 전극으로부터의 수소의 침입을 억제하는 것이 요망된다.
본 발명은 상기 과제를 감안하여 이루어진 것이고, 외부 전극으로부터의 수소의 침입을 억제할 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 관한 적층 세라믹 콘덴서는, 세라믹을 주성분으로 하는 유전체층과, 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2단부면에 노출되도록 형성되고, 대략 직육면체 형상을 갖는 적층 칩과, 상기 2단부면에 형성된 한 쌍의 외부 전극을 구비하고, 상기 한 쌍의 외부 전극은 Ni 및 Cu의 적어도 어느 한쪽을 포함하는 금속 또는 합금을 주성분으로 하여 Mo을 포함하는 하지층 위에 도금층이 형성된 구조를 갖는 것을 특징으로 한다.
상기 적층 세라믹 콘덴서에 있어서, 상기 유전체층에 있어서, 상기 2단부면으로부터 내부에 걸쳐서 Mo 농도가 감소하는 농도 구배를 갖고 있어도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 유전체층 중의 Mo 농도는 다른 상기 외부 전극에 접속된 상기 내부 전극층끼리가 대향하는 영역보다도, 동일한 외부 전극에 접속된 상기 내부 전극끼리가 다른 외부 전극에 접속된 상기 내부 전극층을 통하지 않고 대향하는 영역에 있어서, 높아도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 도금층은 Sn 도금층을 포함하고 있어도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 하지층의 주성분 금속을 Ni로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 내부 전극층은 Ni을 주성분으로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 유전체층의 주성분 세라믹은 페로브스카이트 구조를 갖고 있어도 된다.
본 발명에 관한 적층 세라믹 콘덴서의 제조 방법은, 세라믹 유전체층 그린 시트와, 내부 전극 형성용 도전 페이스트를 교대로 적층하고, 적층된 복수의 내부 전극 형성용 도전 페이스트를 교대로 대향하는 2단부면에 노출시킴으로써, 대략 직육면체 형상의 세라믹 적층체를 형성하고, 상기 2단부면에 접하도록, Ni 및 Cu의 적어도 어느 한쪽을 포함하는 금속 또는 합금을 주성분으로 하는 금속 분말과 Mo원을 포함하는 금속 페이스트를 도포하고, 상기 금속 페이스트의 도포 후의 상기 세라믹 적층체를 소성하는 것을 특징으로 한다.
본 발명에 따르면, 외부 전극으로부터의 수소의 침입을 억제할 수 있다.
도 1은 적층 세라믹 콘덴서의 부분 단면 사시도이다.
도 2는 도 1의 A-A선의 부분 단면도이다.
도 3은 적층 세라믹 콘덴서의 제조 방법의 플로우를 예시하는 도면이다.
도 4의 (a)는 EPMA를 사용하여 Ni의 분포를 측정한 결과이고, (b)는 EPMA를 사용하여 Mo의 분포를 측정한 결과이다.
도 5의 (a)는 측정 개소를 예시하는 도면이고, (b)는 B선 단면에 있어서의 Mo 농도의 측정 결과이다.
이하, 도면을 참조하면서, 실시 형태에 대하여 설명한다.
(실시 형태)
먼저, 적층 세라믹 콘덴서에 대하여 설명한다. 도 1은 적층 세라믹 콘덴서(100)의 부분 단면 사시도이다. 도 1에서 예시한 바와 같이, 적층 세라믹 콘덴서(100)는 직육면체 형상을 갖는 적층 칩(10)과, 적층 칩(10)의 어느 하나의 대향하는 2단부면에 설치된 외부 전극(20a, 20b)을 구비한다. 또한, 적층 칩(10)의 당해 2단부면 이외의 4면을 측면이라고 칭한다. 외부 전극(20a, 20b)은 4개의 측면으로 연장되어 있다. 단, 외부 전극(20a, 20b)은 4개의 측면에 있어서 서로 이격되어 있다.
적층 칩(10)은 유전체로서 기능하는 세라믹 재료를 포함하는 유전체층(11)과, 비금속 재료를 포함하는 내부 전극층(12)이 교대로 적층된 구성을 갖는다. 각 내부 전극층(12)의 단부 테두리는 적층 칩(10)의 외부 전극(20a)이 설치된 단부면과, 외부 전극(20b)이 설치된 단부면에 교대로 노출되어 있다. 그것에 의해, 각 내부 전극층(12)은 외부 전극(20a)과 외부 전극(20b)에 교대로 도통하고 있다. 그 결과, 적층 세라믹 콘덴서(100)는 복수의 유전체층(11)이 내부 전극층(12)을 통해 적층된 구성을 갖는다. 또한, 적층 칩(10)에 있어서, 4개의 측면 중, 유전체층(11)과 내부 전극층(12)의 적층 방향(이하, 적층 방향이라고 칭함)의 상면과 하면에 대응하는 2측면은 커버층(13)에 의해 덮여 있다. 커버층(13)은 세라믹 재료를 주성분으로 한다. 예를 들어, 커버층(13)의 재료는 유전체층(11)과 세라믹 재료의 주성분이 동일하다.
적층 세라믹 콘덴서(100)의 사이즈는, 예를 들어 길이 0.2㎜, 폭 0.125㎜, 높이 0.125㎜이거나, 또는 길이 0.4㎜, 폭 0.2㎜, 높이 0.2㎜, 또는 길이 0.6㎜, 폭 0.3㎜, 높이 0.3㎜이거나, 또는 길이 1.0㎜, 폭 0.5㎜, 높이 0.5㎜이거나, 또는 길이 3.2㎜, 폭 1.6㎜, 높이 1.6㎜이거나, 또는 길이 4.5㎜, 폭 3.2㎜, 높이 2.5㎜이지만, 이들의 사이즈로 한정되는 것은 아니다.
내부 전극층(12)은 Ni, Cu(구리), Sn(주석) 등의 비금속을 주성분으로 한다. 내부 전극층(12)으로서, Pt(백금), Pd(팔라듐), Ag(은), Au(금) 등의 귀금속이나 이들을 포함하는 합금을 사용해도 된다. 유전체층(11)은, 예를 들어 일반식 ABO3으로 표현되는 페로브스카이트 구조를 갖는 세라믹 재료를 주성분으로 한다. 또한, 당해 페로브스카이트 구조는 비화학양론 조성인 ABO3 를 포함한다. 예를 들어, 당해 세라믹 재료로서, BaTiO3(티타늄산바륨), CaZrO3(지르콘산칼슘), CaTiO3(티타늄산칼슘), SrTiO3(티타늄산스트론튬), 페로브스카이트 구조를 형성하는 Ba1-x-yCaxSryTi1-zZrzO3(0≤x≤1, 0≤y≤1, 0≤z≤1) 등을 사용할 수 있다.
도 2는 외부 전극(20a)의 단면도이고, 도 1의 A-A선의 부분 단면도이다. 또한, 도 2에서는 단면을 나타내는 해칭을 생략하고 있다. 도 2에서 예시한 바와 같이, 외부 전극(20a)은 하지층(21) 위에, Cu 도금층(22), Ni 도금층(23) 및 Sn 도금층(24)이 형성된 구조를 갖는다. 하지층(21), Cu 도금층(22), Ni 도금층(23) 및 Sn 도금층(24)은 적층 칩(10)의 양 단부면으로부터 4개의 측면으로 연장되어 있다. 또한, 도 2에서는 외부 전극(20a)에 대하여 예시하고 있지만, 외부 전극(20b)도 동일한 구조를 갖는다.
하지층(21)은 Ni 및 Cu의 적어도 어느 한쪽을 포함하는 금속 또는 합금을 주성분으로 하고, 하지층(21)의 치밀화를 위한 유리 성분을 포함하고 있어도 되고, 하지층(21)의 소결성을 제어하기 위한 공재를 포함하고 있어도 된다. 유리 성분은 Ba, Sr, Ca, Zn(아연), Al(알루미늄), Si(규소), B(붕소) 등의 산화물이다. 공재는 세라믹 성분이고, 예를 들어 유전체층(11)이 주성분으로 하는 세라믹 성분이다.
또한, 하지층(21)은 Mo(몰리브덴)을 포함하고 있다. 하지층(21)이 Mo을 포함하는 점에서, Cu 도금층(22), Ni 도금층(23) 및 Sn 도금층(24)을 형성하는 경우에 발생하는 수소가 내부 전극층(12)에 침입하는 것이 억제된다. 예를 들어, Mo은 수소 투과를 방해하는 작용을 갖고 있다. 수소 투과를 방해하는 Mo이 하지층(21) 내부에 포함되고, 외부 전극(20a, 20b) 근방의 세라믹부(14)에 농도 구배를 수반하여 확산됨으로써, 하지층(21) 및 세라믹부(14)에 있어서의 수소의 투과성이 저하되고, 수소의 침입 경로를 차단하고 있다(블로킹 효과를 발휘하고 있다)고 생각된다. 세라믹부(14)란, 적층 칩(10)에 있어서, 다른 외부 전극에 접속되는 내부 전극층(12)끼리가 대향하는 대향 영역보다도 각 단부면측의 영역이다. 수소의 침입 경로가 차단되면, 내부 전극층(12)으로의 수소의 흡장이 억제되고, 유전체층(11)의 환원이 억제된다. 그것에 의해, 적층 세라믹 콘덴서(100)의 절연 저항의 저하가 억제된다. 또한, Cu 도금층(22) 및 Ni 도금층(23)의 도금 공정에서는, 도금 대상의 표면에서 수소가 많이 발생한다. 따라서, 수소의 침입 경로를 차단하는 것은 특히 효과적이다.
또한, 하지층(21)의 Mo의 일부가 유전체층(11)으로 확산되면, 당해 확산된 Mo은 ABO3으로 표현되는 페로브스카이트 구조의 B사이트를 치환하고, 도너로서 기능한다. 그것에 의해, 유전체층(11)을 구성하는 세라믹의 산소 결함의 생성이 억제된다. 그 결과, 유전체층(11)의 내환원성이 높아진다. 또한, 본 실시 형태에 있어서는, 하지층(21)에 포함되는 원소로서 Mo에 착안하고 있지만, 그것에 한정되지 않는다. 수소 투과를 방해하는 효과를 갖고, B사이트를 치환하여 도너로서 기능하는 원소, 예를 들어 Nb(니오븀), Ta(탄탈륨), W(텅스텐) 등을 Mo 대신에 사용해도 된다.
또한, 내부 전극층(12)이 Ni을 주성분으로 하면, 내부 전극층(12)의 수소 흡장성이 높아진다. 따라서, 내부 전극층(12)이 Ni을 주성분으로 하는 경우에는, 외부 전극(20a, 20b)으로부터의 수소 침입을 억제하는 것이 특히 효과적이다. 또한, Cu 도금층(22) 및 Ni 도금층(23)의 도금 공정에서는 도금 대상의 표면에서 수소가 많이 발생한다. 따라서, 수소의 침입 경로를 차단하는 것은 특히 효과적이다.
또한, Sn은 높은 치밀성을 갖고 있다. 이것은 Sn이 최밀 충전 구조를 갖는 것에 기인한다. 하지층(21) 상에 Sn 도금층(24)이 설치되어 있으면, 수소가 Sn 도금층(24)보다도 적층 칩(10)측에 갇히게 된다. 즉, 수소의 영향이 발생하기 쉬워진다. 따라서, 하지층(21) 위에 Sn 도금층(24)이 형성되어 있는 경우에는, 외부 전극(20a, 20b)으로부터의 수소 침입을 억제하는 것이 특히 효과적이다.
계속해서, 적층 세라믹 콘덴서(100)의 제조 방법에 대하여 설명한다. 도 3은 적층 세라믹 콘덴서(100)의 제조 방법의 플로우를 예시하는 도면이다.
(원료 분말 제작 공정)
먼저, 유전체층(11)의 주성분인 세라믹 재료의 분말에, 목적에 따라 소정의 첨가 화합물을 첨가한다. 첨가 화합물로서는, Mg(마그네슘), Mn(망간), V(바나듐), Cr(크롬), 희토류 원소[Y(이트륨), Dy(디스프로슘), Tm(툴륨), Ho(홀뮴), Tb(테르븀), Yb(이테르븀), Sm(사마륨), Eu(유로븀), Gd(가돌리늄) 및 Er(에르븀)]의 산화물, 그리고 Co(코발트), Ni, Li(리튬), B, Na(나트륨), K(칼륨) 및 Si의 산화물 혹은 유리를 들 수 있다. 예를 들어, 먼저, 세라믹 재료의 분말에 첨가 화합물을 포함하는 화합물을 혼합하여 하소를 행한다. 계속해서, 얻어진 세라믹 재료의 입자를 첨가 화합물과 함께 습식 혼합하고, 건조 및 분쇄하여 세라믹 재료의 분말을 제조한다.
(적층 공정)
이어서, 얻어진 세라믹 재료의 분말에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 프탈산디옥틸(DOP) 등의 가소제를 가하여 습식 혼합한다. 얻어진 슬러리를 사용하고, 예를 들어 다이 코터법이나 닥터 블레이드법에 의해, 기재 위에, 예를 들어 두께 0.8㎛ 이하의 띠상의 유전체 그린 시트를 도공하여 건조시킨다.
이어서, 유전체 그린 시트의 표면에, 내부 전극 형성용 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의해 인쇄함으로써, 내부 전극층(12)의 패턴을 배치한다. 내부 전극층 형성용 도전 페이스트는 내부 전극층(12)의 주성분 금속의 분말과, 바인더와, 용제와, 필요에 따라 그 밖의 보조제를 포함하고 있다. 바인더 및 용제는 상기한 세라믹 슬러리와 다른 것을 사용하는 것이 바람직하다. 또한, 내부 전극 형성용 도전 페이스트에는 공재로서, 유전체층(11)의 주성분인 세라믹 재료를 분산시켜도 된다.
이어서, 내부 전극층 패턴이 인쇄된 유전체 그린 시트를 소정의 크기로 펀칭하고, 펀칭된 유전체 그린 시트를, 기재를 박리한 상태에서, 내부 전극층(12)과 유전체층(11)이 엇갈려지도록, 또한 내부 전극층(12)이 유전체층(11)의 길이 방향 양 단부면에 단부 테두리가 교대로 노출되고 극성이 다른 한 쌍의 외부 전극에 교대로 인출되도록, 소정층 수(예를 들어, 200 내지 500층)만 적층한다. 적층한 패턴 형성 시트의 상하에 커버층(13)이 되는 커버 시트를 압착시키고, 소정 칩 치수(예를 들어, 1.0㎜×0.5㎜)로 커트한다. 이에 의해, 대략 직육면체 형상의 세라믹 적층체가 얻어진다.
(금속 페이스트 도포 공정)
이어서, 적층 공정에서 얻어진 세라믹 적층체를, 200℃ 내지 500℃의 N2 분위기 중에서 탈바인더한 후에, 세라믹 적층체의 양 단부면으로부터 각 측면에 걸쳐서, 금속 필러, 공재, 바인더, 용제 및 Mo원을 포함하는 금속 페이스트를 도포하고, 건조시킨다. 이 금속 페이스트는 외부 전극 형성용 금속 페이스트이다.
Mo원의 종류, 형상 등은 특별히 한정되지 않는다. 예를 들어, Mo원으로서, 구체적으로는 산화몰리브덴(MoO2, MoO3), 염화몰리브덴(MoCl2, MoCl3, MoCl4), 수산화몰리브덴(Mo(OH)3, Mo(OH)5), 몰리브덴산바륨(BaMoO4), 몰리브덴산암모늄((NH4)6Mo7O24ㆍ4H2O), 몰리브덴-니켈 합금 등을 사용할 수 있다. 또한, 공재에 Mo을 미리 고용시켜 두고, 당해 공재를 Mo원으로서 사용해도 된다.
(소성 공정)
이어서, 외부 전극 형성용 금속 페이스트가 도포된 세라믹 적층체를, 환원 분위기 중에서 1100 내지 1300℃에서 10분 내지 2시간 소성한다. 이와 같이 하여, 내부에 소결체를 포함하는 유전체층(11)과 내부 전극층(12)이 교대로 적층되어 이루어지는 적층 칩(10)과, 적층 방향 상하의 최외층으로서 형성되는 커버층(13)과, 하지층(21)을 갖는 소결체가 얻어진다.
(도금 처리 공정)
그 후, 도금 처리 공정을 실시함으로써, Cu 도금층(22), Ni 도금층(23) 및 Sn 도금층(24)을, 하지층(21) 위에 차례로 형성한다. 이상의 공정을 거쳐서, 적층 세라믹 콘덴서(100)가 완성된다.
도 4의 (a)는 EPMA(Electron Probe Micro Analyzer)를 사용하여 하지층(21), 유전체층(11) 및 내부 전극층(12)에 있어서의 Ni의 분포를 측정한 결과이다. 도 4의 (a)의 예에서는, 음영 부분이 Ni의 분포 영역이고, 음영을 긋고 있지 않은 부분은 Ni이 저농도 또는 검출되지 않은 영역이다. 도 4의 (a)에서 예시한 바와 같이, 하지층(21)의 주성분이 Ni이기 때문에, 하지층(21)에 대응하는 영역에 있어서 Ni이 분포되어 있다. 또한, 내부 전극층(12)의 주성분이 Ni이기 때문에, 내부 전극층(12)에 대응하는 영역에 있어서 Ni이 분포되어 있다. 도 4의 (b)는 EPMA를 사용하여 하지층(21), 유전체층(11) 및 내부 전극층(12)에 있어서의 Mo의 분포를 측정한 결과이다. 도 4의 (b)의 예에서는 음영 부분이 Mo 농도가 비교적 높은 분포 영역이고, 해칭 부분이 Mo 농도가 비교적 낮은 분포 영역이며, 음영도 해칭도 그어져 있지 않은 부분이 Mo이 검출되지 않은 영역이다.
도 4의 (a)와 도 4의 (b)를 대비하면, Ni이 분포하는 영역에서는 Mo이 검출되지 않고, Mo이 분포하는 영역에서는 Ni이 검출되지 않았다. 이 결과로부터, Ni과 Mo은 서로 고용하지 않고 금속간 화합물을 형성하지 않고, 서로 독립하여 분포되어 있는 것을 알 수 있다. 따라서, Mo은 수소 투과 계수가 매우 낮은 단체의 Mo으로서 존재하고 있는 것을 알 수 있다. 이상으로부터, 외부 전극(20a, 20b)으로부터의 수소의 침입 경로를 차단하고 있는(블로킹 효과를 발휘하고 있는) 것이 뒷받침되었다.
이어서, 레이저 어블레이션 ICP 질량 분석법을 사용하여 세라믹부(14)와, 다른 외부 전극에 접속된 내부 전극층끼리가 대향하는 대향 영역에 있어서의, Mo 농도의 측정 결과에 대하여 설명한다. 도 5의 (a)는 측정 개소를 예시하는 도면이다. 도 5의 (a)에서 예시한 바와 같이, 유전체층(11)에 있어서의 해당 유전체층(11)의 연장 방향의 B선 단면에 대하여 Mo 농도를 측정했다. 도 5의 (b)는 B선 단면에 있어서의 Mo 농도의 측정 결과이다. 도 5의 (b)에 있어서, 횡축은 유전체층(11)이 연장되는 방향에 있어서의 외부 전극으로부터의 거리를 나타내고, 종축은 Mo 농도의 정규화값이다. 구체적으로는 98Mo/47Ti을 산출하고, 적층 칩(10)의 단부면에 있어서의 농도를 1로 한 경우의 정규화값이다. 「98」, 「47」은 Mo 및 Ti의 질량 전하비(m/Z)이다. 따라서, Ti을 기준으로 한 Mo의 검출 카운트 수를 Mo 농도로서 검출하고 있다. 도 5의 (b)에 있어서, 「EM」은 엔드 마진이고, 도 5의 (a)의 B선 단면에 있어서는, 세라믹부(14)를 나타낸다. 「Mo 확산 영역」은 Mo이 검출된 영역이다. B선 단면에 있어서, 적층 칩(10)의 단부면으로부터 농도 구배를 갖고 Mo이 확산되어 있는 것을 알 수 있다. 즉, 적층 칩(10)의 단부면에 있어서 Mo 농도가 가장 높고, 유전체층(11)의 연장 방향을 따라 외부 전극으로부터 이격되는 것에 따라 Mo 농도가 낮게 되어 있다. 즉, 하지층(21)으로부터 Mo이 확산된 것이 뒷받침되어 있다. 또한, Mo 농도는 다른 외부 전극에 접속된 내부 전극층(12)끼리가 대향하는 영역보다도, 동일한 외부 전극에 접속된 내부 전극층(12)끼리가 다른 외부 전극에 접속된 내부 전극층(12)을 통하지 않고 대향하는 세라믹부(14)에 있어서, 높은 것이 뒷받침되었다.
본 실시 형태에 관한 제조 방법에 의하면, 하지층(21)이 Mo을 포함하게 된다. 이 경우, Cu 도금층(22), Ni 도금층(23) 및 Sn 도금층(24)을 형성하는 경우에 발생하는 수소가 내부 전극층(12)에 침입하는 것이 억제된다. 그것에 의해, 내부 전극층(12)으로의 수소의 흡장이 억제되고, 유전체층(11)의 환원이 억제된다. 그 결과, 절연 저항의 저하가 억제된다. 또한, 하지층(21)의 Mo의 일부가 유전체층(11)으로 확산되면, 당해 확산된 Mo은 ABO3으로 표현되는 페로브스카이트 구조의 B사이트를 치환하고, 도너로서 기능한다. 그것에 의해, 유전체층(11)을 구성하는 세라믹의 산소 결함의 생성이 억제된다. 그 결과, 유전체층(11)의 내환원성이 높아진다.
또한, 외부 전극 형성 전의 금속 페이스트에 Mo원을 첨가하지 않고, 예를 들어 금속 페이스트 도포 전 또는 후, 또는 그 양쪽에 있어서 스퍼터 등으로 Mo원의 막을 형성하고, 소성 시의 확산에 의해, 동일한 효과를 얻는 방법도 가능하다.
[실시예]
이하, 실시 형태에 관한 적층 세라믹 콘덴서를 제작하고, 특성에 대하여 조사했다.
(실시예 1 내지 6)
티타늄산바륨 분말에 필요한 첨가물을 첨가하고, 볼 밀로 충분히 습식 혼합 분쇄하여 유전체 재료를 얻었다. 유전체 재료에 유기 바인더 및 용제를 가하고 닥터 블레이드법으로 유전체 그린 시트를 제작했다. 유전체 그린 시트의 도공 두께를 0.8㎛로 하고, 유기 바인더로서 폴리비닐부티랄(PVB) 등을 사용하고, 용제로서 에탄올, 톨루엔산 등을 가했다. 그 밖에, 가소제 등을 가했다. 이어서, 내부 전극층(12)의 주성분 금속의 분말과, 바인더와, 용제와, 필요에 따라 그 밖의 보조제를 포함하고 있는 내부 전극 형성용 도전 페이스트를 제작했다. 내부 전극 형성용 도전 페이스트의 유기 바인더 및 용제에는 유전체 그린 시트와는 다른 것을 사용했다. 유전체 시트에 내부 전극 형성용 도전 페이스트를 스크린 인쇄했다. 내부 전극 형성용 도전 페이스트를 인쇄한 시트를 250매 겹치고, 그 상하에 커버 시트를 각각 적층했다. 그 후, 열 압착에 의해 세라믹 적층체를 얻고, 소정의 형상으로 절단했다.
얻어진 세라믹 적층체를 N2 분위기 중에서 탈바인더한 후에, 세라믹 적층체의 양 단부면으로부터 각 측면에 걸쳐서, Ni을 주성분으로 하는 금속 필러, 공재, 바인더, 용제 및 Mo원을 포함하는 금속 페이스트를 도포하고, 건조시켰다. Mo원으로서, MoO3을 사용했다. 실시예 1에서는 금속 페이스트의 고형분에 대하여 0.1wt%의 MoO3을 첨가하고, 실시예 2에서는 0.2wt%의 MoO3을 첨가하고, 실시예 3에서는 0.3wt%의 MoO3을 첨가하고, 실시예 4에서는 0.5wt%의 MoO3을 첨가하고, 실시예 5에서는 1.0wt%의 MoO3을 첨가하고, 실시예 6에서는 3.0wt%의 MoO3을 첨가했다. 그 후, 환원 분위기 중에서 1100℃ 내지 1300℃에서 10분 내지 2시간, 금속 페이스트를 세라믹 적층체와 동시에 소성하여 소결체를 얻었다.
얻어진 소결체의 형상 치수는 길이=0.6㎜, 폭=0.3㎜, 높이 0.3㎜였다. 소결체를 N2 분위기 하에서 800℃의 조건에서 재산화 처리를 행한 후, 도금 처리하여 하지층(21)의 표면에 Cu 도금층(22), Ni 도금층(23) 및 Sn 도금층(24)을 형성하고, 적층 세라믹 콘덴서(100)를 얻었다. 실시예 1 내지 6에 관한 샘플을 각각 100개 작성했다.
(비교예 1)
비교예 1에서는 하지층(21)용의 금속 페이스트에 Mo원을 첨가하지 않았다. 그 밖에는, 실시예 1 내지 6과 동일한 조건으로 했다. 비교예 1에 관한 샘플을 각각 100개 작성했다.
실시예 1 내지 6 및 비교예 1의 각각에 대하여, 온도=85℃, 상대 습도 85%, 10V의 내압 시험을 100h시간 행하였다. 이 경우에, 60초간 100MΩ 이하가 되는 샘플의 발생률을 조사했다. 표 1은 그 결과를 나타낸다. 표 1에 나타낸 바와 같이, 비교예 1에서는, 당해 발생률이 18% 이상으로 높아졌다. 이것은, 하지층(21)을 투과하여 내부 전극층(12)에 수소가 흡장되고, 당해 수소에 의해 유전체층(11)이 환원되었기 때문이라고 생각된다. 이에 비해, 실시예 1 내지 6에서는 당해 발생률이 대폭으로 저하되었다. 이것은 하지층(21)의 수소 투과가 억제되고, 내부 전극층(12)으로의 수소 흡장이 억제되었기 때문이라고 생각된다.
Figure 112017124101012-pat00001
이상, 본 발명의 실시예에 대하여 상세하게 설명했지만, 본 발명은 이러한 특정한 실시예에 한정되는 것은 아니고, 특허 청구 범위에 기재된 본 발명의 요지 범위 내에 있어서, 다양한 변형ㆍ변경이 가능하다.
10 : 적층 칩
11 : 유전체층
12 : 내부 전극층
20a, 20b : 외부 전극
21 : 하지층
22 : Cu 도금층
23 : Ni 도금층
24 : Sn 도금층
100 : 적층 세라믹 콘덴서

Claims (9)

  1. 세라믹을 주성분으로 하는 유전체층과, 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 양 단부면에 노출되도록 형성되고, 직육면체 형상을 갖는 적층 칩과,
    상기 양 단부면에 형성된 한 쌍의 외부 전극을 구비하고,
    상기 한 쌍의 외부 전극은 Ni 및 Cu의 적어도 어느 한쪽을 포함하는 금속 또는 합금을 주성분으로 하고, 당해 주성분과 금속간 화합물을 형성하고 있지 않은 Mo을 포함하는 하지층 위에 도금층이 형성된 구조를 갖고,
    상기 유전체층에 있어서, 상기 양 단부면으로부터 상기 유전체층의 내부에 걸쳐서 Mo 농도가 감소하는 농도 구배를 갖는 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서, 상기 유전체층 중의 Mo 농도는 다른 상기 외부 전극에 접속된 상기 내부 전극층끼리가 대향하는 영역보다도, 동일한 외부 전극에 접속된 상기 내부 전극층끼리가 다른 외부 전극에 접속된 상기 내부 전극층을 통하지 않고 대향하는 영역에 있어서, 높은 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제1항 또는 제2항에 있어서, 상기 도금층은 Sn 도금층을 포함하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  4. 제1항 또는 제2항에 있어서, 상기 하지층의 주성분 금속은 Ni인 것을 특징으로 하는 적층 세라믹 콘덴서.
  5. 제1항 또는 제2항에 있어서, 상기 내부 전극층은 Ni을 주성분으로 하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  6. 제1항 또는 제2항에 있어서, 상기 유전체층의 주성분 세라믹은 페로브스카이트 구조를 갖는 것을 특징으로 하는 적층 세라믹 콘덴서.
  7. 삭제
  8. 삭제
  9. 삭제
KR1020170171077A 2016-12-21 2017-12-13 적층 세라믹 콘덴서 및 그 제조 방법 KR102468200B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-248519 2016-12-21
JP2016248519A JP6933461B2 (ja) 2016-12-21 2016-12-21 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20180072555A KR20180072555A (ko) 2018-06-29
KR102468200B1 true KR102468200B1 (ko) 2022-11-18

Family

ID=62561989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170171077A KR102468200B1 (ko) 2016-12-21 2017-12-13 적층 세라믹 콘덴서 및 그 제조 방법

Country Status (5)

Country Link
US (1) US10290424B2 (ko)
JP (1) JP6933461B2 (ko)
KR (1) KR102468200B1 (ko)
CN (1) CN108231414B (ko)
TW (1) TWI725264B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7424740B2 (ja) * 2018-05-18 2024-01-30 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7089402B2 (ja) * 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10971302B2 (en) * 2018-06-19 2021-04-06 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of the same
KR102653206B1 (ko) * 2018-08-16 2024-04-01 삼성전기주식회사 적층형 커패시터
JP2021027095A (ja) * 2019-08-01 2021-02-22 太陽誘電株式会社 積層セラミック電子部品
JP2021100020A (ja) * 2019-12-20 2021-07-01 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2023044364A (ja) 2021-09-17 2023-03-30 太陽誘電株式会社 積層セラミック電子部品
KR20230062024A (ko) * 2021-10-29 2023-05-09 삼성전기주식회사 커패시터 부품
JP2023129774A (ja) 2022-03-07 2023-09-20 太陽誘電株式会社 積層セラミック電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015376A (ja) * 1999-06-30 2001-01-19 Kyocera Corp 積層セラミックコンデンサ
JP2004228094A (ja) 2003-01-24 2004-08-12 E I Du Pont De Nemours & Co 多層セラミックキャパシタ用端子電極組成物

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604676A (en) * 1984-10-02 1986-08-05 Murata Manufacturing Co., Ltd. Ceramic capacitor
JPH0630318B2 (ja) 1987-09-21 1994-04-20 株式会社村田製作所 積層セラミックコンデンサ
JP3494431B2 (ja) * 1998-12-03 2004-02-09 株式会社村田製作所 セラミック電子部品の製造方法およびセラミック電子部品
US7224570B2 (en) * 2004-06-28 2007-05-29 Kyocera Corporation Process for preparing multilayer ceramic capacitor and the multilayer ceramic capacitor
JP2007035848A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2007223863A (ja) * 2006-02-24 2007-09-06 Tdk Corp 誘電体磁器組成物およびその製造方法
US8184427B2 (en) * 2006-09-27 2012-05-22 Kyocera Corporation Multilayer ceramic capacitor and method for production thereof
KR101508838B1 (ko) * 2013-08-09 2015-04-06 삼성전기주식회사 다층 세라믹 소자 및 이를 구비하는 실장 구조물
KR102067175B1 (ko) * 2013-09-17 2020-01-15 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP6696124B2 (ja) 2014-09-19 2020-05-20 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法
US9959973B2 (en) 2014-09-19 2018-05-01 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing same
JP6502092B2 (ja) * 2014-12-26 2019-04-17 太陽誘電株式会社 積層セラミックコンデンサ
JP6415337B2 (ja) * 2015-01-28 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ
KR102139753B1 (ko) * 2015-02-26 2020-07-31 삼성전기주식회사 세라믹 전자 부품 및 이의 제조방법
JP2017216330A (ja) * 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
JP6823975B2 (ja) * 2016-09-06 2021-02-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015376A (ja) * 1999-06-30 2001-01-19 Kyocera Corp 積層セラミックコンデンサ
JP2004228094A (ja) 2003-01-24 2004-08-12 E I Du Pont De Nemours & Co 多層セラミックキャパシタ用端子電極組成物

Also Published As

Publication number Publication date
US20180174752A1 (en) 2018-06-21
US10290424B2 (en) 2019-05-14
TW201837936A (zh) 2018-10-16
JP2018101751A (ja) 2018-06-28
KR20180072555A (ko) 2018-06-29
JP6933461B2 (ja) 2021-09-08
CN108231414B (zh) 2021-10-29
TWI725264B (zh) 2021-04-21
CN108231414A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
KR102468200B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102635244B1 (ko) 세라믹 전자 부품 및 그 제조 방법
KR102498100B1 (ko) 적층 세라믹 콘덴서
KR102648161B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US10971302B2 (en) Multilayer ceramic capacitor and manufacturing method of the same
US11011312B2 (en) Multilayer ceramic capacitor using molybdenum (Mo) ground layer and manufacturing method of the same
US11017947B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP7145652B2 (ja) 積層セラミックコンデンサおよびその製造方法
US11081282B2 (en) Multilayer ceramic capacitor with copper oxide layer and method of manufacturing the same
KR20210060319A (ko) 세라믹 전자 부품 및 그 제조 방법
KR102496922B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
TWI811380B (zh) 積層陶瓷電容器及其製造方法
JP2019161217A (ja) 積層セラミックコンデンサおよびセラミック原料粉末
US10607782B2 (en) Ceramic electronic device and manufacturing method of ceramic electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant