JP2023044364A - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP2023044364A
JP2023044364A JP2021152358A JP2021152358A JP2023044364A JP 2023044364 A JP2023044364 A JP 2023044364A JP 2021152358 A JP2021152358 A JP 2021152358A JP 2021152358 A JP2021152358 A JP 2021152358A JP 2023044364 A JP2023044364 A JP 2023044364A
Authority
JP
Japan
Prior art keywords
electronic component
layer
ceramic electronic
multilayer ceramic
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021152358A
Other languages
English (en)
Inventor
風美 森
Kazami Mori
大輔 岩井
Daisuke Iwai
真一 佐々木
Shinichi Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2021152358A priority Critical patent/JP2023044364A/ja
Priority to US17/894,535 priority patent/US11967467B2/en
Priority to CN202211130813.3A priority patent/CN115831610A/zh
Publication of JP2023044364A publication Critical patent/JP2023044364A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】水素の影響を受けにくい積層セラミック電子部品を提供する。【解決手段】積層セラミック電子部品は、セラミック素体と、外部電極と、を具備する。上記セラミック素体は、一軸方向に積層された複数の内部電極と、上記一軸と平行な平面に沿って延び、上記複数の内部電極のうちの少なくとも一部が引き出された端面と、を有する。上記外部電極は、上記セラミック素体の上記端面を覆う。TDSによる水の昇温脱離スペクトルにおいて、200℃~300℃の範囲内にある第1ピークの検出強度P1の550℃~800℃の範囲内にある第2ピークの検出強度P2に対する比率P1/P2が11以下である。【選択図】図4

Description

本発明は、外部電極を備えた積層セラミック電子部品に関する。
積層セラミックコンデンサでは、セラミック素体内への水素の拡散によって、絶縁抵抗の低下などの不具合が発生しやすくなる。このようなセラミック素体内への水素の拡散は、例えば、外部電極を形成するための湿式メッキ工程などで発生する水素が外部電極に吸蔵された状態で残存することによって生じやすくなる。
これに対し、特許文献1には、外部電極内の水素をセラミック素体内に拡散させにくくする技術が開示されている。この技術では、内部電極に水素の吸収を抑制する作用を有する金属を添加することで、外部電極内の水素の内部電極に沿った経路でのセラミック素体内への拡散を抑制することができる。
また、特許文献2には、外部電極からセラミック素体への水素の侵入を抑制する技術が開示されている。この技術では、外部電極の下地層に水素の透過を妨げる作用を有するMoを添加する。これにより、下地層上にメッキ層を形成する際に発生する水素がセラミック素体に侵入することを阻止することができる。
更に、特許文献3には、外部電極を介して侵入する水分の電気分解による水素の発生を抑制する技術が開示されている。この技術では、電気分解が発生するアノード側において外部電極を厚く形成する。これにより、アノード側における外部電極を介した水分の侵入が阻止されるため、電気分解による水素の発生を抑制することができる。
特開平1-080011号公報 特開2018-101751号公報 特開2015-188046号公報
積層セラミックコンデンサでは、小型化に伴って、極性の異なる電極間を絶縁するセラミックスの厚みが小さくなると、より小さい水素の影響によっても絶縁抵抗の低下が生じやすくなる。このため、積層セラミックコンデンサでは、より確実に水素の影響による絶縁抵抗の低下を抑制可能な構成が望まれる。
以上のような事情に鑑み、本発明の目的は、水素の影響を受けにくい積層セラミック電子部品を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、セラミック素体と、外部電極と、を具備する。
上記セラミック素体は、一軸方向に積層された複数の内部電極と、上記一軸と平行な平面に沿って延び、上記複数の内部電極のうちの少なくとも一部が引き出された端面と、を有する。
上記外部電極は、上記セラミック素体の上記端面を覆う。
上記積層セラミック電子部品では、TDSによる水の昇温脱離スペクトルにおいて、200℃~300℃の範囲内にある第1ピークの検出強度P1の550℃~800℃の範囲内にある第2ピークの検出強度P2に対する比率P1/P2が11以下である。
上記積層セラミック電子部品では、TDSによる水の昇温脱離スペクトルにおける第1ピークの検出強度P1と第2ピークの検出強度P2とが上記の条件を満たすように設計することで水素の影響を受けにくい構成を実現することができる。
上記積層セラミック電子部品は、0.4±0.02mm×0.2±0.02mm×0.2±0.02mm以下のサイズであってもよい。
上記積層セラミック電子部品は、0.25±0.013mm×0.125±0.013mm×0.125±0.013mm以下のサイズであってもよい。
上記外部電極は、少なくとも1層のメッキ層を含んでもよい。
上記外部電極は、Niを主成分とする内層部と、内側から順にCu層、Ni層、Sn層で構成される3層構造である外層部と、を有してもよい。
上記外部電極は、Cuを主成分とする内層部と、内側から順にNi層、Sn層で構成される2層構造である外層部と、を有してもよい。
上記積層セラミック電子部品は、積層セラミックコンデンサであってもよい。
水素の影響を受けにくい積層セラミック電子部品を提供することができる。
本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図1のA-A'線に沿った断面図である。 上記積層セラミックコンデンサの図1のB-B'線に沿った断面図である。 TDSによる水の昇温脱離スペクトルの一例を示す図である。 実施例及び比較例におけるTDSによる水の昇温脱離スペクトルを示す図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
[積層セラミックコンデンサ10の基本構成]
図1~3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を備える。セラミック素体11の外面は、Y-Z平面に平行に延びる第1及び第2端面E1,E2と、X-Z平面に平行に延びる第1及び第2側面と、X-Y平面に平行に延びる第1及び第2主面と、を有する。
セラミック素体11の端面E1,E2、側面、及び主面はいずれも、平坦面として構成される。本実施形態に係る平坦面とは、全体的に見たときに平坦と認識される面であれば厳密に平面でなくてもよく、例えば、表面の微小な凹凸形状や、所定の範囲に存在する緩やかな湾曲形状などを有する面も含まれる。
各外部電極14,15は、セラミック素体11の両端面E1,E2を覆い、セラミック素体11を挟んでX軸方向に対向している。外部電極14,15は、セラミック素体11の各端面E1,E2から主面及び側面に延出している。これにより、外部電極14,15では、X-Z平面に平行な断面、及びX-Y平面に平行な断面がいずれもU字状となっている。
なお、外部電極14,15の形状は、図1に示すものに限定されない。例えば、外部電極14,15は、セラミック素体11の両端面E1,E2から一方の主面のみに延び、X-Z平面に平行な断面がL字状となっていてもよい。また、外部電極14,15は、いずれの主面及び側面にも延出していなくてもよい。
第1外部電極14は、内層部141と、外層部142と、を有する。内層部141はセラミック素体11の第1端面E1に隣接し、第1外部電極14の最内層を構成する。外層部142は、内層部141を介してセラミック素体11の第1端面E1を覆い、第1外部電極14の最外層を構成する。
第2外部電極15は、内層部151と、外層部152と、を有する。内層部151はセラミック素体11の第2端面E2に隣接し、第2外部電極15の最内層を構成する。外層部152は、内層部151を介してセラミック素体11の第2端面E2を覆い、第2外部電極15の最外層を構成する。
外部電極14,15の内層部141,151を形成する材料は、電気の良導体であればよく、例えば、Cu(銅)、Ni(ニッケル)、Pd(パラジウム)、及びAg(銀)の少なくとも1つの元素を主成分とする金属や合金が挙げられる。なお、本実施形態に係る主成分とは、最も含有比率の高い成分のことを言うものとする。
内層部141,151は、例えば、導電性金属ペーストを焼き付けた少なくとも1層の焼き付け膜や、スパッタリング法によって形成された少なくとも1層のスパッタ膜などとして構成することができる。また、内層部141,151は、焼き付け膜とスパッタ膜とが組み合わされて構成されていてもよい。
外部電極14,15の外層部142,152を形成する材料は、電気の良導体であればよく、例えば、Ni、Cu、Sn(錫)、Pd、及びAgの少なくとも1つの元素を主成分とする金属や合金が挙げられる。外層部142,152は、例えば、湿式メッキ法で形成された少なくとも1層のメッキ層として構成することができる。
セラミック素体11は、誘電体セラミックスで形成されている。セラミック素体11は、誘電体セラミックスに覆われた複数の第1内部電極12及び第2内部電極13を有する。複数の内部電極12,13は、いずれもX-Y平面に沿って延びるシート状であり、Z軸方向に沿って交互に配置されている。
つまり、セラミック素体11には、内部電極12,13がセラミック層16を挟んでZ軸方向に対向する対向領域が形成されている。第1内部電極12は、対向領域から第1端面E1に引き出され、第1外部電極14に接続されている。第2内部電極13は、対向領域から第2端面E2に引き出され、第2外部電極15に接続されている。
セラミック素体11には、第1エンドマージン部17と第2エンドマージン部18とが設けられている。第1エンドマージン部17は、第1外部電極14と第2内部電極13との間を絶縁している。第2エンドマージン部18は、第2外部電極15と第1内部電極12との間を絶縁している。
このような構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、内部電極12,13の対向領域において複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
セラミック素体11では、内部電極12,13間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。
なお、誘電体セラミックスは、チタン酸ストロンチウム(SrTiO)、チタン酸カルシウム(CaTiO)、チタン酸マグネシウム(MgTiO)、ジルコン酸カルシウム(CaZrO3)、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)、チタン酸ジルコン酸カルシウムバリウム((Ba,Ca)(Zr,Ti)O)、ジルコン酸バリウム(BaZrO)、酸化チタン(TiO)などの組成系でもよい。
[水素の影響を抑制するための構成]
積層セラミックコンデンサ10では、セラミック素体11における極性の異なる電極間を絶縁するセラミック層16及びエンドマージン部17,18が水素の影響によって劣化することで絶縁抵抗の低下が生じる。セラミック素体11に影響を及ぼし得る水素の形態としては、水素原子や水素イオンや水素同位体などが存在する。
本願の発明者は、積層セラミックコンデンサ10が水素の影響を受けにくくなる条件を見出した。つまり、本実施形態に係る積層セラミックコンデンサ10では、本発明にて見出された条件を満たすような設計とすることで、水素の影響による絶縁抵抗の低下が生じにくい構成を実現することができる。
より詳細に、本願の発明者は、特に小型の構成において、実際に積層セラミックコンデンサ10に及ぼされる水素の影響の大きさが、水素そのものの脱離挙動よりもむしろ水の脱離挙動に反映されやすいことを見出した。このため、本実施形態では、水素の影響の受けにくさを水の脱離挙動を基準として判定する。
具体的に、本実施形態では、積層セラミックコンデンサ10における水の脱離挙動を把握するために、昇温脱離分析(TDS:Thermal Desorption Spectroscopy)による水の昇温脱離スペクトルを用いる。TDS装置としては、例えば、電子科学株式会社製のTDS-1200IIなどを用いることができる。
TDSでは、昇温速度を一定として所定の上限温度まで昇温させる過程において積層セラミックコンデンサ10から脱離する水の検出強度を計測する。上限温度は、800℃以上とすることが好ましい。また、TDSでは、同様の構成の複数の積層セラミックコンデンサ10を一括して分析することで、検出精度を高めることができる。
図4は、TDSの結果として得られる水の昇温脱離スペクトルの一例を示す図である。この昇温脱離スペクトルでは、横軸が温度を示し、縦軸が水の検出強度(任意単位(a.u.))を示している。この昇温脱離スペクトルでは、検出強度が大きい温度において積層セラミックコンデンサ10から脱離した水の量が相対的に多いことがわかる。
図4には、200℃~300℃の温度範囲を示す第1領域と、550℃~800℃の温度範囲を示す第2領域と、が示されている。水の昇温脱離スペクトルでは、通常、第1領域及び第2領域にそれぞれ1つのピークが表れる。第1領域に表れるピークを第1ピークと呼称し、第2領域に表れるピークを第2ピークと呼称する。
また、図4には、第1ピークの検出強度P1及び第2ピークの検出強度P2が示されている。検出強度P1は、第1ピークのピークトップの検出強度であり、第1領域において最大となる検出強度である。検出強度P2は、第2ピークのピークトップの検出強度であり、第2領域において最大となる検出強度である。
積層セラミックコンデンサ10では、水分子が、主に、表面に吸着した吸着状態と、結晶を構成する分子と化学結合した結合状態と、の2種類の状態で存在する。積層セラミックコンデンサ10では、保持強度が比較的低い吸着状態の水分子の脱離が250℃付近で生じ、保持強度が比較的高い結合状態の水分子の脱離が650℃付近で生じる。
積層セラミックコンデンサ10の水の昇温脱離スペクトルでは、第1ピークが吸着状態の水分子の脱離に由来し、第2ピークが結合状態の水分子の脱離に由来する。したがって、積層セラミックコンデンサ10では、検出強度P1の検出強度P2に対する比率P1/P2が大きいほど吸着状態の水分子の比率が大きいことがわかる。
積層セラミックコンデンサ10の水の昇温脱離スペクトルでは、通常、第1検出強度P1が第2検出強度P2に対して大幅に大きくなりやすい。これに対し、本実施形態では、積層セラミックコンデンサ10において比率P1/P2を11以下に留めることで、水素の影響を受けにくい構成を実現することができる。
つまり、積層セラミックコンデンサ10では、吸着状態の水分子の量が少なくなるように設計することで、水素の影響を受けにくい構成を実現可能である。積層セラミックコンデンサ10では、吸着状態の水分子の量を低減するために、様々な公知の手法を用いることができ、複数の公知の手法を組み合わせて用いることもできる。
一例として、積層セラミックコンデンサ10では、熱処理によって吸着状態の水分子の量を低減することができる。つまり、本実施形態に係る積層セラミックコンデンサ10では、温度プロファイルや雰囲気などの各種条件を比率P1/P2が11以下になるように最適化した熱処理によって水素の影響を受けにくくすることができる。
また、積層セラミックコンデンサ10では、外部電極14,15の外層部142,152を少なくとも1層のメッキ層として構成する場合に、湿式メッキの過程で比率P1/P2が上昇しやすい。このため、比率P1/P2を低く留めるためには、湿式メッキの過程において比率P1/P2の上昇を抑えることが有効である。
これに対し、本実施形態では、湿式メッキにおける材料の析出速度を低下させることで、水分子の吸着が抑えられ、比率P1/P2を低く留めることが可能となる。なお、メッキ層の連続性を確保する観点から、湿式メッキにおける材料の析出速度を低下させすぎることは好ましくない。
湿式メッキにおける材料の析出速度は、例えば、電流値や、メッキ液の温度や、メッキ液のイオン濃度などによって制御することができる。具体的に、湿式メッキにおける材料の析出速度は、電流値、メッキ液の温度、及びメッキ液のイオン濃度をそれぞれ低くすることで低下させることができ、反対に高くすることで上昇させることができる。
外層部142,152が複数のメッキ層で構成される多層構造の場合には、複数のメッキ層それぞれについて湿式メッキの条件を決定することができる。この場合、比率P1/P2の低減のためには、内層部141,151に隣接する最も内側のメッキ層を形成するための湿式メッキにおける材料の析出速度を低下させることが最も効果的である。
例えば、外層部142,152が内側から順にCu層、Ni層、Sn層で構成される3層構造の場合には、CuメッキにおけるCuの析出速度を低下させる。CuメッキにおいてCuの析出速度を低下させるためには、例えば、電流値を低くすることが有効である。Cuメッキにおける電流値は、例えば、10~30Aの範囲内とすることができる。なお、このように外層部142,152をCu層、Ni層、Sn層で構成される3層構造とした場合には、内層部141,151の主成分はNiとするのが好ましい。
また、外層部142,152が内側から順にNi層、Sn層で構成される2層構造の場合には、NiメッキにおけるNiの析出速度を低下させる。NiメッキにおいてNiの析出速度を低下させるためには、例えば、メッキ液の温度及びイオン濃度の少なくとも一方を低くすることが有効である。なお、このように外層部142,152をNi層、Sn層で構成される2層構造とした場合には、内層部141,151の主成分はCuとするのが好ましい。
本実施形態に係る水の昇温脱離スペクトルを用いた設計手法は、水素の影響の大きさが水素の脱離挙動に反映されにくい小型の積層セラミックコンデンサ10において特に有効である。具体的に、積層セラミックコンデンサ10は、0.4±0.02mm×0.2±0.02mm×0.2±0.02mm以下のサイズであることが好ましく、0.25±0.013mm×0.125±0.013mm×0.125±0.013mm以下のサイズであることが更に好ましい。
[実施例及び比較例]
上記実施形態の実施例及び比較例について説明する。実施例1~4では、比率P1/P2が11以下となる条件で積層セラミックコンデンサ10のサンプルを作製した。また、比較例1,2では、比率P1/P2が11を超える条件で積層セラミックコンデンサ10のサンプルを作製した。
実施例1~4及び比較例1,2ではいずれも、積層セラミックコンデンサ10のサンプルのサイズを0.4mm×0.2mm×0.2mmとした。また、実施例1~4及び比較例1,2では、積層セラミックコンデンサ10のサンプルにおける比率P1/P2以外の構成を実質的に同様とした。
各実施例1~4及び比較例1,2についてそれぞれ5000個のサンプルを用いてTDSを行った。TDSの条件としては、昇温速度を60℃/minとし、上限温度を1030℃とし、サンプリング周期を3.5℃とした。これにより、各実施例1~4及び比較例1,2について水の昇温脱離スペクトルを得た。
参考までに、図5は、実施例1,3,4及び比較例2についての水の昇温脱離スペクトルを示している。各実施例1~4及び比較例1,2についてそれぞれ、水の昇温脱離スペクトルに基づいて検出強度P1,P2を求め、求めた検出強度P1,P2から比率P1/P2を算出した。
各実施例1~4及び比較例1,2に係るサンプルについて耐湿負荷試験を行った。耐湿負荷試験では、各サンプルについて温度85℃、湿度85%の環境で10Vの電圧を印加した状態で100時間保持した。そして、耐湿負荷試験後のサンプルの絶縁抵抗を測定し、100MΩ以上のものを合格とし、100MΩ未満のものを不合格とした。
Figure 2023044364000002
表1には、各実施例1~4及び比較例1,2についてそれぞれ、比率P1/P2と、耐湿負荷試験の結果と、が示されている。表1に示すように、比率P1/P2が11以下の実施例1~4ではいずれも、耐湿負荷試験が合格となった。この一方で、比率P1/P2が11を超える比較例1,2ではいずれも、耐湿負荷試験が不合格となった。
この結果から、実施例1~4に係るサンプルでは、水素の影響が抑制されることで、耐湿負荷試験後にも大きい絶縁抵抗を維持することができているものと考えられる。この一方で、比較例1,2に係るサンプルでは、水素の影響が及ぶことによって、絶縁抵抗の大幅な低下が見られたものと考えられる。
[その他の実施形態]
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば、本実施形態に係る積層セラミックコンデンサ10の外部電極14,15は上記の構成に限定されない。例えば、外部電極14,15は、上記のような内層部141,151及び外層部142,152で構成されていなくてもよく、単一の層で構成されていても、異なる種類の3つ以上の構成を含んでいてもよい。
また、本発明は、積層セラミックコンデンサのみならず、内部電極が積層された構成を有する積層セラミック電子部品全般に適用可能である。本発明を適用可能な積層セラミック電子部品としては、積層セラミックコンデンサ以外に、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。
10…積層セラミックコンデンサ
11…セラミック素体
12,13…内部電極
14,15…外部電極
141,151…内層部
142,152…外層部
16…セラミック層
17,18…エンドマージン部
E1,E2…端面

Claims (7)

  1. 一軸方向に積層された複数の内部電極と、前記一軸と平行な平面に沿って延び、前記複数の内部電極のうちの少なくとも一部が引き出された端面と、を有するセラミック素体と、前記セラミック素体の前記端面を覆う外部電極と、を具備し、
    TDSによる水の昇温脱離スペクトルにおいて、200℃~300℃の範囲内にある第1ピークの検出強度P1の550℃~800℃の範囲内にある第2ピークの検出強度P2に対する比率P1/P2が11以下である
    積層セラミック電子部品。
  2. 請求項1に記載の積層セラミック電子部品であって、
    0.4±0.02mm×0.2±0.02mm×0.2±0.02mm以下のサイズである
    積層セラミック電子部品。
  3. 請求項1に記載の積層セラミック電子部品であって、
    0.25±0.013mm×0.125±0.013mm×0.125±0.013mm以下のサイズである
    積層セラミック電子部品。
  4. 請求項1から3のいずれか1項に記載の積層セラミック電子部品であって、
    前記外部電極は、少なくとも1層のメッキ層を含む
    積層セラミック電子部品。
  5. 請求項1から4のいずれか1項に記載の積層セラミック電子部品であって、
    前記外部電極は、Niを主成分とする内層部と、内側から順にCu層、Ni層、Sn層で構成される3層構造である外層部と、を有する
    積層セラミック電子部品。
  6. 請求項1から4のいずれか1項に記載の積層セラミック電子部品であって、
    前記外部電極は、Cuを主成分とする内層部と、内側から順にNi層、Sn層で構成される2層構造である外層部と、を有する
    積層セラミック電子部品。
  7. 請求項1から6のいずれか1項に記載の前記積層セラミック電子部品であって、
    前記積層セラミック電子部品は、積層セラミックコンデンサである
    積層セラミック電子部品。
JP2021152358A 2021-09-17 2021-09-17 積層セラミック電子部品 Pending JP2023044364A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021152358A JP2023044364A (ja) 2021-09-17 2021-09-17 積層セラミック電子部品
US17/894,535 US11967467B2 (en) 2021-09-17 2022-08-24 Multi-layer ceramic electronic component and circuit board including the same
CN202211130813.3A CN115831610A (zh) 2021-09-17 2022-09-16 层叠陶瓷电子部件和电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021152358A JP2023044364A (ja) 2021-09-17 2021-09-17 積層セラミック電子部品

Publications (1)

Publication Number Publication Date
JP2023044364A true JP2023044364A (ja) 2023-03-30

Family

ID=85523665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021152358A Pending JP2023044364A (ja) 2021-09-17 2021-09-17 積層セラミック電子部品

Country Status (3)

Country Link
US (1) US11967467B2 (ja)
JP (1) JP2023044364A (ja)
CN (1) CN115831610A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0630318B2 (ja) 1987-09-21 1994-04-20 株式会社村田製作所 積層セラミックコンデンサ
JP5915682B2 (ja) 2014-03-27 2016-05-11 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造
US9959973B2 (en) * 2014-09-19 2018-05-01 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing same
JP6933461B2 (ja) 2016-12-21 2021-09-08 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7426771B2 (ja) * 2018-04-11 2024-02-02 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JP2021182585A (ja) * 2020-05-19 2021-11-25 太陽誘電株式会社 積層セラミック電子部品の製造方法、積層セラミック電子部品及び回路基板
KR20230100425A (ko) * 2021-12-28 2023-07-05 삼성전기주식회사 적층 세라믹 커패시터 및 이의 제조방법

Also Published As

Publication number Publication date
US11967467B2 (en) 2024-04-23
CN115831610A (zh) 2023-03-21
US20230086815A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
KR102520821B1 (ko) 적층 세라믹 전자 부품
JP6696124B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP7302940B2 (ja) 積層セラミック電子部品
JP7182926B2 (ja) 積層セラミック電子部品
US20230326681A1 (en) Multi-layer ceramic electronic component, and circuit board
JP2023099415A (ja) 積層型電子部品
US10861649B2 (en) Ceramic electronic component and method of producing a ceramic electronic component
US20210035744A1 (en) Multilayer ceramic electronic device
US20180151295A1 (en) Multi-layer ceramic capacitor
JP2023044364A (ja) 積層セラミック電子部品
US10593475B2 (en) Multi-layer ceramic capacitor
JP2023056764A (ja) 積層セラミック電子部品及び回路基板
JP2021027095A (ja) 積層セラミック電子部品
US11756737B2 (en) Multi-layer ceramic capacitor
US20240071690A1 (en) Multilayer electronic component
JP2024095967A (ja) 積層型電子部品
KR20240107780A (ko) 적층형 전자 부품
TW201833955A (zh) 積層陶瓷電容器
JP2024089629A (ja) 積層型電子部品

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220707