TW202001949A - 積層陶瓷電容器及其製造方法 - Google Patents

積層陶瓷電容器及其製造方法 Download PDF

Info

Publication number
TW202001949A
TW202001949A TW108120066A TW108120066A TW202001949A TW 202001949 A TW202001949 A TW 202001949A TW 108120066 A TW108120066 A TW 108120066A TW 108120066 A TW108120066 A TW 108120066A TW 202001949 A TW202001949 A TW 202001949A
Authority
TW
Taiwan
Prior art keywords
internal electrode
layer
end edge
ceramic capacitor
laminated
Prior art date
Application number
TW108120066A
Other languages
English (en)
Other versions
TWI811380B (zh
Inventor
柳澤篤博
柴田好規
田原幹夫
Original Assignee
日商太陽誘電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商太陽誘電股份有限公司 filed Critical 日商太陽誘電股份有限公司
Publication of TW202001949A publication Critical patent/TW202001949A/zh
Application granted granted Critical
Publication of TWI811380B publication Critical patent/TWI811380B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本發明提供一種可抑制IR劣化之積層陶瓷電容器及其製造方法。 本發明之積層陶瓷電容器具備:積層晶片,其係以交替積層有以陶瓷為主成分之介電體層與內部電極層,積層之複數個內部電極層交替地於對向之兩端面露出之方式形成,且具有大致長方體形狀;以及一對外部電極,其等形成於上述兩端面;上述一對外部電極具有於基底層上形成有鍍覆層之結構,基底層以包含Ni及Cu之至少任一者之金屬或合金為主成分,且包含Mo,將端部邊緣之上述兩端面對向之方向之長度設為EM[μm],將端部邊緣Mo相對於主成分陶瓷之B位元素之濃度設為M[atm%]時,M≧-0.00002×EM+0.0012成立,上述端部邊緣係積層晶片中在相同端面露出之內部電極層彼此不介隔在不同端面露出之內部電極層而對向的部分。

Description

積層陶瓷電容器及其製造方法
本發明係關於一種積層陶瓷電容器及其製造方法。
積層陶瓷電容器具備複數片介電體層與複數片內部電極層交替積層而成之積層體、以及以與引出至積層體之表面之內部電極層導通之方式形成於積層體之表面的一對外部電極。外部電極於基底層上實施有鍍覆處理。已知悉鍍覆處理時產生之氫被吸藏至外部電極附近後擴散至坯體,引起IR(Insulation Resistance,絕緣電阻)劣化。
於專利文獻1中記載有鍍覆處理時產生之氫被吸藏至內部電極而還原介電體層,因此使絕緣電阻劣化。又,於專利文獻1中記載有於使用以貴金屬為主成分之內部電極之情形時,添加Ni(鎳)作為抑制氫吸收之金屬。而於專利文獻2中則記載有為維持耐濕可靠性而增厚陽極側之外部電極。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開平1-80011號公報 [專利文獻2]日本專利特開2015-188046號公報
[發明所欲解決之問題]
然而,藉由上述技術難以充分抑制IR劣化。
本發明係鑒於上述課題而成者,目的在於提供一種可抑制IR劣化之積層陶瓷電容器及其製造方法。 [解決問題之技術手段]
本發明之積層陶瓷電容器之特徵在於具備:積層晶片,其係以交替積層有以陶瓷為主成分之介電體層與內部電極層,經積層之複數個上述內部電極層交替地於對向之兩端面露出之方式形成,且具有大致長方體形狀;以及一對外部電極,其等形成於上述兩端面;上述一對外部電極具有於基底層上形成有鍍覆層之結構,上述基底層以包含Ni及Cu之至少任一者之金屬或合金為主成分,且包含Mo,將端部邊緣之上述兩端面對向之方向之長度設為EM[μm],將上述端部邊緣Mo相對於主成分陶瓷之B位元素之濃度設為M[atm%]時,M≧-0.00002×EM+0.0012成立,上述端部邊緣係上述積層晶片中在相同端面露出之內部電極層彼此不介隔在不同端面露出之內部電極層對向的部位。
於上述積層陶瓷電容器中,上述鍍覆層亦可包含Sn鍍覆層。
於上述積層陶瓷電容器中,上述基底層之主成分金屬亦可為Ni。
於上述積層陶瓷電容器中,上述內部電極層亦可以Ni為主成分。
於上述積層陶瓷電容器中,上述端部邊緣之長度EM亦可未達60 μm。
於上述積層陶瓷電容器中,上述Mo之濃度亦可於與積層晶片之側面平行之截面,對端部邊緣區域整體照射雷射進行ICP-MS(Inductively Coupled Plasma-Mass Spectrometry,感應耦合電漿質譜法)分析而獲得。
本發明之積層陶瓷電容器之製造方法之特徵在於:將陶瓷介電體層坯片與內部電極形成用導電膏交替積層,使積層之複數個內部電極形成用導電膏交替地於對向之兩端面露出,藉此形成大致長方體形狀之陶瓷積層體,以與上述兩端面相接之方式塗佈金屬膏,上述金屬膏含有以包含Ni及Cu之至少任一者之金屬或合金為主成分之金屬粉末、及Mo源,藉由對上述金屬膏塗佈後之上述陶瓷積層體進行燒成,上述陶瓷積層體成為積層晶片,使上述金屬膏成為基底層,藉由於上述基底層上實施鍍覆處理,形成包含上述基底層及鍍覆層之外部電極,將端部邊緣之上述兩端面對向之方向之長度設為EM[μm],將上述端部邊緣Mo相對於主成分陶瓷之B位元素之濃度設為M[atm%]時,以M≧-0.00002×EM+0.0012成立之方式調整上述金屬膏中之上述Mo源之添加量,上述端部邊緣係上述積層晶片中在相同端面露出之內部電極層彼此不介隔在不同端面露出之內部電極層而對向的部分。 [發明之效果]
根據本發明,可抑制IR劣化。
以下,一面參照圖式一面對實施形態進行說明。
(實施形態) 圖1係實施形態之積層陶瓷電容器100之局部剖視立體圖。圖2係圖1之A-A線剖視圖。圖3係圖1之B-B線剖視圖。如圖1~圖3例示,積層陶瓷電容器100具備具有大致長方體形狀之積層晶片10、以及設於積層晶片10之任意對向兩端面之外部電極20a、20b。再者,積層晶片10之除該兩端面以外之4個面中,將除積層方向之上表面及下表面以外之2個面稱作側面。外部電極20a、20b於積層晶片10之積層方向之上表面、下表面及2個側面延伸。其中,外部電極20a、20b相互分開。
積層晶片10具有包含作為介電體發揮功能之陶瓷材料之介電體層11、及包含賤金屬材料之內部電極層12交替積層而成之構成。各內部電極層12之端緣於積層晶片10之設有外部電極20a之端面、及設有外部電極20b之端面交替露出。藉此,各內部電極層12與外部電極20a及外部電極20b交替導通。其結果,積層陶瓷電容器100具有複數個介電體層11介隔內部電極層12積層之構成。又,於介電體層11與內部電極層12之積層結構中,於積層方向之最外層配置有內部電極層12,該積層體之上表面及下表面由覆蓋層13覆蓋。覆蓋層13以陶瓷材料為主成分。例如,覆蓋層13之材料之主成分陶瓷材料與介電體層11相同。
積層陶瓷電容器100之尺寸例如為長度0.25 mm、寬度0.125 mm、高度0.125 mm,或長度0.4 mm、寬度0.2 mm、高度0.2 mm,或長度0.6 mm、寬度0.3 mm、高度0.3 mm,或長度1.0 mm、寬度0.5 mm、高度0.5 mm,或長度3.2 mm、寬度1.6 mm、高度1.6 mm,或長度4.5 mm、寬度3.2 mm、高度2.5 mm,但並不限定於該等尺寸。
內部電極層12係以Ni(鎳)、Cu(銅)、Sn(錫)等賤金屬為主成分。作為內部電極層12,亦可使用Pt(鉑)、Pd(鈀)、Ag(銀)、Au(金)等貴金屬或包含其等之合金。內部電極層12之平均厚度例如為1 μm以下。介電體層11例如係以具有以通式ABO3 所表示之鈣鈦礦結構之陶瓷材料為主成分。再者,該鈣鈦礦結構包含偏離化學計量組成之ABO3- α 。例如,作為該陶瓷材料,可使用BaTiO3 (鈦酸鋇)、CaZrO3 (鋯酸鈣)、CaTiO3 (鈦酸鈣)、SrTiO3 (鈦酸鍶)、形成鈣鈦礦結構之Ba1-x-y Cax Sry Ti1-z Zrz O3 (0≦x≦1,0≦y≦1,0≦z≦1)等。介電體層11之平均厚度例如為1 μm以下。
如圖2例示,連接於外部電極20a之內部電極層12與連接於外部電極20b之內部電極層12對向之區域係於積層陶瓷電容器100中產生電容之區域。因此,將該產生電容之區域稱作電容區域14。即,電容區域14係連接於不同外部電極之相鄰內部電極層12彼此對向之區域。
將連接於外部電極20a之內部電極層12彼此不介隔連接於外部電極20b之內部電極層12而對向之區域稱作端部邊緣區域15。又,連接於外部電極20b之內部電極層12彼此不介隔連接於外部電極20a之內部電極層12而對向之區域亦為端部邊緣區域15。即,端部邊緣區域15係連接於相同外部電極之內部電極層12不介隔連接於不同外部電極之內部電極層12而對向之區域。端部邊緣區域15係不產生電容之區域。
如圖3例示,將積層晶片10中積層晶片10之兩側面至內部電極層12之區域稱作側邊緣區域16。即,側邊緣區域16係以覆蓋上述積層結構中積層之複數片內部電極層12延伸至兩側面側之端部的方式設置之區域。側邊緣區域16亦為不產生電容之區域。
圖4係外部電極20a之剖視圖,圖1之A-A線之局部剖視圖。再者,於圖4中省略了表示截面之影線。如圖4例示,外部電極20a具有於基底層21上形成有Cu鍍覆層22、Ni鍍覆層23及Sn鍍覆層24之結構。基底層21、Cu鍍覆層22、Ni鍍覆層23及Sn鍍覆層24自積層晶片10之兩端面延伸至上表面、下表面及兩側面。再者,於圖4中,對外部電極20a進行了例示,外部電極20b亦具有相同之結構。
基底層21以包含Ni及Cu之至少任一者之金屬或合金為主成分,可包含用以使基底層21緻密化之玻璃成分,亦可包含用以控制基底層21之燒結性之共同材料。玻璃成分係Ba、Sr、Ca、Zn(鋅)、Al(鋁)、Si(矽)、B(硼)等之氧化物。共同材料係陶瓷成分,例如為介電體層11中作為主成分之陶瓷成分。
又,基底層21包含Mo(鉬)。由於基底層21包含Mo,故而可抑制於形成Cu鍍覆層22、Ni鍍覆層23及Sn鍍覆層24之情形時產生之氫侵入內部電極層12。例如,Mo具有防止氫透過之功能。認為由於在基底層21之內部包含防止氫透過之Mo,並且隨濃度梯度擴散至外部電極20a、20b附近之陶瓷部17,故而基底層21及陶瓷部17中之氫之透過性降低,阻斷了氫之侵入路徑(發揮阻擋效果)。所謂陶瓷部17,係指積層晶片10較連接於不同外部電極之內部電極層12彼此對向之對向區域更靠各端面側之區域。陶瓷部17包含覆蓋層13之一部分、端部邊緣區域15整體、及側邊緣區域16之一部分。若阻斷氫之侵入路徑,則抑制了氫向內部電極層12之吸藏,從而抑制了介電體層11之還原。藉此,抑制了積層陶瓷電容器100之絕緣電阻之降低。再者,於Cu鍍覆層22及Ni鍍覆層23之鍍覆步驟中,於鍍覆對象之表面會產生較多之氫。因此,阻斷氫之侵入路徑尤其有效。
又,若基底層21之Mo之一部分擴散至介電體層11,則該擴散之Mo將取代ABO3 所示之鈣鈦礦結構之B位,作為供體發揮功能。藉此,可抑制產生構成介電體層11之陶瓷之氧缺陷。其結果為介電體層11之耐還原性提高。再者,於本實施形態中,作為基底層21中所包含之元素,著眼於Mo,但並不限於此。亦可使用具有防止氫透過之效果,且取代B位作為供體發揮功能之元素例如Nb(鈮)、Ta(鉭)、W(鎢)等替代Mo。
再者,若內部電極層12以Ni為主成分,則內部電極層12之氫吸藏性變高。因此,於內部電極層12以Ni為主成分之情形時,抑制氫自外部電極20a、20b之侵入尤其有效。又,於Cu鍍覆層22及Ni鍍覆層23之鍍覆步驟中,於鍍覆對象之表面產生較多之氫。因此,阻斷氫之侵入路徑尤其有效。
又,Sn具有較高之緻密性。其原因在於Sn具有最密填充結構。若於基底層21上設有Sn鍍覆層24,則較Sn鍍覆層24,氫更易被封入積層晶片10側。即,變得容易產生氫之影響。因此,於在基底層21上設有Sn鍍覆層24之情形時,抑制氫自外部電極20a、20b之侵入尤其有效。
對於積層陶瓷電容器100,一直在要求小型化及大容量化。為此,將端部邊緣區域15及側邊緣區域16設計得較小。此處,如圖2例示,將長度EM定義為積層晶片10之端面彼此對向之方向上各端部邊緣區域15的長度。可靠性試驗(耐濕負荷試驗等)中之IR劣化數(產生IR劣化之積層陶瓷電容器相對於特定數量之積層陶瓷電容器之個數)與端部邊緣區域15之長度EM之間存在關聯。具體而言,隨著端部邊緣區域15變短,IR劣化數逐漸增加。
本發明人等進行了潛心研究,結果發現:若端部邊緣區域15越短,便越增大添加至用以形成基底層21之外部電極形成用金屬膏中之MoO3 之添加量,使擴散至端部邊緣區域15之Mo量變多,則可抑制IR劣化。具體而言,本發明人等發現:藉由使各端部邊緣區域15之長度EM[μm]與於端部邊緣區域15 Mo相對於主成分陶瓷之B位元素之濃度M(於BaTiO3 之情形時係Mo/Ti比(Mo相對於Ti之濃度)(atm%))之間,有下述式(1)成立,便可抑制IR劣化。圖5表示下述式(1)。 M≧-0.00002×EM+0.0012 (1)
就抑制IR劣化之觀點而言,較佳為端部邊緣區域15中之Mo量較多。因此,較佳為M≧-0.00002×EM+0.0014,更佳為M≧-0.00002×EM+0.0016。
再者,若端部邊緣區域15充分長,則即便端部邊緣區域15中不包含Mo亦可抑制IR劣化。具體而言,於長度EM超過60 μm之情形時,於端部邊緣區域15中亦可不包含Mo。因此,於長度EM未達60 μm之情形時,較佳為於端部邊緣區域15中包含Mo。
再者,Mo/Ti比可藉由對如圖2之與側面平行之截面之端部邊緣區域15進行藉由ICP-MS進行之分析而獲得。例如,可藉由遍及圖2之截面之端部邊緣區域整體照射雷射進行ICP-MS分析而獲得Mo/Ti比。
繼而,對積層陶瓷電容器100之製造方法進行說明。圖6係例示積層陶瓷電容器100之製造方法之流程的圖。
(原料粉末製作步驟) 首先,按照目的,於作為介電體層11之主成分之陶瓷材料的粉末中添加特定之添加化合物。作為添加化合物,可列舉Mg(鎂)、Mn(錳)、V(釩)、Cr(鉻)、稀土類元素(Y(釔)、Sm(釤)、Eu(銪)、Gd(釓)、Tb(鋱)、Dy(鏑)、Ho(鈥)、Er(鉺)、Tm(銩)及Yb(鐿))之氧化物、以及Co(鈷)、Ni、Li(鋰)、B、Na(鈉)、K(鉀)及Si之氧化物或者玻璃。例如,首先,於陶瓷材料之粉末中混合包含添加化合物之化合物並進行煅燒。其次,將所獲得之陶瓷材料之粒子與添加化合物一同濕式混合,並進行乾燥及粉碎而製備陶瓷材料之粉末。
(積層步驟) 繼而,於所獲得之陶瓷材料之粉末中加入聚乙烯醇縮丁醛(PVB)樹脂等黏合劑、乙醇、甲苯等有機溶劑、以及塑化劑,進行濕式混合。使用所獲得之漿料,例如藉由模嘴塗佈法或刮刀法,於基材上塗佈例如厚度為0.8 μm以下之帶狀之介電坯片並使其乾燥。
然後,於介電坯片之表面藉由網版印刷、凹版印刷等印刷內部電極形成用導電膏,藉此配置內部電極層12之圖案。內部電極層形成用導電膏包含內部電極層12之主成分金屬之粉末、黏合劑、溶劑、以及視需要之其它助劑。黏合劑及溶劑較佳為使用與上述之陶瓷漿料不同者。又,於內部電極形成用導電膏中亦可分散作為介電體層11之主成分之陶瓷材料作為共同材料。
繼而,將印刷有內部電極層圖案之介電坯片沖裁至特定之大小,將沖裁後之介電坯片於剝離基材狀態下,以內部電極層12與介電體層11交錯之方式且以內部電極層12之端緣於介電體層11之長度方向兩端面交替露出從而被交替引出至極性不同之一對外部電極之方式積層特定層數(例如200~500層)。於積層之圖案形成片材之上下壓接作為覆蓋層13之覆蓋片材,切割為特定晶片尺寸(例如1.0 mm×0.5 mm)。藉此,可獲得大致長方體形狀之陶瓷積層體。
(金屬膏塗佈步驟) 繼而,將積層步驟所得之陶瓷積層體於200℃~500℃之N2 氛圍中進行脫黏合劑之後,於陶瓷積層體之兩端面至各側面塗佈金屬填料、共同材料、黏合劑、溶劑及包含Mo源之金屬膏,使其乾燥。此金屬膏係外部電極形成用金屬膏。
Mo源之種類、形狀等並不特別限定。例如,作為Mo源,具體而言,可使用氧化鉬(MoO2 、MoO3 )、氯化鉬(MoCl2 、MoCl3 、MoCl4 )、氫氧化鉬(Mo(OH)3 、Mo(OH)5 )、鉬酸鋇(BaMoO4 )、鉬酸銨((NH4 )6 Mo7 O24 ・4H2 O)、鉬-鎳合金等。又,亦可使Mo預先固溶於共同材料中,將該共同材料用作Mo源。
(燒成步驟) 然後,將塗佈有外部電極形成用金屬膏之陶瓷積層體於還原氛圍中於1100~1300℃下燒成10分鐘~2小時。如此,獲得燒結體,該燒結體具有於內部包含燒結體之介電體層11與內部電極層12交替積層而成之積層晶片10、作為積層方向上下之最外層形成之覆蓋層13、以及基底層21之。
(鍍覆處理步驟) 其後,藉由實施鍍覆處理步驟,將Cu鍍覆層22、Ni鍍覆層23及Sn鍍覆層24依次形成於基底層21上。經由以上步驟,積層陶瓷電容器100完成。
根據本實施形態之製造方法,基底層21包含Mo。於此情形時,可抑制於形成Cu鍍覆層22、Ni鍍覆層23及Sn鍍覆層24之情形時產生之氫侵入內部電極層12。藉此,可抑制氫向內部電極層12之吸藏,從而可抑制介電體層11之還原。其結果,可抑制絕緣電阻之降低。又,若基底層21之Mo之一部分擴散至介電體層11,則該擴散之Mo將取代ABO3 所示之鈣鈦礦結構之B位,作為供體發揮功能。藉此,可抑制構成介電體層11之陶瓷之氧缺陷之生成。其結果,介電體層11之耐還原性提高。
再者,亦可為如下方法:於外部電極形成前之金屬膏中不添加Mo源,而於例如金屬膏塗佈前或後、或其兩者之時,藉由濺鍍等形成Mo源之膜,從而藉由燒成時之擴散獲得相同之效果。
又,於燒成之時,外部電極形成用金屬膏之Mo擴散至端部邊緣區域15。因此,於本實施形態中,將完成後之積層陶瓷電容器100中各端部邊緣區域15之長度設為EM,將端部邊緣區域15中Mo相對於主成分陶瓷之B位元素之濃度(atm%)設為M時,以使上述式(1)成立之方式調整Mo源向外部電極形成用金屬膏之添加量。藉此,可抑制IR劣化。除Mo源之添加量以外,亦可調整燒成條件(溫度、時間等)。 [實施例]
以下,製作實施形態之積層陶瓷電容器,並對特性進行調查。
(實施例1~6) 於鈦酸鋇粉末中添加所需之添加物,用球磨機充分地進行濕式混合粉碎而獲得介電材料。於介電材料中加入有機黏合劑及溶劑,用刮刀法製作介電坯片。將介電坯片之塗佈厚度設為1.2 μm,將聚乙烯醇縮丁醛(PVB)等用作有機黏合劑,並加入乙醇、甲苯酸等作為溶劑。此外,亦加入塑化劑等。繼而,製作包含內部電極層12之主成分金屬之粉末、黏合劑、溶劑、以及視需要之其它助劑之內部電極形成用導電膏。內部電極形成用導電膏使用與介電坯片不同之有機黏合劑及溶劑。將內部電極形成用導電膏網版印刷於介電片材。將195片印刷有內部電極形成用導電膏之片材重疊,並於其上下分別積層覆蓋片材。其後,藉由熱壓接合獲得陶瓷積層體,切斷為特定之形狀。
將所獲得之陶瓷積層體於N2 氛圍中進行脫黏合劑之後,於陶瓷積層體之兩端面至各側面塗佈以Ni為主成分之金屬填料、共同材料、黏合劑、溶劑及包含Mo源之金屬膏,使其乾燥。使用MoO3 作為Mo源。其後,於還原氛圍中於1100℃~1300℃下將金屬膏與陶瓷積層體同時燒成10分鐘~2小時,獲得燒結體。
所獲得之燒結體之形狀尺寸為長度0.6 mm、寬度0.3 mm、高度0.3 mm。將燒結體於N2 氛圍下於800℃之條件下進行再氧化處理後,進行鍍覆處理,於基底層21之表面形成Cu鍍覆層22、Ni鍍覆層23及Sn鍍覆層24,從而獲得積層陶瓷電容器100。分別製作1000個實施例1~6之樣品。
端部邊緣區域15之長度EM為70 μm。因此,滿足上述式(1)之M值為-0.02 atm%。於實施例1中,端部邊緣區域15之Mo/Ti比為0.005 atm%。於實施例2中,端部邊緣區域15之Mo/Ti比為0.010 atm%。於實施例3中,端部邊緣區域15之Mo/Ti比為0.020 atm%。於實施例4中,端部邊緣區域15之Mo/Ti比為0.050 atm%。於實施例5中,端部邊緣區域15之Mo/Ti比為0.100 atm%。於實施例6中,端部邊緣區域15之Mo/Ti比為0.300 atm%。該等Mo/Ti比係藉由對如圖2之與側面平行之截面之端部邊緣區域15進行藉由ICP-MS進行之分析而獲得。作為分析裝置,使用ICP-MS(Agilent Technologies公司製造 型號7900)。作為雷射裝置,使用有esi公司製造之型號NWR213。將雷射點徑設為3 μm,將雷射照射能量設為7.5 J/cm2 ,遍及圖2之截面之端部邊緣區域整體照射雷射,並進行ICP-MS分析,從而獲得Mo/Ti比。再者,於之後記載之實施例、比較例中亦藉由相同之分析方法獲得Mo/Ti比。
(實施例7~10及比較例1、2) 藉由與實施例1~6相同之條件製作積層陶瓷電容器。於實施例7~10及比較例1、2中,將端部邊緣區域15之長度EM設為50 μm。因此,滿足上述式(1)之M值為0.02 atm%。於實施例7中,端部邊緣區域15之Mo/Ti比為0.020 atm%。於實施例8中,端部邊緣區域15之Mo/Ti比為0.050 atm%。於實施例9中,端部邊緣區域15之Mo/Ti比為0.100 atm%。於實施例10中,端部邊緣區域15之Mo/Ti比為0.300 atm%。於比較例1中,端部邊緣區域15之Mo/Ti比為0.005 atm%。於比較例2中,端部邊緣區域15之Mo/Ti比為0.010 atm%。
(實施例11~13及比較例3~5) 藉由與實施例1~6相同之條件製作積層陶瓷電容器。於實施例11~13及比較例3~5中,將端部邊緣區域15之長度EM設為35 μm。因此,滿足上述式(1)之M值為0.05 atm%。於實施例11中,端部邊緣區域15之Mo/Ti比為0.050 atm%。於實施例12中,端部邊緣區域15之Mo/Ti比為0.100 atm%。於實施例13中,端部邊緣區域15之Mo/Ti比為0.300 atm%。比較例3中,端部邊緣區域15之Mo/Ti比為0.005 atm%。於比較例4中,端部邊緣區域15之Mo/Ti比為0.010 atm%。於比較例5中,端部邊緣區域15之Mo/Ti比為0.020 atm%。
(實施例14、15及比較例6~9) 藉由與實施例1~6相同之條件製作積層陶瓷電容器。於實施例14、15及比較例6~9中,將端部邊緣區域15之長度EM設為10 μm。因此,滿足上述式(1)之M值為0.10 atm%。於實施例14中,端部邊緣區域15之Mo/Ti比為0.100 atm%。於實施例15中,端部邊緣區域15之Mo/Ti比為0.300 atm%。於比較例6中,端部邊緣區域15之Mo/Ti比為0.005 atm%。於比較例7中,端部邊緣區域15之Mo/Ti比為0.010 atm%。於比較例8中,端部邊緣區域15之Mo/Ti比為0.020 atm%。於比較例9中,端部邊緣區域15之Mo/Ti比為0.050 atm%。
對於實施例1~15及比較例1~9之各者進行溫度=85℃、相對濕度85%、10 V之耐壓試驗100小時。於此情形時,調查60秒內變為100 MΩ以下之樣品之產生率(IR不良產生率)。表1表示其結果。再者,於表1中,「M值」代表滿足上述式(1)之Mo濃度之下限值。於上述式(1)成立之情形時,「式判定」為「○」,於上述式(1)不成立之情形時,「式判定」為「×」。 [表1]
Figure 108120066-A0304-0001
如表1所示,於實施例1~15之任一者中,IR劣化數均為0/1000。認為其原因在於由於上述式(1)成立,故而可抑制氫自外部電極20a、20b向積層晶片10之侵入,即便已侵入亦可抑制氫之擴散。與此相對,於比較例1~9之任一者中,IR劣化數均超過0/1000。認為其原因在於由於上述式(1)不成立,故而可充分地抑制氫自外部電極20a、20b向積層晶片10之侵入,並且已侵入之氫擴散。
以上,已對本發明之實施例進行詳述,但本發明並不限定於該特定之實施例,可於申請專利範圍所記載之本發明之主旨之範圍內進行各種變化及變更。
10‧‧‧積層晶片 11‧‧‧介電體層 12‧‧‧內部電極層 13‧‧‧覆蓋層 14‧‧‧電容區域 15‧‧‧端部邊緣區域 16‧‧‧側邊緣區域 17‧‧‧陶瓷部 20a‧‧‧外部電極 20b‧‧‧外部電極 21‧‧‧基底層 22‧‧‧Cu鍍覆層 23‧‧‧Ni鍍覆層 24‧‧‧Sn鍍覆層 100‧‧‧積層陶瓷電容器
圖1係積層陶瓷電容器之局部剖視立體圖。 圖2係圖1之A-A線剖視圖。 圖3係圖1之B-B線剖視圖。 圖4係外部電極之剖視圖,圖1之A-A線之局部剖視圖。 圖5係表示式(1)之圖。 圖6係例示積層陶瓷電容器之製造方法之流程的圖。
10‧‧‧積層晶片
11‧‧‧介電體層
12‧‧‧內部電極層
13‧‧‧覆蓋層
20a‧‧‧外部電極
20b‧‧‧外部電極
100‧‧‧積層陶瓷電容器

Claims (7)

  1. 一種積層陶瓷電容器,其特徵在於具備:積層晶片,其係以交替積層有以陶瓷為主成分之介電體層與內部電極層,積層之複數個上述內部電極層交替地於對向之兩端面露出之方式形成,且具有大致長方體形狀;以及 一對外部電極,其等形成於上述兩端面;且 上述一對外部電極具有於基底層上形成有鍍覆層之結構,上述基底層以包含Ni及Cu之至少任一者之金屬或合金為主成分,且包含Mo, 將端部邊緣之上述兩端面對向之方向之長度設為EM[μm],將上述端部邊緣Mo相對於主成分陶瓷B位元素之濃度設為M[atm%]時,M≧-0.00002×EM+0.0012成立,上述端部邊緣係上述積層晶片中在相同端面露出之內部電極層彼此不介隔在不同端面露出之內部電極層而對向的部分。
  2. 如請求項1之積層陶瓷電容器,其中上述鍍覆層包含Sn鍍覆層。
  3. 如請求項1或2之積層陶瓷電容器,其中上述基底層之主成分金屬為Ni。
  4. 如請求項1或2之積層陶瓷電容器,其中上述內部電極層以Ni為主成分。
  5. 如請求項1或2之積層陶瓷電容器,其中上述端部邊緣之長度EM未達60 μm。
  6. 如請求項1或2之積層陶瓷電容器,其中上述Mo之濃度係於與積層晶片之側面平行之截面,對端部邊緣區域整體照射雷射,並進行ICP-MS分析而獲得。
  7. 一種積層陶瓷電容器之製造方法,其特徵在於:將陶瓷介電體層坯片與內部電極形成用導電膏交替積層,使積層之複數個內部電極形成用導電膏交替地於對向之兩端面露出,藉此形成大致長方體形狀之陶瓷積層體, 以與上述兩端面相接之方式塗佈金屬膏,上述金屬膏含有以包含Ni及Cu之至少任一者之金屬或合金為主成分之金屬粉末、及Mo源, 藉由對上述金屬膏塗佈後之上述陶瓷積層體進行燒成,使上述陶瓷積層體成為積層晶片,使上述金屬膏成為基底層, 藉由於上述基底層上實施鍍覆處理,形成包含上述基底層及鍍覆層之外部電極, 將端部邊緣之上述兩端面對向之方向之長度設為EM[μm],將上述端部邊緣Mo相對於主成分陶瓷之B位元素之濃度設為M[atm%]時,以M≧-0.00002×EM+0.0012成立之方式調整上述金屬膏中之上述Mo源之添加量,上述端部邊緣係上述積層晶片中在相同端面露出之內部電極層彼此不介隔在不同端面露出之內部電極層而對向的部分。
TW108120066A 2018-06-19 2019-06-11 積層陶瓷電容器及其製造方法 TWI811380B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-115777 2018-06-19
JP2018115777 2018-06-19
JP2019070864A JP2019220678A (ja) 2018-06-19 2019-04-02 積層セラミックコンデンサおよびその製造方法
JP2019-070864 2019-04-02

Publications (2)

Publication Number Publication Date
TW202001949A true TW202001949A (zh) 2020-01-01
TWI811380B TWI811380B (zh) 2023-08-11

Family

ID=69097034

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108120066A TWI811380B (zh) 2018-06-19 2019-06-11 積層陶瓷電容器及其製造方法

Country Status (3)

Country Link
JP (1) JP2019220678A (zh)
CN (1) CN110690047B (zh)
TW (1) TWI811380B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021158276A (ja) * 2020-03-27 2021-10-07 太陽誘電株式会社 セラミック原料粉末、セラミック電子部品の製造方法、およびセラミック原料粉末の製造方法
JP2022016003A (ja) * 2020-07-10 2022-01-21 株式会社村田製作所 電子部品
WO2022270270A1 (ja) * 2021-06-23 2022-12-29 株式会社村田製作所 積層セラミックコンデンサ
KR20230062024A (ko) * 2021-10-29 2023-05-09 삼성전기주식회사 커패시터 부품

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3699617B2 (ja) * 1999-06-30 2005-09-28 京セラ株式会社 積層セラミックコンデンサ
JP3799933B2 (ja) * 2000-02-09 2006-07-19 株式会社村田製作所 導電性ペーストおよびセラミック電子部品
KR20140112779A (ko) * 2013-03-14 2014-09-24 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR101884392B1 (ko) * 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP6378651B2 (ja) * 2015-07-28 2018-08-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6609137B2 (ja) * 2015-08-11 2019-11-20 太陽誘電株式会社 セラミック電子部品、及びその製造方法
JP6470228B2 (ja) * 2016-05-24 2019-02-13 太陽誘電株式会社 積層セラミックコンデンサ

Also Published As

Publication number Publication date
TWI811380B (zh) 2023-08-11
JP2019220678A (ja) 2019-12-26
CN110690047A (zh) 2020-01-14
CN110690047B (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
TWI725264B (zh) 積層陶瓷電容器及其製造方法
US10971302B2 (en) Multilayer ceramic capacitor and manufacturing method of the same
KR102498100B1 (ko) 적층 세라믹 콘덴서
TWI811380B (zh) 積層陶瓷電容器及其製造方法
TWI790686B (zh) 陶瓷電子零件及其製造方法
JP7446705B2 (ja) 積層セラミックコンデンサおよびその製造方法
TWI807030B (zh) 積層陶瓷電容器
JP7262181B2 (ja) 積層セラミックコンデンサおよびその製造方法
US11017947B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP2019062100A (ja) セラミック電子部品およびその製造方法
TWI790267B (zh) 積層陶瓷電容器及其製造方法
TW201908268A (zh) 積層陶瓷電容器及其製造方法
US11232909B2 (en) Multilayer ceramic capacitor
US12002630B2 (en) Ceramic electronic device and manufacturing method of the same
TW201832253A (zh) 積層陶瓷電容器及其製造方法
KR20160126351A (ko) 적층 세라믹 전자부품 및 그 제조방법
JP2024050136A (ja) セラミック電子部品およびその製造方法