KR20160126351A - 적층 세라믹 전자부품 및 그 제조방법 - Google Patents

적층 세라믹 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR20160126351A
KR20160126351A KR1020150057314A KR20150057314A KR20160126351A KR 20160126351 A KR20160126351 A KR 20160126351A KR 1020150057314 A KR1020150057314 A KR 1020150057314A KR 20150057314 A KR20150057314 A KR 20150057314A KR 20160126351 A KR20160126351 A KR 20160126351A
Authority
KR
South Korea
Prior art keywords
dielectric layer
lithium
internal electrode
dielectric
region
Prior art date
Application number
KR1020150057314A
Other languages
English (en)
Other versions
KR101681413B1 (ko
Inventor
신민기
박금진
유정훈
이치화
최창학
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150057314A priority Critical patent/KR101681413B1/ko
Priority to US15/003,597 priority patent/US9875847B2/en
Publication of KR20160126351A publication Critical patent/KR20160126351A/ko
Application granted granted Critical
Publication of KR101681413B1 publication Critical patent/KR101681413B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시형태는 복수의 유전체층 및 상기 유전체층 상에 배치되며, 내부에 트랩된 공재를 포함하는 내부전극을 포함하고, 상기 공재는 리튬(Li) 및 유전체를 포함하는 적층 세라믹 전자부품을 제공한다.

Description

적층 세라믹 전자부품 및 그 제조방법{multilayer ceramic electronic component and method of manufacturing the same}
본 개시의 실시 예는 적층 세라믹 전자부품 및 그 제조방법에 관한 것이다.
커패시터 등과 같이 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 바디, 바디 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 바디 표면에 설치된 외부전극을 구비한다.
이때, 적층 세라믹 커패시터 등에 이용되는 유전체 재료는 티탄산바륨(BaTiO3)에 기초한 재료를 사용할 수 있으며, 유전체 재료는 전자부품의 특성에 영향을 미치게 된다.
대한민국 공개특허공보 제1999-0075846호
한편, 적층 세라믹 전자부품의 바디에 포함된 내부전극과 유전체층은 동시 소성되어 바디를 형성될 수 있으며, 내부전극과 유전체층의 소결성 차이 및 내부전극과 유전체층의 계면 특성을 개선하는 경우 적층 세라믹 전자부품의 특성을 향상시킬 수 있다.
본 발명의 일 실시예의 목적 중 하나는 내부전극과 유전체층을 소결성 차이를 완화하고, 내부전극과 유전체층 사이의 밀착성을 강화하여 개선된 적층 세라믹 전자부품 및 그 제조방법을 제공하는 것이다.
본 개시의 일 실시형태에 의하면, 번갈아 배치된 내부전극 및 유전체층을 포함하며, 상기 내부전극의 내부에는 리튬을 포함하는 공재가 트랩되어 내부전극과 유전체층 사이의 소결성 차이를 완화하고, 내부전극과 유전체층 간의 밀착성을 향상시킨 적층 세라믹 전자부품 및 그 제조방법을 제공한다.
한편, 본 발명의 일 실시형태에 의하면 내부전극 및 유전체층을 포함하며, 상기 유전체층의 내부전극과 인접한 계면 부근에서의 리튬(Li) 농도는 상기 유전체층 두께 방향 중심 부근에서의 리튬(Li) 농도 이상인 적층 세라믹 전자부품을 제공할 수 있다.
본 발명의 일 실시형태에 의하면 내습부하에 대한 저항 및 내습성이 향상된 적층 세라믹 전자부품 및 그 제조 방법을 제공할 수 있다.
또한 본 발명의 일 실시형태에 의하면, 소결온도범위가 확대되고 내부전극의 연결성, 유전율이 향상된 적층 세라믹 전자부품 및 그 제조 방법을 제공할 수 있다.
나아가, 본 발명의 일 실시형태에 의하면, 적층 세라믹 전자부품의 쇼트 불량 및 수직 크랙을 억제하는 효과가 있을 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 나타내는 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3은 도 2의 P 영역에 대한 확대도이다.
도 4는 본 발명의 일 실시형태의 적층 세라믹 전자부품에 포함된 모재 주성분 및 리튬(Li) 원소의 농도를 설명하기 위해 도 3의 L1-L2 라인을 따라 모재 주성분 및 리튬(Li) 원소가 가질 수 있는 농도 분포를 개략적으로 나타내는 그래프이다.
도 5는 본 발명의 또 다른 일 실시형태에 따른 적층 세라믹 전자부품의 제조방법을 나타내는 순서도이다.
도 6의 (a) 및 (b)는 각각 실시예와 비교예에 따른 적층 세라믹 전자부품의 내부전극과 유전체층 계면의 치밀화도를 비교하기 위해 적층 세라믹 전자부품을 절단하여 내부전극과 유전체층의 단면을 관찰한 주사전자현미경(SEM) 사진이다.
도 7의 (a) 및 (b)는 각각 실시예와 비교예에 따른 적층 세라믹 전자부품의 내부전극 연결성 및 유전체층의 그레인(grain) 사이즈를 비교하기 위해 적층 세라믹 전자부품을 절단하여 내부전극과 유전체층의 단면을 관찰한 주사전자현미경(SEM) 사진이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)을 나타내는 개략적인 사시도이고, 도 2는 도 1의 적층 세라믹 전자부품(100)의 A-A' 단면에 대한 개략적인 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은 바디(110); 및 상기 바디의 외부면에 배치되는 외부전극(131, 132); 을 포함한다.
상기 바디(110)는 전자부품의 용량 형성에 기여하는 부분으로서의 액티브부와, 상하 마진부로서 액티브부의 상하측에 각각 형성된 상부 및 하부 커버층을 포함한다. 상기 액티브부는 유전체 층(111)과 내부전극(121, 122)을 포함하며, 내부전극(121, 122)이 인쇄된 유전체 층(111)이 적층되어 형성될 수 있다.
본 발명의 일 실시형태에서, 바디(110)는 형상에 있어 특별히 제한은 없지만, 실질적으로 육면체 형상일 수 있다. 칩 소성 시 세라믹 분말의 소성 수축과 내부전극 패턴 존부에 따른 두께 차이 및 바디 모서리부의 연마로 인하여, 바디(110)는 완전한 육면체 형상은 아니지만 실질적으로 육면체에 가까운 형상을 가질 수 있다.
상기 내부전극(121, 122)은 유전체층(111)과 번갈아 적층될 수 있으며 내부전극 사이에 배치된 유전체층(111)에 의해 서로 전기적으로 절연된다.
상기 내부전극(121, 122)은 제1 내부전극(121) 및 제2 내부 전극(122)을 포함할 수 있으며, 상기 제1 내부전극 및 상기 제2 내부전극은 상기 유전체층 상에 서로 번갈아 적층될 수 있다.
상기 내부 전극(121, 122)의 두께 및 적층 수는 용도에 따라 결정될 수 있다.
이에 제한되는 것은 아니나, 상기 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금을 포함할 수 있다.
상기 제1 및 제2 내부 전극(121, 122)에 함유되는 도전성 재료는 특별히 한정되지 않지만, 니켈(Ni)을 이용할 수 있다.
상기 유전체층(111)은 고유전률을 갖는 세라믹 조성을 포함하며, 예를 들어 티탄산바륨(BaTiO3)계 유전체를 포함할 수 있다.
본 개시에서, 상기 티탄산바륨(BaTiO3)계 유전체는 순수한 티탄산바륨 또는 티탄산바륨의 Ba 사이트(A 사이트) 및 Ti의 사이트(B 사이트)가 다른 첨가 원소로 도핑된 화합물을 포함하는 의미로 이해될 수 있다.
도 3은 도 2의 P 영역을 개략적으로 도시한 확대도이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시형태에 의하면 상기 내부전극(121, 122)은 내부에 트랩(trap)되어 있는 공재(21)를 포함한다.
상기 공재(21)는 리튬(Li) 및 유전체를 포함하며, 예를 들어 상기 유전체는 티탄산바륨계 재료일 수 있다.
예를 들어, 상기 리튬은 Li, LiCN, LiOH, LiOOCCH3, Li2CO3, LiClO4, Li2NO3, Li2O, Li2SO4, Li2S, Li2B4O7, LiH, LiNH2, CH3OLi, CH3CH2OLi, LiCl, Li3N, Li2TiO3, Li4Ti5O12, LiOCl, Li2CO3, Li2SO3, Li2O, Li2O2의 형태로 공재에 포함될 수 있다.
이에 제한되는 것은 아니나 본 발명의 일 실시형태에 따른 공재는 예를 들어, 상기와 같은 리튬 포함 물질을 유전체의 표면에 코팅하여 형성할 수 있다.
본 발명의 일 실시형태와 같이, 리튬 및 유전체를 포함하는 공재(21)가 내부전극 내에 트랩되면, 내부전극(121, 122)과 유전체층(111)의 소결성 차이를 개선하여 소결온도 범위가 확대되고 내부전극의 연결성을 향상시킬 수 있다.
후술하는 적층 세라믹 전자부품의 제조방법에서 다시 설명하겠지만, 상기 내부전극(121, 122) 및 유전체층(111)은 유전체층을 형성하는 복수의 세라믹 그린시트 상에 내부전극 페이스트를 도포하고 상기 세라믹 그린시트를 적층 및 소성하여 형성될 수 있다.
본 발명의 일 실시형태에 의하면, 내부전극을 형성하는 내부전극 페이스트가 리튬 및 유전체를 포함하는 공재를 포함하여 내부전극과 유전체층 사이의 소결성 차이를 완화할 수 있다.
또한, 바디의 소성과정에서, 상기 내부전극 페이스트에 포함된 공재 중 일부는 내부전극에 트랩되어 내부전극의 소결 온도를 증가시켜 내부전극의 소결을 지연시키면서 내부전극의 강도를 향상시킬 수 있으며, 내부전극의 연결성을 향상시킬 수 있다.
한편, 내부전극 페이스트에 포함된 공재의 다른 일부는 내부전극 페이스트의 소정과정에서 내부전극 페이스트로부터 빠져나와 세라믹 그린시트에 포함된 유전체와 함께 유전체층을 형성할 수 있다.
이때, 내부전극에서 빠져나온 공재에 포함된 리튬(Li)의 일부는 바디의 소성과정에서 확산되어 유전체층의 소결온도를 감소시키고, 이로 인해 내부전극과 유전체층 사이의 소결성 차이를 개선할 수 있으며, 유전체의 입성장을 촉진시켜 적층 세라믹 전자부품이 향상된 유전 특성을 갖도록 한다.
소결 중 유전체층과 내부전극층의 계면으로 나온 공재는 계면에서의 소결을 촉진시켜 내부전극과 유전체층의 접촉성을 향상시킬 수 있다. 이에 따라, 내부전극(121, 122)과 유전체층(111) 사이의 계면접착강도가 효과적으로 향상되어 적층 세라믹 전자부품의 내습성이 향상될 수 있다.
한편, 상기 공재는 리튬을 포함하는 티탄산바륨 분말일 수 있으며, 공재 내 리튬의 함량은 공재 내 티탄산바륨에 포함된 바륨 원소 100 몰을 기준으로 1 내지 20몰 포함될 수 있다.
본 발명의 일 실시형태에 의하면 내부전극 페이스트에 포함된 공재의 일부가 내부전극과 유전체층의 계면에 주로 분포하도록 바디의 소성 프로파일을 조절할 수 있다.
이때, 리튬(Li)을 포함하는 공재의 일부가 내부전극과 유전체층의 계면에 주로 분포하도록 바디의 소성 프로파일을 조절한 경우, 리튬(Li)은 유전체의 소결을 촉진하여 유전체층의 저온 소결을 가능하게 한다.
또한, 내부 전극과 유전체층의 계면 소결이 촉진됨에 따라 내부전극과 유전체층의 밀착력이 개선되고 내부전극 및 유전체층의 뭉침을 억제하여 적층 세라믹 전자부품의 쇼트를 억제하고, 높은 저항을 갖도록 하여 신뢰성을 향상시킬 수 있다.
또한, 리튬 및 유전체로 형성된 공재는 리튬을 포함하지 않는 유전체로 형성된 공재 보다 저온에서 액상이 되어 세라믹 그린시트에 포함된 유전체에 빠르게 흡수되면서 유전체의 입성장을 촉진하여 적층 세라믹 전자부품의 유전특성을 향상시킬 수 있다.
한편, 공재에 포함된 리튬의 함량을 제어하는 경우 유전체층(111)에 포함된 유전체 그레인(11)의 크기를 제어할 수 있는 장점이 있다.
내부전극 페이스트 및 세라믹 그린시트의 소성 공정에서 내부전극 페이스트에서 빠져나오지 않은 공재는 소성 후 내부전극 내에 잔존하여 내부전극과 유전체층 사이의 접착강도를 향상시키거나 절연파괴전압을 증가시키는 역할을 할 수 있다.
본 발명의 일 실시형태에 의하면 소성 후 내부전극에 트랩된 공재의 크기는 1 내지 200nm 일 수 있다.
본 발명의 일 실시형태에 의하면, 상기 내부전극(121, 122)의 단면적 중 상기 공재(21)가 차지하는 단면적은 1% 내지 40%일 수 있다.
내부전극의 단면적이란, 내부전극 내에 트랩된 공재의 면적을 포함한 면적을 의미한다.
상기 내부전극(121, 122)의 면적 중 공재(21)가 차지하는 면적이 1% 미만인 경우, 내부전극과 유전체층 간의 접착강도를 향상시키는 효과가 크지 않아 내습부하에 대한 저항 증가효과가 미미할 수 있다.
또한 내부전극(121, 122)의 면적 중 공재(21)가 차지하는 면적이 40%를 초과하는 경우 내부전극 뭉침현상으로 인해 쇼트 발생율이 증가하며, 전극연결성이 감소할 수 있다.
한편, 본 발명의 일 실시형태에 의하면 상기 내부전극에 트랩된 공재(21)는 리튬을 포함하는 티탄산 바륨일 수 있으며, 이때 상기 내부전극에 트랩된 공재의 SIMS(Secondary Ion Mass Spectrometry) 분석 시 티타늄에 대한 리튬(Li/Ti)의 면적 강도(Area Intensity)는 300ppm 내지 20% 일 수 있다.
상기 면적 강도가 300ppm 미만인 경우, 내습부하에 대한 저항을 갖기 어렵고, 상기 면적강도가 20%를 초과하는 경우 내부전극의 뭉침으로 쇼트 발생율이 증가하며, 전극연결성이 감소할 수 있다.
본 발명의 일 실시형태에 의하면, 도 3에 도시된 바와 같이 상기 유전체층(111)은 일 유전체층 내에서 내부전극(121, 122)과 인접한 제1 영역(111b)과 상기 제1 영역(111b) 사이에 배치되는 제2 영역(111a)를 포함하며, 상기 제1 영역의 리튬 농도 값은 상기 제2 영역의 리튬 농도 값 이상일 수 있다.
예를 들어, 상기 유전체층(111)은 일 유전체층 내의 두께 방향에서 상기 리튬(Li) 원소의 농도 구배(gradient)를 가질 수 있다.
상기 유전체층(111) 내에 존재하는 리튬의 일부 또는 전부는 내부전극 페이스트에 포함된 공재가 소성과정에서 내부전극 페이스트로부터 빠져나와 유전체층의 일부를 형성하는 과정에서 유전체층에 포함될 수 있다.
상기 제1 영역(111b)은 상기 제2 영역(111a)과 리튬 원소의 농도가 같거나 제2 영역(111a)보다 리튬 원소의 농도가 높을 수 있다.
이때, 소성 프로파일을 조절하여 유전체층 내 제1 영역(111b)에서의 리튬(Li)의 농도가 제2 영역(111a)에서의 리튬(Li) 농도 이상이 되도록 할 수 있다.
상기 제1 영역(111b)과 상기 제2 영역(111a)은 유전체층 내에서 구분되는 것은 아니고 일체로 형성되는 것이며, 내부전극과의 거리로 구분될 수 있다.
본 발명의 일 실시형태에서 상기 제1 영역(111b)은 상기 내부전극과 상기 유전체층과의 계면으로부터 상기 유전체층 두께의 20% 이내의 영역으로 정의된다.
상기 제1 영역(111b)은 유전체층 두께 방향 양측에 형성되며, 일 유전체층 내에서 제1 영역(111b)의 두께(t2) 합은 상기 유전체층(111) 두께(t1)의 40% 일 수 있다.
제1 영역(111b)에서의 리튬(Li) 원소의 농도가 제2 영역(111a)에서의 리튬(Li) 원소의 농도와 같거나 리튬(Li) 원소의 농도보다 높은 경우, 내습부하에 대한 저항을 효율적으로 향상시킬 수 있다.
보다 바람직하게는, 제1 영역(111b)에서의 리튬 원소의 함량은 제2 영역(111a)에서의 리튬 원소의 함량보다 높을 수 있다.
상기 유전체층 내에서 상기 내부전극과 인접한 제1 영역(111b)에서 리튬(Li)의 함량은 상기 유전체층 내의 제2 영역(111a)에서의 리튬(Li)함량의 1 내지 3배일 수 있다.
예를 들어, 상기 유전체층의 ICP(inductively coupled plasma) 분석 시, 유전체층 제2 영역(111a) 대비 제1 영역(111b)에서 리튬(Li)의 검출량은 100 내지 300% 일 수 있다.
제1 영역에의 리튬 함량이 제2 영역 대비 100% 미만인 경우 내습부하에 대한 저항을 갖지 못하고 쇼트 발생율이 증가할 수 있다.
또한, 제1 영역에서의 리튬 함량이 제2 영역 대비 300%를 초과하는 경우 전극연결성, 절연파괴전압 (Breakdown Voltage, BDV) 및 비저항이 감소할 수 있다.
본 발명의 일 실시형태에 의하면, 상기 유전체층(111)의 ICP 분석 시, 리튬(Li)은 티탄산바륨 대비 100ppm 내지 5%의 몰농도로 검출될 수 있다.
상기 유전체층(111)의 ICP 분석 시, 리튬(Li)의 몰농도가 티탄산바륨 대비 100ppm 미만인 경우, 내습부하에 대한 저항이 향상되지 않으며, 5%를 초과하여 포함되는 경우 내부전극 뭉침이 심화되어 쇼트 발생율이 증가, 전극 연결성이 감소할 수 있다.
다시 도 1 및 도 2를 참조하면, 바디에 포함된 상부 및 하부 커버층은 단일 유전체층 또는 2 개 이상의 유전체층을 액티브부의 상하면에 각각 상하 방향으로 적층하여 형성된 것으로 볼 수 있으며, 물리적 또는 화학적 스트레스에 의한 내부 전극(121,122)의 손상을 방지하는 역할을 수행할 수 있다.
상기 제1 및 제2 외부 전극(131, 132)은 바디(110)의 양 단부에 각각 배치될 수 있으며, 제1 및 제2 내부 전극(121, 122)의 노출 단부와 각각 전기적으로 연결되어 커패시터 회로를 구성할 수 있다.
이에 제한되는 것은 아니나, 상기 외부전극은 도전성 물질로 구리(Cu)를 포함할 수 있다. 이에 제한되는 것은 아니나, 상기 외부전극(131, 132)은 글라스를 더 포함할 수 있으며, 상기 외부전극(131, 132)은 도전성 물질 및 글라스를 포함하는 외부전극용 페이스트에 의해 형성될 수 있다. 상기 외부전극용 페이스트에서 글라스는 글라스 프릿의 형태로 포함될 수 있다.
상기 외부전극은 상기 외부전극용 페이스트를 소성하여 형성할 수 있다.
도 4는 본 발명의 일 실시형태의 적층 세라믹 전자부품에 포함된 유전체 주성분 및 리튬(Li) 원소의 농도를 설명하기 위해 도 3의 L1-L2 라인을 따라 유전체 주성분 및 리튬 원소가 가질 수 있는 농도 분포를 개략적으로 나타내는 그래프이며, 유전체 주성분 및 리튬의 농도 분포가 반드시 이에 제한되는 것은 아니다.
도 4의 (a)는 유전체 주성분 원소가 가질 수 있는 농도 분포를 나타낸다. 상기 유전체 주성분의 원소는 바륨(Ba) 및 티타늄(Ti) 일 수 있다.
(a)에 도시된 바와 같이, 유전체층은 일 유전체층 내에서 유전체 주성분 원소를 비교적 균일하게 포함하고 있으며, 내부전극 내에서는 공재가 배치된 영역에서 유전체 주성분 원소가 검출되는 것을 확인할 수 있다.
도 4의 (b)는 내부전극 페이스트에 첨가되는 공재에 포함된 리튬(Li) 원소가 가질 수 있는 농도 분포를 나타낸다.
이 경우, (b)에 도시된 바와 같이, 공재가 배치된 영역 및 유전체층에서 리튬(Li) 원소가 검출되며, 일 유전체층 내에서 제2 영역보다 제1 영역에서 리튬(Li) 원소가 많이 검출될 수 있다.
도 5는 본 발명의 또 다른 일 실시형태에 따른 적층 세라믹 전자부품의 제조방법을 나타내는 순서도이다.
도 5를 참조하면 본 발명의 또 다른 일 실시형태에 따른 적층 세라믹 전자부품의 제조방법은 티탄산바륨계 분말을 포함하는 세라믹 그린 시트를 마련하는 단계(S1), 상기 세라믹 그린시트 상에 공재를 포함하는 내부전극 페이스트를 도포하는 단계(S2), 상기 내부전극 페이스트가 도포된 세라믹 그린시트 적층체를 적층하여 적층체를 형성하는 단계(S3), 상기 적층체를 소성하여 바디를 마련하는 단계(S4)를 포함한다.
상기 복수의 세라믹 그린 시트를 마련하는 단계(S1)는 티탄산바륨계 분말을 포함하는 유전체 슬러리를 캐리어 필름 상에 도포 및 건조하여 형성될 수 있다.
상기 내부전극 페이스트를 도포하는 단계(S2)는 내부전극 형성을 위한 페이스트를 상기 세라믹 그린시트에 인쇄하여 수행될 수 있으며 내부전극 패턴의 형성 방법이 이에 한정되는 것은 아니다.
상기 내부전극 형성을 위한 페이스트는 전극물질로 이에 제한되는 것은 아니나 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금을 포함할 수 있다.
본 발명의 일 실시형태에 의하면 상기 내부전극 페이스트는 공재를 포함하며, 상기 공재는 리튬(Li) 및 유전체를 포함한다.
본 발명의 일 실시형태에 의하면, 내부전극 페이스트에 포함되는 공재의 입경은 1nm 내지 50nm일 수 있으며, 바람직하게는 1 내지 30nm일 수 있다.
상기 공재의 입경이 1nm 미만인 경우 소성과정에서, 내부전극 페이스트에 포함된 도전성 물질(예를 들어 니켈) 간의 네킹(necking) 억제 효과가 미미해, 내부전극의 연결성이 저하될 수 있다.
또한, 상기 공재의 입경이 50nm를 초과하는 경우 소성과정에서, 내부전극 페이스트에 포함된 공재가 내부전극과 세라믹 그린시트의 계면으로 빨리 밀려나 내부전극의 소결 억제 기능을 잘 수행하지 못해 내부전극의 연결성이 저하될 수 있다.
상기 공재의 입경이 1 nm 내지 50nm인 경우, 내부전극의 연결성이 향상되고, 이로 인해 적층 세라믹 전자부품의 유전특성이 향상될 수 있다.
소성 과정에서 계면으로 밀려나지 않은 공재는 내부전극 내에 잔존한다. 소성 후 상기 내부전극 내에 트랩되어 잔존하는 공재의 입경은 소성 과정 중 공재 간 입성장으로 1 내지 200nm일 수 있으며, 보다 바람직하게는 1 내지 100nm 일 수 있다.
다음으로, 상기 내부전극 패턴이 형성된 세라믹 그린시트를 적층하여 적층체를 형성한다(S3). 또한 상부 및 하부 커버층 형성을 위해 내부전극 패턴이 형성되지 않은 세라믹 그린시트를 내부전극 패턴이 형성된 세라믹 그린시트 적층체의 상부 및 하부에 적층할 수 있다.
다음으로, 상기 적층체를 소성하여 내부전극 및 유전체층을 포함하는 바디를 형성(S4)할 수 있다.
본 발명의 일 실시형태에 의하면 세라믹 적층체의 소성 공정 이전에 상기 적층체를 압착하고 내부전극 패턴의 일단이 절단면을 통해 번갈아 노출되도록 개별 칩 형태로 절단하는 공정을 더 포함할 수 있다.
본 발명의 일 실시형태에 의하면 상기 적층체의 소성 공정에서 내부전극 페이스트에 포함된 공재의 일부가 내부전극과 세라믹 그린시트의 계면으로 빠져나와 세라믹 그린시트와 함께 유전체층을 형성할 수 있다.
본 발명의 일 실시형태에 의하면 소성 프로파일을 제어하여 내부전극 페이스트에 포함된 공재의 일부가 소성과정에서 내부전극 페이스트에서 빠져나와 유전체층의 일부(주로 계면에 배치)를 형성하고 나머지 공재는 내부전극 내에 잔존할 수 있다.
예를 들어, 소성 과정의 일정 영역에서 급속 승온을 하여 내부전극에 포함된 전극물질과 공재의 소결성 차이를 이용하여 내부전극 페이스트에 포함된 공재가 계면으로 빠져나오는 것을 원활히 할 수 있다.
다음으로 상기 바디의 외부면에 외부전극용 페이스트를 도포하여 외부전극을 형성할 수 있다.상기 외부전극용 페이스트의 도포는 상기 바디를 외부전극용 페이스트에 디핑(dipping)하여 수행될 수 있으며 이에 한정되는 것은 아니다.
본 발명의 일 실시형태에 의하면 상기 외부전극용 페이스트는 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au), 은(Ag) 또는 이들의 합금을 포함할 수 있으며 본 발명이 이제 한정되는 것은 아니다.
상기 외부전극은 바디에 도포된 외부전극용 페이스트를 소성하여 형성될 수 있다.
그 밖에 본 실시형태에 따른 적층 세라믹 전자부품의 제조방법에 관한 설명 중 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품과 중복되는 설명은 여기서는 생략하도록 한다.
실험 예
실시예 1) 리튬(Li)이 함유된 티탄산바륨(BaTiO3) 분말을 공재로 포함하는 내부전극 페이스트를 제작하였다. 상기 공재에서 리튬은 상기 티탄산바륨 100 mol에 대하여 10 mol로 포함되었다.
한편, 티탄산바륨(BaTiO3) 분말을 포함하는 유전체 원료 분말에, 소결조제, 바인더 및 에탄올 등의 유기 용매를 첨가하고, 습식 혼합하여 유전체 슬러리를 마련한 다음 상기 유전체 슬러리를 캐리어 필름상에 도포 및 건조하여 세라믹 그린시트를 형성하였다.
다음으로, 상기 공재로 포함하는 내부전극 페이스트를 상기 세라믹 그린시트에 인쇄한 후, 내부전극 패턴이 형성된 세라믹 그린시트를 적층하여 적층체를 형성한 다음 상기 적층체를 압착 및 커팅하였다.
이후, 커팅된 적층체를 가열하여 바인더를 제거한 후 1000℃ 이상의 고온 환원분위기에서 소성하여 바디를 형성하였다. 본 소성 과정에서는 소성 프로파일을 조절하여 공재가 내부전극에 내부전극의 전체 면적대비 5%로 트랩되게 하였다. 내부전극에 트랩되지 않은 공재는 내부전극과 유전체층의 계면으로 밀려나오게 하였으며, 공재가 계면으로 빠져나온 후 유전체가 소결되도록 하여 공재가 유전체층 전체로 확산되지 않게 하였다.
상기와 같은 방법으로 얻어진 바디의 양 단면에 글래스 프릿 및 구리를 포함하는 외부전극 페이스트를 도포하고, 소성하여 내부전극과 연결되는 외부전극을 형성하였다.
비교예1) 리튬(Li)을 포함하지 않는 BaTiO3(이하 BT) 분말을 공재로 포함하는 내부전극 페이스트를 제작하였다. 리튬(Li)을 포함하지 않는 BaTiO3(이하 BT) 분말을 내부전극 페이스트에 공재로 혼합한 것 외의 다른 모든 조건은 실시예 1과 동일하게 하였다.
도 6의 (a) 및 (b)는 각각 실시예 1과 비교예 1에 따른 적층 세라믹 전자부품의 내부전극과 유전체층 계면의 치밀화도를 비교하기 위해 적층 세라믹 전자부품을 절단하여 내부전극과 유전체층의 단면을 관찰한 주사전자현미경(SEM) 사진이다.
도 6의 (a)(실시예 1) 및 (b)(비교예 1)를 참조하면, 실시예 1의 경우가 비교예 1의 경우보다 내부전극 과 유전체층 계면에서의 치밀도가 우수한 것을 확인할 수 있다.
도 7의 (a) 및 (b)는 각각 실시예 1과 비교예 1에 따른 적층 세라믹 전자부품의 내부전극 연결성 및 유전체층의 그레인(grain) 사이즈를 비교하기 위해 적층 세라믹 전자부품을 절단하여 내부전극과 유전체층의 단면을 관찰한 주사전자현미경(SEM) 사진이다.
도 7의 (a)(실시예 1) 및 (b)(비교예 1)를 참조하면, 실시예 1의 경우가 비교예 1의 경우보다 내부전극 연결성이 우수하며 유전체층에 포함된 그레인의 사이즈가 더 큰 것을 확인할 수 있다.
하기 표 1은 실시예 1 및 비교예 1의 적층 세라믹 전자부품에 대해, 용량, 내부전극 연결성, 절연파과전압(break-down voltage, BDV), 쇼트 발생율 및 내습부하불량율을 측정하여 나타낸 데이터이다.
내습부하불량율은 40±2℃, 상대습도 90~95%의 항온항습조 내에서 약 500 시간 동안 6.3V의 정격직류전압을 인가한 후 용량변화율을 측정하여 용량변화가 12.5% 이상인 경우를 불량으로 규정하였다.
용량 내부전극연결성 BDV 쇼트 발생율 내습부하 불량율
실시예 1 120% 98% 63V 0/40 0/40
비교예 1 100% 90% 53V 13/40 5/40
표 1에서 실시예 1의 용량은 비교예 1의 용량을 100%으로 보아, 상대적인 용량을 나타낸다.
상기 표 1을 참조하면, 실시예 1의 적층 세라믹 전자부품은 비교예 1 대비 용량이 20% 증가하였고, BDV는 10V가 증가된 것을 확인할 수 있었다.
또한 실시예 1의 경우, 내습부하 불량률이 0%로 측정되었다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능 하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
21 : 공재
11 : 유전체 그레인
100 : 적층 세라믹 전자부품
110 : 바디
111 : 유전체층
121, 122 : 내부전극
131, 132 : 외부전극

Claims (19)

  1. 복수의 유전체층; 및
    상기 유전체층 상에 배치되며, 내부에 트랩된 공재를 포함하는 내부전극; 을 포함하고,
    상기 공재는 리튬(Li) 및 유전체를 포함하는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 공재는 리튬(Li)이 코팅된 유전체인 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 유전체는 티탄산바륨계 재료인 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 유전체층은 리튬(Li)을 포함하는 적층 세라믹 전자부품.
  5. 제4항에 있어서,
    상기 유전체층 내에서 상기 내부전극과 인접한 제1 영역에서의 리튬(Li) 함량은 상기 유전체층의 제1 영역 사이에 배치된 제2 영역에서의 리튬(Li) 함량의 1 내지 3배인 적층 세라믹 전자부품.
  6. 제1항에 있어서,
    상기 내부전극의 전체 단면적 중 상기 공재가 차지하는 단면적은 1% 내지 40% 인 적층 세라믹 전자부품.
  7. 제1항에 있어서,
    상기 내부전극에 트랩된 공재의 SIMS(Secondary Ion Mass Spectrometry) 분석 시 티타늄에 대한 리튬(Li/Ti)의 면적 강도(Area Intensity)는 300ppm 내지 20% 인 적층 세라믹 전자부품.
  8. 제1항에 있어서,
    상기 유전체층은 티탄산바륨계 유전체 재료를 포함하며,
    상기 유전체층의 ICP 분석 시, 리튬(Li)은 티탄산바륨 대비 100ppm 내지 5%의 몰농도로 검출되는 적층 세라믹 전자부품.
  9. 제1항에 있어서,
    상기 내부전극에 트랩된 공재의 크기는 1 내지 200nm인 적층 세라믹 전자부품.
  10. 복수의 유전체층; 및
    상기 유전체층과 번갈아 배치되며, 리튬이 포함된 공재가 트랩된 내부전극; 을 포함하고,
    상기 유전체층은 일 유전체층 내의 두께 방향에서 리튬(Li)의 농도 구배를 갖는 적층 세라믹 전자부품.
  11. 제10항에 있어서,
    상기 유전체층은 일 유전체층 내에서 상기 내부전극과 인접한 제1 영역과 상기 제1 영역 사이에 배치되는 제2 영역를 포함하며, 상기 제1 영역은 상기 제2 영역보다 리튬(Li)의 농도가 높은 적층 세라믹 전자부품.
  12. 제10항에 있어서,
    상기 공재는 리튬(Li)을 포함하는 티탄산 바륨계 유전체인 적층 세라믹 전자부품.
  13. 제10항에 있어서,
    상기 공재는 리튬(Li)이 코팅된 티탄산 바륨계 유전체인 적층 세라믹 전자부품.
  14. 제10항에 있어서,
    상기 내부전극의 전체 단면적 중 상기 공재가 차지하는 단면적은 1% 내지 40% 인 적층 세라믹 전자부품.
  15. 티탄산바륨계 분말을 포함하는 세라믹 그린시트를 마련하는 단계;
    상기 세라믹 그린시트에, 리튬(Li)이 포함된 공재를 포함하는 내부전극 페이스트를 도포하는 단계;
    상기 내부전극 페이스트가 도포된 세라믹 그린시트를 적층하는 단계; 및
    적층된 세라믹 그린시트를 소성하여 내부전극 및 유전체층을 포함하는 바디를 형성하는 단계; 를 포함하는 적층 세라믹 전자부품의 제조방법.
  16. 제15항에 있어서,
    상기 공재의 일부는 소성 과정에서 내부전극 페이스트에서 빠져나와 유전체층의 일부를 형성하는 적층 세라믹 전자부품의 제조방법.
  17. 제15항에 있어서,
    상기 유전체층은 일 유전체층 내의 두께 방향에서 리튬(Li)의 농도 구배를 갖는 적층 세라믹 전자부품의 제조방법.
  18. 제15항에 있어서,
    소성 이후, 상기 내부전극에 트랩된 공재 내에서의 리튬(Li)의 평균 농도는 상기 유전체층 내에서의 리튬(Li)의 평균 농도보다 높은 적층 세라믹 전자부품의 제조방법.
  19. 제15항에 있어서,
    상기 공재의 크기는 1 내지 50nm인 적층 세라믹 전자부품의 제조방법.

KR1020150057314A 2015-04-23 2015-04-23 적층 세라믹 전자부품 및 그 제조방법 KR101681413B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150057314A KR101681413B1 (ko) 2015-04-23 2015-04-23 적층 세라믹 전자부품 및 그 제조방법
US15/003,597 US9875847B2 (en) 2015-04-23 2016-01-21 Multilayer ceramic electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150057314A KR101681413B1 (ko) 2015-04-23 2015-04-23 적층 세라믹 전자부품 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160126351A true KR20160126351A (ko) 2016-11-02
KR101681413B1 KR101681413B1 (ko) 2016-11-30

Family

ID=57148016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150057314A KR101681413B1 (ko) 2015-04-23 2015-04-23 적층 세라믹 전자부품 및 그 제조방법

Country Status (2)

Country Link
US (1) US9875847B2 (ko)
KR (1) KR101681413B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11699552B2 (en) 2020-12-31 2023-07-11 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
JP2022114084A (ja) * 2021-01-26 2022-08-05 株式会社村田製作所 積層セラミックコンデンサ
KR20230078084A (ko) * 2021-11-26 2023-06-02 삼성전기주식회사 적층 세라믹 캐패시터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990075846A (ko) 1998-03-25 1999-10-15 김충환 세라믹 콘덴서용 유전체 조성물 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1251259C (zh) 1999-11-02 2006-04-12 Tdk株式会社 叠层电容器
JP4303715B2 (ja) * 2005-10-31 2009-07-29 Tdk株式会社 導電性ペーストおよび積層型電子部品の製造方法
JP4858248B2 (ja) * 2007-03-14 2012-01-18 Tdk株式会社 誘電体磁器組成物および電子部品
KR101730184B1 (ko) 2010-11-08 2017-05-12 삼성전기주식회사 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 콘덴서의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990075846A (ko) 1998-03-25 1999-10-15 김충환 세라믹 콘덴서용 유전체 조성물 및 그 제조방법

Also Published As

Publication number Publication date
US9875847B2 (en) 2018-01-23
KR101681413B1 (ko) 2016-11-30
US20160314900A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
US10290424B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
US10147547B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR101771728B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102029468B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR101496814B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
JP7231340B2 (ja) セラミック電子部品およびその製造方法
JP7262181B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR101823160B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20120133696A (ko) 적층 세라믹 전자부품
TWI790267B (zh) 積層陶瓷電容器及其製造方法
KR20190121139A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102333094B1 (ko) 커패시터 부품
KR20130007301A (ko) 적층 세라믹 전자부품 및 그의 제조방법
KR101659182B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
KR20140047419A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2014011449A (ja) 積層セラミック電子部品
KR101681413B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
TWI811380B (zh) 積層陶瓷電容器及其製造方法
US9466424B2 (en) Paste for external electrode, multilayer ceramic electronic component, and method of manufacturing the same
KR102107029B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
KR101942739B1 (ko) 적층 세라믹 전자부품
US20230128407A1 (en) Ceramic electronic device
KR102107026B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 4