JP3747254B2 - 表面実装型積層チップバリスタの製造方法 - Google Patents
表面実装型積層チップバリスタの製造方法 Download PDFInfo
- Publication number
- JP3747254B2 JP3747254B2 JP18330798A JP18330798A JP3747254B2 JP 3747254 B2 JP3747254 B2 JP 3747254B2 JP 18330798 A JP18330798 A JP 18330798A JP 18330798 A JP18330798 A JP 18330798A JP 3747254 B2 JP3747254 B2 JP 3747254B2
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- electrode
- sintered body
- multilayer chip
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thermistors And Varistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、強酸性のメッキ液による電気メッキを適用し、内部電極と電気的に導通する焼付け電極をメッキ被膜で覆うことから、端子電極を部品本体の両端部に形成する表面実装型積層チップバリスタの製造方法に関するものである。
【０００２】
【従来の技術】
一般に、表面実装型のチップ部品は内部電極を有する立方形のセラミック燒結体を部品本体とし、内部電極と電気的に導通する端子電極をセラミック燒結体の両端部に設けることにより構成されている。
【０００３】
その表面実装型のチップ部品では、セラミック燒結体の両端面に塗布する銀（Ａｇ）の導電ペーストを焼付け処理し、内部電極と電気的に接続する焼付け電極層を形成した後に、焼付け電極層の半田喰われを防ぐ耐熱性の良好なニッケル（Ｎｉ）のメッキ被膜と、半田付け性の良好な錫（Ｓｎ）または錫−鉛（Ｐｂ）のメッキ被膜とを順次に重ねて被着し、焼付け電極をメッキ被膜で覆った端子電極を形成することが行なわれている。
【０００４】
そのメッキ被膜を形成するにあたって強酸性のメッキ液を用いると、セラミック燒結体でなる部品本体の表面が浸食されて絶縁抵抗等の特性を劣化する事態が生じ易い。特に、酸化亜鉛を主成分とするバリスタ層から積層形成したバリスタ燒結体を部品本体とする積層チップバリスタにおいては、酸化亜鉛を主成分とするバリスタ層が強酸性のメッキ液に弱いため、部品本体の表面が浸食され、バリスタ電圧が変化し易い。
【０００５】
その表面浸食を防止するため、電気メッキを施す前に、ガラスまたはエポキシ樹脂を部品本体の表面にコーテイング処理することが提案されている（特開平５ー１２９２０４号）。
【０００６】
然し、ガラスまたはエポキシ樹脂を部品本体の表面に施すことでは工程的に煩雑なものになる。また、塗布部分の制御が難しく、部品本体の表面浸食を確実に防止できないことから、信頼性の高いチップ部品として製造できず、歩留の低下と共に、コストアップを招く。
【０００７】
【発明が解決しようとする課題】
本発明は、積層チップバリスタを製造するにあたり、強酸性のメッキ液による浸食層を容易に低コストで除去し、バリスタ電圧を安定よく保て、信頼性の高い部品として歩留よく得られる表面実装型積層チップバリスタの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る表面実装型積層チップバリスタの製造方法においては、酸化亜鉛を主成分とするバリスタ層と、内部電極とを複数交互に積層形成したバリスタ燒結体を部品本体とし、内部電極と電気的に導通する焼付け電極を部品本体の両端部に形成し、次に、強酸性のメッキ液による電気メッキを適用し、焼付け電極の半田喰われを防ぐ第１のメッキ被膜と、半田付け性の良好な第２のメッキ被膜とを順次に重ねて被着し、焼付け電極をメッキ被膜で覆った端子電極を有する表面実装型の積層チップバリスタを製造するにあたり、
上記端子電極の形成後、端子電極を設けたバリスタ燒結体を研磨用材と共に研磨容器に入れて研磨処理を施し、バリスタ燒結体の表層から０．０５〜２．０μｍ厚み分を削り取ってバリスタ燒結体による部品本体を形成するようにされている。
【０００９】
【発明の実施の形態】
以下、添付図面を参照して説明すると、図１並びに図２は表面実装型の積層チップバリスタを示す。その積層チップバリスタは基本的に共通する構造を示し、バリスタ層，内部電極の層数を変えて簡略な構造で図示されている。
【００１０】
各図中、共通の構成部分は同じ符号で示す。符号１はバリスタ燒結体でなる部品本体、１０は部品本体１を形成するバリスタ層、１１はバリスタ層１０と交互に積層形成された内部電極、１２，１３はバリスタ層１０と同材質で形成された最外層の保護層、２，３は部品本体１の両端面に形成された端子電極を示す。
【００１１】
その積層チップバリスタを製造する一例を示すと、まず、酸化亜鉛（ＺｎＯ）：９８．１７ｗｔ％を主成分とし、酸化コバルト（ＣｏＯ）：１．２ｗｔ％，酸化プラセオジウム（Ｐｒ６Ｏ１１）：０．５ｗｔ％，炭酸カルシュウム（ＣａＣｏ３ ）：０．１ｗｔ％，酸化ケイ素（ＳｉＯ）：０．０３ｗｔ％の割合になるよう夫々を混合させてバリスタ層１０の出発原料を得る。
【００１２】
その酸化亜鉛を主成分とする粉体は、有機バインダー，有機溶剤，有機可塑剤を加えてボールミルで２０時間程度混合，粉砕することからスラリーとし、ドクターブレード法により３０μｍ厚み程度のグリーンシートとしてポリエチレンテレフタレート（ＰＥＴ）のベースフイルム上に成膜する。このグリーンシートはベースフイルムから剥離し、所定の面積形状に裁断することにより部品複数個取り用のグリーンシートとして得る。
【００１３】
部品複数個取り用のグリーンシートには、パラジウムペースト（Ｐｄ）をスクリーン印刷し、所定のパターンの内部電極１１を形成する。それを乾燥処理した後、グリーンシートと内部電極１１とが交互になるよう積層し、更に、内部電極を形成しない保護層用のグリーンシート１２，１３を表層として複数枚積層することからグリーンシート積層体を得る。
【００１４】
そのグリーンシート積層体は、加熱，圧着処理を施した後に、部品単位のグリーンチップ素体として切断する。このグリーンチップ素体は、３５０℃，２時間程度の加熱処理で脱バインダーを行い、更に、１２５０℃，２時間程度の焼成処理を施すことから部品本体１となるバリスタ焼結体として得る。
【００１５】
次に、端子電極２，３をバリスタ焼結体の両端部に形成する。この端子電極２，３としては、まず、銀，銅を主体とする導電ペーストをバリスタ焼結体の両端部に塗布し、それを８００℃程度で焼付け処理することにより互い違い交互別の内部電極１１と電気的に導通する焼付け電極２０，３０を形成する。
【００１６】
焼付け電極２０，３０には、強酸性のメッキ液による電気メッキを適用し、半田喰われを防ぐ耐熱性の良好なニッケルによる第１のメッキ被膜２１，３１を１．０μｍ厚み程度に被着し、更に、半田付け性の良好な錫または錫−鉛による第２のメッキ被膜２２，３２を３．０μｍ厚み程度に被着する。これにより、焼付け電極２０，３０をメッキ膜２１，３１、２２，３２で覆った端子電極２，３として形成する。
【００１７】
その端子電極２，３を設けたバリスタ焼結体は、研磨用材と共に研磨容器に入れて研磨処理を施す。この研磨処理により、バリスタ燒結体の表層から０．０５〜２．０μｍ厚み分を削り取り、強酸性のメッキ液で浸食されたバリスタ焼結体の表層部分を削り取った部品本体１を有する積層チップバリスタとして得る。
【００１８】
その強酸性のメッキ液による浸食層は、バリスタ焼結体の表層部分から０．０５〜２．０μｍの厚みを削り取れば完全に除去できる。この研磨処理は、研磨用材として１５〜０．１μｍ程度のアルミナ化合物粉や炭化ケイ素化合物粉等の研磨剤と水等の溶液を入れた超音波洗浄器を適用することから行える。
【００１９】
このように製造する積層チップバリスタは、強酸性のメッキ液による浸食層を研磨処理により完全に除去されているから、バリスタ電圧の変化を小さく抑えられることにより信頼性の高いものに構成されている。
【００２０】
そのチップバリスタを製造するには、端子電極を備えるバリスタ焼結体として通常通り得てから研磨処理を最終的に施せばよいため、工程的にも煩雑なものにならない。研磨厚みは、研磨時間を調整することで確実に制御でき、また、超音波洗浄器を適用することで容易に行えて低コストで歩留の向上を図れる。
【００２１】
その有効性を確認するべく、通常通り製造した端子電極を備えるバリスタ焼結体から超音波洗浄器で研磨時間を調整し、表層厚みを０．０５μｍ，０．５μｍ，１．０μｍ，２．０μｍ及び３．０μｍで削り取った試料を２０個づつ作製し、研磨処理未処理のものとと共に、プレッシャークッカーテストでバリスタ電圧の変化率を測定した。このバリスタ電圧の初期値は、２５．９８〜２８．１２Ｖ程度に設定されている。
【００２２】
プレッシャークッカーテストは、温度：１３０℃，相対湿度：８５％ＲＨ，圧力：２．０×１０５Ｐａの条件で行い、試験後室温中で１ｍＡの電流を流したときのバリスタ電圧の変化率で評価した。この結果は、次の表１で示す通りである。
【００２３】
【表１】
【００２４】
この表１で判るように、未処理品はプレッシャークッカーテストの時間経過と共に、バリスタ電圧の著しい変化が見られた。それに対し、処理品１〜５はバリスタ電圧の変化が見られたが、未処理品に比べて７〜９．９倍も変化率が小さいものであった。
【００２５】
但し、処理品５は表層部分を３．０μｍ研磨したものであるため、表層部分の削り過ぎによって半田付け性に問題を生ずるところから好ましくない。これにより、表層部分を削り取る範囲は０．０５〜２．０μｍが好ましいことが確認できた。
【００２６】
【発明の効果】
以上の如く、本発明に係る表面実装型積層チップバリスタの製造方法に依れば、強酸性のメッキ液による電気メッキを適用し、焼付け電極を第１及び第２のメッキ被膜で覆った端子電極をバリスタ燒結体の両端部に形成した後、端子電極を設けたバリスタ燒結体を研磨用材と共に研磨容器に入れて研磨処理を施し、バリスタ燒結体の表層から０．０５〜２．０μｍ厚み分を削り取って部品本体を形成するため、強酸性のメッキ液による浸食層を完全に除去できてバリスタ電圧の変化を抑えられるから、信頼性の高いチップ部品として製造できる。また、研磨厚みも研磨時間を調整することで確実に制御でき、信頼性の高いチップ部品を低コストで歩留よく得られると共に、研磨処理はチップ部品を通常通り得てから最終的に施せばよいため、工程的にも煩雑なものにならない。
【図面の簡単な説明】
【図１】 本発明の一実施の形態に係る表面実装型の積層チップバリスタを示す説明図である。
【図２】 同積層チップバリスタを異なる積層数のもので示す説明図である。
【符号の説明】
１ 部品本体
１０ バリスタ層
１１ 内部電極
２，３ 端子電極
２０，３０ 焼付け電極層
２１，３１ 第１のメッキ被膜
２２，３２ 第２のメッキ被膜
【発明の属する技術分野】
本発明は、強酸性のメッキ液による電気メッキを適用し、内部電極と電気的に導通する焼付け電極をメッキ被膜で覆うことから、端子電極を部品本体の両端部に形成する表面実装型積層チップバリスタの製造方法に関するものである。
【０００２】
【従来の技術】
一般に、表面実装型のチップ部品は内部電極を有する立方形のセラミック燒結体を部品本体とし、内部電極と電気的に導通する端子電極をセラミック燒結体の両端部に設けることにより構成されている。
【０００３】
その表面実装型のチップ部品では、セラミック燒結体の両端面に塗布する銀（Ａｇ）の導電ペーストを焼付け処理し、内部電極と電気的に接続する焼付け電極層を形成した後に、焼付け電極層の半田喰われを防ぐ耐熱性の良好なニッケル（Ｎｉ）のメッキ被膜と、半田付け性の良好な錫（Ｓｎ）または錫−鉛（Ｐｂ）のメッキ被膜とを順次に重ねて被着し、焼付け電極をメッキ被膜で覆った端子電極を形成することが行なわれている。
【０００４】
そのメッキ被膜を形成するにあたって強酸性のメッキ液を用いると、セラミック燒結体でなる部品本体の表面が浸食されて絶縁抵抗等の特性を劣化する事態が生じ易い。特に、酸化亜鉛を主成分とするバリスタ層から積層形成したバリスタ燒結体を部品本体とする積層チップバリスタにおいては、酸化亜鉛を主成分とするバリスタ層が強酸性のメッキ液に弱いため、部品本体の表面が浸食され、バリスタ電圧が変化し易い。
【０００５】
その表面浸食を防止するため、電気メッキを施す前に、ガラスまたはエポキシ樹脂を部品本体の表面にコーテイング処理することが提案されている（特開平５ー１２９２０４号）。
【０００６】
然し、ガラスまたはエポキシ樹脂を部品本体の表面に施すことでは工程的に煩雑なものになる。また、塗布部分の制御が難しく、部品本体の表面浸食を確実に防止できないことから、信頼性の高いチップ部品として製造できず、歩留の低下と共に、コストアップを招く。
【０００７】
【発明が解決しようとする課題】
本発明は、積層チップバリスタを製造するにあたり、強酸性のメッキ液による浸食層を容易に低コストで除去し、バリスタ電圧を安定よく保て、信頼性の高い部品として歩留よく得られる表面実装型積層チップバリスタの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る表面実装型積層チップバリスタの製造方法においては、酸化亜鉛を主成分とするバリスタ層と、内部電極とを複数交互に積層形成したバリスタ燒結体を部品本体とし、内部電極と電気的に導通する焼付け電極を部品本体の両端部に形成し、次に、強酸性のメッキ液による電気メッキを適用し、焼付け電極の半田喰われを防ぐ第１のメッキ被膜と、半田付け性の良好な第２のメッキ被膜とを順次に重ねて被着し、焼付け電極をメッキ被膜で覆った端子電極を有する表面実装型の積層チップバリスタを製造するにあたり、
上記端子電極の形成後、端子電極を設けたバリスタ燒結体を研磨用材と共に研磨容器に入れて研磨処理を施し、バリスタ燒結体の表層から０．０５〜２．０μｍ厚み分を削り取ってバリスタ燒結体による部品本体を形成するようにされている。
【０００９】
【発明の実施の形態】
以下、添付図面を参照して説明すると、図１並びに図２は表面実装型の積層チップバリスタを示す。その積層チップバリスタは基本的に共通する構造を示し、バリスタ層，内部電極の層数を変えて簡略な構造で図示されている。
【００１０】
各図中、共通の構成部分は同じ符号で示す。符号１はバリスタ燒結体でなる部品本体、１０は部品本体１を形成するバリスタ層、１１はバリスタ層１０と交互に積層形成された内部電極、１２，１３はバリスタ層１０と同材質で形成された最外層の保護層、２，３は部品本体１の両端面に形成された端子電極を示す。
【００１１】
その積層チップバリスタを製造する一例を示すと、まず、酸化亜鉛（ＺｎＯ）：９８．１７ｗｔ％を主成分とし、酸化コバルト（ＣｏＯ）：１．２ｗｔ％，酸化プラセオジウム（Ｐｒ６Ｏ１１）：０．５ｗｔ％，炭酸カルシュウム（ＣａＣｏ３ ）：０．１ｗｔ％，酸化ケイ素（ＳｉＯ）：０．０３ｗｔ％の割合になるよう夫々を混合させてバリスタ層１０の出発原料を得る。
【００１２】
その酸化亜鉛を主成分とする粉体は、有機バインダー，有機溶剤，有機可塑剤を加えてボールミルで２０時間程度混合，粉砕することからスラリーとし、ドクターブレード法により３０μｍ厚み程度のグリーンシートとしてポリエチレンテレフタレート（ＰＥＴ）のベースフイルム上に成膜する。このグリーンシートはベースフイルムから剥離し、所定の面積形状に裁断することにより部品複数個取り用のグリーンシートとして得る。
【００１３】
部品複数個取り用のグリーンシートには、パラジウムペースト（Ｐｄ）をスクリーン印刷し、所定のパターンの内部電極１１を形成する。それを乾燥処理した後、グリーンシートと内部電極１１とが交互になるよう積層し、更に、内部電極を形成しない保護層用のグリーンシート１２，１３を表層として複数枚積層することからグリーンシート積層体を得る。
【００１４】
そのグリーンシート積層体は、加熱，圧着処理を施した後に、部品単位のグリーンチップ素体として切断する。このグリーンチップ素体は、３５０℃，２時間程度の加熱処理で脱バインダーを行い、更に、１２５０℃，２時間程度の焼成処理を施すことから部品本体１となるバリスタ焼結体として得る。
【００１５】
次に、端子電極２，３をバリスタ焼結体の両端部に形成する。この端子電極２，３としては、まず、銀，銅を主体とする導電ペーストをバリスタ焼結体の両端部に塗布し、それを８００℃程度で焼付け処理することにより互い違い交互別の内部電極１１と電気的に導通する焼付け電極２０，３０を形成する。
【００１６】
焼付け電極２０，３０には、強酸性のメッキ液による電気メッキを適用し、半田喰われを防ぐ耐熱性の良好なニッケルによる第１のメッキ被膜２１，３１を１．０μｍ厚み程度に被着し、更に、半田付け性の良好な錫または錫−鉛による第２のメッキ被膜２２，３２を３．０μｍ厚み程度に被着する。これにより、焼付け電極２０，３０をメッキ膜２１，３１、２２，３２で覆った端子電極２，３として形成する。
【００１７】
その端子電極２，３を設けたバリスタ焼結体は、研磨用材と共に研磨容器に入れて研磨処理を施す。この研磨処理により、バリスタ燒結体の表層から０．０５〜２．０μｍ厚み分を削り取り、強酸性のメッキ液で浸食されたバリスタ焼結体の表層部分を削り取った部品本体１を有する積層チップバリスタとして得る。
【００１８】
その強酸性のメッキ液による浸食層は、バリスタ焼結体の表層部分から０．０５〜２．０μｍの厚みを削り取れば完全に除去できる。この研磨処理は、研磨用材として１５〜０．１μｍ程度のアルミナ化合物粉や炭化ケイ素化合物粉等の研磨剤と水等の溶液を入れた超音波洗浄器を適用することから行える。
【００１９】
このように製造する積層チップバリスタは、強酸性のメッキ液による浸食層を研磨処理により完全に除去されているから、バリスタ電圧の変化を小さく抑えられることにより信頼性の高いものに構成されている。
【００２０】
そのチップバリスタを製造するには、端子電極を備えるバリスタ焼結体として通常通り得てから研磨処理を最終的に施せばよいため、工程的にも煩雑なものにならない。研磨厚みは、研磨時間を調整することで確実に制御でき、また、超音波洗浄器を適用することで容易に行えて低コストで歩留の向上を図れる。
【００２１】
その有効性を確認するべく、通常通り製造した端子電極を備えるバリスタ焼結体から超音波洗浄器で研磨時間を調整し、表層厚みを０．０５μｍ，０．５μｍ，１．０μｍ，２．０μｍ及び３．０μｍで削り取った試料を２０個づつ作製し、研磨処理未処理のものとと共に、プレッシャークッカーテストでバリスタ電圧の変化率を測定した。このバリスタ電圧の初期値は、２５．９８〜２８．１２Ｖ程度に設定されている。
【００２２】
プレッシャークッカーテストは、温度：１３０℃，相対湿度：８５％ＲＨ，圧力：２．０×１０５Ｐａの条件で行い、試験後室温中で１ｍＡの電流を流したときのバリスタ電圧の変化率で評価した。この結果は、次の表１で示す通りである。
【００２３】
【表１】
【００２４】
この表１で判るように、未処理品はプレッシャークッカーテストの時間経過と共に、バリスタ電圧の著しい変化が見られた。それに対し、処理品１〜５はバリスタ電圧の変化が見られたが、未処理品に比べて７〜９．９倍も変化率が小さいものであった。
【００２５】
但し、処理品５は表層部分を３．０μｍ研磨したものであるため、表層部分の削り過ぎによって半田付け性に問題を生ずるところから好ましくない。これにより、表層部分を削り取る範囲は０．０５〜２．０μｍが好ましいことが確認できた。
【００２６】
【発明の効果】
以上の如く、本発明に係る表面実装型積層チップバリスタの製造方法に依れば、強酸性のメッキ液による電気メッキを適用し、焼付け電極を第１及び第２のメッキ被膜で覆った端子電極をバリスタ燒結体の両端部に形成した後、端子電極を設けたバリスタ燒結体を研磨用材と共に研磨容器に入れて研磨処理を施し、バリスタ燒結体の表層から０．０５〜２．０μｍ厚み分を削り取って部品本体を形成するため、強酸性のメッキ液による浸食層を完全に除去できてバリスタ電圧の変化を抑えられるから、信頼性の高いチップ部品として製造できる。また、研磨厚みも研磨時間を調整することで確実に制御でき、信頼性の高いチップ部品を低コストで歩留よく得られると共に、研磨処理はチップ部品を通常通り得てから最終的に施せばよいため、工程的にも煩雑なものにならない。
【図面の簡単な説明】
【図１】 本発明の一実施の形態に係る表面実装型の積層チップバリスタを示す説明図である。
【図２】 同積層チップバリスタを異なる積層数のもので示す説明図である。
【符号の説明】
１ 部品本体
１０ バリスタ層
１１ 内部電極
２，３ 端子電極
２０，３０ 焼付け電極層
２１，３１ 第１のメッキ被膜
２２，３２ 第２のメッキ被膜
Claims (1)
- 酸化亜鉛を主成分とするバリスタ層と、内部電極とを複数交互に積層形成したバリスタ燒結体を部品本体とし、内部電極と電気的に導通する焼付け電極を部品本体の両端部に形成し、次に、強酸性のメッキ液による電気メッキを適用し、焼付け電極の半田喰われを防ぐ第１のメッキ被膜と、半田付け性の良好な第２のメッキ被膜とを順次に重ねて被着し、焼付け電極をメッキ被膜で覆った端子電極を有する表面実装型の積層チップバリスタを製造するにあたり、
上記端子電極の形成後、端子電極を設けたバリスタ燒結体を研磨用材と共に研磨容器に入れて研磨処理を施し、バリスタ燒結体の表層から０．０５〜２．０μｍ厚み分を削り取ってバリスタ燒結体による部品本体を形成するようにしたことを特徴とする表面実装型積層チップバリスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18330798A JP3747254B2 (ja) | 1998-06-15 | 1998-06-15 | 表面実装型積層チップバリスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18330798A JP3747254B2 (ja) | 1998-06-15 | 1998-06-15 | 表面実装型積層チップバリスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000003804A JP2000003804A (ja) | 2000-01-07 |
| JP3747254B2 true JP3747254B2 (ja) | 2006-02-22 |
Family
ID=16133403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18330798A Expired - Lifetime JP3747254B2 (ja) | 1998-06-15 | 1998-06-15 | 表面実装型積層チップバリスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3747254B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008062023A1 (de) * | 2008-12-12 | 2010-06-17 | Epcos Ag | Elektrisches Vielschichtbauelement und Schaltungsanordnung damit |
-
1998
- 1998-06-15 JP JP18330798A patent/JP3747254B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000003804A (ja) | 2000-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI364043B (ja) | ||
| EP1156498B1 (en) | Multi-layer ceramic electronic device and method for producing same | |
| CN101783243B (zh) | 陶瓷电子部件 | |
| CN102005297B (zh) | 陶瓷电子部件以及陶瓷电子部件的制造方法 | |
| JP4143539B2 (ja) | 複数のコンタクト面を有するエレクトロセラミックス構成素子 | |
| US11495407B2 (en) | Capacitor component | |
| JP3497840B2 (ja) | ガラスコーティング膜を有するチップバリスタの製造方法 | |
| JP3254399B2 (ja) | 積層チップバリスタ及びその製造方法 | |
| JP2023110018A (ja) | 接続性を改善した多層電子デバイス、およびそれを作製する方法 | |
| JP3747254B2 (ja) | 表面実装型積層チップバリスタの製造方法 | |
| JP2004200373A (ja) | 電子部品および製造方法 | |
| JP3544569B2 (ja) | 積層セラミックコンデンサ | |
| JP4637440B2 (ja) | セラミック素子の製造方法 | |
| JP3038296B2 (ja) | 電子部品の製造方法 | |
| JP3259137B2 (ja) | 積層型チップバリスタの製造方法 | |
| JP3275466B2 (ja) | 積層チップ部品 | |
| JPH08236306A (ja) | チップ型サーミスタとその製造方法 | |
| JP7105615B2 (ja) | セラミック電子部品およびその製造方法 | |
| JP3598698B2 (ja) | チップ型バリスタの製造方法 | |
| KR100490500B1 (ko) | 도금 특성이 우수한 칩부품 및 그 제조방법 | |
| JP2002252105A (ja) | 積層チップ型バリスタ | |
| JP3079872B2 (ja) | 積層セラミック素子の製造方法 | |
| JPS634694B2 (ja) | ||
| JPH05129105A (ja) | チツプ・バリスタ | |
| JPH04290201A (ja) | 電圧非直線抵抗器およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051006 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |