JP3598698B2 - チップ型バリスタの製造方法 - Google Patents
チップ型バリスタの製造方法 Download PDFInfo
- Publication number
- JP3598698B2 JP3598698B2 JP33237496A JP33237496A JP3598698B2 JP 3598698 B2 JP3598698 B2 JP 3598698B2 JP 33237496 A JP33237496 A JP 33237496A JP 33237496 A JP33237496 A JP 33237496A JP 3598698 B2 JP3598698 B2 JP 3598698B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode layer
- electrode
- plating
- type varistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thermistors And Varistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、非直線性が高く、電圧抑制能力及びサージ耐量の高いチップ型バリスタ及びその製造方法に関する。
【０００２】
【従来の技術】
チップ型バリスタはリード付きバリスタと比較して、低電圧のバリスタ特性が得やすく、基板に直接取り付けが可能であることから、ノイズ対策部品の中でも重要な位置を占めるものである。
【０００３】
このチップ型バリスタは、電圧非直線抵抗特性を有する複数のセラミック層からなる積層体と、この積層体のセラミック層の間に介在されている内部電極層を備えたチップ型バリスタ素体に、内部電極層と電気的接続された外部電極を形成したものである。そしてこの外部電極は、一般にＡｇ、またはＡｇ−Ｐｄ合金による焼付けやスパッタリング、メッキ等の方法により形成されている。
【０００４】
【発明が解決しようとする課題】
このようなチップ型バリスタは、基板と直接接触することやはんだを用いて基板回路と接合されることにより、その電気的特性が変化することがあった。また、基板との熱結合は、チップ型バリスタの基板への取り付け方法に左右されやすく、このことがチップ型バリスタの性能を十分に引き出せない原因ともなっていた。
【０００５】
一般にＡｇまたはＡｇ−Ｐｄ合金による焼付け外部電極の形成は、外部電極の厚みが得やすいため、大きな電流密度が得られる。
【０００６】
しかしながら、このＡｇまたはＡｇ−Ｐｄ合金による焼付け外部電極は、はんだに浸食されやすく、そのため、高温や長時間のはんだ付けはできなかった。また、これらの外部電極が直接表面に現れた状態にあると、湿度等の外気状態によってはマイグレーションが発生し、バリスタ特性が劣化したり、最悪の場合、ショートしてしまう可能性があった。
【０００７】
一方、スパッタリング等により形成された外部電極は、チップ型バリスタ素体が持つ電流を流せる能力に対して外部電極の厚みが充分にとれないため、その外部電極がチップ型バリスタ素体の能力を十分に引き出すことができなかった。
【０００８】
また、ＡｇやＡｇ−Ｐｄ合金による外部電極を被覆するメッキとしては、電解メッキによる方法がある。この方法はメッキ浴中にスチールボールを投入し、このスチールボールと被メッキ物であるチップ型バリスタ素体によりバレルメッキが施される。そのため、チップ型バリスタ素体の表面にコーティングされているガラスや、さらにはチップ型バリスタ素体が削られる可能性がある。このため、耐環境性が低下したり、例えばチップ型バリスタ素体の表面に電流リークが生じ、漏れ電流が増加する場合がある。また、同時にチップ型バリスタ素体上にメッキ析出が起こりやすくなり、ショートとなる可能性も高い。
【０００９】
そこで本発明の目的は、チップ型セラミック素体表面に損傷を発生させず、外部電極がはんだに浸食されにくく、また、チップ型セラミック素体表面へのメッキ析出を防ぐことができ、すぐれた電気特性が得られるチップ型バリスタの製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明のチップ型バリスタの製造方法は、ＺｎＯを主成分とする複数のセラミック層からなる積層体と、前記積層体のセラミック層の間に介在されている内部電極層を備えたチップ型バリスタ素体を準備し、前記チップ型バリスタ素体の表面に、前記内部電極層と電気的接続される外部電極を形成するに当たって、前記外部電極として、第１電極層を焼付けにより形成し、前記チップ型バリスタ素体をステアリン酸溶液に浸漬した後、無電解メッキにより、ＮｉまたはＮｉ合金からなる第２電極層を形成し、前記第２電極層の上にＳｎまたははんだからなる第３電極層を形成したことを特徴とする。
【００１５】
また、チップ型バリスタの製造方法は、前記第３電極層を無電解メッキにより形成することを特徴とする。
【００１７】
また、チップ型バリスタの製造方法は、前記第１電極層である焼付け電極がＡｇまたはＡｇ−Ｐｄ合金からなることを特徴とする。
【００１８】
また、チップ型バリスタの製造方法は、前記第２電極層の厚みが０．５〜３μｍ、前記第３電極層の厚みが１〜４μｍであることを特徴とする。
【００１９】
また、チップ型バリスタの製造方法は、前記第１電極層、第２電極層、及び第３電極層の各電極層の厚みの合計が５μｍ以上であることを特徴とする。
【００２０】
本発明は、外部電極が焼付け電極からなる第１電極層と、ＮｉまたはＮｉ合金からなる第２電極層と、Ｓｎまたははんだからなる第３電極層とからなり、第２電極層または第３電極層のうち少なくとも第２電極層が無電解メッキ層からなるため、チップ型セラミック素体表面に損傷がなく、はんだ食われやマイグレーションが起こりにくく、また、厳しいはんだ付け条件にも耐える電極が得られる。このため、チップ型バリスタ素体の特性を十分に引き出すことのできる外部電極を備えたチップ型バリスタを得ることができる。
【００２１】
そして、第２電極層または第３電極層のうち少なくとも第２電極層の形成に無電解メッキの手法を用い、しかもこれら各電極層の厚みを所定の範囲にコントロールすることにより、はんだ食われやチップ型バリスタ素体表面への析出がなく、密着強度が改善されるなど、チップ型バリスタの特性を損なうことがない。また、電極層の厚みの合計をコントロールすることにより、制限電圧が低くサージ耐量が高い、より優れたチップ型バリスタを得ることができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を実施例に基づき説明する。
【００２３】
（実施例）
始めに、原料粉末を準備した。すなわち、純度９９％以上のＺｎＯ原料を９８．６モル％、Ｂｉ２ Ｏ３ を０．３モル％、ＣｏＣＯ３ を０．５モル％、ＭｎＯ２ を０．５モル％及びＳｂ２ Ｏ２ を０．１モル％の割合で秤量し、これに純水と玉石を加えてボールミルにより２４時間混合粉砕して混合スラリーを得た。
【００２４】
次に、得られたスラリーを瀘過乾燥し、造粒した後、８００℃の温度で２時間仮焼した。
【００２５】
さらにこの仮焼物を粗粉砕した後、純水と玉石を加え、ボールミルで微粉砕し、得られたスラリーを瀘過乾燥した。
【００２６】
このようにして作製した原料に、バインダーと有機溶剤（エチルアルコールとトルエン）を加えた後、さらに分散剤を加え、ボールミルで混合してスラリーを得た。
【００２７】
得られたスラリーを用い、ドクターブレード法により５０μｍの厚みのセラミックグリーンシート作製し、このセラミックグリーンシートを所定の大きさの矩形に打ち抜き、複数枚のセラミックグリーンシートを得た。
【００２８】
次に、このセラミックグリーンシート表面に、内部電極としてＰｔペーストをスクリーン印刷法により印刷塗布した。
【００２９】
そして、これらの印刷済みのセラミックグリーンシートを交互に積み重ね、さらにその上下両側に印刷されていないセラミックグリーンシートを積み重ねたものを、２トン／ｃｍ２ の圧力で圧着しセラミック積層体とした後、このセラミック積層体を所定のチップの大きさにカットした。
【００３０】
そして、これらのチップを５００℃で２時間熱処理してバインダーを飛ばし、その後、１０００℃で３時間焼成した。
【００３１】
次に、得られたチップ型バリスタ素体の焼結体の内部電極の露出部に、外部電極として表１に示す焼付け電極厚みになるようにＡｇペーストを塗布し、６００〜８００℃で焼付けて第１電極層を形成した。
【００３２】
【表１】
【００３３】
続いて、第１電極層に対して、無電解メッキを行い第２電極層を形成した。
【００３４】
すなわち、始めに、チップ型バリスタ素体の各試料をステアリン酸溶液に５分間浸漬した後、さらに塩化パラジウム溶液に５分間浸漬して第１電極層を活性化した。一方、比較の試料として、ステアリン酸溶液に浸漬せず、塩化パラジウム溶液に５分間浸漬したものも準備した。
【００３５】
次に、これらチップ型バリスタ素体の第１電極層表面に、次亜リン酸塩を還元剤とするＮｉ−Ｐメッキによる無電解ニッケルメッキを施し第２電極層を形成した。
【００３６】
さらにこの後、これらのチップ型バリスタ素体を無電解Ｓｎメッキ浴に浸漬し、Ｓｎメッキを施し第３電極層を形成した後、純水洗浄して熱風で乾燥した。また、一方、別に第１、第２電極層を形成したチップ型バリスタを無電解はんだメッキ浴に浸漬し、はんだメッキを施して第３電極層を形成した後、純水洗浄して熱風で乾燥した。なお、表１に示したこれらチップ型バリスタの各メッキ膜厚は浸漬時間によりコントロールした。
【００３７】
以上のようにして得た無電解メッキ処理したチップ型バリスタの各試料の電気特性を測定した。しかしながら、比較のため無電解Ｎｉメッキを施す前にステアリン酸溶液に浸漬しなかった試料には、試料表面全体にメッキが析出し、ショート状態となったため評価できなかった。
【００３８】
測定にあたって、バリスタ特性はＤＣ電流を流し、バリスタの両端電圧を測定し、１ｍＡを流したときの電圧をバリスタ電圧Ｖ１ｍＡ とした。
【００３９】
また、バリスタの性能指数を示す非直線係数αは、０．１ｍＡを流したときの電圧Ｖ０．１ｍＡ 測定値とバリスタ電圧Ｖ１ｍＡ とで、
α＝１／ｌｏｇ（Ｖ１ｍＡ ／Ｖ０．１ｍＡ ）
の式で計算した。
【００４０】
また、高電流或の性能として制限電圧を測定した。この制限電圧は、８×２０μｓｅｃの三角の電流波形を持ち、そのピーク電流が１０Ａとなる電流パルスをバリスタに印加し、バリスタの両端電圧の最高電圧Ｖ１０Ａ を測定した。
【００４１】
さらにサージ耐量として、制限電圧と同様な波形を有する電流パルスを印加して、パルス印加前後のＶ１ｍＡ の変化が１０％を超えるピーク電流値を測定し、これを特性部の単位面積当たりの電流値として示した。
【００４２】
以上の測定は、各ロットの試料数１０個で測定した。また、バリスタ電圧と非直線係数αのばらつきを３ＣＶ（すなわち、３×σ／平均×１００％）で計算した。
【００４３】
一方、焼き付けＡｇ電極の露出について、目視により、試料に一部でもＡｇ電極の露出が確認できたものは露出「あり」とし、確認できなかったものは露出 「なし」とした。
【００４４】
また、はんだ食われについて、試料を基板にとり付けて２７０℃のはんだ槽に３０秒間浸漬した後に、試料の外部電極が０．１ｍｍ以上、取り付けはんだのほうへ移動後退しているものをはんだ食われ「あり」とし、そうでないものをはんだ食われ「なし」とした。
【００４５】
また、はんだ付け後の密着強度について、試料の一方の外部電極側を固定し、もう一方の外部電極にリード線を取り付けて２Ｋｇの力で引っ張り、外部電極が剥離するかどうかを見た。そして、剥離しなかったものを「良」、剥離したものを「不良」とした。
【００４６】
また、チップ型バリスタ素体表面へのメッキ析出について、試料の対向電極間方向における外部電極とセラミックの境界部分から、同じく試料の対向電極間方向の中心部に向かって、メッキが０．２ｍｍ以上析出しているものをメッキ析出「あり」とし、そうでないものをメッキ析出「なし」とした。
【００４７】
また、チップ型バリスタ素体表面の損傷について、目視により、試料の対向電極間方向に、欠け、割れ、ひび、傷等があるかどうかを確認し、損傷「あり」または損傷「なし」とした。
【００４８】
以上の測定結果を表２及び表３に示すが、各試料Ｎｏ．は表１の試料Ｎｏ．と対応している。
【００４９】
【表２】
【００５０】
【表３】
【００５１】
表１ないし表３から明らかなように、Ａｇからなる焼付け電極である第１電極層の表面に、無電解メッキによりＮｉ合金の第２電極層を形成し、さらにその表面にＳｎまたははんだの第３電極層を形成することにより、チップ型セラミック素体表面に損傷の発生もなく、素体上へのメッキ析出を防止し、はんだ耐熱性に優れたチップ型バリスタを提供することができる。
【００５２】
これに対して、比較例に示す、Ａｇ焼付け外部電極形成後、ステアリン酸溶液に浸漬しなかった試料は無電解メッキを施していても、試料のセラミック表面にメッキが析出するという不具合が生じた。
【００５３】
なお、得られたデータを具体的に分析すると次のとおりとなる。
【００５４】
すなわち、試料Ｎｏ．１４は、Ｎｉメッキ電極の厚みが０．５μｍ未満で、部分的に下地の焼き付け電極が露出したため、はんだ食われが生じた。
【００５５】
試料Ｎｏ．１５は、Ｎｉメッキ電極の厚みが３μｍを超え、Ｎｉメッキ電極が外部電極以外のチップ型バリスタ素体表面へ析出したためにショートした。
【００５６】
試料Ｎｏ．８及び試料Ｎｏ．９では、Ｓｎメッキ電極の厚みが１μｍ未満で、制限電圧が高く、サージ耐量は低かった。また、Ｓｎメッキ電極の厚みが薄いため、はんだ付け後に十分な密着強度が得られなかった。
【００５７】
試料Ｎｏ．１７では、Ｓｎメッキ電極の厚みが４μｍを超え、Ｓｎメッキ電極が外部電極以外のチップ型バリスタ素体表面へ析出したためショートした。
【００５８】
試料Ｎｏ．１９は、はんだメッキ電極の厚みが１μｍ未満で、サージ耐量が低く、また、はんだ食われがあり、はんだ付け後の十分な密着強度が得られなかった。
【００５９】
試料Ｎｏ．２０では、はんだメッキ電極の厚みが４μｍを超え、はんだ食われもなく、はんだ付け後の密着強度も得られたが、はんだメッキ電極が外部電極以外のチップ型バリスタ素体表面へ析出したためショートした。
【００６０】
以上の結果より、外部電極の厚みとして、Ｎｉメッキ電極の厚みは０．５〜３μｍ、Ｓｎメッキ電極またははんだメッキ電極の厚みは１〜４μｍが好ましい。
【００６１】
また、試料Ｎｏ．１では、Ｎｉメッキ電極の厚みが０．５μｍ以上、Ｓｎメッキ電極の厚みが１μｍ以上あるため、焼付け電極の露出やはんだ食われはなかった。しかし、焼付け電極とＮｉメッキ電極及びＳｎメッキ電極を含む外部電極の厚みの合計が５μｍ未満であるため、制限電圧が高く、サージ耐量は低かった。
【００６２】
したがって、前述のように、第２電極層のＮｉメッキの厚みが０．５〜３μｍ、第３電極層のＳｎメッキまたははんだメッキの厚みが１〜４μｍを満足し、かつ、第１電極層の焼付け電極と前記第２、第３電極層のメッキを含む外部電極の厚みの合計が５μｍ以上とすることがより好ましい。そして、外部電極の厚みの合計の上限は、製造コスト及び電極の寸法精度の管理上、１００μｍ程度とすることが望ましい。
【００６３】
なお、上記実施例では焼付け外部電極にＡｇを用いたが、これに限られるものではなく、このほかにＡｇ−Ｐｄ（例えば、重量混合比７：３）合金を用いても同様の効果が得られる。
【００６４】
また、上記実施例では焼付け電極表面の無電解メッキとして、次亜リン酸塩を還元剤とするＮｉ−Ｐメッキを施したが、無電解メッキとしてはこれに限られるものではなく、このほかにホウ水素化物若しくはジメチルアミンボランなどを還元剤とするＮｉ−Ｂメッキ、ヒドラジンを還元剤とするＮｉメッキ、またはこれらを基本とする多元系合金メッキ、例えばＮｉ系ではＮｉ−Ｃｕ−ＰメッキやＮｉ−Ｗ−Ｐメッキ等でも同様の効果が得られる。
【００６５】
【発明の効果】
本発明によれば、はんだ付け時のはんだ食われが起こりにくくなり、はんだのぬれ性も改善され、過酷なはんだ付け条件にも耐えられるチップ型バリスタが得られる。
【００６６】
また、無電解メッキはチップ型バリスタ素体表面のセラミック部分を損傷しないため、はんだ付け時の漏れ電流の増加をなくすことができる。また、無電解メッキであっても、その厚みを一定範囲にコントロールすることにより、チップ型バリスタ素体表面上にメッキが析出せず、ショートを防止することができる。
【００６７】
また、第１、第２及び第３電極層の各厚みの合計を５μｍ以上とすることにより、はんだ付けされた状態等にかかわらず、一定以上のサージ耐量が得られ、かつ制限電圧が低くなるなど、優れた電気特性を得ることができる。
【発明の属する技術分野】
本発明は、非直線性が高く、電圧抑制能力及びサージ耐量の高いチップ型バリスタ及びその製造方法に関する。
【０００２】
【従来の技術】
チップ型バリスタはリード付きバリスタと比較して、低電圧のバリスタ特性が得やすく、基板に直接取り付けが可能であることから、ノイズ対策部品の中でも重要な位置を占めるものである。
【０００３】
このチップ型バリスタは、電圧非直線抵抗特性を有する複数のセラミック層からなる積層体と、この積層体のセラミック層の間に介在されている内部電極層を備えたチップ型バリスタ素体に、内部電極層と電気的接続された外部電極を形成したものである。そしてこの外部電極は、一般にＡｇ、またはＡｇ−Ｐｄ合金による焼付けやスパッタリング、メッキ等の方法により形成されている。
【０００４】
【発明が解決しようとする課題】
このようなチップ型バリスタは、基板と直接接触することやはんだを用いて基板回路と接合されることにより、その電気的特性が変化することがあった。また、基板との熱結合は、チップ型バリスタの基板への取り付け方法に左右されやすく、このことがチップ型バリスタの性能を十分に引き出せない原因ともなっていた。
【０００５】
一般にＡｇまたはＡｇ−Ｐｄ合金による焼付け外部電極の形成は、外部電極の厚みが得やすいため、大きな電流密度が得られる。
【０００６】
しかしながら、このＡｇまたはＡｇ−Ｐｄ合金による焼付け外部電極は、はんだに浸食されやすく、そのため、高温や長時間のはんだ付けはできなかった。また、これらの外部電極が直接表面に現れた状態にあると、湿度等の外気状態によってはマイグレーションが発生し、バリスタ特性が劣化したり、最悪の場合、ショートしてしまう可能性があった。
【０００７】
一方、スパッタリング等により形成された外部電極は、チップ型バリスタ素体が持つ電流を流せる能力に対して外部電極の厚みが充分にとれないため、その外部電極がチップ型バリスタ素体の能力を十分に引き出すことができなかった。
【０００８】
また、ＡｇやＡｇ−Ｐｄ合金による外部電極を被覆するメッキとしては、電解メッキによる方法がある。この方法はメッキ浴中にスチールボールを投入し、このスチールボールと被メッキ物であるチップ型バリスタ素体によりバレルメッキが施される。そのため、チップ型バリスタ素体の表面にコーティングされているガラスや、さらにはチップ型バリスタ素体が削られる可能性がある。このため、耐環境性が低下したり、例えばチップ型バリスタ素体の表面に電流リークが生じ、漏れ電流が増加する場合がある。また、同時にチップ型バリスタ素体上にメッキ析出が起こりやすくなり、ショートとなる可能性も高い。
【０００９】
そこで本発明の目的は、チップ型セラミック素体表面に損傷を発生させず、外部電極がはんだに浸食されにくく、また、チップ型セラミック素体表面へのメッキ析出を防ぐことができ、すぐれた電気特性が得られるチップ型バリスタの製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明のチップ型バリスタの製造方法は、ＺｎＯを主成分とする複数のセラミック層からなる積層体と、前記積層体のセラミック層の間に介在されている内部電極層を備えたチップ型バリスタ素体を準備し、前記チップ型バリスタ素体の表面に、前記内部電極層と電気的接続される外部電極を形成するに当たって、前記外部電極として、第１電極層を焼付けにより形成し、前記チップ型バリスタ素体をステアリン酸溶液に浸漬した後、無電解メッキにより、ＮｉまたはＮｉ合金からなる第２電極層を形成し、前記第２電極層の上にＳｎまたははんだからなる第３電極層を形成したことを特徴とする。
【００１５】
また、チップ型バリスタの製造方法は、前記第３電極層を無電解メッキにより形成することを特徴とする。
【００１７】
また、チップ型バリスタの製造方法は、前記第１電極層である焼付け電極がＡｇまたはＡｇ−Ｐｄ合金からなることを特徴とする。
【００１８】
また、チップ型バリスタの製造方法は、前記第２電極層の厚みが０．５〜３μｍ、前記第３電極層の厚みが１〜４μｍであることを特徴とする。
【００１９】
また、チップ型バリスタの製造方法は、前記第１電極層、第２電極層、及び第３電極層の各電極層の厚みの合計が５μｍ以上であることを特徴とする。
【００２０】
本発明は、外部電極が焼付け電極からなる第１電極層と、ＮｉまたはＮｉ合金からなる第２電極層と、Ｓｎまたははんだからなる第３電極層とからなり、第２電極層または第３電極層のうち少なくとも第２電極層が無電解メッキ層からなるため、チップ型セラミック素体表面に損傷がなく、はんだ食われやマイグレーションが起こりにくく、また、厳しいはんだ付け条件にも耐える電極が得られる。このため、チップ型バリスタ素体の特性を十分に引き出すことのできる外部電極を備えたチップ型バリスタを得ることができる。
【００２１】
そして、第２電極層または第３電極層のうち少なくとも第２電極層の形成に無電解メッキの手法を用い、しかもこれら各電極層の厚みを所定の範囲にコントロールすることにより、はんだ食われやチップ型バリスタ素体表面への析出がなく、密着強度が改善されるなど、チップ型バリスタの特性を損なうことがない。また、電極層の厚みの合計をコントロールすることにより、制限電圧が低くサージ耐量が高い、より優れたチップ型バリスタを得ることができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を実施例に基づき説明する。
【００２３】
（実施例）
始めに、原料粉末を準備した。すなわち、純度９９％以上のＺｎＯ原料を９８．６モル％、Ｂｉ２ Ｏ３ を０．３モル％、ＣｏＣＯ３ を０．５モル％、ＭｎＯ２ を０．５モル％及びＳｂ２ Ｏ２ を０．１モル％の割合で秤量し、これに純水と玉石を加えてボールミルにより２４時間混合粉砕して混合スラリーを得た。
【００２４】
次に、得られたスラリーを瀘過乾燥し、造粒した後、８００℃の温度で２時間仮焼した。
【００２５】
さらにこの仮焼物を粗粉砕した後、純水と玉石を加え、ボールミルで微粉砕し、得られたスラリーを瀘過乾燥した。
【００２６】
このようにして作製した原料に、バインダーと有機溶剤（エチルアルコールとトルエン）を加えた後、さらに分散剤を加え、ボールミルで混合してスラリーを得た。
【００２７】
得られたスラリーを用い、ドクターブレード法により５０μｍの厚みのセラミックグリーンシート作製し、このセラミックグリーンシートを所定の大きさの矩形に打ち抜き、複数枚のセラミックグリーンシートを得た。
【００２８】
次に、このセラミックグリーンシート表面に、内部電極としてＰｔペーストをスクリーン印刷法により印刷塗布した。
【００２９】
そして、これらの印刷済みのセラミックグリーンシートを交互に積み重ね、さらにその上下両側に印刷されていないセラミックグリーンシートを積み重ねたものを、２トン／ｃｍ２ の圧力で圧着しセラミック積層体とした後、このセラミック積層体を所定のチップの大きさにカットした。
【００３０】
そして、これらのチップを５００℃で２時間熱処理してバインダーを飛ばし、その後、１０００℃で３時間焼成した。
【００３１】
次に、得られたチップ型バリスタ素体の焼結体の内部電極の露出部に、外部電極として表１に示す焼付け電極厚みになるようにＡｇペーストを塗布し、６００〜８００℃で焼付けて第１電極層を形成した。
【００３２】
【表１】
続いて、第１電極層に対して、無電解メッキを行い第２電極層を形成した。
【００３４】
すなわち、始めに、チップ型バリスタ素体の各試料をステアリン酸溶液に５分間浸漬した後、さらに塩化パラジウム溶液に５分間浸漬して第１電極層を活性化した。一方、比較の試料として、ステアリン酸溶液に浸漬せず、塩化パラジウム溶液に５分間浸漬したものも準備した。
【００３５】
次に、これらチップ型バリスタ素体の第１電極層表面に、次亜リン酸塩を還元剤とするＮｉ−Ｐメッキによる無電解ニッケルメッキを施し第２電極層を形成した。
【００３６】
さらにこの後、これらのチップ型バリスタ素体を無電解Ｓｎメッキ浴に浸漬し、Ｓｎメッキを施し第３電極層を形成した後、純水洗浄して熱風で乾燥した。また、一方、別に第１、第２電極層を形成したチップ型バリスタを無電解はんだメッキ浴に浸漬し、はんだメッキを施して第３電極層を形成した後、純水洗浄して熱風で乾燥した。なお、表１に示したこれらチップ型バリスタの各メッキ膜厚は浸漬時間によりコントロールした。
【００３７】
以上のようにして得た無電解メッキ処理したチップ型バリスタの各試料の電気特性を測定した。しかしながら、比較のため無電解Ｎｉメッキを施す前にステアリン酸溶液に浸漬しなかった試料には、試料表面全体にメッキが析出し、ショート状態となったため評価できなかった。
【００３８】
測定にあたって、バリスタ特性はＤＣ電流を流し、バリスタの両端電圧を測定し、１ｍＡを流したときの電圧をバリスタ電圧Ｖ１ｍＡ とした。
【００３９】
また、バリスタの性能指数を示す非直線係数αは、０．１ｍＡを流したときの電圧Ｖ０．１ｍＡ 測定値とバリスタ電圧Ｖ１ｍＡ とで、
α＝１／ｌｏｇ（Ｖ１ｍＡ ／Ｖ０．１ｍＡ ）
の式で計算した。
【００４０】
また、高電流或の性能として制限電圧を測定した。この制限電圧は、８×２０μｓｅｃの三角の電流波形を持ち、そのピーク電流が１０Ａとなる電流パルスをバリスタに印加し、バリスタの両端電圧の最高電圧Ｖ１０Ａ を測定した。
【００４１】
さらにサージ耐量として、制限電圧と同様な波形を有する電流パルスを印加して、パルス印加前後のＶ１ｍＡ の変化が１０％を超えるピーク電流値を測定し、これを特性部の単位面積当たりの電流値として示した。
【００４２】
以上の測定は、各ロットの試料数１０個で測定した。また、バリスタ電圧と非直線係数αのばらつきを３ＣＶ（すなわち、３×σ／平均×１００％）で計算した。
【００４３】
一方、焼き付けＡｇ電極の露出について、目視により、試料に一部でもＡｇ電極の露出が確認できたものは露出「あり」とし、確認できなかったものは露出 「なし」とした。
【００４４】
また、はんだ食われについて、試料を基板にとり付けて２７０℃のはんだ槽に３０秒間浸漬した後に、試料の外部電極が０．１ｍｍ以上、取り付けはんだのほうへ移動後退しているものをはんだ食われ「あり」とし、そうでないものをはんだ食われ「なし」とした。
【００４５】
また、はんだ付け後の密着強度について、試料の一方の外部電極側を固定し、もう一方の外部電極にリード線を取り付けて２Ｋｇの力で引っ張り、外部電極が剥離するかどうかを見た。そして、剥離しなかったものを「良」、剥離したものを「不良」とした。
【００４６】
また、チップ型バリスタ素体表面へのメッキ析出について、試料の対向電極間方向における外部電極とセラミックの境界部分から、同じく試料の対向電極間方向の中心部に向かって、メッキが０．２ｍｍ以上析出しているものをメッキ析出「あり」とし、そうでないものをメッキ析出「なし」とした。
【００４７】
また、チップ型バリスタ素体表面の損傷について、目視により、試料の対向電極間方向に、欠け、割れ、ひび、傷等があるかどうかを確認し、損傷「あり」または損傷「なし」とした。
【００４８】
以上の測定結果を表２及び表３に示すが、各試料Ｎｏ．は表１の試料Ｎｏ．と対応している。
【００４９】
【表２】
【表３】
表１ないし表３から明らかなように、Ａｇからなる焼付け電極である第１電極層の表面に、無電解メッキによりＮｉ合金の第２電極層を形成し、さらにその表面にＳｎまたははんだの第３電極層を形成することにより、チップ型セラミック素体表面に損傷の発生もなく、素体上へのメッキ析出を防止し、はんだ耐熱性に優れたチップ型バリスタを提供することができる。
【００５２】
これに対して、比較例に示す、Ａｇ焼付け外部電極形成後、ステアリン酸溶液に浸漬しなかった試料は無電解メッキを施していても、試料のセラミック表面にメッキが析出するという不具合が生じた。
【００５３】
なお、得られたデータを具体的に分析すると次のとおりとなる。
【００５４】
すなわち、試料Ｎｏ．１４は、Ｎｉメッキ電極の厚みが０．５μｍ未満で、部分的に下地の焼き付け電極が露出したため、はんだ食われが生じた。
【００５５】
試料Ｎｏ．１５は、Ｎｉメッキ電極の厚みが３μｍを超え、Ｎｉメッキ電極が外部電極以外のチップ型バリスタ素体表面へ析出したためにショートした。
【００５６】
試料Ｎｏ．８及び試料Ｎｏ．９では、Ｓｎメッキ電極の厚みが１μｍ未満で、制限電圧が高く、サージ耐量は低かった。また、Ｓｎメッキ電極の厚みが薄いため、はんだ付け後に十分な密着強度が得られなかった。
【００５７】
試料Ｎｏ．１７では、Ｓｎメッキ電極の厚みが４μｍを超え、Ｓｎメッキ電極が外部電極以外のチップ型バリスタ素体表面へ析出したためショートした。
【００５８】
試料Ｎｏ．１９は、はんだメッキ電極の厚みが１μｍ未満で、サージ耐量が低く、また、はんだ食われがあり、はんだ付け後の十分な密着強度が得られなかった。
【００５９】
試料Ｎｏ．２０では、はんだメッキ電極の厚みが４μｍを超え、はんだ食われもなく、はんだ付け後の密着強度も得られたが、はんだメッキ電極が外部電極以外のチップ型バリスタ素体表面へ析出したためショートした。
【００６０】
以上の結果より、外部電極の厚みとして、Ｎｉメッキ電極の厚みは０．５〜３μｍ、Ｓｎメッキ電極またははんだメッキ電極の厚みは１〜４μｍが好ましい。
【００６１】
また、試料Ｎｏ．１では、Ｎｉメッキ電極の厚みが０．５μｍ以上、Ｓｎメッキ電極の厚みが１μｍ以上あるため、焼付け電極の露出やはんだ食われはなかった。しかし、焼付け電極とＮｉメッキ電極及びＳｎメッキ電極を含む外部電極の厚みの合計が５μｍ未満であるため、制限電圧が高く、サージ耐量は低かった。
【００６２】
したがって、前述のように、第２電極層のＮｉメッキの厚みが０．５〜３μｍ、第３電極層のＳｎメッキまたははんだメッキの厚みが１〜４μｍを満足し、かつ、第１電極層の焼付け電極と前記第２、第３電極層のメッキを含む外部電極の厚みの合計が５μｍ以上とすることがより好ましい。そして、外部電極の厚みの合計の上限は、製造コスト及び電極の寸法精度の管理上、１００μｍ程度とすることが望ましい。
【００６３】
なお、上記実施例では焼付け外部電極にＡｇを用いたが、これに限られるものではなく、このほかにＡｇ−Ｐｄ（例えば、重量混合比７：３）合金を用いても同様の効果が得られる。
【００６４】
また、上記実施例では焼付け電極表面の無電解メッキとして、次亜リン酸塩を還元剤とするＮｉ−Ｐメッキを施したが、無電解メッキとしてはこれに限られるものではなく、このほかにホウ水素化物若しくはジメチルアミンボランなどを還元剤とするＮｉ−Ｂメッキ、ヒドラジンを還元剤とするＮｉメッキ、またはこれらを基本とする多元系合金メッキ、例えばＮｉ系ではＮｉ−Ｃｕ−ＰメッキやＮｉ−Ｗ−Ｐメッキ等でも同様の効果が得られる。
【００６５】
【発明の効果】
本発明によれば、はんだ付け時のはんだ食われが起こりにくくなり、はんだのぬれ性も改善され、過酷なはんだ付け条件にも耐えられるチップ型バリスタが得られる。
【００６６】
また、無電解メッキはチップ型バリスタ素体表面のセラミック部分を損傷しないため、はんだ付け時の漏れ電流の増加をなくすことができる。また、無電解メッキであっても、その厚みを一定範囲にコントロールすることにより、チップ型バリスタ素体表面上にメッキが析出せず、ショートを防止することができる。
【００６７】
また、第１、第２及び第３電極層の各厚みの合計を５μｍ以上とすることにより、はんだ付けされた状態等にかかわらず、一定以上のサージ耐量が得られ、かつ制限電圧が低くなるなど、優れた電気特性を得ることができる。
Claims (5)
- ＺｎＯを主成分とする複数のセラミック層からなる積層体と、前記積層体のセラミック層の間に介在されている内部電極層を備えたチップ型バリスタ素体を準備し、
前記チップ型バリスタ素体の表面に、前記内部電極層と電気的接続される外部電極を形成するに当たって、前記外部電極として、第１電極層を焼き付けにより形成し、前記チップ型バリスタ素体をステアリン酸溶液に浸漬した後、無電解メッキにより、ＮｉまたはＮｉ合金からなる第２電極層を形成し、前記第２電極層の上にＳｎまたははんだからなる第３電極層を形成したことを特徴とするチップ型バリスタの製造方法。 - 前記第３電極層を無電解メッキにより形成することを特徴とする請求項１に記載のチップ型バリスタの製造方法。
- 前記第１電極層である焼付け電極は、ＡｇまたはＡｇ−Ｐｄ合金からなることを特徴とする請求項１または請求項２のいずれかに記載のチップ型バリスタの製造方法。
- 前記第２電極層の厚みが０．５〜３μｍ、前記第３電極層の厚みが１〜４μｍであることを特徴とする請求項１ないし３のいずれかに記載のチップ型バリスタの製造方法。
- 前記第１電極層、第２電極層、及び第３電極層の各電極層の厚みの合計が５μｍ以上であることを特徴とする請求項１ないし４のいずれかに記載のチップ型バリスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33237496A JP3598698B2 (ja) | 1996-12-12 | 1996-12-12 | チップ型バリスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33237496A JP3598698B2 (ja) | 1996-12-12 | 1996-12-12 | チップ型バリスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10172809A JPH10172809A (ja) | 1998-06-26 |
| JP3598698B2 true JP3598698B2 (ja) | 2004-12-08 |
Family
ID=18254258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33237496A Expired - Fee Related JP3598698B2 (ja) | 1996-12-12 | 1996-12-12 | チップ型バリスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3598698B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113366590B (zh) * | 2019-02-22 | 2023-09-26 | 松下知识产权经营株式会社 | 变阻器及其制造方法 |
-
1996
- 1996-12-12 JP JP33237496A patent/JP3598698B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10172809A (ja) | 1998-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0269192B1 (en) | Manufacture of a voltage non-linear resistor | |
| US4053864A (en) | Thermistor with leads and method of making | |
| JP3254399B2 (ja) | 積層チップバリスタ及びその製造方法 | |
| JPS62237703A (ja) | 電圧非直線抵抗体の製造法 | |
| JP4431052B2 (ja) | 抵抗器の製造方法 | |
| US9184362B2 (en) | Electronic-component mounting structure | |
| CN100472673C (zh) | 积层型片状变阻器 | |
| JP3449599B2 (ja) | 積層チップ型バリスタ | |
| JP4971741B2 (ja) | 酸化亜鉛系積層チップバリスタの製造方法 | |
| JP2004119692A (ja) | 抵抗体組成物および抵抗器 | |
| JP3924563B2 (ja) | 積層型チップバリスタ | |
| JP3598698B2 (ja) | チップ型バリスタの製造方法 | |
| JPH0142611B2 (ja) | ||
| US20030043013A1 (en) | Zinc oxide varistor and method of manufacturing same | |
| JP4397279B2 (ja) | 抵抗組成物およびそれを用いた抵抗器 | |
| JP4298239B2 (ja) | 電極組成物および電子部品 | |
| JP2005244115A (ja) | 抵抗体ペースト、抵抗体及び電子部品 | |
| JP3580391B2 (ja) | 導電性チップ型セラミック素子の製造方法 | |
| JPS62122103A (ja) | 積層型チツプバリスタの製造方法 | |
| JP3336198B2 (ja) | 積層セラミックバリスタ | |
| JPS62282409A (ja) | 電圧依存性非直線抵抗器 | |
| JPH03233805A (ja) | 電子部品の電極 | |
| JP4257134B2 (ja) | 抵抗体組成物およびそれを用いた抵抗器 | |
| JPH08236306A (ja) | チップ型サーミスタとその製造方法 | |
| JP2023071558A (ja) | 積層バリスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040906 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |