CN102005297B - 陶瓷电子部件以及陶瓷电子部件的制造方法 - Google Patents
陶瓷电子部件以及陶瓷电子部件的制造方法 Download PDFInfo
- Publication number
- CN102005297B CN102005297B CN201010269342.5A CN201010269342A CN102005297B CN 102005297 B CN102005297 B CN 102005297B CN 201010269342 A CN201010269342 A CN 201010269342A CN 102005297 B CN102005297 B CN 102005297B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- chip
- plain body
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910000679 solder Inorganic materials 0.000 claims abstract description 122
- 238000009792 diffusion process Methods 0.000 claims abstract description 81
- 239000011521 glass Substances 0.000 claims description 38
- 230000015572 biosynthetic process Effects 0.000 claims description 29
- 239000006210 lotion Substances 0.000 claims description 24
- 238000005245 sintering Methods 0.000 claims description 23
- 238000013459 approach Methods 0.000 claims description 18
- 230000004927 fusion Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 238000003466 welding Methods 0.000 claims description 4
- 229910020888 Sn-Cu Inorganic materials 0.000 abstract description 13
- 229910019204 Sn—Cu Inorganic materials 0.000 abstract description 13
- 230000004888 barrier function Effects 0.000 abstract description 4
- 229910000765 intermetallic Inorganic materials 0.000 abstract description 2
- 238000010304 firing Methods 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 31
- 230000000694 effects Effects 0.000 description 16
- 239000004615 ingredient Substances 0.000 description 15
- 230000016507 interphase Effects 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 230000009467 reduction Effects 0.000 description 9
- 239000011230 binding agent Substances 0.000 description 6
- 238000001035 drying Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 229920002799 BoPET Polymers 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 4
- 230000005764 inhibitory process Effects 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920005644 polyethylene terephthalate glycol copolymer Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mechanical Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明提供不降低可靠性并能够用无铅焊料直接覆盖基底电极层的陶瓷电子部件以及陶瓷电子部件的制造方法。端子电极(3)具备由烧结而形成的Cu的基底电极层(21)、由Sn-Ag-Cu-Ni-Ge的五元系无铅焊料而形成的焊料层(22)、在基底电极层(21)与焊料层(22)之间通过Ni扩散而形成的扩散层(23)。这样，因为将Ni的扩散层(23)形成于基底电极层(21)与焊料层(22)之间，所以起到作为屏障层的作用的该扩散层(23)能够抑制基底电极层(21)的Cu的焊料侵蚀。另外，Ni的扩散层(23)能够抑制脆的Sn-Cu金属互化物生长。因此，抑制了基底电极层(21)与焊料层(22)之间的接合强度的降低。
Description
技术领域
本发明涉及陶瓷电子部件以及陶瓷电子部件的制造方法。
背景技术
作为现有的陶瓷电子部件，众所周知是具有端子电极的陶瓷电子部件(例如参照日本特开平05-175011号公报)，该端子电极具备通过将含有Ti等的合金蒸镀于芯片素体而形成的下层侧电极、通过将含有Cu的合金蒸镀于下层侧电极之上而形成的中间层电极、以及在中间层电极之上形成焊料涂层而形成的上层侧电极。
在此，在用Sn含有量较多的无铅焊料来直接覆盖Cu基底电极层的情况下，会产生所谓Cu的焊料侵蚀的问题。因此，对于现有的陶瓷电子部件来说，在由蒸镀而形成的Cu薄膜的基底电极层被直接涂布焊料的情况下，由于焊料侵蚀而产生所谓基底电极层消失的问题。另外，在由蒸镀来增厚Cu的基底电极层的情况下，会产生所谓过于花费时间的问题。再有，在Cu基底电极与焊料的界面上，会形成Cu6Sn5或Cu3Sn等的脆的金属化合物。由此，还会产生所谓接合强度降低的问题。另外，一般在Cu基底电极层上施以Ni、Sn的镀层，但是会有由于镀层液浸入到芯片素体而引起绝缘耐压不良的可能性。因此，相比现有更寻求不使Cu基底电极层消失并且不使接合强度降低，另外不实施镀层而用无铅焊料直接覆盖基底电极层。
发明内容
本发明的目的在于，提供一种能够不使可靠性降低并且能够用无铅焊料直接覆盖基底电极层的陶瓷电子部件以及陶瓷电子部件的制造方法。
本发明所涉及的陶瓷电子部件的特征在于，具备埋设有内部电极的大致长方体形状的芯片素体和覆盖露出内部电极的芯片素体的端面并与内部电极相电连接的端子电极；端子电极具备覆盖芯片素体的端面、含有Cu并由烧结而形成的基底电极层、覆盖基底电极层的整体并由Sn-Ag-Cu-Ni-Ge的五元系无铅焊料形成的焊料层、以及在基底电极层与焊料层之间通过Ni扩散而形成的扩散层。
在该陶瓷电子部件中，端子电极具备覆盖芯片素体的端面、含有Cu并由烧结而形成的基底电极层、覆盖基底电极层的整体并由Sn-Ag-Cu-Ni-Ge的五元系无铅焊料形成的焊料层、在基底电极层与焊料层之间通过Ni扩散而形成的扩散层。这样，由于将Ni的扩散层形成于基底电极层与焊料层之间，因而起到作为屏障层的作用的该扩散层能够抑制基底电极层的Cu的焊料侵蚀。另外，Ni的扩散层能够抑制在基底电极层与焊料层之间脆的Sn-Cu金属互化物生长。因此，抑制了基底电极层与焊料层之间的接合强度的降低。由以上所述，本发明能够不使陶瓷电子部件的可靠性降低并且能够用无铅焊料直接覆盖基底电极层。再有，Cu的基底电极层通过烧结而被形成。因此，与以蒸镀为代表的薄膜形成相比，能够用相对较短的时间较厚地形成Cu的基底电极层，并且Cu的基底电极在接触于无铅焊料之后能够可靠地残留下来(能够维持芯片素体被Cu的基底电极层覆盖的状态)。
优选，端子电极覆盖芯片素体的端面，并且覆盖与端面垂直的芯片素体的侧面的一部分；基底电极层具备，通过将Cu膏体涂布于芯片素体而形成并具有覆盖芯片素体的端面的顶部和覆盖侧面的一部分的侧部的第一电极层，以及通过将Cu薄片贴于第一电极层而形成并覆盖第一电极层的顶部且以使侧部的一部分露出的方式覆盖侧部的第二电极层；第一电极层的玻璃含有量比第二电极层多。在对应于作为露出芯片素体的内部电极的部分的端面的位置上通过玻璃含有量较少的第二电极层和焊料层接触从而形成厚度较大的扩散层。因此，由于可靠地抑制了基底电极层的焊料侵蚀，因而在可靠地保护基底电极层与内部电极的连接性的同时可靠地保护内部电极构造。另一方面，在对应于起到作为与基板电路的安装面的作用的芯片素体的侧面的位置上，玻璃含有量较多的第一电极层通过从第二电极层一部分露出而与焊料层直接接触。在该部分，第一电极层中含有的玻璃较多地存在。因此，减少了与焊料层的界面上的Cu露出面积，从而进一步抑制了脆的Sn-Cu金属互化物(Cu6Sn5、Cu3Sn)的生长。因此，进一步抑制了安装面上的接合强度的降低。由以上所述，在芯片素体的端面侧，相对于焊料侵蚀的保护变得可靠，并且在起到作为安装面的作用的侧面侧，接合强度降低的抑制变得可靠。
优选，在第二电极层中不含有玻璃。因为在第二电极层中不含有玻璃，所以Ni的扩散集中于第二电极层的表面。由此，进一步抑制了芯片素体的端面上的焊料侵蚀。
本发明所涉及的陶瓷电子部件的制造方法的特征在于，是一种具备埋设有内部电极的长方体形状的芯片素体和覆盖露出内部电极的芯片素体的端面并与内部电极电连接的端子电极的陶瓷电子部件的制造方法；具有准备芯片素体的芯片素体准备工序、用含有Cu的导电膏体覆盖芯片素体的端面并通过烧结而形成端子电极中的基底电极层的基底电极层形成工序、通过用熔融了的Sn-Ag-Cu-Ni-Ge的五元系无铅焊料覆盖基底电极层的整体从而形成端子电极中的焊料层的焊料层形成工序、以及在基底电极层与焊料层之间通过使Ni扩散从而形成端子电极中的扩散层的扩散层形成工序。
陶瓷电子部件的制造方法具有通过覆盖芯片素体的端面并烧结含有Cu的膏体从而形成基底电极层的基底电极层形成工序、通过用熔融了的Sn-Ag-Cu-Ni-Ge的五元系无铅焊料来覆盖基底电极层的整体从而形成焊料层的焊料层形成工序、在基底电极层与焊料层之间通过使Ni扩散从而形成扩散层的扩散层形成工序。这样，由于将Ni的扩散层形成于基底电极层与焊料层之间，因而起到作为屏障层的作用的该扩散层能够抑制基底电极层的Cu的焊料侵蚀。另外，Ni的扩散层能够抑制在基底电极层与焊料层之间脆的Sn-Cu金属互化物生长。因此，抑制了基底电极层与焊料层之间的接合强度的降低。由以上所述，能够不使陶瓷电子部件的可靠性降低，并且能够用无铅焊料直接覆盖基底电极层。
优选，端子电极覆盖芯片素体的端面，并且覆盖与端面垂直的芯片素体的侧面的一部分；基底电极层形成工序具有，将Cu膏体涂布于芯片素体并以具有覆盖芯片素体的端面的顶部和覆盖侧面的一部分的侧部的方式形成第一电极膏体层的第一电极膏体层形成工序，将Cu薄片贴于第一电极膏体层而覆盖顶部并且以使侧部的一部分露出的方式覆盖侧部从而形成玻璃的含有量比第一电极膏体层少的第二电极膏体层的第二电极膏体层形成工序，以及通过烧结第一电极膏体层和第二电极层膏体层从而形成第一电极层和第二电极层的烧结工序。在对应于作为露出芯片素体的内部电极的部分的端面的位置上，通过玻璃含有量少的第二电极层与焊料层接触从而形成厚度大的扩散层。因此，由于可靠地抑制了基底电极层的焊料侵蚀，因而在可靠地保护基底电极层与内部电极的连接性的同时可靠地保护内部电极构造。另一方面，在对应于起到作为与基板电路的安装面的作用的芯片素体的侧面的位置上，玻璃含有量多的第一电极层通过从第二电极层一部分露出而与焊料层直接接触。在该部分，第一电极层中含有的玻璃较多地存在。因此，减少了与焊料层的界面上的Cu露出面积，从而进一步抑制了脆的Sn-Cu金属互化物(Cu6Sn5、Cu3Sn)的生长。因此，进一步抑制了安装面上的接合强度的降低。由以上所述，在芯片素体的端面侧，相对于焊料侵蚀的保护变得可靠，并且在起到作为安装面的作用的侧面侧，接合强度降低的抑制变得可靠。
另外，优选，通过使熔融了的五元系无铅焊料附着于基底电极层，从而同时进行焊料层形成工序中的焊料层的形成以及扩散层形成工序中的扩散层的形成。例如，通过使基底电极层浸渍于熔融了的五元系无铅焊料中并使之附着，从而同时进行由焊料的热量得到的扩散层的形成以及由焊料冷却得到的焊料层的形成。
本发明通过以下给出的详细说明和参照附图将会变得更加清楚，但是，这些说明和附图仅仅是为了说明本发明而举出的例子，不能被认为是对本发明的限定。
以下给出的详细说明将会更加清楚地表述本发明的应用范围。但是，这些详细说明和特殊实例、以及优选实施方案，只是为了举例说明而举出的，本领域的技术人员显然能够理解本发明的各种变化和修改都在本发明的宗旨和范围内。
附图说明
图1是表示陶瓷电子部件的一个实施方式的立体图。
图2是示意性地表示沿着图1所示的陶瓷电子部件的II-II线的切断面的截面图。
图3是表示本实施方式所涉及的陶瓷电子部件制造方法的流程图。
图4表示将第一电极膏体层形成于芯片素体之后的状态。
图5是在芯片素体的两端部形成有基底电极层的芯体构件的立体图。
图6是表示焊料层形成工序和扩散层形成工序的工序内容的图。
图7是表示焊料层形成工序和扩散层形成工序的工序内容的图。
图8是表示由图3所示的工序制造的陶瓷电子部件中的、与基板电路的安装面附近的界面照片。
图9是表示进行图8所示的界面放大照片中的界面元素分析后的结果的照片。
图10是表示进行图8所示的界面放大照片中的界面元素分析后的结果的照片。
图11是变形例所涉及的陶瓷电子部件的截面图且是对应于图2的图。
具体实施方式
以下，根据情况参照附图，就本发明的优选实施方式进行说明。还有，在附图的说明中，对相同或者同等的要素使用相同的符号，省略重复的说明。
图1是表示陶瓷电子部件的一个优选实施方式的立体图。本实施方式的陶瓷电子部件100是芯片状的层叠型陶瓷电容器。该陶瓷电子部件100呈大致长方体形状，例如长边方向(横)的长度为2.0mm左右，宽度方向的长度以及纵深方向的长度为1.2mm左右。
陶瓷电子部件100具备大致长方体形状的芯片素体1以及分别形成于芯片素体1的两端部的一对端子电极3。芯片素体1具有彼此相对的端面11a以及端面11b(以下统称为“端面11”)、垂直于端面11且彼此相对的侧面13a以及13b(以下统称为“侧面13”)、垂直于端面11且彼此相对的侧面15a以及侧面15b(以下统称为“侧面15”)。侧面13与侧面15彼此垂直。
芯片素体1具有端面11与侧面13a之间的棱部R13、端面11与侧面13b之间的棱部R14、端面11与侧面15a之间的棱部R15、端面11与侧面15b之间的棱部R16、侧面13a与侧面15a之间的棱部R33、侧面15a与侧面13b之间的棱部R34、侧面13b与侧面15b之间的棱部R35、以及侧面15b与侧面13a之间的棱部R36。棱部R13～R16、R33～R36是通过研磨芯片素体1而成为R形状的部分。芯片素体1因为具有这样的R形状，所以能够抑制芯片素体1的棱部R13～R16、R33～R36上的破损的发生。芯片素体1中的棱部的曲率半径例如能够设为陶瓷电子部件100的宽度方向的长度的3～15％。
端子电极3以覆盖芯片素体1中的端面11、棱部R13、棱部R14、棱部R15以及棱部R16，并且一体地覆盖侧面13、15的端面11侧的一部分的方式设置。因此，端子电极3以覆盖芯片素体1的角部27的方式设置。端子电极3中的对应于侧面13、15的部分起到作为对基板电路的安装面的作用。
图2是示意性地表示沿着图1所示的陶瓷电子部件的II-II线的切断面的截面图。即图2是表示用垂直于侧面13且平行于侧面15的面切断图1所示的陶瓷电子部件100的情况下的截面构造的图。
端子电极3在端面11、棱部R13～16以及角部27上，具有层叠有基底电极层21、焊料层22和扩散层23的层叠构造。基底电极层21以Cu作为主成分并通过烧结而被形成。焊料层22覆盖基底电极层21的整体并由Sn-Ag-Cu-Ni-Ge的五元系无铅焊料形成。扩散层23在基底电极层21与焊料层22之间通过Ni扩散而被形成。另外，基底电极层21具备第一电极层24和覆盖第一电极层24的第二电极层25。第一电极层24的玻璃成分的含有量比第二电极层25高。
第一电极层24含有包含Cu的金属成分和玻璃成分。第一电极层24通过使用包含金属成分、玻璃成分和粘结剂、分散剂、溶剂中的至少一种的导体膏体而被形成。在第一电极层24中相对于Cu颗粒含有2～15重量％左右的玻璃成分。第一电极层24通过将Cu膏体涂布于芯片素体1而被形成。第一电极层24具有覆盖芯片素体1的端面11的顶部24a、覆盖侧面13以及侧面15的端面11侧的一部分的侧部24b。第一电极层24的顶部24a的厚度被设定为2～25μm。第一电极层24的侧部24b的厚度被设定为5～35μm。另外，第一电极层24的侧部24b的露出量，即第一电极层24从芯片素体1的端面11向侧面13、15露出的长度，被设定为相对于芯片全长的15～35％的长度。
第二电极层25含有包含Cu的金属成分。第二电极层25通过使用包含金属成分、玻璃成分和粘结剂、分散剂、溶剂中的至少一种的导体膏体而被形成。在第二电极层25中也可以不含有玻璃成分。或者，在第二电极层25中也可以含有相对于Cu颗粒的1重量％以下的玻璃成分。
第二电极层25通过将Cu薄片贴于第一电极层而被形成。第二电极层25在具有覆盖第一电极层24的顶部24a的顶部25a的同时，具有以一部分露出的方式覆盖第一电极层24的侧部24b的侧部25b。具体来说，如图5所示，第二电极层25的顶部25a遍及整个区域地覆盖第一电极层24的顶部24a。另一方面，第二电极层25的侧部25b在覆盖第一电极层24的侧部24b中顶部24a侧的棱部R13～R16附近的同时，覆盖棱部R33～R36附近。第二电极层25的侧部25b使第一电极层24的侧部24b中顶部24a的相反侧的端部附近的区域露出。露出第一电极层24的侧部24b的部分的宽度(图5中由L1所表示的宽度)被设定为相对于芯片全长的10～30％的长度。在焊接的时候，在该部分，第一电极层24的侧部24b与焊料直接接触。第二电极层25的顶部25a的厚度被设定为5～20μm，第二电极层25的侧部25b的厚度被设定为2～20μm。
回到图2，焊料层22通过用Sn-Ag-Cu-Ni-Ge的五元系无铅焊料覆盖基底电极层21的整体而被形成。构成焊料层22的五元系无铅焊料含有作为主成分的Sn、1.0～4.0重量％的Ag、0.1～2.0重量％的Cu、0.01～1.0重量％的Ni、0.005～0.1重量％的Ge。焊料层22的顶部侧的厚度被设定为3～50μm，侧部侧的厚度被设定为3～50μm。
扩散层23通过焊料层22的无铅焊料中的Ni在基底电极层21侧扩散而被形成。扩散层23具有形成于焊料层22与基底电极层21的第二电极层25之间的界面的第一部分23a、以及形成于焊料层22与基底电极层21的第一电极层24之间的界面的第二部分23b。扩散层23的第二部分23b被形成于第一电极层24的侧部24b中未被第二电极层25覆盖而露出的部分。扩散层23的第一部分23a因为与相比于第一电极层24玻璃含有率低的第二电极层25接触，所以厚度比第二部分23b厚。另一方面，扩散层23的第二部分23b因为与相比于第二电极层25玻璃含有率高的第一电极层24接触，所以厚度比第一部分23a薄。
具体来说，优选，扩散层23的第一部分23a设定为1～4μm。这是由于在扩散层23的厚度不到1μm的情况下，相对于Cu的基底电极层21的焊料侵蚀的保护可能变得不充分的缘故。另一方面，这是由于在扩散层23的厚度大于4μm的情况下，扩散层23(其形成位置不管在什么地方)可能变脆并得不到足够的接合强度的缘故。
优选，扩散层23的第二部分23b被设定为不到1μm。端子电极3中的对应于侧面13、15的部分起到作为对基板电路的安装面的作用，但是，与端子电极3中的对应于端面11的部分相比，在该部分会产生大的应力集中。因此，对应于侧面13、15的第二部分23b的厚度即使是4μm以下，也会有其脆性成为问题的可能性。但是，通过将第二部分23b的厚度设定为不到1μm，从而能够更加可靠地确保接合强度。因为第一电极层24的玻璃含有率高，所以也抑制了焊料层22的Sn与第一电极层24的Cu之间的金属互化物(Cu3Sn、Cu6Sn5)的生成。因此，进一步确保了接合强度。
芯片素体1通过交替层叠多个介电体层7和多个内部电极9而被构成。该层叠方向垂直于设置有端子电极3的一对端面11的相对方向，并且平行于一对侧面13的相对方向。还有，为了便于说明，在图2中，将介电体层7以及内部电极9的层叠数设为在图面上能够容易地进行视觉辨认的程度的数量，但是，对应于所希望的电气特性，也可以适当变更介电体层7以及内部电极9的层叠数。层叠数为：例如可以将介电体层7以及内部电极9分别设为几十层，也可以设为100～500层左右。另外，介电体层7也可以一体化为彼此之间的边界无法进行视觉辨认的程度。
内部电极9a与一个端面11a侧的端子电极3电连接，与另一个端面11b侧的端子电极3电绝缘。另外，内部电极9b与另一个端面11b侧的端子电极3电连接，与一个端面11a侧的端子电极3电绝缘。内部电极9a以及内部电极9b夹着介电体层7而被交替层叠。本实施方式的陶瓷电子部件100在端面11a侧的端子电极3与内部电极9b的绝缘可靠性方面以及在端面11b侧的端子电极3与内部电极9a的绝缘可靠性方面表现卓越。
接着，参照图3～图7，就图1以及图2所示的陶瓷电子部件100的制造方法的一个例子进行说明。图3是表示本实施方式所涉及的陶瓷电子部件100的制造方法的流程图。
如图3所示，在陶瓷电子部件100的制造方法中，从准备芯片素体1的芯片素体准备工序S10开始实施处理。在芯片素体准备工序S10中，为了形成芯片素体1，首先，形成成为介电体层7的陶瓷生片。陶瓷生片能够通过使用刮刀法等将陶瓷浆料涂布于PET薄膜上后使其干燥而形成。陶瓷浆料例如能够通过将溶剂以及可塑剂等添加到以钛酸钡作为主成分的介电体材料中并进行混合而获得。在所形成的陶瓷生片上，丝网印刷成为内部电极9的电极图案，并使其干燥。对于电极图案的丝网印刷来说，能够使用将粘结剂和溶剂等混合于Cu粉末的电极膏体。如以上所述，形成多个附有电极图案的生片，并进行层叠。接着，与层叠方向相垂直地切断附有电极图案的生片的层叠体从而形成长方体形状的层叠芯片，进行加热处理并进行脱粘结剂。优选，加热处理在180～400℃下进行0.5～30小时。在800～1400℃下对经加热处理而获得的层叠芯片进行0.5～8.0小时的烧成，并进行滚筒研磨而进行倒角，从而将长方体形状的棱部加工成R状。由此，能够获得芯片素体1。
如果芯片素体准备工序S10结束，那么进行形成成为第一电极层24的第一电极膏体层33的第一电极膏体层形成工序(基底电极层形成工序)S20。在第一电极膏体层形成工序S20中，使导体膏体附着于芯片素体1。作为导体膏体，能够使用将玻璃料添加到导体生片用的Cu膏体所含有的成分中而形成的导体膏体。将芯片素体1的一个端面11a朝着下方，并将端面11a、棱部R13～R16以及侧面13、15的端面11a侧的部分浸渍于导体膏体中。由此，使导体膏体附着于芯片素体1的端面11a、棱部R13～R16以及侧面13、15的端面11a侧的部分。
图4表示将第一电极膏体层33形成于芯片素体1之后的状态。图4是示意性地表示第一电极膏体层形成工序和第二电极膏体层形成工序的工序内容的工序截面图。如图4所示，通过进行第一电极膏体层形成工序S20，从而使导体膏体33附着于芯片素体1的端面11a、棱部R13～R16以及侧面13、15的端面11a侧的部分。
接着，进行形成成为第二电极层25的第二电极膏体层31的第二电极膏体层形成工序(基底电极层形成工序)S30。在第二电极膏体层形成工序S30中，首先，形成构成第二电极膏体层31的导体生片。具体来说，以70μm左右的厚度将导体生片用的膏体涂布于PET(聚对苯二甲酸乙二醇酯)薄膜上。导体生片用的膏体能够使用混合含有Cu的金属或者合金的粉末、树脂性的粘结剂以及有机溶剂而形成的膏体。
接着，使涂布于PET薄膜上的膏体干燥，从而形成导体生片。在干燥后的导体生片中残留有有机成分。导体生片的厚度能够设为10～50μm左右。
在PET薄膜上将导体生片切断成所希望的尺寸，从而形成构成第二电极膏体层31的导体生片(图4)。在此，构成第二电极膏体层31的导体生片以贴合于芯片素体1的贴合面成为比芯片素体1的端面11稍大一点的尺寸的方式被切断。例如，在端面11和构成第二电极膏体层31的导体生片的贴合面均为正方形的情况下，优选，将端面11的面积作为基准，将导体生片的大小制成100～150％。切断后，通过剥离PET薄膜，从而能够获得构成第二电极膏体层31的导体生片。
在导体薄片粘贴工序中，如图4所示，第二电极膏体层31的导体生片的一面31s被贴合于芯片素体1的端面11a上。即以芯片素体1的附着有第一电极膏体层33的一个端面11a朝向第二电极膏体层31的导体生片的一面31s的方式，将芯片素体1按压到第二电极膏体层31的导体生片上。
如果将第二电极膏体层31的导体生片贴附于芯片素体1的端面11a上，则附着于芯片素体1的端面11a的第一电极膏体层33在从端面11a的中心朝向端面11a的边缘的方向上被挤出。第二电极膏体层31和芯片素体1通过第一电极膏体层33而被粘结。
粘结时，包含于第一电极膏体层33中的有机溶剂浸透到干燥了的第二电极膏体层31，从而溶解残留于第二电极膏体层31中的有机成分。其结果，第二电极膏体层31具有可挠性，以沿着芯片素体1的棱部R13～R16以及角部27的方式发生变形，从而使第二电极膏体层31与第一电极膏体层33一体化。还有，作为残留于第二电极膏体层31中的有机成分，例如可以列举包含于导体生片用的膏体中的粘结剂。
在干燥工序中，使附着于芯片素体的第一电极膏体层33以及第二电极膏体层31干燥，从而形成具有玻璃成分的含有量互为不同的2层的导体层。此时，在将芯片素体1的端面11a侧朝向下方的状态下，使第一电极膏体层33以及第二电极膏体层31干燥。
第一电极膏体层33因为有机溶剂的含有比例高于第二电极膏体层31，所以伴随着干燥过程中的有机溶剂的挥发的收缩率大于第二电极膏体层31。因此，随着干燥的进行，第二电极膏体层31以沿着棱部R13～R16以及角部27的方式发生变形。
第二电极膏体层31的一面31s具有比芯片素体1的端面11稍大一点的尺寸。因此，在干燥工序中，沿着第二电极膏体层31的外周的端部以覆盖端面11a侧的侧面13、15的一部分的方式发生变形。由此，形成具有玻璃成分的含有量互为不同的2层的导体层。
还有，第一电极膏体层33与第二电极膏体层31的一体化性和紧密附着性，例如能够通过改变包含于膏体中的粘结剂的含有量来进行调整。
接着，对于芯片素体1的端面11b侧，也与端面11a侧相同地，进行第一电极膏体层形成工序(基底电极层形成工序)S20以及第二电极膏体层形成工序(基底电极层形成工序)S30。由此，在芯片素体1的端面11b侧，也形成与端面11a侧相同的导体层。
在形成第一电极膏体层33以及第二电极膏体层31之后，实行电极的烧结工序S40。在烧结工序S40中，对形成于端面11上以及侧面13、15上的导体层进行烧结从而形成基底电极层21。烧结例如是在400～850℃下进行0.2～5.0小时。通过烧结，使附着于芯片素体1的侧面13、15上的第一电极膏体层33的厚度变薄。烧结后，获得图5所示的芯片构件110。
图5是将基底电极层21形成于芯片素体1的两端部的芯体构件110的立体图。基底电极层21在芯片素体1的侧面13、15的端面11侧的一部分以及端面11上，具有从芯片素体1侧开始依次层叠有第一电极层24和第二电极层25的层叠构造。第一电极层24因为玻璃成分的含有量高于第二电极层25，所以芯片素体1和基底电极层21通过第一电极层24而被牢固地粘结。另一方面，第二电极层25因为玻璃成分少，所以比第一电极层24更加致密。
接着，进行通过用熔融了的Sn-Ag-Cu-Ni-Ge的五元系无铅焊料覆盖基底电极层21的整体从而形成端子电极3中的焊料层22的焊料层形成工序S50。在焊料层形成工序S50中，在通过冷却凝固熔融焊料而进行焊料层22的形成的时候，由焊料层22的热量而在基底电极层21与焊料层22之间使Ni扩散，从而也同时地进行形成端子电极3中的扩散层23的扩散层形成工序S60。
在此，参照图6以及图7，就焊料层形成工序S50和扩散层形成工序S60的工序内容进行详细的说明。图6以及图7是表示焊料层形成工序S50和扩散层形成工序S60的工序内容的图。以覆盖形成于图6(a)所示那样的芯片素体1上的基底电极层21的方式，使其浸渍于熔融了的五元系无铅焊料中。由此，如图6(b)所示，熔融五元系无铅焊料34直接接触于基底电极层21。此时，如图6(c)所示，通过包含于五元系无铅焊料34中的Sn在基底电极层21侧扩散，从而在五元系无铅焊料34与基底电极层21的界面上，形成Sn-Cu金属互化物。具体来说，从五元系无铅焊料34开始依次形成Cu6Sn5层36、Cu3Sn层37。
在接着的阶段中，如图7(a)所示，五元系无铅焊料34与基底电极层21的界面的Cu6Sn5层36中的Cu原子被包含于五元系无铅焊料34中的Ni置换，且Ni向Cu的基底电极层21侧扩散。由此，在Cu6Sn5层36的位置逐渐地形成Ni的扩散层23。最终，如图7(b)所示，通过Cu6Sn5层36中的Cu全部与Ni置换，从而形成Ni的扩散层23。由该Ni扩散层23，在抑制了以上所述的Sn-Cu金属互化物生长的同时，抑制了基底电极层21的焊料侵蚀。另外，通过冷却五元系无铅焊料，从而形成焊料层22。
此时，如图2所示，在基底电极层21中，第二电极层25的玻璃的含有量比第一电极层24少，所以，扩散层23的第一部分23a的厚度比第二部分23b厚。通过以上所述，结束图3所示的工序，从而能够制造陶瓷电子部件100。
还有，所谓本说明书中的“大致长方体形状”，不仅是立方体形状或者长方体形状，当然也包括如本实施方式中的芯片素体1那样，对长方体的棱线部分实施倒角而使棱部成为R形状的形状。即本实施方式中的芯片素体实质上也可以具有立方体形状或者长方体形状。
接着，就本实施方式所涉及的陶瓷电子部件100的作用·效果进行说明。
在本实施方式所涉及的陶瓷电子部件100中，端子电极3具备：覆盖芯片素体1的端面11、以Cu作为主成份、并由烧结而形成的基底电极层21；覆盖基底电极层21的整体并由Sn-Ag-Cu-Ni-Ge的五元系无铅焊料形成的焊料层22；在基底电极层21与焊料层22之间通过Ni扩散而形成的扩散层23。这样，因为将Ni的扩散层23形成于基底电极层21与焊料层22之间，所以起到作为焊料层的作用的该扩散层23能够抑制基底电极层21的Cu的焊料侵蚀。另外，Ni的扩散层23在基底电极层21与焊料层22之间能够抑制脆的Sn-Cu金属互化物生长。因此，抑制了基底电极层21与焊料层22之间的接合强度的降低。根据以上所述，能够不降低陶瓷电子部件100的可靠性，并且能够用无铅焊料直接覆盖基底电极层。
另外，在本实施方式所涉及的陶瓷电子部件100中，基底电极层21具备：具有覆盖芯片素体1的端面11的顶部24a以及覆盖侧面13、15的一部分的侧部24b的第一电极层24；在覆盖第一电极层24的顶部24a的同时，以露出侧部24b的一部分的方式覆盖侧部24b的第二电极层25。再有，第一电极层24的玻璃含有量比第二电极层25多。这样，在对应于作为露出芯片素体1的内部电极9的部分的端面11的位置上，通过玻璃含有量少的第二电极层25和焊料层22接触，从而形成厚度大的扩散层23。因此，可靠地抑制了基底电极层21的焊料侵蚀，因而在可靠地保护了基底电极层21与内部电极9的连接性的同时，可靠地保护了内部电极构造。另一方面，在对应于起到作为与基板电路的安装面的作用的芯片素体1的侧面13、15的位置上，玻璃含有量多的第一电极层24通过从第二电极层25一部分露出而与焊料层22直接接触。在该部分中，存在包含于第一电极层24的玻璃。因此，通过减少与焊料层22的界面中的Cu露出面积，从而进一步抑制了脆的Sn-Cu金属互化物(Cu6Sn5、Cu3Sn)的生长。因此，进一步抑制了安装面中的接合强度的降低。根据以上所述，在芯片素体1的端面11侧，相对于焊料侵蚀的保护变得可靠，而且在起到作为安装面的作用的侧面13、15侧，接合强度降低的抑制也变得可靠。
另外，在本实施方式所涉及的陶瓷电子部件100中，在第二电极层25中不含有玻璃。因为在第二电极层25中不含有玻璃，所以Ni的扩散集中于第二电极层25的表面。由此，能够进一步抑制芯片素体1的端面11中的焊料侵蚀。
另外，在本实施方式所涉及的陶瓷电子部件100的制造方法中，具有以下工序：通过覆盖芯片素体1的端面11并以Cu作为主成分进行烧结而形成基底电极层21的基底电极层形成工序S20～S40、通过用熔融了的Sn-Ag-Cu-Ni-Ge的五元系无铅焊料覆盖基底电极层21的整体从而形成焊料层22的焊料层形成工序S50、在基底电极层21与焊料层22之间通过使Ni扩散从而形成扩散层23的扩散层形成工序S60。这样，因为在基底电极层21与焊料层22之间由于Ni的扩散而形成扩散层23，所以起到作为屏障层的作用的该扩散层23能够抑制基底电极层21的Cu的焊料侵蚀。另外，Ni的扩散层23在基底电极层21与焊料层22之间能够抑制脆的Sn-Cu金属互化物生长。因此，抑制了基底电极层21与焊料层22之间的接合强度的降低。根据以上所述，根据本发明所涉及的制造方法，能够不降低陶瓷电子部件100的可靠性，而且能够用无铅焊料直接覆盖基底电极层21。
再有，在该陶瓷电子部件100的制造方法中，基底电极形成工序具有以下工序：将Cu膏体涂布于芯片素体1并以具有覆盖芯片素体1的端面11的顶部24a以及覆盖侧面13、15一部分的侧部24b的方式形成第一电极膏体层33的第一电极膏体层形成工序S20；在将Cu薄片贴于第一电极膏体层33而覆盖顶部24a的同时，以露出侧部24b的一部分的方式覆盖侧部24b，从而形成玻璃的含有量比第一电极膏体层33少的第二电极膏体层31的第二电极膏体层形成工序S30；通过烧结第一电极膏体层33以及第二电极膏体层31，从而形成第一电极层24以及第二电极层25的烧结工序S40。在对应于作为露出芯片素体1的内部电极9的部分的端面11的位置上，通过玻璃含有量少的第二电极层25和焊料层22接触，从而形成厚度大的扩散层23。因此，可靠地抑制了基底电极层21的焊料侵蚀，因而在可靠地保护了基底电极层21与内部电极9的连接性的同时，可靠地保护了内部电极构造。另外，在对应于起到作为与基板电路的安装面的作用的芯片素体1的侧面13、15的位置上，玻璃含有量多的第一电极层24通过从第二电极层25一部分露出而与焊料层22直接接触。在该部分中，存在包含于第一电极层24的玻璃。因此，通过减少与焊料层22的在界面中的Cu露出面积，从而进一步抑制了脆的Sn-Cu金属互化物(Cu6Sn5、Cu3Sn)的生长。因此，进一步抑制了安装面中的接合强度的降低。根据以上所述，根据本发明所涉及的陶瓷电子部件100的制造方法，在芯片素体1的端面11侧，相对于焊料侵蚀的保护变得可靠，而且在起到作为安装面的作用的侧面13、15侧，接合强度降低的抑制也变得可靠。
接着，就本实施方式所涉及的陶瓷电子部件100的实施例进行说明。图8是表示由图3所示的工序制造的陶瓷电子部件100中的与基板电路的安装面附近的界面照片。另外，图9以及图10是表示进行图8所示的界面放大照片中的界面元素分析后的结果的照片。图8(a)所示的照片是将陶瓷电子部件100安装于基板电路的情况下的照片。图8(b)是图8(a)的A所示的部分的界面放大照片。图9(a)是表示关于图8(b)的B所示的部分的Ni的界面元素分析结果的照片。图9(b)是表示关于图8(b)的B所示的部分的Cu的界面元素分析结果的照片。图10(a)是表示关于图8(b)的B所示的部分的Sn的界面元素分析结果的照片。图10(b)是表示关于图8(b)的B所示的部分的Ag的界面元素分析结果的照片。
如图8(b)所示，芯片素体1的基底电极层21通过焊料层22而电连接于Cu的基板电极SE。在图8(b)中，在基底电极层21与焊料层22的界面上形成有Ni的扩散层23(图中用虚线包围的部分)。这也可以由图9(a)中在扩散层23的位置上含有较多的Ni而明确。这样，由扩散层23，抑制了基底电极层21的焊料侵蚀。还有，在基板电极SE与焊料层22的界面上，几乎没有形成Ni的扩散层。由此，单纯地仅将焊料层直接接触于Cu层，不会充分地形成Ni的扩散层，如本实施方式那样，向熔融焊料的浸渍(此时的温度条件等)也有助于Ni的扩散层的形成。
如图9(b)以及图10(a)所示，在基板电极SE与焊料层22的界面上，基板电极SE的Cu扩散到焊料层22，从而积极地形成Sn-Cu金属互化物的较大的层。另一方面，在基底电极层21与焊料层22的界面上，通过抑制Cu的扩散，从而抑制了Sn-Cu金属互化物的生长。
以上，就本发明的优选实施方式进行了说明，但是，本发明并不限于上述实施方式。例如，在上述实施方式中，虽然将陶瓷电子部件100作为电容器进行了说明，但是，并不限定于此。本发明的陶瓷电子部件也可以是可变电阻、电感或者LCR。另外，芯片素体1也可以是可变电阻层或者磁性层来替代上述的介电体层7。
在上述的实施方式中，基底电极层21由第一电极层24和第二电极层25的两层所构成，但是，也可以是基底电极层仅由一层电极层所构成的陶瓷电子部件200来替代它。如图11所示，在陶瓷电子部件200中，基底电极层41仅由通过浸渍以及烧结而形成的一层电极层所构成。另外，在焊料层22与基底电极层41之间形成有Ni的扩散层23。
Claims (6)
1.一种陶瓷电子部件，其特征在于，
所述陶瓷电子部件具备：
埋设有内部电极的长方体形状的芯片素体；和
覆盖露出所述内部电极的所述芯片素体的端面并与所述内部电极电连接的端子电极，
所述端子电极具备：
基底电极层，覆盖所述芯片素体的所述端面，含有Cu并且通过烧结而形成；
焊料层，覆盖所述基底电极层的整体，并由Sn-Ag-Cu-Ni-Ge的五元系无铅焊料形成；
扩散层，在所述基底电极层与所述焊料层之间通过Ni扩散而形成。
2.如权利要求1所述的陶瓷电子部件，其特征在于，
所述端子电极覆盖所述芯片素体的所述端面，并且覆盖垂直于所述端面的所述芯片素体的侧面的一部分，
所述基底电极层具备：
第一电极层，通过将Cu膏体涂布于所述芯片素体而形成，并具有覆盖所述芯片素体的所述端面的顶部以及覆盖所述侧面的一部分的侧部；以及
第二电极层，通过将Cu薄片贴于所述第一电极层而形成，覆盖所述第一电极层的所述顶部，并且以使所述侧部的一部分露出的方式覆盖所述侧部，
所述第一电极层的玻璃含有量比所述第二电极层多。
3.如权利要求2所述的陶瓷电子部件，其特征在于，
在所述第二电极层中不含有玻璃。
4.一种陶瓷电子部件的制造方法，其特征在于，
所述陶瓷电子部件具备：
埋设有内部电极的长方体形状的芯片素体；和
覆盖露出所述内部电极的所述芯片素体的端面并与所述内部电极电连接的端子电极，
所述制造方法具有以下工序：
芯片素体准备工序，准备所述芯片素体；
基底电极层形成工序，用含有Cu的导电膏体覆盖所述芯片素体的所述端面，并通过烧结而形成所述端子电极中的基底电极层；
焊料层形成工序，通过用熔融了的Sn-Ag-Cu-Ni-Ge的五元系无铅焊料覆盖所述基底电极层的整体，从而形成所述端子电极中的焊料层；
扩散层形成工序，在通过冷却凝固熔融焊料而进行所述焊料层的形成的时候，由所述焊料层的热量而在所述基底电极层与所述焊料层之间使Ni扩散，从而形成所述端子电极中的扩散层。
5.如权利要求4所述的陶瓷电子部件的制造方法，其特征在于，
所述端子电极覆盖所述芯片素体的所述端面，并且覆盖垂直于所述端面的所述芯片素体的侧面的一部分，
所述基底电极层形成工序具备：
第一电极膏体层形成工序，将Cu膏体涂布于所述芯片素体，并以使其具有覆盖所述芯片素体的所述端面的顶部以及覆盖所述侧面的一部分的侧部的方式，形成第一电极膏体层；
第二电极膏体层形成工序，将Cu薄片贴于所述第一电极膏体层，覆盖所述顶部，并且以使所述侧部的一部分露出的方式覆盖所述侧部，形成玻璃的含有量比所述第一电极膏体层少的第二电极膏体层；
烧结工序，通过对所述第一电极膏体层以及所述第二电极膏体层进行烧结，从而形成第一电极层以及第二电极层。
6.如权利要求4或者5所述的陶瓷电子部件的制造方法，其特征在于，
通过使熔融了的五元系无铅焊料附着于所述基底电极层，从而同时地进行所述焊料层形成工序中的所述焊料层的形成以及所述扩散层形成工序中的所述扩散层的形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009200236A JP5293506B2 (ja) | 2009-08-31 | 2009-08-31 | セラミック電子部品及びセラミック電子部品の製造方法 |
| JP2009-200236 | 2009-08-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102005297A CN102005297A (zh) | 2011-04-06 |
| CN102005297B true CN102005297B (zh) | 2012-09-05 |
Family
ID=43624581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010269342.5A Active CN102005297B (zh) | 2009-08-31 | 2010-08-31 | 陶瓷电子部件以及陶瓷电子部件的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8254083B2 (zh) |
| JP (1) | JP5293506B2 (zh) |
| KR (1) | KR101127870B1 (zh) |
| CN (1) | CN102005297B (zh) |
| TW (1) | TWI425536B (zh) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012169594A (ja) * | 2011-01-26 | 2012-09-06 | Murata Mfg Co Ltd | セラミック電子部品の製造方法及びセラミック電子部品 |
| KR101548773B1 (ko) * | 2011-08-22 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터의 회로 기판 실장 구조 |
| JP2013065728A (ja) * | 2011-09-17 | 2013-04-11 | Nippon Joint Kk | セラミック電子部品及びその製造方法 |
| WO2013132965A1 (ja) * | 2012-03-05 | 2013-09-12 | 株式会社村田製作所 | 電子部品 |
| KR101309479B1 (ko) | 2012-05-30 | 2013-09-23 | 삼성전기주식회사 | 적층 칩 전자부품, 그 실장 기판 및 포장체 |
| JP6244621B2 (ja) * | 2012-12-11 | 2017-12-13 | Tdk株式会社 | 積層コンデンサ |
| TWI452587B (zh) * | 2012-12-28 | 2014-09-11 | Apaq Technology Co Ltd | 使用承載板的捲繞型固態電解電容器封裝結構及其製作方法 |
| WO2014199752A1 (ja) * | 2013-06-13 | 2014-12-18 | 株式会社 村田製作所 | セラミック電子部品およびその製造方法 |
| KR20150008632A (ko) * | 2013-07-15 | 2015-01-23 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자 부품 |
| JP5920303B2 (ja) * | 2013-09-25 | 2016-05-18 | 株式会社村田製作所 | 電子部品およびその製造方法 |
| US10204737B2 (en) | 2014-06-11 | 2019-02-12 | Avx Corporation | Low noise capacitors |
| WO2016032005A1 (ja) | 2014-08-29 | 2016-03-03 | 京セラ株式会社 | 電子部品、インダクタコア部材およびインダクタ |
| KR20160044337A (ko) * | 2014-10-15 | 2016-04-25 | 삼성전기주식회사 | 칩 부품 및 그 제조방법 |
| JP6711192B2 (ja) * | 2015-09-15 | 2020-06-17 | Tdk株式会社 | 積層電子部品 |
| CN105336839A (zh) * | 2015-11-16 | 2016-02-17 | 格力电器（合肥）有限公司 | 焊盘、发光二极管及焊盘印刷模板 |
| JP6720660B2 (ja) | 2016-04-12 | 2020-07-08 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2017191869A (ja) | 2016-04-14 | 2017-10-19 | 株式会社村田製作所 | 積層セラミックコンデンサの実装構造 |
| TWI628678B (zh) * | 2016-04-21 | 2018-07-01 | Tdk 股份有限公司 | 電子零件 |
| KR102105345B1 (ko) * | 2016-12-09 | 2020-04-28 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
| JP6988122B2 (ja) * | 2017-03-23 | 2022-01-05 | Tdk株式会社 | セラミック電子部品 |
| JP6720914B2 (ja) * | 2017-04-25 | 2020-07-08 | 株式会社村田製作所 | インダクタ |
| KR101912291B1 (ko) * | 2017-10-25 | 2018-10-29 | 삼성전기 주식회사 | 인덕터 |
| KR102078016B1 (ko) * | 2018-04-10 | 2020-04-07 | 삼성전기주식회사 | 적층형 커패시터 |
| JP7053095B2 (ja) * | 2018-11-29 | 2022-04-12 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ |
| JP7332128B2 (ja) * | 2019-01-10 | 2023-08-23 | 株式会社マテリアル・コンセプト | 電子部品及びその製造方法 |
| JP7196732B2 (ja) * | 2019-03-28 | 2022-12-27 | 株式会社村田製作所 | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 |
| KR102281451B1 (ko) * | 2019-10-16 | 2021-07-27 | 삼성전기주식회사 | 전고체 전지 |
| KR20220070922A (ko) | 2020-11-23 | 2022-05-31 | 삼성전기주식회사 | 적층형 전자 부품 |
| KR20220084656A (ko) * | 2020-12-14 | 2022-06-21 | 삼성전기주식회사 | 적층형 전자 부품 |
| JP7535005B2 (ja) * | 2021-03-31 | 2024-08-15 | Tdk株式会社 | 積層電子部品 |
| KR20230064236A (ko) * | 2021-11-03 | 2023-05-10 | 삼성전기주식회사 | 적층형 커패시터 |
| KR20230101472A (ko) * | 2021-12-29 | 2023-07-06 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6179935B1 (en) * | 1997-04-16 | 2001-01-30 | Fuji Electric Co., Ltd. | Solder alloys |
| CN1335418A (zh) * | 2000-05-24 | 2002-02-13 | 株式会社村田制作所 | 电子元件、制造电子元件的方法和电路板 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03296205A (ja) * | 1990-04-16 | 1991-12-26 | Hitachi Aic Inc | セラミックコンデンサ |
| JP3031024B2 (ja) | 1991-12-22 | 2000-04-10 | 株式会社村田製作所 | チップ型セラミック電子部品の製造方法 |
| JP2000277371A (ja) * | 1999-03-29 | 2000-10-06 | Taiyo Yuden Co Ltd | 積層セラミック電子部品 |
| JP2001126946A (ja) * | 1999-10-28 | 2001-05-11 | Murata Mfg Co Ltd | 積層セラミック電子部品及びその製造方法 |
| JP2002050536A (ja) * | 2000-07-31 | 2002-02-15 | Murata Mfg Co Ltd | 耐還元性誘電体セラミックおよび積層セラミックコンデンサ |
| JP2003133158A (ja) | 2001-10-30 | 2003-05-09 | Tdk Corp | 電子部品、端子電極材料ペースト及び電子部品の製造方法 |
| JP3744439B2 (ja) * | 2002-02-27 | 2006-02-08 | 株式会社村田製作所 | 導電性ペーストおよび積層セラミック電子部品 |
| US7339780B2 (en) * | 2004-06-09 | 2008-03-04 | Ferro Corporation | Copper termination inks containing lead free and cadmium free glasses for capacitors |
| JP3861927B1 (ja) * | 2005-07-07 | 2006-12-27 | 株式会社村田製作所 | 電子部品、電子部品の実装構造および電子部品の製造方法 |
| JP4363372B2 (ja) | 2005-07-19 | 2009-11-11 | 株式会社村田製作所 | はんだ組成物およびはんだ付け物品 |
| EP2065908B1 (en) * | 2006-09-22 | 2018-09-12 | Murata Manufacturing Co. Ltd. | Laminated ceramic capacitor |
| JP5105973B2 (ja) * | 2007-07-03 | 2012-12-26 | ソニー株式会社 | はんだ接合構造およびはんだバンプ形成方法 |
| JP2009154170A (ja) * | 2007-12-25 | 2009-07-16 | Arakawa Chem Ind Co Ltd | はんだ用フラックスおよびソルダーペースト |
| JP4941314B2 (ja) * | 2008-01-15 | 2012-05-30 | Ｔｄｋ株式会社 | 電子部品の製造方法 |
-
2009
- 2009-08-31 JP JP2009200236A patent/JP5293506B2/ja active Active
-
2010
- 2010-08-05 US US12/851,106 patent/US8254083B2/en active Active
- 2010-08-09 TW TW099126526A patent/TWI425536B/zh active
- 2010-08-19 KR KR1020100080139A patent/KR101127870B1/ko active IP Right Grant
- 2010-08-31 CN CN201010269342.5A patent/CN102005297B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6179935B1 (en) * | 1997-04-16 | 2001-01-30 | Fuji Electric Co., Ltd. | Solder alloys |
| CN1335418A (zh) * | 2000-05-24 | 2002-02-13 | 株式会社村田制作所 | 电子元件、制造电子元件的方法和电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110051314A1 (en) | 2011-03-03 |
| US8254083B2 (en) | 2012-08-28 |
| JP5293506B2 (ja) | 2013-09-18 |
| CN102005297A (zh) | 2011-04-06 |
| KR20110023760A (ko) | 2011-03-08 |
| TWI425536B (zh) | 2014-02-01 |
| JP2011054642A (ja) | 2011-03-17 |
| TW201128666A (en) | 2011-08-16 |
| KR101127870B1 (ko) | 2012-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102005297B (zh) | 陶瓷电子部件以及陶瓷电子部件的制造方法 | |
| CN101783243B (zh) | 陶瓷电子部件 | |
| US7473460B2 (en) | Ceramic substrate, electronic apparatus, and method for producing ceramic substrate | |
| KR101266343B1 (ko) | 세라믹 전자 부품 | |
| US10522289B2 (en) | Electronic component and electronic component series including the same | |
| JP3444826B2 (ja) | アレイ型多重チップ素子及びその製造方法 | |
| JP6223924B2 (ja) | 積層セラミック電子部品及びその実装基板 | |
| WO2007148556A1 (ja) | 積層型セラミック電子部品 | |
| US20080308312A1 (en) | Ceramic electronic component | |
| CN106340364A (zh) | 复合电子部件以及电阻元件 | |
| CN106340363A (zh) | 复合电子部件以及电阻元件 | |
| CN106340362A (zh) | 复合电子部件以及电阻元件 | |
| CN110620012A (zh) | 多层陶瓷电子组件以及用于多层陶瓷电子组件的安装的板 | |
| JP2020061468A (ja) | 積層セラミック電子部品およびその実装構造 | |
| JP6911754B2 (ja) | 電子部品および積層セラミックコンデンサ | |
| JP2012009556A (ja) | セラミック電子部品及びその製造方法 | |
| JP2004200373A (ja) | 電子部品および製造方法 | |
| JP6777065B2 (ja) | 積層電子部品 | |
| JP6777066B2 (ja) | 積層電子部品 | |
| JP6984688B2 (ja) | 複合電子部品 | |
| JP4715000B2 (ja) | チップ型電子部品の製造方法 | |
| US20140022693A1 (en) | Ceramic electronic component and method of manufacturing the same | |
| JP7423340B2 (ja) | 積層セラミック電子部品、テープ包装体及び回路基板 | |
| US20240321520A1 (en) | Electronic component structure | |
| JP2008270391A (ja) | 積層型チップバリスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |