JP2001126946A

JP2001126946A - 積層セラミック電子部品及びその製造方法

Info

Publication number: JP2001126946A
Application number: JP30674599A
Authority: JP
Inventors: Takeshi Yamana; 毅山名; Takaharu Miyazaki; 孝晴宮崎
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1999-10-28
Filing date: 1999-10-28
Publication date: 2001-05-11
Also published as: US6320738B1; KR100351039B1; CN1294395A; KR20010051240A; DE10053769A1; CN1307665C; TW512372B

Abstract

(57)【要約】【課題】内部電極層とセラミック層の界面の凹凸に起
因する寿命の劣化や、薄膜多層化した場合の構造欠陥
（デラミネーション、電極部の湾曲など）の発生を抑制
することが可能な積層セラミック電子部品及びその製造
方法を提供する。【解決手段】セラミック素子３中に、セラミック層
（誘電体セラミック層）２を介して複数の内部電極層
８，９が積層された構造を有する積層セラミック電子部
品（積層セラミックコンデンサ）１の、内部電極層８，
９とセラミック層２の界面の粗さ（Ｒａ）を２００nm以
下にするとともに、セラミック層２における欠陥（ポア
ー）の発生率を、切断端面を研磨した断面研磨面におけ
る面積率で１％以下とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、電子部品及びそ
の製造方法に関し、詳しくは、セラミック素子中に、セ
ラミック層を介して複数の内部電極層が配設された構造
を有する積層セラミック電子部品及びその製造方法に関
する。

【０００２】

【従来の技術及び発明が解決しようとする課題】従来、
ぺロブスカイト構造を有するチタン酸バリウム、チタン
酸ストロンチウム、チタン酸カルシウムなどのセラミッ
ク誘電体は、その高い比誘電率を利用してコンデンサ材
料として広く利用されている。また、受動部品であるコ
ンデンサは、近年の電子部品の小型化の流れから、小型
で、大きな静電容量を取得することができるものが望ま
れている。

【０００３】ところで、セラミック誘電体を誘電体層に
用いた積層セラミックコンデンサは、従来は、空気中で
１３００℃程度の高温で焼成することが必要であったた
め、内部電極材料としては、パラジウムなどの貴金属を
使用することが必要であった。しかし、これらの貴金属
材料は非常に高価で、製品コストに占める電極材料の割
合が高くなるため、コストダウンを妨げる主たる要因の
一つになっている。

【０００４】そこで、かかる問題を解消するために、積
層セラミックコンデンサの内部電極材料の卑金属化が進
められ、焼成時に電極が酸化されないようにするため
に、中性又は還元性雰囲気で焼成することが可能な、耐
還元性を考慮した誘電体材料が種々開発されている。

【０００５】このような状況下において、積層セラミッ
クコンデンサに対しては、さらなる小型化・大容量化が
求められており、セラミック誘電体材料の高誘電率化、
セラミック誘電体層及び内部電極層の薄層化などに関す
る技術の開発が進められている。

【０００６】しかし、セラミック層の厚み（素子厚）
（内部電極間に介在するセラミック層の厚み）が３μm
以下になると、セラミック誘電体層と内部電極界面の凹
凸が大きくなったり、セラミック誘電体中における欠陥
（ポアー）が増加するため、寿命が低下するという問題
点がある。

【０００７】このため、セラミック層を形成するセラミ
ックグリーンシートの平滑性を向上させるとともに、セ
ラミックグリーンシートの密度を高める目的で、セラミ
ック粉末材料の粒子径を小さくする方法が提案されてい
る（特開平１０−２２３４６９号）。

【０００８】しかし、一般に粒子径が小さくなると、セ
ラミック粉末自体が凝集しやすくなり、分散性が低下す
ることから、粒子径を小さくするという方法のみでは、
セラミックグリーンシートの表面平滑性の向上や高密度
化にも限界がある。さらに、セラミック誘電体粉末の場
合、同じ組成で単純に粒子径を小さくしていくと、誘電
率が低下し、積層セラミックコンデンサの大容量化への
対応ができなくなるという問題点がある。

【０００９】また、内部電極材料に使用する金属粉末の
粒子径を小さくしていくと、粉末の焼結開始温度が低下
し、デラミネーションが生じやすくなるため、例えば積
層コンデンサ用の電極材料としての使用が難しくなると
いう問題点がある。

【００１０】また、セラミックグリーンシートの表面平
滑性を向上させる目的で、セラミック中の有機バインダ
ーの添加量を増やした場合には、セラミックグリーンシ
ート中のセラミック粉末の体積分率が低下するため、焼
成後のセラミック素子（チップ）の体積収縮率が大きく
なる。そして、セラミック素子の体積収縮率が大きくな
ると、セラミックグリーンシートに印刷した内部電極用
の電極ペーストの面積（平面面積）も、セラミックグリ
ーンシートの平面面積の収縮率（面収縮率）に対応して
収縮し、内部電極中の電極材料（例えばＮｉなど）の体
積が一定であることから、薄膜多層の意図に反して内部
電極層の厚みが大きくなってしまうという問題点があ
る。

【００１１】また、このように有機バインダーの含有率
が高く、面収縮率の大きいセラミックグリーンシートを
用いた場合でも、セラミックグリーンシートの面収縮率
を見込んで電極ペーストの塗布厚を薄く印刷することは
可能であるが、塗布厚を薄くすると、電極ペースト層
（塗膜）にピンホールが発生したり、電極ペーストのレ
ベリングが低下して電極表面粗さが大きくなったりする
という問題点がある。そして、このような欠陥が生じる
と、焼成後に電極カバレッジ（有効電極面積）の減少が
生じて、製品の電気特性が低下するという問題点があ
る。

【００１２】なお、上述のような問題点は、積層セラミ
ックコンデンサの場合に限らず、他の積層セラミック電
子部品にも当てはまるものである。

【００１３】本願発明は、上記問題点を解決するもので
あり、内部電極とセラミック層の界面の凹凸に起因する
寿命の劣化や、薄膜多層化した場合の構造欠陥（デラミ
ネーション、電極部の湾曲など）の発生を抑制、防止す
ることが可能な積層セラミック電子部品及びその製造方
法を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本願発明（請求項１）の積層セラミック電子部品
は、セラミック素子中に、セラミック層を介して複数の
内部電極層が積層された構造を有する積層セラミック電
子部品であって、前記内部電極層と前記セラミック層の
界面の粗さ（Ｒａ）が２００nm以下であり、かつ、セラ
ミック層における欠陥（ポアー）の発生率が、切断端面
を研磨した断面研磨面における面積率で１％以下である
ことを特徴としている。

【００１５】内部電極層とセラミック層の界面の粗さ
（Ｒａ）を２００nm以下とし、セラミック層における欠
陥（ポアー）の発生率を、切断端面を研磨した断面研磨
面における面積率で１％以下となるようにすることによ
り、内部電極層とセラミック層の界面の凹凸に起因する
寿命の劣化や、薄膜多層化した場合の構造欠陥（デラミ
ネーション、電極部の湾曲など）の発生を抑制、防止す
ることが可能になり、小型、高性能で耐久性に優れた積
層セラミック電子部品を確実に得ることができるように
なる。

【００１６】なお、内部電極層とセラミック層の界面の
粗さ（Ｒａ）を２００nm以下とし、かつ、セラミック層
のポアーの発生率を断面研磨面における面積率で１％以
下と規定したのは、Ｒａが２００nmを超えた場合、及び
ポアーの発生率が１％を超えた場合には、積層セラミッ
ク電子部品の寿命が急激に低下することによる。

【００１７】なお、本願発明においては、内部電極層と
セラミック層の界面の粗さ、セラミックグリーンシート
の表面及びセラミックグリーンシートに塗布された電極
ペースト層の表面の好ましい粗さをＲａの値で限定して
いるが、このＲａは、ＪＩＳ−Ｂ−０６０１に定められ
ているところの中心線表面粗さである。

【００１８】また、本願発明にかかる積層セラミック電
子部品としては、誘電体層であるセラミック層と、内部
電極層が交互に積層され、かつ、交互に異なる側の端面
に引き出された直方体形状の積層体の両側の端面に内部
電極層と導通する一対の外部電極が配設された構造を有
するチップタイプの積層セラミックコンデンサなどが例
示されるが、その他にも、積層セラミックバリスタ、積
層セラミック圧電部品、積層基板その他、種々の積層セ
ラミック電子部品に広く適用することが可能である。

【００１９】また、請求項２の積層セラミック電子部品
は、前記内部電極層間に介在するセラミック層の厚みが
３μm以下であることを特徴としている。

【００２０】内部電極層間に介在するセラミック層の厚
み（素子厚）が３μm以下であるような積層セラミック
電子部品においては、内部電極層とセラミック層の界面
の粗さが粗いと、寿命が急激に低下する傾向があるが、
本願発明のように、内部電極層とセラミック層の界面の
粗さ（Ｒａ）を２００nm以下とすることにより、耐久性
を向上させることが可能になり、小型、高性能で耐久性
に優れた積層セラミック電子部品を得ることが可能にな
る。

【００２１】また、請求項３の積層セラミック電子部品
は、前記内部電極層の厚みが０．２〜０．７μmである
ことを特徴としている。

【００２２】内部電極層の厚みを０．２〜０．７μmの
範囲に限定したのは、内部電極層の厚みが０．２μm未
満になると、焼成時にセラミックと反応したり、カバレ
ッジ（有効電極面積）が低下したりして、内部電極とし
ての機能を十分に果たせなくなり、また、内部電極層の
厚みが０．７μmを超えると、デラミネーションが発生
して積層セラミック電子部品としての機能が損なわれる
ことによる。

【００２３】なお、内部電極層の厚みを０．２〜０．７
μmとすることにより、内部電極層の厚みが薄すぎて、
製造時に内部電極層形成用の電極ペースト層（塗膜）に
ピンホールが発生したり、電極ペーストのレベリングが
低下して電極表面粗さが大きくなったりするようなこと
を防止することが可能になるとともに、内部電極層の厚
みにより積層セラミック電子部品全体の厚みが増大する
ことを防止できるようになり、小型、高性能で、信頼
性、耐久性に優れた積層セラミック電子部品を得ること
が可能になる。

【００２４】また、請求項４の積層セラミック電子部品
のように、前記内部電極層が卑金属からなるものである
ことを特徴としている。

【００２５】本願発明の要件を満たす場合、内部電極層
が卑金属からなるものである場合においても、内部電極
層とセラミック層の界面の凹凸に起因する寿命の劣化
や、薄膜多層化した場合の構造欠陥（デラミネーショ
ン、電極部の湾曲など）の発生しにくい積層セラミック
電子部品を得ることが可能になり、信頼性を損なうこと
なく、電極材料コストの低減を図ることが可能になる。

【００２６】なお、本願発明は、内部電極層を構成する
材料が卑金属である場合に限られるものではなく、貴金
属からなる内部電極層を備えた積層セラミック電子部品
を製造する場合にも適用することが可能である。

【００２７】また、請求項５の積層セラミック電子部品
の製造方法は、請求項１〜４のいずれかに記載の積層セ
ラミック電子部品の製造方法であって、表面粗さ（Ｒ
ａ）が１００nm以下のセラミックグリーンシート上に、
電極ペースト層が配設された電極ペースト層配設シート
を積層、圧着した後、焼成することにより、前記セラミ
ック素子を形成する工程を具備していることを特徴とし
ている。

【００２８】表面粗さ（Ｒａ）が１００nm以下のセラミ
ックグリーンシート上に、電極ペースト層が配設された
電極ペースト層配設シートを積層、圧着した後、焼成す
ることにより、内部電極層とセラミック層の界面の粗さ
（Ｒａ）を２００nm以下とし、かつ、セラミック層にお
ける欠陥（ポアー）の発生率を１％以下とすることが可
能になり、上述の本願発明の積層セラミック電子部品を
確実に製造することが可能になる。なお、本願発明にお
いて、「電極ペースト層配設シートを積層、圧着し…
…」とは、上述の電極ペースト層配設シートのみを積層
する場合に限らず、電極ペースト層配設シートを電極ペ
ースト層の配設されていないセラミックグリーンシート
などと共に積層する場合も含む概念である。

【００２９】また、請求項６の積層セラミック電子部品
の製造方法は、請求項１〜４のいずれかに記載の積層セ
ラミック電子部品の製造方法であって、セラミック層形
成用のセラミックグリーンシート上に、表面粗さ（Ｒ
ａ）が１００nm以下の電極ペースト層が配設された電極
ペースト層配設シートを積層、圧着した後、焼成するこ
とにより、前記セラミック素子を形成する工程を具備す
ることを特徴としている。

【００３０】セラミック層形成用のセラミックグリーン
シート上に、表面粗さ（Ｒａ）が１００nm以下の電極ペ
ースト層が配設された電極ペースト層配設シートを積
層、圧着した後、焼成することにより、確実に、内部電
極層とセラミック層の界面の粗さ（Ｒａ）を２００nm以
下とし、かつ、セラミック層における欠陥（ポアー）の
発生率を１％以下とすることが可能になり、本願発明を
実効あらしめることができる。

【００３１】また、請求項７の積層セラミック電子部品
の製造方法は、セラミックグリーンシート上に、電極ペ
ースト層が配設された前記電極ペースト層配設シートと
して、セラミックグリーンシート及び電極ペースト層の
少なくとも一方の表面が加圧平滑化処理された電極ペー
スト層配設シートを用いることを特徴としている。

【００３２】電極ペースト層配設シートとして、セラミ
ックグリーンシート及び電極ペースト層の少なくとも一
方の表面が加圧平滑化処理された電極ペースト層配設シ
ートを用いることにより、内部電極層とセラミック層の
界面の粗さ（Ｒａ）を２００nm以下とし、かつ、セラミ
ック層における欠陥（ポアー）の発生率を１％以下とす
ることが可能になり、本願発明を実効あらしめることが
できる。

【００３３】なお、セラミックグリーンシート及び電極
ペースト層の少なくとも一方の表面が加圧平滑化処理さ
れた電極ペースト層配設シートとは、加圧平滑化処理を
施したセラミックグリーンシート上に印刷などの方法で
電極ペースト層を配設したシートや、電極ペースト層を
配設したシートにさらに加圧平滑化処理を施したシー
ト、あるいは、加圧平滑化処理されていないセラミック
グリーンシートに電極ペースト層を配設した後、加圧平
滑化処理を施したシートなどを意味する概念である。

【００３４】なお、加圧平滑化処理の方法としては、静
水圧プレス法、平板プレス法、カレンダーロール法など
の方法がある。また、セラミックグリーンシートに直接
にあるいは、電極ペースト層を配設後にその上から、加
圧平滑化処理を行うことにより、セラミックグリーンシ
ート中のセラミック粉末の分布が均一となり、焼成後の
セラミック中のポアーの発生を抑制する効果が得られ
る。

【００３５】また、請求項８の積層セラミック電子部品
の製造方法は、前記電極ペースト層配設シートを積層し
てなる積層体（未焼成積層体）の積層方向からみた面積
（平面面積）をＡ_０、焼成後の積層体の平面面積をＡ_１
とした場合において、下記の式（Ａ_０−Ａ_１）／Ａ_０×１００（％）で表されるセラミック面収縮率が２５〜３５％となるよ
うにしたことを特徴としている。

【００３６】セラミック面収縮率を２５〜３５％とする
ことが好ましいのは、以下の及びの理由による。セラミック面収縮率が３５％を超えると、面収縮に起
因してセラミック層や内部電極層の厚みが増加し、ま
た、面収縮による内部電極層の厚みの増加を考慮して電
極ペーストの塗布厚を薄くすると、内部電極層にピンホ
ールが生じて、焼成後に静電容量の低下を招くことにな
る。一方、単一粒径のセラミック粉末からなるスラリーに
おいて、六方最密充填時の粉体容積比（７２％）から計
算されるセラミック面収縮率は１８％であり、また、立
方充填時の粉体容積比（５２％）から計算されるセラミ
ック面収縮率は３０％であることから、超微粒子の金属
酸化物粉末を添加して、十分に分散させれば、粉体容積
比を向上させて、セラミック面収縮率を２５％以下に低
減することは可能であるが、セラミック面収縮率を２５
％以下にしようとすると、セラミックスラリー中の有機
バインダーの添加量を少なくすることが必要になるた
め、セラミックグリーンシートの表面粗さ（Ｒａ）が大
きくなり、寿命が短くなる傾向がある。したがって、本願発明においては、セラミック面収縮率
を２５〜３５％とすることが好ましい。

【００３７】

【発明の実施の形態】以下、本願発明の実施の形態を示
して、その特徴とするところをさらに詳しく説明する。

【００３８】この実施形態では、図１に示すような構造
の積層セラミックコンデンサを例にとって説明する。

【００３９】この積層セラミックコンデンサ１は、セラ
ミック層（誘電体セラミック層）２と、第１の内部電極
８及び第２の内部電極９が交互に積層された直方体形状
の積層体（セラミック素子）３の第１の端面４及び第２
の端面５に、第１の内部電極８と導通する第１の外部電
極６及び第２の内部電極９と導通する第２の外部電極７
が配設された構造を有するチップタイプの積層セラミッ
クコンデンサである。なお、外部電極６，７の上には、
それぞれ、第１のめっき層１０，１１、第２のめっき層
１２，１３が形成されている。

【００４０】以下、この積層セラミックコンデンサの製
造方法について説明する。 (1)まず、出発原料として、チタン酸バリウムなどのセ
ラミック原料粉末と、特性改質などを目的とした添加物
を所定量ずつ秤量し、湿式混合を経て、混合粉とする。
なお、各添加物成分として、通常は、酸化物粉末あるい
は炭酸化粉末の形態のものが用いられる。 (2)次いで、上述の混合粉に有機バインダ及び溶媒を添
加して分散させることによりセラミックスラリーを調製
し、このセラミックスラリーをシート状に成形すること
により、セラミック層２となるセラミックグリーンシー
トを形成する。セラミックグリーンシートの厚みは、焼
成後における厚みが３μm以下になるように設定する。
このとき、セラミックグリーンシートの表面粗さを低減
するために、加圧平滑化処理を行なう。加圧平滑化処理
には、静水圧プレス法、平板プレス法、カレンダーロー
ル法などの方法を用いることができる。この加圧平滑化
処理により、セラミックグリーンシートの表面が平滑化
されるとともに、シートの密度が均一となり、焼成時に
発生するポアーの発生を抑制することが可能になる。 (3)次に、特定のセラミックグリーンシート上に、内部
電極８及び９となるべき電極ペースト膜（導電性ペース
ト膜）をスクリーン印刷法などの方法によって形成す
る。この電極ペースト膜の厚みは、焼成後に形成される
内部電極層の厚みが０．２〜０．７μmとなるように設
定する。また、上述の電極ペースト膜の形成に用いられ
る電極ペーストは、金属粉末を、バインダーや溶剤など
とともに混練したものである。金属粉末としては、平均
粒子径が１０〜２００nmの微粉末を用いることが好まし
い。このような、微粉末をペーストに均一に分散させる
方法としては、例えば、高圧ホモジナイザー分散法が適
している。なお、電極ペーストの一例として、Ｎｉ粉
末、エチルセルロースバインダー、及びテルピネオール
などの溶剤を含むものが挙げられる。このような電極ペ
ーストを、上述のセラミックグリーンシートにスクリー
ン印刷して電極ペースト層を配設する。このとき、セラ
ミックグリーンシートの場合と同様に、電極ペースト層
の表面粗さ（Ｒａ）の低減や、密度の均一化の目的で、
加圧平滑化処理する工程を加えることができる。 (4)それから、上述のように電極ペースト層を形成した
セラミックグリーンシートを含む複数のセラミックグリ
ーンシートを積層、圧着した後、必要に応じてカットす
る。これにより、内部電極８，９の各端縁が端面４，５
に露出した状態の積層体（未焼成の積層体）３が得られ
る。 (5)次いで、この積層体３を還元性雰囲気下で焼成し
て、セラミックを焼結させる。 (6)その後、焼成された積層体（セラミック素子）３の
第１及び第２の端面４，５に、外部電極形成用の導電ペ
ーストを塗布して焼き付けることにより、第１及び第２
の内部電極８，９の露出した各端縁と電気的に導通する
第１及び第２の外部電極６，７を形成する。なお、外部
電極６，７の材料組成は、特に限定されるものではな
く、内部電極８，９と同じ材料を使用することも可能で
あり、異なる材料を使用することも可能である。 (7)それから、必要に応じて外部電極６，７を、Ｎｉ、
Ｃｕ、Ｎｉ−Ｃｕ合金などからなるめっき層１０，１１
によってそれぞれ被覆し、さらにこれらめっき層１０，
１１上に、半田付け性を向上させる目的で、半田、錫な
どからなる第２のめっき層１２，１３を形成する。これ
により、図１に示すような構造を有する積層セラミック
コンデンサが得られる。

【００４１】

【実施例】次に、本願発明をより具体的な実施例に基づ
いて説明する。

【００４２】［試料の作製］ (1)まず、セラミック原料粉末として、チタン酸バリウ
ム（ＢａＴｉＯ_３）粉末を加水分解法で作製し、この粉
末を、８００℃、８７５℃及び９５０℃で仮焼すること
によって平均粒径が、それぞれ、９８nm、１５３nm、及
び２１０nmのチタン酸バリウム粉末を得た。 (2)次に、上述のＢａＴｉＯ_３粉末に、Ｄｙ＋Ｍｇ＋Ｍ
ｎ及びＳｉを、酸化物粉末の形態で添加することによっ
て、セラミック組成物を作製した。 (3)それから、チタン酸バリウム系の各セラミック組成
物の粉末（セラミック粉末）、ポリビニルブチラール系
バインダー（ＰＶＢ）＋可塑剤であるジオクチルフタレ
イト（ＤＯＰ）、及び溶剤（エタノール・トルエン）
を、表１に示すような割合で配合し、ボールミルによっ
て湿式混合した後、さらにサンドミル法によってセラミ
ックスラリーを十分に分散させた。

【００４３】

【表１】

【００４４】なお、セラミックスラリーを高分散化する
方法としては、ボールミルを用いる方法の他に、ビスコ
ミル法や、高圧ホモジナイザー分散法などを適用するこ
とが可能である。 (4)次いで、このセラミックスラリーをドクターブレー
ド法によりシート状に成形してセラミックグリーンシー
トを得た。なお、この実施例では、上述のように、セラ
ミック粉末とＰＶＢとＤＯＰの総量の比率を表１のよう
に変化させることによって、セラミック素子３の面収縮
率を変化させるようにした。なお、得られたセラミック
グリーンシートの表面粗さ（Ｒａ）は、ＢａＴｉＯ _３の
粒径が２１０nmのときには２２８nm、ＢａＴｉＯ_３の粒
径が１５３nmのときには１６２nm、ＢａＴｉＯ_３の粒径
が９８nmのときには１２０nmであった。 (5)次に、平板プレス機を用いて５００kg／cm^２の圧力
で、このセラミックグリーンシートに加圧平滑化処理を
施した。その結果、各セラミックグリーンシートの表面
粗さ（Ｒａ）は、上述の平滑化処理前に２２８nmであっ
たものが１４３nmに、１６２μmであったものが９７nm
に、１２０nmであったものが４８nmに平滑化された。 (6)それから、平均粒径が２００nm、８５nm、及び４５n
mの球状のＮｉ粉末を用意した。これらの粉末は、気相
還元法（２００nm）、水素アーク法（８５nm）及び液相
還元法（４５nm）によって作製したものである。このＮ
ｉ粉末４２重量％と、エチルセルロース系バインダー６
重量％をテルピネオール９４重量％に溶解して作製した
有機ビヒクル４４重量％、及びテルピネオール１４重量
％を加えて、ボールミル法及びサンドミル法により分散
混合して高分散化することにより電極ペースト（Ｎｉ電
極ペースト）を得た。高分散化にはセラミックスラリー
を作製する場合と同様に、ビスコミル法や、高圧ホモジ
ナイザー分散法を用いることも可能である。 (7)次に、セラミックグリーンシート上に、Ｎｉ電極ペ
ーストをスクリーン印刷し、内部電極層形成用の電極ペ
ースト層を配設（塗膜）した。このとき、スクリーンパ
ターンの厚みを変更することによって、電極ペースト層
の厚み（エックス線式膜厚計によるＮｉ金属換算厚み）
を０．１５〜０．５０μmに調整した。また、この電極
ペースト層の表面粗さ（Ｒａ）は、Ｎｉ粉末の平均粒径
が２００nmのとき１８７nm、Ｎｉ粉末の平均粒径が８５
nmのとき１３２nm、Ｎｉ粉末の平均粒径が４５nmのとき
１１２nmであった。 (8)それから、平板プレス機を用いて５００kgf／cm^２の
圧力で、この電極ペースト層配設シートに加圧平滑化処
理を施した。その結果、それぞれの電極ペースト層配設
シートにおける電極ペースト層の表面粗さ（Ｒａ）は、
上述の平滑化処理前に１８７nmであったものが１１０nm
に、１３２nmであったものが７６nmに、１１２nmであっ
たものが５０nmに平滑化された。 (9)次いで、セラミックグリーンシートを、上述の電極
ペースト膜の引き出されている方向が交互に逆側となる
ように複数枚積層し、圧着した後、圧着されて一体化し
た積層体を所定の寸法にカットし、積層体（生チップ）
を得た。 (10)それから、この積層体をＮ_２雰囲気中にて３００℃
の温度に加熱して脱バインダーを行った後、酸素分圧１
０^−９〜１０^−１２ＭＰａのＨ_２−Ｎ_２−Ｈ_２Ｏガスか
らなる還元性雰囲気中において、最高焼成温度１２００
℃で２時間保持するようなプロファイルで焼成した。 (11)その後、焼成後の積層体の両端面にＢ_２Ｏ−Ｌｉ_２
Ｏ−ＳｉＯ_２−ＢａＯ系のガラスフリットを含有するＡ
ｇペーストを塗布し、Ｎ_２雰囲気中において６００℃の
温度で焼き付け、内部電極と電気的に接続された外部電
極を形成した。

【００４５】このようにして得られた積層セラミックコ
ンデンサの外形寸法は、幅５．０mm、長さ５．７mm、厚
さ２．４mm、内部電極間に介在するセラミック層の厚み
は５μm、３μm、又は１μmであった。また、有効誘電
体セラミック層の総数は５であり、１層当たりの内部電
極層の対向面積は１６．３×１０^−６ｍ^２であった。

【００４６】［試料の評価］上述のようにして得た積層
セラミックコンデンサについて、その積層構造、電気特
性、及び信頼性を以下の方法で評価した。

【００４７】積層セラミックコンデンサを構成する内部
電極層とセラミック層の界面の粗さ（Ｒａ）は、試料を
切断し、切断端面を研磨した後、これを走査型電子顕微
鏡で観察し、顕微鏡写真から画像解析することによって
求めた。

【００４８】また、内部電極層間のセラミック層に生じ
た欠陥（ポアー）の発生率も、この写真を画像解析する
ことによって算出した。

【００４９】また、セラミックグリーンシート及び電極
ペースト層（電極ペースト塗膜）の表面粗さ（Ｒａ）
は、原子間力顕微鏡を使用して、２０μm平方の領域の
測定値によって判断した。

【００５０】また、内部電極層及びセラミック層の厚み
は、積層セラミックコンデンサの断面研磨面を、走査型
電子顕微鏡で観察し、画像解析することによって求め
た。

【００５１】さらに、デラミネーション（層間剥離）の
発生の有無は、断面研磨面を顕微鏡観察することによっ
て判定した。

【００５２】比誘電率（εｒ）は、静電容量及び誘電体
損失（tanδ）を、自動ブリッジ式測定器を用い、ＪＩ
Ｓ規格５１０２に従って測定し、得られた静電容量値か
ら計算により求めた。

【００５３】また、高温負荷試験として、温度１５０℃
にて、直流電圧を１０Ｖ印加して、その絶縁抵抗の経時
変化を測定した。なお、高温負荷試験においては、各サ
ンプルの絶縁抵抗値（Ｒ）が１０^５Ω以下になった時点
を故障として、平均寿命時間を評価した。

【００５４】上述の特性の測定結果を、表２及び表３に
示す。試料番号に＊を付したものは、本願発明の好まし
い範囲から逸脱したものである。

【００５５】

【表２】

【００５６】

【表３】

【００５７】本願発明の範囲外の試料番号１（の試料）
は内部電極層とセラミック層の界面の粗さ（Ｒａ）が
２００nmを超え、かつ、セラミック層におけるポアーの
発生率（面積率）も１％を超えており、平均寿命（信頼
性）は極めて短かくなっている。また、セラミックグリ
ーンシート及び電極ペースト層の表面粗さ（Ｒａ）は、
それぞれ、２２８nm及び１８７nmであった。

【００５８】また、本願発明の範囲外の試料番号２〜４
は、セラミックグリーンシート及び電極ペースト層の平
滑化処理を施した場合であり、セラミックグリーンシー
ト及び電極ペースト層の表面粗さ（Ｒａ）が低減し、ポ
アーの発生率も減少しているが、本願発明の好ましい範
囲からは逸脱しており、平均寿命は短くなっている。

【００５９】また、本願発明の範囲外の試料番号５は、
セラミックグリーンシート及び電極ペースト層の表面粗
さ（Ｒａ）が、それぞれ１６２nm及び１３２nmの場合で
あって、界面の粗さ（Ｒａ）が２００nmを超えているば
かりでなく、セラミック層のポアーの発生率も１％を超
えており、平均寿命は短くなっている。

【００６０】同じく、本願発明の範囲外の試料番号６及
び７は、セラミックグリーンシートあるいは電極ペース
ト層のいずれか一方のみを平滑化処理した場合である
が、セラミックグリーンシートのみを平滑化処理した試
料番号６では、ポアーの発生率は１％未満となっている
ものの、内部電極層とセラミック層の界面の粗さ（Ｒ
ａ）が２００nmを超えており、平均寿命は短くなってい
る。また、電極ペースト層のみを平滑化処理した試料番
号７では、ポアーの発生率及び界面の粗さ（Ｒａ）のい
ずれもが、本願発明の好ましい範囲から逸脱しており、
平均寿命は短くなっている。

【００６１】これに対して、本願発明の範囲内の試料番
号８は、セラミックグリーンシート及び電極ペースト層
の両方を平滑化処理した場合であって、セラミックグリ
ーンシート及び電極ペースト層の表面粗さ（Ｒａ）がい
ずれも１００nm以下になっており、内部電極層とセラミ
ック層の界面の粗さ（Ｒａ）が２００nm以下、ポアーの
発生率が１％以下に、それぞれ減少しており、コンデン
サの平均寿命も長くなっている。

【００６２】試料番号９は、セラミックグリーンシート
及び電極ペースト層には平滑化処理を行っていないが、
界面の粗さ（Ｒａ）が２００nm以下、ポアーの発生率も
１％以下となっており、平均寿命も長くなっている。

【００６３】試料番号１０は、セラミックグリーンシー
トにのみ平滑化処理を行った場合であるが、界面の粗さ
（Ｒａ）が２００nm以下、ポアの発生率も１％以下とな
っており、平均寿命も長くなっている。

【００６４】また、試料番号１１は、電極ペースト層に
のみ平滑化処理を行った場合であるが、界面のＲａが２
００nm以下、ポアの発生率も１％以下となっており、平
均寿命も長くなっている。

【００６５】また、試料番号１２は、セラミックグリー
ンシート及び電極ペースト層の両方を平滑化処理した場
合であり、セラミックグリーンシート及び電極ペースト
層の表面粗さ（Ｒａ）がいずれもＲａ１００nm以下にな
っているとともに、内部電極層とセラミック層の界面の
粗さ（Ｒａ）が１００nm以下、ポアーの発生率が０．５
％以下になっており、さらに平均寿命が長くなってい
る。

【００６６】以上のことから、内部電極層とセラミック
層の界面の粗さ（Ｒａ）が２００nm以下で、かつ、ポア
ーの発生率が１％以下のときに、信頼性の高い積層セラ
ミックコンデンサが得られることがわかる。

【００６７】また、内部電極層とセラミック層の界面の
粗さ（Ｒａ）を２００nm以下にするためには、その材料
となるセラミックグリーンシートの表面粗さ（Ｒａ）を
１００nm以下にすること、及びこれに印刷した電極ペー
スト層の表面粗さ（Ｒａ）を１００nm以下にすることが
有効であることがわかる。

【００６８】さらには、内部電極層とセラミック層の界
面の粗さ（Ｒａ）及びセラミックグリーンシート及び電
極ペースト層の表面粗さ（Ｒａ）を低下させるととも
に、セラミック層中のポアーの発生率を減らすための手
段として、セラミックグリーンシートや電極ペースト層
を加圧平滑化処理することが効果的であることがわか
る。

【００６９】次に、試料番号１２を基準として、上記の
界面及び表面粗さ（Ｒａ）の条件に加えて、セラミック
面収縮率を変化させた場合のデータについて説明する。
試料番号１３〜２２は、セラミック面収縮率が、それぞ
れ、２０％、２５％、３０％、３５％及び４０％の場合
である。いずれの場合も、内部電極層とセラミック層の
界面の粗さ（Ｒａ）が２００nm以下となっており、平均
寿命が長くなっている。しかし、面収縮率が４０％の場
合（試料番号２１，２２）には、内部電極層やセラミッ
ク層の厚みが厚くなる傾向がある。また、体積収縮が大
きいために、デラミネーションを起こしやすくなる。ま
た、セラミック面収縮率が２０％の場合には、シート中
のバインダー添加量が少ないため、内部電極やセラミッ
ク層の厚みは薄く保たれるものの、セラミックグリーン
シートの表面粗さ（Ｒａ）が大きくなり、内部電極層と
セラミック層の界面の粗さ（Ｒａ）が大きくなって信頼
性が低下する傾向がある。また、セラミックグリーンシ
ート中のバインダー量が少ないため、積層時の接着性が
低下し、デラミネーションが発生しやすくなる傾向があ
る。以上のことから、セラミック面収縮率は２５〜３５
％の範囲がより好ましい数値範囲であることがわかる。

【００７０】また、試料番号２３〜３１は、セラミック
層の厚みを、それぞれ、５μm、３μm、１μmと変化さ
せた場合である。信頼性は、セラミック層（セラミック
誘電体層）の厚み、及び厚み当たりのグレイン個数と密
接な関係があり、一般的にセラミック誘電体層が厚く、
グレイン個数が多いほど信頼性が高くなる。しかし、積
層セラミックコンデンサのチップサイズの制約から、誘
電体層が厚いほど多層化（高容量化）に対しては不利で
ある。

【００７１】なお、試料番号２３〜２５は、セラミック
層の厚みが５μmの場合、試料番号２６〜２８は、セラ
ミック層の厚みが３μmの場合、試料番号２９〜３１
は、セラミック層の厚みが１μmの場合である。セラミ
ック層の厚みが５μmの場合及び３μmの場合、内部電極
層とセラミック層の界面の粗さ（Ｒａ）が２００nm以下
で、かつ、ポアーの発生率が１％以下のときの平均寿命
が長くなっていることがわかる。また、セラミック層の
厚みが１μmの場合、界面Ｒａが２００nm以下、より好
ましくは１００nm以下のときの平均寿命が長く、信頼性
が特に優れていることがわかる。

【００７２】なお、セラミック層の厚みを５μm、３μ
m、１μmと変化させた試料番号２３〜３１の場合におい
ても、内部電極層とセラミック層の界面の粗さ（Ｒａ）
が２００nmを超えた、本願発明の範囲外の試料（試料番
号２３，２６，２９）においては、平均寿命が短くなっ
ている。

【００７３】以上のことから、積層セラミックコンデン
サの内部電極層とセラミック層の界面の粗さ（Ｒａ）
は、セラミック層の厚みが３μm以下のときに、特に有
利に用いることができる因子であることがわかる。

【００７４】なお、この実施例では、誘電体セラミック
としてチタン酸バリウム系のセラミックを用い、内部電
極層の構成材料としてＮｉを用いた積層セラミックコン
デンサを例にとって説明したが、誘電体セラミックは、
チタン酸バリウム系のものに限られるものではなく、チ
タン酸ストロンチウム、チタン酸カルシウムなどを主成
分とするぺロブスカイト構造を示す種々の誘電体セラミ
ックを用いることが可能であり、また、内部電極層の構
成材料としても、Ｎｉに限定されるものではなく、Ｐ
ｄ、Ａｇ、Ａｇ−Ｐｄ、Ｃｕなどの種々の材料を用いる
ことが可能である。

【００７５】また、上記実施形態及び実施例では、積層
セラミックコンデンサを例にとって説明したが、本願発
明は、積層セラミックコンデンサに限らず、積層セラミ
ックバリスタ、積層セラミック圧電部品、積層基板その
他、種々の積層セラミック電子部品に広く適用すること
が可能である。

【００７６】本願発明は、さらにその他の点において
も、上記実施形態に限定されるものではなく、発明の要
旨の範囲内において、種々の応用、変形を加えることが
可能である。

【００７７】

【発明の効果】上述のように、本願発明（請求項１）
は、内部電極層とセラミック層の界面の粗さ（Ｒａ）を
２００nm以下とし、セラミック層における欠陥（ポア
ー）の発生率を、切断端面を研磨した断面研磨面におけ
る面積率で１％以下となるようにしているので、内部電
極層とセラミック層の界面の凹凸に起因する寿命の劣化
や、薄膜多層化した場合の構造欠陥（デラミネーショ
ン、電極部の湾曲など）の発生を抑制、防止することが
可能になり、小型、高性能で耐久性に優れた積層セラミ
ック電子部品を提供することが可能になる。

【００７８】また、内部電極層間に介在するセラミック
層の厚み（素子厚）が３μm以下であるような積層セラ
ミック電子部品においては、内部電極層とセラミック層
の界面の粗さが粗いと、寿命が急激に低下する傾向があ
るが、請求項２のように、本願発明をこのような積層セ
ラミック電子部品に適用した場合、内部電極層とセラミ
ック層の界面の粗さ（Ｒａ）を２００nm以下とし、ポア
ーの発生率を１％以下にして、小型、高性能で耐久性に
優れた積層セラミック電子部品を得ることが可能にな
る。

【００７９】また、請求項３の積層セラミック電子部品
のように、内部電極層の厚みを０．２〜０．７μmとし
た場合、焼成時に内部電極材料とセラミックが反応して
有効電極面積が減少することを防止したり、デラミネー
ションの発生を防止したりすることが可能になり、本願
発明をより実効あらしめることができる。

【００８０】また、本願発明の要件を満たす積層セラミ
ック電子部品においては、請求項４のように、内部電極
層が卑金属からなるものである場合においても、内部電
極層とセラミック層の界面の凹凸に起因する寿命の劣化
や、薄膜多層化した場合の構造欠陥（デラミネーショ
ン、電極部の湾曲など）の発生しにくい積層セラミック
電子部品を得ることが可能になり、信頼性を損なうこと
なく、電極材料コストの低減を図ることが可能になる。

【００８１】また、本願発明（請求項５）の積層セラミ
ック電子部品の製造方法は、表面粗さ（Ｒａ）が１００
nm以下のセラミックグリーンシート上に、電極ペースト
層が配設された電極ペースト層配設シートを積層、圧着
した後、焼成するようにしているので、内部電極層とセ
ラミック層の界面の粗さ（Ｒａ）を２００nm以下とし、
かつ、セラミック層における欠陥（ポアー）の発生率を
１％以下とすることが可能になり、上述の本願発明の積
層セラミック電子部品を確実に製造することができるよ
うになる。

【００８２】また、請求項６の積層セラミック電子部品
の製造方法は、セラミック層形成用のセラミックグリー
ンシート上に、表面粗さ（Ｒａ）が１００nm以下の電極
ペースト層が配設された電極ペースト層配設シートを積
層、圧着した後、焼成するようにしているので、確実
に、内部電極層とセラミック層の界面の粗さ（Ｒａ）を
２００nm以下とし、かつ、セラミック層における欠陥
（ポアー）の発生率を１％以下とすることが可能にな
り、本願発明を実効あらしめることができる。

【００８３】また、請求項７の積層セラミック電子部品
の製造方法のように、電極ペースト層配設シートとし
て、セラミックグリーンシート及び電極ペースト層の少
なくとも一方の表面が加圧平滑化処理された電極ペース
ト層配設シートを用いた場合、内部電極層とセラミック
層の界面の粗さ（Ｒａ）を２００nm以下とし、かつ、セ
ラミック層における欠陥（ポアー）の発生率を１％以下
とすることが可能になり、本願発明を実効あらしめるこ
とができる。

【００８４】また、請求項８の積層セラミック電子部品
の製造方法のように、電極ペースト層配設シートを積層
してなる積層体（未焼成積層体）のセラミック面収縮率
が２５〜３５％となるようにした場合、内部電極層とセ
ラミック層の界面の粗さ（Ｒａ）が２００nm以下で、か
つ、セラミック層における欠陥（ポアー）の発生率が１
％以下の本願発明の要件を備えた、小型、高性能で耐久
性に優れた積層セラミック電子部品をより確実に製造す
ることが可能になる。

【図面の簡単な説明】

【図１】本願発明の一実施形態にかかる積層セラミック
コンデンサを示す断面図である。

【符号の説明】

１積層セラミックコンデンサ２セラミック層（誘電体セラミック層）３積層体（セラミック素子）４第１端面５第２端面６第１の外部電極７第２の外部電極８第１の内部電極（内部導体）９第２の内部電極（内部導体）１０第１端面の第１めっき層１１第２端面の第１めっき層１２第１端面の第２めっき層１３第２端面の第２めっき層

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 ＨＦターム(参考） 5E001 AB03 AC01 AC09 AD01 AE02 AE03 AE04 AH01 AH05 AH09 AJ01 AJ02 AJ03 5E082 AA01 AB03 BC39 EE04 EE23 EE35 FF05 FG06 FG26 GG10 JJ03 JJ11 JJ23 KK01 LL02 PP04 PP09 PP10 5E346 CC16 EE29 GG08 GG09 GG28 HH31

Claims

【特許請求の範囲】

【請求項１】セラミック素子中に、セラミック層を介し
て複数の内部電極層が積層された構造を有する積層セラ
ミック電子部品であって、前記内部電極層と前記セラミック層の界面の粗さ（Ｒ
ａ）が２００nm以下であり、かつ、セラミック層における欠陥（ポアー）の発生率が、切断
端面を研磨した断面研磨面における面積率で１％以下で
あることを特徴とする積層セラミック電子部品。
【請求項２】前記内部電極層間に介在するセラミック層
の厚みが３μm以下であることを特徴とする請求項１記
載の積層セラミック電子部品。
【請求項３】前記内部電極層の厚みが０．２〜０．７μ
mであることを特徴とする請求項１又は２記載の積層セ
ラミック電子部品。
【請求項４】前記内部電極層が卑金属からなるものであ
ることを特徴とする請求項１〜３のいずれかに記載の積
層セラミック電子部品。
【請求項５】請求項１〜４のいずれかに記載の積層セラ
ミック電子部品の製造方法であって、表面粗さ（Ｒａ）が１００nm以下のセラミックグリーン
シート上に、電極ペースト層が配設された電極ペースト
層配設シートを積層、圧着した後、焼成することによ
り、前記セラミック素子を形成する工程を具備すること
を特徴とする積層セラミック電子部品の製造方法。
【請求項６】請求項１〜４のいずれかに記載の積層セラ
ミック電子部品の製造方法であって、セラミック層形成用のセラミックグリーンシート上に、
表面粗さ（Ｒａ）が１００nm以下の電極ペースト層が配
設された電極ペースト層配設シートを積層、圧着した
後、焼成することにより、前記セラミック素子を形成す
る工程を具備することを特徴とする積層セラミック電子
部品の製造方法。
【請求項７】セラミックグリーンシート上に、電極ペー
スト層が配設された前記電極ペースト層配設シートとし
て、セラミックグリーンシート及び電極ペースト層の少
なくとも一方の表面が加圧平滑化処理された電極ペース
ト層配設シートを用いることを特徴とする請求項５又は
６記載の積層セラミック電子部品の製造方法。
【請求項８】前記電極ペースト層配設シートを積層して
なる積層体（未焼成積層体）の積層方向からみた面積
（平面面積）をＡ_０、焼成後の積層体の平面面積をＡ_１
とした場合において、下記の式（Ａ_０−Ａ_１）／Ａ_０×１００（％）で表されるセラミック面収縮率が２５〜３５％となるよ
うにしたことを特徴とする請求項５〜７のいずれかに記
載の積層セラミック電子部品の製造方法。