KR101051197B1 - 박막 전자부품용 세라믹 기판 및 그 제조방법 및 이것을사용한 박막 전자부품 - Google Patents

박막 전자부품용 세라믹 기판 및 그 제조방법 및 이것을사용한 박막 전자부품 Download PDF

Info

Publication number
KR101051197B1
KR101051197B1 KR1020040077122A KR20040077122A KR101051197B1 KR 101051197 B1 KR101051197 B1 KR 101051197B1 KR 1020040077122 A KR1020040077122 A KR 1020040077122A KR 20040077122 A KR20040077122 A KR 20040077122A KR 101051197 B1 KR101051197 B1 KR 101051197B1
Authority
KR
South Korea
Prior art keywords
ceramic substrate
layer
thin film
film electronic
electronic component
Prior art date
Application number
KR1020040077122A
Other languages
English (en)
Other versions
KR20050031430A (ko
Inventor
이치야나기세이지
오츠카준
사토마나부
오쿠야마마사히코
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20050031430A publication Critical patent/KR20050031430A/ko
Application granted granted Critical
Publication of KR101051197B1 publication Critical patent/KR101051197B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12597—Noncrystalline silica or noncrystalline plural-oxide component [e.g., glass, etc.]
    • Y10T428/12604—Film [e.g., glaze, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y10T428/24364—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.] with transparent or protective coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955—Void-containing component partially impregnated with adjacent component
    • Y10T428/249956—Void-containing component is inorganic
    • Y10T428/249957—Inorganic impregnant
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31—Surface property or characteristic of web, sheet or block
    • Y10T428/315—Surface modified glass [e.g., tempered, strengthened, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Surface Treatment Of Glass (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(과제) 높은 정밀도의 평탄면이 확실하고 또한 용이하게 얻어지는 박막 전자부품용 세라믹 기판 및 그 제조방법 및 이것을 사용한 박막 전자부품을 제공한다.
(해결수단) 제 1 기판은 기부용 세라믹 기판(2)과 글레이즈층(3)을 구비하며, 글레이즈층의 표면의 산술평균조도(Ra)는 0.02㎛ 이하이고 또한 최대 높이(Ry)는 0.25㎛ 이하이다. 또, 제 2 기판은 기부용 세라믹 기판(2)의 표면에 형성된 유리층(24)을 가열ㆍ가압처리하여 기부용 세라믹 기판(2) 상에 글레이즈층(3)을 형성하고, 그 표면을 평탄화 연마하여 이루어진다. 또한, 제 3 기판은 기부용 세라믹 기판(2)과 이것의 적어도 일면측에 형성된 포어를 가지지 않는 글레이즈층(3)을 구비하며, 글레이즈층(3)의 표면은 평탄화 연마하여 이루어진다.

Description

박막 전자부품용 세라믹 기판 및 그 제조방법 및 이것을 사용한 박막 전자부품{CERAMIC SUBSTRATE FOR THIN-FILM ELECTRONIC COMPONENTS, METHOD FOR PRODUCING THE SUBSTRATE, AND THIN-FILM ELECTRONIC COMPONENT EMPLOYING THE SUBSTRATE}
도 1은 본 발명의 박막 전자부품용 세라믹 기판의 단면을 모식적으로 나타내는 단면도
도 2는 본 발명의 박막 전자부품용 세라믹 기판의 제조공정의 일례를 모식적으로 나타내는 설명도
도 3은 본 발명의 박막 전자부품용 세라믹 기판의 제조공정의 일례를 모식적으로 나타내는 설명도
도 4는 본 발명의 박막 전자부품용 세라믹 기판의 제조공정의 다른 예를 모식적으로 나타내는 설명도
도 5는 본 발명의 박막 전자부품용 세라믹 기판의 제조공정의 다른 예를 모식적으로 나타내는 설명도
도 6은 평탄화 연마를 하지 않은 기부용 세라믹 기판 표면의 200배 확대 화상
도 7은 평탄화 연마를 하지 않은 기부용 세라믹 기판 표면의 2000배 확대 화상
도 8은 평탄화 연마 후의 기부용 세라믹 기판 표면의 200배 확대 화상
도 9는 평탄화 연마 후의 기부용 세라믹 기판 표면의 2000배 확대 화상
도 10은 평탄화 연마 후의 유리층 표면의 200배 확대 화상
도 11은 평탄화 연마 후의 유리층 표면의 2000배 확대 화상
도 12는 평탄화 연마 후의 글레이즈층 표면의 200배 확대 화상
도 13은 평탄화 연마 후의 글레이즈층 표면의 2000배 확대 화상
도 14는 본 발명의 박막 전자부품(박막 커패시터)의 단면을 모식적으로 나타내는 단면도
도 15는 본 발명의 박막 커패시터의 제조공정을 모식적으로 나타내는 설명도
도 16은 본 발명의 박막 커패시터의 제조공정을 모식적으로 나타내는 설명도
도 17은 본 발명의 박막 커패시터의 제조공정을 모식적으로 나타내는 설명도
* 도면 중 주요 부분에 대한 부호의 설명 *
1 - 박막 전자부품용 세라믹 기판 2 - 기부용(基部用) 세라믹 기판
21 - 배선패턴(비어 배선) 211 - 내부 배선패턴
212 - 내부 배선패턴의 단부(단부패턴)
22 - 포토 레지스트층 221 - 패터닝 구멍
23 - 유리 페이스트층 24 - 유리층
241 - 보이드(void) 3 - 글레이즈층
31 - 에칭 구멍 100 - 박막 커패시터(박막 전자부품)
4 - 커패시터용 도체층 5 - 에칭 레지스트(도체층용)
6 - 커패시터용 유전체층(유전체원료) 7 - 에칭 레지스트(유전체층용)
8 - 커패시터용 도체층 9 - 에칭 레지스트(도체층용)
10 - 솔더 레지스트층 11 - 니켈-금 도금층
12 - 솔더 볼
본 발명은 박막 전자부품용 세라믹 기판 및 그 제조방법 및 이것을 사용한 박막 전자부품에 관한 것이다. 더 상세하게는 우수한 평활성(平滑性)을 필요로 하는 박막 전자부품에 사용되는 세라믹 기판 및 그 제조방법 및 이것을 사용한 박막 전자부품에 관한 것이다.
최근, 소형 또한 대용량의 박막 커패시터 등과 같이 박막을 이용한 박막 전자부품이 많이 요구되고 있다. 이러한 박막 전자부품, 예를 들면, 박막 커패시터에서는 도체층 및 유전체층의 두께를 가능한 한 얇게 할 필요가 있다. 따라서, 각 층의 형성에는 스퍼터링법, CVD법 및 졸겔법(sol-gel process) 등의 주로 박막형성기술이 사용된다. 그러나, 이 박층을 형성함에 있어서는 그 하지(下地)가 되는 기판 의 표면 상태가 큰 영향을 준다. 기판의 표면이 충분히 평탄하지 않은 경우에는 소망하는 특성이 안정하게 얻어지지 않으며, 또한 도체층에서는 층간의 절연이 불충분하게 되는 등 여러 가지 문제를 일으키게 된다. 특히 높은 정밀도의 평탄면이 얻어지는 기판으로서는, 하기한 특허문헌 1 및 특허문헌 2에 나타낸 바와 같이, 세라믹 기판의 표면을 유리 코팅한 글레이즈드 세라믹 기판이 알려져 있다.
(특허문헌 1) 일본국 공개특허 2001-44073호 공보
(특허문헌 2) 일본국 공개특허 2003-17301호 공보
상기 특허문헌 1에서는 평탄성을 높이기 위해서 유리 코팅 등의 평탄화 막을 퇴적하여도 되는 것이 개시되어 있다. 마찬가지로, 특허문헌 2에서는 글레이즈드 알루미나 기판을 사용함에 의해서 평탄면이 얻어지는 것이 개시되어 있다. 그러나, 종래의 글레이즈드 세라믹 기판에서는, 특허문헌 2에도 개시되어 있는 바와 같이, 99.5% 이상의 고순도의 알루미나 기판을 사용하였다 하더라도 글레이즈드 세라믹 기판의 표면의 산술평균조도(Ra)는 작더라도 30nm 정도이다. 최근의 박막 전자부품에 대한 요구에서 보면, 더욱더 높은 정밀도의 평탄면이 요구되고 있으나 종래의 기술로는 곤란하다.
본 발명은 상기한 점을 감안하여 이루어진 것으로서, 특히 높은 정밀도의 평탄면을 확실하게 또한 용이하게, 게다가 저렴하게 얻을 수 있는 박막 전자부품용 세라믹 기판 및 그 제조방법 및 이것을 사용한 박막 전자부품을 제공하는 것을 목 적으로 한다.
본 발명자들은 글레이즈드 기판에 대해서 검토한 결과, 글레이즈드 기판의 평탄화는 유리에 내포되기 쉬운 기포에 크게 영향을 받는다는 것을 알게 되었다. 글레이즈 기판에서는 유리 페이스트를 도포한 후, 도포된 유리 페이스트를 가열하여 유리를 층상화(層狀化)한다. 그러나, 용융 유리의 점도는 크게, 페이스트 내의 유기물은 소실시키면서도 기포는 내포시키지 않도록 가열하는 것은 종래의 수단에서는 곤란하다. 또, 예를 들면, 형성된 유리의 표면에 직접 도체층을 배치하는 구조도 생각할 수 있는 것 등에서, 유리의 조성을 가열 및 탈포(脫泡)의 관점에서만 선택할 수는 없다.
그래서, 본 발명자들은, 글레이즈 세라믹 기판에 있어서 보다 높은 정밀도의 평탄면을 확실하게 또한 용이하게, 게다가 광범위한 재료선택이 가능하도록 제조하는 방법을 검토한 바, 도포된 유리 페이스트를 가열할 때에 동시에 가압함에 의해서 과제를 해결하는 것을 생각하였다. 그 결과, 종래의 글레이즈 세라믹 기판의 표면조도에 비해서 놀라울 정도로 높은 정밀도의 평탄면이 얻어지는 것을 알게 되었다. 또한, 이 방법에서는 글레이즈층을 형성하는 기판으로서 표면조도가 큰 범용의 저렴한 기판을 사용하더라도 아무런 문제없이 높은 정밀도의 평탄면이 얻어지는 것을 알게 되었다. 본 발명은 이러한 식견에 의거하여 완성된 것이다.
즉, 본 발명은 다음과 같다.
① 기부용(基部用) 세라믹 기판과, 상기 기부용 세라믹 기판의 적어도 일면측에 형성된 글레이즈층을 구비하며, 상기 글레이즈층의 표면의 산술평균조도(Ra)는 0.02㎛ 이하이고 또한 최대 높이(Ry)는 0.25㎛ 이하인 것을 특징으로 하는 박막 전자부품용 세라믹 기판(이하, "본 발명의 제 1 관점에 관한 박막 전자부품용 세라믹 기판"이라고도 한다).
② 상기 글레이즈층은 두께가 10∼100㎛인 것을 특징으로 하는 상기 ①에 기재된 박막 전자부품용 세라믹 기판.
③ 상기 글레이즈층을 구성하는 유리는 굴복점이 700℃ 이상인 것을 특징으로 하는 상기 ① 또는 ②에 기재된 박막 전자부품용 세라믹 기판.
④ 상기 글레이즈층을 구성하는 유리는 Si, Al, B, Ca 및 O를 주성분으로 하는 것을 특징으로 하는 상기 ① 내지 ③ 중 어느 하나에 기재된 박막 전자부품용 세라믹 기판.
⑤ 기부용 세라믹 기판의 표면에 형성된 유리층을 가열ㆍ가압처리하여 이 기부용 세라믹 기판 상에 글레이즈층을 형성하고, 상기 글레이즈층의 표면을 평탄화 연마하여 이루어지는 것을 특징으로 하는 박막 전자부품용 세라믹 기판(이하, "본 발명의 제 2 관점에 관한 박막 전자부품용 세라믹 기판"이라고도 한다).
⑥ 상기 가열ㆍ가압처리는 700℃ 이상 또한 1㎫ 이상에서 하는 것을 특징으로 하는 상기 ⑤에 기재된 박막 전자부품용 세라믹 기판.
⑦ 상기 유리층을 구성하는 유리는 굴복점이 750℃ 이상인 것을 특징으로 하는 상기 ⑤ 또는 ⑥에 기재된 박막 전자부품용 세라믹 기판.
⑧ 상기 유리층을 구성하는 유리가 Si, Al, B, Ca 및 O를 주성분으로 하는 것을 특징으로 하는 상기 ⑤ 내지 ⑦ 중 어느 하나에 기재된 박막 전자부품용 세라믹 기판.
⑨ 기부용 세라믹 기판과, 상기 기부용 세라믹 기판의 적어도 일면측에 형성된 포어(pore)를 가지지 않는 글레이즈층을 구비하며, 상기 글레이즈층의 표면을 평탄화 연마하여 이루어지는 것을 특징으로 하는 박막 전자부품용 세라믹 기판(이하, "본 발명의 제 3 관점에 관한 박막 전자부품용 세라믹 기판"이라고도 한다).
⑩ 배선패턴을 내부에 구비하는 것을 특징으로 하는 상기 ① 내지 ⑨ 중 어느 하나에 기재된 박막 전자부품용 세라믹 기판.
⑪ 상기 ① 내지 ⑩ 중 어느 하나에 기재된 박막 전자부품용 세라믹 기판을 구비하는 것을 특징으로 하는 박막 전자부품.
⑫ 상기 박막 전자부품용 세라믹 기판 상에 커패시터용 도체층과 커패시터용 유전체층이 적층되어 이루어지는 커패시터부를 구비하며, 상기 커패시터부는 대향하는 2층의 상기 커패시터용 도체층 사이에 상기 커패시터용 유전체층이 배치되도록 상기 커패시터용 도체층과 상기 커패시터용 유전체층이 교호로 적층되어 이루어지는 것을 특징으로 하는 상기 ⑪에 기재된 박막 전자부품.
⑬ 표면에 단면이 노출된 내부 배선패턴을 구비하는 기부용 세라믹 기판의 상기 표면에 레지스트층을 형성하는 레지스트층 형성공정과, 상기 레지스트층을 패터닝하여 상기 내부 배선패턴의 상기 단면에 연속한 패터닝 구멍을 형성하는 패터닝공정과, 상기 패터닝 구멍 내에 도전재료를 충전하여 상기 내부 배선패턴의 상기 단면과 접속된 내부 배선패턴의 단부를 형성하는 내부 배선패턴의 단부형성공정과, 패터닝된 상기 레지스트층을 제거하는 레지스트층 제거공정과, 상기 내부 배선패턴의 단부의 적어도 일부가 매몰되도록 상기 기부용 세라믹 기판의 표면에 유리층을 형성하는 유리층 형성공정과, 가열ㆍ가압처리를 하여 상기 기부용 세라믹 기판의 표면에 글레이즈층을 형성하는 가열ㆍ가압처리공정과, 상기 글레이즈층의 표면을 평탄하게 연마하여 상기 내부 배선패턴의 단부를 노출시키는 평탄화 연마공정을 이 순서대로 구비하는 것을 특징으로 하는 박막 전자부품용 세라믹 기판의 제조방법(이하, "본 발명의 제 1 관점에 관한 박막 전자부품용 세라믹 기판의 제조방법"이라고도 한다).
⑭ 표면에 단면이 노출된 내부 배선패턴을 구비하는 기부용 세라믹 기판의 상기 표면에 유리층을 형성하는 유리층 형성공정과, 가열ㆍ가압처리를 하여 상기 기부용 세라믹 기판 상에 글레이즈층을 형성하는 가열ㆍ가압처리공정과, 상기 글레이즈층 상에 레지스트층을 형성하는 레지스트층 형성공정과, 상기 레지스트층을 패터닝하여 상기 내부 배선패턴의 상기 단면에 연속하게 되는 패터닝 구멍을 형성하는 패터닝공정과, 상기 패터닝 구멍을 통해서 상기 글레이즈층을 에칭하여 상기 내부 배선패턴의 상기 단면에 연속한 에칭 구멍을 형성하는 에칭공정과, 패터닝된 상기 레지스트층을 제거하는 레지스트층 제거공정과, 상기 에칭 구멍 내에 도전재료를 충전하여 상기 내부 배선패턴의 상기 단면과 접속된 내부 배선패턴의 단부를 형성하는 내부 배선패턴의 단부형성공정과, 상기 글레이즈층의 표면을 평탄하게 연마하여 상기 내부 배선패턴의 단부를 노출시키는 평탄화 연마공정을 이 순서대로 구 비하는 것을 특징으로 하는 박막 전자부품용 세라믹 기판의 제조방법(이하, "본 발명의 제 2 관점에 관한 박막 전자부품용 세라믹 기판의 제조방법"이라고도 한다)..
본 발명의 제 1 관점에 관한 박막 전자부품용 세라믹 기판에 의하면, 높은 정밀도의 평탄면을 가지기 때문에, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다. 또, 신뢰성이 높은 박막 전자부품을 저렴하게 얻을 수 있다.
본 발명의 제 3 관점에 관한 박막 전자부품용 세라믹 기판에 의하면, 높은 정밀도의 평탄면을 가지기 때문에, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다. 또, 신뢰성이 높은 박막 전자부품을 저렴하게 얻을 수 있다.
글레이즈층의 두께가 10∼100㎛인 경우는, 특히 높은 정밀도의 평탄면이 얻어지며, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다.
글레이즈층을 구성하는 유리의 굴복점이 700℃ 이상인 경우는, 특히 높은 정밀도의 평탄면이 얻어지며, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다. 또, 이것을 사용하여 박막 전자부품을 형성할 때에 통상 가해지는 작업 온도에서도 평탄성이 유지되기 때문에, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다.
유리층을 구성하는 유리가 Si, Al, B, Ca 및 O를 주성분으로 하는 경우는, 특히 높은 정밀도의 평탄면이 얻어지며, 또 글레이즈면에 직접 도체층을 형성할 수 있으며, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다.
본 발명의 제 2 관점에 관한 박막 전자부품용 세라믹 기판에 의하면, 높은 정밀도의 평탄면을 가지기 때문에, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다. 또, 신뢰성이 높은 박막 전자부품을 저렴하게 얻을 수 있다.
가열ㆍ가압처리를 700℃ 이상 또한 0.5㎫ 이상에서 한 경우는, 특히 높은 정밀도의 평탄면이 얻어지며, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다.
유리층을 구성하는 유리의 굴복점이 750℃ 이상인 경우는, 특히 높은 정밀도의 평탄면이 얻어지며, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다. 또, 이것을 사용하여 박막 전자부품을 형성할 때에 통상 가해지는 작업 온도에서도 평탄성이 유지되기 때문에, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다.
유리층을 구성하는 유리가 Si, Al, B, Ca 및 O를 주성분으로 하는 경우는, 특히 높은 정밀도의 평탄면이 얻어지며, 또 글레이즈면에 직접 도체층을 형성할 수 있으며, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다.
배선패턴을 내부에 구비하는 경우는, 얻어지는 박막 전자부품 상에 다른 전자부품을 탑재할 수 있는 등, 부품의 소형화에 기여하는 박막 전자부품용 세라믹 기판으로 할 수 있다.
본 발명의 박막 전자부품은 높은 정밀도의 평탄면을 가지는 기판이 사용되기 때문에, 정밀도 및 신뢰성이 우수하다.
본 발명의 박막 전자부품용 세라믹 기판 상에 소정의 커패시터부를 구비하는 박막 전자부품에 의하면, 안정한 전기특성을 발휘할 수 있고, 단락 등이 발생하지 않아 높은 신뢰성을 가지는 커패시터 기능을 가지는 것으로 할 수 있다.
본 발명의 제 1 관점에 관한 박막 전자부품용 세라믹 기판의 제조방법에 의하면, 확실하게 또한 용이하게 높은 정밀도의 평탄면을 가지는 박막 전자부품용 세라믹 기판을 얻을 수 있다.
본 발명의 제 2 관점에 관한 박막 전자부품용 세라믹 기판의 제조방법에 의하면, 확실하게 또한 용이하게 높은 정밀도의 평탄면을 가지는 박막 전자부품용 세라믹 기판을 얻을 수 있다.
(발명의 실시형태)
본 발명에 대해서, 이하 상세하게 설명한다.
[1] 박막 전자부품용 세라믹 기판
본 발명의 제 1 관점에 관한 박막 전자부품용 세라믹 기판은, 기부용 세라믹 기판과 이 기부용 세라믹 기판의 적어도 일면측에 형성된 글레이즈층을 구비하며, 상기 글레이즈층의 표면의 산술평균조도(Ra)는 0.02㎛ 이하 또한 최대 높이(Ry)는 0.25㎛ 이하인 것을 특징으로 한다(여기서, Ra나 Ry는 JIS B0601(1994)에 의거하여 측정되는 것이다).
상기 "기부용 세라믹 기판"은 박막 전자부품용 세라믹 기판의 기부(基部)를 이루는 세라믹 기판이다. 또, 후술하는 글레이즈층을 지지하는 기판이다. 이 기부용 세라믹 기판은 1층만으로 되어 있어도 되고, 2층 이상으로 되어 있어도 된다. 또, 내부에 배선패턴을 구비하여도 되고, 구비하지 않아도 된다.
기부용 세라믹 기판을 구성하는 세라믹 성분은, 특히 한정되는 것은 아니지만, 내열성 및 기계적 강도가 우수한 것이 바람직하다. 이와 같은 세라믹 성분 중 에서 주(主)가 되는 세라믹 성분(이하, 간단히 "메인 세라믹 성분"이라 한다. 통상 전체에 대해서 40질량% 이상 함유된다)으로서는, 예를 들면, 알루미나, 지르코니아, 실리카 및 마그네시아 등을 들 수 있다. 이것들 중에서도 알루미나가 바람직하다. 우수한 절연성, 내열성, 기계적 강도 및 열안정성 등을 구비하며, 범용성이 높고 또한 저렴하게 얻을 수 있기 때문이다.
메인 세라믹 성분으로서 알루미나가 함유되는 경우, 그 함유량은 특히 한정되는 것은 아니지만, 유리 세라믹 혼합층(기부용 세라믹 기판의 표면부에 유리가 침투되어 형성되는 혼합층)을 제외하고, 또한 내부 배선패턴 등을 구비하는 경우에는 이것들을 제외하는 세라믹 부분 전체를 100질량%로 한 경우에 40질량% 이상(보다 바람직하게는 70∼99질량%, 더욱더 바람직하게는 85∼98질량%)인 것이 바람직하다. 40질량% 이상이면, 알루미나가 구비하는 상기한 성질을 충분히 발휘시킬 수 있다.
또, 메인 세라믹 성분 이외에도 부(副)가 되는 세라믹 성분(이하, 간단히 "서브 세라믹 성분"이라 한다. 통상, 전체에 대해서 40질량% 미만 함유된다)으로서 마그네시아, 카르시아, 실리카 및 붕산 등을 함유할 수 있다. 다만, 메인 세라믹 성분과 서브 세라믹 성분은 다른 것이다. 또, 메인 세라믹 성분 및 서브 세라믹 성분 이외에도 소결조제 등에서 유래하는 다른 세라믹 성분이 함유되어 있어도 된다. 이러한 메인 세라믹 성분, 서브 세라믹 성분 및 그 외의 세라믹 성분은 각각 1종(種)만이 함유되어도 되고, 2종 이상이 함유되어도 된다.
또한, 기부용 세라믹 기판의 글레이즈층이 형성되는 표면의 표면조도는 특히 한정되는 것이 아니며, 후술하는 글레이즈층에서 노출되지 않는 정도의 표면조도이면 된다. 즉, 적어도 최대 높이(Ry)가 글레이즈층의 두께(통상 연마 후의 두께)보다도 작으면 된다. 예를 들면, 글레이즈층의 두께가 50㎛인 경우에는 기부용 세라믹 기판의 표면의 Ry는 50㎛ 미만이면 된다. 또, 기부용 세라믹 기판의 형상 및 크기는 특히 한정되는 것은 아니다. 또, 그 두께도 특히 한정되는 것은 아니지만, 통상 200㎛ 이상(바람직하게는 200∼2000㎛, 보다 바람직하게는 300∼1000㎛)이다. 200㎛ 이상이면, 박층 전자부품용 세라믹 기판에 충분한 기계적 강도를 부여할 수 있다.
상기 "글레이즈층"은 그 표면의 산술평균조도(Ra)가 0.02㎛ 이하이고 또한 최대 높이(Ry)가 0.25㎛ 이하인 유리층이다. 이 글레이즈층은 기부용 세라믹 기판의 일면에만 형성되어 있어도 되고, 기부용 세라믹 기판의 양면에 형성되어 있어도 된다. 또한, Ra를 0.015㎛ 이하 또한 Ry를 0.25㎛ 이하로 할 수 있고, 특히 Ra를 0.010㎛ 이하 또한 Ry를 0.20㎛ 이하로 할 수 있다. 이러한 표면을 얻기 위한 연마의 유무는 특히 한정되는 것은 아니지만, 이와 같이 극히 평탄한 표면 상태를 얻기 위해서는 통상 연마를 한다.
또, 이 글레이즈층은 포어(pore)를 가지지 않는 것인 것이 바람직하다. "포어를 가지지 않는다"라는 것은, 서로 다른 적어도 10개소 이상의 적층방향의 단면에서의 임의의 100㎛ 사방 영역에 장경(長徑) 0.2㎛ 이상의 포어가 인지되지 않는 것을 의미한다. 즉, 글레이즈층 내에 포어를 거의 가지지 않는 극히 치밀한 치밀 글레이즈층이다. 단, "적층방향의 단면"이라는 것은, 기판용 세라믹 기판에 대해서 글레이즈층이 적층되어 있는 방향에 수직한 단면이고, 또 "관찰"은 통상 2000배 이상으로 확대한 영상에서 하는 것이다. 이 글레이즈층은 기부용 세라믹 기판의 일면에만 형성되어 있어도 되고, 기부용 세라믹 기판의 양면에 형성되어 있어도 된다.
또, 이 글레이즈층을 구성하는 유리는, 특히 한정되는 것은 아니지만, 내열성, 절연성 및 기계적 강도가 우수한 것이 바람직하다. 이 유리를 구성하는 유리 성분으로서는, 예를 들면, 통상 적어도 Si, Al 및 O를 함유한다. 또한, 다른 원소로서 B, Ca, Mg, Sr, Ba, V, Cr, Mn, Co, Ni, Ga, Y, Zr, Nb, Mo, Tc, In, Sn, Ta, W, Re, Bi, 각 란타노이드 원소 및 각 악티노이드 원소 등을 함유할 수 있다. 이러한 다른 원소 중에서도 B, Ca, Mg 및 Ba 등이 바람직하고, B 및 Ca이 보다 바람직하다. 이러한 다른 원소는 1종만이 함유되어도 되고, 2종 이상이 함유되어도 된다. 이러한 각 원소는 상기한 각 원소 중의 금속원소 2종 이상을 포함하는 복합산화물로서 함유되어도 된다. 한편, 알칼리금속원소, P 및 Pb 등은 실질적으로 함유되지 않는 것이 바람직하다. 또한, 특히 절연성이 우수한 유리로 할 경우에는 상기한 것 중 천이금속도 함유하지 않는 것이 바람직하다.
특히 Si, Al, B, Ca 및 O를 주성분으로 하는 것이 바람직하다. 즉, 글레이즈층 전체를 100질량%로 한 경우에, Si를 SiO2 환산, Al을 Al2O3 환산, B를 B2O3 환산, Ca을 CaO 환산한 합계 함유량이 80질량% 이상(보다 바람직하게는 90질량%, 더욱더 바람직하게는 95질량% 이상)인 것이 바람직하다.
또한, 유리 전체를 100질량%로 한 경우에, Si를 SiO2 환산으로 50∼70질량%( 보다 바람직하게는 55∼65질량%), 또한 Al을 Al2O3 환산으로 3∼15질량%(보다 바람직하게는 5∼10질량%) 함유하는 것으로 할 수 있고, 게다가 B를 B2O3 환산으로 10∼30질량%(보다 바람직하게는 15∼25질량%), Ca을 CaO 환산으로 3∼20질량%(보다 바람직하게는 5∼15질량%) 함유하는 것으로 할 수 있다.
이 유리의 전이점(轉移点)은 특히 한정되는 것은 아니지만, 600℃ 이상(보다 바람직하게는 630℃ 이상, 통상 700℃ 이하)인 것이 바람직하다.
또, 이 유리의 연화점(軟化点)은 특히 한정되는 것은 아니지만, 750℃ 이상(보다 바람직하게는 800℃ 이상, 통상 1200℃ 이하)인 것이 바람직하다.
또한, 이 유리의 굴복점(屈伏点)은 특히 한정되는 것은 아니지만, 750℃ 이상(보다 바람직하게는 800℃ 이상, 통상 1200℃ 이하)인 것이 바람직하다. 본 박막 전자부품용 세라믹 기판을 사용한 박막 전자부품을 제조할 때에 가해지는 작업온도는 통상 700℃ 정도가 가장 높은 것이다. 따라서, 굴복점이 750℃ 이상이면, 글레이즈층 표면의 평탄성을 충분히 유지할 수 있기 때문이다. 즉, 후공정에서 글레이즈층을 구성하는 유리가 700℃ 이상으로 가열되는 공정을 포함하는 경우에 특히 적합하다. 이와 같은 공정으로서는, 예를 들면, 졸겔법을 사용한 커패시터부 형성공정을 들 수 있다. 또한, 이 유리의 굴복점은 700℃ 이상이면 되며, 예를 들면, 굴복점이 700∼800℃인 것을 사용할 수 있다.
또, 글레이즈층의 형상 및 크기는 특히 한정되는 것은 아니다. 또한, 그 두께도 특히 한정되는 것은 아니지만, 100㎛ 이하(보다 바람직하게는 70㎛ 이하, 더 욱더 바람직하게는 50㎛ 이하, 통상 10㎛ 이상)인 것이 바람직하다. 글레이즈층의 표면은 통상 연마에 의해서 평탄화되는데, 글레이즈층의 두께는 이 연마에 의해서 기부용 세라믹 기판이 노출되지 않는 정도의 두께를 가지면 된다. 통상 연마 정밀도의 점에서 최저 10㎛ 이상의 두께가 필요하다. 또, 글레이즈층의 두께가 상기한 범위이면, 후술하는 바와 같이 내부에 배선패턴을 구비하는 경우에는, 글레이즈층 내에 형성되는 내부 배선패턴의 단부의 크기를 억제할 수 있다.
이 글레이즈층의 표면은 통상 연마에 의해서 평탄화되어 있다. 이 연마방법은 특히 한정되는 것이 아니며, 연마에 의해서 그 표면조도를 특히 효과적으로 저감할 수 있다. 이 글레이즈층의 표면조도는, 산술평균조도(Ra)가 0.02㎛ 이하 또한 최대 높이(Ry)가 0.25㎛ 이하이지만, Ra를 0.015㎛ 이하 또한 Ry를 0.25㎛ 이하로 할 수 있고, 특히 Ra를 0.010㎛ 이하 또한 Ry를 0.20㎛ 이하로 할 수 있다.
또, 이 글레이즈층은 종래의 글레이즈층에 비해서 더 치밀한 치밀 글레이즈층이다. 글레이즈층이 치밀하기 때문에 상기한 표면조도를 이루는 것이 가능하다. "치밀"이란, 글레이즈층의 최표면(最表面)(통상 연마 후의 최표면)에 포어를 완전히 가지지 않는 것을 의미한다.
본 박막 전자부품용 세라믹 기판은 배선패턴을 내부에 구비할 수 있다. 상기 "배선패턴"은 본 박막 전자부품용 세라믹 기판의 적어도 내부에 형성된 것이다. 이와 같은 배선패턴으로서는, 박막 전자부품용 세라믹 기판에 형성되는 비어 배선(도 14에 있어서의 부호 21)을 들 수 있다. 이 비어 배선은, 예를 들면, 박막 전자부품용 세라믹 기판의 표면측과 이면측을 도통하는 배선패턴이다. 이 비어 배선을 구성 하는 도전재료는 특히 한정되는 것은 아니지만, 예를 들면, 텅스텐, 몰리브덴, 금, 백금, 은, 팔라듐, 구리 및 니켈 등을 사용할 수 있다. 이러한 도전성 재료는 1종만을 사용하여도 되고, 2종 이상을 사용하여도 된다.
또한, 이 비어 배선의 형상은 특히 한정되는 것은 아니지만, 통상 적층방향으로 각 층을 관통하는 원기둥형상이다. 또, 그 직경도 특히 한정되는 것은 아니지만, 예를 들면, 50∼200㎛로 할 수 있다.
또, 상기한 비어 배선 이외에도, 박막 전자부품을 구성하는 전극층과 마찬가지로 평면방향으로 형성된 배선패턴을 구비할 수도 있다. 즉, 예를 들면, 통상의 도통용 배선, 저항용 배선, 인덕턴스용 배선 및 본딩패드 등을 들 수 있다.
본 발명의 제 2 관점에 관한 박막 전자부품용 세라믹 기판은, 기부용 세라믹 기판의 표면에 형성된 유리층을 가열ㆍ가압처리하여 이 기부용 세라믹 기판 상에 글레이즈층을 형성하고, 이 글레이즈층의 표면을 평탄화 연마하여 이루어지는 것을 특징으로 한다.
상기 "기부용 세라믹 기판"은, 상기한 제 1 관점에 관한 박막 전자부품용 세라믹 기판에서의 기부용 세라믹 기판을 그대로 적용할 수 있다. 이 기부용 세라믹 기판은 소성된 세라믹 기판을 그대로 사용하여도 되지만, 세라믹 특유의 휨 등에 기인하는 기복을 제거하는 정도로 연마하여 평면화한 후에 사용하는 것이 바람직하다.
상기 "글레이즈층"은 가열ㆍ가압처리를 거쳐서 얻어지는 층이며, 통상 상기한 제 1 관점에 관한 박막 전자부품용 세라믹 기판에서의 글레이즈층 또는 후술하 는 제 3 관점에 관한 박막 전자부품용 세라믹 기판에서의 글레이즈층 중 어느 하나가 된다.
이 글레이즈층으로서는, 그 표면조도가 한정되지 않는 것 이외에는 상기한 제 1 관점에 관한 박막 전자부품용 세라믹 기판에서의 글레이즈층을 그대로 적용할 수 있다. 그 표면조도는 Ra를 0.02㎛ 이하(보다 바람직하게는 0.015㎛ 이하, 특히 바람직하게는 0.010㎛ 이하)로 할 수 있다. 또, Ry를 0.25㎛ 이하(보다 바람직하게는 0.20㎛ 이하)로 할 수 있다. 또한, Ra를 0.02㎛ 이하 또한 Ry를 0.25㎛ 이하(보다 바람직하게는 Ra를 0.015㎛ 이하 또한 Ry를 0.25㎛ 이하, 특히 바람직하게는 Ra를 0.010㎛ 이하 또한 Ry를 0.20㎛ 이하)로 할 수 있다. 또한, 서로 다른 적어도 10개소 이상의 적층방향의 단면에서의 임의의 100㎛ 사방 영역에 장경 0.2㎛ 이상의 포어가 인지되지 않는 유리층인 것으로 할 수 있다.
상기 "유리층"은 가열ㆍ가압처리되지 않은 유리로 이루어지는 층이다. 이 유리층은 통상 그 내부에 보이드(void)(포어와 같은 뜻)를 가진다. 즉, 포어를 가지는 점에서 가열ㆍ가압처리된 글레이즈층과는 다르다. 이 유리층을 구성하는 유리는 상기한 제 1 관점에 관한 박막 전자부품용 세라믹 기판에서의 "글레이즈층을 구성하는 유리"를 그대로 적용할 수 있다. 또, 이 유리층의 형상 및 크기는 특히 한정되는 것은 아니다. 또한, 그 두께도 특히 한정되는 것은 아니지만, 고화(固化)된 상태에서의 두께가 기부용 세라믹 기판의 최대 높이(Ry)보다 10㎛ 이상 두꺼운 유리층이 되는 것인 것이 바람직하다. 예를 들면, 0.05∼1㎜로 할 수 있다. 이 유리층의 형성방법도 특히 한정되는 것은 아니지만, 예를 들면, 후술하는 유리 분말을 함유하는 층을 소성하여 얻을 수 있다.
"소성"이란, 유리 분말을 함유하는 층을, 그 유리 분말을 구성하는 유리의 연화점 이상의 온도까지 가열하여 유리를 층상화하는 것이다. 이 소성온도는 사용하는 유리의 조성에 따라서 적절히 선택하는 것이 바람직하며, 예를 들면, 굴복점이 700∼780℃ 정도의 유리에서는 소성온도를 800∼1200℃(보다 바람직하게는 900∼1100℃)로 하는 것이 바람직하다. 또, 소성 분위기도 특히 한정되는 것은 아니지만, 기부용 세라믹 기판 내에 포함되는 내부 배선패턴을 구성하는 도체재료 등에 따라서 적절히 선택하는 것이 바람직하다. 즉, 예를 들면, 도체재료가 금 및 백금을 주성분으로 하는 경우에는 대기 분위기 하에서 소성하는 것이 바람직하고, 구리, 니켈, 텅스텐 및 몰리브덴 등과 같이 산화되기 쉬운 도체재료를 주성분으로 하는 경우에는 비산화성 분위기에서 소성하는 것이 바람직하다.
유리 분말을 함유하는 층의 형상, 크기 및 두께는 특히 한정되는 것은 아니다. 이 층에 함유되는 유리 분말은, 상기한 제 1 관점에 관한 박막 전자부품용 세라믹 기판의 "글레이즈층을 구성하는 유리"로 이루어지는 분말이다. 이 분말의 형상은 특히 한정되는 것은 아니다. 또, 그 크기도 특히 한정되는 것은 아니지만, 통상 평균입경이 0.1∼100㎛인 것을 사용한다. 이 범위라면 연화시키기 쉽고 또한 작업성도 좋다.
이 유리 분말을 함유하는 층의 형성방법은 특히 한정되는 것은 아니다. 예를 들면, 유리 분말을 함유하는 페이스트(이하, 간단히 "유리 페이스트"라 한다)를 도포하여 얻을 수 있다. 또, 유리 분말을 분산시킨 슬러리 내에 기부용 세라믹 기판 을 넣어서 유리 분말을 침강ㆍ퇴적시킨 후, 슬러리 내에서 꺼내어 건조시켜서 얻을 수 있다. 또한, 유리 분말을 직접 뿌리는 등에 의해서 유리 분말만으로 이루어지는 층을 형성하여 얻을 수 있다. 이러한 방법 중에서도 유리 페이스트를 도포하여 형성하는 것이 작업성 등의 면에서 바람직하다.
이 유리 페이스트를 사용하는 경우, 유리 페이스트에는 유리 분말 이외에 통상 유기성분이 함유된다. 이 유기성분은 주로 유리 페이스트에 성형성 등을 부여하는 것이다. 유기성분으로서는 통상 바인더가 함유된다. 바인더로서는 에틸셀룰로오스계 수지, 부티랄계 수지 및 아크릴계 수지 등을 들 수 있다. 이것들은 1종만을 사용하여도 되고, 2종 이상을 병용하여도 된다. 그 외, 가소제, 분산제 및 용제 등을 함유할 수 있다. 이것들은 1종만이 함유되어도 되고, 2종 이상이 함유되어도 된다. 또, 이 유리 페이스트에는 무기성분인지 유기성분인지를 불문하고 분산제, 레벨링제 성분, 활제 성분, 소포제 성분 및 산화방지제 성분 등을 함유할 수 있다. 이것들은 1종만이 함유되어도 되고, 2종 이상이 함유되어도 된다.
이 유리 페이스트의 점도는 특히 한정되는 것은 아니지만, 예를 들면, 1∼1000Paㆍs(보다 바람직하게는 20∼500Paㆍs)로 할 수 있다.
유리 페이스트를 도포하는 방법은 특히 한정되는 것이 아니며, 유리 페이스트의 점도 및 성상 등에 따라서 적절히 선택하는 것이 바람직하다. 예를 들면, 상기와 바와 같이 유리 페이스트의 점도가 1∼1000Paㆍs인 경우에는 스크린 인쇄, 독터 블레이드법 및 커튼 코터 인쇄 등에 의해서 도포할 수 있다. 이것들 중에서는 스크린 인쇄 및 독터 블레이드법이 바람직하다. 또, 점도가 상기한 점도 범위의 하 한값 미만인 경우에는 스핀 코팅, 딥 코팅 및 분무 도포(잉크젯법 및 서멀법 등을 포함한다) 등에 의해서 할 수도 있다.
상기 "가열ㆍ가압처리"는 유리층을 가열하면서 가압하는 처리이다. 이 가열ㆍ가압처리에 있어서의 가열방법 및 가압방법은 특히 한정되는 것은 아니다. 예를 들어, 등방(等方) 가압이어도 되고, 1축 가압이어도 된다. 또, 압력매체도 기체, 분체 및 액체 중 어느 것이어도 된다. 이것들 중에서는 등방 가압이 바람직하고, 압력매체는 기체인 것이 바람직하다. 이와 같은 방법으로서는 열간 정수압 소결법(이하, 간단히 "HIP법"이라 한다)을 들 수 있다.
또, 유리층을 가열ㆍ가압처리할 때에는 거의 고화상태의 유리층에 대해서 가열ㆍ가압처리를 하여도 되지만, 사전에 유리층을 예비 가열하여 유동성을 가지는 상태로 하여 두는 것이 바람직하다. 이 유동성을 가지는 상태로 함으로써 유리층 내에서 보이드를 효과적으로 꺼낼 수 있다. "유동성을 가지는 상태"란, 통상 유리층을 구성하는 유리의 굴복점에서 100℃ 낮은 온도(이 온도를 "T-100"이라 한다)보다 높은 온도(이 온도는 "T-100 이상의 온도"이다)로 가열되어 있는 상태를 말하는 것으로 한다.
이 가열ㆍ가압처리 전의 예비 가열은, 상기한 유리 분말을 함유하는 층을 사용하는 경우, 유리 분말을 함유하는 층을 소성하여 유리층으로 하는 공정에 연속적으로 하여도 되고 별도의 공정에서 하여도 된다. 또한, 예비 가열은 가열ㆍ가압처리와 연속적으로 하여도 되고 별도의 공정에서 하여도 된다.
이 가열ㆍ가압처리에서의 가열온도는 특히 한정되는 것이 아니며, 사용하는 유리의 특성에 따라서 적절한 온도로 하는 것이 바람직하지만, 통상 700℃ 이상(바람직하게는 750∼1000℃, 보다 바람직하게는 750∼900℃)이다. 또, 가압압력도 특히 한정되는 것이 아니며, 사용하는 유리의 특성에 따라서 적절한 압력으로 하는 것이 바람직하지만, 통상 0.5㎫ 이상(바람직하게는 0.5∼200㎫, 보다 바람직하게는 0.5∼50㎫)이다. 또한, 가열온도 700℃ 이상 또한 가압압력 0.5㎫ 이상인 것이 바람직하고, 가열온도 750∼1000℃ 또한 가압압력 0.5∼200㎫인 것이 보다 바람직하고, 가열온도 750∼900℃ 또한 가압압력 0.5∼50㎫인 것이 더욱더 바람직하다.
상기 "평탄화 연마"는 가열ㆍ가압처리에 의해서 얻어진 글레이즈층의 표면을 평탄하게 연마하는 것이다. 이 평탄화 연마에 있어서의 연마방법은 특히 한정되는 것이 아니며, 기계연마이어도 되고, 화학ㆍ기계연마이어도 되고, 화학연마이어도 된다. 이것들 중에서는 기계연마 및 화학ㆍ기계연마가 바람직하다.
본 발명의 제 3 관점에 관한 박막 전자부품용 세라믹 기판은, 기부용 세라믹 기판과 이 기부용 세라믹 기판의 적어도 일면측에 형성된 포어를 가지지 않는 글레이즈층을 구비하며, 상기 글레이즈층의 표면을 평탄화 연마하여 이루어지는 것을 특징으로 한다.
상기 "기부용 세라믹 기판"은 상기한 제 1 관점에 관한 박막 전자부품용 세라믹 기판에서의 기부용 세라믹 기판을 그대로 적용할 수 있다.
상기 "글레이즈층"은 포어를 가지지 않는 것이다. "포어를 가지지 않는다"라는 것은, 서로 다른 적어도 10개소 이상의 적층방향의 단면에서의 임의의 100㎛ 사방 영역에 장경 0.2㎛ 이상의 포어가 인지되지 않는 것을 의미한다. 즉, 글레이즈 층 내에 포어를 거의 가지지 않는 극히 치밀한 치밀 글레이즈층이다. 단, "적층방향의 단면"이라는 것은, 기판용 세라믹 기판에 대해서 글레이즈층이 적층되어 있는 방향에 수직한 단면이고, 또 "관찰"은 통상 2000배 이상으로 확대한 화상에서 하는 것이다. 이 글레이즈층은 기부용 세라믹 기판의 일면에만 형성되어 있어도 되고, 기부용 세라믹 기판의 양면에 형성되어 있어도 된다.
또한, 이 글레이즈층은 평탄화 연마되어 이루어지는 것이다. 상기 "평탄화 연마"는 상기한 제 2 관점에 관한 박막 전자부품용 세라믹 기판에서의 평탄화 연마를 그대로 적용할 수 있다.
이 글레이즈층의 표면조도는 특히 한정되는 것은 아니지만, 산술평균조도 (Ra)가 0.02㎛ 이하이고 또한 최대 높이(Ry)가 0.25㎛ 이하인 것이 바람직하다. 또한, Ra를 0.015㎛ 이하 또한 Ry를 0.25㎛ 이하로 할 수 있고, 특히 Ra를 0.010㎛ 이하 또한 Ry를 0.20㎛ 이하로 할 수 있다.
이 글레이즈층을 구성하는 유리는 특히 한정되는 것이 아니며, 그 조성, 전이점, 연화점 및 굴복점 등은 상기한 제 1 관점에 관한 박막 전자부품용 세라믹 기판에서의 각각을 그대로 적용할 수 있다. 또한, 이 글레이즈층의 형상 및 크기 등은 특히 한정되는 것이 아니며, 상기한 제 1 관점에 관한 박막 전자부품용 세라믹 기판에서의 각각을 그대로 적용할 수 있다.
또, 이 글레이즈층은 종래의 글레이즈층에 비해서 더 치밀한 치밀 글레이즈층이다. 글레이즈층이 치밀하기 때문에 상기한 표면조도를 이루는 것이 가능하다. "치밀"이란, 글레이즈층의 최표면(통상 연마 후의 최표면)에 포어를 가지지 않는 것을 의미한다.
또, 본 발명의 제 1 관점, 제 2 관점 및 제 3 관점의 각각에 관한 박막 전자부품용 세라믹 기판은, 기부용 세라믹 기판과, 기부용 세라믹 기판의 적어도 일면측에 형성된 글레이즈층과, 기부용 세라믹 기판 및 글레이즈층의 내부에 형성된 배선패턴을 구비하며, 배선패턴은 그 일단이 본 박막 전자부품용 세라믹 기판의 표면 중의 글레이즈층의 표면에 노출되고 또한 타단이 본 박막 전자부품용 세라믹 기판의 다른 표면에 노출되어 있는 것으로 할 수 있다.
배선패턴은, 그 일단이 본 박막 전자부품용 세라믹 기판의 표면 중의 글레이즈층의 표면에 노출되고, 또한 타단이 본 박막 전자부품용 세라믹 기판의 다른 표면에 노출되어 있다. 즉, 예를 들면, 본 박막 전자부품용 세라믹 기판이 일면에만 글레이즈층을 구비하는 경우에는, 배선패턴의 타단은 기부용 세라믹 기판의 이면측의 표면에 노출되어도 되고, 기부용 세라믹 기판의 측면에 노출되어도 된다. 또한, 본 박막 전자부품용 세라믹 기판이 그 양면에 글레이즈층을 구비하는 경우에는, 배선패턴의 타단은 이면측의 글레이즈층의 표면에 노출시킬 수 있다. 즉, 배선패턴은 박막 전자부품용 세라믹 기판의 표리를 관통하여 형성되어 있어도 되고, 글레이즈층을 구비하는 표면측과 기부용 세라믹 기판의 측면에 연통하여 형성되어 있어도 된다. 내부 배선패턴은, 그 외의 점에 있어서는 상기한 제 1 관점에 관한 박막 전자부품용 세라믹 기판에서의 "내부 배선패턴"을 그대로 적용할 수 있다.
[2] 박막 전자부품
본 발명의 박막 전자부품은, 본 발명의 박막 전자부품용 세라믹 기판을 구비 하는 것을 특징으로 한다.
상기 "박막 전자부품용 세라믹 기판"은, 상기한 본 발명의 박막 전자부품용 세라믹 기판을 그대로 적용할 수 있다. 이 박막 전자부품용 세라믹 기판의 전체 두께는 특히 한정되는 것은 아니지만, 통상 200∼2000㎛(바람직하게는 300∼1000㎛)이다.
본 발명의 박막 전자부품으로서는 박막 커패시터 및 박막 커패시터를 탑재한 전자부품 유니트 등을 들 수 있다.
본 전자부품에서는 박막 전자부품용 세라믹 기판 상에 커패시터용 도체층과 커패시터용 유전체층이 적층되어 이루어지는 커패시터부를 구비하며, 이 커패시터부는 대향하는 2층의 커패시터용 도체층 사이에 커패시터용 유전체층이 배치되도록 커패시터용 도체층과 커패시터용 유전체층이 교호로 적층되어 이루어지는 것으로 할 수 있다.
즉, 박막 커패시터 및 박막 커패시터를 탑재한 전자부품 유니트이다.
상기 "커패시터부"는 커패시터용 도체층 및 커패시터용 유전체층이 박막 전자부품용 세라믹 기판 상에 적층된 구조를 가지며, 대향하는 2층의 커패시터용 도체층 사이에 커패시터용 유전체층이 배치되도록 커패시터용 도체층과 커패시터용 유전체층이 교호로 적층되어 이루어진다(도 14 참조).
상기 "커패시터용 도체층"은 커패시터부를 구성하는 도체층이다. 이 커패시터용 도체층은 후술하는 커패시터용 유전체층을 사이에 두고서 대향하는 도전성 박막이고, 1층만으로 이루어져도 되고, 2층 이상으로 이루어져도 된다. 또, 통상 커 패시터용 도체층과 커패시터용 유전체층의 적층부분은 그 최하층 및 최상층이 커패시터용 도체층이다. 이 커패시터용 도체층은 도전성을 가지고 있으면 되며(예를 들면, 10μΩㆍ㎝이하), 그 재료는 특히 한정되는 것은 아니지만, 예를 들면, 백금, 금, 구리, 은, 니켈, 티탄, 몰리브덴, 크롬, 코발트 및 텅스텐 등을 사용할 수 있다. 이러한 재료는 1종만을 사용하여도 되고, 2종 이상을 병용하여도 된다. 또, 커패시터용 도체층의 형상 및 크기는 특히 한정되는 것이 아니며, 또한 그 두께도 특히 한정되는 것은 아니지만, 통상 1㎛ 이하이다. 이러한 도체층 재료 및 커패시터용 도체층의 두께 등은 소망하는 저항 및 생산성 등에 따라서, 또한 생산 코스트에 따라서 적절히 선택하는 것이 바람직하다.
상기 "커패시터용 유전체층"은 커패시터부를 구성하며, 커패시터용 도전층간을 절연하는 부분이다. 이 커패시터용 유전체층은 절연성을 가지고 있으면 되며(예를 들면, 1010Ωㆍ㎝ 이상), 그 재료는 특히 한정되는 것은 아니지만, 예를 들면, 티탄산 염(티탄산 바륨, 티탄산 스트론튬 및 티탄산 납 등), 산화 탄탈 및 산화 티탄 등을 사용할 수 있다. 이러한 재료는 1종만을 사용하여도 되고, 2종 이상을 병용하여도 된다. 또한, 2종 이상을 사용하는 경우에는 혼합물이어도 되고, 고용체이어도 된다. 또, 커패시터용 유전체층의 형상 및 크기는 특히 한정되는 것이 아니며, 또한 그 두께도 특히 한정되는 것이 아니지만, 통상 1㎛ 이하이다. 이러한 유전체층 재료 및 커패시터용 유전체층의 두께 등은 소망하는 정전용량, 절연성 및 내전압 등의 전기적 특성, 및 생산성 등에 따라서, 또한 생산 코스트에 따라서 적 절히 선택하는 것이 바람직하다.
또, 본 발명의 박막 전자부품을 제조하는 경우, 커패시터용 도체층의 형성방법은 특히 한정되는 것은 아니지만, 예를 들면, 스퍼터링법, CVD법 및 CSD법 (Chemical Solution Deposition Method, 화학용액퇴적법) 등의 박막형성기술을 사용하여 형성할 수 있다. 또, 얻어진 도체층은 필요하다면 에칭 등에 의해서 패터닝하여 커패시터용 도체층으로 할 수 있다. 에칭 등을 할 때에는 공지의 포토 리소 그래피법 등을 사용할 수 있다.
또한, 커패시터용 유전체층의 형성방법은 특히 한정되는 것은 아니지만, 예를 들면, CSD법을 사용한다. 즉, 목적으로 하는 커패시터용 유전체층을 구성하는 것으로 이루어지는 금속원소를 함유하는 유전체 원료를 형성면에 도포하고, 그 후 열처리하여 커패시터용 유전체층을 얻는 방법이다. 이 CSD법에서 사용하는 유전체 원료는 특히 한정되는 것은 아니지만, 목적으로 하는 커패시터용 유전체층을 구성하는 금속원소를 함유하는 유기금속화합물을 함유하는 것이 바람직하다. 이 유기금속화합물로서는 알콕시드, 초산(醋酸) 화합물 및 옥살산 화합물 등을 사용할 수 있다. 상기 알콕시드로서는, 예를 들면, 티탄이소프로폭시드 등의 티탄알콕시드류, 금속바륨을 알코올계 유기용매에 용해시켜서 얻어지는 바륨알콕시드류, 스트론튬-n-부톡시드 등의 스트론튬알콕시드류 등을 들 수 있다. 이러한 알콕시드는 순수(純水)를 소정량 첨가하여 중합시킨 것을 사용하여도 된다. 또, 알코올계 유기용매로서는 에탄올과 아세틸아세톤의 혼합용매, 2-에톡시에탄올 및 그 외의 목적으로 하는 금속종과 킬레이트를 형성할 수 있는 화학종을 함유하는 알코올계 유기용매를 들 수 있다.
또, 상기 유전체 원료는 가열 등에 의해서 균일화한 후, 도포할 수 있다. 또한, 이 유전체 원료의 도포방법은 특히 한정되는 것은 아니지만, 예를 들면, 스핀 코팅, 딥 코팅 및 분무 도포(잉크젯법 및 서멀법 등을 포함한다) 등을 사용할 수 있다. 얻어진 유전체층은 필요에 따라서 에칭 등에 의해서 패터닝하여 커패시터용 유전체층으로 할 수 있다.
[3] 박막 전자부품용 세라믹 기판의 제조방법
상기한 본 발명의 제 1 관점, 제 2 관점 및 제 3 관점에 관한 박막 전자부품용 세라믹 기판 중 내부 배선패턴을 구비하는 것을 얻는 방법은, 특히 한정되는 것은 아니지만, 각각 본 발명의 제 1 관점 및 제 2 관점에 관한 박막 전자부품용 세라믹 기판의 제조방법에 의해서 얻을 수 있다. 즉, 본 박막 전자부품용 세라믹 기판은, 기부용 세라믹 기판이 세라믹 기판이기 때문에, 미소성체(未燒成體)를 얻을 때에 미소성체를 적층 형성하고, 각 층에 패터닝 및 배선형성 등을 하고, 그 후 소성함에 의해서 내부에 배선패턴을 가지는 기판을 용이하게 얻을 수 있다. 이것은 유리 기판 및 단결정 기판과 비교하면 큰 이점이다. 그러나, 상기한 글레이즈층은 다른 세라믹층과 마찬가지로 미소성 단계에서 패터닝하는 것이 곤란하다. 따라서, 특수한 방법을 사용하여 제조할 필요가 있다. 이하, 본 발명의 박막 전자부품용 세라믹 기판의 제조방법에 대해서 설명한다.
본 발명의 제 1 관점에 관한 박막 전자부품용 세라믹 기판의 제조방법은 레지스트층 형성공정과, 패터닝공정과, 내부 배선패턴의 단부형성공정과, 레지스트층 제거공정과, 유리층 형성공정과, 가열ㆍ가압처리공정과, 평탄화 연마공정을 이 순서대로 구비하는 것을 특징으로 한다.
상기 "레지스트층 형성공정"은, 표면에 단면이 노출된 내부 배선패턴을 구비하는 기부용 세라믹 기판의 표면에 레지스트층을 형성하는 공정이다. 이 레지스트층은 후술하는 내부 배선패턴의 단부형성공정에서 도체의 형성을 방지하는 레지스트층이다. 이 레지스트층으로서는 어떠한 레지스트를 사용하여도 되지만, 후술하는 바와 같이 레지스트층의 제거가 용이하도록 포토 레지스트를 사용하는 것이 바람직하다.
상기 "패터닝공정"은, 레지스트층 형성공정에서 형성된 레지스트층을 패터닝하여 내부 배선패턴의 단면에 연속한 패터닝 구멍을 형성하는 공정이다. 이 패터닝은 어떠한 수단으로 하여도 되지만, 통상 포토 리소 그래피수단에 의해서 실시한다. 즉, 예를 들면, 레지스트층의 표면에 마스크를 배치하고, 불필요부(패터닝공정 후에 제거되는 부분)가 노출되도록 하여 노광한 후, 경화되지 않은 불필요부를 제거함으로써 실시할 수 있다.
상기 "내부 배선패턴의 단부형성공정"은, 패터닝 구멍 내에 도전재료를 충전하여 내부 배선패턴의 단면과 접속된 내부 배선패턴의 단부를 형성하는 공정이다. 이 내부 배선패턴의 단부(이하, 간단히 "단부패턴"이라 한다)의 형성방법은, 특히 한정되는 것은 아니지만, 예를 들면, 전해 도금법 및 무전해 도금법을 사용하여 형성할 수 있다. 즉, 일단측이 기부용 세라믹 기판의 표면에 노출되고 타단측도 기부용 세라믹 기판의 어느 장소에 노출되어 있는 경우에는, 내부 배선패턴의 양단을 사용하여 전해 도금을 할 수 있다. 복수의 내부 배선패턴을 가지는 경우에는 이것들을 단락함으로써 한번에 단부패턴을 형성할 수 있다. 또, 내부 배선패턴의 타단측이 기부용 세라믹 기판의 표면에서 노출되어 있지 않은 경우 등은 무전해 도금법을 사용하여 단부패턴을 형성할 수 있다.
상기 "레지스트층 제거공정"은, 패터닝된 레지스트층을 제거하는 공정이다. 이 레지스트층은 상기한 바와 같이 단부패턴을 형성할 때에 필요한 레지스트층이기 때문에, 단부패턴의 형성 후에는 제거한다. 제거수단 등은, 특히 한정되는 것이 아니지만, 상기 포토 레지스트를 사용한 경우에는 소정의 박리액을 사용함으로써 제거할 수 있다.
상기 "유리층 형성공정"은, 단부패턴의 적어도 일부가 매몰되도록 기부용 세라믹 기판의 표면에 유리층을 형성하는 공정이다. 상기한 레지스트층 제거공정에서 레지스트층이 제거되면, 레지스트층 내의 패터닝 구멍 내에 형성된 단부패턴이 기부용 세라믹 기판의 표면에서 돌출되게 된다. 예를 들면, 이 돌출된 단부패턴의 적어도 일부가 매몰되도록 유리 페이스트를 도포하고, 또한 소성하여 유리층을 형성할 수 있다. 단, 단부패턴은 전체를 유리층 내에 매몰시켜도 되고, 일부만을 매몰시켜도 된다. 유리층의 형성방법 등에 대해서는 상기 제 3 관점에 관한 박막 전자부품용 세라믹 기판에서의 유리층의 형성방법을 그대로 적용할 수 있다.
상기 "가열ㆍ가압처리공정"은, 가열ㆍ가압처리를 하여 기부용 세라믹 기판의 표면에 글레이즈층을 형성하는 공정이다. 이 가열ㆍ가압처리에 대해서는 상기 제 3 관점에 관한 박막 전자부품용 세라믹 기판에서의 가열ㆍ가압처리를 그대로 적용할 수 있다.
상기 "평탄화 연마공정"은, 가열ㆍ가압처리공정에서 형성된 글레이즈층의 표면을 평탄하게 연마하여 단부패턴을 노출시키는 공정이다. 단, 상기한 바와 같이 유리층 형성공정에서 단부패턴을 완전히 매몰시키지 않은 경우에는, 단부패턴이 평탄화 연마 이전에 이미 노출되어 있으나, 평탄화 연마 후에도 단부패턴이 노출되어있다. 이 평탄화 연마에 대해서는 상기 제 3 관점에 관한 박막 전자부품용 세라믹 기판에서의 평탄화 연마공정을 그대로 적용할 수 있다.
또, 본 발명의 제 2 관점에 관한 박막 전자부품용 세라믹 기판의 제조방법은 유리층 형성공정과, 가열ㆍ가압처리공정과, 레지스트층 형성공정과, 패터닝공정과, 에칭공정과, 레지스트층 제거공정 및 내부 배선패턴의 단부형성공정과, 평탄화 연마공정을 이 순서대로 구비하는 것을 특징으로 한다.
상기 "유리층 형성공정"은 표면에 단면이 노출된 내부 배선패턴을 구비하는 기부용 세라믹 기판의 표면에 유리층을 형성하는 공정이다. 이 공정은, 도포면인 기부용 세라믹 기판의 표면에 단부패턴이 형성되어 있지 않은 것 이외에는 상기한 제 1 관점에 관한 박막 전자부품용 세라믹 기판의 제조방법에서의 유리층 형성공정을 그대로 적용할 수 있다.
상기 "가열ㆍ가압처리공정"은 가열ㆍ가압처리를 하여 기부용 세라믹 기판 상에 글레이즈층을 형성하는 공정이다. 이 공정은, 가열ㆍ가압처리를 하는 유리층 내에 단부패턴을 가지지 않는 것 이외에는 상기한 제 1 관점에 관한 박막 전자부품용 세라믹 기판의 제조방법에서의 가열ㆍ가압처리공정을 그대로 적용할 수 있다.
상기 "레지스트층 형성공정"은 글레이즈층 상에 레지스트층을 형성하는 공정이다. 이 공정은, 형성면에 내부 배선패턴의 단면이 노출되어 있지 않는 것 이외에는 상기한 제 1 관점에 관한 박막 전자부품용 세라믹 기판의 제조방법에서의 레지스트층 형성공정을 그대로 적용할 수 있다.
상기 "패터닝공정"은 레지스트층을 패터닝하여 내부 배선패턴의 단면에 연속하게 되는 패터닝 구멍을 형성하는 공정이다. "내부 배선패턴의 단면에 연속하게 되는"이라는 것은, 후술하는 에칭공정을 거침에 의해서 패터닝 구멍이 에칭 구멍을 통해서 기부용 세라믹 기판의 표면에 노출된 내부 배선패턴의 단면에 연속하는 것을 의미한다. 이 공정은, 직접 내부 배선패턴의 단면과 연속하지 않는 것 이외에는 상기한 제 1 관점에 관한 박막 전자부품용 세라믹 기판의 제조방법에서의 페터닝공정을 그대로 적용할 수 있다.
상기 "에칭공정"은 패터닝 구멍을 통해서 글레이즈층을 에칭하여 내부 배선패턴의 단면에 연속한 에칭 구멍을 형성하는 공정이다. 에칭에 사용하는 약제 및 조건 등은 특히 한정되는 것이 아니며, 글레이즈층을 형성하는 유리에 따라서 적절히 선택하는 것이 바람직하며, 예를 들면, 플루오르화 수소산계의 에칭제를 사용함으로써 글레이즈층을 에칭할 수 있다.
상기 "레지스트층 제거공정"은 패터닝된 레지스트층을 제거하는 공정이고, 상기 "내부 배선패턴의 단부형성공정"은 에칭 구멍 내에 도전재료를 충전하여 내부 배선패턴의 단면과 접속된 단부패턴을 형성하는 공정이다.
상기 "평탄화 연마공정"은 글레이즈층의 표면을 평탄하게 연마하여 내부 배 선패턴의 단부를 노출시키는 공정이다. 이 공정은, 평탄화 연마를 하기 이전에 단부패턴이 글레이즈층의 표면에 이미 노출되어 있는 것 이외에는 상기한 제 1 관점에 관한 박막 전자부품용 세라믹 기판의 제조방법에서의 평탄화 연마공정을 그대로 적용할 수 있다.
(실시예)
이하, 실시예에 의거하여 본 발명을 구체적으로 설명한다.
[1] 박막 전자부품용 세라믹 기판의 제작(내부배선패턴을 구비하지 않는 것)
<1> 기부용 세라믹 기판의 제작
평균입경이 3∼5㎛인 알루미나 분말(Al2O3 순도 90% 이상)과, Al2O3 , SiO2 및 CaO를 주성분으로 하는 용제 분말(소결조제)을 준비하고, 혼합 분말 전체를 100질량%로 한 경우에, 알루미나 분말이 90∼95질량%, 용제 분말이 5∼10질량%가 되도록 혼합하여 혼합 분말을 얻었다. 이 혼합 분말을 사용하여 얻어진 슬러리를 독터 블레이드법에 의해서 두께 200㎛의 시트형상으로 성형한 후, 소망하는 크기로 재단하여 미소성(未燒成) 시트를 얻었다. 이 미소성 시트를 3장 적층하여 두께 600㎛의 기부용 미소성 세라믹 시트를 얻었다. 이 기부용 미소성 세라믹 시트를 소성하여 기부용 세라믹 기판을 얻었다. 이 기부용 세라믹 기판의 표면조도를 촉침식(觸針式) 표면조도계(동경정밀주식회사 제품, 형식「SURFCOM 1400D」)를 사용하여 측정한 바, Ra가 0.24㎛이고, Ry가 5.7㎛이었다. 이 평탄화 연마를 하지 않은 기부용 세라믹 기판의 표면을 200배 확대하여 얻은 화상을 도 6에, 2000배 확대하여 얻은 화상을 도 7에 나타내었다.
그 후, 얻어진 기부용 세라믹 기판의 표면이 평탄하게 되도록 연마하여 평탄화하였다. 이 연마된 기부용 세라믹 기판의 표면조도를 상기한 바와 마찬가지로 측정한 바, Ra가 0.078㎛이고, Ry가 0.97㎛이었다. 이 연마된 기부용 세라믹 기판의 표면을 200배 확대하여 얻은 화상을 도 8에, 2000배 확대하여 얻은 화상을 도 9에 나타내었다.
<2> 글레이즈층의 형성
테르피네올(용제)에 아크릴계 수지(바인더)를 용해시킨 후에 유리 분말을 혼합하여 유리 페이스트를 얻었다. 유리 분말로서는 Si, B, Al 및 Ca의 각각의 SiO2 환산, B2O3 환산, Al2O3 환산 및 CaO 환산에 의한 합계량을 100㏖%로 한 경우에, Si가 55∼65㏖%, B가 15∼25㏖%, Al이 5∼15㏖%, Ca이 5∼15㏖% 함유되는 평균입경 약 3㎛의 유리 분말을 사용하였다. 이 유리 페이스트를 스크린 인쇄에 의해서 기부용 세라믹 기판 상에 도포하고, 건조시킨 후, 대기 분위기 하에서 1000℃로 소성하였다.
이 소성 후의 유리층의 표면조도를, 연마한 후(평가용 연마이고, 통상은 연마할 필요는 없다)에 상기한 바와 마찬가지로 측정한 바, Ra가 0.60㎛이고, Ry가 13.0㎛이었다. 이 유리층의 표면을 200배 확대하여 얻은 화상을 도 10에, 2000배 확대하여 얻은 화상을 도 11에 나타내었다.
그 후, HIP로(爐) 내에 유리층이 형성된 기부용 세라믹 기판을 넣고, 가압하 지 않은 상태에서 HIP로 내의 온도를 800℃까지 상승시켜서 유리층을 충분히 연화시켰다. 그 후, 이 800℃에서 질소 분위기 하에서 5㎫로 가압하고, 950℃까지 HIP로 내의 온도를 상승시켜서 15분간 가열ㆍ가압처리를 하였다.
그 후, HIP로 내에서 글레이즈층이 형성된 기부용 세라믹 기판을 꺼내어 평탄화 연마를 하였다. 평탄화 연마는 다이아몬드 페이스트를 사용한 기계 연마로 하였다. 또한, 사용한 다이아몬드 페이스트는, 페이스트 내의 다이아몬드 숫돌입자의 입경이 점차 작아지도록 서로 다른 다이아몬드 페이스트를 사용하되, 최후의 다이아몬드 페이스트에는 평균입경 2㎛ 이하의 것을 사용하였다.
얻어진 평탄화 연마 후의 글레이즈층의 표면조도를 상기한 촉침식 표면조도계를 사용하여 측정한 바, Ra가 0.0079㎛이고, Ry가 0.18㎛이었다. 또, 이 평탄화 연마를 한 글레이즈층의 표면을 200배 확대하여 얻은 화상을 도 12에, 2000배 확대하여 얻은 화상을 도 13에 나타내었다.
<3> 평가
상기한 바와 같이, 기부용 세라믹 기판의 표면은 Ra가 0.24㎛이고 Ry가 5.7㎛로서 모두 크다. 또, 이 기부용 세라믹 기판을 연마하더라도 그 표면조도는 Ra를 0.078㎛, Ry를 0.97㎛까지밖에 평탄성을 향상시킬 수 없었다. 도 6∼도 9에 나타낸 바와 같이, 기부용 세라믹 기판의 표면조도를 충분히 저감시킬 수 없는 것은, 표면에 인지되는 포어에 기인하는 것임을 알 수 있다. 또, 가열ㆍ가압처리를 하지 않은 유리층의 평탄화 연마된 표면의 표면조도는 Ra가 0.6㎛이고 Ry가 13.0㎛이었다. 즉, 상기 기부용 세라믹 기판을 연마한 표면보다도 표면조도가 저하되어 있는 것을 알 수 있다. 도 10 및 도 11에 나타낸 바와 같이, 유리층의 형성에 의해서 포어수가 대폭적으로 저감되어 있는 것을 알 수 있다. 그러나, 도 8에서 인지되는 포어보다도 큰 포어가 도 10에서도 인지된다. 즉, 이러한 큰 포어가 형성되어 있기 때문에, 표면조도를 충분히 저감시킬 수 없는 것을 알 수 있다.
이것에 대해서, 본 발명품인 가열ㆍ가압처리를 거친 후에 평탄화 연마된 표면은 Ra가 0.0079㎛이고 Ry가 0.18㎛이었다. 즉, 기부용 세라믹 기판의 표면보다 Ra 및 Ry 모두 97%나 저감되었다. 또, 평탄화 연마된 기부용 세라믹 기판의 표면보다도 Ra가 90%나 저감되고 Ry가 81%나 저감되었다. 또한, 평탄화 연마된 가열ㆍ가압처리를 하지 않은 글레이즈층의 표면보다 Ra 및 Ry 모두 99%나 저감되었다. 또, 도 12 및 도 13에는 포어가 전혀 인지되지 않는 것도 알 수 있다.
즉, 본 발명에 의하면, 포어를 많이 가지는 범용의 세라믹 기판을 사용하더라도 적어도 81% 이상 표면조도를 저감시킬 수 있는 것을 알 수 있다.
[2] 배선패턴을 가지는 박막 전자부품용 세라믹 기판의 제작 1
이하, 도 2 및 도 3에 의거하여 배선패턴(21)을 가지는 박막 전자부품용 세라믹 기판(1)의 제작에 대해서 설명한다. 단, 도 3은 도 2에 연속하는 공정이다.
<1> 기부용 세라믹 기판(2)의 제작
상기 [1]의 <1>과 마찬가지로 하여 두께 600㎛의 기부용 미소성 세라믹 시트를 얻었다. 얻어진 기부용 미소성 세라믹 시트에 CO2 레이저를 사용하여 직경 120㎛(소성 후 직경 100㎛)의 비어 홀(via hole)을 형성하였다. 이어서, 텅스텐 분말, 에틸셀룰로오스(바인더) 및 부틸카르비톨(용제)을 주성분으로 하는 도전성 홀 매립제{소성 후, 내부 배선패턴(211)이 된다}를 조제하여 상기 비어 홀 내에 인쇄 충전하였다. 그 후, 지금까지 하여 얻어진 미소성체를 소망하는 크기로 재단한 후, 소성하여 표리(表裏)로 관통하는 내부 배선패턴(211)을 가지는 기부용 세라믹 기판(2)을 얻었다.
<2> 레지스트층 형성공정 및 패터닝공정
상기 <1>에서 얻어진 기부용 세라믹 기판(2)의 표면에 감광성 레지스트를 스핀 코팅하여 두께 50㎛의 포토 레지스트층(22)을 형성하였다. 그 후, 기부용 세라믹 기판(2) 내의 내부 배선패턴(211)의 패턴을 반전시킨 포토 마스크를 포토 레지스트층(22) 상에 배치하고, 자외선을 조사하였다. 이어서, 현상액에 의해서 경화되지 않은 부분을 제거하여 패터닝 구멍(221)을 형성하였다. 패터닝 구멍(221) 내의 저부에는 내부 배선패턴(211)의 단면이 노출되어 있다.
<3> 내부 배선패턴의 단부형성공정 및 레지스트층 제거공정
기부용 세라믹 기판(2)의 이면측에 노출되어 있는 내부 배선패턴(211)을 모두 단락시키고, 전해 도금 욕조에 침지하여 상기 <2>에서 형성한 패터닝 구멍(221) 내에 구리로 이루어지는 단부패턴(212)을 약 50㎛의 두께{포토 레지스트층(22)과 같은 정도의 두께}로 퇴적 형성하였다. 그 후, 불필요하게 된 포토 레지스트층(22)을 용제로 완전히 제거하였다. 따라서, 내부 배선패턴의 단부형성공정에서 형성된 단부패턴(212)은 기부용 세라믹 기판(2)의 표면에서 돌출되어 있다.
<4> 유리층 형성공정, 가열ㆍ가압처리공정 및 평탄화 연마공정
상기 [1]의 <2>와 마찬가지로 하여 얻어진 유리 페이스트를 상기 기부용 세라믹 기판(2) 상에 도포하고 건조시켜서, 건조 두께 250㎛의 유리 페이스트로 이루어지는 유리 페이스트층(23)을 형성하였다. 그 후, 이 유리 페이스트층(23)을 N2-H2-H2O로 이루어지는 비산화성 분위기 하에서 1000℃로 소성하여 유리화함으로써 두께 100㎛의 유리층(24)을 형성하였다. 이어서, 상기 [1]의 <2>와 마찬가지로 HIP처리하여 글레이즈층(3)을 형성하였다. 그 후, 상기 [1]의 <2>와 마찬가지로 평탄화 연마하여, 본 발명의 배선패턴(21)을 가지며, 표면조도 Ra 0.01㎛ 이하 또한 Ry 0.2㎛ 이하의 글레이즈층(3)을 구비하는 박막 전자부품용 세라믹 기판(1)을 얻었다.
[3] 배선패턴을 가지는 박막 전자부품용 세라믹 기판의 제작 2
이하, 도 4 및 도 5에 의거하여 내부 배선패턴(211)을 가지는 박막 전자부품용 세라믹 기판의 제작에 대해서 설명한다. 단, 도 5는 도 4에 연속하는 공정이다.
<1> 기부용 세라믹 기판(2)의 제작
상기 [2]의 <1>과 마찬가지로 하여 표리로 관통하는 내부 배선패턴(211)을 가지는 기부용 세라믹 기판(2)을 얻었다.
<2> 유리층 형성공정 및 가열ㆍ가압처리공정
상기 [1]의 <2>와 마찬가지로 하여 얻어진 유리 페이스트를 상기 기부용 세라믹 기판(2) 상에 도포하고 건조시켜서, 건조 두께 250㎛의 유리 페이스트로 이루어지는 유리 페이스트층(23)을 형성하였다. 그 후, 이 유리 페이스트층(23)을 상기 [2]의 <4>와 마찬가지로 소성하여 유리층(24)을 형성하였다. 이어서, 상기 [1]의 <2>와 마찬가지로 HIP처리하여 글레이즈층(3)을 형성하였다.
<3> 레지스트층 형성공정 및 패터닝공정
상기 <2>에서 얻어진 기부용 세라믹 기판(2)의 표면에, 상기 [2]의 <2>와 마찬가지로 포토 레지스트층(22)을 형성하였다(단, 포토 레지스트층의 두께는 수㎛로 하였다). 또한, 상기 [2]의 <2>와 마찬가지로 패터닝 구멍(221)을 형성하였다. 패터닝 구멍(221) 내의 저부에는 글레이즈층(3)이 노출되어 있다.
<4> 에칭공정 및 레지스트층 제거공정
상기 <3>에서 형성된 패터닝 구멍(221)을 이용하여 글레이즈층(3) 내에 플루오르화 수소산을 사용해서 패터닝 구멍(221)에서 기부용 세라믹 기판(2)의 표면으로 연속하는 에칭 구멍(31)을 형성하였다. 이 에칭 구멍(31) 내의 저부에는 내부 배선패턴(211)의 단면이 노출되어 있다. 그 후, 불필요하게 된 포토 레지스트층(22)을 아세톤으로 완전히 제거하였다.
<5> 내부 배선패턴의 단부형성공정 및 평탄화 연마공정
상기 <4>에서 얻어진 기부용 세라믹 기판(2)의 이면측에 노출되어 있는 내부 배선패턴(211)을 모두 단락시키고, 전해 도금 욕조에 침지하여 상기 에칭 구멍(31) 내에 구리로 이루어지는 단부패턴(212)을 퇴적 형성하였다. 그 후, 상기 [1]의 <2>와 마찬가지로 평탄화 연마하여, 본 발명의 배선패턴(21)을 가지며, 표면조도 Ra 0.01㎛ 이하 또한 Ry 0.2㎛ 이하의 글레이즈층(3)을 구비하는 박막 전자부품용 세라믹 기판(1)을 얻었다.
[4] 박막 전자부품의 제작(박막 커패시터의 제작)
이하, 도 14∼도 17에 의거하여 박막 커패시터(100)의 제작에 대해서 설명한다. 또한, 도 15∼도 17은 도 14의 박막 커패시터(100)의 상측 절반을 설명하는 것이다. 또, 소성 전후에 있어서의 부호는 편의상 동일하게 하였다. 이하의 <1-a>∼<1-d>에 대해서는 도 15를 참조하고, <1-e>∼<1-i>에 대해서는 도 16을 참조하고, <1-j>∼<1-m>에 대해서는 도 17을 참조한다.
<1-a> 상기 [2]에서 얻어진 박막 전자부품용 세라믹 기판(1)의 일면측에 0.2㎛의 백금으로 이루어지는 커패시터용 도체층(4)을 스퍼터링에 의해서 형성하였다. 이 커패시터용 도체층(4)은 커패시터 내에서 주로 하부 전극이 되는 것이다.
<1-b> 이어서, 이 커패시터용 도체층(4)을 패터닝하기 위해서 커패시터용 도체층의 에칭을 필요로 하지 않는 부분에 에칭 레지스트(5)를 형성하였다.
<1-c> 그 후, 이온 밀링을 사용해서 에칭하여 커패시터용 도체층(4)을 패터닝한 후, 에칭 레지스트(5)를 제거하였다.
<1-d> 이어서, 티탄이소프로폭시드와 스트론튬-n-부톡시드와 금속바륨을 2-에톡시에탄올에 용해시켜서 얻어진 유전체 원료(6)를, 상기 패터닝된 커패시터용 도체층(4)을 가지는 박막 전자부품용 세라믹 기판(1)의 표면에 스핀 코팅에 의해서 도포하였다. 그 후, 도포된 유전체 원료(6)를 건조한 후, 700℃로 열처리하여 두께 0.2㎛의 커패시터용 유전체층(6)을 얻었다.
<1-e> 얻어진 커패시터용 유전체층(6)을 패터닝하기 위해서 커패시터용 유전체층의 에칭을 필요로 하지 않는 부분에 에칭 레지스트(7)를 형성하였다.
<1-f> 그 후, 완충된 플루오르화 수소산을 사용해서 커패시터용 유전체층(6)을 에칭하여 커패시터용 유전체층(6)의 패터닝한 후, 에칭 레지스트(7)를 제거하였다.
<1-g> 이어서, 패터닝된 커패시터용 유전체층(6)의 표면에 0.2㎛의 백금으로 이루어지는 커패시터용 도체층(8)을 스퍼터링에 의해서 형성하였다. 이 커패시터용 도체층(8)은 커패시터 내에서 주로 상부 전극이 되는 것이다.
<1-h> 그 후, 이 커패시터용 도체층(8)을 패터닝하기 위해서 커패시터용 도체층의 에칭을 필요로 하지 않는 부분(커패시터부를 형성하지 않는 측인 박막 전자부품용 세라믹 기판의 이면측에도 에칭 레지스트에 의해서 보호하였다)에 에칭 레지스트(9)를 형성하였다.
<1-i> 이어서, 이온 밀링을 사용해서 에칭하여 커패시터용 도체층(8)을 패터닝한 후, 에칭 레지스트(9)를 제거하였다.
<1-j> 그 후, 솔더 레지스트층(10)을 형성하였다.
<1-k> 이어서, 솔더 레지스트층(10)을 패터닝하였다(이 패터닝에 의해서 비어 배선의 표면을 표출시켰다).
<1-l> 그 후, 상기 <1-k>에서 표출된 비어 배선(배선패턴)(21)의 표면에 무전해 도금법에 의해서 니켈-금 도금층(11)을 형성하였다.
<1-m> 이어서, 상기 <1-l>에서 형성된 니켈-금 도금층(11)의 표면에 솔더 볼(12)을 형성하여 박막 커패시터(100)를 얻었다.
(산업상의 이용 가능성)
본 발명은 전자부품의 관련분야에서 널리 이용할 수 있다. 본 발명의 박막 전자부품용 세라믹 기판은 박막 전자부품(박막 커패시터 등)을 구비하는 모든 기판으로서 이용되며, 특히 배선 내장 기판의 콘덴서에 매우 적합하다. 또, 본 발명의 박막 전자부품은, 이러한 박막 커패시터 및 박막 커패시터를 구비하는 배선기판 등으로서 매우 적합하게 이용된다.
이상과 같이, 본 발명의 제 1 관점에 관한 박막 전자부품용 세라믹 기판에 의하면, 높은 정밀도의 평탄면을 가지기 때문에, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다. 또, 신뢰성이 높은 박막 전자부품을 저렴하게 얻을 수 있다.
본 발명의 제 3 관점에 관한 박막 전자부품용 세라믹 기판에 의하면, 높은 정밀도의 평탄면을 가지기 때문에, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다. 또, 신뢰성이 높은 박막 전자부품을 저렴하게 얻을 수 있다.
글레이즈층의 두께가 10∼100㎛인 경우는, 특히 높은 정밀도의 평탄면이 얻어지며, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다.
글레이즈층을 구성하는 유리의 굴복점이 700℃ 이상인 경우는, 특히 높은 정밀도의 평탄면이 얻어지며, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다. 또, 이것을 사용하여 박막 전자부품을 형성할 때에 통상 가해지는 작업 온도에서도 평탄성이 유지되기 때문에, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다.
유리층을 구성하는 유리가 Si, Al, B, Ca 및 O를 주성분으로 하는 경우는, 특히 높은 정밀도의 평탄면이 얻어지며, 또 글레이즈면에 직접 도체층을 형성할 수 있으며, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다.
본 발명의 제 2 관점에 관한 박막 전자부품용 세라믹 기판에 의하면, 높은 정밀도의 평탄면을 가지기 때문에, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다. 또, 신뢰성이 높은 박막 전자부품을 저렴하게 얻을 수 있다.
가열ㆍ가압처리를 700℃ 이상 또한 1㎫ 이상에서 한 경우는, 특히 높은 정밀도의 평탄면이 얻어지며, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다.
유리층을 구성하는 유리의 굴복점이 750℃ 이상인 경우는, 특히 높은 정밀도의 평탄면이 얻어지며, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다. 또, 이것을 사용하여 박막 전자부품을 형성할 때에 통상 가해지는 작업 온도에서도 평탄성이 유지되기 때문에, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다.
유리층을 구성하는 유리가 Si, Al, B, Ca 및 O를 주성분으로 하는 경우는, 특히 높은 정밀도의 평탄면이 얻어지며, 또 글레이즈면에 직접 도체층을 형성할 수 있으며, 신뢰성이 높은 박막 전자부품을 안정하게 얻을 수 있다.
배선패턴을 내부에 구비하는 경우는, 얻어지는 박막 전자부품 상에 다른 전자부품을 탑재할 수 있는 등, 부품의 소형화에 기여하는 박막 전자부품용 세라믹 기판으로 할 수 있다.
본 발명의 박막 전자부품은 높은 정밀도의 평탄면을 가지는 기판이 사용되기 때문에, 정밀도 및 신뢰성이 우수하다.
본 발명의 박막 전자부품용 세라믹 기판 상에 소정의 커패시터부를 구비하는 박막 전자부품에 의하면, 안정한 전기특성을 발휘할 수 있고, 단락 등이 발생하지 않아 높은 신뢰성을 가지는 커패시터 기능을 가지는 것으로 할 수 있다.
본 발명의 제 1 관점에 관한 박막 전자부품용 세라믹 기판의 제조방법에 의하면, 확실하게 또한 용이하게 높은 정밀도의 평탄면을 가지는 박막 전자부품용 세라믹 기판을 얻을 수 있다.
본 발명의 제 2 관점에 관한 박막 전자부품용 세라믹 기판의 제조방법에 의하면, 확실하게 또한 용이하게 높은 정밀도의 평탄면을 가지는 박막 전자부품용 세라믹 기판을 얻을 수 있다.

Claims (14)

  1. 기부용(基部用) 세라믹 기판과, 상기 기부용 세라믹 기판의 내부에 구비되는 배선패턴과, 상기 기부용 세라믹 기판의 적어도 일면측에 형성된 글레이즈층을 구비하는 박막 전자부품용 세라믹 기판에 있어서,
    상기 글레이즈층은, 상기 기부용 세라믹 기판의 표면에 형성된 유리층을 가열ㆍ가압처리하여 형성된 것으로, 표면이 평탄화 연마되고, 두께가 10∼100㎛이고, 표면의 산술평균조도(Ra)가 0.02㎛ 이하이고, 최대 높이(Ry)가 0.25㎛ 이하이고, 또한 포어를 가지지 않는 박막 전자부품 형성용의 글레이즈층인 것을 특징으로 하는 박막 전자부품용 세라믹 기판.
  2. 청구항 1에 있어서,
    상기 글레이즈층은 굴복점이 700℃ 이상인 유리로부터 형성된 것을 특징으로 하는 박막 전자부품용 세라믹 기판.
  3. 청구항 1에 있어서,
    상기 글레이즈층은, 글레이즈층 전체를 100질량%로 한 경우에 Si를 SiO2 환산, Al을 Al2O3 환산, B를 B2O3 환산, Ca을 CaO 환산한 합계 함유량이 80질량% 이상인 유리로부터 형성된 것을 특징으로 하는 박막 전자부품용 세라믹 기판.
  4. 기부용 세라믹 기판과, 상기 기부용 세라믹 기판의 적어도 일면측에 형성된 글레이즈층을 구비하는 박막 전자부품용 세라믹 기판을 가지는 박막 전자부품에 있어서,
    상기 글레이즈층은, 상기 기부용 세라믹 기판의 표면에 형성된 유리층을 가열ㆍ가압처리하여 형성된 것으로, 표면이 평탄화 연마되고, 두께가 10∼100㎛이고, 표면의 산술평균조도(Ra)가 0.02㎛ 이하이고, 최대 높이(Ry)가 0.25㎛ 이하이고, 또한 포어를 가지지 않는 박막 전자부품 형성용의 글레이즈층이고,
    상기 박막 전자부품용 세라믹 기판 상에 커패시터용 도체층과 커패시터용 유전체층이 적층되되, 대향하는 2층의 상기 커패시터용 도체층 사이에 상기 커패시터용 유전체층이 배치되도록 상기 커패시터용 도체층과 상기 커패시터용 유전체층이 교호로 적층되어 이루어지는 커패시터부를 가지는 것을 특징으로 하는 박막 전자부품.
  5. 청구항 4에 있어서,
    상기 박막 전자부품은 상기 박막 전자부품용 세라믹 기판을 관통하며, 또한 상기 대향하는 2층의 커패시터용 도체층의 어느 하나에 도통하는 비어 배선을 가지는 것을 특징으로 하는 박막 전자부품.
  6. 박막 전자부품용 세라믹 기판을 가지는 박막 전자부품에 있어서,
    상기 박막 전자부품용 세라믹 기판에는 기부용 세라믹 기판의 표면에 형성된 유리층을 가열ㆍ가압처리함에 의해서 글레이즈층이 형성되되, 이 글레이즈층은 표면이 평탄화 연마되고, 두께가 10∼100㎛이고, 또한 포어를 가지지 않는 글레이즈층이고,
    상기 박막 전자부품용 세라믹 기판 상에 커패시터용 도체층과 커패시터용 유전체층이 적층되되, 대향하는 2층의 상기 커패시터용 도체층 사이에 상기 커패시터용 유전체층이 배치되도록 상기 커패시터용 도체층과 상기 커패시터용 유전체층이 교호로 적층되어 이루어지는 커패시터부를 가지는 것을 특징으로 하는 박막 전자부품.
  7. 청구항 6에 있어서,
    상기 박막 전자부품은 상기 박막 전자부품용 세라믹 기판을 관통하며, 또한 상기 대향하는 2층의 커패시터용 도체층의 어느 하나에 도통하는 비어 배선을 가지는 것을 특징으로 하는 박막 전자부품.
  8. 기부용 세라믹 기판과, 상기 기부용 세라믹 기판의 적어도 일면측에 형성된 포어를 가지지 않는 글레이즈층을 구비하는 박막 전자부품용 세라믹 기판을 가지는 박막 전자부품에 있어서,
    상기 글레이즈층은 표면이 평탄화 연마되고, 두께가 10∼100㎛이고, 또한 포어를 가지지 않는 글레이즈층이고,
    상기 박막 전자부품용 세라믹 기판 상에 커패시터용 도체층과 커패시터용 유전체층이 적층되되, 대향하는 2층의 상기 커패시터용 도체층 사이에 상기 커패시터용 유전체층이 배치되도록 상기 커패시터용 도체층과 상기 커패시터용 유전체층이 교호로 적층되어 이루어지는 커패시터부를 가지는 것을 특징으로 하는 박막 전자부품.
  9. 청구항 8에 있어서,
    상기 박막 전자부품은 상기 박막 전자부품용 세라믹 기판을 관통하며, 또한 상기 대향하는 2층의 커패시터용 도체층의 어느 하나에 도통하는 비어 배선을 가지는 것을 특징으로 하는 박막 전자부품.
  10. 기부용 세라믹 기판과, 상기 기부용 세라믹 기판의 적어도 일면측에 형성된 글레이즈층을 구비하는 박막 전자부품용 세라믹 기판을 가지는 박막 전자부품에 있어서,
    상기 글레이즈층은, 상기 기부용 세라믹 기판의 표면에 형성된 유리층을 가열ㆍ가압처리하여 형성된 것으로, 표면이 평탄화 연마되고, 두께가 10∼100㎛이고, 표면의 산술평균조도(Ra)가 0.02㎛ 이하이고, 최대 높이(Ry)가 0.25㎛ 이하이고, 또한 포어를 가지지 않는 박막 전자부품 형성용의 글레이즈층이고,
    상기 박막 전자부품용 세라믹 기판 상에 커패시터용 도체층과 커패시터용 유전체층이 적층되되, 대향하는 2층의 상기 커패시터용 도체층 사이에 상기 커패시터용 유전체층이 배치되도록 상기 커패시터용 도체층과 상기 커패시터용 유전체층이 교호로 적층되어 이루어지는 커패시터부와.
    상기 박막 전자부품용 세라믹 기판을 관통하며, 또한 상기 대향하는 2층의 커패시터용 도체층의 어느 하나에 도통하는 비어 배선을 가지는 것을 특징으로 하는 박막 전자부품.
  11. 기부용 세라믹 기판과, 상기 기부용 세라믹 기판의 적어도 일면측에 형성된 글레이즈층을 가지며,
    상기 글레이즈층은, 기부용 세라믹 기판의 표면에 형성된 유리층을 가열ㆍ가압처리하여 형성된 것으로, 표면이 평탄화 연마되고, 두께가 10∼100㎛이고, 표면의 산술평균조도(Ra)가 0.02㎛ 이하이고, 최대 높이(Ry)가 0.25㎛ 이하이고, 또한 포어를 가지지 않는 박막 전자부품 형성용의 글레이즈층인 것을 특징으로 하는 박막 전자부품용 세라믹 기판의 제조방법에 있어서,
    표면에 단면이 노출된 내부 배선패턴을 구비하는 기부용 세라믹 기판의 상기 표면에 레지스트층을 형성하는 레지스트층 형성공정과,
    상기 레지스트층을 패터닝하여 상기 내부 배선패턴의 상기 단면에 연속한 패터닝 구멍을 형성하는 패터닝공정과,
    상기 패터닝 구멍 내에 도전재료를 충전하여 상기 내부 배선패턴의 상기 단면과 접속된 내부 배선패턴의 단부를 형성하는 내부 배선패턴의 단부형성공정과,
    패터닝된 상기 레지스트층을 제거하는 레지스트층 제거공정과,
    상기 내부 배선패턴의 단부의 적어도 일부가 매몰되도록 상기 기부용 세라믹 기판의 표면에 유리층을 형성하는 유리층 형성공정과,
    가열ㆍ가압처리를 하여 상기 기부용 세라믹 기판의 표면에 글레이즈층을 형성하는 가열ㆍ가압처리공정과,
    상기 글레이즈층의 표면을 평탄하게 연마하여 상기 내부 배선패턴의 단부를 노출시키는 평탄화 연마공정을 이 순서대로 구비하는 것을 특징으로 하는 박막 전자부품용 세라믹 기판의 제조방법.
  12. 기부용 세라믹 기판과, 상기 기부용 세라믹 기판의 적어도 일면측에 형성된 글레이즈층을 가지며,
    상기 글레이즈층은, 기부용 세라믹 기판의 표면에 형성된 유리층을 가열ㆍ가압처리하여 형성된 것으로, 표면이 평탄화 연마되고, 두께가 10∼100㎛이고, 표면의 산술평균조도(Ra)가 0.02㎛ 이하이고, 최대 높이(Ry)가 0.25㎛ 이하이고, 또한 포어를 가지지 않는 박막 전자부품 형성용의 글레이즈층인 것을 특징으로 하는 박막 전자부품용 세라믹 기판의 제조방법에 있어서,
    표면에 단면이 노출된 내부 배선패턴을 구비하는 기부용 세라믹 기판의 상기 표면에 유리층을 형성하는 유리층 형성공정과,
    가열ㆍ가압처리를 하여 상기 기부용 세라믹 기판의 표면에 글레이즈층을 형성하는 가열ㆍ가압처리공정과,
    상기 글레이즈층의 표면에 레지스트층을 형성하는 레지스트층 형성공정과,
    상기 레지스트층을 패터닝하여 상기 내부 배선패턴의 상기 단면에 대응한 패터닝 구멍을 형성하는 패터닝공정과,
    상기 패터닝 구멍을 통해서 상기 글레이즈층을 에칭하여 상기 내부 배선패턴의 상기 단면에 연속한 에칭 구멍을 형성하는 에칭공정과,
    패터닝된 상기 레지스트층을 제거하는 레지스트층 제거공정과,
    상기 에칭 구멍 내에 도전재료를 충전하여 상기 내부 배선패턴의 상기 단면과 접속된 내부 배선패턴의 단부를 형성하는 내부 배선패턴의 단부형성공정과,
    상기 글레이즈층의 표면을 평탄하게 연마하여 상기 내부 배선패턴의 단부를 노출시키는 평탄화 연마공정을 이 순서대로 구비하는 것을 특징으로 하는 박막 전자부품용 세라믹 기판의 제조방법.
  13. 삭제
  14. 삭제
KR1020040077122A 2003-09-29 2004-09-24 박막 전자부품용 세라믹 기판 및 그 제조방법 및 이것을사용한 박막 전자부품 KR101051197B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003338699 2003-09-29
JPJP-P-2003-00338699 2003-09-29

Publications (2)

Publication Number Publication Date
KR20050031430A KR20050031430A (ko) 2005-04-06
KR101051197B1 true KR101051197B1 (ko) 2011-07-21

Family

ID=34419093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040077122A KR101051197B1 (ko) 2003-09-29 2004-09-24 박막 전자부품용 세라믹 기판 및 그 제조방법 및 이것을사용한 박막 전자부품

Country Status (3)

Country Link
US (1) US7348069B2 (ko)
KR (1) KR101051197B1 (ko)
DE (1) DE102004047007B4 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005098942A1 (ja) * 2004-04-05 2005-10-20 Mitsubishi Materials Corporation Ａi／ａiｎ接合体、パワーモジュール用基板及びパワーモジュール並びにａi／ａiｎ接合体の製造方法
US8414962B2 (en) * 2005-10-28 2013-04-09 The Penn State Research Foundation Microcontact printed thin film capacitors
CN101449374B (zh) * 2006-06-08 2011-11-09 国际商业机器公司 高热传导性柔软片及其制造方法
US8564321B2 (en) * 2008-05-16 2013-10-22 Ngk Spark Plug Co., Ltd. Ceramic substrate, functional ceramic substrate, probe card and method for manufacturing ceramic substrate
US8677293B2 (en) * 2008-12-22 2014-03-18 Texas Instruments Incorporated Feasibility of IC edits
DE102009029485A1 (de) * 2009-09-15 2011-03-24 Robert Bosch Gmbh Verfahren zur Herstellung eines Keramikbauteils, Keramikbauteil und Bauteilanordnung
WO2017169749A1 (ja) * 2016-03-29 2017-10-05 株式会社東芝 セラミック回路基板およびそれを用いた半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044073A (ja) * 1999-07-30 2001-02-16 Sony Corp 薄膜コンデンサとその製造方法
JP2003017301A (ja) * 2001-07-02 2003-01-17 Alps Electric Co Ltd 薄膜抵抗素子およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6025398B2 (ja) * 1980-12-27 1985-06-18 セントラル硝子株式会社 グレ−ズドセラミック基板
US4634634A (en) * 1981-10-19 1987-01-06 Ngk Spark Plug Co., Ltd. Glaze ceramic base
US4632846A (en) * 1984-09-17 1986-12-30 Kyocera Corporation Process for preparation of glazed ceramic substrate and glazing composition used therefor
US4767672A (en) * 1984-09-17 1988-08-30 Kyocera Corporation Process for preparation of glazed ceramic substrate and glazing composition used therefor
JP2001126946A (ja) * 1999-10-28 2001-05-11 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044073A (ja) * 1999-07-30 2001-02-16 Sony Corp 薄膜コンデンサとその製造方法
JP2003017301A (ja) * 2001-07-02 2003-01-17 Alps Electric Co Ltd 薄膜抵抗素子およびその製造方法

Also Published As

Publication number Publication date
KR20050031430A (ko) 2005-04-06
US7348069B2 (en) 2008-03-25
DE102004047007A1 (de) 2005-06-02
DE102004047007B4 (de) 2014-12-11
US20050078433A1 (en) 2005-04-14

Similar Documents

Publication Publication Date Title
US6938332B2 (en) Method for manufacturing multilayer ceramic substrates
JP6508098B2 (ja) 電子部品及び電子部品の製造方法
JP3633435B2 (ja) 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
KR20200049661A (ko) 적층 세라믹 전자 부품
JP2021013009A (ja) 積層セラミックキャパシタ
KR101051219B1 (ko) 박막 전자부품 및 그 제조방법
KR20200049659A (ko) 적층 세라믹 전자 부품
JP7551280B2 (ja) 積層セラミック電子部品
US11875946B2 (en) Ceramic electronic component, substrate arrangement, and method of manufacturing ceramic electronic component
JP2012009679A (ja) セラミック電子部品及びその製造方法
JP2021072356A (ja) 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
KR101051197B1 (ko) 박막 전자부품용 세라믹 기판 및 그 제조방법 및 이것을사용한 박막 전자부품
KR100896609B1 (ko) 다층 세라믹 기판의 제조 방법
JP4668577B2 (ja) 薄膜電子部品用セラミック基板及びその製造方法並びにこれを用いた薄膜電子部品
KR20210089860A (ko) 적층 세라믹 전자부품 및 이의 제조 방법
JP4624754B2 (ja) 薄膜電子部品用セラミック基板及びその製造方法並びにこれを用いた薄膜電子部品
JP3955389B2 (ja) コンデンサ内蔵基板およびその製造方法
JP4690000B2 (ja) 薄膜電子部品用セラミック基板及びこれを用いた薄膜電子部品
JP4261949B2 (ja) セラミック多層基板
KR100289959B1 (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
JP2005093736A (ja) 薄膜キャパシタ用セラミック基板及びその製造方法並びにこれを用いた薄膜キャパシタ
JP2010278117A (ja) 配線基板の製造方法
JP2002368421A (ja) 多層セラミック基板の製造方法および多層セラミック基板
JP2005089250A (ja) 薄膜キャパシタ用セラミック基板及びその製造方法並びにこれを用いた薄膜キャパシタ
JP4514301B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 9