KR20200049659A - 적층 세라믹 전자 부품 - Google Patents

적층 세라믹 전자 부품 Download PDF

Info

Publication number
KR20200049659A
KR20200049659A KR1020190136338A KR20190136338A KR20200049659A KR 20200049659 A KR20200049659 A KR 20200049659A KR 1020190136338 A KR1020190136338 A KR 1020190136338A KR 20190136338 A KR20190136338 A KR 20190136338A KR 20200049659 A KR20200049659 A KR 20200049659A
Authority
KR
South Korea
Prior art keywords
multilayer ceramic
layer
axis
element body
electronic component
Prior art date
Application number
KR1020190136338A
Other languages
English (en)
Inventor
히로부미 다나카
도시오 사쿠라이
게이스케 오카이
다이스케 이와나가
히사시 나카타
도모야 시바사키
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019195875A external-priority patent/JP2020167368A/ja
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20200049659A publication Critical patent/KR20200049659A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

저배화가 가능한 적층 세라믹 콘덴서 등의 적층 세라믹 전자 부품을 제공하는 것이다.
적층 세라믹 전자 부품(2)에 관한 것이다. 단자 전극(6, 8)이, 내부 전극층(12)이 인출되는 소자 본체(4)의 인출단(4a, 4b)을 덮는 단측 전극부(6a, 8a)와, 소자 본체(4)의 적층 방향에 수직인 상면(4c)의 일부를 단측 전극부(6a, 8a)에 연속하여 덮는 상측 전극부(6b, 8b)를 갖고, 단측 전극부(6a, 8a)의 외면이 단측 피복층(18b)으로 덮여 있고, 상면(4c)과 적층 방향을 따라서 반대측에 위치하는 소자 본체(4)의 하면(4d)에는, 단자 전극(6, 8)이 실질적으로 존재하지 않는다.

Description

적층 세라믹 전자 부품{MULTI-LAYER CERAMIC ELECTRONIC DEVICE}
본 발명은, 예를 들어 적층 세라믹 콘덴서 등으로서 사용되는 적층 세라믹 전자 부품에 관한 것이며, 더욱 상세하게는, 박형화가 가능한 적층 세라믹 전자 부품에 관한 것이다.
예를 들어 하기의 특허문헌 1에도 나타내는 바와 같이, 종래의 적층 세라믹 콘덴서는, 소자 본체의 긴 변 방향의 양단부에 단자 전극을 갖고, 각 단자 전극은, 소자 본체의 단측 전극부와, 소자 본체의 상면을 덮는 상측 전극부와 소자 본체의 하면을 덮는 하면 전극부를 갖는 것이 일반적이다.
단자 전극의 하지 전극은, 소자 본체의 단부를 도전 입자 함유 용액에 침지하여 형성된다. 침지 시에는, 복수의 소자 본체를 보유 지지판에 형성되어 있는 복수의 보유 지지 구멍에 각각 삽입하고, 소자 본체의 편측 단마다 용액에 침지시켜 하지 전극을 형성한다. 그 후에, 필요에 따라 하지 전극에 도금막을 형성하여 단자 전극으로 한다.
어떻게 하든, 소자 본체에 단자 전극을 형성할 때는, 소자 본체 자체에, 어느 정도의 두께가 없으면, 하지 전극을 형성하기 어려움과 함께, 도금막을 형성하기 어렵다. 즉, 소자 본체가 얇으면, 소자 본체를 보유 지지판의 보유 지지 구멍에서 보유 지지할 때, 소자 본체가 파손되기 쉽다. 또한, 도금을 행할 때도, 소자 본체가 얇으면, 소자 본체가 파손되기 쉽다. 그 때문에, 종래의 적층 세라믹 콘덴서의 구조에서는, 소자 본체의 박형화가 곤란하고, 그 때문에 적층 세라믹 콘덴서의 저배화가 곤란하였다.
또한, 예를 들어 하기의 특허문헌 2에 기재된 적층 세라믹 콘덴서는, 유전체층과 내부 전극층의 적층 방향(높이 방향)의 한쪽 면에 있어서, 제1 외부 전극 및 제2 외부 전극을 갖고 있지 않다. 이에 의해, 콘덴서 본체의 높이 방향 치수를 크게 할 수 있어, 용량 증가에 공헌할 수 있다.
그러나, 특허문헌 2에서는, 적층 세라믹 콘덴서의 저배화에 수반되는 소자 본체의 강도의 향상에 대해서는 검토되어 있지 않다.
일본 특허 공개 제2017-28254호 공보 일본 특허 공개 제2017-152621호 공보
본 발명은, 이와 같은 실상을 감안하여 이루어지며, 그 목적은, 저배화가 가능한 적층 세라믹 콘덴서 등의 적층 세라믹 전자 부품을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 제1 관점에 관한 적층 세라믹 전자 부품은,
제1 축 및 제2 축을 포함하는 평면에 실질적으로 평행한 내부 전극층과 절연층이 제3 축의 방향을 따라서 교대로 적층되어 있는 소자 본체와,
상기 소자 본체의 외면에 밀착되어 형성되며, 상기 내부 전극층에 전기적으로 접속되어 있는 단자 전극을 갖는 적층 세라믹 전자 부품이며,
상기 단자 전극이, 상기 내부 전극층이 인출되는 상기 소자 본체의 상기 제2 축 방향의 단부를 덮고 상기 제2 축의 방향으로 서로 마주보는 한 쌍의 단측 전극부와, 상기 소자 본체의 상기 제3 축에 실질적으로 수직인 상면의 일부를 상기 단측 전극부에 각각 연속하여 덮는 한 쌍의 상측 전극부를 갖고,
상기 단측 전극부의 외면이 단측 피복층으로 덮여 있고,
상기 소자 본체의 상기 상면과 상기 제3 축의 방향을 따라서 반대측에 위치하는 상기 소자 본체의 하면에는, 상기 단자 전극이 실질적으로 존재하지 않는 것을 특징으로 한다.
본 발명의 제2 관점에 관한 적층 세라믹 전자 부품은,
제1 축 및 제2 축을 포함하는 평면에 실질적으로 평행한 내부 전극층과 절연층이 제3 축의 방향을 따라서 교대로 적층되어 있는 소자 본체와,
상기 소자 본체의 외면에 밀착되어 형성되며, 상기 내부 전극층에 전기적으로 접속되어 있는 단자 전극을 갖는 적층 세라믹 전자 부품이며,
상기 단자 전극이, 상기 내부 전극층이 인출되는 상기 소자 본체의 상기 제2 축의 방향의 단부를 덮고 상기 제2 축의 방향으로 서로 마주보는 한 쌍의 단측 전극부와, 상기 소자 본체의 상기 제3 축에 실질적으로 수직인 상면의 일부를 상기 단측 전극부에 각각 연속하여 덮는 한 쌍의 상측 전극부를 갖고,
상기 단측 전극부의 외면이 단측 피복층으로 덮여 있고,
상기 소자 본체의 상기 상면과 상기 제3 축의 방향을 따라서 반대측에 위치하는 상기 소자 본체의 하면의 전체가 외부에 노출되어 있는 것을 특징으로 한다.
본 발명의 제1 관점에 관한 적층 세라믹 전자 부품 및 후술하는 제3 및 제5 관점에 관한 적층 세라믹 전자 부품에서는, 소자 본체의 하면에 단자 전극이 실질적으로 형성되지 않는다. 본 발명의 제2 관점에 관한 적층 세라믹 전자 부품 및 후술하는 제4 및 제6 관점에 관한 적층 세라믹 전자 부품에서는, 소자 본체의 하면의 전체가 노출된다. 종래의 적층 세라믹 전자 부품의 구조에서는, 소자 본체의 두께를, 예를 들어 100㎛ 이하 정도로 단순히 얇게 하는 것만으로는, 소자 본체에 단자 전극을 형성하는 것이 곤란하다.
본 발명의 제1 및 제2 관점에 관한 적층 세라믹 전자 부품 및 후술하는 제3 내지 제6 관점에 관한 적층 세라믹 전자 부품은, 예를 들어 2개 이상의 얇은 소자 본체를 조합하여, 단자 전극을 형성한 후에, 소자 본체가 분리되어 형성될 수 있다. 그 때문에, 예를 들어 종래의 1/2 이하 정도로 얇은 적층 세라믹 전자 부품이, 용이하게 제조될 수 있다.
결과로서 얻어지는 적층 세라믹 전자 부품에서는, 소자 본체의 하면에 단자 전극이 실질적으로 형성되지 않거나, 혹은 소자 본체의 하면의 전체가 노출된다. 그리고, 적층 세라믹 전자 부품의 토탈 두께는, 100㎛ 이하, 바람직하게는 90㎛ 이하, 더욱 바람직하게는 80㎛ 이하, 특히 바람직하게는 60㎛ 이하로 얇게 할 수 있어, 적층 세라믹 전자 부품의 저배화에 기여한다.
또한, 본 발명의 제1 및 제2 관점에 관한 적층 세라믹 전자 부품에서는, 단측 전극부의 외면이 단측 피복층으로 덮여 있다. 이에 의해, 적층 세라믹 전자 부품의 내습성을 높일 수 있다. 즉, 적층 세라믹 전자 부품의 저배화에 의해 단자 전극이 얇아졌다고 해도, 적층 세라믹 전자 부품의 내부로의 수분의 침입을 방지할 수 있다. 이것으로부터, 수분이 있는 환경이나 습도가 높은 환경에서 적층 세라믹 전자 부품을 사용하거나, 적층 세라믹 전자 부품의 제조 공정에 물을 사용하는 공정이나 습식 공정이 있었다고 해도, 적층 세라믹 전자 부품의 내부로의 수분의 침입을 방지하여, 절연성의 저하를 억제할 수 있다.
또한, 본 발명의 제1 및 제2 관점에 관한 적층 세라믹 전자 부품에서는, 단측 전극부의 외면이 단측 피복층으로 덮여 있기 때문에 강도를 높일 수 있다.
본 발명의 제1 및 제2 관점에 관한 적층 세라믹 전자 부품에서는, 바람직하게는, 상기 소자 본체의 상기 하면은, 평탄면이다. 소자 본체의 하면이 평탄면임으로써, 예를 들어 기판의 내부에 매립되기 쉬워진다. 또한, 소자 본체의 하면인 평탄면이 실장면에 설치될 때, 소자 본체가 실장면에 밀착되어 설치되어, 적층 세라믹 전자 부품의 굽힘 강도가 향상된다.
본 발명의 제1 및 제2 관점에 관한 적층 세라믹 전자 부품에서는, 바람직하게는, (상기 단측 피복층의 피복 면적/상기 단측 전극부의 외면의 면적)×100으로 나타내어지는 피복률이 96 내지 100％이다.
피복률이 소정값 이상임으로써, 적층 세라믹 전자 부품의 내습성을 보다 높일 수 있음과 함께, 강도를 높일 수 있다.
본 발명의 제1 및 제2 관점에 관한 적층 세라믹 전자 부품에서는, 바람직하게는, (상기 단측 피복층의 평균 두께/상기 단측 전극부의 평균 두께)×100으로 나타내어지는 상기 단측 피복층의 상대 두께가, 20 내지 500％이다.
단측 피복층의 상대 두께가 상기 범위 내임으로써, 적층 세라믹 전자 부품의 내습성을 보다 높일 수 있음과 함께, 강도를 높일 수 있는 것 외에, 적층 세라믹 전자 부품의 제2 축의 방향의 치수가 너무 커지지 않아, 문제없이 실장을 할 수 있다.
본 발명의 제1 및 제2 관점에 관한 적층 세라믹 전자 부품에서는, 바람직하게는, 상기 단측 피복층의 재질은 Si를 주성분으로 하는 유리 또는 수지를 주성분으로 하는 막이다.
이에 의해, 적층 세라믹 전자 부품의 내습성을 보다 높일 수 있음과 함께, 강도를 높일 수 있다.
본 발명의 제1 및 제2 관점에 관한 적층 세라믹 전자 부품에서는, 바람직하게는, 상기 적층 세라믹 전자 부품이 한 쌍의 상측 전극부 사이에 소정의 상면 피복층을 갖는다. 소정의 상면 피복층은, 한 쌍의 상기 상측 전극부 사이에 위치하는 상기 소자 본체의 상기 상면을 덮는 상면 피복층의 표면이, 상기 상측 전극부의 표면과 실질적으로 단차가 없게 되도록 밀착되어 적층 세라믹 전자 부품에 구비되어 있다. 이에 의해, 소자 본체의 상면측의 단차를 경감하여, 적층 세라믹 전자 부품이 저배화되어도 단차에 대한 응력의 집중을 억제할 수 있어, 적층 세라믹 전자 부품의 굽힘 강도를 높일 수 있다.
또한, 굽힘 강도가 향상됨으로써, 소자 본체의 제1 축의 방향의 치수 또는 제2 축의 방향의 치수를 길게 하는 것이 용이해져, 소자 본체의 내부에 있어서의 내부 전극층의 상호간의 대향 면적이 넓어져, 정전 용량 등의 전자 부품의 특성이 향상된다.
상기한 바와 같이, 상측 전극부가 형성된 소자 본체의 상면에 단차가 없는 경우에는, 진공 흡착하여 적층 세라믹 콘덴서를 픽업하기 쉽고, 기판에 내장하기 쉽다.
본 발명의 제1 및 제2 관점에 관한 적층 세라믹 전자 부품에서는, 바람직하게는, 상기 상측 전극부의 표면이 Ni 도금, Sn 도금, Au 도금 및 Cu 도금으로부터 선택되는 적어도 1종에 의해 덮여 있다.
본 발명의 제1 및 제2 관점에 관한 적층 세라믹 전자 부품에서는, 상기 소자 본체는, 상측 전극부 및 상면 피복층의 하부에 상면 강화층을 포함해도 된다.
이와 같이 구성함으로써, 적층 세라믹 전자 부품의 굽힘 강도가 보다 향상되는 것 외에, 후공정에서의 크랙, 깨짐을 더욱 억제할 수 있다.
상기 목적을 달성하기 위해, 본 발명의 제3 관점에 관한 적층 세라믹 전자 부품은,
제1 축 및 제2 축을 포함하는 평면에 실질적으로 평행한 내부 전극층과 절연층이 제3 축의 방향을 따라서 교대로 적층되어 있는 소자 본체와,
상기 소자 본체의 외면에 밀착되어 형성되며, 상기 내부 전극층에 전기적으로 접속되어 있는 단자 전극을 갖는 적층 세라믹 전자 부품이며,
상기 단자 전극이, 상기 내부 전극층이 인출되는 상기 소자 본체의 상기 제2 축 방향의 단부를 덮고 상기 제2 축의 방향으로 서로 마주보는 한 쌍의 단측 전극부와, 상기 소자 본체의 상기 제3 축에 실질적으로 수직인 상면의 일부를 상기 단측 전극부에 각각 연속하여 덮는 한 쌍의 상측 전극부를 갖고,
상기 소자 본체와 상기 단자 전극의 계면에는, 도전성 금속막이 개재되어 있고,
상기 소자 본체의 상기 상면과 상기 제3 축의 방향을 따라서 반대측에 위치하는 상기 소자 본체의 하면에는, 상기 단자 전극이 실질적으로 존재하지 않는 것을 특징으로 한다.
본 발명의 제4 관점에 관한 적층 세라믹 전자 부품은,
제1 축 및 제2 축을 포함하는 평면에 실질적으로 평행한 내부 전극층과 절연층이 제3 축의 방향을 따라서 교대로 적층되어 있는 소자 본체와,
상기 소자 본체의 외면에 밀착되어 형성되며, 상기 내부 전극층에 전기적으로 접속되어 있는 단자 전극을 갖는 적층 세라믹 전자 부품이며,
상기 단자 전극이, 상기 내부 전극층이 인출되는 상기 소자 본체의 상기 제2 축의 방향의 단부를 덮고 상기 제2 축의 방향으로 서로 마주보는 한 쌍의 단측 전극부와, 상기 소자 본체의 상기 제3 축에 실질적으로 수직인 상면의 일부를 상기 단측 전극부에 각각 연속하여 덮는 한 쌍의 상측 전극부를 갖고,
상기 소자 본체와 상기 단자 전극의 계면에는, 도전성 금속막이 개재되어 있고,
상기 소자 본체의 상기 상면과 상기 제3 축의 방향을 따라서 반대측에 위치하는 상기 소자 본체의 하면의 전체가 외부에 노출되어 있는 것을 특징으로 한다.
또한, 본 발명의 제3 및 제4 관점에 관한 적층 세라믹 전자 부품에서는, 소자 본체와 단자 전극의 계면에는, 도전성 금속막이 개재되어 있다. 이와 같이 구성함으로써, 단자 전극과 소자 본체의 표면의 밀착성을 높일 수 있다. 그 결과, 단자 전극과 소자 본체의 밀착성 개선이 실현되어, 내습성을 향상시킬 수 있다.
본 발명의 제3 및 제4 관점에 관한 적층 세라믹 전자 부품에서는, 바람직하게는, 소자 본체의 상기 하면은, 평탄면이다. 소자 본체의 하면이 평탄면임으로써, 예를 들어 기판의 내부에 매립되기 쉬워진다. 또한, 소자 본체의 하면인 평탄면이 실장면에 설치될 때, 소자 본체가 실장면에 밀착되어 설치되어, 적층 세라믹 전자 부품의 굽힘 강도가 향상된다.
본 발명의 제3 및 제4 관점에 관한 적층 세라믹 전자 부품에서는, 바람직하게는, 상기 도전성 금속막은, Pt, Rh, Ru, Re, Ir, Pd 중 어느 금속을 적어도 포함한다. 이와 같은 금속으로 도전성 금속막을, 소자 본체의 표면에 형성함으로써, 단자 전극과 소자 본체의 표면의 밀착성을, 더욱 높일 수 있다.
본 발명의 제3 및 제4 관점에 관한 적층 세라믹 전자 부품에서는, 바람직하게는, 소자 본체의 표면에 형성되어 있는 요철면을 도전성 금속막이 피복하는 피복 면적 비율이 20 내지 70％의 범위 내이다. 도전성 금속막에 의한 소자 본체의 표면의 피복 면적 비율이 너무 작아도 너무 커도, 단자 전극과 소자 본체의 밀착성 개선 효과가 작고, 피복 면적 비율이 20 내지 70％의 범위 내인 경우에, 밀착성 개선 효과가 크다.
본 발명의 제3 및 제4 관점에 관한 적층 세라믹 전자 부품에서는, 바람직하게는, 단자 전극의 단측 전극부의 외면이 단측 피복층으로 덮여 있다. 이에 의해, 적층 세라믹 전자 부품의 내습성을, 더욱 높일 수 있다. 즉, 적층 세라믹 전자 부품의 저배화에 의해 단자 전극이 얇아졌다고 해도, 적층 세라믹 전자 부품의 내부로의 수분의 침입을 방지할 수 있다. 이것으로부터, 수분이 있는 환경이나 습도가 높은 환경에서 적층 세라믹 전자 부품을 사용하거나, 적층 세라믹 전자 부품의 제조 공정에 물을 사용하는 공정이나 습식 공정이 있었다고 해도, 적층 세라믹 전자 부품의 내부로의 수분의 침입을 방지하여, 절연성의 저하를 억제할 수 있다.
또한, 단측 전극부의 외면이 단측 피복층으로 덮여 있기 때문에, 적층 세라믹 전자 부품의 강도를, 더욱 높일 수 있다.
본 발명의 제3 및 제4 관점에 관한 적층 세라믹 전자 부품에서는, 바람직하게는, (상기 단측 피복층의 피복 면적/상기 단측 전극부의 외면의 면적)×100으로 나타내어지는 피복률이 96 내지 100％이다.
피복률이 소정값 이상임으로써, 적층 세라믹 전자 부품의 내습성을 보다 높일 수 있음과 함께, 강도를 높일 수 있다.
본 발명의 제3 및 제4 관점에 관한 적층 세라믹 전자 부품에서는, 바람직하게는, (상기 단측 피복층의 평균 두께/상기 단측 전극부의 평균 두께)×100으로 나타내어지는 상기 단측 피복층의 상대 두께가, 20 내지 500％이다.
단측 피복층의 상대 두께가 상기 범위 내임으로써, 적층 세라믹 전자 부품의 내습성을 보다 높일 수 있음과 함께, 강도를 높일 수 있는 것 외에, 적층 세라믹 전자 부품의 제2 축의 방향의 치수가 너무 커지지 않아, 문제없이 실장을 할 수 있다.
본 발명의 제3 및 제4 관점에 관한 적층 세라믹 전자 부품에서는, 바람직하게는, 상기 단측 피복층의 재질은 Si를 주성분으로 하는 유리 또는 수지를 주성분으로 하는 막이다.
이에 의해, 적층 세라믹 전자 부품의 내습성을 보다 높일 수 있음과 함께, 강도를 높일 수 있다.
본 발명의 제3 및 제4 관점에 관한 적층 세라믹 전자 부품에서는, 바람직하게는, 상기 적층 세라믹 전자 부품이 한 쌍의 상측 전극부 사이에 소정의 상면 피복층을 갖는다. 소정의 상면 피복층은, 한 쌍의 상기 상측 전극부 사이에 위치하는 상기 소자 본체의 상기 상면을 덮는 상면 피복층의 표면이, 상기 상측 전극부의 표면과 실질적으로 단차가 없게 되도록 밀착되어 적층 세라믹 전자 부품에 구비되어 있다. 이에 의해, 소자 본체의 상면측의 단차를 경감하여, 적층 세라믹 전자 부품이 저배화되어도 단차에 대한 응력의 집중을 억제할 수 있어, 적층 세라믹 전자 부품의 굽힘 강도를 높일 수 있다.
또한, 굽힘 강도가 향상됨으로써, 소자 본체의 제1 축의 방향의 치수 또는 제2 축의 방향의 치수를 길게 하는 것이 용이해져, 소자 본체의 내부에 있어서의 내부 전극층의 상호간의 대향 면적이 넓어져, 정전 용량 등의 전자 부품의 특성이 향상된다.
상기한 바와 같이, 상측 전극부가 형성된 소자 본체의 상면에 단차가 없는 경우에는, 진공 흡착하여 적층 세라믹 콘덴서를 픽업하기 쉽고, 기판에 내장하기 쉽다.
본 발명의 제3 및 제4 관점에 관한 적층 세라믹 전자 부품에서는, 바람직하게는, 상기 상측 전극부의 표면이 Ni 도금, Sn 도금, Au 도금 및 Cu 도금으로부터 선택되는 적어도 1종에 의해 덮여 있다.
본 발명의 제3 및 제4 관점에 관한 적층 세라믹 전자 부품에서는, 상기 소자 본체는, 상측 전극부 및 상면 피복층의 하부에 상면 강화층을 포함해도 된다.
이와 같이 구성함으로써, 적층 세라믹 전자 부품의 굽힘 강도가 보다 향상되는 것 외에, 후공정에서의 크랙, 깨짐을 더욱 억제할 수 있다.
상기 목적을 달성하기 위해, 본 발명의 제5 관점에 관한 적층 세라믹 전자 부품은,
제1 축 및 제2 축을 포함하는 평면에 실질적으로 평행한 내부 전극층과 절연층이 제3 축의 방향을 따라서 교대로 적층되어 있는 소자 본체와,
상기 소자 본체의 외면에 밀착되어 형성되며, 상기 내부 전극층에 전기적으로 접속되어 있는 단자 전극을 갖는 적층 세라믹 전자 부품이며,
상기 단자 전극이, 상기 내부 전극층이 인출되는 상기 소자 본체의 상기 제2 축의 방향의 단부를 덮고 상기 제2 축의 방향으로 서로 마주보는 한 쌍의 단측 전극부와, 상기 소자 본체의 상기 제3 축에 실질적으로 수직인 상면의 일부를 상기 단측 전극부에 각각 연속하여 덮는 한 쌍의 상측 전극부를 갖고,
상기 소자 본체의 상기 상면과 상기 제3 축의 방향을 따라서 반대측에 위치하는 상기 소자 본체의 하면에는, 상기 단자 전극이 실질적으로 존재하지 않고,
상기 소자 본체는 강화층을 갖고,
상기 강화층은, 상기 소자 본체의 상기 제1 축의 방향으로 서로 마주보는 한 쌍의 측면, 상기 상면 및 상기 하면 중 적어도 어느 하나의 면을 덮고,
상기 강화층은 필러 및 기질을 포함하고,
상기 필러의 재질은 유리 또는 알루미나이며,
상기 필러의 형상은, 침형, 기둥형 또는 판형이다.
상기 목적을 달성하기 위해, 본 발명의 제6 관점에 관한 적층 세라믹 전자 부품은,
제1 축 및 제2 축을 포함하는 평면에 실질적으로 평행한 내부 전극층과 절연층이 제3 축의 방향을 따라서 교대로 적층되어 있는 소자 본체와,
상기 소자 본체의 외면에 밀착되어 형성되며, 상기 내부 전극층에 전기적으로 접속되어 있는 단자 전극을 갖는 적층 세라믹 전자 부품이며,
상기 단자 전극이, 상기 내부 전극층이 인출되는 상기 소자 본체의 상기 제2 축의 방향의 단부를 덮고 상기 제2 축의 방향으로 서로 마주보는 한 쌍의 단측 전극부와, 상기 소자 본체의 상기 제3 축에 실질적으로 수직인 상면의 일부를 상기 단측 전극부에 각각 연속하여 덮는 한 쌍의 상측 전극부를 갖고,
상기 소자 본체의 상기 상면과 상기 제3 축의 방향을 따라서 반대측에 위치하는 상기 소자 본체의 하면의 전체가 외부에 노출되어 있고,
상기 소자 본체는 강화층을 갖고,
상기 강화층은, 상기 소자 본체의 상기 제1 축의 방향으로 서로 마주보는 한 쌍의 측면, 상기 상면 및 상기 하면 중 적어도 어느 하나의 면을 덮고,
상기 강화층은 필러 및 기질을 포함하고,
상기 필러의 재질은 유리 또는 알루미나이며,
상기 필러의 형상은, 침형, 기둥형 또는 판형이다.
또한, 본 발명의 제5 관점 및 제6 관점에 관한 적층 세라믹 전자 부품에서는, 소자 본체의 측면, 상면 및 하면 중 적어도 하나의 면에 소정의 재질의 침형, 기둥형 또는 판형 필러를 포함하는 강화층을 갖는다. 이에 의해 적층 세라믹 전자 부품의 굽힘 강도를 높일 수 있다.
또한, 굽힘 강도가 향상됨으로써, 소자 본체의 제1 축 방향의 치수 또는 제2 축 방향의 치수를 길게 하는 것이 용이해져, 소자 본체의 내부에 있어서의 내부 전극층의 상호간의 대향 면적이 넓어져, 정전 용량 등의 전자 부품의 특성이 향상된다.
본 발명의 제5 관점 및 제6 관점에 관한 적층 세라믹 전자 부품은, 상기 소자 본체의 상기 상면을 덮는 상기 강화층을 갖고 있어도 된다.
이와 같이, 상면을 덮는 강화층이 상측 전극부와 접하여 형성되어 있음으로써, 소자 본체와 단자 전극의 밀착성을 높일 수 있어, 상면으로부터의 내습성이 우수한 경향으로 된다.
본 발명의 제5 관점 및 제6 관점에 관한 적층 세라믹 전자 부품에서는, 상기 기질의 재질은, 유리 및 수지로부터 선택되는 적어도 하나여도 된다.
기질의 재질이 유리 및 수지로부터 선택되는 적어도 하나임으로써, 적층 세라믹 전자 부품의 굽힘 강도를 높일 수 있다.
본 발명의 제5 관점 및 제6 관점에 관한 적층 세라믹 전자 부품에서는, 상기 상면을 덮는 상기 강화층과 상기 측면을 덮는 상기 강화층은 상기 소자 본체를 연속하여 덮고 있어도 된다.
상면을 덮는 강화층과 측면을 덮는 강화층이 소자 본체를 연속하여 덮음으로써, 적층 세라믹 전자 부품의 굽힘 강도를 높이는 것이 가능해진다.
본 발명의 제5 관점 및 제6 관점에 관한 적층 세라믹 전자 부품은, 한 쌍의 상기 상측 전극부 사이에 위치하는 상기 소자 본체의 상기 상면을 덮는 상면 피복층의 표면이, 상기 상측 전극부의 표면과 실질적으로 단차가 없게 되도록 밀착되어 존재하고 있어도 된다.
이에 의해, 소자 본체의 상면측의 단차를 경감하여, 적층 세라믹 전자 부품이 저배화되어도 단차에 대한 응력의 집중을 억제할 수 있어, 적층 세라믹 전자 부품의 굽힘 강도를 높일 수 있다.
상기한 바와 같이, 상측 전극부가 형성된 소자 본체의 상면에 단차가 없다. 이 때문에, 진공 흡착하여 적층 세라믹 전자 부품을 픽업하기 쉽고, 기판에 내장하기 쉽다.
본 발명의 제5 관점 및 제6 관점에 관한 적층 세라믹 전자 부품은, 상기 단측 전극부의 외면이 단측 피복층으로 덮여 있어도 된다.
단측 전극부의 외면이 단측 피복층으로 덮여 있음으로써, 적층 세라믹 전자 부품의 내습성을 높일 수 있다. 즉, 적층 세라믹 전자 부품의 저배화에 의해 단자 전극이 얇아졌다고 해도, 적층 세라믹 전자 부품의 내부로의 수분의 침입을 방지할 수 있다. 이것으로부터, 수분이 있는 환경이나 습도가 높은 환경에서 적층 세라믹 전자 부품을 사용하거나, 적층 세라믹 전자 부품의 제조 공정에 물을 사용하는 공정이나 습식 공정이 있었다고 해도, 적층 세라믹 전자 부품의 내부로의 수분의 침입을 방지하여, 절연성의 저하를 억제할 수 있다.
본 발명의 제5 관점 및 제6 관점에 관한 적층 세라믹 전자 부품에서는, 상기 소자 본체의 상기 하면은, 평탄면이어도 된다.
본 발명의 제5 관점 및 제6 관점에 관한 적층 세라믹 전자 부품은, 상기 하면을 덮는 상기 강화층을 갖고, 상기 하면을 덮는 상기 강화층의 외표면은, 평탄면이어도 된다.
하면의 표면 또는, 하면을 덮는 강화층의 외표면이 평탄면임으로써, 예를 들어 기판의 내부에 매립되기 쉬워진다. 또한, 하면의 표면 또는 하면을 덮는 강화층의 외표면인 평탄면이 실장면에 설치될 때, 적층 세라믹 전자 부품이 실장면에 밀착되어 설치되어, 적층 세라믹 전자 부품의 굽힘 강도가 향상된다.
본 발명의 제5 관점 및 제6 관점에 관한 적층 세라믹 전자 부품에서는, 상기 필러의 단축 방향의 입경이 0.1㎛ 이상 3.0㎛ 이하이고,
상기 필러의 장축 방향의 입경이 0.5㎛ 이상 15.0㎛ 이하이고,
상기 필러의 (상기 단축의 입경/상기 장축의 입경)×100으로 나타내어지는 애스펙트비(％)가 0.7％ 이상 60％ 이하여도 된다.
이에 의해, 적층 세라믹 전자 부품의 굽힘 강도를 높일 수 있다. 또한, 적층 세라믹 전자 부품이, 소자 본체의 상면에 강화층을 갖는 경우에는, 상면을 덮는 강화층과, 상측 전극부의 밀착성을 높일 수 있고, 그 결과, 적층 세라믹 전자 부품의 내습성을 높일 수 있다.
본 발명의 제5 관점 및 제6 관점에 관한 적층 세라믹 전자 부품은, 상기 강화층 중의 상기 필러의 함유량이 30체적％ 이상 80체적％ 이하여도 된다.
이에 의해, 적층 세라믹 전자 부품의 굽힘 강도를 높일 수 있다. 또한, 적층 세라믹 전자 부품이, 소자 본체의 상면에 강화층을 갖는 경우에는, 상면을 덮는 강화층과, 상측 전극부의 밀착성을 높일 수 있고, 그 결과, 적층 세라믹 전자 부품의 내습성을 높일 수 있다.
본 발명의 제5 관점 및 제6 관점에 관한 적층 세라믹 전자 부품은, 상기 기질의 재질이 Si 및 Al 중 적어도 어느 하나를 주성분으로 하는 유리여도 된다.
이에 의해, 적층 세라믹 전자 부품의 굽힘 강도를 높일 수 있다. 또한, 적층 세라믹 전자 부품이, 소자 본체의 상면에 강화층을 갖는 경우에는, 상면을 덮는 강화층과, 상측 전극부의 밀착성을 높일 수 있고, 그 결과, 적층 세라믹 전자 부품의 내습성을 높일 수 있다.
본 발명의 제5 관점 및 제6 관점에 관한 적층 세라믹 전자 부품은, 상기 필러의 재질이 알칼리 금속, 알칼리 토류 금속, 전이 금속 및 붕소로 이루어지는 군에서 선택되는 1 이상을 부성분으로 하는 유리여도 된다.
필러의 재질이 알칼리 금속, 알칼리 토류 금속, 전이 금속 및 붕소로 이루어지는 군에서 선택되는 1 이상을 부성분으로 하는 유리임으로써, 상면을 덮는 강화층의 표면의 일부에 도금에 의해 상측 전극부를 형성할 때, 도금하기 쉬워진다.
본 발명의 제5 관점 및 제6 관점에 관한 적층 세라믹 전자 부품은, 상기 상측 전극부의 표면이 Ni 도금, Sn 도금, Au 도금 및 Cu 도금으로부터 선택되는 적어도 하나에 의해 덮여 있어도 된다.
본 발명의 제1 내지 제6 관점에 관한 적층 세라믹 전자 부품은, 기판에 매립될 수 있어도 된다.
본 발명의 제1 내지 제6 관점에 관한 적층 세라믹 전자 부품은 상측 전극부를 갖는다. 이 때문에, 적층 세라믹 전자 부품이 기판에 매립되어도 상측 전극부를 통해 전기적으로 접속할 수 있다.
도 1a는 본 발명의 일 실시 형태에 관한 적층 세라믹 콘덴서의 종단면도.
도 1b는 본 발명의 다른 실시 형태에 관한 적층 세라믹 콘덴서의 종단면도.
도 2a의 (1)은 도 1a에 도시한 IIA1-IIA1선을 따르는 적층 세라믹 콘덴서의 횡단면도.
도 2a의 (2)는 도 1a에 도시한 IIA2-IIA2선을 따르는 적층 세라믹 콘덴서의 횡단면도.
도 2b는 도 1b에 도시한 IIB-IIB선을 따르는 적층 세라믹 콘덴서의 횡단면도.
도 2c는 도 2b에 도시한 적층 세라믹 콘덴서의 변형예에 관한 횡단면도.
도 3은 도 1a에 도시한 적층 세라믹 콘덴서의 평면도.
도 4는 도 1a에 도시한 적층 세라믹 콘덴서의 제조 과정을 도시하는 주요부 단면도.
도 5는 도 1a에 도시한 적층 세라믹 콘덴서의 사용예를 도시하는 주요부 단면도.
도 6은 도 1a에 도시한 적층 세라믹 콘덴서의 사용예를 도시하는 주요부 단면도.
도 11a는 본 발명의 일 실시 형태에 관한 적층 세라믹 콘덴서의 종단면도.
도 11b는 본 발명의 다른 실시 형태에 관한 적층 세라믹 콘덴서의 종단면도.
도 11c는 본 발명의 또 다른 실시 형태에 관한 적층 세라믹 콘덴서의 종단면도.
도 12a의 (1)은 도 11a에 도시한 XIIA1-XIIA1선을 따르는 적층 세라믹 콘덴서의 횡단면도.
도 12a의 (2)는 도 11a에 도시한 XIIA2-XIIA2선을 따르는 적층 세라믹 콘덴서의 횡단면도.
도 12a의 (3)은 도 11a에 도시한 XIIA3의 부분의 확대 단면도.
도 12b는 도 11b에 도시한 XIIB-XIIB선을 따르는 적층 세라믹 콘덴서의 횡단면도.
도 12c는 도 12b에 도시한 적층 세라믹 콘덴서의 변형예에 관한 횡단면도.
도 13은 도 11a에 도시한 적층 세라믹 콘덴서의 평면도.
도 14a는 도 11a에 도시한 적층 세라믹 콘덴서의 제조 과정을 도시하는 주요부 단면도.
도 14b는 도 14a의 계속의 제조 과정을 도시하는 주요부 단면도.
도 15는 도 11a에 도시한 적층 세라믹 콘덴서의 사용예를 도시하는 주요부 단면도.
도 16은 도 11a에 도시한 적층 세라믹 콘덴서의 사용예를 도시하는 주요부 단면도.
도 21a는 본 발명의 일 실시 형태에 관한 적층 세라믹 콘덴서의 종단면도.
도 21b는 본 발명의 다른 실시 형태에 관한 적층 세라믹 콘덴서의 종단면도.
도 21c는 본 발명의 또 다른 실시 형태에 관한 적층 세라믹 콘덴서의 종단면도.
도 22a는 도 21a에 도시한 XXIIA-XXIIA선을 따르는 적층 세라믹 콘덴서의 횡단면도.
도 22b는 도 21b에 도시한 XXIIB-XXIIB선을 따르는 적층 세라믹 콘덴서의 횡단면도.
도 23은 도 21a에 도시한 적층 세라믹 콘덴서의 평면도.
도 24는 도 21a에 도시한 적층 세라믹 콘덴서의 제조 과정을 도시하는 주요부 단면도.
도 25는 도 21a에 도시한 적층 세라믹 콘덴서의 사용예를 도시하는 주요부 단면도.
도 26은 도 21a에 도시한 적층 세라믹 콘덴서의 사용예를 도시하는 주요부 단면도.
이하, 본 발명을, 도면에 도시하는 실시 형태에 기초하여 설명한다.
제1 실시 형태
본 실시 형태에 관한 적층 세라믹 전자 부품의 일 실시 형태로서, 적층 세라믹 콘덴서에 대하여 설명한다.
도 1a에 도시한 바와 같이, 본 실시 형태에 관한 적층 세라믹 콘덴서(2)는, 소자 본체(4)와, 제1 단자 전극(6)과, 제2 단자 전극(8)을 갖는다. 소자 본체(4)는, X축 및 Y축을 포함하는 평면에 실질적으로 평행한 내측 유전체층(절연층)(10)과, 내부 전극층(12)을 갖고, 내측 유전체층(10) 사이에, 내부 전극층(12)이 Z축의 방향을 따라서 교대로 적층되어 있다. 여기서, 「실질적으로 평행」이란, 대부분의 부분이 평행이지만, 다소 평행이 아닌 부분을 갖고 있어도 되는 것을 의미하고, 내부 전극층(12)과 내측 유전체층(10)은, 다소, 요철이 있거나, 기울어져 있거나 해도 된다는 취지이다.
내측 유전체층(10)과 내부 전극층(12)이 교대로 적층되는 부분이 내장 영역(13)이다. 또한, 소자 본체(4)는, 그 적층 방향 Z(Z축)의 양단부면에, 외장 영역(11)을 갖는다. 외장 영역(11)은, 내장 영역(13)을 구성하는 내측 유전체층(10)보다도 두꺼운 외측 유전체층이 복수 적층되어 형성되어 있다. 내장 영역(13)의 Z축 방향의 두께는, 적층 세라믹 콘덴서(2)의 토탈 두께 z0의 10 내지 75％의 범위 내인 것이 바람직하다. 또한, 2개의 외장 영역(11)의 합계 두께는, 토탈 두께 z0으로부터 내장 영역(13)의 두께, 단자 전극(6, 8)의 두께 및 후술하는 상면 강화층(16)의 두께를 뺀 값이다.
또한, 이하에서는, 「내측 유전체층(10)」 및 「외측 유전체층」을 통합하여, 「유전체층」이라 기재하는 경우가 있다.
내측 유전체층(10) 및 외장 영역(11)을 구성하는 유전체층의 재질은, 동일해도 되고, 상이해도 되고, 특별히 한정되지 않고, 예를 들어, ABO3 등의 페로브스카이트 구조의 유전체 재료를 주성분으로 하여 구성된다.
ABO3에 있어서, A는, 예를 들어 Ca, Ba, Sr 등 중 적어도 1종, B는, Ti, Zr 등 중 적어도 1종이다. A/B의 몰비는, 특별히 한정되지 않고, 0.980 내지 1.020이다. 이 외에, 부성분으로서, 희토류(Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu로부터 선택되는 적어도 1종), 알칼리 토류 금속(Mg 및 Mn), 전이 금속(V, W 및 Mo로부터 선택되는 적어도 1종)의 산화물이나 그의 혼합물, 복합 산화물 및 유리로서 SiO2를 포함한 소결 보조제 등이 포함되어 있어도 된다.
교대로 적층되는 한쪽 내부 전극층(12)은, 소자 본체(4)의 Y축 방향 제1 단부의 외측에 형성되어 있는 제1 단자 전극(6)의 내측에 대하여 전기적으로 접속되어 있는 인출부(12a)를 갖는다. 또한, 교대로 적층되는 다른 쪽 내부 전극층(12)은, 소자 본체(4)의 Y축 방향 제2 단부의 외측에 형성되어 있는 제2 단자 전극(8)의 내측에 대하여 전기적으로 접속되어 있는 인출부(12b)를 갖는다.
또한, 도면에 있어서, X축, Y축 및 Z축은, 서로 수직이며, Z축이, 내측 유전체층(10) 및 내부 전극층(12)의 적층 방향에 일치하고, Y축이 인출부(12a, 12b)가 인출되는 방향에 일치한다.
내장 영역(13)은, 용량 영역과 인출 영역을 갖는다. 용량 영역은, 적층 방향을 따라서 내부 전극층(12)이 내측 유전체층(10)을 사이에 두고 적층되는 영역이다. 인출 영역은, 단자 전극(6 또는 8)에 접속하는 내부 전극층(12)의 인출부[12a(12b)]의 상호간에 위치하는 영역이다. 또한, 도 2a의 (1) 및 도 2a의 (2)에 도시한 사이드 갭 영역(14)은, 내부 전극층(12)의 X축 방향의 양단에 위치하는 내부 전극층(12)의 보호를 위한 영역이며, 일반적으로는, 내측 유전체층(10) 또는 외장 영역(11)과 마찬가지의 유전체 재료로 구성된다. 단, 사이드 갭 영역(14)은, 후술하는 단측 피복층(18b) 또는 상면 강화층(16)이 되는 유리재 등으로 구성되어 있어도 된다. 또한, 외장 영역(11)도, 유리재 등으로 구성되어도 된다.
내부 전극층(12)에 함유되는 도전재는 특별히 한정되지 않고, Ni, Cu, Ag, Pd, Al, Pt 등의 금속, 또는 그것들의 합금을 사용할 수 있다. Ni 합금으로서는, Mn, Cr, Co 및 Al로부터 선택되는 1종 이상의 원소와 Ni의 합금이 바람직하고, 합금 중의 Ni 함유량은 95질량％ 이상인 것이 바람직하다. 또한, Ni 또는 Ni 합금 중에는, P 등의 각종 미량 성분이 0.1질량％ 정도 이하 포함되어 있어도 된다.
단자 전극(6, 8)의 재질도 특별히 한정되지 않지만, Ni, Pd, Ag, Au, Cu, Pt, Rh, Ru, Ir 등 중 적어도 1종, 또는 그것들의 합금을 사용할 수 있다. 통상은, Cu, Cu 합금, Ni 또는 Ni 합금 등이나, Ag, Ag-Pd 합금, In-Ga 합금 등이 사용된다.
본 실시 형태에서는, 단자 전극(6 및 8)은, 각각 소자 본체(4)의 Y축 방향의 단부면(4a, 4b)에 밀착되어 형성되고, 단일막이어도 다층막이어도 된다. 본 실시 형태의 단자 전극(6 및 8)은, 각각 내부 전극층(12)의 리드부(12a, 12b)가 인출되는 소자 본체(4)의 인출단인 단부면(4a, 4b)을 덮는 단측 전극부(6a, 8a)를 갖는다. 또한, 단자 전극(6 및 8)은, 각각, 소자 본체(4)의 Z축에 실질적으로 수직인 상면(4c)의 일부에 단측 전극부(6a, 8a)에 연속하여 형성되는 상측 전극부(6b, 8b)를 갖는다.
여기에서 「실질적으로 수직」이란, 대략 수직이지만, 다소 수직이 아닌 부분을 갖고 있어도 되는 것을 의미하고, 상측 전극부(6b, 8b)는, 다소, 요철이 있거나, 기울어져 있거나 해도 된다는 취지이다.
또한, 도 2a의 (1)에 도시한 바와 같이, 단자 전극(6 및 8)은, 각각, X축을 따라서 소자 본체(4)의 서로 반대측의 측면(4e, 4e)에, 상측 전극부(6b, 8b) 및 단측 전극부(6a, 8a)(도 1a 참조)에 연속하여 형성되는 사이드 전극부(6c, 8c)를 갖는다. 도 1a에 도시한 바와 같이, 단자 전극(6 및 8)의 상호는, 소자 본체(4)의 외면에서 Y축 방향으로 소정 거리로 이격되어 절연되어 있다.
단자 전극(6 및 8)의 각각의 두께는, 상측 전극부(6b, 8b), 단측 전극부(6a, 8a) 및 사이드 전극부(6c, 8c)의 상호간에서 동일해도 상이해도 되고, 예를 들어 2 내지 15㎛의 범위 내이다. 본 실시 형태에서는, 상측 전극부(6b, 8b) 및 사이드 전극부(6c, 8c)의 두께는, 단측 전극부(6a, 8a)의 두께보다도 100 내지 750％의 범위에서 크다.
본 실시 형태에서는, 소자 본체(4)의 상면(4c)과 Z축 방향을 따라서 반대측에 위치하는 소자 본체(4)의 하면(4d)에는, 단자 전극(6, 8)이 실질적으로 형성되어 있지 않다. 즉, 소자 본체(4)의 하면(4d)에서는, 단자 전극(6, 8)으로 덮여 있지 않아, 소자 본체(4)의 하면(4d)의 전체가 외부에 노출되어 있다. 게다가, 하면(4d)은 평탄면으로 성형되어 있다. 하면(4d)은 단자 전극(6, 8)으로 덮여 있지 않기 때문에, 단차형 볼록부가 없어, 평탄성이 우수하다.
본 실시 형태에서는 단측 전극부(6a, 8a)의 외면이 단측 피복층(18b, 18b)으로 덮여 있다. 이에 의해, 적층 세라믹 콘덴서(2)의 내습성을 높일 수 있다. 즉, 적층 세라믹 콘덴서(2)의 저배화에 의해 단자 전극(6, 8)이 얇아졌다고 해도, 적층 세라믹 콘덴서(2)의 내부로의 수분의 침입을 방지할 수 있다. 이것으로부터, 수분이 있는 환경이나 습도가 높은 환경에서 적층 세라믹 콘덴서(2)를 사용하거나, 적층 세라믹 콘덴서(2)의 제조 공정에 물을 사용하는 공정이나 습식 공정이 있었다고 해도, 적층 세라믹 콘덴서(2)의 내부로의 수분의 침입을 방지하여, 절연성의 저하를 억제할 수 있다.
또한, 본 실시 형태의 적층 세라믹 콘덴서(2)는 단측 전극부(6a, 8a)의 외면이 단측 피복층(18b, 18b)으로 덮여 있기 때문에 강도를 높일 수 있다.
본 실시 형태에서는, (단측 피복층(18b, 18b)의 피복 면적/단측 전극부(6a, 8a)의 외면의 면적)×100으로 나타내어지는 단측 피복층(18b)의 피복률이, 바람직하게는 96 내지 100％이다. 이에 의해, 적층 세라믹 콘덴서(2)의 내습성을 보다 높일 수 있음과 함께, 강도를 보다 높일 수 있다. 상기 관점에서, 단측 피복층(18b)의 피복률이 98 내지 100％인 것이 보다 바람직하다.
본 실시 형태에서는, (단측 피복층(18b, 18b)의 평균 두께/단측 전극부(6a, 8a)의 평균 두께)×100으로 나타내어지는 단측 피복층(18b)의 상대 두께가, 바람직하게는 20 내지 500％이다. 이에 의해, 적층 세라믹 콘덴서(2)의 내습성을 보다 높일 수 있음과 함께, 강도를 높일 수 있는 것 외에, 적층 세라믹 콘덴서(2)의 Y축 방향의 치수가 너무 커지지 않아, 문제없이 실장을 할 수 있다.
단측 피복층(18b)의 재질은 특별히 한정되지 않고, 예를 들어 유리, 알루미나계 콤퍼짓 재료, 지르코니아계 콤퍼짓 재료, 폴리이미드 수지, 에폭시 수지, 아라미드 섬유, 섬유 강화 플라스틱 등이 예시되지만, Si를 주성분으로 하는 유리 또는 수지를 주성분으로 하는 막인 것이 바람직하다. 이에 의해, 적층 세라믹 콘덴서(2)의 내습성을 보다 높일 수 있음과 함께, 강도를 높일 수 있다.
상기 관점에서, Si를 주성분으로 하는 유리로서는, 예를 들어 Si-B-Zn-O계 유리 또는 Si-Al-M-O계 유리(M은 알칼리 토류 금속) 등을 들 수 있고, 이 밖에 유리 성분으로서, BaO, 알칼리 금속을 포함해도 된다.
본 실시 형태의 Si-B-Zn-O계 유리는 유리 성분 중에 SiO2를 30 내지 70질량％ 포함하고, B2O3를 1 내지 20질량％ 포함하고, ZnO를 1 내지 60질량％ 포함하는 것이 바람직하다. 이에 의해 적층 세라믹 콘덴서(2)의 내습성을 보다 높일 수 있음과 함께, 강도를 높일 수 있다.
또한, 본 실시 형태의 Si-B-Zn-O계 유리는 유리 성분 중에 SiO2와 B2O3와 ZnO가 합계로 70 내지 100질량％ 포함되는 것이 바람직하다. 이에 의해 적층 세라믹 콘덴서(2)의 내습성을 보다 높일 수 있음과 함께, 강도를 높일 수 있다.
본 실시 형태의 Si-Al-M-O계 유리는 유리 성분 중에 SiO2를 30 내지 70질량％ 포함하고, Al2O3를 2 내지 20질량％ 포함하고, MO를 5 내지 20질량％ 포함하는 것이 바람직하다. 이에 의해 적층 세라믹 콘덴서(2)의 내습성을 보다 높일 수 있음과 함께, 강도를 높일 수 있다. 또한, M으로서는 Ca 또는 Sr이 바람직하다.
또한, 본 실시 형태의 Si-Al-M-O계 유리는 유리 성분 중에 SiO2와 Al2O3와 MO가 합계로 70 내지 100질량％ 포함되는 것이 바람직하다. 이에 의해 적층 세라믹 콘덴서(2)의 내습성을 보다 높일 수 있음과 함께, 강도를 높일 수 있다.
본 실시 형태의 단측 피복층(18b)은 연화점이 600℃ 이상 850℃ 이하인 유리를 사용할 수 있다. 이에 의해, 단측 전극부(6a, 8a)와의 밀착성을 높여 내습성을 높이는 것 외에, 굽힘 강도를 향상시킬 수 있다. 상기 관점에서, 단측 피복층(18b)에 사용되는 유리의 연화점은 600℃ 이상 850℃ 이하인 것이 보다 바람직하다.
또한, 본 실시 형태의 단측 피복층(18b)은, 유전체층에 비해 탄성률이 낮은 재질인 것이 바람직하다. 이에 의해, 외부로부터의 응력 충격을 완화하기 때문에, 후공정에서의 크랙, 깨짐을 억제할 수 있다.
또한, 본 실시 형태의 단측 피복층(18b)은 유전체층에 비해 선열팽창 계수가 낮은 재질인 것이 바람직하다. 이에 의해, 선팽창 계수차를 이용한 응력 조정에 의한 강도의 향상을 가능하게 할 수 있다.
본 실시 형태에서는, 한 쌍의 상측 전극부(6b, 8b) 사이에 위치하는 소자 본체(4)의 상면(4c)을 덮는 상면 피복층(18)이 상측 전극부(6b, 8b)의 표면과 실질적으로 단차가 없게 되도록 밀착되어 존재하고 있다.
여기서 「실질적으로 단차 없음」이란, 대략 단차가 없지만, 다소 단차를 갖고 있어도 되는 것을 의미하고, 예를 들어 (상면 피복층(18)의 평균 두께/상측 전극부(6b, 8b)의 평균 두께)×100의 식으로부터 구해지는 상면 피복층(18)의 상대 두께가 70 내지 110％이면 된다. 이에 의해, 소자 본체(4)의 상면(4c)측의 단차를 경감하여, 적층 세라믹 콘덴서(2)가 저배화되어도 단차에 대한 응력의 집중을 억제할 수 있어, 적층 세라믹 콘덴서(2)의 굽힘 강도를 높일 수 있다. 또한, 진공 흡착에 의해 적층 세라믹 콘덴서(2)를 픽업하기 쉽다.
상면 피복층(18)의 재질은 특별히 한정되지 않고, 예를 들어 유리, 알루미나계 콤퍼짓 재료, 지르코니아계 콤퍼짓 재료, 폴리이미드 수지, 에폭시 수지, 아라미드 섬유, 섬유 강화 플라스틱 등이 예시되지만, 외장 영역(11) 및 상측 전극부(6b, 8b)와의 밀착성을 높여, 굽힘 강도를 향상시킨다는 관점에서, 연화점이 600℃ 이상 850℃ 이하인 유리가 바람직하다.
상기 관점에서, 상면 피복층(18)에 사용되는 유리의 연화점은 600℃ 이상 850℃ 이하인 것이 보다 바람직하다. 이와 같은 유리로서는, 예를 들어 Si-B-Zn-O계 유리 및 Si-Ba-Al-O 등을 들 수 있고, 이 밖에 유리 성분으로서, BaO, Al2O3, 알칼리 금속, CaO, SrO를 포함해도 된다.
상면 피복층(18)을 구성하는 유리 성분은 유리 성분 중에 SiO2를 30 내지 70질량％ 포함하고, B2O3를 1 내지 20질량％ 포함하고, ZnO를 1 내지 60질량％ 포함하는 것이 바람직하다. 이에 의해 유리의 연화점을 적절한 범위 내로 하기 쉬워진다.
또한, 본 실시 형태의 상면 피복층(18)을 구성하는 유리 성분 중에 SiO2와 B2O3와 ZnO가 합계로 70 내지 100질량％ 포함되는 것이 바람직하다. 이에 의해 유리의 연화점을 적절한 범위로 하기 쉬워진다.
또한, 단측 피복층(18b)과 마찬가지로, 상면 피복층(18)은 유전체층에 비해 탄성률이 낮은 재질인 것이 바람직하다. 이에 의해, 외부로부터의 응력 충격을 완화하기 때문에, 후공정에서의 크랙, 깨짐을 억제할 수 있다.
또한, 단측 피복층(18b)과 마찬가지로, 상면 피복층(18)은 유전체층에 비해 선열팽창 계수가 낮은 재질인 것이 바람직하다. 이에 의해, 선팽창 계수차를 이용한 응력 조정에 의한 강도의 향상을 가능하게 할 수 있다.
또한, 단측 피복층(18b)과 상면 피복층(18)의 재질은 동일해도 되고, 상이해도 된다. 단, 상기한 바와 같이, 단측 피복층(18b)은 내습성을 향상시키는 것을 중시하여 재질이 선택되는 것에 반해, 상면 피복층(18)은 상면(4c)측의 단차를 경감한다는 관점에서, 상측 전극부(6b, 8b) 및 외장 영역(11)과의 밀착성을 중시하여 재질이 선택된다. 이러한 관점에서는, 단측 피복층(18b)과 상면 피복층(18)의 재질이 상이한 것이 바람직하다.
단측 피복층(18b)과 상면 피복층(18)의 재질이 상이한 경우에는, 서로의 성질이 크게 상이하지 않은 것이 바람직하다. 구체적으로는, 단측 피복층(18b)의 재질과 상면 피복층(18)의 재질이 모두 수지를 주성분으로 하는 막인 경우에는, 단측 피복층(18b)과 상면 피복층(18)의 탄성률의 차는 20×10-6Pa 이하인 것이 바람직하다. 또한, 단측 피복층(18b)의 재질과 상면 피복층(18)의 재질이 모두 Si를 주성분으로 하는 유리인 경우에는, 단측 피복층(18b)과 상면 피복층(18)의 열팽창 계수의 차는 20×10-6/K 이하인 것이 바람직하다. 이에 의해, 적층 세라믹 콘덴서(2)의 제조가 용이해지고, 적층 세라믹 콘덴서(2)의 문제도 발생하기 어려워진다.
적층 세라믹 콘덴서(2)의 형상이나 사이즈는, 목적이나 용도에 따라서 적절히 결정하면 되지만, 본 실시 형태에서는, 적층 세라믹 콘덴서(2)의 Z축 방향의 토탈 두께 z0을, 예를 들어 100㎛ 이하, 바람직하게는 90㎛ 이하, 더욱 바람직하게는 80㎛ 이하, 특히 바람직하게는 60㎛ 이하로 얇게 할 수 있어, 적층 세라믹 콘덴서(2)의 저배화에 기여한다.
또한, 본 실시 형태에서는, 콘덴서(2)의 긴 변 방향 길이인 Y축 방향의 길이 y0을, 두께 z0의 3배 이상, 바람직하게는 300㎛ 이상, 바람직하게는 400 내지 1200㎛로 할 수 있다. 또한, 콘덴서(2)의 X축 방향의 폭 x0은, 두께 z0의 2배 이상, 바람직하게는 200㎛ 이상, 바람직하게는 200 내지 600㎛로 할 수 있다.
본 실시 형태에 관한 적층 세라믹 콘덴서에 의하면, 소자 본체(4)의 하면(4d)이 평탄면임으로써, 예를 들어 도 5에 도시한 바와 같이, 다층 기판(40)의 내부에, 적층 세라믹 콘덴서(2)를 매립하기 쉬워진다. 도 5에서는, 적층 세라믹 콘덴서(2)의 단자 전극(6, 8)의 상측 전극부(6b, 8b)에, 다층 기판(40)에 형성되어 있는 배선 패턴(42)이 스루홀 전극 등을 통해 접속되어 있다. 또한, 본 실시 형태에서는, 소자 본체(4)의 하면(4d)인 평탄면이 실장면에 설치될 때, 소자 본체(4)가 실장면에 밀착되어 설치되어, 적층 세라믹 콘덴서(2)의 굽힘 강도가 향상된다.
또한, 본 실시 형태에 있어서, 소자 본체(4)의 상면(4c) 또는 하면(4d)을 구성하는 외장 영역(11)은, 내측 유전체층(10)보다도 강도가 높은 유전체 재료로 구성되어 있어도 된다. 이와 같이 구성함으로써, 적층 세라믹 콘덴서(2)의 굽힘 강도가, 더욱 향상된다. 또한, 강도가 향상됨으로써, 소자 본체(4)의 긴 변 방향 치수 y0 또는 폭 치수 x0을 길게 하는 것이 용이해져, 소자 본체(4)의 내부에 있어서의 내부 전극층(12)의 상호간 대향 면적이 넓어져, 정전 용량 등의 특성이 향상된다. 또한, 도 2a의 (1) 및 도 2a의 (2)에 도시한 사이드 갭 영역(14)도 내측 유전체층(10)보다도 강도가 높은 유전체 재료로 구성되어 있어도 된다.
다음에, 본 발명의 일 실시 형태로서의 적층 세라믹 콘덴서(2)의 제조 방법에 대하여 구체적으로 설명한다.
먼저, 소성 후에 도 1a에 도시한 내측 유전체층(10)을 구성하게 되는 내측 그린 시트 및 외장 영역(11)을 구성하게 되는 외측 그린 시트를 제조하기 위해, 내측 그린 시트용 페이스트 및 외측 그린 시트용 페이스트를 준비한다. 내측 그린 시트용 페이스트 및 외측 그린 시트용 페이스트는, 통상, 세라믹 분말과 유기 비히클을 혼련하여 얻어진 유기 용제계 페이스트, 또는 수계 페이스트로 구성된다.
세라믹 분말의 원료로서는, 복합 산화물이나 산화물이 되는 각종 화합물, 예를 들어 탄산염, 질산염, 수산화물, 유기 금속 화합물 등으로부터 적절하게 선택되어, 혼합하여 사용할 수 있다. 세라믹 분말의 원료는, 본 실시 형태에서는, 평균 입자경이 0.45㎛ 이하, 바람직하게는 0.1 내지 0.3㎛ 정도인 분체로서 사용된다. 또한, 내측 그린 시트를 매우 얇은 것으로 하기 위해서는, 그린 시트 두께보다도 미세한 분체를 사용하는 것이 바람직하다.
유기 비히클이란, 바인더를 유기 용제 중에 용해한 것이다. 유기 비히클에 사용하는 바인더는 특별히 한정되지 않고, 에틸셀룰로오스, 폴리비닐부티랄 등의 통상의 각종 바인더로부터 적절히 선택하면 된다. 사용하는 유기 용제도 특별히 한정되지 않고, 아세톤, 메틸에틸케톤 등의 각종 유기 용제로부터 적절히 선택하면 된다.
또한, 그린 시트용 페이스트 중에는, 필요에 따라, 각종 분산제, 가소제, 유전체, 부성분 화합물, 유리 프릿, 절연체 등으로부터 선택되는 첨가물이 함유되어 있어도 된다.
가소제로서는, 프탈산디옥틸이나 프탈산벤질부틸 등의 프탈산에스테르, 아디프산, 인산에스테르, 글리콜류 등이 예시된다.
다음에, 소성 후에 도 1a에 도시한 내부 전극층(12)을 구성하게 되는 내부 전극 패턴층을 제조하기 위해, 내부 전극층용 페이스트를 준비한다. 내부 전극층용 페이스트는, 상기한 각종 도전성 금속이나 합금을 포함하는 도전재와, 상기한 유기 비히클을 혼련하여 조제한다.
소성 후에 도 1a에 도시한 단자 전극(6, 8)을 구성하게 되는 단자 전극용 페이스트는, 상기한 내부 전극층용 페이스트와 마찬가지로 하여 조제하면 된다.
상기에서 조제한 내측 그린 시트용 페이스트 및 내부 전극층용 페이스트를 사용하여, 내측 그린 시트와, 내부 전극 패턴층을 교대로 적층하여, 내부 적층체를 제조한다. 그리고, 내부 적층체를 제조한 후에, 외측 그린 시트용 페이스트를 사용하여, 외측 그린 시트를 형성하고, 적층 방향으로 가압하여 그린 적층체를 얻는다.
또한, 그린 적층체의 제조 방법으로서는, 상기 외에, 외측 그린 시트에 직접 내측 그린 시트와 내부 전극 패턴층을 교대로 소정수 적층하고, 적층 방향으로 가압하여 그린 적층체를 얻어도 된다.
구체적으로는, 먼저, 닥터 블레이드법 등에 의해, 지지체로서의 캐리어 시트(예를 들어 PET 필름) 상에, 내측 그린 시트를 형성한다. 내측 그린 시트는, 캐리어 시트 상에 형성된 후에 건조된다.
다음에, 내측 그린 시트의 표면에, 내부 전극층용 페이스트를 사용하여, 내부 전극 패턴층을 형성하여, 내부 전극 패턴층을 갖는 내측 그린 시트를 얻는다. 다음에, 내부 전극 패턴층을 갖는 내측 그린 시트를 복수 적층하여, 내부 적층체를 제조한 후에, 내부 적층체의 상하에 외측 그린 시트용 페이스트를 사용하여, 적당한 매수의 외측 그린 시트를 형성하고, 적층 방향으로 가압하여 그린 적층체를 얻는다.
다음에, 그린 적층체를 개편형으로 절단하여 그린 칩을 얻는다. 또한, 내부 전극 패턴층의 형성 방법으로서는, 특별히 한정되지 않고, 인쇄법, 전사법 외에, 증착, 스퍼터링 등의 박막 형성 방법에 의해 형성되어 있어도 된다.
그린 칩은, 고화 건조에 의해 가소제가 제거되어 고화된다. 고화 건조 후의 그린 칩은, 탈바인더 공정, 소성 공정, 필요에 따라서 행해지는 어닐 공정을 행함으로써, 소자 본체(4)가 얻어진다. 탈바인더 공정, 소성 공정 및 어닐 공정은, 연속하여 행해도, 독립하여 행해도 된다.
다음에, 소자 본체(4)의 Y축 방향의 양단부면에, 단자 전극용 페이스트를 도포하고 소성하여, 단자 전극(6, 8)을 형성한다. 단자 전극(6, 8)을 형성할 때는, 예를 들어 도 4에 도시한 바와 같이, 2개의 소자 본체(4, 4)의 각각의 하면(4d, 4d) 사이에, 더미 블록(20)을 임시 접착하여, 이들을 일체화시킨 워크(22)를 먼저 형성한다.
더미 블록(20)은, 후공정에 있어서 제거 가능한 재료로 구성되는 것이 바람직하고, 단자 전극용 페이스트가 부착되기 어려운 재료인 것이 바람직하다. 더미 블록(20)은, 예를 들어 실리콘 고무, 니트릴 고무, 폴리우레탄, 불소 수지, PET 수지, PEN 수지 등으로 구성된다. 더미 블록(20)의 X축 방향 폭 및 Y축 방향 폭은, 소자 본체(4)의 사이즈와 대략 동일한 것이 바람직하다. 더미 블록(20)의 Z축 방향의 두께는, 소자 본체(4)의 Z축 방향 두께와 동등, 또는 그것보다 얇아도 두꺼워도 된다.
또한, 더미 블록(20)을 마련하지 않고, 2개의 소자 본체(4, 4)의 각각의 하면(4d, 4d)을, 후공정에서 박리 가능한 접착제로 직접 접착하여 워크(22)를 형성해도 된다. 접착제로서는, 예를 들어 변성 실리콘 폴리머, PVA 수용액 접착제, 수용성 아크릴 수지 수용액 접착제, 변성 폴리우레탄, 변성 실리콘+에폭시 수지의 2액형, 녹말풀 등이 바람직하다. 또한, 더미 블록(20) 대신에, 1개 이상의 소자 본체(4)를, 2개의 소자 본체(4, 4) 사이에 접착하여 워크(22)를 형성해도 된다.
워크(22)는, 2개 이상의 소자 본체(4, 4)가 조합되어 있기 때문에, 설령 소자 본체(4, 4) 자체의 Z축 방향 두께가 얇아도, 충분히 취급하기 쉬운 두께를 가져, 종래와 마찬가지로 하여, 보유 지지판(30)의 관통 구멍(32)에 워크(22)를 설치하여, 단자 전극(6 및 8)의 형성을 행할 수 있다. 또한, 단자 전극(6, 8)의 형성 방법에 대해서도 특별히 한정되지 않고, 단자 전극용 페이스트의 도포·베이킹, 도금, 증착, 스퍼터링 등의 적당한 방법을 사용할 수 있다. 필요에 따라, 단자 전극(6, 8) 표면에, 도금 등에 의해 피복층을 형성한다. 피복층으로서는, Ni 도금, Sn 도금, Au 도금 또는 Cu 도금 등이 예시된다.
단자 전극(6 및 8)을 형성한 후에는, 더미 블록(20)을 제거하는 것 등으로, 2개의 소자 본체(4, 4)를 분리하면, 도 1a에 도시한 적층 세라믹 전자 부품(2)이 얻어진다. 즉, 소자 본체(4)의 하면(4d)에는, 단자 전극(6, 8)이 실질적으로 형성되어 있지 않아, 소자 본체(4)의 하면(4d)의 전체가 외부에 노출되어 있는 적층 세라믹 콘덴서(2)가 얻어진다.
다음에, 상기 단자 전극(6, 8)의 단측 전극(6a, 8a)의 외면에 단측 피복층(18b)을 형성하고, 상기 소자 본체(4)의 Z축에 수직인 상면(4c)에 상면 피복층(18)을 형성한다. 상면 피복층(18) 및 단측 피복층(18b)을 형성하는 방법은 특별히 한정되지 않고, 예를 들어, 딥, 인쇄, 도포, 증착, 스퍼터링 등을 들 수 있다.
예를 들어, 도포에 의해 상면 피복층(18) 및 단측 피복층(18b)을 형성하는 경우에는, 단측 전극부(6a, 8a)의 외면에 피복층용 페이스트를 도포하고, 베이킹함으로써 단측 피복층(18b)을 형성한 후, 소자 본체(4)의 상면(4c)에 피복층용 페이스트를 도포하고, 베이킹함으로써 상면 피복층(18)을 형성할 수 있다. 피복층용 페이스트가 도포된 소자 본체(4)의 베이킹 조건은 특별히 한정되지 않고, 상면 피복층(18)의 경우도 단측 피복층(18b)의 경우도, 예를 들어 가습 N2 또는 건조 N2의 분위기에 있어서, 600 내지 1000℃, 0.1 내지 3시간 유지하고, 베이킹된다.
다음에 상측 전극부(6b, 8b)의 표면, 상면 피복층(18)의 표면 및 단측 피복층(18b)의 Z축 방향의 단부가 단차가 없게 되도록 연마한다. 또한, 상측 전극부(6b, 8b)의 표면에 도금막이 형성되어 있는 경우에는, 도금막과 상면 피복층(18)의 표면이 단차가 없게 되도록 연마해도 된다.
이와 같이 하여 제조된 본 실시 형태의 적층 세라믹 콘덴서(2)는, 납땜 등에 의해 프린트 기판 상 등에 실장되어, 각종 전자 기기 등에 사용된다. 혹은, 도 5에 도시한 바와 같이, 다층 기판(40)의 내부에, 적층 세라믹 콘덴서(2)가 매립되어 사용된다. 본 실시 형태의 적층 세라믹 콘덴서(2)의 구체적인 용도로서는 바람직하게는, 디커플링 콘덴서를 들 수 있지만, 이것에 한정되지 않고, 고내압 콘덴서, 저ESL 콘덴서, 대용량 콘덴서 등으로서도 사용된다.
본 실시 형태의 적층 세라믹 콘덴서(2)는, 단자 전극(6, 8)의 형성 후에 소자 본체(4)가 분리됨으로써, 예를 들어 종래의 1/2 이하 정도로 얇은 적층 세라믹 콘덴서(2)가 된다.
결과로서 얻어지는 적층 세라믹 콘덴서(2)에서는, 소자 본체(4)의 하면(4d)에 단자 전극(6, 8)이 실질적으로 형성되지 않거나, 혹은 소자 본체(4)의 하면(4d)의 전체가 노출된다. 그리고, 적층 세라믹 콘덴서(2)의 토탈 두께 z0은, 100㎛ 이하, 바람직하게는 90㎛ 이하, 더욱 바람직하게는 80㎛ 이하, 특히 바람직하게는 60㎛ 이하로 얇게 할 수 있다. 즉, 적층 세라믹 콘덴서(2)의 저배화에 기여한다.
또한, 본 실시 형태에서는, 소자 본체(4)의 하면(4d)은 평탄면이다. 소자 본체(4)의 하면(4d)이 평탄면임으로써, 예를 들어 도 5에 도시한 바와 같이, 다층 기판(40)의 내부에 적층 세라믹 콘덴서(2)를 매립하기 쉬워진다. 또한, 소자 본체(4)의 하면(4d)인 평탄면이 실장면에 설치될 때는, 소자 본체(4)가 실장면에 밀착되어 설치되어, 적층 세라믹 콘덴서(2)의 굽힘 강도가 향상된다.
제2 실시 형태
도 2a의 (2)에 도시한 바와 같이, 본 실시 형태에 관한 적층 세라믹 콘덴서(2)에서는, 이하에 나타내는 것 이외는, 제1 실시 형태의 적층 세라믹 콘덴서(2)와 마찬가지이다. 이 적층 세라믹 콘덴서(2)에서는, 소자 본체(4)의 X축의 방향을 따라서 마주보는 측면(4e)에 제1 실시 형태의 상면 피복층(18)에 연속하여 구비되는 사이드 피복층(18a)을 갖고 있다. 이와 같이 구성함으로써, 적층 세라믹 콘덴서(2)의 강도가 더욱 향상된다.
사이드 피복층(18a)의 재질은 특별히 한정되지 않고, 상면 피복층(18)과 동일해도 되고, 상이해도 된다. 또한, 사이드 피복층(18a)의 두께도 특별히 한정되지 않고, 상면 피복층(18)과 동일해도 되고, 상이해도 된다.
사이드 피복층(18a)을 형성하는 방법은 특별히 한정되지 않고, 예를 들어 상면 피복층(18)과 마찬가지의 방법에 의해 형성된다.
제3 실시 형태
도 1b 및 도 2b에 도시한 바와 같이, 본 실시 형태에 관한 적층 세라믹 콘덴서(2a)에서는, 이하에 나타내는 것 이외는, 제1 실시 형태의 적층 세라믹 콘덴서(2)와 마찬가지이다. 이 적층 세라믹 콘덴서(2a)에서는, 소자 본체(4)의 상면(4c)(또는 하면(4d))은, 내측 유전체층(10)보다도 강도가 높은 재료로 구성되어 있는 상면 강화층(16)을 포함한다.
상면 강화층(16)은, 제1 실시 형태와 마찬가지로 하여 소자 본체(4)를 형성한 후에, 단자 전극(6 및 8)을 형성하기 전에, 소자 본체(4)의 상면(4c)에 형성된다. 상면 강화층(16)의 재질로서는, 특별히 한정되지 않지만, 예를 들어 유리, 알루미나계 콤퍼짓 재료, 지르코니아계 콤퍼짓 재료, 폴리이미드 수지, 에폭시 수지, 아라미드 섬유, 섬유 강화 플라스틱 등이 예시된다. 또한, 상면 강화층(16)의 재질은 상면 피복층(18)의 재질과 동일해도 되고, 상이해도 된다.
이와 같이 구성함으로써, 적층 세라믹 콘덴서(2a)의 굽힘 강도가 더욱 향상된다. 또한, 강도가 향상됨으로써, 소자 본체(4)를 얇게 해도, 소자 본체(4)의 긴 변 방향 치수 y0(도 1a 참조) 또는 폭 치수 x0(도 2a의 (1) 및 도 2a의 (2) 참조)을 길게 하는 것이 용이해져, 소자 본체(4)의 내부에 있어서의 내부 전극층(12)의 상호간 대향 면적이 넓어져, 정전 용량 등의 적층 세라믹 콘덴서(2a)의 특성이, 더욱 향상된다.
상기 관점에서, (상면 강화층(16)의 평균 두께/상측 전극부(6b, 8b)의 평균 두께)×100의 식으로부터 구해지는 상면 강화층(16)의 상대 두께는 20 내지 133％인 것이 바람직하다.
또한, 상면 강화층(16)을 구성하는 유리 성분은 특별히 한정되지 않는다. 본 실시 형태의 상면 강화층(16)에 포함되는 유리는, Si 및 Al 중 적어도 어느 하나를 주성분으로 하는 것이 보다 바람직하다. 또한, 주성분이란, 유리 중에 30질량％ 내지 70질량％ 포함되는 성분이다. 본 실시 형태의 상면 강화층(16)에 포함되는 유리는, Si 및 Al을 주성분으로 하는 것이 더욱 바람직하다.
본 실시 형태의 상면 강화층(16)에 포함되는 유리는, SiO2를 30질량％ 내지 70질량％ 포함하는 것이 바람직하다. SiO2를 상기 범위 내에서 포함하는 경우, 상기 범위보다도 적은 경우에 비해, 그물눈 형성 산화물이 충분한 양이 되어, 내도금성을 양호하게 한다. SiO2를 상기 범위 내에서 포함하는 경우, 상기 범위보다도 많은 경우에 비해, 연화점이 너무 높아지는 것을 방지하여, 작업 온도가 지나치게 높아지는 것을 방지한다.
본 실시 형태의 상면 강화층(16)에 포함되는 유리는, Al2O3를 1질량％ 내지 15질량％ 포함하는 것이 바람직하다. Al2O3를 상기 범위 내에서 포함하는 경우, 상기 범위보다도 적은 경우에 비해, 내도금성이 양호하다. Al2O3를 상기 범위 내에서 포함하는 경우, 상기 범위보다도 많은 경우에 비해, 연화점이 너무 상승하는 것을 방지한다.
본 실시 형태의 상면 강화층(16)에 포함되는 유리는 알칼리 금속, 알칼리 토류 금속, 전이 금속 및 붕소로 이루어지는 군에서 선택되는 1 이상을 부성분으로서 포함하는 것이 바람직하다.
본 실시 형태의 상면 강화층(16)에 포함되는 유리는, 알칼리 금속, 알칼리 토류 금속, 전이 금속 및 붕소로 이루어지는 군에서 선택되는 1 이상을 부성분으로 하는 유리임으로써, 상면(4c)을 덮는 상면 강화층(16)의 표면의 일부에 도금에 의해 상측 전극부(6b, 8b)를 형성할 때, 도금하기 쉬워진다.
본 실시 형태의 상면 강화층(16)에 포함되는 유리는, 알칼리 금속, 전이 금속 및 붕소를 포함함으로써, 유리의 연화점을 내릴 수 있다.
본 실시 형태의 상면 강화층(16)에 포함되는 유리가 알칼리 금속을 포함함으로써, 내도금성이 양호해진다. 본 실시 형태에 사용되는 알칼리 금속은 특별히 제한되지 않는다. 본 실시 형태에 사용되는 알칼리 금속으로서는, 예를 들어 Li, Na, K를 들 수 있다. 알칼리 금속으로서는, 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다. 본 실시 형태의 상면 강화층(16)에 포함되는 유리가 Li를 포함하는 경우에는, 유리를 치밀하게 베이킹할 수 있음으로써 크랙이 발생하기 어렵게 할 수 있다. 본 실시 형태의 상면 강화층(16)에 포함되는 유리가 Na 또는 K를 포함하는 경우에는, 열팽창 계수가 높아지기 때문에, 크랙이 발생하기 어렵게 할 수 있다.
본 실시 형태의 상면 강화층(16)에 포함되는 유리에는, 알칼리 금속이 0.1질량％ 내지 15질량％ 포함되는 것이 바람직하다.
본 실시 형태의 상면 강화층(16)에 포함되는 유리가 알칼리 토류 금속을 포함함으로써, 상면 강화층(16)에 포함되는 유리와 유전체층의 밀착성을 양호하게 하여 디라미네이션이 발생하기 어렵게 한다. 또한, 열팽창 계수가 너무 작아지는 것을 방지하여, 크랙이 발생하기 어렵게 한다. 또한, 알칼리 토류 금속이 Ba이며, 유전체층이 BaTiO3인 경우, Ba가 유리 성분에 용출되어 버리는 것을 방지하여, HALT 신뢰성이 저하되는 것을 억제한다. BaO를 상기 범위 내에서 포함하는 경우, 상기 범위보다도 많은 경우에 비해, 유리화를 양호하게 하고, 또한, 내도금성을 양호하게 한다.
본 실시 형태의 상면 강화층(16)에 포함되는 유리를 구성하는 알칼리 토류 금속으로서는, 특별히 제한되지 않는다. 본 실시 형태에 사용되는 알칼리 토류 금속으로서는, Mg, Ba, Ca, Sr을 들 수 있다. 알칼리 토류 금속으로서는, 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다. 본 실시 형태에서는, 알칼리 토류 금속으로서 Ba 또는 Ca를 사용하는 것이 바람직하다.
본 실시 형태의 상면 강화층(16)에 포함되는 유리에는, BaO가 20질량％ 내지 60질량％ 포함되는 것이 바람직하다.
본 실시 형태의 상면 강화층(16)에 포함되는 유리에 SiO2와 BaO와 Al2O3가 합계로 70질량％ 내지 100질량％ 포함되는 것이 바람직하다. 이에 의해 유전체층과 상면 강화층(16)의 계면에서 Ba-Ti-Si-O상이 형성되기 쉬워진다.
본 실시 형태의 상면 강화층(16)에 포함되는 유리에는, CaO가 0질량％ 내지 15질량％ 포함되는 것이 바람직하다. 이에 의해 열팽창 계수를 높일 수 있다.
본 실시 형태의 상면 강화층(16)에 포함되는 유리에는, SrO가 0질량％ 내지 20질량％ 포함되는 것이 바람직하다. 이에 의해 열팽창 계수를 높일 수 있고, SrO를 상기 범위 내에서 포함하는 경우, 상기 범위보다도 많은 경우에 비해, SrO가 BaTiO3와 반응하는 것을 방지하여, 칩의 절연성과 신뢰성을 향상시킬 수 있다.
본 실시 형태의 상면 강화층(16)에 포함되는 유리에 사용되는 전이 금속은 특별히 제한되지 않는다. 본 실시 형태의 상면 강화층(16)에 사용되는 전이 금속으로서는, 예를 들어 V, Zn, W 및 Mo 등을 들 수 있다. 본 실시 형태의 상면 강화층(16)에 사용되는 전이 금속으로서는, V 또는 Zn인 것이 바람직하다. 이에 의해, 상측 전극부(6b, 8b)로서 도금을 형성하기 쉬워진다. 본 실시 형태에 관한 전이 금속은 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
본 실시 형태의 상면 강화층(16)에 포함되는 유리에는, 전이 금속이 0질량％ 내지 20질량％ 포함되는 것이 바람직하다.
본 실시 형태의 상면 강화층(16)에 포함되는 유리에는, B2O3가 0질량％ 내지 10질량％ 포함되는 것이 바람직하다. 이에 의해 유리의 그물눈 형성 산화물로서의 효과를 발휘할 수 있다. B2O3를 상기 범위 내에서 포함하는 경우, 상기 범위보다도 많은 경우에 비해, 내도금성을 양호하게 할 수 있다.
본 실시 형태에서는, 상면 강화층(16)은, 외장 영역(11)의 외면측의 일부만을 구성하고 있지만, 외장 영역(11)의 대부분, 또는 모두를 차지하고 있어도 된다. 상면 강화층(16)은, 소자 본체(4)의 상면(4c) 또는 하면(4d)에 강화층용 페이스트를 도포하고, 베이킹함으로써 형성할 수 있다.
이 강화층용 페이스트는, 예를 들어 상기한 유리 원료와, 에틸셀룰로오스를 주성분으로 하는 바인더와 분산매인 테르피네올 및 아세톤을 믹서로 혼련하여 얻어진다. 소자 본체(4)에 대한 강화층용 페이스트의 도포 방법은 특별히 한정되지 않고, 예를 들어, 딥, 인쇄, 도포, 증착, 분무 등의 방법을 들 수 있다.
강화층용 페이스트가 도포된 소자 본체(4)의 베이킹 조건은 특별히 한정되지 않고, 예를 들어, 가습 N2 또는 건조 N2의 분위기에 있어서, 700℃ 내지 1300℃, 0.1시간 내지 3시간 유지하고, 베이킹된다.
제4 실시 형태
도 2c에 도시한 바와 같이, 본 실시 형태에 관한 적층 세라믹 콘덴서(2b)에서는, 이하에 나타내는 것 이외는, 제3 실시 형태의 적층 세라믹 콘덴서(2a)와 마찬가지이다. 이 적층 세라믹 콘덴서(2b)에서는, 소자 본체(4)의 X축 방향을 따라서 마주보는 측면(4e)에 제3 실시 형태의 상면 강화층(16)에 연속하여 구비되어 있는 사이드 강화층(16a)을 갖고 있다. 이와 같이 구성함으로써, 적층 세라믹 콘덴서(2)의 강도가 더욱 향상된다.
또한, 도 2c에서는, 사이드 강화층(16a)은, 사이드 갭 영역(14)의 측면(4e)측의 일부만을 구성하고 있지만, 사이드 갭 영역(14)의 전체를 차지하고 있어도 된다. 즉, 사이드 강화층(16a)은, 내부 전극층(12)의 X축 방향의 단부에 접촉하고 있어도 된다.
사이드 강화층(16a)의 재질은 특별히 한정되지 않고, 상면 강화층(16)과 동일해도 되고, 상이해도 된다. 또한, 사이드 강화층(16a)의 두께도 특별히 한정되지 않고, 상면 강화층(16)과 동일해도 되고, 상이해도 된다.
사이드 강화층(16a)을 형성하는 방법은 특별히 한정되지 않고, 예를 들어 상면 강화층(16)과 마찬가지의 방법에 의해 형성된다.
제11 실시 형태
도 11a에 도시한 바와 같이, 본 실시 형태에 관한 적층 세라믹 콘덴서(2)에서는, 이하에 나타내는 것 이외는, 제1 실시 형태의 적층 세라믹 콘덴서(2)와 마찬가지이다.
본 실시 형태에서는, 도 11a에 도시한 바와 같이, 소자 본체(4)와 단자 전극(6, 8)의 계면에는, 각각 도전성 금속막(5)이 개재되어 있다. 각각의 도전성 금속막(5)은, 단자 전극(6, 8)에 대응하여 소자 본체(4)의 상면(4c)에 형성되어 있는 상측 금속막부와, 소자 본체(4)의 단부면(4a, 4b)에 형성되어 있는 단측 금속막부와, 도 12a의 (1)에 도시한 바와 같이, 소자 본체(4)의 측면(4e)에 형성되어 있는 사이드 금속막부를 갖는다. 각각의 도전성 금속막(5)에서는, 상측 금속막부와 단측 금속막부와 사이드 금속막부는, 연속하여 형성되어 있다.
도 11a에 도시한 바와 같이, 소자 본체(4)의 상면에서는, 한 쌍의 도전성 금속막(5)의 Y축 방향을 따른 내측단(5a)은, 각각의 단자 전극(6, 8)의 상측 전극부(6b, 8b)의 내측단보다도, 소자 본체(4)의 Y축 방향의 중앙을 향하여, 소정 길이로 돌출되어 있는 것이 바람직하다. 또한, 내측단(5a)이 돌출되는 소정 길이는, 특별히 한정되지 않지만, 바람직하게는 0 내지 30㎛이다. 단, 돌출을 위한 소정 길이는, 양쪽의 금속막(5)의 내측단(5a)끼리가, 전기적으로 접속하여 단락하지 않도록 결정된다.
도전성 금속막은, Pt, Rh, Ru, Re, Ir, Pd 중 어느 금속을 적어도 포함한다. 이와 같은 금속으로 도전성 금속막을, 소자 본체의 표면에 형성함으로써, 단자 전극과 소자 본체의 표면의 밀착성을, 더욱 높일 수 있다.
도 12a의 (3)에 도시한 바와 같이, 소자 본체(4)의 표면은, 세라믹 소결체의 표면이며, 미시적으로 관찰하면, 오목부와 볼록부의 반복으로 이루어지는 요철이 형성되어 있다. 소자 본체(4)의 표면에 형성되어 있는 요철은, 예를 들어 JIS B 0601에서 나타내어지는 표면 조도가, 2 내지 4㎛의 범위 내이다.
본 실시 형태에서는, 소자 본체(4)의 표면에 형성되어 있는 요철면을 도전성 금속막(5)이 피복하는 피복 면적 비율이, 바람직하게는 20 내지 70％, 더욱 바람직하게는 50 내지 70％의 범위 내이다. 도전성 금속막(5)에 의한 소자 본체(4)의 표면 피복 면적 비율이 너무 작아도 너무 커도, 단자 전극(6, 8)과 소자 본체(4)의 밀착성 개선 효과가 작고, 피복 면적 비율이 특정 범위 내인 경우에, 밀착성 개선 효과가 크다.
이러한 관점에서는, 도전성 금속막(5)의 두께 t는, 소자 본체(4)의 표면에 형성되어 있는 요철의 크기(인접하는 볼록부와 오목부 사이의 Z축간 거리)보다도 작은 것이 바람직하고, 특별히 한정되지 않지만, 100 내지 500㎚ 정도가 바람직하다. 또한, 도전성 금속막(5)은, 스퍼터링법, 이온 플레이팅법, 플라스마 CVD법, 열 CVD법, 분자선 에피택시법, 스핀 코트법 등의 박막법에 의해 형성되는 금속 박막인 것이 바람직하다. 도전성 금속막(5)의 표면에, 각각의 단자 전극(6, 8)이 형성된다.
또한, 도 12a의 (3)에서는, 소자 본체(4)의 상면(4c)에 형성되어 있는 도전성 금속막(5)과 단자 전극(6, 8)에 대하여 도시되어 있지만, 도 11a에 도시한 소자 본체(4)의 단부면(4a, 4b) 및 도 12a의 (1)에 도시한 측면(4e)에 형성되어 있는 도전성 금속막(5)과 단자 전극(6, 8)에 관해서도 마찬가지이다.
본 실시 형태의 적층 세라믹 콘덴서(2)에서는, 소자 본체(4)와 단자 전극(6, 8)의 계면에는, 도전성 금속막(5)이 개재되어 있다. 이와 같이 구성함으로써, 단자 전극(6, 8)과 소자 본체(4)의 표면의 밀착성을 높일 수 있다. 그 결과, 단자 전극(6, 8)과 소자 본체(4)의 밀착성 개선이 실현되어, 내습성을 향상시킬 수 있다.
또한, 본 실시 형태에 있어서, 금속막(5)의 피복 면적 비율은, 금속막(5)이 소자 본체(4)의 표면의 요철의 오목부를 매립하는 면적 비율로서 정의될 수 있다. 이 피복 면적 비율의 측정은, 예를 들어 도 12a의 (3)에 도시한 소자 본체(4)의 단면에 있어서, 단자 전극(6, 8)의 표면을 연마하여, 단자 전극(6, 8)을 완전히 제거한 Z축 방향 위치의 소자 본체(4)의 표면을, Z축 방향으로부터 본 SEM 사진 등으로 관찰함으로써 행한다. 예를 들어 50㎛×50㎛의 표면 관찰 사진의 범위 내에, 금속막(5)이 차지하는 면적을 측정함으로써 면적 비율을 구한다. 예를 들어 X-Y 위치가 상이한 5매의 표면 관찰 사진의 평균을 구함으로써, 금속막(5)의 피복 면적 비율을 구한다.
또한, 본 실시 형태에서는, 소자 본체(4)의 상면(4c)과 Z축 방향을 따라서 반대측에 위치하는 소자 본체(4)의 하면(4d)에는, 단자 전극(6, 8)이 실질적으로 형성되어 있지 않다. 즉, 소자 본체(4)의 하면(4d)에서는, 단자 전극(6, 8)으로 덮여 있지 않아, 소자 본체(4)의 하면(4d)의 전체가 외부에 노출되어 있다. 게다가, 하면(4d)은 평탄면으로 성형되어 있다. 하면(4d)은 단자 전극(6, 8)으로 덮여 있지 않기 때문에, 단차형 볼록부가 없어, 평탄성이 우수하다.
또한, 본 실시 형태에서는 단측 전극부(6a, 8a)의 외면이 단측 피복층(18b, 18b)으로 덮여 있다. 이에 의해, 적층 세라믹 콘덴서(2)의 내습성을, 더욱 높일 수 있다. 즉, 적층 세라믹 콘덴서(2)의 저배화에 의해 단자 전극(6, 8)이 얇아졌다고 해도, 적층 세라믹 콘덴서(2)의 내부로의 수분의 침입을 방지할 수 있다. 이것으로부터, 수분이 있는 환경이나 습도가 높은 환경에서 적층 세라믹 콘덴서(2)를 사용하거나, 적층 세라믹 콘덴서(2)의 제조 공정에 물을 사용하는 공정이나 습식 공정이 있었다고 해도, 적층 세라믹 콘덴서(2)의 내부로의 수분의 침입을 방지하여, 절연성의 저하를 억제할 수 있다.
또한, 본 실시 형태의 적층 세라믹 콘덴서(2)는 단측 전극부(6a, 8a)의 외면이 단측 피복층(18b, 18b)으로 덮여 있기 때문에 강도를 높일 수 있다. 본 실시 형태의 단측 피복층(18b, 18b)은, 제1 실시 형태의 단측 피복층(18b, 18b)과 마찬가지이다.
본 실시 형태에서는, 한 쌍의 상측 전극부(6b, 8b) 사이에 위치하는 소자 본체(4)의 상면(4c)을 덮는 상면 피복층(18)이 상측 전극부(6b, 8b)의 표면과 실질적으로 단차가 없게 되도록 밀착되어 존재하고 있다. 상면 피복층(18)은, 소자 본체(4)의 상면(4c)을 덮음과 함께, 단자 전극(6, 8)의 내측단으로부터 각각 돌출되어 있는 도전성 금속막(5)의 내측단(5a)의 표면도 덮도록 되어 있다. 본 실시 형태의 상면 피복층(18)은 제1 실시 형태의 상면 피복층(18)과 마찬가지이다.
다음에, 본 발명의 일 실시 형태로서의 적층 세라믹 콘덴서(2)의 제조 방법에 대하여 구체적으로 설명한다.
먼저, 제1 실시 형태와 마찬가지로 하여 소자 본체(4)를 얻는다.
다음에, 그린 적층체를 개편형으로 절단하여 그린 칩을 얻는다. 또한, 내부 전극 패턴층의 형성 방법으로서는, 특별히 한정되지 않고, 인쇄법, 전사법 외에, 증착, 스퍼터링 등의 박막 형성 방법에 의해 형성되어 있어도 된다.
그린 칩은, 고화 건조에 의해 가소제가 제거되어 고화된다. 고화 건조 후의 그린 칩은, 탈바인더 공정, 소성 공정, 필요에 따라서 행해지는 어닐 공정을 행함으로써, 소자 본체(4)가 얻어진다. 탈바인더 공정, 소성 공정 및 어닐 공정은, 연속하여 행해도, 독립하여 행해도 된다.
다음에, 도 14a에 도시한 바와 같이, 소자 본체(4)의 상면(4c)의 Y축 방향의 중앙부에 레지스트막(60)을 소정 패턴으로 형성하고, 그 소자 본체(4)를, 스퍼터링 장치의 설치대(62) 상에 고정하여, 도전성 금속막(5)을 스퍼터링법에 의해 형성한다. 소자 본체(4)의 상면 및 측면이 레지스트막(60)으로 덮여 있는 소자 본체(4)의 표면에는, 도전성 금속막(5)은 성막되지 않는다. 또한, 소자 본체(4)의 하면(4d)은, 설치대(62)의 표면에 접촉하고 있으므로, 하면(4d)에는, 금속막(5)은 형성되지 않는다. 레지스트막(60)의 형성과 도전성 금속막(5)의 형성은, 그린 적층체를 절단하기 전에 행해도 된다.
다음에, 레지스트막(60)을 제거하여 한 쌍의 도전성 금속막(5)이 형성되어 있는 소자 본체(4)의 Y축 방향의 양단부면(도전성 금속막(5)의 표면)에, 단자 전극용 페이스트를 도포하고 소성하여, 단자 전극(6, 8)을 형성한다. 단자 전극(6, 8)을 형성할 때는, 예를 들어 도 14b에 도시한 바와 같이, 2개의 소자 본체(4, 4)의 각각의 하면(4d, 4d) 사이에, 더미 블록(20)을 임시 접착하여, 이들을 일체화시킨 워크(22)를 먼저 형성한다.
워크(22)는, 2개 이상의 소자 본체(4, 4)가 조합되어 있기 때문에, 설령 소자 본체(4, 4) 자체의 Z축 방향 두께가 얇아도, 충분히 취급하기 쉬운 두께를 가져, 종래와 마찬가지로 하여, 보유 지지판(30)의 관통 구멍(32)에 워크(22)를 설치하여, 단자 전극(6 및 8)의 형성을 행할 수 있다.
단자 전극(6 및 8)을 형성한 후에는, 더미 블록(20)을 제거하는 것 등으로, 2개의 소자 본체(4, 4)를 분리하면, 도 11a에 도시한 적층 세라믹 전자 부품(2)이 얻어진다. 즉, 소자 본체(4)의 하면(4d)에는, 단자 전극(6, 8)이 실질적으로 형성되어 있지 않아, 소자 본체(4)의 하면(4d)의 전체가 외부에 노출되어 있는 적층 세라믹 콘덴서(2)가 얻어진다.
다음에, 상기 단자 전극(6, 8)의 단측 전극(6a, 8a)의 외면에 단측 피복층(18b)을 형성하고, 상기 소자 본체(4)의 Z축에 수직인 상면(4c)에 상면 피복층(18)을 형성한다.
다음에 상측 전극부(6b, 8b)의 표면, 상면 피복층(18)의 표면 및 단측 피복층(18b)의 Z축 방향의 단부가 단차가 없게 되도록 연마한다. 또한, 상측 전극부(6b, 8b)의 표면에 도금막이 형성되어 있는 경우에는, 도금막과 상면 피복층(18)의 표면이 단차가 없게 되도록 연마해도 된다.
본 실시 형태의 적층 세라믹 콘덴서(2)에서는, 소자 본체(4)와 단자 전극(6, 8)의 계면에는, 도전성 금속막(5)이 개재되어 있다. 이와 같이 구성함으로써, 단자 전극(6, 8)과 소자 본체(4)의 표면의 밀착성을 높일 수 있다. 그 결과, 단자 전극(6, 8)과 소자 본체(4)의 밀착성 개선이 실현되어, 내습성을 향상시킬 수 있다.
제12 실시 형태
도 12a의 (2)에 도시한 바와 같이, 본 실시 형태에 관한 적층 세라믹 콘덴서(2)에서는, 이하에 나타내는 것 이외는, 제11 실시 형태의 적층 세라믹 콘덴서(2)와 마찬가지이다. 이 적층 세라믹 콘덴서(2)에서는, 소자 본체(4)의 X축의 방향을 따라서 마주보는 측면(4e)에 제11 실시 형태의 상면 피복층(18)에 연속하여 구비되는 사이드 피복층(18a)을 갖고 있다. 이와 같이 구성함으로써, 적층 세라믹 콘덴서(2)의 강도가 더욱 향상된다. 본 실시 형태의 사이드 피복층(18a)은, 제2 실시 형태의 사이드 피복층(18a)과 마찬가지이다.
제13 실시 형태
도 11b 및 도 12b에 도시한 바와 같이, 본 실시 형태에 관한 적층 세라믹 콘덴서(2a)에서는, 이하에 나타내는 것 이외는, 제11 실시 형태의 적층 세라믹 콘덴서(2)와 마찬가지이다. 이 적층 세라믹 콘덴서(2a)에서는, 소자 본체(4)의 상면(4c)은, 내측 유전체층(10)보다도 강도가 높은 재료로 구성되어 있는 상면 강화층(16)을 포함한다. 본 실시 형태의 상면 강화층(16)은 제3 실시 형태의 상면 강화층(16)과 마찬가지이다.
제14 실시 형태
도 12c에 도시한 바와 같이, 본 실시 형태에 관한 적층 세라믹 콘덴서(2b)에서는, 이하에 나타내는 것 이외는, 제13 실시 형태의 적층 세라믹 콘덴서(2a)와 마찬가지이다. 이 적층 세라믹 콘덴서(2b)에서는, 소자 본체(4)의 X축 방향을 따라서 마주보는 측면(4e)에 제13 실시 형태의 상면 강화층(16)에 연속하여 구비되어 있는 사이드 강화층(16a)을 갖고 있다. 이와 같이 구성함으로써, 적층 세라믹 콘덴서(2)의 강도가 더욱 향상된다. 본 실시 형태의 사이드 강화층(16a)은, 제4 실시 형태의 사이드 강화층(16a)과 마찬가지이다.
제15 실시 형태
도 11c에 도시한 바와 같이, 본 실시 형태에 관한 적층 세라믹 콘덴서(2c)에서는, 이하에 나타내는 것 이외는, 도 11b에 관한 실시 형태의 적층 세라믹 콘덴서(2a)와 마찬가지이다. 이 적층 세라믹 콘덴서(2c)에서는, 도 11b에 도시한 소자 본체(4)의 상면(4c)에 형성되어 있는 상면 강화층(16)과 마찬가지의 강화층(116)이, 소자 본체(4)의 하면(4d)에 형성되어 있다.
하면(4d)을 덮는 강화층(116)의 형성 방법은 특별히 제한되지 않는다. 하면(4d)을 덮는 강화층(116)은, 예를 들어 소자 본체(4)에 대하여, 소자 본체(4d)의 하면(4d)에 강화층용 페이스트를 도포하고, 베이킹함으로써 형성되고, 그 후, 도전성 금속막(5) 및 단자 전극(6, 8)이 형성된다. 또는, 도전성 금속막(5) 및 단자 전극(6, 8)이 형성된 소자 본체(4)에 대하여, 소자 본체(4d)의 하면(4d)에 강화층용 페이스트를 도포하고, 베이킹함으로써 형성되어도 된다. 베이킹한 후, 하면(4d)을 덮는 강화층(116)의 외표면을 평탄하게 연마해도 된다. 그 밖의 구성과 작용 효과는, 전술한 실시 형태와 마찬가지이다.
제21 실시 형태
도 21a에 도시한 바와 같이, 본 실시 형태에 관한 적층 세라믹 콘덴서(2)에서는, 이하에 나타내는 것 이외는, 제1 실시 형태의 적층 세라믹 콘덴서(2)와 마찬가지이다.
도 21a에 도시한 바와 같이, 본 실시 형태에 관한 적층 세라믹 콘덴서(2)에서는, 소자 본체(4)의 X축 방향으로 서로 마주보는 측면(4e, 4e)으로부터 상면(4c)에 걸쳐 연속하여 소자 본체(4)를 덮는 강화층(116)을 갖는다. 이에 의해, 소자 본체(4)의 굽힘 강도를 향상시킬 수 있어, 적층 세라믹 콘덴서(2)의 파손을 방지할 수 있다.
도 22a는 도 21a의 IIA-IIA선을 따르는 단면도이다. 도 22a에 도시한 바와 같이 소자 본체(4)의 측면(4e, 4e)을 덮는 강화층(116)은, 내부 전극층(12)의 X축 방향의 단부에 접촉하고 있어도 된다.
상면(4c)을 덮는 강화층(116) 및 측면(4e, 4e)을 덮는 강화층(116)은, 소자 본체(4)를 형성한 후에, 단자 전극(6, 8)을 형성하기 전에, 소자 본체(4)의 상면(4c) 및 측면(4e, 4e)에 형성된다.
본 실시 형태의 강화층(116)은, 필러 및 기질을 포함한다.
본 실시 형태의 강화층(116)의 필러 형상은, 침형, 기둥형 또는 판형이다. 본 실시 형태에서는, 필러의 형상은 침형인 것이 바람직하다. 이에 의해, 보다 강고한 강화층(116)을 형성할 수 있다.
본 실시 형태에서는, 필러의 단축 방향의 입경은, 특별히 제한되지 않는다. 본 실시 형태에서는, 필러의 단축 방향의 입경은, 바람직하게는 0.1㎛ 이상 3.0㎛ 이하이다.
본 실시 형태에서는, 필러의 단축 방향의 입경이 상기 범위 내임으로써, 적층 세라믹 콘덴서(2)의 굽힘 강도를 높일 수 있다. 또한, 상면(4c)을 덮는 강화층(116)과, 상측 전극부(6b, 8b)의 밀착성을 높일 수 있고, 그 결과, 적층 세라믹 콘덴서(2)의 내습성을 높일 수 있다. 본 실시 형태에서는, 필러의 단축 방향의 입경은, 보다 바람직하게는 0.5㎛ 이상 3.0㎛ 이하이다.
본 실시 형태에서는, 필러의 장축 방향의 입경은, 특별히 제한되지 않는다. 본 실시 형태에서는, 필러의 장축 방향의 입경은, 바람직하게는 0.5㎛ 이상 15.0㎛ 이하이다.
본 실시 형태에서는, 필러의 장축 방향의 입경이 상기 범위 내임으로써, 적층 세라믹 콘덴서(2)의 굽힘 강도를 높일 수 있다. 또한, 상면(4c)을 덮는 강화층(116)과, 상측 전극부(6b, 8b)의 밀착성을 높일 수 있고, 그 결과, 적층 세라믹 콘덴서(2)의 내습성을 높일 수 있다.
본 실시 형태에서는, 필러의 장축 방향의 입경은, 보다 바람직하게는 3.0㎛ 이상 15.0㎛ 이하이다.
본 실시 형태에서는, 필러의 (단축의 입경/장축의 입경)×100으로 나타내어지는 애스펙트비(％)는 특별히 제한되지 않는다. 본 실시 형태에서는, 필러의 애스펙트비가, 바람직하게는 0.7％ 이상 60％ 이하이다.
본 실시 형태에서는, 필러의 애스펙트비가 상기 범위 내임으로써, 적층 세라믹 콘덴서(2)의 굽힘 강도를 높일 수 있다. 또한, 상면(4c)을 덮는 강화층(116)과, 상측 전극부(6b, 8b)의 밀착성을 높일 수 있고, 그 결과, 적층 세라믹 콘덴서(2)의 내습성을 높일 수 있다. 본 실시 형태에서는, 필러의 애스펙트비가, 보다 바람직하게는 0.7％ 이상 30％ 이하이다.
본 실시 형태에서는, 필러의 형상이나 사이즈를 상기와 같이 하는 방법은 특별히 제한되지 않는다. 예를 들어, 강화층(116)을 형성하기 위한 강화층용 페이스트에, 미리 상기 형상 및 사이즈로 되어 있는 필러를 첨가하는 혼입형에 의한 방법이나, 필러가 유리인 경우에는, 강화층(116)을 형성하기 위한 강화층용 페이스트에 소정의 유리 원료를 포함시켜 두고, 베이킹 온도 또는 베이킹 시간을 소정의 범위 내로 설정하여 베이킹하는 석출형에 의한 방법을 들 수 있다.
본 실시 형태에서는, 석출형 방법에 의해 필러의 형상이나 사이즈를 상기와 같이 하는 것이 바람직하다. 본 실시 형태의 석출형 방법의 베이킹 온도는, 후술하는 「강화층(116)에 포함되는 유리」의 연화점보다도 50℃ 이상 높은 것이 바람직하다. 베이킹 온도를 높게 함으로써, 유리가 치밀하게 소결되는 경향이 있다. 또한, 본 실시 형태의 석출형 방법의 베이킹 온도는, 후술하는 「강화층(116)에 포함되는 유리」의 연화점보다도 50℃ 내지 80℃ 높은 것이 보다 바람직하다.
본 실시 형태의 석출형 방법의 베이킹 시간은, 0.1시간 내지 2시간인 것이 바람직하다. 베이킹 시간을 길게 함으로써, 유리가 치밀하게 소결되는 경향이 있다. 또한, 본 실시 형태의 석출형 방법의 베이킹 시간은, 0.1시간 내지 1시간인 것이 바람직하다.
본 실시 형태에서는, 강화층(116) 중의 필러의 함유량은 특별히 제한되지 않는다. 본 실시 형태에서는, 강화층(116) 중의 필러의 함유량은, 바람직하게는 30체적％ 이상 80체적％ 이하이고, 보다 바람직하게는 45체적％ 이상 80체적％ 이하이다.
본 실시 형태에서는, 강화층(116) 중의 필러의 함유량이 상기 범위 내임으로써, 적층 세라믹 콘덴서(2)의 굽힘 강도를 높일 수 있다. 또한, 상면(4c)을 덮는 강화층(116)과, 상측 전극부(6b, 8b)의 밀착성을 높일 수 있고, 그 결과, 적층 세라믹 콘덴서(2)의 내습성을 높일 수 있다. 본 실시 형태에서는, 강화층(116) 중의 필러의 함유량이, 보다 바람직하게는 55체적％ 이상 80체적％ 이하이다.
본 실시 형태의 강화층(116)을 구성하는 필러의 재질은, 특별히 제한되지 않는다. 본 실시 형태의 필러의 재질은, 유리 또는 알루미나인 것이 바람직하다. 이에 의해, 적층 세라믹 콘덴서(2)의 굽힘 강도를 높일 수 있다. 또한, 상면(4c)을 덮는 강화층(116)과, 상측 전극부(6b, 8b)의 밀착성을 높일 수 있고, 그 결과, 적층 세라믹 콘덴서(2)의 내습성을 높일 수 있다.
본 실시 형태의 필러의 재질은, Si 및 Al 중 적어도 어느 하나를 주성분으로 하는 유리인 것이 바람직하다. 또한, 주성분이란, 유리 중에 30질량％ 내지 70질량％ 포함되는 성분이다. 본 실시 형태의 필러의 재질은, Si 및 Al을 주성분으로 하는 유리인 것이 보다 바람직하다.
본 실시 형태의 필러의 재질은, 알칼리 금속, 알칼리 토류 금속, 전이 금속, 붕소를 부성분으로 하는 유리인 것이 바람직하다.
필러의 재질이 알칼리 금속, 알칼리 토류 금속, 전이 금속 및 붕소로 이루어지는 군에서 선택되는 1 이상을 부성분으로 하는 유리임으로써, 상면(4c)을 덮는 강화층(116)의 표면의 일부에 도금에 의해 상측 전극부(6b, 8b)를 형성할 때, 도금하기 쉬워진다.
본 실시 형태의 필러의 재질인 유리의 부성분으로서 포함되는 알칼리 금속은 특별히 제한되지 않는다. 본 실시 형태의 필러의 재질인 유리의 부성분으로서 포함되는 알칼리 금속은, 예를 들어 Li, Na, K이다.
본 실시 형태의 필러의 재질인 유리의 부성분으로서 포함되는 알칼리 토류 금속으로서는, Ba, Ca, Sr을 들 수 있다.
본 실시 형태의 강화층(116)을 구성하는 기질의 재질은 특별히 제한되지 않는다. 본 실시 형태의 기질의 재질은, 유리 및 수지 중 적어도 어느 하나인 것이 바람직하다. 본 실시 형태의 기질의 재질은 유리인 것이 보다 바람직하다.
예를 들어, 기질이 유리 및 수지를 포함하는 경우에는, 강화층(116)에 있어서, 유리 100질량부에 대하여, 수지가 10질량부 내지 40질량부 포함되는 것이 바람직하다.
본 실시 형태에서는, 강화층(116)에 있어서, 유리 100질량부에 대하여, 수지가 15질량부 내지 30질량부인 것이 보다 바람직하다.
또한, 본 실시 형태에서는, 강화층(116)을 강화층용 페이스트에 의해 형성하지만, 강화층용 페이스트에 점성을 부여하기 위해 에틸셀룰로오스 등을 주성분으로 하는 수지가 포함되어 있다. 기질에 유리가 포함되고, 제조 시에 탈바인더 처리를 행하는 경우에는, 강화층용 페이스트 중의 에틸셀룰로오스 등을 주성분으로 하는 수지는 소실되기 때문에, 제품 완성 시에는 포함되지 않는다.
본 실시 형태의 기질의 재질은, Si 및 Al 중 적어도 어느 하나를 주성분으로 하는 유리인 것이 보다 바람직하다. 또한, 주성분이란, 유리 중에 30질량％ 내지 70질량％ 포함되는 성분이다. 본 실시 형태의 기질의 재질은, Si 및 Al을 주성분으로 하는 유리인 것이 더욱 바람직하다.
본 실시 형태의 기질의 재질은, 알칼리 금속, 알칼리 토류 금속, 전이 금속, 붕소를 부성분으로 하는 유리인 것이 바람직하다.
본 실시 형태의 기질의 재질인 유리의 부성분으로서 포함되는 알칼리 금속은 특별히 제한되지 않는다. 본 실시 형태의 기질의 재질인 유리의 부성분으로서 포함되는 알칼리 금속은, 예를 들어 Li, Na, K이다.
본 실시 형태의 기질의 재질인 유리의 부성분으로서 포함되는 알칼리 토류 금속으로서는, Ba, Ca, Sr을 들 수 있다.
본 실시 형태의 기질의 재질인 수지의 재질은, 특별히 제한되지 않는다. 본 실시 형태의 기질의 재질인 수지는, 폴리이미드 수지, 에폭시 수지이다. 본 실시 형태의 기질의 재질인 수지는, 바람직하게는 폴리이미드 수지이다. 본 실시 형태의 기질의 재질인 수지는, 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
본 실시 형태에서는, 강화층(116)의 필러 및 기질의 양쪽이 유리인 경우, 강화층(116)의 필러만이 유리인 경우, 또는 기질만이 유리인 경우, 각 유리의 조성은 제한되지 않는다. 본 실시 형태에서는, 강화층(116)의 필러 및 기질의 양쪽이 유리인 경우, 강화층(116)의 필러만이 유리인 경우, 또는 기질만이 유리인 경우, 각 유리의 조성은 하기와 같은 것인 것이 바람직하다. 이하에서는 이들 유리를 통합하여, 「강화층(116)에 포함되는 유리」로 한다. 또한, 강화층(116)의 필러 및 기질의 양쪽이 유리인 경우에는, 필러 및 기질에 포함되는 각각의 원소를 합계한 필러 및 기질의 전체로서의 조성이다.
본 실시 형태의 강화층(116)에 포함되는 유리는, 제3 실시 형태의 상면 강화층(16)을 구성하는 유리 성분과 마찬가지이다.
또한, 본 실시 형태의 강화층(116)에 포함되는 유리는, 알칼리 금속, 전이 금속 및 붕소를 포함함으로써, 유리의 연화점을 내릴 수 있어, 강화층(116)을 구성하는 필러를 석출시키기 쉬워진다.
또한, 본 실시 형태의 강화층(116)에 사용되는 전이 금속으로서는, V 또는 Zn인 것이 바람직하다. 이에 의해, 상측 전극부(6b, 8b)로서 도금을 형성하기 쉬워지고, 또한, 강화층(116)을 구성하는 필러를 석출시키기 쉬워진다.
또한, 본 실시 형태의 강화층(116)에 포함되는 유리의 조성은, 후술하는 상면 피복층(18) 또는 단측 피복층(18b)을 구성하는 유리와 동일해도 되고, 상이해도 된다.
본 실시 형태의 강화층(116)에 포함되는 유리를 상기와 같은 구성으로 함으로써, 소정의 필러를 석출시킬 수 있다. 그 결과, 강화층(116)의 강도가 내측 유전체층(10)보다도 높아진다. 따라서, 적층 세라믹 콘덴서(2)의 굽힘 강도가 더욱 향상된다. 또한, 강도가 향상됨으로써, 소자 본체(4)를 얇게 해도, 소자 본체(4)의 긴 변 방향 치수 y0(도 21a 참조) 또는 폭 치수 x0(도 22a 참조)을 길게 하는 것이 용이해져, 소자 본체(4)의 내부에 있어서의 내부 전극층(12)의 상호간 대향 면적이 넓어져, 정전 용량 등의 적층 세라믹 콘덴서(2)의 특성이, 더욱 향상된다.
상기 관점에서, (강화층(116)의 평균 두께/상측 전극부(6b, 8b)의 평균 두께)×100의 식으로부터 구해지는 강화층(116)의 상대 두께는 20％ 내지 133％인 것이 바람직하고, 50％ 내지 100％인 것이 보다 바람직하다.
다음에, 본 발명의 일 실시 형태로서의 적층 세라믹 콘덴서(2)의 제조 방법에 대하여 구체적으로 설명한다.
먼저, 제1 실시 형태와 마찬가지로 소자 본체(4)를 얻는다. 다음에, 예를 들어 도 24에 도시한 바와 같이, 2개의 소자 본체(4, 4)의 각각의 하면(4d, 4d) 사이에, 더미 블록(20)을 임시 접착하여, 이들을 일체화시킨 워크(22)를 먼저 형성한다. 워크(22)를 형성한 단계에서, 소자 본체(4)의 측면(4e)으로부터 상면(4c)에 걸쳐 강화층용 페이스트를 도포하고, 베이킹함으로써 강화층(116)을 형성한다.
필러가 유리이며, 기질이 유리인 경우, 강화층용 페이스트는, 예를 들어 상기한 강화층(116)을 구성하는 성분을 포함하는 유리 원료와, 에틸셀룰로오스를 주성분으로 하는 수지와 분산매인 테르피네올 및 아세톤을 믹서로 혼련하여 얻어진다.
또한, 필러가 유리이며, 기질이 수지인 경우, 강화층용 페이스트는, 예를 들어 필러를 구성하는 성분을 포함하는 유리와, 소정의 수지와 분산매인 테르피네올 및 아세톤을 믹서로 혼련하여 얻어진다.
소자 본체(4)에 대한 강화층용 페이스트의 도포 방법은 특별히 제한되지 않는다. 소자 본체(4)에 대한 강화층용 페이스트의 도포 방법은, 예를 들어 딥, 인쇄, 도포, 증착, 분무 등의 방법을 들 수 있다. 본 실시 형태에서는, 소자 본체(4)에 대하여 강화층용 페이스트를 다층 도포하는 것이 바람직하다. 구체적으로는, 강화층용 페이스트를 1층 도포한 후에, 건조시키고, 계속해서 그 위에, 강화층용 페이스트를 또 도포하고, 건조시킨다. 이 공정을 반복하여, 강화층용 페이스트의 막을 2층 내지 10층으로 겹치는 것이 바람직하다. 이에 의해, 강화층(116)의 밀도를 높일 수 있고, 또한, 강화층(116) 중의 공공(보이드)을 저감할 수 있다. 그 결과, 보다 강도가 높은 강화층(116)을 얻을 수 있다.
또한, 상기 방법에 의해 얻어진 강화층(116)은, 상면(4c)을 덮는 강화층(116)과 상측 전극부(6b, 8b)의 밀착성이 높기 때문에, 상면(4c)으로부터의 내습성이 우수하다.
본 실시 형태의 강화층용 페이스트가 도포된 소자 본체(4)의 베이킹 조건은 특별히 한정되지 않고, 예를 들어, 가습 N2 또는 건조 N2의 분위기에 있어서, 베이킹된다.
본 실시 형태에서는, 필러가 유리인 경우, 필러를 구성하는 유리의 연화점보다 50℃ 이상 높은 온도에서 베이킹함으로써, 침형, 기둥형 또는 판형 필러를 얻을 수 있다. 본 실시 형태에서는, 필러를 구성하는 유리의 연화점보다 50℃ 내지 80℃ 높은 온도에서 베이킹하는 것이 바람직하다.
구체적으로는, 필러를 구성하는 유리의 연화점은 600℃ 내지 850℃인 것이 바람직하고, 베이킹 온도는 650℃ 내지 930℃인 것이 바람직하다. 또한, 베이킹 시간은 0.1시간 내지 2시간인 것이 바람직하다.
다음에, 보유 지지판(30)의 관통 구멍(32)에 워크(22)를 설치하여, 단자 전극(6, 8)의 형성을 행한다.
단자 전극(6, 8)을 형성한 후에는, 더미 블록(20)을 제거하는 것 등으로, 2개의 소자 본체(4, 4)를 분리하면, 도 21a에 도시한 적층 세라믹 콘덴서(2)가 얻어진다. 즉, 소자 본체(4)의 하면(4d)에는, 단자 전극(6, 8)이 실질적으로 형성되어 있지 않은 적층 세라믹 콘덴서(2)가 얻어진다.
제22 실시 형태
도 21b에 도시한 바와 같이, 본 실시 형태에 관한 적층 세라믹 콘덴서(2a)에서는, 이하에 나타내는 것 이외는, 제21 실시 형태의 적층 세라믹 콘덴서(2)와 마찬가지이다.
본 실시 형태에서는, 한 쌍의 상측 전극부(6b, 8b) 사이에 위치하는 소자 본체(4)의 상면(4c)을 덮는 상면 피복층(18)이 상측 전극부(6b, 8b)의 표면과 실질적으로 단차가 없게 되도록 밀착되어 존재하고 있다. 본 실시 형태의 상면 피복층(18)은, 제1 실시 형태의 상면 피복층(18)과 마찬가지이다.
본 실시 형태에서는 단측 전극부(6a, 8a)의 외면이 단측 피복층(18b, 18b)에 의해 덮여 있다. 본 실시 형태의 단측 피복층(18b, 18b)은, 제1 실시 형태의 단측 피복층(18b, 18b)과 마찬가지이다.
제23 실시 형태
도 21c에 도시한 바와 같이, 본 실시 형태에 관한 적층 세라믹 콘덴서(2b)에서는, 이하에 나타내는 것 이외는, 제22 실시 형태의 적층 세라믹 콘덴서(2a)와 마찬가지이다.
본 실시 형태에서는, 소자 본체(4)의 하면(4d)의 전체면이 강화층(116)으로 덮여 있다.
여기서 「하면(4d)의 전체면」이란, 대략 하면(4d)의 전체면이 덮여 있지만, 다소 덮여 있지 않은 부분을 갖고 있어도 되는 것을 의미하고, 예를 들어 (하면(4d)을 덮는 강화층(116)의 면적/하면(4d)의 면적)×100의 식으로부터 구해지는 강화층(116)의 피복률이 90％ 내지 100％이면 된다. 이에 의해, 적층 세라믹 콘덴서(2b)가 저배화되어도, 굽힘 강도를 높일 수 있다.
또한, 본 실시 형태의 하면(4d)을 덮는 강화층(116)의 두께와, 측면(4e)을 덮는 강화층(116)의 두께와, 상면(4c)을 덮는 강화층(116)은 서로 동일해도 되고, 상이해도 된다.
본 실시 형태의 하면(4d)을 덮는 강화층(116)의 두께는 특별히 한정되지 않지만, 하면(4d)을 덮는 강화층(116)의 두께는, 상면을 덮는 강화층(116)의 두께보다 얇은 것이 바람직하다. 이에 의해, Z축 방향의 치수가 너무 커지지 않아, 문제없이 실장할 수 있다.
또한, 본 실시 형태에서는, 하면(4d)을 덮는 강화층(116)의 표면은, 평탄면이다. 하면(4d)을 덮는 강화층(116)의 외표면이 평탄면임으로써, 다층 기판(40)의 내부에 적층 세라믹 콘덴서(2b)를 매립하기 쉬워진다. 또한, 하면(4d)을 덮는 강화층(116)의 표면인 평탄면이 실장면에 설치될 때는, 적층 세라믹 콘덴서(2c)가 실장면에 밀착되어 설치되어, 적층 세라믹 콘덴서(2b)의 굽힘 강도가 향상된다.
하면(4d)을 덮는 강화층(116)의 형성 방법은 특별히 제한되지 않는다. 하면(4d)을 덮는 강화층(116)은, 예를 들어 소자 본체(4)에 대하여, 소자 본체(4d)의 하면(4d)에 강화층용 페이스트를 도포하고, 베이킹함으로써 형성되고, 그 후, 단자 전극(6, 8) 및 단측 피복층(18b)이 형성된다. 또는, 단자 전극(6, 8) 및 단측 피복층(18b)이 형성된 소자 본체(4)에 대하여, 소자 본체(4d)의 하면(4d)에 강화층용 페이스트를 도포하고, 베이킹함으로써 형성되어도 된다. 베이킹한 후, 하면(4d)을 덮는 강화층(116)의 외표면을 평탄하게 연마해도 된다.
그 밖의 실시 형태
본 발명은 상기 실시 형태에 한정되지 않고, 다양하게 개변해도 되고, 또는, 각각의 실시 형태를 조합해도 된다. 예를 들어, 도 1b, 도 2b, 도 2c, 도 11b, 도 12b, 도 12c에 도시한 상면 강화층(16), 도 2c, 도 12c에 도시한 사이드 강화층(16a) 및/또는 도 11c에 도시한 강화층(116)이, 도 21a 내지 도 26에 도시한 강화층(116)이어도 된다. 구체적으로는, 상면 강화층(16), 사이드 강화층(16a) 및/또는 강화층(116)이 필러 및 기질을 포함하고, 필러의 재질은 유리 또는 알루미나이며, 필러의 형상은, 침형, 기둥형 또는 판형이어도 된다.
제1 내지 제3 및 제11 내지 제13 실시 형태에서는, 한 쌍의 상측 전극부(6b, 8b) 사이에 위치하는 소자 본체(4)의 상면(4c)을 상면 피복층(18)이 덮고 있지만, 소자 본체(4)의 상면(4c)을 상면 피복층(18)이 덮고 있지 않아도 된다.
제31 내지 제33 실시 형태에서는, 강화층(116)은 소자 본체(4)의 상면(4c)에만 형성되어 있어도 되고, 하면(4d)에만 형성되어 있어도 되고, 측면(4e)에만 형성되어 있어도 된다. 또한, 강화층(116)은 한 쌍의 측면(4e, 4e)의 양쪽에 형성되어 있지 않아도 되고, 한쪽 측면(4e)에만 형성되어 있어도 된다.
또한, 상기에서는, 필러가 유리이며, 기질이 유리인 경우의 베이킹 방법을 나타냈지만, 필러가 알루미나인 경우의 베이킹 방법은 이하와 같다.
먼저, 필러가 알루미나이고 기질이 유리인 경우에는, 하기와 같다.
미리 침형, 기둥형 또는 판형 알루미나를 베이킹한 후에 기질이 되는 유리 원료와 함께, 강화층용 페이스트에 포함시켜 둔다. 그리고, 이 강화층용 페이스트를 상기와 마찬가지로 소자 본체(4)에 도포한다.
강화층용 페이스트가 도포된 소자 본체(4)의 베이킹 조건은, 예를 들어 가습 N2 또는 건조 N2의 분위기에 있어서, 베이킹 온도를 650℃ 내지 930℃로 하고, 베이킹 온도 유지 시간을 0.1시간 내지 2시간으로 한다.
또한, 필러가 알루미나이며, 기질이 수지인 경우에는, 하기와 같다.
미리 침형, 기둥형 또는 판형 알루미나를 베이킹한 후에 기질이 되는 수지와 함께, 강화층용 페이스트에 포함시켜 둔다. 그리고, 이 강화층용 페이스트를 상기와 마찬가지로 소자 본체(4)에 도포한다.
강화층용 페이스트가 도포된 소자 본체(4)의 베이킹 조건은, 예를 들어 가습 N2 또는 건조 N2의 분위기에 있어서, 베이킹 온도를 250℃ 내지 450℃로 하고, 베이킹 온도 유지 시간을 0.1시간 내지 2시간 유지로 한다. 이상이, 필러가 알루미나인 경우의 베이킹 방법의 예이다.
또한, 도 4, 도 14 및 도 24에 도시한 더미 블록(20) 대신에, 하나 이상의 소자 본체(4)를 배치하여 접착한 경우에는, 그들 소자 본체(4)에는, 단측 전극부(6a, 8a)와 사이드 전극부(6c, 8c)만이 형성된다. 즉, 그 경우에는, 소자 본체(4)의 하면(4d) 및 상면(4c)의 양쪽에 단자 전극(6, 8)이 실질적으로 형성되지 않는 단자 전극을 갖는 적층 세라믹 콘덴서(2)가 얻어진다. 이 적층 세라믹 콘덴서(2)는, 소자 본체(4)의 하면(4d) 및 상면(4c)의 양쪽에 단자 전극(6, 8)이 실질적으로 형성되지 않는 단자 전극을 갖기 때문에, 더욱 박형의 적층 세라믹 콘덴서(2)가 얻어진다.
피복층을 형성하는 순번은 한정되지 않는다. 예를 들어 단측 피복층(18b)을 형성하고, 상면 피복층(18)을 형성해도 된다. 또한, 상면 피복층(18) 및 단측 피복층(18b)의 재질이 실질적으로 동일하면, 상면 피복층(18) 및 단측 피복층(18b)을 동시에 형성해도 된다.
또한, 본 실시 형태의 적층 세라믹 콘덴서(2)는, 도 6, 도 16 및 도 26에 도시한 바와 같이 회로 기판(40a) 상에, 땜납(50)을 사용하여 실장되어도 된다. 그 경우에는, 적층 세라믹 콘덴서(2)는, Z축 방향의 상하가 반대로 배치되어, 단자 전극(6 및 8)의 상측 전극부(6b, 8b)가, 도면 상에서 아래를 향하여, 땜납(50)에 의해 회로 기판(40a)의 배선 패턴(42a)에 각각 접속된다. 또한, 땜납(50)에는, 땜납 필렛이 형성되어, 단자 전극(6, 8)의 단측 전극부(6a, 8a)에도 땜납(50)이 접촉한다.
상기 각각의 실시 형태에서는, 적층 세라믹 콘덴서(2)의 긴 변 방향을 Y축 방향으로 하고, 적층 세라믹 콘덴서(2)의 짧은 변 방향을 X축 방향으로 하였지만, 적층 세라믹 콘덴서의 긴 변 방향을 X축 방향으로 하고, 적층 세라믹 콘덴서의 짧은 변 방향을 Y축 방향으로 설계할 수도 있다. 즉, 마주보는 2개의 외부 전극(6, 8) 사이의 거리를, 마주보는 2개의 측면(4e, 4e) 사이의 거리보다도 짧게 할 수 있다. 이 경우, X축 방향의 길이 x0을, 두께 z0의 3배 이상, 바람직하게는 300㎛ 이상, 바람직하게는 400㎛ 내지 1200㎛로 할 수 있다. 또한, 적층 세라믹 콘덴서의 y축 방향의 폭 y0은, 두께 z0의 2배 이상, 바람직하게는 200㎛ 이상, 바람직하게는 200㎛ 내지 600㎛로 할 수 있다.
또한, 본 발명의 적층 세라믹 전자 부품은, 적층 세라믹 콘덴서에 한하지 않고, 그 밖의 적층 전자 부품에 적용하는 것이 가능하다. 그 밖의 적층 전자 부품으로서는, 유전체층(절연층)이 내부 전극을 통해 적층되는 모든 전자 부품이며, 예를 들어 대역 통과 필터, 인덕터, 적층 3단자 필터, 압전 소자, PTC 서미스터, NTC 서미스터, 배리스터 등이 예시된다.
[실시예]
이하, 본 발명을 더욱 상세한 실시예에 기초하여 설명하지만, 본 발명은 이들 실시예에 한정되지 않는다.
[실험 1]
시료 번호 1
하기와 같이, 시료 번호 1의 적층 세라믹 콘덴서(2)를 제작하였다.
먼저, BaTiO3계 세라믹 분말: 100질량부와, 폴리비닐부티랄 수지: 10질량부와, 가소제로서의 디옥틸프탈레이트(DOP): 5질량부와, 용매로서의 알코올: 100질량부를 볼 밀로 혼합하여 페이스트화하여, 내측 그린 시트용 페이스트를 얻었다.
또한, 상기와는 별도로, Ni 입자 44.6질량부와, 테르피네올: 52질량부와, 에틸셀룰로오스: 3질량부와, 벤조트리아졸: 0.4질량부를, 3축 롤에 의해 혼련하여, 슬러리화하여 내부 전극층용 페이스트를 제작하였다.
상기에서 제작한 내측 그린 시트용 페이스트를 사용하여, PET 필름 상에 내측 그린 시트를 형성하였다. 다음에, 내부 전극층용 페이스트를 사용하여, 내부 전극 패턴층을 소정 패턴으로 형성한 후, PET 필름으로부터 시트를 박리하여, 내부 전극 패턴층을 갖는 내측 그린 시트를 얻었다.
이와 같이 하여 얻어진 내부 전극 패턴층을 갖는 내측 그린 시트를 교대로 적층하여, 내부 적층체를 제조하였다.
다음에, 내부 적층체의 상하에 외측 그린 시트용 페이스트를 사용하여, 적당한 매수의 외측 그린 시트를 형성하고, 적층 방향으로 가압 접착하여 그린 적층체를 얻었다. 외측 그린 시트용 페이스트는, 내측 그린 시트용 페이스트와 마찬가지의 방법에 의해 얻었다.
다음에, 그린 적층체를 절단하여 그린 칩을 얻었다.
다음에, 얻어진 그린 칩에 대하여, 탈바인더 처리, 소성 및 어닐을 하기 조건에서 행하여, 소자 본체(4)를 얻었다.
탈바인더 처리 조건은, 승온 속도 60℃/시간, 유지 온도: 260℃, 유지 시간: 8시간, 분위기: 공기 중으로 하였다.
소성 조건은, 승온 속도 200℃/시간, 유지 온도 1000℃ 내지 1200℃로 하고, 온도 유지 시간을 2시간으로 하였다. 냉각 속도는 200℃/시간으로 하였다. 또한, 분위기 가스는, 가습한 N2+H2 혼합 가스로 하였다.
어닐 조건은, 승온 속도: 200℃/시간, 유지 온도: 500℃ 내지 1000℃, 온도 유지 시간: 2시간, 냉각 속도: 200℃/시간, 분위기 가스: 가습한 N2 가스로 하였다.
또한, 소성 및 어닐 시의 분위기 가스의 가습에는, 웨터를 사용하였다.
다음에, 도 4에 도시한 바와 같이, 2개의 소자 본체(4, 4)의 각각의 하면(4d, 4d) 사이에, 더미 블록(20)을 임시 접착하여, 이들을 일체화시킨 워크(22)를 먼저 형성하고, 보유 지지판(30)의 관통 구멍(32)에 워크(22)를 설치하였다.
다음에, 평균 입경 0.4㎛의 구형 Cu 입자와 플레이크형 Cu 분말의 혼합물 100질량부와, 유기 비히클(에틸셀룰로오스 수지 5질량부를 부틸카르비톨 95질량부에 용해한 것) 30질량부, 및 부틸카르비톨 6질량부를 혼련하여, 페이스트화한 단자 전극용 페이스트를 얻었다.
얻어진 단자 전극용 페이스트를 세라믹 소결체의 Y축 방향의 단부면에 딥에 의해 도포하고, N2 분위기에서 850℃에서 10분간 소성하여 단자 전극(6, 8)을 형성하였다.
다음에, 더미 블록(20)을 제거하여, 2개의 소자 본체(4, 4)를 분리하였다.
다음에, 연화점이 600℃인 Si-B-Zn-O계 유리 분말과, 에틸셀룰로오스를 주성분으로 하는 바인더와 분산매인 타르피네올 및 아세톤을 믹서로 혼련하여, 피복층용 페이스트를 조제하였다.
피복층용 페이스트를 사용하여, 단자 전극(6, 8)의 단측 전극부(6a, 8a)의 외면에 베이킹 전에 단측 피복층을 인쇄하였다.
인쇄한 후, 건조시킨 칩에 대하여, N2의 분위기에 있어서, 700℃, 0.1시간 유지하고, 단측 피복층(18b)을 베이킹하였다.
적층 세라믹 콘덴서(2)의 두께는, 60㎛였다. 또한, 상측 전극부(6b, 8b)의 두께는 15㎛이며, 단측 전극부(6a, 8a)의 두께는 10㎛이고, 단측 피복층(18b)의 상대 두께는 100％였다. 또한 단측 피복층(18b)의 피복률은 99％였다. 또한, 단측 피복층(18b)의 피복률은 단측 표면을 SEM 관찰함으로써 측정하였다.
시료 번호 2
시료 번호 2에서는, 단측 피복층(18b)을 형성하지 않은 것 이외는 시료 번호 1과 마찬가지로 하여 적층 세라믹 콘덴서(2)를 제작하였다. 시료 번호 2의 사양을 표 1에 나타낸다.
시료 번호 3
시료 번호 3에서는, 단측 피복층(18b)의 재질을 Si-Al-M-O계 유리로 변화시킨 것 이외는 시료 번호 1과 마찬가지로 하여 적층 세라믹 콘덴서(2)를 제작하였다. 시료 번호 3의 사양을 표 1에 나타낸다.
시료 번호 4
시료 번호 4에서는, 단측 피복층(18b)의 재질을 폴리이미드 수지로 변화시키고, 단측 피복층(18b)의 피복률을 96％로 변화시킨 것 이외는 시료 번호 1과 마찬가지로 하여 적층 세라믹 콘덴서(2)를 제작하였다. 시료 번호 4의 사양을 표 1에 나타낸다.
시료 번호 5
시료 번호 5에서는, 단측 피복층(18b)의 피복률을 90％로 변화시킨 것 이외는 시료 번호 1과 마찬가지로 하여 적층 세라믹 콘덴서(2)를 제작하였다. 시료 번호 5의 사양을 표 1에 나타낸다.
시료 번호 6 및 7
시료 번호 6 및 7에서는, 단측 피복층(18b)의 상대 두께를 표 1에 기재한 바와 같이 변화시킨 것 이외는 시료 번호 1과 마찬가지로 하여 적층 세라믹 콘덴서(2)를 제작하였다. 시료 번호 6 및 7의 사양을 표 1에 나타낸다.
시료 번호 8
시료 번호 8에서는, 상면 피복층(18)을 형성하는 공정을 마련한 것 이외는 시료 번호 1과 마찬가지로 하여 적층 세라믹 콘덴서(2)를 제작하였다. 시료 번호 8에서는, 단측 피복층(18b)을 형성한 후에, 상면 피복층(18)을 형성하고, 상면 피복층(18)은 단측 피복층(18b)과 마찬가지로 하여 형성하고, 상측 전극부(6b, 8b)의 표면, 상면 피복층(18)의 표면 및 단측 피복층(18b)의 Z축 방향의 단부가 실질적으로 단차가 없게 되도록 연마하여 적층 세라믹 콘덴서(2)를 얻었다. 또한, 상면 피복층(18)의 상대 두께는 90 내지 110％였다. 시료 번호 8의 사양을 표 1에 나타낸다.
<내습 부하 시험 후의 절연성 IR>
얻어진 적층 세라믹 콘덴서(2)를 산성액에 침지한 후, 121℃ 95％ RH/20hrs/6.3V 인가하여, 절연 저항값을 측정하였다. 시료 번호 2의 절연 저항값을 100％로 하였을 때의 각 시료의 상대값을 표 1에 나타낸다. 또한, 시료 번호 2의 절연 저항값은 1×1010Ω이었다.
<3점 굽힘 강도>
얻어진 적층 세라믹 콘덴서(2)에 대하여, 측정기(상품명: 5543, Instron사제)를 사용하여 3점 굽힘 강도를 측정하였다. 측정 시에 시험편을 지지하는 2점간의 지그 거리는 400㎛로 하고, 측정 속도는 0.5㎜/min으로 하고, 시험수 10개에서 측정하여 얻어진 값의 평균값(단위: ㎫)을 측정하였다. 시료 번호 2의 3점 굽힘 강도를 100％로 하였을 때의 각 시료의 상대값을 표 1에 나타낸다. 또한, 시료 번호 2의 3점 굽힘 강도는 200㎫였다.
Figure pat00001
표 1로부터, 단측 전극부의 외면이 단측 피복층으로 덮여 있는 경우(시료 번호 1)에는, 단측 전극부의 외면이 단측 피복층으로 덮여 있지 않은 경우(시료 번호 2)에 비해, 내습 부하 시험 후의 절연성 IR이 양호하고, 3점 굽힘 강도가 양호함이 확인되었다.
표 1로부터, 단측 피복층의 재질을 Si-Al-M-O계 유리로 한 경우(시료 번호 3) 및 단측 피복층의 재질을 폴리이미드 수지로 한 경우(시료 번호 4)에서도, 내습 부하 시험 후의 절연성 IR 및 3점 굽힘 강도가 양호함이 확인되었다.
표 1로부터, 단측 피복층의 피복률이 90％ 초과인 경우(시료 번호 1, 3 및 4)에는, 단측 피복층의 피복률이 90％인 경우(시료 번호 5)에 비해, 내습 부하 시험 후의 절연성 IR이 양호함이 확인되었다.
표 1로부터, 단측 피복층의 상대 두께가 20 내지 500％인 경우(시료 번호 1, 6 및 7)에는, 단측 전극부의 외면이 단측 피복층으로 덮여 있지 않은 경우(시료 번호 2)에 비해, 내습 부하 시험 후의 절연성 IR 및 3점 굽힘 강도가 양호함이 확인되었다.
표 1로부터, 단측 피복층에 더하여 상면 피복층을 갖는 경우(시료 번호 8)에는, 3점 굽힘 강도가 보다 양호해짐을 확인할 수 있었다.
[실험 2]
시료 번호 101
하기와 같이, 시료 번호 101의 적층 세라믹 콘덴서(2)를 제작하였다.
먼저, 실험 1과 마찬가지로 하여 소자 본체(4)를 얻었다. 다음에, 도 14a에 도시한 바와 같이, 레지스트막(60)이 소정 패턴으로 형성되어 있는 소자 본체(4)의 표면에 도전성 금속막(5)을 스퍼터링 장치로 성막하였다. 도전성 금속막(5)의 종류는, 표 11에 나타낸다. 도 12a의 (3)에 도시한 바와 같이, 금속막(5)이 소자 본체(4)의 표면의 요철의 오목부를 매립하는 금속막(5)의 피복 면적 비율은, 표 11에 나타내는 바와 같이, 20％였다.
그 후에, 레지스트막(60)을 제거하고, 도 14b에 도시한 바와 같이, 2개의 소자 본체(4, 4)의 각각의 하면(4d, 4d) 사이에, 더미 블록(20)을 임시 접착하여, 이들을 일체화시킨 워크(22)를 먼저 형성하고, 보유 지지판(30)의 관통 구멍(32)에 워크(22)를 설치하였다.
다음에, 평균 입경 0.4㎛의 구형 Cu 입자와 플레이크형 Cu 분말의 혼합물 100질량부와, 유기 비히클(에틸셀룰로오스 수지 5질량부를 부틸카르비톨 95질량부에 용해한 것) 30질량부, 및 부틸카르비톨 6질량부를 혼련하여, 페이스트화한 단자 전극용 페이스트를 얻었다.
얻어진 단자 전극용 페이스트를 세라믹 소결체의 Y축 방향의 단부면에 딥에 의해 도포하고, N2 분위기에서 850℃에서 10분간 소성하여, 소자 본체(4)의 도전성 금속막(5)의 표면에 단자 전극(6, 8)을 형성하였다.
다음에, 더미 블록(20)을 제거하여, 2개의 소자 본체(4, 4)를 분리하였다.
다음에, 연화점이 600℃인 Si-B-Zn-O계 유리 분말과, 에틸셀룰로오스를 주성분으로 하는 바인더와 분산매인 타르피네올 및 아세톤을 믹서로 혼련하여, 피복층용 페이스트를 조제하였다.
피복층용 페이스트를 사용하여, 단자 전극(6, 8)의 단측 전극부(6a, 8a)의 외면에 베이킹 전에 단측 피복층을 인쇄하였다.
인쇄한 후, 건조시킨 칩에 대하여, N2의 분위기에 있어서, 700℃, 0.1시간 유지하고, 단측 피복층(18b)을 베이킹하였다. 단측 피복층의 재질은, 표 11에 나타낸다.
적층 세라믹 콘덴서(2)의 두께는, 60㎛였다. 또한, 상측 전극부(6b, 8b)의 두께는 15㎛이며, 단측 전극부(6a, 8a)의 두께는 10㎛이고, 단측 피복층(18b)의 상대 두께는 100％였다. 또한 단측 피복층(18b)의 피복률은 99％였다. 또한, 단측 피복층(18b)의 피복률은 단측 표면을 SEM 관찰함으로써 측정하였다.
시료 번호 102
시료 번호 102에서는, 스퍼터링 시간을 길게 설정하고, 금속막(5)의 피복률을 70％로 하고, 단측 피복층(18b)을 형성하지 않은 것 이외는, 시료 번호 101과 마찬가지로 하여 적층 세라믹 콘덴서(2)를 제작하였다. 시료 번호 102의 사양을 표 11에 나타낸다.
시료 번호 103
시료 번호 103에서는, 스퍼터링 시간을 길게 설정하고, 금속막(5)의 피복률을 50％로 함과 함께, 단측 피복층(18b)의 재질을 Si-Al-Ca-O계 유리로 변화시킨 것 이외는, 시료 번호 101과 마찬가지로 하여 적층 세라믹 콘덴서(2)를 제작하였다. 시료 번호 103의 사양을 표 11에 나타낸다.
시료 번호 104
시료 번호 104에서는, 스퍼터링 시간을 길게 설정하고, 금속막(5)의 피복률을 50％로 함과 함께, 단측 피복층(18b)의 재질을 폴리이미드 수지로 변화시키고, 단측 피복층(18b)의 피복률을 96％로 변화시킨 것 이외는, 시료 번호 101과 마찬가지로 하여 적층 세라믹 콘덴서(2)를 제작하였다. 시료 번호 104의 사양을 표 11에 나타낸다.
시료 번호 105
시료 번호 105에서는, 스퍼터링 시간을 길게 설정하고, 금속막(5)의 피복률을 70％로 함과 함께, 단측 피복층(18b)의 피복률을 90％로 변화시킨 것 이외는, 시료 번호 101과 마찬가지로 하여 적층 세라믹 콘덴서(2)를 제작하였다. 시료 번호 105의 사양을 표 11에 나타낸다.
시료 번호 106 및 107
시료 번호 106 및 107에서는, 스퍼터링 시간을 길게 설정하고, 금속막(5)의 피복률을 70％로 함과 함께, 단측 피복층(18b)의 상대 두께를 표 11에 기재한 바와 같이 변화시킨 것 이외는, 시료 번호 101과 마찬가지로 하여 적층 세라믹 콘덴서(2)를 제작하였다. 시료 번호 106 및 107의 사양을 표 11에 나타낸다.
시료 번호 108
시료 번호 108에서는, 스퍼터링 시간을 길게 설정하고, 금속막(5)의 피복률을 50％로 함과 함께, 상면 피복층(18)을 형성하는 공정을 마련한 것 이외는, 시료 번호 101과 마찬가지로 하여 적층 세라믹 콘덴서(2)를 제작하였다. 시료 번호 108에서는, 단측 피복층(18b)을 형성한 후에, 상면 피복층(18)을 형성하고, 상면 피복층(18)은 단측 피복층(18b)과 마찬가지로 하여 형성하고, 상측 전극부(6b, 8b)의 표면, 상면 피복층(18)의 표면 및 단측 피복층(18b)의 Z축 방향의 단부가 실질적으로 단차가 없게 되도록 연마하여 적층 세라믹 콘덴서(2)를 얻었다. 또한, 상면 피복층(18)의 상대 두께는 90 내지 110％였다. 시료 번호 108의 사양을 표 11에 나타낸다.
시료 번호 109 내지 114
시료 번호 109 내지 114에서는, 금속막(5)의 종류를, Pt로부터 표 11에 나타내는 금속으로 변화시킨 것 이외는, 시료 번호 103과 마찬가지로 하여 적층 세라믹 콘덴서(2)를 제작하였다. 시료 번호 109 내지 114의 사양을 표 11에 나타낸다. 또한, 시료 번호 111에서는, 단측 피복층의 재질도 변화되어 있다.
시료 번호 115
시료 번호 115에서는, 스퍼터링 시간을 짧게 설정하고, 금속막(5)의 피복률을 10％로 함과 함께, 단측 피복층(18b)의 피복률을 90％로 변화시킨 것 이외는, 시료 번호 101과 마찬가지로 하여 적층 세라믹 콘덴서(2)를 제작하였다. 시료 번호 115의 사양을 표 11에 나타낸다.
시료 번호 116
시료 번호 116에서는, 스퍼터링 시간을 길게 설정하고, 금속막(5)의 피복률을 90％로 함과 함께, 단측 피복층(18b)의 피복률을 90％로 변화시킨 것 이외는, 시료 번호 101과 마찬가지로 하여 적층 세라믹 콘덴서(2)를 제작하였다. 시료 번호 116의 사양을 표 11에 나타낸다.
시료 번호 117
시료 번호 117에서는, 금속막(5)을 성막하지 않음과 함께, 단측 피복층(18b)의 피복률을 90％로 변화시킨 것 이외는, 시료 번호 101과 마찬가지로 하여 적층 세라믹 콘덴서(2)를 제작하였다. 시료 번호 117의 사양을 표 11에 나타낸다.
시료 번호 118
시료 번호 118에서는, 금속막(5)을 성막하지 않음과 함께, 단측 피복층(18b)을 형성하지 않은 것 이외는, 시료 번호 101과 마찬가지로 하여 적층 세라믹 콘덴서(2)를 제작하였다. 시료 번호 118의 사양을 표 11에 나타낸다.
<내습 부하 시험 후의 절연성 IR>
얻어진 적층 세라믹 콘덴서(2)를 산성액에 침지한 후, 121℃, 95％ RH/20hrs/6.3V 인가하여, 절연 저항값을 측정하였다. 시료 번호 101의 절연 저항값을 100％로 하였을 때의 각 시료의 상대값을 표 11에 나타낸다. 또한, 시료 번호 101의 절연 저항값은 1×1010Ω이었다.
<사이클 시험 후의 절연성 IR(열충격 후 IR)>
얻어진 적층 세라믹 콘덴서(2)를, 기조(氣槽) -55℃에서의 10분 유지, 125℃까지의 승온을 5분, 그 후 기조 125℃에서의 10분 유지, -55℃까지의 강온을 5분이라는 일련의 반복 시험을 2000사이클 실시한다. 이 처리를 행한 20개의 콘덴서 시료를 준비하였다. 이들 콘덴서에 대하여, 절연 저항계(어드밴테스트사제 R8340A)를 사용하여, 20℃에서 6.3V의 직류 전압을 10초 인가하고, 인가 후 20초 방치하여, 절연 저항 IR(절연 저항값)을 측정하였다. 시료 번호 101의 절연 저항 IR을 100％로 하였을 때의 각 시료의 상대값을 표 11에 나타낸다. 또한, 시료 번호 101의 절연 저항 IR은 1.0×1010Ω이었다.
<3점 굽힘 강도>
3점 굽힘 강도는 실험 1과 마찬가지로 측정하였다. 시료 번호 102의 3점 굽힘 강도를 100％로 하였을 때의 각 시료의 상대값을 표 11에 나타낸다. 또한, 시료 번호 102의 3점 굽힘 강도는 200㎫였다.
Figure pat00002
표 11로부터, 도전성 금속막이 형성되고, 게다가 단측 전극부의 외면이 단측 피복층으로 덮여 있는 경우(시료 번호 101)에는, 도전성 금속막이 형성되지 않고, 단측 전극부의 외면이 단측 피복층으로 덮여 있지 않은 경우(시료 번호 118)에 비해, 내습 부하 시험 후의 절연성 IR과 사이클 시험 후의 절연성 IR이 모두 양호하고, 3점 굽힘 강도가 양호함이 확인되었다.
또한, 표 11로부터, 도전성 금속막이 형성되는 경우(시료 번호 102)에는, 도전성 금속막이 형성되지 않는 경우(시료 번호 118)에 비해, 내습 부하 시험 후의 절연성 IR과 사이클 시험 후의 절연성 IR이 모두 양호함이 확인되었다.
표 11로부터, 단측 피복층의 재질을 Si-Al-Ca-O계 유리로 한 경우(시료 번호 103) 및 단측 피복층의 재질을 폴리이미드 수지로 한 경우(시료 번호 104)에서도, 시료 번호 118에 비해, 내습 부하 시험 후의 절연성 IR, 사이클 시험 후의 절연성 IR 및 3점 굽힘 강도가 양호함이 확인되었다.
표 11로부터, 단측 피복층의 피복률이 90％ 초과인 경우(시료 번호 101, 103 및 104)에는, 단측 피복층의 피복률이 90％인 경우(시료 번호 105)에 비해, 내습 부하 시험 후의 절연성 IR과 사이클 시험 후의 절연성 IR이 모두 양호함이 확인되었다.
표 11로부터, 단측 피복층의 상대 두께가 20 내지 500％인 경우(시료 번호 101, 106 및 107)에는, 단측 전극부의 외면이 단측 피복층으로 덮여 있지 않은 경우(시료 번호 118)에 비해, 내습 부하 시험 후의 절연성 IR, 사이클 시험 후의 절연성 IR 및 3점 굽힘 강도가 양호함이 확인되었다.
표 11로부터, 단측 피복층에 더하여 상면 피복층을 갖는 경우(시료 번호 108)에는, 3점 굽힘 강도가 보다 양호해짐을 확인할 수 있었다.
표 11로부터, 도전성 금속막의 종류를, Pt(시료 번호 103)로부터, Ru, Rh, Re, Ir, Pd(시료 번호 109 내지 114)로 변화시켜도, 마찬가지의 결과가 얻어짐을 확인할 수 있었다. 또한, 단측 피복층의 유리 종류를 변화시켜도(시료 번호 109와 111), 마찬가지의 결과가 얻어짐을 확인할 수 있었다.
표 11로부터, 도전성 금속막의 피복 면적 비율이 10 및 90％의 범위 내(시료 번호 115 및 116)이면, 도전성 금속막이 형성되지 않는 경우(시료 번호 117)에 비해, 내습 부하 시험 후의 절연성 IR과 사이클 시험 후의 절연성 IR이 모두 향상됨을 확인할 수 있었다.
[실험 3]
<제조예 1>
시료 번호 201
하기와 같이, 시료 번호 201의 적층 세라믹 콘덴서(2)를 제작하였다.
실험 1과 마찬가지로, 도 24에 도시한 바와 같이, 2개의 소자 본체(4, 4)의 각각의 하면(4d, 4d) 사이에, 더미 블록(20)을 임시 접착하여, 이들을 일체화시킨 워크(22)를 형성하였다.
다음에, 하기의 방법에 의해, 상면(4c)을 덮는 강화층(116)을 형성하였다.
Si-Al-Ca-Zn-O계 유리 100질량부, 에틸셀룰로오스를 주성분으로 하는 수지 10질량부, 분산매인 테르피네올 35질량부 및 아세톤 20질량부를 믹서로 혼련하여, 강화층용 페이스트를 준비하였다.
워크(22)의 소자 본체(4)의 Z축에 수직인 상면(4c)의 전체면에 강화층용 페이스트를 딥에 의해 도포한 후, 건조시켜 칩을 얻었다. 다음에, 칩에 대하여, 가습 N2의 분위기에 있어서, 850℃, 0.1시간 유지하고, 상면(4c)에 강화층(116)을 베이킹하였다.
다음에, 평균 입경 0.4㎛의 구형 Cu 입자와 플레이크형 Cu 분말의 혼합물 100질량부와, 유기 비히클(에틸셀룰로오스 수지 5질량부를 부틸카르비톨 95질량부에 용해한 것) 30질량부, 및 부틸카르비톨 6질량부를 혼련하여, 페이스트화한 단자 전극용 페이스트를 얻었다.
얻어진 단자 전극용 페이스트를 세라믹 소결체의 Y축 방향의 단부면에 딥에 의해 도포하고, N2 분위기에서 850℃에서 10분간 소성하여 단자 전극(6, 8)을 형성하였다.
다음에, 더미 블록(20)을 제거하여, 2개의 소자 본체(4, 4)를 분리하였다.
적층 세라믹 콘덴서(2)의 사양을 표 1에 나타낸다. 적층 세라믹 콘덴서(2)의 두께는 80㎛였다. 또한, 상측 전극부(6b, 8b)의 두께는 15㎛이며, 단측 전극부(6a, 8a)의 두께는 10㎛이고, 상면(4c)을 덮는 강화층(116)의 상대 두께는 20％였다.
시료 번호 202 내지 209, 215 내지 220
상면(4c)을 덮는 강화층(116)의 필러의 재질, 기질의 재질, 필러의 함유량, 필러의 형상 및 사이즈 및 강화층용 페이스트의 베이킹 온도 및 베이킹 시간을 표 21 또는 표 22에 기재한 바와 같이 변화시킨 것 이외는, 시료 번호 201과 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 21 또는 표 22에 나타낸다.
시료 번호 210
상면(4c)을 덮는 강화층(116)을 형성할 때, 판형 알루미나와, Si-Al-Zn-O계 유리와, 에틸셀룰로오스를 주성분으로 하는 수지와, 분산매인 테르피네올 및 아세톤을 믹서로 혼련하여, 강화층용 페이스트를 준비하고, 강화층용 페이스트의 베이킹 온도 및 베이킹 시간을 표 21에 기재한 바와 같이 한 것 이외에는, 시료 번호 201과 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 21에 나타낸다.
시료 번호 211
상면(4c)을 덮는 강화층(116)을 형성할 때, 강화층용 페이스트에 판형 알루미나 대신에 기둥형 알루미나를 첨가한 것 이외는, 시료 번호 210과 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 22에 나타낸다.
시료 번호 212
상면(4c)을 덮는 강화층(116)을 형성할 때, Si-Al-Ca-Zn-Li-B-O계 유리와, 폴리이미드 수지와, 분산매인 테르피네올 및 아세톤을 믹서로 혼련하여, 강화층용 페이스트를 준비하고, 강화층용 페이스트의 베이킹 온도 및 베이킹 시간을 표 22에 기재한 바와 같이 한 것 이외에는, 시료 번호 201과 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 22에 나타낸다.
시료 번호 213
상면(4c)을 덮는 강화층(116)을 형성할 때, 강화층용 페이스트에, Si-Al-Ca-Zn-Li-B-O계 유리 대신에, 판형 알루미나를 첨가하고, 강화층용 페이스트의 베이킹 온도 및 베이킹 시간을 표 22에 기재한 바와 같이 한 것 이외에는, 시료 번호 212와 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 22에 나타낸다.
시료 번호 214
상면(4c)을 덮는 강화층을 형성할 때, 강화층용 페이스트에 판형 알루미나 대신에 기둥형 알루미나를 첨가한 것 이외는, 시료 번호 213과 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 22에 나타낸다.
시료 번호 221
상면(4c)을 덮는 강화층(116)을 형성하지 않은 것 이외는 시료 번호 201과 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 22에 나타낸다.
<제조예 2>
시료 번호 231 내지 239, 245 내지 250
하기의 방법에 의해, 상면 피복층(18) 및 단측 피복층을 마련하고, 강화층(116)의 필러의 재질, 기질의 재질, 필러의 함유량, 필러의 형상 및 사이즈 및 강화층용 페이스트의 베이킹 온도 및 베이킹 시간을 표 23 또는 표 24에 기재한 바와 같이 변화시킨 것 이외는, 시료 번호 201과 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 23 또는 표 24에 나타낸다.
상면 피복층 및 단측 피복층을 형성하는 방법은 하기와 같이 하였다.
먼저, 제조예 1의 방법에 의해, 더미 블록을 제거하여 2개의 소자 본체(4, 4)를 분리하여, 단자 전극(6, 8)이 형성된 소자 본체를 준비하였다.
다음에, 연화점이 600℃인 Si-B-Zn-O계 유리 분말, 에틸셀룰로오스를 주성분으로 하는 바인더, 분산매인 테르피네올 및 아세톤을 믹서로 혼련하여, 피복층용 페이스트를 조제하였다.
피복층용 페이스트를 사용하여, 단자 전극(6, 8)의 단측 전극부(6a, 8a)의 외면에 베이킹 전에 단측 피복층을 인쇄하였다.
다음에, 상기 피복층용 페이스트를 사용하여, 상측 전극부(6b, 8b) 사이에 베이킹 전에 단측 피복층을 인쇄하였다.
인쇄한 후, 건조시킨 칩에 대하여, N2의 분위기에 있어서, 650℃, 0.1시간 유지하고, 단측 피복층(18b)과 상면 피복층(18)을 베이킹하였다.
상측 전극부(6b, 8b)의 표면, 상면 피복층(18)의 표면 및 단측 피복층(18b)의 Z축 방향의 단부가 단차가 없게 되도록 연마하여, 적층 세라믹 콘덴서를 얻었다.
단측 피복층(18b)의 상대 두께는 100％이며, 단측 피복층의 피복률은 99％이고, 상면 피복층의 상대 두께는 90％ 내지 110％였다. 또한, 단측 피복층의 피복률은 단측 표면을 SEM 관찰함으로써 측정하였다.
시료 번호 240
시료 번호 231과 마찬가지의 방법에 의해 상면 피복층(18) 및 단측 피복층(18b)을 형성한 것 이외는, 시료 번호 210과 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 23에 나타낸다.
시료 번호 241
시료 번호 231과 마찬가지의 방법에 의해 상면 피복층(18) 및 단측 피복층(18b)을 형성한 것 이외는, 시료 번호 211과 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 24에 나타낸다.
시료 번호 242
시료 번호 231과 마찬가지의 방법에 의해 상면 피복층(18) 및 단측 피복층(18b)을 형성한 것 이외는, 시료 번호 212와 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 24에 나타낸다.
시료 번호 243
시료 번호 231과 마찬가지의 방법에 의해 상면 피복층(18) 및 단측 피복층(18b)을 형성한 것 이외는, 시료 번호 213과 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 24에 나타낸다.
시료 번호 244
시료 번호 231과 마찬가지의 방법에 의해 상면 피복층(18) 및 단측 피복층(18b)을 형성한 것 이외는, 시료 번호 214와 마찬가지로 하여 적층 세라믹 콘덴서를 얻은 사양을 표 24에 나타낸다.
<제조예 3>
시료 번호 251 내지 270
강화층(116)을 상면(4c)에 형성하지 않고, 하면(4d)을 덮는 강화층(116)을 마련하고, 하면(4d)을 덮는 강화층(116)의 필러의 재질, 기질의 재질, 필러의 함유량, 필러의 형상 및 사이즈 및 강화층용 페이스트의 베이킹 온도 및 시간을 표 25 또는 표 26에 기재한 바와 같이 변화시킨 것 이외는, 시료 번호 231과 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 25에 나타낸다.
하면(4d)을 덮는 강화층(116)을 형성하는 방법은 하기와 같이 하였다. 먼저, 소자 본체(4)의 Z축에 수직인 하면(4d)의 전체면에 강화층용 페이스트를 딥에 의해 도포한 후, 건조시켜 칩을 얻었다. 다음에, 칩에 대하여, 표 25 또는 표 26에 기재된 베이킹 온도 및 베이킹 시간에서, 하면(4d)을 덮는 강화층(116)을 베이킹하였다. 하면(4d)을 덮는 강화층(116)이 베이킹된 소자 본체(4)에 대하여, 제조예 2의 방법에 의해, 단자 전극(6, 8), 단측 피복층(18b), 상면 피복층(18)을 형성하였다.
단자 전극(6, 8)의 하면(4d)측의 Z축 방향 단부, 단측 피복층(18b)의 하면(4d)측의 Z축 방향 단부 및 하면(4d)을 덮는 강화층(116)의 외표면이 평탄해지도록 연마하여, 적층 세라믹 콘덴서를 얻었다.
시료 번호 260
강화층(116)을 상면(4c)에 형성하지 않고, 시료 번호 251과 마찬가지의 방법에 의해, 강화층(116)을 하면(4d)에 형성한 것 이외는, 시료 번호 240과 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 25에 나타낸다.
시료 번호 261
강화층(116)을 상면(4c)에 형성하지 않고, 시료 번호 251과 마찬가지의 방법에 의해, 강화층(116)을 하면(4d)에 형성한 것 이외는, 시료 번호 241과 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 26에 나타낸다.
시료 번호 262
강화층(116)을 상면(4c)에 형성하지 않고, 시료 번호 251과 마찬가지의 방법에 의해, 강화층(116)을 하면(4d)에 형성한 것 이외는, 시료 번호 242와 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 26에 나타낸다.
시료 번호 263
강화층(116)을 상면(4c)에 형성하지 않고, 시료 번호 251과 마찬가지의 방법에 의해, 강화층(116)을 하면(4d)에 형성한 것 이외는, 시료 번호 243과 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 26에 나타낸다.
시료 번호 264
강화층(116)을 상면(4c)에 형성하지 않고, 시료 번호 251과 마찬가지의 방법에 의해, 강화층(116)을 하면(4d)에 형성한 것 이외는, 시료 번호 244와 마찬가지로 하여 적층 세라믹 콘덴서를 얻었다. 사양을 표 26에 나타낸다.
<3점 굽힘 강도>
3점 굽힘 강도는 실험 1과 마찬가지로 측정하였다. 시료 번호 221의 3점 굽힘 강도를 100％로 하였을 때의 각 시료의 상대값을 표 21 내지 표 26에 나타낸다. 또한, 시료 번호 221의 3점 굽힘 강도는 200㎫였다.
<사이클 시험 후의 절연성 IR(열충격 후 IR)>
실험 2와 마찬가지로 하여, 절연 저항 IR(절연 저항값)을 측정하였다. 시료 번호 221의 절연 저항 IR을 100％로 하였을 때의 각 시료의 상대값을 표 21 내지 표 26에 나타낸다. 또한, 시료 번호 221의 절연 저항 IR은 7.7×109Ω이었다.
Figure pat00003
Figure pat00004
Figure pat00005
Figure pat00006
Figure pat00007
Figure pat00008
표 21 및 표 22로부터, 상면을 덮는 강화층을 갖는 경우(시료 번호 201 내지 220)에는, 상면을 덮는 강화층을 갖고 있지 않은 경우(시료 번호 221)에 비해 3점 굽힘 강도가 높음을 확인할 수 있었다.
표 21 및 표 22로부터, 상면을 덮는 강화층을 갖는 경우(시료 번호 201 내지 220)에는, 상면을 덮는 강화층을 갖고 있지 않은 경우(시료 번호 221)에 비해, 열충격 후의 IR이 양호함이 확인되었다. 이에 의해, 상면을 덮는 강화층을 갖는 경우(시료 번호 201 내지 220)에는, 상면을 덮는 강화층을 갖고 있지 않은 경우에 비해 상면 전극부와 상면을 덮는 강화층의 밀착성이 높음을 확인할 수 있었다.
표 21 내지 표 24로부터, 상면 피복층 및 단측 피복층을 갖는 경우(시료 번호 231 내지 250)에는, 상면 피복층 및 단측 피복층을 갖고 있지 않은 경우(시료 번호 201 내지 220)에 비해, 3점 굽힘 강도가 높음을 확인할 수 있었다.
표 25 및 표 26으로부터, 하면을 덮는 강화층을 갖는 경우(시료 번호 231 내지 250)에는, 하면을 덮는 강화층을 갖고 있지 않은 경우(시료 번호 221)에 비해, 3점 굽힘 강도가 높음을 확인할 수 있었다.
2, 2a, 2b, 2c: 적층 세라믹 콘덴서
4: 소자 본체
4a, 4b: 인출단
4c: 상면
4d: 하면
4e: 측면
5: 도전성 금속막
5a: 내측단
6: 제1 단자 전극
6a: 단측 전극부
6b: 상측 전극부
6c: 사이드 전극부
8: 제2 단자 전극
8a: 단측 전극부
8b: 상측 전극부
8c: 사이드 전극부
10: 내측 유전체층
11: 외장 영역
12: 내부 전극층
12a, 12b: 인출부
13: 내장 영역
14: 사이드 갭 영역
116: 강화층
16: 상면 강화층
16a: 사이드 강화층
18: 상면 피복층
18a: 사이드 피복층
18b: 단측 피복층
18c: 하면 피복층
20: 더미 블록
22: 워크
30: 보유 지지판
32: 관통 구멍
40: 다층 기판
40a: 회로 기판
42, 42a: 배선 패턴
50: 땜납
60: 레지스트막
62: 설치대

Claims (11)

  1. 제1 축 및 제2 축을 포함하는 평면에 실질적으로 평행한 내부 전극층과 절연층이 제3 축의 방향을 따라서 교대로 적층되어 있는 소자 본체와,
    상기 소자 본체의 외면에 밀착되어 형성되며, 상기 내부 전극층에 전기적으로 접속되어 있는 단자 전극을 갖는 적층 세라믹 전자 부품이며,
    상기 단자 전극이, 상기 내부 전극층이 인출되는 상기 소자 본체의 상기 제 2축 방향의 단부를 덮고 상기 제2 축의 방향으로 서로 마주보는 한 쌍의 단측 전극부와, 상기 소자 본체의 상기 제3 축에 실질적으로 수직인 상면의 일부를 상기 단측 전극부에 각각 연속하여 덮는 한 쌍의 상측 전극부를 갖고,
    상기 단측 전극부의 외면이 단측 피복층으로 덮여 있고,
    상기 소자 본체의 상기 상면과 상기 제3 축의 방향을 따라서 반대측에 위치하는 상기 소자 본체의 하면에는, 상기 단자 전극이 실질적으로 존재하지 않는 것을 특징으로 하는 적층 세라믹 전자 부품.
  2. 제1항에 있어서,
    상기 소자 본체는 강화층을 갖고,
    상기 강화층은, 상기 소자 본체의 상기 제1 축의 방향으로 서로 마주보는 한 쌍의 측면, 상기 상면 및 상기 하면 중 적어도 어느 하나의 면을 덮고,
    상기 강화층은 필러 및 기질을 포함하고,
    상기 필러의 재질은 유리 또는 알루미나이며,
    상기 필러의 형상은, 침형, 기둥형 또는 판형인 적층 세라믹 전자 부품.
  3. 제1 축 및 제2 축을 포함하는 평면에 실질적으로 평행한 내부 전극층과 절연층이 제3 축의 방향을 따라서 교대로 적층되어 있는 소자 본체와,
    상기 소자 본체의 외면에 밀착되어 형성되며, 상기 내부 전극층에 전기적으로 접속되어 있는 단자 전극을 갖는 적층 세라믹 전자 부품이며,
    상기 단자 전극이, 상기 내부 전극층이 인출되는 상기 소자 본체의 상기 제2 축의 방향의 단부를 덮고 상기 제2 축의 방향으로 서로 마주보는 한 쌍의 단측 전극부와, 상기 소자 본체의 상기 제3 축에 실질적으로 수직인 상면의 일부를 상기 단측 전극부에 각각 연속하여 덮는 한 쌍의 상측 전극부를 갖고,
    상기 단측 전극부의 외면이 단측 피복층으로 덮여 있고,
    상기 소자 본체의 상기 상면과 상기 제3 축의 방향을 따라서 반대측에 위치하는 상기 소자 본체의 하면의 전체가 외부에 노출되어 있는 것을 특징으로 하는 적층 세라믹 전자 부품.
  4. 제3항에 있어서,
    상기 소자 본체는 강화층을 갖고,
    상기 강화층은, 상기 소자 본체의 상기 제1 축의 방향으로 서로 마주보는 한 쌍의 측면, 상기 상면 및 상기 하면 중 적어도 어느 하나의 면을 덮고,
    상기 강화층은 필러 및 기질을 포함하고,
    상기 필러의 재질은 유리 또는 알루미나이며,
    상기 필러의 형상은, 침형, 기둥형 또는 판형인 적층 세라믹 전자 부품.
  5. 제1 축 및 제2 축을 포함하는 평면에 실질적으로 평행한 내부 전극층과 절연층이 제3 축의 방향을 따라서 교대로 적층되어 있는 소자 본체와,
    상기 소자 본체의 외면에 밀착되어 형성되며, 상기 내부 전극층에 전기적으로 접속되어 있는 단자 전극을 갖는 적층 세라믹 전자 부품이며,
    상기 단자 전극이, 상기 내부 전극층이 인출되는 상기 소자 본체의 상기 제2 축의 방향의 단부를 덮고 상기 제2 축의 방향으로 서로 마주보는 한 쌍의 단측 전극부와, 상기 소자 본체의 상기 제3 축에 실질적으로 수직인 상면의 일부를 상기 단측 전극부에 각각 연속하여 덮는 한 쌍의 상측 전극부를 갖고,
    상기 소자 본체와 상기 단자 전극의 계면에는, 도전성 금속막이 개재되어 있고,
    상기 소자 본체의 상기 상면과 상기 제3 축의 방향을 따라서 반대측에 위치하는 상기 소자 본체의 하면에는, 상기 단자 전극이 실질적으로 존재하지 않는 것을 특징으로 하는 적층 세라믹 전자 부품.
  6. 제5항에 있어서,
    상기 도전성 금속막은, Pt, Rh, Ru, Re, Ir, Pd 중 어느 하나의 금속을 적어도 포함하는 적층 세라믹 전자 부품.
  7. 제5항에 있어서,
    상기 소자 본체의 표면에 형성되어 있는 요철면을 상기 도전성 금속막이 피복하는 피복 면적 비율이 20 내지 70％의 범위 내인 적층 세라믹 전자 부품.
  8. 제1 축 및 제2 축을 포함하는 평면에 실질적으로 평행한 내부 전극층과 절연층이 제3 축의 방향을 따라서 교대로 적층되어 있는 소자 본체와,
    상기 소자 본체의 외면에 밀착되어 형성되며, 상기 내부 전극층에 전기적으로 접속되어 있는 단자 전극을 갖는 적층 세라믹 전자 부품이며,
    상기 단자 전극이, 상기 내부 전극층이 인출되는 상기 소자 본체의 상기 제2 축의 방향의 단부를 덮고 상기 제2 축의 방향으로 서로 마주보는 한 쌍의 단측 전극부와, 상기 소자 본체의 상기 제3 축에 실질적으로 수직인 상면의 일부를 상기 단측 전극부에 각각 연속하여 덮는 한 쌍의 상측 전극부를 갖고,
    상기 소자 본체와 상기 단자 전극의 계면에는, 도전성 금속막이 개재되어 있고,
    상기 소자 본체의 상기 상면과 상기 제3 축의 방향을 따라서 반대측에 위치하는 상기 소자 본체의 하면의 전체가 외부에 노출되어 있는 것을 특징으로 하는 적층 세라믹 전자 부품.
  9. 제8항에 있어서,
    상기 도전성 금속막은, Pt, Rh, Ru, Re, Ir, Pd 중 어느 하나의 금속을 적어도 포함하는 적층 세라믹 전자 부품.
  10. 제8항에 있어서,
    상기 소자 본체의 표면에 형성되어 있는 요철면을 상기 도전성 금속막이 피복하는 피복 면적 비율이 20 내지 70％의 범위 내인 적층 세라믹 전자 부품.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    한 쌍의 상기 상측 전극부 사이에 위치하는 상기 소자 본체의 상기 상면을 덮는 상면 피복층의 표면이, 상기 상측 전극부의 표면과 실질적으로 단차가 없게 되도록 밀착되어 존재하고 있는 적층 세라믹 전자 부품.
KR1020190136338A 2018-10-30 2019-10-30 적층 세라믹 전자 부품 KR20200049659A (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JPJP-P-2018-203974 2018-10-30
JP2018203974 2018-10-30
JPJP-P-2019-060530 2019-03-27
JP2019060539 2019-03-27
JP2019060530 2019-03-27
JPJP-P-2019-060539 2019-03-27
JP2019195875A JP2020167368A (ja) 2018-10-30 2019-10-29 積層セラミック電子部品
JPJP-P-2019-195875 2019-10-29

Publications (1)

Publication Number Publication Date
KR20200049659A true KR20200049659A (ko) 2020-05-08

Family

ID=70495469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190136338A KR20200049659A (ko) 2018-10-30 2019-10-30 적층 세라믹 전자 부품

Country Status (3)

Country Link
US (2) US11195658B2 (ko)
KR (1) KR20200049659A (ko)
CN (2) CN111128549B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020012775A1 (ja) * 2018-07-10 2020-01-16 株式会社村田製作所 セラミック部材及び電子素子
US11107632B2 (en) * 2018-07-24 2021-08-31 Tdk Corporation Multilayer ceramic electronic component
JP7279894B2 (ja) * 2018-09-13 2023-05-23 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型キャパシタ
KR20210081668A (ko) * 2019-12-24 2021-07-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP7234974B2 (ja) * 2020-02-27 2023-03-08 株式会社村田製作所 積層セラミック電子部品
JP7314884B2 (ja) * 2020-08-31 2023-07-26 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR20230068722A (ko) * 2021-11-11 2023-05-18 삼성전기주식회사 복합　전자부품
JP2023072760A (ja) * 2021-11-15 2023-05-25 Tdk株式会社 電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028254A (ja) 2015-07-17 2017-02-02 株式会社村田製作所 積層セラミックコンデンサ
JP2017152621A (ja) 2016-02-26 2017-08-31 太陽誘電株式会社 積層セラミックコンデンサ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339068A (en) 1992-12-18 1994-08-16 Mitsubishi Materials Corp. Conductive chip-type ceramic element and method of manufacture thereof
JP4618383B2 (ja) 2008-05-12 2011-01-26 Ｔｄｋ株式会社 誘電体磁器組成物、積層複合電子部品、積層コモンモードフィルタ、積層セラミックコイルおよび積層セラミックコンデンサ
JP2010147098A (ja) * 2008-12-16 2010-07-01 Tdk Corp 電子部品
JP5699819B2 (ja) * 2010-07-21 2015-04-15 株式会社村田製作所 セラミック電子部品
JP5736982B2 (ja) 2010-07-21 2015-06-17 株式会社村田製作所 セラミック電子部品
JP5983006B2 (ja) * 2012-05-08 2016-08-31 株式会社村田製作所 セラミック電子部品及び電子装置
JP5971236B2 (ja) * 2013-03-26 2016-08-17 株式会社村田製作所 セラミック電子部品及びガラスペースト
JP6201477B2 (ja) * 2013-07-19 2017-09-27 Tdk株式会社 積層コンデンサ
JP6295662B2 (ja) * 2013-12-27 2018-03-20 Tdk株式会社 電子部品
JP6632808B2 (ja) * 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6293704B2 (ja) 2015-05-28 2018-03-14 スナップトラック・インコーポレーテッド ガラスセラミックス焼結体及び配線基板
KR20170085873A (ko) * 2016-01-15 2017-07-25 삼성전기주식회사 칩 전자부품
JP6449798B2 (ja) 2016-01-26 2019-01-09 太陽誘電株式会社 積層セラミック電子部品及びその製造方法、並びにセラミック素体
JP6405329B2 (ja) 2016-02-26 2018-10-17 太陽誘電株式会社 積層セラミックコンデンサ
JP6421137B2 (ja) * 2016-03-25 2018-11-07 太陽誘電株式会社 積層セラミックコンデンサ
JP6841611B2 (ja) * 2016-07-25 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサ
JP7107712B2 (ja) * 2018-03-19 2022-07-27 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7221616B2 (ja) 2018-08-27 2023-02-14 太陽誘電株式会社 セラミック電子部品、セラミック電子部品の製造方法および電子部品実装回路基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028254A (ja) 2015-07-17 2017-02-02 株式会社村田製作所 積層セラミックコンデンサ
JP2017152621A (ja) 2016-02-26 2017-08-31 太陽誘電株式会社 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US11195658B2 (en) 2021-12-07
CN111128549B (zh) 2022-09-13
CN111128549A (zh) 2020-05-08
CN115101339A (zh) 2022-09-23
US11615919B2 (en) 2023-03-28
US20220044871A1 (en) 2022-02-10
US20200161051A1 (en) 2020-05-21

Similar Documents

Publication Publication Date Title
KR20200049661A (ko) 적층 세라믹 전자 부품
KR20200049659A (ko) 적층 세라믹 전자 부품
US9870866B2 (en) Multilayer electronic component
US9966191B2 (en) Multilayer electronic component
US9972440B2 (en) Multilayer electronic component
CN107039178A (zh) 层叠电子部件
CN110310825B (zh) 层叠陶瓷电子部件
US11107632B2 (en) Multilayer ceramic electronic component
JP5780856B2 (ja) 積層セラミックコンデンサ
JP2019212727A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP7388088B2 (ja) 積層セラミック電子部品とその製造方法
CN110783106B (zh) 层叠陶瓷电子部件
JP7243212B2 (ja) 積層セラミック電子部品
JP2018098386A (ja) 積層電子部品
JP7351095B2 (ja) 積層セラミック電子部品
JP2020167368A (ja) 積層セラミック電子部品
JP7358760B2 (ja) 積層セラミック電子部品
JP7259474B2 (ja) 積層セラミック電子部品
JP2020167367A (ja) 積層セラミック電子部品
JP2011029533A (ja) 積層セラミックコンデンサおよびその製法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application