JP2020167367A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】低背化が可能な積層セラミックコンデンサなどの積層セラミック電子部品を提供すること。【解決手段】積層セラミック電子部品２に関する。端子電極６，８が、内部電極層１２が引き出される素子本体４の引出端４ａ，４ｂを覆う端側電極部６ａ，８ａと、素子本体４の積層方向に垂直な上面４ｃの一部を端側電極部６ａ，８ａに連続して覆う上側電極部６ｂ，８ｂと、を有し、一対の上側電極部６ｂ，８ｂの間に位置する素子本体４の上面４ｃを上面被覆層１８の表面が、上側電極部６ｂ，８ｂの表面と実質的に面一となるように密着して存在しており、上面４ｃと積層方向に沿って反対側に位置する素子本体４の下面４ｄには、端子電極６，８が実質的に存在しない。【選択図】図１Ａ

Description

本発明は、たとえば積層セラミックコンデンサなどとして用いられる積層セラミック電子部品に係り、さらに詳しくは、薄型化が可能な積層セラミック電子部品に関する。

たとえば下記の特許文献１にも示すように、従来の積層セラミックコンデンサは、素子本体の長手方向の両端部に端子電極を有し、各端子電極は、素子本体の端側電極部と、素子本体の上面を覆う上側電極部と素子本体の下面を覆う下面電極部とを有することが一般的である。

端子電極の下地電極は、素子本体の端部を導電粒子含有溶液に浸漬して形成される。浸漬に際しては、複数の素子本体を保持板に形成してある複数の保持孔にそれぞれ差し込み、素子本体の片側端毎に溶液に浸漬させて下地電極を形成する。その後に、必要に応じて下地電極にメッキ膜を形成して端子電極とする。

いずれにしても、素子本体に端子電極を形成する際には、素子本体自体に、ある程度の厚みがないと、下地電極を形成しにくいとともに、メッキ膜を形成しにくい。すなわち、素子本体が薄いと、素子本体を保持板の保持孔で保持する際に、素子本体が破損しやすい。また、メッキを行う際にも、素子本体が薄いと、素子本体が破損しやすい。そのため、従来の積層セラミックコンデンサの構造では、素子本体の薄型化が困難であり、そのため積層セラミックコンデンサの低背化が困難であった。

また、たとえば下記の特許文献２に記載の積層セラミックコンデンサは、誘電体層と内部電極層との積層方向（高さ方向）の一方の面において、第１外部電極および第２外部電極を有していない。これにより、コンデンサ本体の高さ方向寸法を大きくでき、容量増加に貢献できる。

しかし、特許文献２では、積層セラミックコンデンサの低背化に伴う素子本体の強度の向上については検討されていない。

特開２０１７−２８２５４号公報 特開２０１７−１５２６２１号公報

本発明は、このような実状に鑑みてなされ、その目的は、低背化が可能な積層セラミックコンデンサなどの積層セラミック電子部品を提供することである。

上記目的を達成するために、本発明の第１の観点に係る積層セラミック電子部品は、
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部に前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
一対の前記上側電極部の間に位置する前記素子本体の前記上面を覆う上面被覆層の表面が、前記上側電極部の表面と実質的に面一となるように密着して存在しており、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在しないことを特徴とする。

本発明の第２の観点に係る積層セラミック電子部品は、
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部に前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
一対の前記上側電極部の間に位置する前記素子本体の前記上面を覆う上面被覆層の表面が、前記上側電極部の表面と実質的に面一となるように密着して存在しており、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする。

本発明の第１の観点に係る積層セラミック電子部品ならびに後述する第３、第４および第６の観点に係る積層セラミック電子部品では、素子本体の下面に端子電極が実質的に形成されない。本発明の第２の観点に係る積層セラミック電子部品ならびに後述する第５および第７の観点に係る積層セラミック電子部品では、素子本体の下面の全体が露出する。従来の積層セラミック電子部品の構造では、素子本体の厚みを、たとえば１００μｍ以下程度に単に薄くするのみでは、素子本体に端子電極を形成することが困難である。

本発明の第１および第２の観点に係る積層セラミック電子部品ならびに後述する第３〜第７の観点に係る積層セラミック電子部品は、たとえば二つ以上の薄い素子本体を組み合わせ、端子電極を形成した後に、素子本体が分離されて形成されることができる。そのため、たとえば従来の１／２以下程度に薄い積層セラミック電子部品が、容易に製造されることができる。

結果として得られる積層セラミック電子部品では、素子本体の下面に端子電極が実質的に形成されず、あるいは素子本体の下面の全体が露出する。そして、積層セラミック電子部品のトータル厚みは、１００μｍ以下、好ましくは９０μｍ以下、さらに好ましくは８０μｍ以下、特に好ましくは６０μｍ以下と薄くすることができ、積層セラミック電子部品の低背化に寄与する。

また、本発明の第１および第２の観点に係る積層セラミック電子部品では、一対の上側電極部の間に所定の上面被覆層を有する。これにより、素子本体の上面側の段差を軽減し、積層セラミック電子部品が低背化しても段差への応力の集中を抑制することができ、積層セラミック電子部品の曲げ強度を高めることができる。

また、曲げ強度が向上することで、素子本体の第１軸方向の寸法または第２軸方向の寸法を長くすることが容易になり、素子本体の内部における内部電極層の相互間の対向面積が広くなり、静電容量などの電子部品の特性が向上する。

上記の通り、上側電極部が形成された素子本体の上面に段差がない。このため、真空吸着して積層セラミックコンデンサをピックアップし易く、基板に内蔵し易い。

本発明の第１および第２の観点に係る積層セラミック電子部品では、好ましくは、前記素子本体の前記下面は、平坦面である。素子本体の下面が平坦面であることで、たとえば基板の内部に埋込みやすくなる。また、素子本体の下面である平坦面が実装面に設置される際に、素子本体が実装面に密着して取り付けられ、積層セラミック電子部品の曲げ強度が向上する。

本発明の第１および第２の観点に係る積層セラミック電子部品では、好ましくは、前記積層セラミック電子部品は、前記素子本体の前記第１軸の方向に沿って向き合う少なくとも一方の側面の一部に前記上面被覆層に連続して具備されているサイド被覆層を有する。

積層セラミック電子部品がサイド被覆層を有することで、積層セラミック電子部品の曲げ強度をより高めることができる。

本発明の第１および第２の観点に係る積層セラミック電子部品では、好ましくは、前記上面被覆層の材質は軟化点が６００℃以上８５０℃以下であるガラスである。

上面被覆層の材質が所定の軟化点のガラスであることにより、上側電極部との密着性が向上し、曲げ強度をより高めることができる他、後工程でのクラック、割れを抑制することができる。

本発明の第１および第２の観点に係る積層セラミック電子部品では、前記素子本体は、上側電極部および上面被覆層の下部に上面強化層を含んでもよい。

このように構成することで、積層セラミック電子部品の曲げ強度がより向上する他、後工程でのクラック、割れをさらに抑制することができる。

上記目的を達成するために、本発明の第３の観点に係る積層セラミック電子部品は、
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在せず、前記素子本体の前記下面の全面が下面被覆層で覆われていることを特徴とする。

また、本発明の第３の観点に係る積層セラミック電子部品では、素子本体の下面の全面が下面被覆層で覆われている。これにより積層セラミック電子部品の曲げ強度を高めることができる。

また、曲げ強度が向上することで、素子本体の第１軸方向の寸法または第２軸方向の寸法を長くすることが容易になり、素子本体の内部における内部電極層の相互間の対向面積が広くなり、静電容量などの電子部品の特性が向上する。

本発明の第３の観点に係る積層セラミック電子部品では、好ましくは、前記下面被覆層の外表面は、平坦面である。下面被覆層の表面が平坦面であることで、たとえば基板の内部に埋め込みやすくなる。また、下面被覆層の表面である平坦面が実装面に設置される際に、積層セラミック電子部品が実装面に密着して取り付けられ、積層セラミック電子部品の曲げ強度が向上する。

本発明の第３の観点に係る積層セラミック電子部品では、好ましくは、一対の前記上側電極部の間に位置する前記素子本体の前記上面を覆う上面被覆層の表面が、前記上側電極部の表面と実質的に面一となるように密着して存在している。

本発明の第３の観点に係る積層セラミック電子部品では、一対の上側電極部の間に所定の上面被覆層を有する。所定の上面被覆層は、一対の前記上側電極部の間に位置する前記素子本体の前記上面を覆う上面被覆層の表面が、前記上側電極部の表面と実質的に面一となるように密着して積層セラミック電子部品に具備されている。これにより、素子本体の上面側の段差を軽減し、積層セラミック電子部品が低背化しても段差への応力の集中を抑制することができ、積層セラミック電子部品の曲げ強度を高めることができる。

上記の通り、上側電極部が形成された素子本体の上面に段差がない。このため、真空吸着して積層セラミックコンデンサをピックアップし易く、基板に内蔵し易い。

本発明の第３の観点に係る積層セラミック電子部品では、前記下面被覆層の厚みは前記上面被覆層の厚みより薄くてもよい。

本発明に係る積層セラミック電子部品では、前記下面被覆層の厚みが前記上面被覆層の厚みより薄いことから、第３軸方向の寸法が大きくなり過ぎず、問題なく実装できる。

本発明の第３の観点に係る積層セラミック電子部品では、前記端側電極部の外面が端側被覆層により覆われていてもよい。

前記端子電極部の外面が端側被覆層により覆われていることで、積層セラミック電子部品の耐湿性を高めることができる。

本発明の第３の観点に係る積層セラミック電子部品では、前記素子本体は、上側電極部および上面被覆層の下部に上面強化層を含んでもよい。

このように構成することで、積層セラミック電子部品の曲げ強度がより向上する。

本発明の第３の観点に係る積層セラミック電子部品では、好ましくは、前記上側電極部の表面がＮｉメッキ、Ｓｎメッキ、ＡｕメッキおよびＣｕメッキから選ばれる少なくとも１種により覆われている。

上記目的を達成するために、本発明の第４の観点に係る積層セラミック電子部品は、
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記素子本体が、前記素子本体の前記第１軸の方向に相互に向き合う一対の側面にそれぞれ露出する前記内部電極層の端部を覆う一対のサイド強化層を有し、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在しないことを特徴とする。

本発明の第５の観点に係る積層セラミック電子部品は、
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記素子本体が、前記素子本体の前記第１軸の方向に相互に向き合う一対の側面にそれぞれ露出する前記内部電極層の端部を覆う一対のサイド強化層を有し、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする。

また、本発明の第４および第５の観点に係る積層セラミック電子部品では、素子本体の第１軸の方向に相互に向き合う一対の側面にそれぞれサイド強化層が内部電極層と接して存在する。これにより、誘電体層の第１軸の方向の両端に位置する誘電体層および内部電極層の第１軸の方向の両端に位置する内部電極層を保護するとともに、積層セラミック電子部品の曲げ強度を高めることができる。

また、曲げ強度が向上することで、素子本体の第１軸の方向の寸法または第２軸の方向の寸法を長くすることが容易になり、素子本体の内部における内部電極層の相互間の対向面積が広くなり、静電容量などの電子部品の特性が向上する。

また、本発明の第４および第５の観点に係る積層セラミック電子部品では、所定のサイド強化層が内部電極層と接して存在することから、積層セラミック電子部品の耐湿性を高めることができる。すなわち積層セラミック電子部品の内部への水分の侵入を防ぐことができる。このことから、水分がある環境や湿度の高い環境で積層セラミック電子部品を使用したり、積層セラミック電子部品の製造工程に水を使用する工程や湿式工程があったとしても、積層セラミック電子部品の内部への水分の侵入を防ぎ、絶縁性の低下を抑えることができる。

本発明の第４および第５の観点に係る積層セラミック電子部品では、好ましくは、前記素子本体の前記下面は、平坦面である。素子本体の下面が平坦面であることで、たとえば基板の内部に埋め込みやすくなる。また、素子本体の下面である平坦面が実装面に設置される際に、素子本体が実装面に密着して取り付けられ、積層セラミック電子部品の曲げ強度が向上する。

本発明の第４および第５の観点に係る積層セラミック電子部品では、好ましくは、前記サイド強化層が少なくともＳｉおよびＢａを含むガラスで構成されている。

サイド強化層が少なくともＳｉおよびＢａを含むガラスで構成されていることで、サイド強化層と絶縁層とが反応しづらく、絶縁特性を向上させることができる。

本発明の第４および第５の観点に係る積層セラミック電子部品では、前記端子電極は、前記素子本体の前記第１軸の方向に相互に向き合う一対の前記側面に、前記上側電極部および前記端側電極部に連続して覆う一対のサイド電極部を有し、好ましくは、（前記サイド強化層の平均厚み／前記サイド電極部の平均厚み）×１００で示されるサイド強化層の相対厚みが１００〜１５００％である。

サイド強化層の相対厚みが所定の範囲であることにより、耐湿性をより高めるとともに、曲げ強度をより高めることができる。また、「積層セラミック電子部品の第１軸の方向の幅」に対する「容量部分の第１軸の方向の幅」の比が小さくなり過ぎないため、静電容量などの電子部品の特性を十分に確保することができる。

本発明の第４および第５の観点に係る積層セラミック電子部品では、前記素子本体の前記上面には、前記サイド強化層に連続して上面強化層が具備されていてもよい。

このように構成することで、積層セラミック電子部品の曲げ強度がより向上する他、強度が向上することで、素子本体４を薄くしても、素子本体４の長手方向寸法ｙ０（図２１Ａ参照）または幅寸法ｘ０（図２２Ａ参照）を長くすることが容易になり、素子本体４の内部における内部電極層１２の相互間の対向面積が広くなり、静電容量などの積層セラミックコンデンサ２の特性をさらに向上させることができる。

本発明の第４および第５の観点に係る積層セラミック電子部品では、好ましくは、前記上側電極部の表面がＮｉメッキ、Ｓｎメッキ、ＡｕメッキおよびＣｕメッキから選ばれる少なくとも１種により覆われている。

上記目的を達成するために、本発明の第６の観点に係る積層セラミック電子部品は、
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在せず、
前記素子本体は強化層を有し、
前記強化層は、前記素子本体の前記第１軸の方向に相互に向き合う一対の側面、前記上面および前記下面のうち少なくともいずれか１つの面を覆い、
前記強化層はフィラーおよび基質を含み、
前記フィラーの材質はガラスまたはアルミナであり、
前記フィラーの形状は、針状、柱状または板状である。

上記目的を達成するために、本発明の第７の観点に係る積層セラミック電子部品は、
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出しており、
前記素子本体は強化層を有し、
前記強化層は、前記素子本体の前記第１軸の方向に相互に向き合う一対の側面、前記上面および前記下面のうち少なくともいずれか１つの面を覆い、
前記強化層はフィラーおよび基質を含み、
前記フィラーの材質はガラスまたはアルミナであり、
前記フィラーの形状は、針状、柱状または板状である。

また、本発明の第６および第７の観点に係る積層セラミック電子部品では、素子本体の側面、上面および下面のうち少なくとも１つの面に所定の材質の針状、柱状または板状のフィラーを含む強化層を有する。これにより積層セラミック電子部品の曲げ強度を高めることができる。

また、曲げ強度が向上することで、素子本体の第１軸方向の寸法または第２軸方向の寸法を長くすることが容易になり、素子本体の内部における内部電極層の相互間の対向面積が広くなり、静電容量などの電子部品の特性が向上する。

本発明の第６および第７の観点に係る積層セラミック電子部品は、前記素子本体の前記上面を覆う前記強化層を有していてもよい。

このように、上面を覆う強化層が上側電極部と接して形成されていることにより、素子本体と端子電極との密着性を高めることができ、上面からの耐湿性が優れる傾向となる。

本発明の第６および第７の観点に係る積層セラミック電子部品では、前記基質の材質は、ガラスおよび樹脂から選ばれる少なくとも１つであってもよい。

基質の材質がガラスおよび樹脂から選ばれる少なくとも１つであることにより、積層セラミック電子部品の曲げ強度を高めることができる。

本発明の第６および第７の観点に係る積層セラミック電子部品では、前記上面を覆う前記強化層と前記側面を覆う前記強化層とは前記素子本体を連続して覆っていてもよい。

上面を覆う強化層と側面を覆う強化層とが素子本体を連続して覆うことにより、積層セラミック電子部品の曲げ強度を高めることが可能となる。

本発明の第６および第７の観点に係る積層セラミック電子部品は、一対の前記上側電極部の間に位置する前記素子本体の前記上面を覆う上面被覆層の表面が、前記上側電極部の表面と実質的に面一となるように密着して存在していてもよい。

これにより、素子本体の上面側の段差を軽減し、積層セラミック電子部品が低背化しても段差への応力の集中を抑制することができ、積層セラミック電子部品の曲げ強度を高めることができる。

上記の通り、上側電極部が形成された素子本体の上面に段差がない。このため、真空吸着して積層セラミック電子部品をピックアップし易く、基板に内蔵し易い。

本発明の第６および第７の観点に係る積層セラミック電子部品は、前記端側電極部の外面が端側被覆層で覆われていてもよい。

端側電極部の外面が端側被覆層で覆われていることにより、積層セラミック電子部品の耐湿性を高めることができる。すなわち、積層セラミック電子部品の低背化によって端子電極が薄くなったとしても、積層セラミック電子部品の内部への水分の侵入を防ぐことができる。このことから、水分がある環境や湿度の高い環境で積層セラミック電子部品を使用したり、積層セラミック電子部品の製造工程に水を使用する工程や湿式工程があったとしても、積層セラミック電子部品の内部への水分の侵入を防ぎ、絶縁性の低下を抑えることができる。

本発明の第６および第７の観点に係る積層セラミック電子部品では、前記素子本体の前記下面は、平坦面でもよい。

本発明の第６および第７の観点に係る積層セラミック電子部品は、前記下面を覆う前記強化層を有し、前記下面を覆う前記強化層の外表面は、平坦面でもよい。

下面の表面または、下面を覆う強化層の外表面が平坦面であることで、たとえば基板の内部に埋め込みやすくなる。また、下面の表面または下面を覆う強化層の外表面である平坦面が実装面に設置される際に、積層セラミック電子部品が実装面に密着して取り付けられ、積層セラミック電子部品の曲げ強度が向上する。

本発明の第６および第７の観点に係る積層セラミック電子部品では、前記フィラーの短軸方向の粒径が０．１μｍ以上３．０μｍ以下であり、
前記フィラーの長軸方向の粒径が０．５μｍ以上１５．０μｍ以下であり、
前記フィラーの（前記短軸の粒径／前記長軸の粒径）×１００で表されるアスペクト比（％）が０．７％以上６０％以下であってもよい。

これにより、積層セラミック電子部品の曲げ強度を高めることができる。また、積層セラミック電子部品が、素子本体の上面に強化層を有する場合には、上面を覆う強化層と、上側電極部との密着性を高めることができ、その結果、積層セラミック電子部品の耐湿性を高めることができる。

本発明の第６および第７の観点に係る積層セラミック電子部品は、前記強化層中の前記フィラーの含有量が３０体積％以上８０体積％以下であってもよい。

これにより、積層セラミック電子部品の曲げ強度を高めることができる。また、積層セラミック電子部品が、素子本体の上面に強化層を有する場合には、上面を覆う強化層と、上側電極部との密着性を高めることができ、その結果、積層セラミック電子部品の耐湿性を高めることができる。

本発明の第６および第７の観点に係る積層セラミック電子部品は、前記基質の材質がＳｉおよびＡｌのうち少なくともいずれか１つを主成分とするガラスであってもよい。

これにより、積層セラミック電子部品の曲げ強度を高めることができる。また、積層セラミック電子部品が、素子本体の上面に強化層を有する場合には、上面を覆う強化層と、上側電極部との密着性を高めることができ、その結果、積層セラミック電子部品の耐湿性を高めることができる。

本発明の第６および第７の観点に係る積層セラミック電子部品は、前記フィラーの材質がアルカリ金属、アルカリ土類金属、遷移金属およびホウ素からなる群から選ばれる１以上を副成分とするガラスであってもよい。

フィラーの材質がアルカリ金属、アルカリ土類金属、遷移金属およびホウ素からなる群から選ばれる１以上を副成分とするガラスであることにより、上面を覆う強化層の表面の一部にメッキにより上側電極部を形成する際に、メッキし易くなる。

本発明の第６および第７の観点に係る積層セラミック電子部品は、前記上側電極部の表面がＮｉメッキ、Ｓｎメッキ、ＡｕメッキおよびＣｕメッキから選ばれる少なくとも１つにより覆われていてもよい。

本発明の第１〜第７の観点に係る積層セラミック電子部品は、基板に埋め込まれることができてもよい。

本発明の第１〜第７の観点に係る積層セラミック電子部品は上側電極部を有する。このため、積層セラミック電子部品が基板に埋め込まれても上側電極部を介して電気的に接続することができる。

図１Ａは本発明の一実施形態に係る積層セラミックコンデンサの縦断面図である。 図１Ｂは本発明の他の実施形態に係る積層セラミックコンデンサの縦断面図である。 図２Ａ１は図１Ａに示すIIA1−IIA1線に沿う積層セラミックコンデンサの横断面図である。 図２Ａ２は図１Ａに示すIIA2−IIA2線に沿う積層セラミックコンデンサの横断面図である。 図２Ｂは図１Ｂに示すIIB−IIB線に沿う積層セラミックコンデンサの横断面図である。 図３は図１Ａに示す積層セラミックコンデンサの平面図である。 図４は図１Ａに示す積層セラミックコンデンサの製造過程を示す要部断面図および図１１Ａに示す積層セラミックコンデンサの製造過程を示す要部断面図である。 図５は図１Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。 図６は図１Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。 図１１Ａは本発明の一実施形態に係る積層セラミックコンデンサの縦断面図である。 図１１Ｂは本発明の他の実施形態に係る積層セラミックコンデンサの縦断面図である。 図１２Ａ１は図１１Ａに示すXIIA1−XIIA1線に沿う積層セラミックコンデンサの横断面図である。 図１２Ａ２は図１Ａに示すXIIA2−XIIA2線に沿う積層セラミックコンデンサの横断面図である。 図１２Ｂは図１１Ｂに示すXIIB−XIIB線に沿う積層セラミックコンデンサの横断面図である。 図１２Ｃは図１２Ｂに示す積層セラミックコンデンサの変形例に係る横断面図である。 図１３は図１１Ａに示す積層セラミックコンデンサの平面図である。 図１５は図１１Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。 図１６は図１１Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。 図２１Ａは本発明の一実施形態に係る積層セラミックコンデンサの縦断面図である。 図２１Ｂは本発明の他の実施形態に係る積層セラミックコンデンサの縦断面図である。 図２２Ａは図２１Ａに示すXXIIA−XXIIA線に沿う積層セラミックコンデンサの横断面図である。 図２２Ｂは図２１Ｂに示すXXIIB−XXIIB線に沿う積層セラミックコンデンサの横断面図である。 図２３は図２１Ａに示す積層セラミックコンデンサの平面図である。 図２４は図２１Ａに示す積層セラミックコンデンサの製造過程を示す要部断面図である。 図２５は図２１Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。 図２６は図２１Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。 図３１Ａは本発明の一実施形態に係る積層セラミックコンデンサの縦断面図である。 図３１Ｂは本発明の他の実施形態に係る積層セラミックコンデンサの縦断面図である。 図３１Ｃは本発明のさらに他の実施形態に係る積層セラミックコンデンサの縦断面図である。 図３２Ａは図３１Ａに示すXXXIIA−XXXIIA線に沿う積層セラミックコンデンサの横断面図である。 図３２Ｂは図３１Ｂに示すXXXIIB−XXXIIB線に沿う積層セラミックコンデンサの横断面図である。 図３３は図３１Ａに示す積層セラミックコンデンサの平面図である。 図３４は図３１Ａに示す積層セラミックコンデンサの製造過程を示す要部断面図である。 図３５は図３１Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。 図３６は図３１Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。

以下、本発明を、図面に示す実施形態に基づき説明する。

第１実施形態
本実施形態に係る積層セラミック電子部品の一実施形態として、積層セラミックコンデンサについて説明する。

図１Ａに示すように、本実施形態に係る積層セラミックコンデンサ２は、素子本体４と、第１端子電極６と、第２端子電極８とを有する。素子本体４は、Ｘ軸およびＹ軸を含む平面に実質的に平行な内側誘電体層（絶縁層）１０と、内部電極層１２とを有し、内側誘電体層１０の間に、内部電極層１２がＺ軸の方向に沿って交互に積層してある。ここで、「実質的に平行」とは、ほとんどの部分が平行であるが、多少平行でない部分を有していてもよいことを意味し、内部電極層１２と内側誘電体層１０は、多少、凹凸があったり、傾いていたりしてもよいという趣旨である。

内側誘電体層１０と内部電極層１２とが交互に積層される部分が内装領域１３である。また、素子本体４は、その積層方向Ｚ（Ｚ軸）の両端面に、外装領域１１を有する。外装領域１１は、内装領域１３を構成する内側誘電体層１０よりも厚い外側誘電体層が複数積層されて形成してある。内装領域１３のＺ軸方向の厚みは、積層セラミックコンデンサ２のトータル厚みｚ０の１０〜７５％の範囲内であることが好ましい。また、２つの外装領域１１の合計厚みは、トータル厚みｚ０から内装領域１３の厚み、端子電極６，８の厚みおよび後述の上面強化層１６の厚みを引き算した値である。

なお、以下では、「内側誘電体層１０」および「外側誘電体層」をまとめて、「誘電体層」と記載する場合がある。

内側誘電体層１０および外装領域１１を構成する誘電体層の材質は、同じでもよく、異なっていてもよく、特に限定されず、たとえば、ＡＢＯ_３などのペロブスカイト構造の誘電体材料を主成分として構成される。

ＡＢＯ_３において、Ａは、たとえばＣａ、Ｂａ、Ｓｒなどの少なくとも一種、Ｂは、Ｔｉ、Ｚｒなどの少なくとも一種である。Ａ／Ｂのモル比は、特に限定されず、０．９８０〜１．０２０である。このほか、副成分として、希土類（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選択される少なくとも１種）、アルカリ土類金属（ＭｇおよびＭｎ）、遷移金属（Ｖ、Ｗ、およびＭｏから選択される少なくとも１種）の酸化物やその混合物、複合酸化物およびガラスとしてＳｉＯ_２を含んだ焼結助剤等が含まれていてもよい。

交互に積層される一方の内部電極層１２は、素子本体４のＹ軸方向第１端部の外側に形成してある第１端子電極６の内側に対して電気的に接続してある引出部１２ａを有する。また、交互に積層される他方の内部電極層１２は、素子本体４のＹ軸方向第２端部の外側に形成してある第２端子電極８の内側に対して電気的に接続してある引出部１２ｂを有する。

なお、図において、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直であり、Ｚ軸が、内側誘電体層１０および内部電極層１２の積層方向に一致し、Ｙ軸が引出部１２ａ，１２ｂが引き出される方向に一致する。

内装領域１３は、容量領域と引出領域とを有する。容量領域は、積層方向に沿って内部電極層１２が内側誘電体層１０を挟んで積層する領域である。引出領域は、端子電極６または８に接続する内部電極層１２の引出部１２ａ（１２ｂ）の相互間に位置する領域である。さらに、図２Ａ１および図２Ａ２に示すサイドギャップ領域１４は、内部電極層１２のＸ軸方向の両端に位置する内部電極層１２の保護のための領域であり、一般的には、内側誘電体層１０または外装領域１１と同様な誘電体材料で構成される。ただし、サイドギャップ領域１４は、後述する上面被覆層１８、サイド被覆層１８ａ、上面強化層１６またはサイド強化層１６ａとなるガラス材などで構成されていてもよい。また、外装領域１１も、ガラス材などで構成されてもよい。

内部電極層１２に含有される導電材は特に限定されず、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｌ、Ｐｔなどの金属、またはそれらの合金を用いることができる。Ｎｉ合金としては、Ｍｎ、Ｃｒ、ＣｏおよびＡｌから選択される１種以上の元素とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５質量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ等の各種微量成分が０．１質量％程度以下含まれていてもよい。

端子電極６，８の材質も特に限定されないが、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｒｈ、Ｒｕ、Ｉｒ等の少なくとも１種、またはそれらの合金を用いることができる。通常は、Ｃｕ、Ｃｕ合金、ＮｉまたはＮｉ合金等や、Ａｇ、Ａｇ−Ｐｄ合金、Ｉｎ−Ｇａ合金等が使用される。

本実施形態では、端子電極６および８は、それぞれ素子本体４のＹ軸方向の端面４ａ，４ｂに密着して形成され、単一膜でも多層膜であってもよい。本実施形態の端子電極６および８は、それぞれ内部電極層１２のリード部１２ａ，１２ｂが引き出される素子本体４の引出端である端面４ａ，４ｂを覆う端側電極部６ａ，８ａを有する。また、端子電極６および８は、それぞれ、素子本体４のＺ軸に実質的に垂直な上面４ｃの一部に端側電極部６ａ，８ａに連続して形成される上側電極部６ｂ，８ｂを有する。

ここで「実質的に垂直」とは、概ね垂直であるが、多少垂直でない部分を有していてもよいことを意味し、上側電極部６ｂ，８ｂは、多少、凹凸があったり、傾いていたりしてもよいという趣旨である。

さらに、図２Ａ１に示すように、端子電極６および８は、それぞれ、Ｘ軸に沿って素子本体４の相互に反対側の側面４ｅ，４ｅに、上側電極部６ｂ，８ｂおよび端側電極部６ａ，８ａ（図１Ａ参照）に連続して形成されるサイド電極部６ｃ，８ｃを有する。図１Ａに示すように、端子電極６および８の相互は、素子本体４の外面でＹ軸方向に所定距離で離れて絶縁されている。

端子電極６および８のそれぞれの厚みは、上側電極部６ｂ，８ｂ、端側電極部６ａ，８ａおよびサイド電極部６ｃ，８ｃの相互間で同じでも異なっていてもよく、たとえば２〜１５μｍの範囲内である。本実施形態では、上側電極部６ｂ，８ｂおよびサイド電極部６ｃ，８ｃの厚みは、端側電極部６ａ，８ａの厚みよりも１００〜７５０％の範囲で大きい。

本実施形態では、素子本体４の上面４ｃとＺ軸方向に沿って反対側に位置する素子本体４の下面４ｄには、端子電極６，８が実質的に形成されていない。すなわち、素子本体４の下面４ｄでは、端子電極６，８に覆われておらず、素子本体４の下面４ｄの全体が外部に露出している。しかも、下面４ｄは、平坦面に成形してある。下面４ｄは、端子電極６，８に覆われていないことから、段差状凸部が無く、平坦性に優れている。

本実施形態では、一対の上側電極部６ｂ，８ｂの間に位置する素子本体４の上面４ｃを覆う上面被覆層１８が上側電極部６ｂ，８ｂの表面と実質的に面一となるように密着して具備されている。

ここで「実質的に面一」とは、概ね面一であるが、多少段差を有していてもよいことを意味し、たとえば、（上面被覆層１８の平均厚み／上側電極部６ｂ，８ｂの平均厚み）×１００の式から求められる上面被覆層１８の相対厚みが７０〜１１０％であり、好ましくは９０〜１１０％であればよい。さらに、「実質的に面一」とは、上面被覆層１８と上側電極部６ｂ，８ｂの間は多少隙間を有していてもよく、また、上面被覆層１８自体にも多少隙間を有していてもよいことも意味し、たとえば上側電極部６ｂ，８ｂの間に位置する素子本体４の上面４ｃの面積に対する上面被覆層１８の面積は、７０〜１００％であればよい。これにより、素子本体４の上面４ｃ側の段差を軽減し、積層セラミックコンデンサ２が低背化しても段差への応力の集中を抑制することができ、積層セラミックコンデンサ２の曲げ強度を高めることができる。また、基板等への実装工程において、チップの真空吸着を行う際に、より積層セラミックコンデンサ２をピックアップし易い。

上面被覆層１８の材質は特に限定されず、たとえばガラス、アルミナ系コンポジット材料、ジルコニア系コンポジット材料、ポリイミド樹脂、エポキシ樹脂、アラミド繊維、繊維強化プラスチックなどが例示されるが、外装領域１１および上側電極部６ｂ，８ｂとの密着性を高めて、曲げ強度を向上させる観点から、軟化点が６００℃以上８５０℃以下であるガラスが好ましい。

上記の観点から、上面被覆層１８に用いられるガラスの軟化点は６５０℃以上８５０℃以下であることがより好ましい。このようなガラスとしては、たとえば、Ｓｉ−Ｂ−Ｚｎ−Ｏ系ガラスおよびＳｉ−Ｂ−Ｍｇ−Ｏなどが挙げられ、この他ガラス成分として、ＢａＯ、Ａｌ_２Ｏ_３、アルカリ金属、ＣａＯ、ＳｒＯを含んでもよい。

上面被覆層１８を構成するガラス成分はガラス成分中にＳｉＯ_２を３０〜７０質量％含み、Ｂ_２Ｏ_３を１〜２０質量％含み、ＺｎＯを２０〜６０質量％含むことが好ましい。これによりガラスの軟化点を適切な範囲内にし易くなる。

また、本実施形態の上面被覆層１８を構成するガラス成分中にＳｉＯ_２とＢ_２Ｏ_３とＺｎＯが合計で７０〜１００質量％含まれることが好ましい。これによりガラスの軟化点を適切な範囲にし易くなる。

また、本実施形態の上面被覆層１８の材質が樹脂を主成分とする膜である場合は、上面被覆層１８は誘電体層に比べて弾性率が低い材質であることが好ましい。これにより、外部からの応力衝撃を緩和するため、後工程でのクラック、割れを抑制することができる。

さらに、本実施形態の上面被覆層１８の材質がＳｉを主成分とするガラスである場合は、上面被覆層１８は誘電体層に比べて線熱膨張係数が低い材質であることが好ましい。これにより、線膨張係数差を利用した応力調整による強度の向上を可能にすることができる。

積層セラミックコンデンサ２の形状やサイズは、目的や用途に応じて適宜決定すればよいが、本実施形態では、積層セラミックコンデンサ２のＺ軸方向のトータル厚みｚ０を、たとえば１００μｍ以下、好ましくは９０μｍ以下、さらに好ましくは８０μｍ以下、特に好ましくは６０μｍ以下と薄くすることができ、積層セラミックコンデンサ２の低背化に寄与する。

なお、本実施形態では、コンデンサ２の長手方向長さであるＹ軸方向の長さｙ０を、厚みｚ０の３倍以上、好ましくは３００μｍ以上、好ましくは４００〜１２００μｍとすることができる。また、コンデンサ２のＸ軸方向の幅ｘ０は、厚みｚ０の２倍以上、好ましくは２００μｍ以上、好ましくは２００〜６００μｍとすることができる。

本実施形態に係る積層セラミックコンデンサによれば、積層セラミックコンデンサ２のＺ軸方向のトータル厚みｚ０を、たとえば１００μｍ以下、好ましくは９０μｍ以下、さらに好ましくは８０μｍ以下、特に好ましくは６０μｍ以下と薄くすることができる。また、素子本体４の下面４ｄが平坦面であることで、たとえば図５に示すように、多層基板４０の内部に、積層セラミックコンデンサ２を埋込みやすくなる。図５では、積層セラミックコンデンサ２の端子電極６，８の上側電極部６ｂ，８ｂに、多層基板４０に形成してある配線パターン４２がスルーホール電極などを補通して接続してある。また、本実施形態では、素子本体４の下面４ｄである平坦面が実装面に設置される際に、素子本体４が実装面に密着して取り付けられ、積層セラミックコンデンサ２の曲げ強度が向上する。

また、本実施形態において、素子本体４の上面４ｃまたは下面４ｄを構成する外装領域１１は、内側誘電体層１０よりも強度が高い誘電体材料で構成してあってもよい。このように構成することで、積層セラミックコンデンサ２の曲げ強度が、さらに向上する。また、強度が向上することで、素子本体４の長手方向寸法ｙ０または幅寸法ｘ０を長くすることが容易になり、素子本体４の内部における内部電極層１２の相互間の対向面積が広くなり、静電容量などの特性が向上する。さらに、図２Ａ１および図２Ａ２に示すサイドギャップ領域１４も内側誘電体層１０よりも強度が高い誘電体材料で構成してあってもよい。

次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について具体的に説明する。

まず、焼成後に図１Ａに示す内側誘電体層１０を構成することになる内側グリーンシートおよび外装領域１１を構成することとなる外側グリーンシートを製造するために、内側グリーンシート用ペーストおよび外側グリーンシート用ペーストを準備する。内側グリーンシート用ペーストおよび外側グリーンシート用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。

セラミック粉末の原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。セラミック粉末の原料は、本実施形態では、平均粒子径が０．４５μｍ以下、好ましくは０．１〜０．３μｍ程度の粉体として用いられる。なお、内側グリーンシートをきわめて薄いものとするためには、グリーンシート厚みよりも細かい粉体を使用することが望ましい。

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。用いる有機溶剤も特に限定されず、アセトン、メチルエチルケトン等の各種有機溶剤から適宜選択すればよい。

また、グリーンシート用ペースト中には、必要に応じて、各種分散剤、可塑剤、誘電体、副成分化合物、ガラスフリット、絶縁体などから選択される添加物が含有されていてもよい。

可塑剤としては、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。

次に、焼成後に図１Ａに示す内部電極層１２を構成することになる内部電極パターン層を製造するために、内部電極層用ペーストを準備する。内部電極層用ペーストは、上記した各種導電性金属や合金からなる導電材と、上記した有機ビヒクルとを混練して調製する。

焼成後に図１Ａに示す端子電極６，８を構成することになる端子電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。

上記にて調製した内側グリーンシート用ペーストおよび内部電極層用ペーストを使用して、内側グリーンシートと、内部電極パターン層と、を交互に積層し、内部積層体を製造する。そして、内部積層体を製造した後に、外側グリーンシート用ペーストを使用して、外側グリーンシートを形成し、積層方向に加圧してグリーン積層体を得る。

なお、グリーン積層体の製造方法としては、上記の他、外側グリーンシートに直接内側グリーンシートと内部電極パターン層とを交互に所定数積層して、積層方向に加圧してグリーン積層体を得てもよい。

具体的には、まず、ドクターブレード法などにより、支持体としてのキャリアシート（たとえばＰＥＴフィルム）上に、内側グリーンシートを形成する。内側グリーンシートは、キャリアシート上に形成された後に乾燥される。

次に、内側グリーンシートの表面に、内部電極層用ペーストを用いて、内部電極パターン層を形成し、内部電極パターン層を有する内側グリーンシートを得る。次に、内部電極パターン層を有する内側グリーンシートを複数積層して、内部積層体を製造した後に、内部積層体の上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシートを形成し、積層方向に加圧してグリーン積層体を得る。

次に、グリーン積層体を個片状に切断してグリーンチップを得る。なお、内部電極パターン層の形成方法としては、特に限定されず、印刷法、転写法の他、蒸着、スパッタリングなどの薄膜形成方法により形成されていてもよい。

グリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、素子本体４が得られる。脱バインダ工程、焼成工程およびアニール工程は、連続して行なっても、独立して行なってもよい。

次に、素子本体４のＹ軸方向の両端面に、端子電極用ペーストを塗布して焼成し、端子電極６，８を形成する。端子電極６，８を形成するに際しては、たとえば図４に示すように、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を、まず形成する。

ダミーブロック２０は、後工程において除去可能な材料で構成されることが好ましく、端子電極用ペーストが付着し難い材料であることが好ましい。ダミーブロック２０は、たとえばシリコンゴム、ニトリルゴム、ポリウレタン、フッ素樹脂、ＰＥＴ樹脂、ＰＥＮ樹脂などで構成される。ダミーブロック２０のＸ軸方向幅およびＹ軸方向幅は、素子本体４のサイズと略同じであることが好ましい。ダミーブロック２０のＺ軸方向の厚みは、素子本体４のＺ軸方向厚みと同等、またはそれより薄くても厚くてもよい。

なお、ダミーブロック２０を設けることなく、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄを、後工程で剥離可能な接着剤で直接に接着してワーク２２を形成してもよい。接着剤としては、たとえば変性シリコーンポリマー、ＰＶＡ水溶液のり、水溶性アクリル樹脂水溶液のり、変性ポリウレタン、変性シリコーン＋エポキシ樹脂の２液型、デンプンのりなどが好ましい。また、ダミーブロック２０の代わりに、一つ以上の素子本体４を、二つの素子本体４，４の間に接着してワーク２２を形成してもよい。

ワーク２２は、二つ以上の素子本体４，４が組み合わされているために、仮に素子本体４，４自体のＺ軸方向厚みが薄くても、十分に取り扱いやすい厚みを持ち、従来と同様にして、保持板３０の貫通孔３２にワーク２２を取り付けて、端子電極６および８の形成を行うことができる。なお、端子電極６，８の形成方法についても特に限定されず、端子電極用ペーストの塗布・焼付け、メッキ、蒸着、スパッタリングなどの適宜の方法を用いることができる。必要に応じ、端子電極６，８表面に、メッキ等により被覆層を形成する。被覆層としては、Ｎｉメッキ、Ｓｎメッキ、ＡｕメッキまたはＣｕメッキなどが例示される。

端子電極６および８を形成した後には、ダミーブロック２０を除去するなどで、二つの素子本体４，４を分離すれば、図１Ａに示す積層セラミック電子部品２が得られる。すなわち、素子本体４の下面４ｄには、端子電極６，８が実質的に形成されておらず、素子本体４の下面４ｄの全体が外部に露出している積層セラミックコンデンサ２が得られる。

次に、上記素子本体４のＺ軸に垂直な上面４ｃに上面被覆層１８を形成する。上面被覆層１８を形成する方法は特に限定されず、たとえば、ディップ、印刷、塗布、蒸着、スパッタリング等が挙げられる。

たとえば、塗布により上面被覆層１８を形成する場合には、素子本体４の上面４ｃに被覆層用ペーストを塗布し、焼付けることにより形成することができる。被覆層用ペーストが塗布された素子本体４の焼き付け条件は特に限定されず、たとえば、加湿Ｎ_２または乾燥Ｎ_２の雰囲気において、６００〜１０００℃、０．１〜３時間保持し、焼き付けられる。

次に上側電極部６ｂ，８ｂと上面被覆層１８の表面が面一になるように研磨する。なお、上側電極部６ｂ，８ｂの表面にメッキ膜が形成されている場合は、メッキ膜と上面被覆層１８の表面が面一となるように研磨する。

このようにして製造された本実施形態の積層セラミックコンデンサ２は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。あるいは、図５に示すように、多層基板４０の内部に、積層セラミックコンデンサ２を埋込まれて使用される。本実施形態の積層セラミックコンデンサ２の具体的な用途としては好ましくは、デカップリングコンデンサが挙げられるが、これに限定されず、高耐圧コンデンサ、低ＥＳＬコンデンサ、大容量コンデンサなどとしても使用される。

本実施形態の積層セラミックコンデンサ２は、端子電極６，８の形成後に素子本体４が分離されることで、たとえば従来の１／２以下程度に薄い積層セラミックコンデンサ２となる。

結果として得られる積層セラミックコンデンサ２では、素子本体４の下面４ｄに端子電極６，８が実質的に形成されず、あるいは素子本体４の下面４ｄの全体が露出する。そして、積層セラミックコンデンサ２のトータル厚みｚ０は、１００μｍ以下、好ましくは９０μｍ以下、さらに好ましくは８０μｍ以下、特に好ましくは６０μｍ以下と薄くすることができる。すなわち、積層セラミックコンデンサ２の低背化に寄与する。

第２実施形態
図２Ａ２に示すように、本実施形態に係る積層セラミックコンデンサ２では、以下に示す以外は、第１実施形態の積層セラミックコンデンサ２と同様である。この積層セラミックコンデンサ２では、素子本体４のＸ軸の方向に沿って向き合う側面４ｅに第１実施形態の上面被覆層１８に連続して具備されているサイド被覆層１８ａを有している。このように構成することで、積層セラミックコンデンサ２の強度がさらに向上する。

サイド被覆層１８ａの材質は特に限定されず、上面被覆層１８と同じであってもよいし、異なっていてもよい。また、サイド被覆層１８ａの厚みも特に限定されず、上面被覆層１８と同じであってもよいし、異なっていてもよい。

サイド被覆層１８ａを形成する方法は特に限定されず、たとえば上面被覆層１８と同様の方法により形成される。

第３実施形態
図１Ｂおよび図２Ｂに示すように、本実施形態に係る積層セラミックコンデンサ２ａでは、以下に示す以外は、第１実施形態の積層セラミックコンデンサ２と同様である。この積層セラミックコンデンサ２ａでは、素子本体４の上面４ｃ（または下面４ｄ）は、内側誘電体層１０よりも強度が高い材料で構成してある上面強化層１６を含む。

上面強化層１６は、第１実施形態と同様にして素子本体４を形成した後に、端子電極６および８を形成する前に、素子本体４の上面４ｃに形成される。上面強化層１６の材質としては、特に限定されないが、たとえばガラス、アルミナ系コンポジット材料、ジルコニア系コンポジット材料、ポリイミド樹脂、エポキシ樹脂、アラミド繊維、繊維強化プラスチックなどが例示される。また、上面強化層１６の材質は上面被覆層１８の材質と同じであってもよいし、異なっていてもよい。

このように構成することで、積層セラミックコンデンサ２ａの曲げ強度がさらに向上する。また、強度が向上することで、素子本体４を薄くしても、素子本体４の長手方向寸法ｙ０（図１Ａ参照）または幅寸法ｘ０（図２Ａ１および図２Ａ２参照）を長くすることが容易になり、素子本体４の内部における内部電極層１２の相互間の対向面積が広くなり、静電容量などの積層セラミックコンデンサ２ａの特性が、さらに向上する。

上記の観点から、（上面強化層１６の平均厚み／上側電極部６ｂ，８ｂの平均厚み）×１００の式から求められる上面強化層１６の相対厚みは２０〜１３３％であることが好ましく、５０〜１００％であることがより好ましい。

なお、上面強化層１６を構成するガラス成分は特に限定されない。本実施形態の上面強化層１６に含まれるガラスは、ＳｉおよびＡｌのうち少なくともいずれか１つを主成分とすることがより好ましい。なお、主成分とは、ガラス中に３０質量％〜７０質量％含まれる成分である。本実施形態の上面強化層１６に含まれるガラスは、ＳｉおよびＡｌを主成分とすることがさらに好ましい。

本実施形態の上面強化層１６に含まれるガラスは、ＳｉＯ_２を３０質量％〜７０質量％含むことが好ましい。ＳｉＯ_２を上記の範囲内で含む場合、上記の範囲よりも少ない場合に比べて、網目形成酸化物が十分な量となり、耐めっき性を良好にする。ＳｉＯ_２を上記の範囲内で含む場合、上記の範囲よりも多い場合に比べて、軟化点が高くなりすぎるのを防ぎ、作業温度が高くなり過ぎるのを防ぐ。

本実施形態の上面強化層１６に含まれるガラスは、Ａｌ_２Ｏ_３を１質量％〜１５質量％含むことが好ましい。Ａｌ_２Ｏ_３を上記の範囲内で含む場合、上記の範囲よりも少ない場合に比べて、耐めっき性が良好である。Ａｌ_２Ｏ_３を上記の範囲内で含む場合、上記の範囲よりも多い場合に比べて、軟化点が上昇し過ぎるのを防ぐ。

本実施形態の上面強化層１６に含まれるガラスはアルカリ金属、アルカリ土類金属、遷移金属およびホウ素からなる群から選ばれる１以上を副成分として含むことが好ましい。

本実施形態の上面強化層１６に含まれるガラスは、アルカリ金属、アルカリ土類金属、遷移金属およびホウ素からなる群から選ばれる１以上を副成分とするガラスであることにより、上面強化層１６の表面の一部にメッキにより上側電極部６ｂ，８ｂを形成する際に、メッキし易くなる。

本実施形態の上面強化層１６に含まれるガラスは、アルカリ金属、遷移金属およびホウ素を含むことにより、ガラスの軟化点を下げることができ、上面強化層１６を構成するフィラーを析出させ易くなる。

本実施形態の上面強化層１６に含まれるガラスがアルカリ金属を含むことにより、耐めっき性が良好になる。本実施形態に用いられるアルカリ金属は特に制限されない。本実施形態に用いられるアルカリ金属としては、たとえばＬｉ、Ｎａ、Ｋが挙げられる。アルカリ金属としては、１種を単独で用いてもよいし、２種以上を併用してもよい。本実施形態の上面強化層１６に含まれるガラスがＬｉを含む場合には、ガラスが緻密に焼付できることでクラックを生じにくくできる。本実施形態の上面強化層１６に含まれるガラスがＮａまたはＫを含む場合は、熱膨張係数が高くなるため、クラックを生じにくくできる。

本実施形態の上面強化層１６に含まれるガラスには、アルカリ金属が０．１質量％〜１５質量％含まれることが好ましい。

本実施形態の上面強化層１６に含まれるガラスがアルカリ土類金属を含むことにより、上面強化層１６に含まれるガラスと誘電体層との密着性を良好にしてデラミネーションを生じにくくする。また、熱膨張係数が小さくなり過ぎるのを防ぎ、クラックを生じにくくする。さらに、アルカリ土類金属がＢａであり、誘電体層がＢａＴｉＯ_３である場合、Ｂａがガラス成分に溶出してしまうのを防止し、ＨＡＬＴ信頼性が低下することを抑制する。ＢａＯを上記の範囲内で含む場合、上記の範囲よりも多い場合に比べて、ガラス化を良好にし、さらに、耐めっき性を良好にする。

本実施形態の上面強化層１６に含まれるガラスを構成するアルカリ土類金属としては、特に制限されない。本実施形態に用いられるアルカリ土類金属としては、Ｍｇ、Ｂａ、Ｃａ、Ｓｒが挙げられる。アルカリ土類金属としては、１種を単独で用いてもよいし、２種以上を併用してもよい。本実施形態では、アルカリ土類金属としてＢａまたはＣａを用いることが好ましい。

本実施形態の上面強化層１６に含まれるガラスには、ＢａＯが２０質量％〜６０質量％含まれることが好ましい。

本実施形態の上面強化層１６に含まれるガラスにＳｉＯ_２とＢａＯとＡｌ_２Ｏ_３が合計で７０質量％〜１００質量％含まれることが好ましい。これにより誘電体層と上面強化層１６との界面でＢａ−Ｔｉ−Ｓｉ−Ｏ相が形成され易くなる。

本実施形態の上面強化層１６に含まれるガラスには、ＣａＯが０質量％〜１５質量％含まれることが好ましい。これにより熱膨張係数を高めることができる。

本実施形態の上面強化層１６に含まれるガラスには、ＳｒＯが０質量％〜２０質量％含まれることが好ましい。これにより熱膨張係数を高めることができ、ＳｒＯを上記の範囲内で含む場合、上記の範囲よりも多い場合に比べて、ＳｒＯがＢａＴｉＯ_３と反応することを防ぎ、チップの絶縁性と信頼性を向上できる。

本実施形態の上面強化層１６に含まれるガラスに用いられる遷移金属は特に制限されない。本実施形態の上面強化層１６に用いられる遷移金属としては、たとえばＶ、Ｚｎ、Ｗ、およびＭｏなどが挙げられる。本実施形態の上面強化層１６に用いられる遷移金属としては、ＶまたはＺｎであることが好ましい。これにより、上側電極部６ｂ，８ｂとしてメッキを形成し易くなり、また、第３１実施形態で説明するフィラーを析出させ易くなる。本実施形態に係る遷移金属は１種単独で用いてもよいし、２種以上を併用してもよい。

本実施形態の上面強化層１６に含まれるガラスには、遷移金属が０質量％〜２０質量％含まれることが好ましい。

本実施形態の上面強化層１６に含まれるガラスには、Ｂ_２Ｏ_３が０質量％〜１０質量％含まれることが好ましい。これによりガラスの網目形成酸化物としての効果を発揮できる。Ｂ_２Ｏ_３を上記の範囲内で含む場合、上記の範囲よりも多い場合に比べて、耐めっき性を良好にできる。

本実施形態では、上面強化層１６は、外装領域１１の外面側の一部のみを構成しているが、外装領域１１の大部分、または全てを占めていてもよい。上面強化層１６は、素子本体４の上面４ｃまたは下面４ｄに強化層用ペーストを塗布し、焼き付けることにより形成することができる。

この強化層用ペーストは、たとえば上記したガラス原料と、エチルセルロースを主成分とするバインダと分散媒であるターピネオールおよびアセトンとをミキサーで混練して得られる。素子本体４への強化層用ペーストの塗布方法は特に限定されず、たとえば、ディップ、印刷、塗布、蒸着、噴霧等の方法が挙げられる。

強化層用ペーストが塗布された素子本体４の焼き付け条件は特に限定されず、たとえば、加湿Ｎ_２または乾燥Ｎ_２の雰囲気において、７００℃〜１３００℃、０．１時間〜３時間保持し、焼き付けられる。

第１１実施形態
図１１Ａに示すように、本実施形態に係る積層セラミックコンデンサ２では、以下に示す以外は第１実施形態の積層セラミックコンデンサ２と同様である。本実施形態では、素子本体４の下面４ｄの全面が下面被覆層１８ｃで覆われている。

ここで「下面４ｄの全面」とは、概ね下面４ｄの全面が覆われているが、多少覆われていない部分を有していてもよいことを意味し、たとえば、（下面被覆層１８ｃの面積／下面４ｄの面積）×１００の式から求められる下面被覆層１８ｃの被覆率が９０〜１００％であればよい。これにより、積層セラミックコンデンサ２が低背化しても、曲げ強度を高めることができる。

本実施形態の下面被覆層１８ｃの厚みは特に限定されないが、（下面被覆層１８ｃの平均厚み／上側電極部６ｂ，８ｂの平均厚み）×１００の式から求められる下面被覆層１８ｃの相対厚みが１２〜１２０％であることが好ましい。これにより、積層セラミックコンデンサ２の曲げ強度がより高まる。

また、本実施形態の下面被覆層１８ｃの厚みは、後述する上面被覆層１８の厚みより薄いことが好ましい。これにより、Ｚ軸方向の寸法が大きくなり過ぎず、問題なく実装できる。

下面被覆層１８ｃの材質は特に限定されず、たとえばガラス、アルミナ系コンポジット材料、ジルコニア系コンポジット材料、ポリイミド樹脂、エポキシ樹脂、アラミド繊維、繊維強化プラスチックなどが例示されるが、外装領域１１との密着性を高めて、曲げ強度を向上させる観点から、軟化点が６００℃以上８５０℃以下であるガラスが好ましい。

上記の観点から、下面被覆層１８ｃに用いられるガラスの軟化点は６００℃以上８５０℃以下であることがより好ましい。このようなガラスとしては、たとえば、Ｓｉ−Ｂ−Ｚｎ−Ｏ系ガラスおよびＳｉ−Ｂａ−Ａｌ−Ｏ系ガラスなどが挙げられ、この他ガラス成分として、ＢａＯ、Ａｌ_２Ｏ_３、アルカリ金属、ＣａＯ、ＳｒＯを含んでもよい。

下面被覆層１８ｃを構成するガラス成分はガラス成分中にＳｉＯ_２を３０〜７０質量％含み、Ｂ_２Ｏ_３を１〜２０質量％含み、ＺｎＯを１〜６０質量％含むことが好ましい。これによりガラスの軟化点を適切な範囲内にし易くなる。

また、本実施形態の下面被覆層１８ｃを構成するガラス成分中にＳｉＯ_２とＢ_２Ｏ_３とＺｎＯが合計で７０〜１００質量％含まれることが好ましい。これによりガラスの軟化点を適切な範囲にし易くなる。

また、本実施形態の下面被覆層１８ｃは誘電体層に比べて弾性率が低い材質であることが好ましい。これにより、外部からの応力衝撃を緩和するため、後工程でのクラック、割れを抑制することができる。

さらに、本実施形態の下面被覆層１８ｃは誘電体層に比べて線熱膨張係数が低い材質であることが好ましい。これにより、線膨張係数差を利用した応力調整による強度の向上を可能にすることができる。

本実施形態では端側電極部６ａ，８ａの外面が端側被覆層１８ｂ，１８ｂにより覆われている。これにより、積層セラミックコンデンサ２の耐湿性を高めることができる。すなわち、積層セラミックコンデンサ２の低背化によって端子電極６，８が薄くなったとしても、積層セラミックコンデンサ２への水分の侵入を防ぐことができる。このことから、積層セラミックコンデンサ２の製造工程に水を使用する工程や湿式工程があったとしても、積層セラミックコンデンサ２への水分の侵入を防ぎ、絶縁性の低下を抑えることができる。

また、本実施形態の積層セラミックコンデンサ２は端側電極部６ａ，８ａの外面が端側被覆層１８ｂ，１８ｂにより覆われていることから強度を高めることができる。

本実施形態では、（端側被覆層１８ｂ，１８ｂの被覆面積／端側電極部６ａ，８ａの外面の面積）×１００で示される端側被覆層１８ｂの被覆率が、好ましくは９６〜１００％である。これにより、積層セラミックコンデンサ２の耐湿性をより高めることができるとともに、強度をより高めることができる。上記の観点から、端側被覆層１８ｂの被覆率が９８〜１００％であることがより好ましい。

本実施形態では、（端側被覆層１８ｂ，１８ｂの平均厚み／端側電極部６ａ，８ａの平均厚み）×１００で示される端側被覆層１８ｂの相対厚みが、２０〜５００％である。これにより、積層セラミックコンデンサ２の耐湿性をより高めることができるとともに、強度を高めることができる他、積層セラミックコンデンサ２のＹ軸方向の寸法が大きくなり過ぎず、問題なく実装ができる。

端側被覆層１８ｂの材質は特に限定されず、たとえばガラス、アルミナ系コンポジット材料、ジルコニア系コンポジット材料、ポリイミド樹脂、エポキシ樹脂、アラミド繊維、繊維強化プラスチックなどが例示されるが、Ｓｉを主成分とするガラスまたは樹脂を主成分とする膜であることが好ましい。これにより、積層セラミックコンデンサ２の耐湿性をより高めることができるとともに、強度を高めることができる。

上記の観点から、Ｓｉを主成分とするガラスとしては、たとえばＳｉ−Ｂ−Ｚｎ−Ｏ系ガラスまたはＳｉ−Ａｌ−Ｍ−Ｏ系ガラス（Ｍはアルカリ土類金属）などが挙げられ、この他ガラス成分として、ＢａＯ、アルカリ金属を含んでもよい。

本実施形態のＳｉ−Ｂ−Ｚｎ−Ｏ系ガラスはガラス成分中にＳｉＯ_２を３０〜７０質量％含み、Ｂ_２Ｏ_３を１〜２０質量％含み、ＺｎＯを１〜６０質量％含むことが好ましい。これにより積層セラミックコンデンサ２の耐湿性をより高めることができるとともに、強度を高めることができる。

また、本実施形態のＳｉ−Ｂ−Ｚｎ−Ｏ系ガラスはガラス成分中にＳｉＯ_２とＢ_２Ｏ_３とＺｎＯが合計で７０〜１００質量％含まれることが好ましい。これにより積層セラミックコンデンサ２の耐湿性をより高めることができるとともに、強度を高めることができる。

本実施形態のＳｉ−Ａｌ−Ｍ−Ｏ系ガラスはガラス成分中にＳｉＯ_２を３０〜７０質量％含み、Ａｌ_２Ｏ_３を２〜２０質量％含み、ＭＯを５〜２０質量％含むことが好ましい。これにより積層セラミックコンデンサ２の耐湿性をより高めることができるとともに、強度を高めることができる。なお、ＭとしてはＣａまたはＳｒが好ましい。

また、本実施形態のＳｉ−Ａｌ−Ｍ−Ｏ系ガラスはガラス成分中にＳｉＯ_２とＡｌ_２Ｏ_３とＭＯが合計で７０〜１００質量％含まれることが好ましい。これにより積層セラミック電子部品の耐湿性をより高めることができるとともに、強度を高めることができる。

本実施形態の端側被覆層１８ｂは軟化点が６００℃以上１０００℃以下であるガラスを用いることができる。これにより、端側電極部６ａ，８ａとの密着性を高めて耐湿性を高める他、曲げ強度を向上させることができる。上記の観点から、端側被覆層１８ｂに用いられるガラスの軟化点は６００℃以上８５０℃以下であることがより好ましい。

また、下面被覆層１８ｃと同様の理由により、本実施形態の端側被覆層１８ｂは誘電体層に比べて弾性率が低い材質であることが好ましい。

さらに、下面被覆層１８ｃと同様の理由により、本実施形態の端側被覆層１８ｂは誘電体層に比べて線熱膨張係数が低い材質であることが好ましい。

本実施形態では、一対の上側電極部６ｂ，８ｂの間に位置する素子本体４の上面４ｃを覆う上面被覆層１８が上側電極部６ｂ，８ｂの表面と実質的に面一となるように密着して存在している。

上面被覆層１８の材質は特に限定されず、上記の下面被覆層１８ｃまたは下記の端側被覆層１８ｂと同じでもよいし、異なっていてもよい。ただし、上記の通り、下面被覆層１８ｃは下面４ｄを覆うことにより曲げ強度を向上させることを重視して材質が選択されるのに対して、上面被覆層１８は上面４側の段差を軽減する観点から、上側電極部６ｂ，８ｂおよび外装領域１１との密着性を重視して材質が選択される。さらに、端側被覆層１８ｂは耐湿性を向上させることを重視して材質が選択される。このような観点からは、下面被覆層１８ｃ、上面被覆層１８および端側被覆層１８ｂの材質が異なっていることが好ましい。

本実施形態に係る積層セラミックコンデンサ２によれば、下面被覆層１８ｃの外表面が平坦面であることで、たとえば図１５に示すように、多層基板４０の内部に、積層セラミックコンデンサ２を埋め込みやすくなる。また、本実施形態では、下面被覆層１８ｃの表面である平坦面が実装面に設置される際に、積層セラミックコンデンサ２が実装面に密着して取り付けられ、積層セラミックコンデンサ２の曲げ強度が向上する。

なお、下面被覆層１８は樹脂フィルムで構成してもよく、その場合には端側被覆層１８ｂおよび上面被覆層１８ｃを形成した後、下面４ｄに接着剤または粘着シートなどにより樹脂フィルムを接着してもよい。樹脂フィルムとしては、ＰＥＴ、ＰＥＮなどのフィルムが用いられる。

次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について具体的に説明する。

第１実施形態と同様にして、端子電極６および８を形成した後には、ダミーブロック２０を除去するなどで、二つの素子本体４，４を分離し、図１１Ａに示す積層セラミック電子部品２が得られる。すなわち、素子本体４の下面４ｄには、端子電極６，８が実質的に形成されていない積層セラミックコンデンサ２を得る。

次に、端側電極部６ａ，８ａの外面に端側被覆層１８ｂ，１８ｂを形成し、上記素子本体４のＺ軸に垂直な上面４ｃに上面被覆層１８を形成し、下面４ｄに下面被覆層１８ｃを形成する。端側被覆層１８ｂ，１８ｂ、上面被覆層１８、および下面被覆層１８ｃを形成する方法は特に限定されず、たとえば、ディップ、印刷、塗布、蒸着、スパッタリング等が挙げられる。

たとえば塗布により端側被覆層１８ｂ，１８ｂ、上面被覆層１８および下面被覆層１８ｃを形成する場合には、最初に端側電極部６ａ，８ａの外面に被覆層用ペーストを塗布し、焼き付けることにより端側被覆層１８ｂ，１８ｂを形成した後、次に、素子本体４の上面４ｃに被覆層用ペーストを塗布し、焼き付けることにより上面被覆層１８を形成し、最後に素子本体４の下面４ｄに被覆層用ペーストを塗布し、焼き付けることにより下面被覆層１８を形成することができる。被覆層用ペーストが塗布された素子本体４の焼き付け条件は特に限定されず、端側被覆層１８ｂ，１８ｂ、上面被覆層１８および下面被覆層１８ｃのいずれの場合も、たとえば、加湿Ｎ_２または乾燥Ｎ_２の雰囲気において、６００〜１０００℃、０．１〜３時間保持し、焼き付けられる。

次に上側電極部６ｂ，８ｂの表面、上面被覆層１８の表面および端側被覆層１８ｂのＺ軸方向の端部が面一になるように研磨する。また、下面被覆層１８ｃの外表面も平坦になるように研磨してもよい。なお、上側電極部６ｂ，８ｂの表面にメッキ膜が形成されている場合は、メッキ膜と上面被覆層１８の表面が面一となるように研磨してもよい。

第１２実施形態
図１２Ａ２に示すように、本実施形態に係る積層セラミックコンデンサ２では、以下に示す以外は、第１１実施形態の積層セラミックコンデンサ２と同様である。この積層セラミックコンデンサ２では、素子本体４のＸ軸の方向に沿って向き合う側面４ｅに第１１実施形態の下面被覆層１８ｃおよび上面被覆層１８に連続して具備されているサイド被覆層１８ａを有している。このように構成することで、積層セラミックコンデンサ２の強度がさらに向上する。

サイド被覆層１８ａの材質は特に限定されず、下面被覆層１８ｃと同じであってもよいし、異なっていてもよい。また、サイド被覆層１８ａの厚みも特に限定されず、下面被覆層１８と同じであってもよいし、異なっていてもよい。

サイド被覆層１８ａを形成する方法は特に限定されず、たとえば下面被覆層１８ｃと同様の方法により形成される。

第１３実施形態
図１１Ｂおよび図１２Ｂに示すように、本実施形態に係る積層セラミックコンデンサ２ａでは、以下に示す以外は、第１１実施形態の積層セラミックコンデンサ２と同様である。この積層セラミックコンデンサ２ａでは、素子本体４の上面４ｃ（または下面４ｄ）は、内側誘電体層１０よりも強度が高い材料で構成してある上面強化層１６を含む。本実施形態の上面強化層１６は、第３実施形態の上面強化層１６と同様である。

第１４実施形態
図１２Ｃに示すように、本実施形態に係る積層セラミックコンデンサ２ｂでは、以下に示す以外は、第１３実施形態の積層セラミックコンデンサ２ａと同様である。この積層セラミックコンデンサ２ｂでは、素子本体４のＸ軸の方向に沿って向き合う側面４ｅに第１３実施形態の上面強化層１６に連続して具備されているサイド強化層１６ａを有している。このように構成することで、積層セラミックコンデンサ２の強度がさらに向上する。本実施形態のサイド強化層１６ａは、後述する第２１実施形態のサイド強化層１６ａと同様である。

第２１実施形態
図２２Ａに示すように、本実施形態に係る積層セラミックコンデンサ２では、以下に示す以外は、第１実施形態の積層セラミックコンデンサ２と同様である。本実施形態では、図２２Ａに示すように、素子本体４が、素子本体４のＸ軸方向に相互に向き合う一対の側面４ｅ，４ｅにそれぞれ露出する内部電極層１２の端部を覆う一対のサイド強化層１６ａ，１６ａを有している。言い換えると、素子本体４のＸ軸方向に相互に向き合う一対の側面４ｅ，４ｅにそれぞれサイド強化層１６ａ，１６ａが内部電極層１２と接して存在している。これにより、誘電体層のＸ軸方向の両端に位置する誘電体層および内部電極層１２のＸ軸方向の両端に位置する内部電極層１２を保護するとともに、積層セラミックコンデンサ２の曲げ強度を高めることができる。

また、強度が向上することで、素子本体４を薄くしても、素子本体４の長手方向寸法ｙ０（図２１Ａ参照）または幅寸法ｘ０（図２２Ａ参照）を長くすることが容易になり、素子本体４の内部における内部電極層１２の相互間の対向面積が広くなり、静電容量などの積層セラミックコンデンサ２の特性が、さらに向上する。

さらに、本実施形態では素子本体４のＸ軸方向に相互に向き合う一対の側面４ｅ，４ｅにそれぞれサイド強化層１６ａ，１６ａが内部電極層１２と接して存在することから、積層セラミックコンデンサ２の耐湿性を高めることができる。すなわち、積層セラミックコンデンサ２の内部への水分の侵入を防ぐことができる。このことから、水分がある環境や湿度の高い環境で積層セラミックコンデンサ２を使用したり、積層セラミックコンデンサ２の製造工程に水を使用する工程や湿式工程があったとしても、積層セラミックコンデンサ２の内部への水分の侵入を防ぎ、絶縁性の低下を抑えることができる。

本実施形態では、（サイド強化層１６ａの平均厚みｔａ／サイド電極部６ｃ，８ｃの平均厚みｔ１）×１００で示されるサイド強化層１６ａの相対厚みが、好ましくは１００〜１５００％である。これにより、積層セラミックコンデンサ２の耐湿性をより高めることができるとともに、強度を高めることができる他、「積層セラミックコンデンサ２のＸ軸方向の幅」に対する「容量領域のＸ軸方向の幅」が十分に確保され、容量特性が良好となる。さらに、積層セラミックコンデンサ２のＸ軸方向の寸法が大きくなり過ぎず、問題なく実装ができる。

なお、サイド強化層１６ａは、素子本体４の側面４ｅのうち少なくとも内部電極層１２の端部を覆っていることが好ましい。これにより、積層セラミックコンデンサ２の耐湿性を高めることができるとともに、強度を高めることができる。上記の観点から、サイド強化層１６ａは素子本体４の側面４ｅの全面を覆っていることがより好ましい。ここで、「側面４ｅの全面」とは、概ね側面４ｅの全面が覆われているが、多少覆われていない部分を有してもよいことを意味する。

サイド強化層１６ａの材質は特に限定されず、たとえばガラス、アルミナ系コンポジット材料、ジルコニア系コンポジット材料などが例示されるが、好ましくは、ガラスであり、より好ましくは少なくともＳｉおよびＢａを含むガラスである。これにより、サイド強化層１６ａと誘電体層が反応することを抑制でき、絶縁特性が向上する。

上記の観点から、サイド強化層１６ａを構成するガラスは、Ｓｉを３０〜７０質量％含み、Ｂａを２０〜６０質量％含むことが好ましい。

また、ＳｉＯ_２を上記の範囲で含む場合、上記の範囲よりも少ない場合に比べて、網目形成酸化物が十分な量となり、耐めっき性を良好にする。ＳｉＯ_２を上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、軟化点が高くなりすぎるのを防ぎ、作業温度が高くなり過ぎるのを防ぐ。

さらに、ＢａＯを上記の範囲で含む場合、上記の範囲よりも少ない場合に比べて、誘電体層との密着性を良好にしてデラミネーションを生じにくくする。また、熱膨張係数が小さくなり過ぎるのを防ぎ、クラックを生じにくくする。さらに、誘電体層がＢａＴｉＯ_３の場合、Ｂａがガラス成分に溶出してしまうのを防止し、ＨＡＬＴ信頼性が低下することを抑制する。ＢａＯを上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、ガラス化を良好にし、さらに、耐めっき性を良好にする。

これらの観点から、サイド強化層１６ａを構成するガラスは、Ｓｉを３０〜７０質量％含み、Ｂａを２０〜６０質量％含むことがより好ましい。

また、ガラスに含まれる成分としては、他にＺｎ、Ａｌ、Ｂ、アルカリ土類金属、アルカリ金属を含んでもよい。

本実施形態では、図２２Ａに示すように、素子本体４のＺ軸方向に垂直な上面４ｃに上面強化層１６がサイド強化層１６ａに連続して形成されている。

上面強化層１６の厚みは特に限定されないが、（上面強化層１６の平均厚みｔ／サイド強化層１６ａの平均厚みｔａ）は、３３〜１５０％であることがより好ましい。これにより、積層セラミックコンデンサ２の曲げ強度がより向上する他、強度が向上することで、素子本体４を薄くしても、素子本体４の長手方向寸法ｙ０（図２１Ａ参照）または幅寸法ｘ０（図２２Ａ参照）を長くすることが容易になり、素子本体４の内部における内部電極層１２の相互間の対向面積が広くなり、静電容量などの積層セラミックコンデンサ２の特性が、さらに向上する。

本実施形態では、上面強化層１６は、外装領域１１の外面側の一部のみを構成してもよいし、外装領域１１の大部分、または全てを占めていてもよい。

なお、上面強化層１６の材質は特に限定されず、サイド強化層１６ａと同じであってもよいし、異なっていてもよい。

次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について具体的に説明する。

サイド強化層１６ａ、上面強化層１６および端子電極６，８を形成するに際しては、たとえば図２４に示すように、第１実施形態と同様にして、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を、まず形成する。

サイド強化層１６ａおよび上面強化層１６の形成方法については特に限定されず、たとえば、素子本体４の側面４ｅにサイド強化層用ペーストを塗布し、上面４ｃに上面強化層用ペーストを塗布し、焼き付けることにより形成することができる。サイド強化層１６ａと上面強化層１６は同時に形成してもよいし、別々に形成してもよい。

サイド強化層用ペーストおよび上面強化層用ペーストは、たとえば上記したガラス原料と、エチルセルロースを主成分とするバインダと分散媒であるターピネオールおよびアセトンとをミキサーで混練してそれぞれ得られる。素子本体４へのサイド強化層用ペーストおよび上面強化層用ペーストの塗布方法は特に限定されず、たとえば、ディップ、印刷、塗布、蒸着、噴霧等の方法が挙げられる。

サイド強化層用ペーストおよび上面強化層用ペーストが塗布された素子本体４の焼き付け条件は特に限定されず、たとえば、加湿Ｎ_２または乾燥Ｎ_２の雰囲気において、７００℃〜１３００℃、０．１時間〜３時間保持し、焼き付けられる。

なお、端子電極６，８の形成方法についても特に限定されず、保持板３０の貫通孔３２にサイド強化層１６ａおよび上面強化層１６が形成されたワーク２２を取り付けて、その後、端子電極用ペーストの塗布・焼付け、メッキ、蒸着、スパッタリングなどの適宜の方法を用いることができる。必要に応じ、端子電極６，８表面に、メッキ等により被覆層を形成する。被覆層としては、Ｎｉメッキ、Ｓｎメッキ、ＡｕメッキまたはＣｕメッキなどが例示される。

端子電極６および８を形成した後には、ダミーブロック２０を除去するなどで、二つの素子本体４，４を分離すれば、図２１Ａに示す積層セラミックコンデンサ２が得られる。すなわち、素子本体４の下面４ｄには、端子電極６，８が実質的に形成されておらず、素子本体４の下面４ｄの全体が外部に露出している積層セラミックコンデンサ２が得られる。

第２２実施形態
図２１Ｂおよび図２２Ｂに示すように、本実施形態では積層セラミックコンデンサ２ａが、端側被覆層１８ｂ、上面被覆層１８およびサイド被覆層１８ｃを有する以外は、第２１実施形態の積層セラミックコンデンサ２と同様である。

また、本実施形態の端側被覆層１８ｂは、第１１実施形態の端側被覆層１８ｂと同様である。本実施形態の上面被覆層１８は、第１実施形態の上面被覆層１８と同様である。本実施形態のサイド被覆層１８ａは、第２実施形態のサイド被覆層１８ａと同様である。

本実施形態に係る積層セラミックコンデンサ２ａでは、素子本体４のＸ軸方向に沿って向き合う一対のサイド強化層１６ａをサイド被覆層１８ａが覆い、サイド被覆層１８ａは上面被覆層１８に連続して存在している。このように構成することで、積層セラミックコンデンサ２ａの強度がさらに向上する。

サイド被覆層１８ａの厚みは特に限定されず、上面被覆層１８と同じであってもよいし、異なっていてもよい。

端側被覆層１８ｂ、上面被覆層１８およびサイド被覆層１８ａの材質はそれぞれ同じであってもよいし、異なっていてもよい。ただし、上記の通り、端側被覆層１８ｂは耐湿性を向上させることを重視して材質が選択される。また、上面被覆層１８は上面４ｃ側の段差を軽減する観点から、上側電極部６ｂ，８ｂおよび上面強化層１６との密着性を重視して材質が選択される。さらに、サイド被覆層１８ａは強度を向上させることを重視して材質が選択される。このような観点からは、端側被覆層１８ｂ、上面被覆層１８およびサイド被覆層１８ａの材質が異なっていることが好ましい。

端側被覆層１８ｂ、上面被覆層１８およびサイド被覆層１８ａの材質が異なっている場合は、お互いの性質が大きく異なっていないことが好ましい。具体的には、端側被覆層１８ｂの材質、上面被覆層１８の材質およびサイド被覆層１８ａの材質がともに樹脂を主成分とする膜である場合は、端側被覆層１８ｂ、上面被覆層１８およびサイド被覆層１８ａの弾性率の差は相互に２０×１０^−６Ｐａ以下であることが好ましい。また、端側被覆層１８ｂの材質、上面被覆層１８およびサイド被覆層１８ａの材質がともにＳｉを主成分とするガラスである場合は、端側被覆層１８ｂ、上面被覆層１８およびサイド被覆層１８ａの熱膨張係数の差は相互に２０×１０^−６／Ｋ以下であることが好ましい。これにより、積層セラミックコンデンサ２ａの製造が容易になり、積層セラミックコンデンサ２ａの不具合も生じにくくなる。

第３１実施形態
図３１Ａに示すように、本実施形態に係る積層セラミックコンデンサ２では、以下に示す以外は第１実施形態のセラミックコンデンサ２と同様である。図３１Ａに示すように、本実施形態に係る積層セラミックコンデンサ２では、素子本体４のＸ軸方向に相互に向き合う側面４ｅ，４ｅから上面４ｃにかけて連続して素子本体４を覆う強化層１１６を有する。これにより、素子本体４の曲げ強度を向上させることができ、積層セラミックコンデンサ２の破損を防ぐことができる。

図３２Ａは図３１ＡのIIＡ−IIＡ線に沿う断面図である。図３２Ａに示すよう素子本体４の側面４ｅ，４ｅを覆う強化層１１６は、内部電極層１２のＸ軸方向の端部に接触していてもよい。

上面４ｃを覆う強化層１１６および側面４ｅ，４ｅを覆う強化層１１６は、素子本体４を形成した後に、端子電極６，８を形成する前に、素子本体４の上面４ｃおよび側面４ｅ，４ｅに形成される。

本実施形態の強化層１１６は、フィラーおよび基質を含む。

本実施形態の強化層１１６のフィラーの形状は、針状、柱状または板状である。本実施形態では、フィラーの形状は針状であることが好ましい。これにより、より強固な強化層１１６を形成することができる。

本実施形態では、フィラーの短軸方向の粒径は、特に制限されない。本実施形態では、フィラーの短軸方向の粒径は、好ましくはが０．１μｍ以上３．０μｍ以下である。

本実施形態では、フィラーの短軸方向の粒径が上記の範囲内であることにより、積層セラミックコンデンサ２の曲げ強度を高めることができる。また、上面４ｃを覆う強化層１１６と、上側電極部６ｂ，８ｂとの密着性を高めることができ、その結果、積層セラミックコンデンサ２の耐湿性を高めることができる。本実施形態では、フィラーの短軸方向の粒径は、より好ましくは０．５μｍ以上３．０μｍ以下である。

本実施形態では、フィラーの長軸方向の粒径は、特に制限されない。本実施形態では、フィラーの長軸方向の粒径は、好ましくは０．５μｍ以上１５．０μｍ以下である。

本実施形態では、フィラーの長軸方向の粒径が上記の範囲内であることにより、積層セラミックコンデンサ２の曲げ強度を高めることができる。また、上面４ｃを覆う強化層１１６と、上側電極部６ｂ，８ｂとの密着性を高めることができ、その結果、積層セラミックコンデンサ２の耐湿性を高めることができる。

本実施形態では、フィラーの長軸方向の粒径は、より好ましくは３．０μｍ以上１５．０μｍ以下である。

本実施形態では、フィラーの（短軸の粒径／長軸の粒径）×１００で表されるアスペクト比（％）は特に制限されない。本実施形態では、フィラーのアスペクト比が、好ましくは０．７％以上６０％以下である。

本実施形態では、フィラーのアスペクト比が上記の範囲内であることにより、積層セラミックコンデンサ２の曲げ強度を高めることができる。また、上面４ｃを覆う強化層１１６と、上側電極部６ｂ，８ｂとの密着性を高めることができ、その結果、積層セラミックコンデンサ２の耐湿性を高めることができる。本実施形態では、フィラーのアスペクト比が、より好ましくは０．７％以上３０％以下である。

本実施形態では、フィラーの形状やサイズを上記の通りにする方法は特に制限されない。たとえば、強化層１１６を形成するための強化層用ペーストに、予め上記の形状およびサイズとなっているフィラーを添加する混入型による方法や、フィラーがガラスである場合には、強化層１１６を形成するための強化層用ペーストに所定のガラス原料を含ませておき、焼き付け温度または焼き付け時間を所定の範囲内に設定して焼き付ける析出型による方法が挙げられる。

本実施形態では、析出型の方法によりフィラーの形状やサイズを上記の通りにすることが好ましい。本実施形態の析出型の方法の焼き付け温度は、後述する「強化層１１６に含まれるガラス」の軟化点よりも５０℃以上高いことが好ましい。焼き付け温度を高くすることで、ガラスが緻密に焼結する傾向にある。また、本実施形態の析出型の方法の焼き付け温度は、後述する「強化層１１６に含まれるガラス」の軟化点よりも５０℃〜８０℃高いことがより好ましい。

本実施形態の析出型の方法の焼き付け時間は、０．１時間〜２時間であることが好ましい。焼き付け時間を長くすることで、ガラスが緻密に焼結する傾向にある。また、本実施形態の析出型の方法の焼き付け時間は、０．１時間〜１時間であることが好ましい。

本実施形態では、強化層１１６中のフィラーの含有量は特に制限されない。本実施形態では、強化層１１６中のフィラーの含有量は、好ましくは３０体積％以上８０体積％以下であり、より好ましくは４５体積％以上８０体積％以下である。

本実施形態では、強化層１１６中のフィラーの含有量が上記の範囲内であることにより、積層セラミックコンデンサ２の曲げ強度を高めることができる。また、上面４ｃを覆う強化層１１６と、上側電極部６ｂ，８ｂとの密着性を高めることができ、その結果、積層セラミックコンデンサ２の耐湿性を高めることができる。本実施形態では、強化層１１６中のフィラーの含有量が、より好ましくは５５体積％以上８０体積％以下である。

本実施形態の強化層１１６を構成するフィラーの材質は、特に制限されない。本実施形態のフィラーの材質は、ガラスまたはアルミナであることが好ましい。これにより、積層セラミックコンデンサ２の曲げ強度を高めることができる。また、上面４ｃを覆う強化層１１６と、上側電極部６ｂ，８ｂとの密着性を高めることができ、その結果、積層セラミックコンデンサ２の耐湿性を高めることができる。

本実施形態のフィラーの材質は、ＳｉおよびＡｌのうち少なくともいずれか１つを主成分とするガラスであることが好ましい。なお、主成分とは、ガラス中に３０質量％〜７０質量％含まれる成分である。本実施形態のフィラーの材質は、ＳｉおよびＡｌを主成分とするガラスであることがより好ましい。

本実施形態のフィラーの材質は、アルカリ金属、アルカリ土類金属、遷移金属、ホウ素を副成分とするガラスであることが好ましい。

フィラーの材質がアルカリ金属、アルカリ土類金属、遷移金属およびホウ素からなる群から選ばれる１以上を副成分とするガラスであることにより、上面４ｃを覆う強化層１１６の表面の一部にメッキにより上側電極部６ｂ，８ｂを形成する際に、メッキし易くなる。

本実施形態のフィラーの材質であるガラスの副成分として含まれるアルカリ金属は特に制限されない。本実施形態のフィラーの材質であるガラスの副成分として含まれるアルカリ金属は、たとえばＬｉ、Ｎａ、Ｋである。

本実施形態のフィラーの材質であるガラスの副成分として含まれるアルカリ土類金属としては、Ｂａ、Ｃａ、Ｓｒが挙げられる。

本実施形態の強化層１１６を構成する基質の材質は特に制限されない。本実施形態の基質の材質は、ガラスおよび樹脂のうち少なくともいずれか１つであることが好ましい。本実施形態の基質の材質はガラスであることがより好ましい。

たとえば、基質がガラスおよび樹脂を含む場合には、強化層１１６において、ガラス１００質量部に対して、樹脂が１０質量部〜４０質量部含まれることが好ましい。

本実施形態では、強化層１１６において、ガラス１００質量部に対して、樹脂が１５質量部〜３０質量部であることがより好ましい。

なお、本実施形態では、強化層１１６を強化層用ペーストにより形成するが、強化層用ペーストに粘性を付与するためにエチルセルロースなどを主成分とする樹脂が含まれている。基質にガラスが含まれ、製造時に脱バインダ処理を行う場合には、強化層用ペースト中のエチルセルロースなどを主成分とする樹脂は焼失するため、製品完成時には含まれない。

本実施形態の基質の材質は、ＳｉおよびＡｌのうち少なくともいずれか１つを主成分とするガラスであることがより好ましい。なお、主成分とは、ガラス中に３０質量％〜７０質量％含まれる成分である。本実施形態の基質の材質は、ＳｉおよびＡｌを主成分とするガラスであることがさらに好ましい。

本実施形態の基質の材質は、アルカリ金属、アルカリ土類金属、遷移金属、ホウ素を副成分とするガラスであることが好ましい。

本実施形態の基質の材質であるガラスの副成分として含まれるアルカリ金属は特に制限されない。本実施形態の基質の材質であるガラスの副成分として含まれるアルカリ金属は、たとえばＬｉ、Ｎａ、Ｋである。

本実施形態の基質の材質であるガラスの副成分として含まれるアルカリ土類金属としては、Ｂａ、Ｃａ、Ｓｒが挙げられる。

本実施形態の基質の材質である樹脂の材質は、特に制限されない。本実施形態の基質の材質である樹脂は、ポリイミド樹脂、エポキシ樹脂である。本実施形態の基質の材質である樹脂は、好ましくはポリイミド樹脂である。本実施形態の基質の材質である樹脂は、１種単独で用いてもよいし、２種以上を併用してもよい。

本実施形態では、強化層１１６のフィラーおよび基質の両方がガラスである場合、強化層１１６のフィラーのみがガラスである場合、または基質のみがガラスである場合、各ガラスの組成は制限されない。本実施形態では、強化層１１６のフィラーおよび基質の両方がガラスである場合、強化層１１６のフィラーのみがガラスである場合、または基質のみがガラスである場合、各ガラスの組成は下記の通りであることが好ましい。以下ではこれらのガラスをまとめて、「強化層１１６に含まれるガラス」とする。なお、強化層１１６のフィラーおよび基質の両方がガラスである場合は、フィラーおよび基質に含まれるそれぞれの元素を合計したフィラーおよび基質の全体としての組成である。

本実施形態の強化層１１６に含まれるガラスは、第３実施形態の上面強化層１６を構成するガラス成分と同様である。

なお、本実施形態の強化層１１６に含まれるガラスは、アルカリ金属、遷移金属およびホウ素を含むことにより、ガラスの軟化点を下げることができ、強化層１１６を構成するフィラーを析出させ易くなる。

また、本実施形態の強化層１１６に用いられる遷移金属としては、ＶまたはＺｎであることが好ましい。これにより、上側電極部６ｂ，８ｂとしてメッキを形成し易くなり、また、強化層１１６を構成するフィラーを析出させ易くなる。

なお、本実施形態の強化層１１６に含まれるガラスの組成は、後述の上面被覆層１８または端側被覆層１８ｂを構成するガラスと同じであってもよいし、異なっていてもよい。

本実施形態の強化層１１６に含まれるガラスを上記のような構成にすることで、所定のフィラーを析出させることができる。その結果、強化層１１６の強度が内側誘電体層１０よりも高くなる。したがって、積層セラミックコンデンサ２の曲げ強度がさらに向上する。また、強度が向上することで、素子本体４を薄くしても、素子本体４の長手方向寸法ｙ０（図３１Ａ参照）または幅寸法ｘ０（図３２Ａ参照）を長くすることが容易になり、素子本体４の内部における内部電極層１２の相互間の対向面積が広くなり、静電容量などの積層セラミックコンデンサ２の特性が、さらに向上する。

上記の観点から、（強化層１１６の平均厚み／上側電極部６ｂ，８ｂの平均厚み）×１００の式から求められる強化層１１６の相対厚みは２０％〜１３３％であることが好ましく、５０％〜１００％であることがより好ましい。

次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について具体的に説明する。

まず、第１実施形態と同様にして素子本体４を得る。

次に、たとえば図３４に示すように、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を、まず形成する。ワーク２２を形成した段階で、素子本体４の側面４ｅから上面４ｃにかけて強化層用ペーストを塗布し、焼き付けることにより強化層１１６を形成する。

フィラーがガラスであり、基質がガラスである場合、強化層用ペーストは、たとえば上記した強化層１１６を構成する成分を含むガラス原料と、エチルセルロースを主成分とする樹脂と分散媒であるターピネオールおよびアセトンとをミキサーで混練して得られる。

また、フィラーがガラスであり、基質が樹脂である場合、強化層用ペーストは、たとえばフィラーを構成する成分を含むガラスと、所定の樹脂と分散媒であるターピネオールおよびアセトンとをミキサーで混練して得られる。

素子本体４への強化層用ペーストの塗布方法は特に制限されない。素子本体４への強化層用ペーストの塗布方法は、たとえば、ディップ、印刷、塗布、蒸着、噴霧等の方法が挙げられる。本実施形態では、素子本体４に対して強化層用ペーストを多層塗布することが好ましい。具体的には、強化層用ペーストを一層塗布した後に、乾燥させ、次いで、その上に、さらに強化層用ペーストを塗布し、乾燥させる。この工程を繰り返し、強化層用ペーストの膜を２層〜１０層に重ねることが好ましい。これにより、強化層１１６の密度を高めることができ、また、強化層１１６中の空孔（ボイド）を低減することができる。その結果、より強度の高い強化層１１６を得ることができる。

さらに、上記の方法により得られた強化層１１６は、上面４ｃを覆う強化層１１６と上側電極部６ｂ，８ｂとの密着性が高いことから、上面４ｃからの耐湿性に優れている。

本実施形態の強化層用ペーストが塗布された素子本体４の焼き付け条件は特に限定されず、たとえば、加湿Ｎ_２または乾燥Ｎ_２の雰囲気において、焼き付けられる。

本実施形態では、フィラーがガラスである場合、フィラーを構成するガラスの軟化点より５０℃以上高い温度で焼き付けることにより、針状、柱状または板状のフィラーを得ることができる。本実施形態では、フィラーを構成するガラスの軟化点より５０℃〜８０℃高い温度で焼き付けることが好ましい。

具体的には、フィラーを構成するガラスの軟化点は６００℃〜８５０℃であることが好ましく、焼き付け温度は６５０℃〜９３０℃であることが好ましい。また、焼き付け時間は０．１時間〜２時間であることが好ましい。

次に、保持板３０の貫通孔３２にワーク２２を取り付けて、端子電極６，８の形成を行う。なお、端子電極６，８の形成方法は、特に限定されず、端子電極用ペーストの塗布・焼付け、メッキ、蒸着、スパッタリングなどの適宜の方法を用いることができる。必要に応じ、端子電極６，８表面に、メッキ等により被覆層を形成する。被覆層としては、Ｎｉメッキ、Ｓｎメッキ、ＡｕメッキまたはＣｕメッキなどが例示される。

端子電極６，８を形成した後には、ダミーブロック２０を除去するなどで、二つの素子本体４，４を分離すれば、図３１Ａに示す積層セラミックコンデンサ２が得られる。すなわち、素子本体４の下面４ｄには、端子電極６，８が実質的に形成されていない積層セラミックコンデンサ２が得られる。

第３２実施形態
図３１Ｂに示すように、本実施形態に係る積層セラミックコンデンサ２ａでは、以下に示す以外は、第３１実施形態の積層セラミックコンデンサ２と同様である。本実施形態では、一対の上側電極部６ｂ，８ｂの間に位置する素子本体４の上面４ｃを覆う上面被覆層１８が上側電極部６ｂ，８ｂの表面と実質的に面一となるように密着して存在している。本実施形態の上面被覆層１８は、第１実施形態の上面被覆層１８と同様である。

本実施形態では端側電極部６ａ，８ａの外面が端側被覆層１８ｂ，１８ｂにより覆われている。本実施形態の端側被覆層１８ｂ，１８ｂは、第１１実施形態の端側被覆層１８ｂ，１８ｂと同様である。

第３３実施形態
図３１Ｃに示すように、本実施形態に係る積層セラミックコンデンサ２ｂでは、以下に示す以外は、第３２実施形態の積層セラミックコンデンサ２ａと同様である。本実施形態では、素子本体４の下面４ｄの全面が強化層１１６で覆われている。

ここで「下面４ｄの全面」とは、概ね下面４ｄの全面が覆われているが、多少覆われていない部分を有していてもよいことを意味し、たとえば、（下面４ｄを覆う強化層１１６の面積／下面４ｄの面積）×１００の式から求められる強化層１１６の被覆率が９０％〜１００％であればよい。これにより、積層セラミックコンデンサ２ｂが低背化しても、曲げ強度を高めることができる。

また、本実施形態の下面４ｄを覆う強化層１１６の厚みと、側面４ｅを覆う強化層１１６の厚みと、上面４ｃを覆う強化層１１６とは相互に同じであってもよいし、異なっていてもよい。

本実施形態の下面４ｄを覆う強化層１１６の厚みは特に限定されないが、下面４ｄを覆う強化層１１６の厚みは、上面を覆う強化層１１６の厚みより薄いことが好ましい。これにより、Ｚ軸方向の寸法が大きくなり過ぎず、問題なく実装できる。

また、本実施形態では、下面４ｄを覆う強化層１１６の表面は、平坦面である。下面４ｄを覆う強化層１１６の外表面が平坦面であることで、多層基板４０の内部に積層セラミックコンデンサ２ｂを埋め込みやすくなる。また、下面４ｄを覆う強化層１１６の表面である平坦面が実装面に設置される際には、積層セラミックコンデンサ２ｃが実装面に密着して取り付けられ、積層セラミックコンデンサ２ｂの曲げ強度が向上する。

下面４ｄを覆う強化層１１６の形成方法は特に制限されない。下面４ｄを覆う強化層１１６は、たとえば、素子本体４に対して、素子本体４ｄの下面４ｄに強化層用ペーストを塗布し、焼き付けることにより形成され、その後、端子電極６，８および端側被覆層１８ｂが形成される。または、端子電極６，８および端側被覆層１８ｂが形成された素子本体４に対して、素子本体４ｄの下面４ｄに強化層用ペーストを塗布し、焼き付けることにより形成されてもよい。焼き付けた後、下面４ｄを覆う強化層１１６の外表面を平坦に研磨してもよい。

その他の実施形態
本発明は上記の実施形態に限られず、種々に改変してもよく、または、それぞれの実施形態を組み合わせてもよい。たとえば、図１Ｂ、図２Ｂ、図１１Ｂ、図１２Ｂ、図１２Ｃ、図２１Ａ、図２１Ｂ、図２２Ａ、図２２Ｂ、図２４、図２５、図２６に示す上面強化層１６および図２Ｃ、図１２Ｃ、図２２Ａ、図２２Ｂ、図２３に示すサイド強化層１６ａが、図３１Ａ〜図３６に示す強化層１１６であってもよい。具体的には、上面強化層１６および／またはサイド強化層１６ａがフィラーおよび基質を含み、フィラーの材質はガラスまたはアルミナであり、フィラーの形状は、針状、柱状または板状であってもよい。

第１１〜第１３実施形態では一対の上側電極部６ｂ，８ｂの間に位置する素子本体４の上面４ｃを上面被覆層１８が覆っており、端側電極部６ａ，８ａの外面を端側被覆層１８ｂが覆っているが、いずれも覆っていなくてもよい。

第２１〜第２２実施形態では、素子本体４の上面４ｃを上面強化層１６が覆っているが、覆っていなくてもよい。

第１〜第３、第２１〜第２２および第３１〜第３３実施形態では、素子本体４の下面４ｄの全面が下面被覆層で覆われていてもよい。これにより、より曲げ強度を高めることができる。

第３１〜第３３実施形態では、強化層１１６は素子本体４の上面４ｃのみに形成されていてもよいし、下面４ｄのみに形成されていてもよいし、側面４ｅのみに形成されていてもよい。また、強化層１１６は一対の側面４ｅ，４ｅの両方に形成されていなくてもよく、片方の側面４ｅのみに形成されていてもよい。

第３１実施形態では、フィラーがガラスであり、基質がガラスである場合の焼き付け方法を示したが、フィラーがアルミナである場合の焼き付け方法は以下の通りである。

まず、フィラーがアルミナで基質がガラスの場合は、下記の通りである。

予め針状、柱状または板状のアルミナを焼き付け後に基質となるガラス原料と共に、強化層用ペーストに含ませておく。そして、この強化層用ペーストを上記と同様に素子本体４に塗布する。

強化層用ペーストが塗布された素子本体４の焼き付け条件は、たとえば、加湿Ｎ_２または乾燥Ｎ_２の雰囲気において、焼き付け温度を６５０℃〜９３０℃とし、焼き付け温度保持時間を０．１時間〜２時間とする。

また、フィラーがアルミナであり、基質が樹脂である場合は、下記の通りである。

予め針状、柱状または板状のアルミナを焼き付け後に基質となる樹脂と共に、強化層用ペーストに含ませておく。そして、この強化層用ペーストを上記と同様に素子本体４に塗布する。

強化層用ペーストが塗布された素子本体４の焼き付け条件は、たとえば、加湿Ｎ_２または乾燥Ｎ_２の雰囲気において、焼き付け温度を２５０℃〜４５０℃とし、焼き付け温度保持時間を０．１時間〜２時間保持とする。以上はフィラーがアルミナである場合の焼き付け方法の例である。

また、図４、図２４および図３４に示すダミーブロック２０の代わりに、一つ以上の素子本体４を配置して接着した場合には、それらの素子本体４には、端側電極部６ａ，８ａとサイド電極部６ｃ，８ｃのみが形成される。すなわち、その場合には、素子本体４の下面４ｄおよび上面４ｃの双方に端子電極６，８が実質的に形成されない端子電極を持つ積層セラミックコンデンサが得られる。この積層セラミックコンデンサは、素子本体４の下面４ｄおよび上面４ｃの双方に端子電極６，８が実質的に形成されない端子電極を持つため、さらに薄型の積層セラミックコンデンサが得られる。

上記では、上記では素子本体４に端子電極６，８を形成した後に上面被覆層１８およびサイド被覆層１８ａを形成したが、上面被覆層１８およびサイド被覆層１８ａを形成した後に端子電極６，８を形成してもよい。

被覆層を形成する順番は限定されない。たとえば端側被覆層１８ｂを形成し、上面被覆層１８を形成してもよい。さらに、上面被覆層１８および端側被覆層１８ｂの材質が実質的に同一であれば、上面被覆層１８および端側被覆層１８ｂを同時に形成してもよい。また、たとえば下面被覆層１８ｃを形成した後に端側被覆層１８ｂを形成し、最後に上面被覆層１８を形成してもよい。さらに、下面被覆層１８ｃ、上面被覆層１８および端側被覆層１８ｂの材質が実質的に同一であれば、下面被覆層１８ｃ、上面被覆層１８および端側被覆層１８ｂを同時に形成してもよい。

なお、本実施形態の積層セラミックコンデンサ２は、図６、図１６、図２６および図３６に示すように回路基板４０ａの上に、ハンダ５０を用いて実装されてもよい。その場合には、積層セラミックコンデンサ２は、Ｚ軸方向の上下が逆に配置され、端子電極６および８の上側電極部６ｂ，８ｂが、図面上で下を向き、ハンダ５０により回路基板４０ａの配線パターン４２ａにそれぞれ接続される。なお、ハンダ５０には、ハンダフィレットが形成され、端子電極６，８の端側電極部６ａ，８ａにもハンダ５０が接触する。

上記のそれぞれの実施形態では、積層セラミックコンデンサ２の長手方向をＹ軸方向とし、積層セラミックコンデンサ２の短手方向をＸ軸方向としたが、積層セラミックコンデンサの長手方向をＸ軸方向とし、積層セラミックコンデンサの短手方向をＹ軸方向に設計することもできる。すなわち、向かい合う２つの外部電極６，８の間の距離を、向かい合う２つの側面４ｅ，４ｅの間の距離よりも短くすることができる。この場合、Ｘ軸方向の長さｘ０を、厚みｚ０の３倍以上、好ましくは３００μｍ以上、好ましくは４００μｍ〜１２００μｍとすることができる。また、積層セラミックコンデンサのｙ軸方向の幅ｙ０は、厚みｚ０の２倍以上、好ましくは２００μｍ以上、好ましくは２００μｍ〜６００μｍとすることができる。

また、本発明の積層セラミック電子部品は、積層セラミックコンデンサに限らず、その他の積層電子部品に適用することが可能である。その他の積層電子部品としては、誘電体層（絶縁層）が内部電極を介して積層される全ての電子部品であり、たとえばバンドパスフィルタ、インダクタ、積層三端子フィルタ、圧電素子、ＰＴＣサーミスタ、ＮＴＣサーミスタ、バリスタなどが例示される。

以下、本発明をさらに詳細な実施例に基づき説明するが、本発明はこれら実施例に限定されない。

［実験１］
試料番号１
下記の通り、試料番号１の積層セラミックコンデンサ２を作製した。

まず、ＢａＴｉＯ_３系セラミック粉末：１００質量部と、ポリビニルブチラール樹脂：１０質量部と、可塑剤としてのジオクチルフタレート（ＤＯＰ）：５質量部と、溶媒としてのアルコール：１００質量部とをボールミルで混合してペースト化し、内側グリーンシート用ペーストを得た。

また、上記とは別に、Ｎｉ粒子４４．６質量部と、テルピネオール：５２質量部と、エチルセルロース：３質量部と、ベンゾトリアゾール：０．４質量部とを、３本ロールにより混練し、スラリー化して内部電極層用ペーストを作製した。

上記にて作製した内側グリーンシート用ペーストを用いて、ＰＥＴフィルム上に内側グリーンシートを形成した。次に、内部電極層用ペーストを用いて、内部電極パターン層を所定パターンで形成した後、ＰＥＴフィルムからシートを剥離し、内部電極パターン層を有する内側グリーンシートを得た。

このようにして得られた内部電極パターン層を有する内側グリーンシートを交互に積層し、内部積層体を製造した。

次に、内部積層体の上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシートを形成し、積層方向に加圧接着してグリーン積層体を得た。外側グリーンシート用ペーストは、内側グリーンシート用ペーストと同様の方法により得た。

次に、グリーン積層体を切断してグリーンチップを得た。

次に、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、素子本体４を得た。

脱バインダ処理条件は、昇温速度６０℃／時間、保持温度：２６０℃、保持時間：８時間、雰囲気：空気中とした。

焼成条件は、昇温速度２００℃／時間、保持温度１０００℃〜１２００℃とし、温度保持時間を２時間とした。冷却速度は２００℃／時間とした。なお、雰囲気ガスは、加湿したＮ_２＋Ｈ_２混合ガスとした。

アニール条件は、昇温速度：２００℃／時間、保持温度：５００℃〜１０００℃、温度保持時間：２時間、冷却速度：２００℃／時間、雰囲気ガス：加湿したＮ_２ガスとした。

なお、焼成およびアニールの際の雰囲気ガスの加湿には、ウェッターを使用した。

次に、図４に示すように、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を、まず形成して、保持板３０の貫通孔３２にワーク２２を取り付けた。

次に、平均粒径０．４μｍの球状のＣｕ粒子とフレーク状のＣｕ粉の混合物１００質量部と、有機ビヒクル（エチルセルロース樹脂５質量部をブチルカルビトール９５質量部に溶解したもの）３０質量部、およびブチルカルビトール６質量部とを混練し、ペースト化した端子電極用ペーストを得た。

得られた端子電極用ペーストをセラミック焼結体のＹ軸方向の端面にディップにより塗布し、Ｎ_２雰囲気で８５０℃にて１０分間焼成して端子電極６，８を形成した。

次に、ダミーブロック２０を除去して、二つの素子本体４，４を分離した。

次に、軟化点が６００℃であるＳｉ−Ｂ−Ｚｎ−Ｏ系ガラス粉末と、エチルセルロースを主成分とするバインダと分散媒であるターピオネールおよびアセトンとをミキサーで混練し、被覆層用ペーストを調製した。

被覆層用ペーストを用いて、上側電極部６ｂ，８ｂの間に位置する素子本体４のＺ軸に垂直な上面４ｃに焼き付け前上面被覆層を印刷した。

印刷した後、乾燥させたチップに対して、Ｎ_２ガスの雰囲気において、７００℃、０．１時間保持し、上面被覆層１８を焼き付けた。

次に上側電極部６ｂ，８ｂと上面被覆層１８の表面が実質的に面一になるように研磨し積層セラミックコンデンサ２を得た。

積層セラミックコンデンサ２の厚みは、８０μｍであった。また、素子本体４の厚みは６５μｍであり、このうち、上面４ｃ側の外装領域１１の厚みは５μｍ、内装領域１３の厚みは４０μｍ、下面４ｄ側の外装領域１１の厚みは２０μｍであった。さらに、上側電極部６ｂ，８ｂの厚みは１５μｍであり、（上面被覆層１８の平均厚み／上側電極部６ｂ，８ｂの平均厚み）×１００の式から求められる上面被覆層１８の相対厚みは９０〜１１０％であった。

試料番号２
試料番号２では、上面被覆層１８を形成しなかった以外は試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号２の仕様を表１に示す。

試料番号３〜５
試料番号３〜５では、上面被覆層１８のガラス軟化点を表１に記載の通り変化させた以外は試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号３〜５の仕様を表１に示す。

試料番号６
試料番号６では、積層セラミックコンデンサ２の厚みを６０μｍにした以外は試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号６の仕様を表１に示す。

試料番号７
試料番号７では、積層セラミックコンデンサ２の厚みを６０μｍにした以外は試料番号２と同様にして積層セラミックコンデンサ２を作製した。試料番号７の仕様を表１に示す。

試料番号８
試料番号８では、サイド被覆層１８ａを形成する工程を設けた以外は試料番号１と同様にして積層セラミックコンデンサ２を作製した。サイド被覆層１８ａは上面被覆層１８と同様にして形成した。試料番号８の仕様を表１に示す。

試料番号９
試料番号９では、上面強化層１６を形成する工程を設けた以外は試料番号１と同様にして積層セラミックコンデンサ２を作製した。

上面強化層１６を形成する工程は以下の通りである。

まず、Ｓｉ−Ａｌ−Ｍ−Ｏ系ガラス粉末（Ｍはアルカリ土類金属類で、Ｍｇ、Ｃａ、ＳｒおよびＢａのいずれか１種以上であった）と、エチルセルロースを主成分とするバインダと分散媒であるターピオネールおよびアセトンとをミキサーで混練し、強化層用ペーストを調製した。

ワーク２２の素子本体４のＺ軸に垂直な上面４ｃの全面に強化層用ペーストをディップにより塗布した後、乾燥させてチップを得た。次に、チップに対して、加湿Ｎ_２の雰囲気において、７００℃、０．１時間保持し、上面強化層１６を焼き付けた。

試料番号９の仕様を表１に示す。

＜３点曲げ強度＞
得られた積層セラミックコンデンサ２に対して、測定器（商品名：５５４３、Ｉｎｓｔｒｏｎ社製）を用いて３点曲げ強度を測定した。測定時に試験片を支える２点間の治具距離は４００μｍとし、測定速度は０．５ｍｍ／ｍｉｎとし、試験数１０個で測定して得られた値の平均値（単位：ＭＰａ）を測定した。試料番号２の３点曲げ強度を１００％としたときの各試料の相対値を表１に示す。なお、試料番号２の３点曲げ強度の平均値は２００ＭＰａであった。

＜上側電極部と上面被覆層の密着性＞
上側電極部と上面被覆層の密着性は目視により判定した。結果を表１に示す。

試料番号１および２より、上面被覆層を有する試料番号１は、上面被覆層を有していない試料番号２に比べて、３点曲げ強度が良好であることが確認できた。

試料番号１、３〜５より、上面被覆層のガラス軟化点が５５０℃より高く、９５０℃未満である試料番号１および試料番号４は、上面被覆層のガラス軟化点が５５０℃である試料番号３および上面被覆層のガラス軟化点が９５０℃である試料番号５に比べて上側電極部と上面被覆層の密着性が良好であることが確認できた。

試料番号６および７より、上面被覆層を有する試料番号６は、上面被覆層を有していない試料番号７に比べて、３点曲げ強度が良好であることが確認できた。

サイド被覆層を有する試料番号８は３点曲げ強度がより良好であることが確認できた。

上面強化層を有する試料番号９は３点曲げ強度がより良好であることが確認できた。

［実験２］
試料番号１１
下記の通り、試料番号１１の積層セラミックコンデンサ２を作製した。

実験１と同様にして、図４に示すように、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を、まず形成して、保持板３０の貫通孔３２にワーク２２を取り付けた。

次に、平均粒径０．４μｍの球状のＣｕ粒子とフレーク状のＣｕ粉の混合物１００質量部と、有機ビヒクル（エチルセルロース樹脂５質量部をブチルカルビトール９５質量部に溶解したもの）３０質量部、およびブチルカルビトール６質量部とを混練し、ペースト化した端子電極用ペーストを得た。

得られた端子電極用ペーストをセラミック焼結体のＹ軸方向の端面にディップにより塗布し、Ｎ_２雰囲気で８５０℃にて１０分間焼成して端子電極６，８を形成した。

次に、ダミーブロック２０を除去して、二つの素子本体４，４を分離した。

次に、軟化点が６００℃であるＳｉ−Ｂ−Ｚｎ−Ｏ系ガラス粉末と、エチルセルロースを主成分とするバインダと分散媒であるターピオネールおよびアセトンとをミキサーで混練し、被覆層用ペーストを調製した。

被覆層用ペーストを用いて、上側電極部６ｂ，８ｂの間に位置する素子本体４のＺ軸に垂直な下面４ｄに焼き付け前下面被覆層を印刷した。

印刷した後、乾燥させたチップに対して、Ｎ_２の雰囲気において、７００℃、０．１時間保持し、下面被覆層１８ｃを焼き付けて積層セラミックコンデンサ２を得た。

積層セラミックコンデンサ２の厚みは、６０μｍであった。また、上側電極部６ｂ，８ｂの厚みは１５μｍであり、下面被覆層１８ｃの被覆率は１００％であり、下面被覆層１８ｃの相対厚みは１００％であった。

試料番号１２
試料番号１２では、下面被覆層１８ｃを形成しなかった以外は試料番号１１と同様にして積層セラミックコンデンサ２を作製した。試料番号１２の仕様を表１１に示す。

試料番号１３〜１５
試料番号１３〜１５では、下面被覆層１８ｃを形成する前に、上面被覆層１８を形成し、下面被覆層１８ｃの厚みを表１１に記載の通り変化させた以外は試料番号１１と同様にして積層セラミックコンデンサ２を作製した。試料番号１３〜１５の仕様を表１１に示す。

＜３点曲げ強度＞
３点曲げ強度は実験１と同様に測定した。試料番号１２の３点曲げ強度を１００％としたときの各試料の相対値を表１１に示す。なお、試料番号１２の３点曲げ強度は２００ＭＰａであった。

表１１より、下面被覆層を有する場合（試料番号１１および１３〜１５）は、下面被覆層を有しない場合（試料番号１２）に比べて３点曲げ強度が良好であることが確認できた。

［実験３］
試料番号１０１〜１１１
下記の通り、試料番号１０１〜１１１の積層セラミックコンデンサ２を作製した。

実験１と同様にして、図２４に示すように、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を、まず形成した。

次に、ガラス原料中のＳｉおよびＢａの含有量が表２１に記載の通りであるガラス原料を準備した。なお、ガラス原料中の残部の元素はＣａＯおよびＺｎＯ、Ａｌ_２Ｏ_３であった。

次に、エチルセルロースを主成分とするバインダと分散媒であるターピネオール、アセトンとおよび上記のガラス原料をミキサーで混練してサイド強化層用ペーストを得た。

ワーク２２の素子本体４の側面４ｅの全面にサイド強化層用ペーストをディップにより塗布した後、乾燥させてチップを得た。次に、チップに対して、加湿Ｎ_２の雰囲気において、８５０℃、１時間保持し、サイド強化層１６ａを焼き付けた。

次に、平均粒径０．４μｍの球状のＣｕ粒子とフレーク状のＣｕ粉の混合物１００質量部と、有機ビヒクル（エチルセルロース樹脂５質量部をブチルカルビトール９５質量部に溶解したもの）３０質量部、およびブチルカルビトール６質量部とを混練し、ペースト化した端子電極用ペーストを得た。

保持板３０の貫通孔３２にワーク２２を取り付けた後、得られた端子電極用ペーストをセラミック焼結体のＹ軸方向の端面にディップにより塗布し、Ｎ_２雰囲気で８５０℃にて１０分間焼成して端子電極６，８を形成した。

次に、ダミーブロック２０を除去して、二つの素子本体４，４を分離して積層セラミックコンデンサ２を得た。

積層セラミックコンデンサ２の厚みは、８０μｍであった。また、素子本体４の厚みは６５μｍであり、このうち、上面４ｃ側の外装領域１１の厚みは５μｍ、内装領域１３の厚みは４０μｍ、下面４ｄ側の外装領域１１の厚みは２０μｍであった。さらに、サイド電極部６ｃ，８ｃの厚みは５μｍであり、（サイド強化層１６ａの平均厚み／サイド電極部６ｃ，８ｃの平均厚み）×１００の式から求められるサイド強化層１６ａの相対厚みは１００〜１５００％であった。

試料番号１１２
試料番号１１２では、サイド強化層１６ａを形成しなかった以外は試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１１２の仕様を表２１に示す。

試料番号１１３および１１４
試料番号１１３および１１４では、サイド強化層１６ａの相対厚みを表２１に記載の通り変化させた以外は試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１１３および１１４の仕様を表２１に示す。

試料番号１１５
試料番号１１５では、上面強化層１６を形成した以外は試料番号１０１と同様にして積層セラミックコンデンサ２を作製した。試料番号１１５の仕様を表２１に示す。なお、上面強化層１６はサイド強化層１６ａと同時に、サイド強化層１６ａと同様にして形成した。（上面強化層１６の平均厚み／上側電極部６ｂ，８ｂの平均厚み）×１００の式から求められる上面強化層１６の相対厚みは７５％であった。

＜３点曲げ強度＞
３点曲げ強度は、実験１と同様に測定した。試料番号１１２の３点曲げ強度を１００％としたときの各試料の相対値を表２１に示す。なお、試料番号１１２の３点曲げ強度は２００ＭＰａであった。

＜耐湿負荷試験後の絶縁性ＩＲ＞
得られた積層セラミックコンデンサ２を酸性液に浸漬した後、１２１℃９５％ＲＨ／２０ｈｒｓ／６．３Ｖ印加し、絶縁抵抗値を測定した。１×１０^１０Ωを１００％としたときの各試料の相対値を表２１に示す。

表２１より、サイド強化層を有する場合（試料番号１０１〜１１１および試料番号１１３〜１１５）は、サイド強化層を有していない場合（試料番号１１２）に比べて、３点曲げ強度が良好であり、耐湿負荷試験後の絶縁性ＩＲが良好であることが確認できた。

表２１より、上面強化層を有する場合（試料番号１１５）は、３点曲げ強度がより良好になることが確認できた。

［実験４］
＜製造例１＞
試料番号２０１
下記の通り、試料番号２０１の積層セラミックコンデンサ２を作製した。

実験１と同様にして、図３４に示すように、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を形成した。

次に、下記の方法により、上面４ｃを覆う強化層１１６を形成した。

Ｓｉ−Ａｌ−Ｃａ−Ｚｎ−Ｏ系ガラス１００質量部、エチルセルロースを主成分とする樹脂１０質量部、分散媒であるターピネオール３５質量部およびアセトン２０質量部とをミキサーで混練し、強化層用ペーストを準備した。

ワーク２２の素子本体４のＺ軸に垂直な上面４ｃの全面に強化層用ペーストをディップにより塗布した後、乾燥させてチップを得た。次に、チップに対して、加湿Ｎ_２の雰囲気において、８５０℃、０．１時間保持し、上面４ｃに強化層１１６を焼き付けた。

次に、平均粒径０．４μｍの球状のＣｕ粒子とフレーク状のＣｕ粉の混合物１００質量部と、有機ビヒクル（エチルセルロース樹脂５質量部をブチルカルビトール９５質量部に溶解したもの）３０質量部、およびブチルカルビトール６質量部とを混練し、ペースト化した端子電極用ペーストを得た。

得られた端子電極用ペーストをセラミック焼結体のＹ軸方向の端面にディップにより塗布し、Ｎ_２雰囲気で８５０℃にて１０分間焼成して端子電極６，８を形成した。

次に、ダミーブロック２０を除去して、二つの素子本体４，４を分離した。

積層セラミックコンデンサ２の仕様を表３１に示す。積層セラミックコンデンサ２の厚みは８０μｍであった。また、上側電極部６ｂ，８ｂの厚みは１５μｍであり、端側電極部６ａ，８ａの厚みは１０μｍであり、上面４ｃを覆う強化層１１６の相対厚みは２０％であった。

試料番号２０２〜２０９、２１５〜２２０
上面４ｃを覆う強化層１１６のフィラーの材質、基質の材質、フィラーの含有量、フィラーの形状およびサイズならびに強化層用ペーストの焼き付け温度および焼き付け時間を表３１または表３２に記載の通り変化させた以外は、試料番号２０１と同様にして積層セラミックコンデンサを得た。仕様を表３１または表３２に示す。

試料番号２１０
上面４ｃを覆う強化層１１６を形成する際に、板状のアルミナと、Ｓｉ−Ａｌ−Ｚｎ−Ｏ系ガラスと、エチルセルロースを主成分とする樹脂と、分散媒であるターピネオールおよびアセトンとをミキサーで混練し、強化層用ペーストを準備し、強化層用ペーストの焼き付け温度および焼き付け時間を表３１に記載の通りとした以外は、試料番号２０１と同様にして積層セラミックコンデンサを得た。仕様を表３１に示す。

試料番号２１１
上面４ｃを覆う強化層１１６を形成する際に、強化層用ペーストに板状のアルミナに変えて柱状のアルミナ加えた以外は、試料番号２１０と同様にして積層セラミックコンデンサを得た。仕様を表３２に示す。

試料番号２１２
上面４ｃを覆う強化層１１６を形成する際に、Ｓｉ−Ａｌ−Ｃａ−Ｚｎ−Ｌｉ−Ｂ−Ｏ系ガラスと、ポリイミド樹脂と、分散媒であるターピネオールおよびアセトンとをミキサーで混練し、強化層用ペーストを準備し、強化層用ペーストの焼き付け温度および焼き付け時間を表３２に記載の通りとした以外は、試料番号２０１と同様にして積層セラミックコンデンサを得た。仕様を表３２に示す。

試料番号２１３
上面４ｃを覆う強化層１１６を形成する際に、強化層用ペーストに、Ｓｉ−Ａｌ−Ｃａ−Ｚｎ−Ｌｉ−Ｂ−Ｏ系ガラスに変えて、板状アルミナを加えて、強化層用ペーストの焼き付け温度および焼き付け時間を表３２に記載の通りとした以外は、試料番号２１２と同様にして積層セラミックコンデンサを得た。仕様を表３２に示す。

試料番号２１４
上面４ｃを覆う強化層を形成する際に、強化層用ペーストに板状のアルミナに変えて柱状のアルミナを加えた以外は、試料番号２１３と同様にして積層セラミックコンデンサを得た。仕様を表３２に示す。

試料番号２２１
上面４ｃを覆う強化層１１６を形成しなかった以外は試料番号２０１と同様にして積層セラミックコンデンサを得た。仕様を表３２に示す。

＜製造例２＞
試料番号２３１〜２３９、２４５〜２５０
下記の方法により、上面被覆層１８および端側被覆層を設けて、強化層１１６のフィラーの材質、基質の材質、フィラーの含有量、フィラーの形状およびサイズならびに強化層用ペーストの焼き付け温度および焼き付け時間を表３３または表３４に記載の通り変化させた以外は、試料番号２０１と同様にして積層セラミックコンデンサを得た。仕様を表３３または表３４に示す。

上面被覆層および端側被覆層を形成する方法は下記の通りとした。
まず、製造例１の方法により、ダミーブロックを除去して二つの素子本体４，４を分離して、端子電極６，８が形成された素子本体を準備した。

次に、軟化点が６００℃であるＳｉ−Ｂ−Ｚｎ−Ｏ系ガラス粉末、エチルセルロースを主成分とするバインダ、分散媒であるターピネオールおよびアセトンをミキサーで混練し、被覆層用ペーストを調製した。

被覆層用ペーストを用いて、端子電極６，８の端側電極部６ａ，８ａの外面に焼き付け前端側被覆層を印刷した。

次に、上記の被覆層用ペーストを用いて、上側電極部６ｂ，８ｂの間に焼き付け前端側被覆層を印刷した。

印刷した後、乾燥させたチップに対して、Ｎ_２の雰囲気において、６５０℃、０．１時間保持し、端側被覆層１８ｂと上面被覆層１８を焼き付けた。

上側電極部６ｂ，８ｂの表面、上面被覆層１８の表面および端側被覆層１８ｂのＺ軸方向の端部が面一になるように研磨し、積層セラミックコンデンサを得た。

端側被覆層１８ｂの相対厚みは１００％であり、端側被覆層の被覆率は９９％であり、上面被覆層の相対厚みは９０％〜１１０％であった。なお、端側被覆層の被覆率は端側表面をＳＥＭ観察することにより測定した。

試料番号２４０
試料番号２３１と同様の方法により上面被覆層１８および端側被覆層１８ｂを形成した以外は、試料番号２１０と同様にして積層セラミックコンデンサを得た。仕様を表３３に示す。

試料番号２４１
試料番号２３１と同様の方法により上面被覆層１８および端側被覆層１８ｂを形成した以外は、試料番号２１１と同様にして積層セラミックコンデンサを得た。仕様を表３４に示す。

試料番号２４２
試料番号２３１と同様の方法により上面被覆層１８および端側被覆層１８ｂを形成した以外は、試料番号２１２と同様にして積層セラミックコンデンサを得た。仕様を表３４に示す。

試料番号２４３
試料番号２３１と同様の方法により上面被覆層１８および端側被覆層１８ｂを形成した以外は、試料番号２１３と同様にして積層セラミックコンデンサを得た。仕様を表３４に示す。

試料番号２４４
試料番号２３１と同様の方法により上面被覆層１８および端側被覆層１８ｂを形成した以外は、試料番号２１４と同様にして積層セラミックコンデンサを得た仕様を表３４に示す。

＜製造例３＞
試料番号２５１〜２７０
強化層１１６を上面４ｃに形成せず、下面４ｄを覆う強化層１１６を設けて、下面４ｄを覆う強化層１１６のフィラーの材質、基質の材質、フィラーの含有量、フィラーの形状およびサイズならびに強化層用ペーストの焼き付け温度および時間を表３５または表３６に記載の通り変化させた以外は、試料番号２３１と同様にして積層セラミックコンデンサを得た。仕様を表３５に示す。

下面４ｄを覆う強化層１１６を形成する方法は下記の通りとした。まず、素子本体４のＺ軸に垂直な下面４ｄの全面に強化層用ペーストをディップにより塗布した後、乾燥させてチップを得た。次に、チップに対して、表３５または表３６に記載の焼き付け温度および焼き付け時間にて、下面４ｄを覆う強化層１１６を焼き付けた。下面４ｄを覆う強化層１１６が焼き付けられた素子本体４に対して、製造例２の方法により、端子電極６，８、端側被覆層１８ｂ、上面被覆層１８を形成した。

端子電極６，８の下面４ｄ側のＺ軸方向端部、端側被覆層１８ｂの下面４ｄ側のＺ軸方向端部および下面４ｄを覆う強化層１１６の外表面が平坦になるように研磨して、積層セラミックコンデンサを得た。

試料番号２６０
強化層１１６を上面４ｃに形成せず、試料番号２５１と同様の方法により、強化層１１６を下面４ｄに形成した以外は、試料番号２４０と同様にして積層セラミックコンデンサを得た。仕様を表３５に示す。

試料番号２６１
強化層１１６を上面４ｃに形成せず、試料番号２５１と同様の方法により、強化層１１６を下面４ｄに形成した以外は、試料番号２４１と同様にして積層セラミックコンデンサを得た。仕様を表３６に示す。

試料番号２６２
強化層１１６を上面４ｃに形成せず、試料番号２５１と同様の方法により、強化層１１６を下面４ｄに形成した以外は、試料番号２４２と同様にして積層セラミックコンデンサを得た。仕様を表３６に示す。

試料番号２６３
強化層１１６を上面４ｃに形成せず、試料番号２５１と同様の方法により、強化層１１６を下面４ｄに形成した以外は、試料番号２４３と同様にして積層セラミックコンデンサを得た。仕様を表３６に示す。

試料番号２６４
強化層１１６を上面４ｃに形成せず、試料番号２５１と同様の方法により、強化層１１６を下面４ｄに形成した以外は、試料番号２４４と同様にして積層セラミックコンデンサを得た。仕様を表３６に示す。

＜３点曲げ強度＞
３点曲げ強度は実験１と同様に測定した。試料番号２２１の３点曲げ強度を１００％としたときの各試料の相対値を表３１〜表３６に示す。なお、試料番号２２１の３点曲げ強度は２００ＭＰａであった。

＜熱衝撃後ＩＲ＞
得られた積層セラミックコンデンサに対して、気槽−５５℃での１０分保持、１２５℃までの昇温を５分、その後気槽１２５℃での１０分保持、−５５℃までの降温を5分の一連の繰り返しを２０００サイクル実施した２０個のコンデンサ試料を準備した。これらのコンデンサに対して、絶縁抵抗計（アドバンテスト社製Ｒ８３４０Ａ）を用いて、２０℃において６．３Ｖの直流電圧を１０秒印加し、印加後２０秒放置した後の絶縁抵抗ＩＲを測定した。試料番号２２１の絶縁抵抗ＩＲを１００％としたときの各試料の相対値を表３１〜表３６に示す。なお、試料番号２２１の絶縁抵抗ＩＲは７．７×１０＾９Ωであった。

表３１および表３２より、上面を覆う強化層を有する場合（試料番号２０１〜２２０）は、上面を覆う強化層を有していない場合（試料番号２２１）に比べて３点曲げ強度が高いことが確認できた。

表３１および表３２より、上面を覆う強化層を有する場合（試料番号２０１〜２２０）は、上面を覆う強化層を有していない場合（試料番号２２１）に比べて、熱衝撃後のＩＲが良好であることが確認できた。これにより、上面を覆う強化層を有する場合（試料番号２０１〜２２０）は、上面を覆う強化層を有していない場合に比べて上面電極部と上面を覆う強化層との密着性が高いことが確認できた。

表３３〜表３４より、上面被覆層および端側被覆層を有する場合（試料番号２３１〜２５０）は、上面被覆層および端側被覆層を有していない場合（試料番号２０１〜２２０）に比べて、３点曲げ強度が高いことが確認できた。

表３５および表３６より、下面を覆う強化層を有する場合（試料番号２５１〜２７０）は、下面を覆う強化層を有していない場合（試料番号２２１）に比べて、３点曲げ強度が高いことが確認できた。

２，２ａ，２ｂ… 積層セラミックコンデンサ
４… 素子本体
４ａ，４ｂ… 引出端
４ｃ… 上面
４ｄ… 下面
４ｅ… 側面
６… 第１端子電極
６ａ… 端側電極部
６ｂ… 上側電極部
６ｃ… サイド電極部
８… 第２端子電極
８ａ… 端側電極部
８ｂ… 上側電極部
８ｃ… サイド電極部
１０… 内側誘電体層
１１… 外装領域
１２… 内部電極層
１２ａ，１２ｂ… 引出部
１３… 内装領域
１４… サイドギャップ領域
１６… 上面強化層
１６ａ… サイド強化層
１１６… 強化層
１８… 上面被覆層
１８ａ… サイド被覆層
１８ｂ… 端側被覆層
１８ｃ… 下面被覆層
２０… ダミーブロック
２２… ワーク
３０… 保持板
３２… 貫通孔
４０… 多層基板
４０ａ… 回路基板
４２，４２ａ… 配線パターン
５０… ハンダ

このように構成することで、積層セラミック電子部品の曲げ強度がより向上する他、強度が向上することで、素子本体４を薄くしても、素子本体４の長手方向寸法ｙ０（図１２Ａ参照）または幅寸法ｘ０（図１３Ａ参照）を長くすることが容易になり、素子本体４の内部における内部電極層１２の相互間の対向面積が広くなり、静電容量などの積層セラミックコンデンサ２の特性をさらに向上させることができる。

図１Ａは本発明の一実施形態に係る積層セラミックコンデンサの縦断面図である。 図１Ｂは本発明の他の実施形態に係る積層セラミックコンデンサの縦断面図である。 図２Ａ１は図１Ａに示すIIA1−IIA1線に沿う積層セラミックコンデンサの横断面図である。 図２Ａ２は図１Ａに示すIIA2−IIA2線に沿う積層セラミックコンデンサの横断面図である。 図２Ｂは図１Ｂに示すIIB−IIB線に沿う積層セラミックコンデンサの横断面図である。 図３は図１Ａに示す積層セラミックコンデンサの平面図である。 図４は図１Ａに示す積層セラミックコンデンサの製造過程を示す要部断面図および図７Ａに示す積層セラミックコンデンサの製造過程を示す要部断面図である。 図５は図１Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。 図６は図１Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。 図７Ａは本発明の一実施形態に係る積層セラミックコンデンサの縦断面図である。 図７Ｂは本発明の他の実施形態に係る積層セラミックコンデンサの縦断面図である。 図８Ａ１は図７Ａに示すXIIA1−XIIA1線に沿う積層セラミックコンデンサの横断面図である。 図８Ａ２は図１Ａに示すXIIA2−XIIA2線に沿う積層セラミックコンデンサの横断面図である。 図８Ｂは図７Ｂに示すXIIB−XIIB線に沿う積層セラミックコンデンサの横断面図である。 図８Ｃは図８Ｂに示す積層セラミックコンデンサの変形例に係る横断面図である。 図９は図７Ａに示す積層セラミックコンデンサの平面図である。 図１０は図７Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。 図１１は図７Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。 図１２Ａは本発明の一実施形態に係る積層セラミックコンデンサの縦断面図である。 図１２Ｂは本発明の他の実施形態に係る積層セラミックコンデンサの縦断面図である。 図１３Ａは図１２Ａに示すXXIIA−XXIIA線に沿う積層セラミックコンデンサの横断面図である。 図１３Ｂは図１２Ｂに示すXXIIB−XXIIB線に沿う積層セラミックコンデンサの横断面図である。 図１４は図１２Ａに示す積層セラミックコンデンサの平面図である。 図１５は図１２Ａに示す積層セラミックコンデンサの製造過程を示す要部断面図である。 図１６は図１２Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。 図１７は図１２Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。 図１８Ａは本発明の一実施形態に係る積層セラミックコンデンサの縦断面図である。 図１８Ｂは本発明の他の実施形態に係る積層セラミックコンデンサの縦断面図である。 図１８Ｃは本発明のさらに他の実施形態に係る積層セラミックコンデンサの縦断面図である。 図１９Ａは図１８Ａに示すXXXIIA−XXXIIA線に沿う積層セラミックコンデンサの横断面図である。 図１９Ｂは図１８Ｂに示すXXXIIB−XXXIIB線に沿う積層セラミックコンデンサの横断面図である。 図２０は図１８Ａに示す積層セラミックコンデンサの平面図である。 図２１は図１８Ａに示す積層セラミックコンデンサの製造過程を示す要部断面図である。 図２２は図１８Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。 図２３は図１８Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。

第１１実施形態
図７Ａに示すように、本実施形態に係る積層セラミックコンデンサ２では、以下に示す以外は第１実施形態の積層セラミックコンデンサ２と同様である。本実施形態では、素子本体４の下面４ｄの全面が下面被覆層１８ｃで覆われている。

本実施形態に係る積層セラミックコンデンサ２によれば、下面被覆層１８ｃの外表面が平坦面であることで、たとえば図１０に示すように、多層基板４０の内部に、積層セラミックコンデンサ２を埋め込みやすくなる。また、本実施形態では、下面被覆層１８ｃの表面である平坦面が実装面に設置される際に、積層セラミックコンデンサ２が実装面に密着して取り付けられ、積層セラミックコンデンサ２の曲げ強度が向上する。

第１実施形態と同様にして、端子電極６および８を形成した後には、ダミーブロック２０を除去するなどで、二つの素子本体４，４を分離し、図７Ａに示す積層セラミック電子部品２が得られる。すなわち、素子本体４の下面４ｄには、端子電極６，８が実質的に形成されていない積層セラミックコンデンサ２を得る。

第１２実施形態
図８Ａ２に示すように、本実施形態に係る積層セラミックコンデンサ２では、以下に示す以外は、第１１実施形態の積層セラミックコンデンサ２と同様である。この積層セラミックコンデンサ２では、素子本体４のＸ軸の方向に沿って向き合う側面４ｅに第１１実施形態の下面被覆層１８ｃおよび上面被覆層１８に連続して具備されているサイド被覆層１８ａを有している。このように構成することで、積層セラミックコンデンサ２の強度がさらに向上する。

第１３実施形態
図７Ｂおよび図８Ｂに示すように、本実施形態に係る積層セラミックコンデンサ２ａでは、以下に示す以外は、第１１実施形態の積層セラミックコンデンサ２と同様である。この積層セラミックコンデンサ２ａでは、素子本体４の上面４ｃ（または下面４ｄ）は、内側誘電体層１０よりも強度が高い材料で構成してある上面強化層１６を含む。本実施形態の上面強化層１６は、第３実施形態の上面強化層１６と同様である。

第１４実施形態
図８Ｃに示すように、本実施形態に係る積層セラミックコンデンサ２ｂでは、以下に示す以外は、第１３実施形態の積層セラミックコンデンサ２ａと同様である。この積層セラミックコンデンサ２ｂでは、素子本体４のＸ軸の方向に沿って向き合う側面４ｅに第１３実施形態の上面強化層１６に連続して具備されているサイド強化層１６ａを有している。このように構成することで、積層セラミックコンデンサ２の強度がさらに向上する。本実施形態のサイド強化層１６ａは、後述する第２１実施形態のサイド強化層１６ａと同様である。

第２１実施形態
図１３Ａに示すように、本実施形態に係る積層セラミックコンデンサ２では、以下に示す以外は、第１実施形態の積層セラミックコンデンサ２と同様である。本実施形態では、図１３Ａに示すように、素子本体４が、素子本体４のＸ軸方向に相互に向き合う一対の側面４ｅ，４ｅにそれぞれ露出する内部電極層１２の端部を覆う一対のサイド強化層１６ａ，１６ａを有している。言い換えると、素子本体４のＸ軸方向に相互に向き合う一対の側面４ｅ，４ｅにそれぞれサイド強化層１６ａ，１６ａが内部電極層１２と接して存在している。これにより、誘電体層のＸ軸方向の両端に位置する誘電体層および内部電極層１２のＸ軸方向の両端に位置する内部電極層１２を保護するとともに、積層セラミックコンデンサ２の曲げ強度を高めることができる。

また、強度が向上することで、素子本体４を薄くしても、素子本体４の長手方向寸法ｙ０（図１２Ａ参照）または幅寸法ｘ０（図１３Ａ参照）を長くすることが容易になり、素子本体４の内部における内部電極層１２の相互間の対向面積が広くなり、静電容量などの積層セラミックコンデンサ２の特性が、さらに向上する。

本実施形態では、図１３Ａに示すように、素子本体４のＺ軸方向に垂直な上面４ｃに上面強化層１６がサイド強化層１６ａに連続して形成されている。

上面強化層１６の厚みは特に限定されないが、（上面強化層１６の平均厚みｔ／サイド強化層１６ａの平均厚みｔａ）は、３３〜１５０％であることがより好ましい。これにより、積層セラミックコンデンサ２の曲げ強度がより向上する他、強度が向上することで、素子本体４を薄くしても、素子本体４の長手方向寸法ｙ０（図１２Ａ参照）または幅寸法ｘ０（図１３Ａ参照）を長くすることが容易になり、素子本体４の内部における内部電極層１２の相互間の対向面積が広くなり、静電容量などの積層セラミックコンデンサ２の特性が、さらに向上する。

サイド強化層１６ａ、上面強化層１６および端子電極６，８を形成するに際しては、たとえば図１５に示すように、第１実施形態と同様にして、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を、まず形成する。

端子電極６および８を形成した後には、ダミーブロック２０を除去するなどで、二つの素子本体４，４を分離すれば、図１２Ａに示す積層セラミックコンデンサ２が得られる。すなわち、素子本体４の下面４ｄには、端子電極６，８が実質的に形成されておらず、素子本体４の下面４ｄの全体が外部に露出している積層セラミックコンデンサ２が得られる。

第２２実施形態
図１２Ｂおよび図１３Ｂに示すように、本実施形態では積層セラミックコンデンサ２ａが、端側被覆層１８ｂ、上面被覆層１８およびサイド被覆層１８ｃを有する以外は、第２１実施形態の積層セラミックコンデンサ２と同様である。

第３１実施形態
図１８Ａに示すように、本実施形態に係る積層セラミックコンデンサ２では、以下に示す以外は第１実施形態のセラミックコンデンサ２と同様である。図１８Ａに示すように、本実施形態に係る積層セラミックコンデンサ２では、素子本体４のＸ軸方向に相互に向き合う側面４ｅ，４ｅから上面４ｃにかけて連続して素子本体４を覆う強化層１１６を有する。これにより、素子本体４の曲げ強度を向上させることができ、積層セラミックコンデンサ２の破損を防ぐことができる。

図１９Ａは図１８ＡのIIＡ−IIＡ線に沿う断面図である。図１９Ａに示すよう素子本体４の側面４ｅ，４ｅを覆う強化層１１６は、内部電極層１２のＸ軸方向の端部に接触していてもよい。

本実施形態の強化層１１６に含まれるガラスを上記のような構成にすることで、所定のフィラーを析出させることができる。その結果、強化層１１６の強度が内側誘電体層１０よりも高くなる。したがって、積層セラミックコンデンサ２の曲げ強度がさらに向上する。また、強度が向上することで、素子本体４を薄くしても、素子本体４の長手方向寸法ｙ０（図１８Ａ参照）または幅寸法ｘ０（図１９Ａ参照）を長くすることが容易になり、素子本体４の内部における内部電極層１２の相互間の対向面積が広くなり、静電容量などの積層セラミックコンデンサ２の特性が、さらに向上する。

次に、たとえば図２１に示すように、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を、まず形成する。ワーク２２を形成した段階で、素子本体４の側面４ｅから上面４ｃにかけて強化層用ペーストを塗布し、焼き付けることにより強化層１１６を形成する。

端子電極６，８を形成した後には、ダミーブロック２０を除去するなどで、二つの素子本体４，４を分離すれば、図１８Ａに示す積層セラミックコンデンサ２が得られる。すなわち、素子本体４の下面４ｄには、端子電極６，８が実質的に形成されていない積層セラミックコンデンサ２が得られる。

第３２実施形態
図１８Ｂに示すように、本実施形態に係る積層セラミックコンデンサ２ａでは、以下に示す以外は、第３１実施形態の積層セラミックコンデンサ２と同様である。本実施形態では、一対の上側電極部６ｂ，８ｂの間に位置する素子本体４の上面４ｃを覆う上面被覆層１８が上側電極部６ｂ，８ｂの表面と実質的に面一となるように密着して存在している。本実施形態の上面被覆層１８は、第１実施形態の上面被覆層１８と同様である。

第３３実施形態
図１８Ｃに示すように、本実施形態に係る積層セラミックコンデンサ２ｂでは、以下に示す以外は、第３２実施形態の積層セラミックコンデンサ２ａと同様である。本実施形態では、素子本体４の下面４ｄの全面が強化層１１６で覆われている。

その他の実施形態
本発明は上記の実施形態に限られず、種々に改変してもよく、または、それぞれの実施形態を組み合わせてもよい。たとえば、図１Ｂ、図２Ｂ、図７Ｂ、図８Ｂ、図８Ｃ、図１２Ａ、図１２Ｂ、図１３Ａ、図１３Ｂ、図１５、図１６、図１７に示す上面強化層１６および図２Ｃ、図８Ｃ、図１３Ａ、図１３Ｂ、図１４に示すサイド強化層１６ａが、図１８Ａ〜図２３に示す強化層１１６であってもよい。具体的には、上面強化層１６および／またはサイド強化層１６ａがフィラーおよび基質を含み、フィラーの材質はガラスまたはアルミナであり、フィラーの形状は、針状、柱状または板状であってもよい。

また、図４、図１５および図２１に示すダミーブロック２０の代わりに、一つ以上の素子本体４を配置して接着した場合には、それらの素子本体４には、端側電極部６ａ，８ａとサイド電極部６ｃ，８ｃのみが形成される。すなわち、その場合には、素子本体４の下面４ｄおよび上面４ｃの双方に端子電極６，８が実質的に形成されない端子電極を持つ積層セラミックコンデンサが得られる。この積層セラミックコンデンサは、素子本体４の下面４ｄおよび上面４ｃの双方に端子電極６，８が実質的に形成されない端子電極を持つため、さらに薄型の積層セラミックコンデンサが得られる。

なお、本実施形態の積層セラミックコンデンサ２は、図６、図１１、図１７および図２３に示すように回路基板４０ａの上に、ハンダ５０を用いて実装されてもよい。その場合には、積層セラミックコンデンサ２は、Ｚ軸方向の上下が逆に配置され、端子電極６および８の上側電極部６ｂ，８ｂが、図面上で下を向き、ハンダ５０により回路基板４０ａの配線パターン４２ａにそれぞれ接続される。なお、ハンダ５０には、ハンダフィレットが形成され、端子電極６，８の端側電極部６ａ，８ａにもハンダ５０が接触する。

実験１と同様にして、図１５に示すように、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を、まず形成した。

実験１と同様にして、図２１に示すように、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を形成した。

Claims (20)

1. 第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
   前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
   前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
   一対の前記上側電極部の間に位置する前記素子本体の前記上面を覆う上面被覆層の表面が、前記上側電極部の表面と実質的に面一となるように密着して存在しており、
   前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在しないことを特徴とする積層セラミック電子部品。
2. 第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
   前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
   前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
   一対の前記上側電極部の間に位置する前記素子本体の前記上面を覆う上面被覆層の表面が、前記上側電極部の表面と実質的に面一となるように密着して存在しており、
   前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする積層セラミック電子部品。
3. 第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
   前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
   前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
   前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在せず、前記素子本体の前記下面の全面が下面被覆層で覆われていることを特徴とする積層セラミック電子部品。
4. 一対の前記上側電極部の間に位置する前記素子本体の前記上面を覆う上面被覆層の表面が、前記上側電極部の表面と実質的に面一となるように密着して存在しており、
   前記下面被覆層の厚みが前記上面被覆層の厚みより薄い請求項３に記載の積層セラミック電子部品。
5. 第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
   前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
   前記素子本体が、前記素子本体の前記第１軸の方向に相互に向き合う一対の側面にそれぞれ露出する前記内部電極層の端部を覆う一対のサイド強化層を有し、
   前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
   前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在しないことを特徴とする積層セラミック電子部品。
6. 第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
   前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
   前記素子本体が、前記素子本体の前記第１軸の方向に相互に向き合う一対の側面にそれぞれ露出する前記内部電極層の端部を覆う一対のサイド強化層を有し、
   前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
   前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする積層セラミック電子部品。
7. 前記サイド強化層は少なくともＳｉおよびＢａを含むガラスで構成されている請求項５または６に記載の積層セラミック電子部品。
8. 前記端子電極は、前記素子本体の前記第１軸の方向に相互に向き合う一対の前記側面に、前記上側電極部および前記端側電極部に連続して覆う一対のサイド電極部を有し、
   （前記サイド強化層の平均厚み／前記サイド電極部の平均厚み）×１００で示されるサイド強化層の相対厚みが１００〜１５００％である請求項５〜７のいずれかに記載の積層セラミック電子部品。
9. 前記素子本体の前記上面には、前記サイド強化層に連続して上面強化層が具備されている請求項５〜８のいずれかに記載の積層セラミック電子部品。
10. 第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
    前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
    前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
    前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に存在せず、
    前記素子本体は強化層を有し、
    前記強化層は、前記素子本体の前記第１軸の方向に相互に向き合う一対の側面、前記上面および前記下面のうち少なくともいずれか１つの面を覆い、
    前記強化層はフィラーおよび基質を含み、
    前記フィラーの材質はガラスまたはアルミナであり、
    前記フィラーの形状は、針状、柱状または板状である積層セラミック電子部品。
11. 第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある素子本体と、
    前記素子本体の外面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
    前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な上面の一部を前記端側電極部にそれぞれ連続して覆う一対の上側電極部と、を有し、
    前記素子本体の前記上面と前記第３軸の方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出しており、
    前記素子本体は強化層を有し、
    前記強化層は、前記素子本体の前記第１軸の方向に相互に向き合う一対の側面、前記上面および前記下面のうち少なくともいずれか１つの面を覆い、
    前記強化層はフィラーおよび基質を含み、
    前記フィラーの材質はガラスまたはアルミナであり、
    前記フィラーの形状は、針状、柱状または板状である積層セラミック電子部品。
12. 前記素子本体の前記上面を覆う前記強化層を有する請求項１０または１１に記載の積層セラミック電子部品。
13. 前記基質の材質は、ガラスおよび樹脂から選ばれる少なくとも１つである請求項１０〜１２のいずれかに記載の積層セラミック電子部品。
14. 前記上面を覆う前記強化層と前記側面を覆う前記強化層とは前記素子本体を連続して覆う請求項１０〜１３のいずれかに記載の積層セラミック電子部品。
15. 一対の前記上側電極部の間に位置する前記素子本体の前記上面を覆う上面被覆層の表面が、前記上側電極部の表面と実質的に面一となるように密着して存在している請求項３、５〜１４のいずれかに記載の積層セラミック電子部品。
16. 前記素子本体の前記第１軸の方向に沿って向き合う少なくとも一方の側面の一部に前記上面被覆層に連続して具備されているサイド被覆層を有する請求項１〜３および１５のいずれかに記載の積層セラミック電子部品。
17. 前記上面被覆層の材質は軟化点が６００℃以上８５０℃以下であるガラスである請求項１、２、１５および１６のいずれかに記載の積層セラミック電子部品。
18. 前記素子本体の前記下面は、平坦面である請求項１〜１７のいずれかに記載の積層セラミック電子部品。
19. 前記上側電極部の表面がＮｉメッキ、Ｓｎメッキ、ＡｕメッキおよびＣｕメッキから選ばれる少なくとも１種により覆われている請求項１〜１８のいずれかに記載の積層セラミック電子部品。
20. 基板に埋め込まれることができる請求項１〜１９のいずれかに記載の積層セラミック電子部品。

Images