JP2017175037A - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP2017175037A JP2017175037A JP2016061493A JP2016061493A JP2017175037A JP 2017175037 A JP2017175037 A JP 2017175037A JP 2016061493 A JP2016061493 A JP 2016061493A JP 2016061493 A JP2016061493 A JP 2016061493A JP 2017175037 A JP2017175037 A JP 2017175037A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- width
- internal electrode
- conductor layer
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 56
- 239000004020 conductor Substances 0.000 claims abstract description 196
- 239000003990 capacitor Substances 0.000 claims abstract description 70
- 239000010410 layer Substances 0.000 claims description 402
- 239000011247 coating layer Substances 0.000 claims description 65
- 239000000919 ceramic Substances 0.000 description 37
- 239000002002 slurry Substances 0.000 description 24
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 22
- 239000000843 powder Substances 0.000 description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 18
- 239000002003 electrode paste Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 239000000956 alloy Substances 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 11
- 229910052737 gold Inorganic materials 0.000 description 11
- 239000010931 gold Substances 0.000 description 11
- 229910052763 palladium Inorganic materials 0.000 description 11
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- 238000007747 plating Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 9
- 229910052697 platinum Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 239000011230 binding agent Substances 0.000 description 7
- 238000001035 drying Methods 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 239000003960 organic solvent Substances 0.000 description 6
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 5
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 5
- 229910002113 barium titanate Inorganic materials 0.000 description 5
- 229910021523 barium zirconate Inorganic materials 0.000 description 5
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 5
- AOWKSNWVBZGMTJ-UHFFFAOYSA-N calcium titanate Chemical compound [Ca+2].[O-][Ti]([O-])=O AOWKSNWVBZGMTJ-UHFFFAOYSA-N 0.000 description 5
- 229910052749 magnesium Inorganic materials 0.000 description 5
- 239000011777 magnesium Substances 0.000 description 5
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 5
- 239000000654 additive Substances 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】略直方体状のコンデンサ本体の高さ方向一面に第１外部電極と第２外部電極が設けられた積層セラミックコンデンサにおいて小型化と大容量化の要求に応じる場合であっても、第１外部電極に対する各第１内部電極層の接続と第２外部電極に対する各第２内部電極層の接続のそれぞれに信頼性の高い接続を実現できる積層セラミックコンデンサを提供する。【解決手段】コンデンサ本体１１０の第１導体層１１２には各第１内部電極層１１１ａの長さ方向一端縁が各第１内部電極層１１１ａの幅と同等の接続幅にて接続され、第２導体層１１３には各第２内部電極層１１１ｂの長さ方向他端縁が各第２内部電極層１１１ｂの幅と同等の接続幅にて接続されている。第１外部電極１２０には前記第１導体層１１２の高さ方向一端縁が第１導体層１１２の幅と同等の接続幅にて接続され、第２外部電極１３０には前記第２導体層１１３の高さ方向一端縁が第２導体層１１３の幅と同等の接続幅にて接続されている。【選択図】図４
Description
本発明は、略直方体状のコンデンサ本体の高さ方向一面に第１外部電極と第２外部電極が設けられた積層セラミックコンデンサに関する。
後記特許文献１の図１〜図７には、前掲に関連する積層セラミックコンデンサが開示されている。この積層セラミックコンデンサは、誘電体層を介して幅方向に交互に配された略矩形状の複数の第１内部電極層と略矩形状の複数の内部電極層とを内包した略直方体状のコンデンサ本体と、コンデンサ本体の高さ方向一面に設けられた略矩形状の第１外部電極と略矩形状の第２外部電極とを備えている。各第１内部電極層はコンデンサ本体の高さ方向一面に至る略矩形状の第１引出部を有していて、各第１引出部の端縁を第１外部電極に接続されている。各第２内部電極層はコンデンサ本体の高さ方向一面に至る略矩形状の第２引出部を有していて、各第２引出部の端縁を第２外部電極に接続されている。
前記積層セラミックコンデンサは、各第１内部電極層と各第２内部電極層が第１外部電極及び第２外部電極と略直角となる向きで配された構造であるため、各第１引出部の長さ方向寸法（幅）は各第１内部電極層の高さ方向寸法（幅）よりも狭くなり、且つ、各第２引出部の長さ方向寸法（幅）は各第２内部電極層の高さ方向寸法（幅）よりも狭くなる。依って、前記積層セラミックコンデンサにおいて小型化と大容量化の要求に応じようとすると、第１外部電極に対する各第１引出部の接続と第２外部電極に対する各第２引出部の接続が不安定になる懸念がある。
即ち、前記積層セラミックコンデンサにおいて小型化と大容量化の要求に応じるには、各第１内部電極層の高さ方向寸法（幅）及び長さ方向寸法と各第２内部電極層の高さ方向寸法（幅）及び長さ方向寸法の縮小が必要となるが、とりわけ長さ方向寸法の縮小に伴って各第１引出部の長さ方向寸法（幅）と各第２引出部の長さ方向寸法（幅）が極端に狭くなってしまうため、第１外部電極に対する各第１引出部の接続と第２外部電極に対する各第２引出部の接続が不安定になり易い。
本発明の課題は、略直方体状のコンデンサ本体の高さ方向一面に第１外部電極と第２外部電極が設けられた積層セラミックコンデンサにおいて小型化と大容量化の要求に応じる場合であっても、第１外部電極に対する各第１内部電極層の接続と第２外部電極に対する各第２内部電極層の接続のそれぞれに信頼性の高い接続を実現できる積層セラミックコンデンサを提供することにある。
前記課題を解決するため、本発明に係る積層セラミックコンデンサは、略直方体状のコンデンサ本体の高さ方向一面に略矩形状の第１外部電極と略矩形状の第２外部電極が設けられた積層セラミックコンデンサであって、前記コンデンサ本体は、（１）誘電体層を介して交互に配された略矩形状の複数の第１内部電極層と略矩形状の複数の第２内部電極層とを内包する略直方体状の容量素子と、（２）前記容量素子の長さ方向一面を覆う第１導体層と、（３）前記容量素子の長さ方向他面を覆う第２導体層と、（４）前記第１導体層の外面を覆う第１被覆層と、（５）前記第２導体層の外面を覆う第２被覆層と、を備えており、前記第１導体層には、前記複数の第１内部電極層の長さ方向一端縁それぞれが前記複数の第１内部電極層それぞれの幅と同等の接続幅にて接続され、前記第２導体層には、前記複数の第２内部電極層の長さ方向他端縁それぞれが前記複数の第２内部電極層それぞれの幅と同等の接続幅にて接続され、前記第１外部電極には、前記第１導体層の高さ方向一端縁が前記第１導体層の幅と同等の接続幅にて接続され、前記第２外部電極には、前記第２導体層の高さ方向一端縁が前記第２導体層の幅と同等の接続幅にて接続されている。
本発明によれば、略直方体状のコンデンサ本体の高さ方向一面に第１外部電極と第２外部電極が設けられた積層セラミックコンデンサにおいて小型化と大容量化の要求に応じる場合であっても、第１外部電極に対する各第１内部電極層の接続と第２外部電極に対する各第２内部電極層の接続のそれぞれに信頼性の高い接続を実現できる積層セラミックコンデンサを提供することができる。
《第１実施形態》
先ず、図１〜図５を用いて、本発明の第１実施形態に係る積層セラミックコンデンサの構造について説明する。この説明では、図１の左右方向を長さ方向と言い、図１の上下方向を幅方向と言い、図２の上下方向を高さ方向と言うと共に、各構成要素の長さ方向、幅方向及び高さ方向それぞれに沿う寸法を長さ、幅及び高さと言う。
先ず、図１〜図５を用いて、本発明の第１実施形態に係る積層セラミックコンデンサの構造について説明する。この説明では、図１の左右方向を長さ方向と言い、図１の上下方向を幅方向と言い、図２の上下方向を高さ方向と言うと共に、各構成要素の長さ方向、幅方向及び高さ方向それぞれに沿う寸法を長さ、幅及び高さと言う。
この積層セラミックコンデンサは、略直方体状のコンデンサ本体１１０と、コンデンサ本体１１０の高さ方向一面に設けられた略矩形状の第１外部電極１２０と略矩形状の第２外部電極１３０とを備えていて、全体寸法が長さＬと幅Ｗと高さＨによって規定されている。ちなみに、図１〜５に示した積層セラミックコンデンサの長さＬと幅Ｗと高さＨは、例えば１０００μｍと５００μｍと５００μｍや、６００μｍと３００μｍと３００μｍである。なお、図１〜図５には、長さＬと幅Ｗと高さＨそれぞれが長さＬ＞幅Ｗ＝高さＨである積層セラミックコンデンサを描いているが、これら長さＬと幅Ｗと高さＨの関係は長さＬ＞幅Ｗ＞高さＨや、長さＬ＞高さＨ＞幅Ｗの他、幅Ｗ＞長さＬ＝高さＨや、幅Ｗ＞長さＬ＞高さＨや、幅Ｗ＞高さＨ＞長さＬであってもよい。
コンデンサ本体１１０は、容量素子１１１と、第１導体層１１２と、第２導体層１１３と、第１被覆層１１４と、第２被覆層１１５と、によって構成されている。
容量素子１１１は、略直方体状を成していて、長さ方向で向き合う第１面ｆ１及び第２面ｆ２と、幅方向で向き合う第３面ｆ３及び第４面ｆ４と、高さ方向で向き合う第５面ｆ５及び第６面ｆ６とを有している。また、容量素子１１１は、誘電体層（符号省略）を介して高さ方向に交互に配された略矩形状の複数の第１内部電極層１１１ａと略矩形状の複数の第２内部電極層１１１ｂを内包している。各第１内部電極層１１１ａの幅、長さ及び厚さと各第２内部電極層１１１ｂの幅、長さ及び厚さは略同じであり、各誘電体層の厚さは略同じである。ちなみに、各第１内部電極層１１１ａの厚さと各第２内部電極層１１１ｂの厚さは、例えば０．５〜２μｍの範囲内で設定されており、各誘電体層の厚さは、例えば０．５〜２μｍの範囲内で設定されている。なお、図１〜図５には、第１内部電極層１１１ａと第２内部電極層１１１ｂそれぞれを１０層ずつ描いているが、これらは図示の都合によるものであって、第１内部電極層１１１ａと第２内部電極層１１１ｂの数は１１層以上であってもよい。
容量素子１１１の各第１内部電極層１１１ａと各第２内部電極層１１１ｂを除く部分には、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、好ましくは比誘電率が１０００以上の高誘電率系誘電体セラミックスが使用できる。また、各第１内部電極層１１１ａと各第２内部電極層１１１ｂには、ニッケル、銅、パラジウム、白金、銀、金、これらの合金等を主成分した良導体が使用できる。
第１導体層１１２は、略矩形状を成していて、容量素子１１１の第１面ｆ１を密着状態で覆っている。第１導体層１１２の幅及び高さは、第１面ｆ１の幅及び高さと略同じである。第１導体層１１２の厚さは、コンデンサ本体１１０の長さに関与することから極力薄い方が望ましい。ちなみに、第１導体層１１２の厚さは、例えば第１内部電極層１１１ａの厚さの１〜５倍の範囲内で設定されており、好ましくは０．５〜５μｍの範囲内で設定されている。また、第１導体層１１２には、ニッケル、銅、パラジウム、白金、銀、金、これらの合金等を主成分した良導体が使用でき、好ましくは第１内部電極層１１１ａの主成分と同じ主成分の良導体が使用できる。この第１導体層１１２には、各第１内部電極層１１１ａの長さ方向一端縁が各第１内部電極層１１１ａの幅と同等の接続幅にて接続されている。なお、第１導体層１１２に対する各第１内部電極層１１１ａの長さ方向一端縁の接続幅は理想的には各第１内部電極層１１１ａの幅となるが、実際のものでは各第１内部電極層１１１ａの長さ方向一端縁の幅に各第１内部電極層１１１ａの幅の±５％程度の変動が確認できたため、ここでは敢えて「各第１内部電極層１１１ａの幅と同じ接続幅」と表現せずに「各第１内部電極層１１１ａの幅と同等の接続幅」と表現している。
第２導体層１１３は、略矩形状を成していて、容量素子１１１の第２面ｆ２を密着状態で覆っている。第２導体層１１３の幅及び高さは、第２面ｆ２の幅及び高さと略同じである。第２導体層１１３の厚さは、コンデンサ本体１１０の長さに関与することから極力薄い方が望ましい。ちなみに、第２導体層１１３の厚さは、例えば第２内部電極層１１１ｂの厚さの１〜５倍の範囲内で設定されており、好ましくは０．５〜５μｍの範囲内で設定されている。また、第２導体層１１３には、ニッケル、銅、パラジウム、白金、銀、金、これらの合金等を主成分した良導体が使用でき、好ましくは第２内部電極層１１１ｂの主成分と同じ主成分の良導体が使用できる。この第２導体層１１３には、各第２内部電極層１１１ｂの長さ方向他端縁が各第２内部電極層１１１ｂの幅と同等の接続幅にて接続されている。なお、第２導体層１１３に対する各第２内部電極層１１１ｂの長さ方向他端縁の接続幅は理想的には各第２内部電極層１１１ｂの幅となるが、実際のものでは各第２内部電極層１１１ｂの長さ方向一端縁の幅に各第２内部電極層１１１ｂの幅の±５％程度の変動が確認できたため、ここでは敢えて「各第２内部電極層１１１ｂの幅と同じ接続幅」と表現せずに「各第２内部電極層１１１ｂの幅と同等の接続幅」と表現している。
第１被覆層１１４は、略矩形状を成していて、第１導体層１１２の外面を密着状態で覆っている。第１被覆層１１４の幅及び高さは、第１導体層１１２の外面の幅及び高さと略同じである。第１被覆層１１４の厚さは、コンデンサ本体１１０の長さに関与することから極力薄い方が望ましい。ちなみに、第１被覆層１１４の厚さは、例えば第１内部電極層１１１ａと第２内部電極層１１１ｂとの間に介在する誘電体層の厚さの１〜１０倍の範囲内で設定されており、好ましくは１〜１０μｍの範囲内で設定されている。また、第１被覆層１１４には、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、好ましくは比誘電率が１０００以上の高誘電率系誘電体セラミックス、より好ましくは容量素子１１１の第１内部電極層１１１ａと第２内部電極層１１１ｂを除く部分の主成分と同じ主成分の誘電体セラミックスが使用できる。
第２被覆層１１５は、略矩形状を成していて、第２導体層１１３の外面を密着状態で覆っている。第２被覆層１１５の幅及び高さは、第２導体層１１３の外面の幅及び高さと略同じである。第２被覆層１１５の厚さは、コンデンサ本体１１０の長さに関与することから極力薄い方が望ましい。ちなみに、第２被覆層１１５の厚さは、例えば第１内部電極層１１１ａと第２内部電極層１１１ｂとの間に介在する誘電体層の厚さの１〜１０倍の範囲内で設定されており、好ましくは１〜１０μｍの範囲内で設定されており、より好ましくは第１被覆層１１４の厚さと略同じある。また、第２被覆層１１５には、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、好ましくは比誘電率が１０００以上の高誘電率系誘電体セラミックス、より好ましくは容量素子１１１の第１内部電極層１１１ａと第２内部電極層１１１ｂを除く部分の主成分と同じ主成分の誘電体セラミックスが使用できる。
第１外部電極１２０は、略矩形状を成していて、コンデンサ本体１１０の高さ方向一面に相当する容量素子１１１の第５面ｆ５の第１被覆層１１４側に密着状態で設けられている。第１外部電極１２０の幅は容量素子１１１の第５面ｆ５の幅と略同じであり、長さは例えば積層セラミックコンデンサの長さＬの１／８〜１／３の範囲内で設定されており、厚さは例えば１〜１５μｍの範囲内で設定されている。また、第１外部電極１２０の長さ方向一端縁は、第１被覆層１１４の外面下まで達している。この第１外部電極１２０には、第１導体層１１２の高さ方向一端縁が第１導体層１１２の幅と同等の接続幅にて接続されている。なお、第１外部電極１２０に対する第１導体層１１２の高さ方向一端縁の接続幅は理想的には第１導体層１１２の幅となるが、実際のものでは第１導体層１１２の高さ方向一端縁の幅に第１導体層１１２の幅の±５％程度の変動が確認できたため、ここでは敢えて「第１導体層１１２の幅と同じ接続幅」と表現せずに「第１導体層１１２の幅と同等の接続幅」と表現している。
第２外部電極１３０は、略矩形状を成していて、コンデンサ本体１１０の高さ方向一面に相当する容量素子１１１の第５面ｆ５の第２被覆層１１５側に密着状態で設けられている。第２外部電極１３０の幅は容量素子１１１の第５面ｆ５の幅と略同じであり、長さは例えば積層セラミックコンデンサの長さＬの１／８〜１／３の範囲内で設定されており、厚さは例えば１〜１５μｍの範囲内で設定されている。また、第２外部電極１３０の長さ方向他端縁は、第２被覆層１１５の外面下まで達している。この第２外部電極１３０には、第２導体層１１３の高さ方向一端縁が第２導体層１１３の幅と同等の接続幅にて接続されている。なお、第２外部電極１３０に対する第２導体層１１３の高さ方向一端縁の接続幅は理想的には第２導体層１１３の幅となるが、実際のものでは第２導体層１１３の高さ方向一端縁の幅に第２導体層１１３の幅の±５％程度の変動が確認できたため、ここでは敢えて「第２導体層１１３の幅と同じ接続幅」と表現せずに「第２導体層１１３の幅と同等の接続幅」と表現している。
ここで、図５を用いて、第１外部電極１２０と第２外部電極１３０の態様について補足する。なお、図５には第１外部電極１２０のみを描いているが、第２外部電極１３０も図５と同様の態様を有している。
図５に示した第１外部電極１２０は、主として容量素子１１１の第５面ｆ５に密着した下地膜１２１と、下地膜１２１の外面に密着した中間膜１２２と、中間膜１２２の外面に密着した表面膜１２３とを有する３層構造である。なお、第１外部電極１２０と第２外部電極１３０は必ずしも３層構造である必要はなく、中間膜（１２２）を除外した２層構造や、中間膜（１２２）を２層以上とした多層構造や、表面膜（１２３）のみとした単層構造であってもよい。
３層構造の場合を例に挙げて説明すれば、下地膜（１２１）は例えば焼き付け膜からなり、この焼き付け膜には好ましくはニッケル、銅、パラジウム、白金、銀、金、これらの合金等を主成分した良導体が使用できる。中間膜（１２２）は例えばメッキ膜からなり、このメッキ膜には好ましくは白金、パラジウム、金、銅、ニッケル、これらの合金等を主成分とした良導体が使用できる。表面膜（１２３）は例えばメッキ膜からなり、このメッキ膜には好ましくは銅、スズ、パラジウム、金、亜鉛、これらの合金等を主成分とした良導体が使用できる。
次に、前述の積層セラミックコンデンサに適した製造方法の例を、図１〜図５に示した符号等を適宜用いて説明する。
製造に際しては、誘電体セラミックス粉末、有機バインダ、有機溶剤及び各種添加剤を含有したセラミックスラリーと、良導体粉末、有機バインダ、有機溶剤及び各種添加剤を含有した電極ペーストを用意する。
続いて、キャリアフィルムの表面にセラミックスラリーを塗工して乾燥することにより、第１シートを作製する。また、この第１シートの表面に電極ペーストを印刷して乾燥することにより、内部電極層パターン群が形成された第２シートを作製する。
続いて、第１シートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子１１１の高さ方向一方のマージン部分に対応する部位を形成する。続いて、第２シートから取り出した単位シート（内部電極層パターン群を含む）を所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子１１１の第１内部電極層１１１ａ及び第２内部電極層１１１ｂが存在する部分に対応する部位を形成する。続いて、第１シートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子１１１の高さ方向他方のマージン部分に対応する部位を形成する。最後に、積み重ねられた全体を本熱圧着することにより、未焼成シートを作製する。
続いて、未焼成シートを格子状に切断することにより、容量素子１１１に対応した未焼成素子を作製する。続いて、多数の未焼成素子の向きを揃えてから、各未焼成素子の長さ方向一面に第１導体層１１２に対応した未焼成導体層と第１被覆層１１４に対応した未焼成被覆層を作製すると共に、これらを反転させてから、各未焼成素子の長さ方向他面に第２導体層１１３に対応した未焼成導体層と第２被覆層１１５に対応した未焼成被覆層を作製する。これにより、コンデンサ本体１１０に対応した未焼成本体が作製される。
未焼成導体層と未焼成被覆層の作製方法としては、（ｗ１）未焼成素子の長さ方向両面それぞれに導体層用ペーストを塗布、ディップ又は印刷して乾燥した後に、これに別途用意しておいた誘電体層用シートを押し付けて貼り付ける方法、（ｗ２）別途用意しておいた誘電体層用シートに導体ペーストを塗布又は印刷して乾燥したものを未焼成素子の長さ方向両面それぞれに押し付けて貼り付ける方法、（ｗ３）未焼成素子の長さ方向両面それぞれに導体層用ペーストを塗布、ディップ又は印刷して乾燥した後に、これに誘電体層用スラリーを塗布、ディップ又は印刷して乾燥する方法、が好ましく採用できる。
前記の導体層用ペーストには、前記電極ペーストと同じペーストの他、前記電極ペーストと良導体粉末の種類が異なるペーストや、良導体粉末と有機バインダと有機溶剤のみを含むペーストを使用できる。また、前記の誘電体層用シートには、前記セラミックスラリーと同じスラリーを塗工して乾燥したシートの他、前記セラミックスラリーと誘電体セラミック粉末の種類が異なるスラリーを塗工して乾燥したシートを使用できる。さらに、前記の誘電体層用スラリーには、前記セラミックスラリーと同じスラリーの他、前記セラミックスラリーと誘電体セラミック粉末の種類が異なるスラリーを使用できる。
続いて、未焼成本体をこれに含まれている誘電体セラミックス粉末と良導体粉末に応じた雰囲気下、並びに、温度プロファイルにて多数個一括で焼成（脱バインダ処理と焼成処理を含む）を行い、必要に応じて多数個一括でバレル研磨を行う。これにより、コンデンサ本体１１０が作製される。
続いて、多数のコンデンサ本体１１０の向きを揃えてから、各コンデンサ本体１１０の高さ方向一面に電極ペースト（前記電極ペーストと同じペースト、或いは、前記電極ペーストと良導体粉末の種類が異なる別のペースト）を塗布又は印刷して乾燥した後、焼き付け処理を行って下地膜（１２１）を形成する。続いて、下地膜（１２１）を覆う中間膜（１２２）と表面膜（１２３）をメッキ処理で形成して、第１外部電極１２０と第２外部電極１３０を作製する。
次に、前述の積層セラミックコンデンサによって得られる効果（効果ｅ１〜効果ｅ３）について説明する。
（ｅ１）コンデンサ本体１１０が、（１）誘電体層を介して交互に配された略矩形状の複数の第１内部電極層１１１ａと略矩形状の複数の第２内部電極層１１１ｂとを内包する略直方体状の容量素子１１１と、（２）容量素子１１１の長さ方向一面を覆う第１導体層１１２と、（３）容量素子１１１の長さ方向他面を覆う第２導体層１１３と、（４）第１導体層１１２の外面を覆う第１被覆層１１４と、（５）第２導体層１１３の外面を覆う第２被覆層１１５と、によって構成されている。また、第１導体層１１２には複数の第１内部電極層１１１ａの長さ方向一端縁それぞれが複数の第１内部電極層１１１ａそれぞれの幅と同等の接続幅にて接続され、第２導体層１１３には複数の第２内部電極層１１１ｂの長さ方向他端縁それぞれが複数の第２内部電極層１１１ｂそれぞれの幅と同等の接続幅にて接続され、第１外部電極１２０には第１導体層１１２の高さ方向一端縁が第１導体層１１２の幅と同等の接続幅にて接続され、前記第２外部電極１３０には第２導体層１１３の高さ方向一端縁が第２導体層１１３の幅と同等の接続幅にて接続されている。
即ち、コンデンサ本体１１０に、各第１内部電極層１１１ａを各々の幅を活かして第１外部電極１２０に接続する役目を果たす第１導体層１１２と、各第２内部電極層１１１ｂを各々の幅を活かして第２外部電極１３０に接続する役目を果たす第２導体層１１３が設けられているため、各第１内部電極層１１１ａの幅及び長さと各第２内部電極層１１１ｂの幅及び長さが縮小されても、第１外部電極１２０に対する各第１内部電極層１１１ａの接続と第２外部電極１３０に対する各第２内部電極層１１１ｂの接続が不安定になることを極力回避することができる。依って、略直方体状のコンデンサ本体１１０の高さ方向一面に第１外部電極１２０と第２外部電極１３０が設けられた積層セラミックコンデンサにおいて小型化と大容量化の要求に応じる場合であっても、第１外部電極１２０に対する各第１内部電極層１１１ａの接続と第２外部電極１３０に対する各第２内部電極層１１１ｂの接続のそれぞれに信頼性の高い接続を実現できる。
（ｅ２）コンデンサ本体１１０の第１導体層１１２と第２導体層１１３それぞれの厚さが、複数の第１内部電極層１１１ａと複数の第２内部電極層１１１ｂそれぞれの厚さの１〜５倍の範囲内で設定されているので、第１導体層１１２と第２導体層１１３それぞれの厚さによって積層セラミックコンデンサの長さＬが増加することを極力回避することができる。
（ｅ３）コンデンサ本体１１０の第１被覆層１１４と第２被覆層１１５それぞれの厚さが、容量素子１１１の誘電体層の厚さの１〜１０倍の範囲内で設定されているので、第１被覆層１１４と第２被覆層１１５それぞれの厚さによって積層セラミックコンデンサの長さＬが増加することを極力回避することができる。
次に、前述の積層セラミックコンデンサの変形例（第１変形例ｍ１〜第４変形例ｍ４）について説明する。
（ｍ１）図６（Ａ）及び図６（Ｂ）に示したように、第１導体層１１２の第１外部電極１２０に接続された一端縁を除く周縁を、第１被覆層１１４の容量素子１１１側に延びた部分１１４ａによって覆うと共に、第２導体層１１３の第２外部電極１３０に接続された一端縁を除く周縁を、第２被覆層１１５の容量素子１１１側に延びた部分１１５ａによって覆うようにしてもよい。このようにすれば、回路基板に実装するときに積層セラミックコンデンサが倒れても、第１導体層１１２と第２導体層１１３が回路基板の導体ラインや隣接する電子部品等に接触してショート等の問題を生じることを防げる、といった別の効果を得ることができる。
（ｍ２）図７（Ａ）及び図７（Ｂ）に示したように、容量素子１１１に、誘電体層（符号省略）を介して幅方向に配された略矩形状の複数の第１内部電極層１１１ａ’と略矩形状の複数の第２内部電極層１１１ｂ’を内包させるようにしてもよい。このようにすると、各第１内部電極層１１１ａ’の向きと各第２内部電極層１１１ｂ’の向きが第１外部電極１２０及び第２外部電極１３０と略直角になるが、前記同様の効果ｅ１〜効果ｅ３を得ることができる。
（ｍ３）先の製法例で述べた未焼成被覆層にＭｇＯ等の酸化促進剤を０．１〜１０ａｔ％程度含有させておけば、後の焼成工程で作製される第１導体層１１２の主として第１被覆層１１４との境界部分、並びに、第２導体層１１３の主として第２被覆層１１５との境界部分に金属酸化物を散在させて、この金属酸化物によって第１導体層１１２に対する第１被覆層１１４の密着性と第２導体層１１３に対する第２被覆層１１５の密着性を高めることができる。
（ｍ４）先の製法例で述べた未焼成導体層に容量素子１１１の第１内部電極層１１１ａと第２内部電極層１１１ｂを除く部分の主成分と同じ誘電体セラミック粉末を５〜５０ｗｔ％程度含有させておけば、容量素子１１１に対する第１導体層１１２の密着性と容量素子１１１に対する第２導体層１１３の密着性を高めることができる。
《第２実施形態》
先ず、図８〜図１２を用いて、本発明の第２実施形態に係る積層セラミックコンデンサの構造について説明する。なお、第２実施形態に係る積層セラミックコンデンサの容量素子２１１（第１内部電極層２１１ａ、第２内部電極層２１１ｂ及び誘電体層を含む）の構成は、第１実施形態に係る積層セラミックコンデンサの容量素子１１１（第１内部電極層１１１ａ、第２内部電極層１１１ｂ及び誘電体層を含む）の構成と同じであるため、ここでは第２実施形態に係る積層セラミックコンデンサが第１実施形態に係る積層セラミックコンデンサと構造上で相違する点を主として説明する。
先ず、図８〜図１２を用いて、本発明の第２実施形態に係る積層セラミックコンデンサの構造について説明する。なお、第２実施形態に係る積層セラミックコンデンサの容量素子２１１（第１内部電極層２１１ａ、第２内部電極層２１１ｂ及び誘電体層を含む）の構成は、第１実施形態に係る積層セラミックコンデンサの容量素子１１１（第１内部電極層１１１ａ、第２内部電極層１１１ｂ及び誘電体層を含む）の構成と同じであるため、ここでは第２実施形態に係る積層セラミックコンデンサが第１実施形態に係る積層セラミックコンデンサと構造上で相違する点を主として説明する。
この積層セラミックコンデンサは、略直方体状のコンデンサ本体２１０と、コンデンサ本体２１０の高さ方向一面に設けられた略矩形状の第１外部電極２２０と略矩形状の第２外部電極２３０とを備えていて、全体寸法が長さＬと幅Ｗと高さＨによって規定されている。コンデンサ本体２１０は、略直方体状の容量素子２１１と、第１導体層２１２と、第２導体層２１３と、第２被覆層２１４と、第２被覆層２１５と、によって構成されている。
第１導体層２１２は、略矩形状を成していて、容量素子２１１の第１面ｆ１を密着状態で覆っている。第１導体層２１２の幅及び高さは、第１面ｆ１の幅及び高さと略同じである。第１導体層２１２の厚さは、コンデンサ本体２１０の長さに関与することから極力薄い方が望ましい。ちなみに、第１導体層２１２の厚さは、例えば第１内部電極層１１１ａの厚さの１〜５倍の範囲内で設定されており、好ましくは０．５〜５μｍの範囲内で設定されている。また、第１導体層２１２には、ニッケル、銅、パラジウム、白金、銀、金、これらの合金等を主成分した良導体が使用でき、好ましくは第１内部電極層２１１ａの主成分と同じ主成分の良導体が使用できる。この第１導体層２１２には、各第１内部電極層２１１ａの長さ方向一端縁が各第１内部電極層２１１ａの幅と同等の接続幅にて接続されている。なお、第１導体層２１２に対する各第１内部電極層２１１ａの長さ方向一端縁の接続幅は理想的には各第１内部電極層２１１ａの幅となるが、実際のものでは各第１内部電極層２１１ａの長さ方向一端縁の幅に各第１内部電極層２１１ａの幅の±５％程度の変動が確認できたため、ここでは敢えて「各第１内部電極層２１１ａの幅と同じ接続幅」と表現せずに「各第１内部電極層２１１ａの幅と同等の接続幅」と表現している。
第２導体層２１３は、略矩形状を成していて、容量素子２１１の第２面ｆ２を密着状態で覆っている。第２導体層２１３の幅及び高さは、第２面ｆ２の幅及び高さと略同じである。第２導体層２１３の厚さは、コンデンサ本体２１０の長さに関与することから極力薄い方が望ましい。ちなみに、第２導体層２１３の厚さは、例えば第２内部電極層２１１ｂの厚さの１〜５倍の範囲内で設定されており、好ましくは０．５〜５μｍの範囲内で設定されている。また、第２導体層２１３には、ニッケル、銅、パラジウム、白金、銀、金、これらの合金等を主成分した良導体が使用でき、好ましくは第２内部電極層２１１ｂの主成分と同じ主成分の良導体が使用できる。この第２導体層２１３には、各第２内部電極層２１１ｂの長さ方向他端縁が各第２内部電極層２１１ｂの幅と同等の接続幅にて接続されている。なお、第２導体層２１３に対する各第２内部電極層２１１ｂの長さ方向他端縁の接続幅は理想的には各第２内部電極層２１１ｂの幅となるが、実際のものでは各第２内部電極層２１１ｂの長さ方向他端縁の幅に各第１内部電極層２１１ａの幅の±５％程度の変動が確認できたため、ここでは敢えて「各第２内部電極層２１１ｂの幅と同じ接続幅」と表現せずに「各第２内部電極層２１１ｂの幅と同等の接続幅」と表現している。
第１被覆層２１４は、略矩形状を成していて、第１導体層２１２の外面を密着状態で覆っている。第１被覆層２１４の幅は第１導体層２１２の外面の幅と略同じで、高さは第１導体層２１２の外面の高さよりも僅かに大きく、且つ、大きくなっている部分を第１外部電極２２０側に突出している。第１被覆層２１４の厚さは、コンデンサ本体２１０の長さに関与することから極力薄い方が望ましい。ちなみに、第１被覆層２１４の厚さは、例えば第１内部電極層１１１ａと第２内部電極層１１１ｂとの間に介在する誘電体層の厚さの１〜１０倍の範囲内で設定されており、好ましくは１〜１０μｍの範囲内で設定されている。また、第１被覆層２１４には、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、好ましくは比誘電率が１０００以上の高誘電率系誘電体セラミックス、より好ましくは容量素子２１１の第１内部電極層２１１ａと第２内部電極層２１１ｂを除く部分の主成分と同じ主成分の誘電体セラミックスが使用できる。
第２被覆層２１５は、略矩形状を成していて、第２導体層２１３の外面を密着状態で覆っている。第２被覆層２１５の幅は第２導体層２１３の外面の幅と略同じで、高さは第２導体層２１３の外面の高さよりも僅かに大きく、且つ、大きくなっている部分を第２外部電極２３０側に突出している。第２被覆層２１５の厚さは、コンデンサ本体２１０の長さに関与することから極力薄い方が望ましい。ちなみに、第２被覆層２１５の厚さは、例えば第１内部電極層１１１ａと第２内部電極層１１１ｂとの間に介在する誘電体層の厚さの１〜１０倍の範囲内で設定されており、好ましくは１〜１０μｍの範囲内で設定されており、より好ましくは第１被覆層２１４の厚さと略同じある。また、第２被覆層２１５には、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、好ましくは比誘電率が１０００以上の高誘電率系誘電体セラミックス、より好ましくは容量素子２１１の第１内部電極層２１１ａと第２内部電極層２１１ｂを除く部分の主成分と同じ主成分の誘電体セラミックスが使用できる。
第１外部電極２２０は、略矩形状を成していて、コンデンサ本体２１０の高さ方向一面に相当する容量素子２１１の第５面ｆ５の第１被覆層２１４側に密着状態で設けられている。第１外部電極２３０の幅は容量素子２１１の第５面ｆ５の幅と略同じであり、長さは例えば積層セラミックコンデンサの長さＬの１／８〜１／３の範囲内で設定されており、厚さは例えば１〜１５μｍの範囲内で設定されている。また、第１外部電極２２０の長さ方向一端縁は、第１被覆層２１４の内面下まで達していて、第１被覆層２１４の高さ方向一端部（第１外部電極２２０側に突出した部分）の内面に密着している。この第１外部電極２２０には、第１導体層２１２の高さ方向一端縁が第１導体層２１２の幅と同等の接続幅にて接続されている。なお、第１外部電極２２０に対する第１導体層２１２の高さ方向一端縁の接続幅は理想的には第１導体層２１２の幅となるが、実際のものでは第１導体層２１２の高さ方向一端縁の幅に第１導体層２１２の幅の±５％程度の変動が確認できたため、ここでは敢えて「第１導体層２１２の幅と同じ接続幅」と表現せずに「第１導体層２１２の幅と同等の接続幅」と表現している。
第２外部電極２３０は、略矩形状を成していて、コンデンサ本体２１０の高さ方向一面に相当する容量素子２１１の第５面ｆ５の第２被覆層２１５側に密着状態で設けられている。第２外部電極２３０の幅は容量素子２１１の第５面ｆ５の幅と略同じであり、長さは例えば積層セラミックコンデンサの長さＬの１／８〜１／３の範囲内で設定されており、厚さは例えば１〜１５μｍの範囲内で設定されている。また、第２外部電極２３０の長さ方向他端縁は、第２被覆層２１５の内面下まで達していて、第２被覆層２１５の高さ方向一端部（第１外部電極２３０側に突出した部分）の内面に密着している。この第２外部電極２３０には、第２導体層２１３の高さ方向一端縁が第２導体層２１３の幅と同等の接続幅にて接続されている。なお、第２外部電極２３０に対する第２導体層２１３の高さ方向一端縁の接続幅は理想的には第２導体層２１３の幅となるが、実際のものでは第２導体層２１３の高さ方向一端縁の幅に第２導体層２１３の幅の±５％程度の変動が確認できたため、ここでは敢えて「第２導体層２１３の幅と同じ接続幅」と表現せずに「第２導体層２１３の幅と同等の接続幅」と表現している。
ここで、図１２（Ａ）を用いて、第１外部電極２２０と第２外部電極２３０の態様について補足する。なお、図１２（Ａ）には第１外部電極２２０のみを描いているが、第２外部電極２３０も図１２（Ａ）と同様の態様を有している。
図１２（Ａ）に示した第１外部電極２２０は、主として容量素子２１１の第５面ｆ５に密着した下地膜２２１と、下地膜２２１の外面に密着した中間膜２２２と、中間膜２２２の外面に密着した表面膜２２３とを有する３層構造である。なお、第１外部電極２２０と第２外部電極２３０は必ずしも３層構造である必要はなく、中間膜（２２２）を除外した２層構造や、中間膜（２２２）を２層以上とした多層構造や、表面膜（２２３）のみとした単層構造であってもよい。
３層構造の場合を例に挙げて説明すれば、下地膜（２２１）は例えば焼き付け膜からなり、この焼き付け膜には好ましくはニッケル、銅、パラジウム、白金、銀、金、これらの合金等を主成分した良導体が使用できる。中間膜（２２２）は例えばメッキ膜からなり、このメッキ膜には好ましくは白金、パラジウム、金、銅、ニッケル、これらの合金等を主成分とした良導体が使用できる。表面膜（２２３）は例えばメッキ膜からなり、このメッキ膜には好ましくは銅、スズ、パラジウム、金、亜鉛、これらの合金等を主成分とした良導体が使用できる。
次に、前述の積層セラミックコンデンサに適した製造方法の例を、図８〜図１２に示した符号等を適宜用いて説明する。
製造に際しては、誘電体セラミックス粉末、有機バインダ、有機溶剤及び各種添加剤を含有したセラミックスラリーと、良導体粉末、有機バインダ、有機溶剤及び各種添加剤を含有した電極ペーストを用意する。
続いて、キャリアフィルムの表面にセラミックスラリーを塗工して乾燥することにより、第１シートを作製すると共に、この第１シートの表面に電極ペーストを印刷して乾燥することにより、内部電極層パターン群が形成された第２シートを作製する。
続いて、第１シートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子２１１の高さ方向一方のマージン部分に対応する部位を形成する。続いて、第２シートから取り出した単位シート（内部電極層パターン群を含む）を所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子２１１の第１内部電極層２１１ａ及び第２内部電極層２１１ｂが存在する部分に対応する部位を形成する。続いて、第１シートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量素子２１１の高さ方向他方のマージン部分に対応する部位を形成する。最後に、積み重ねられた全体を本熱圧着することにより、未焼成シートを作製する。
続いて、未焼成シートを格子状に切断することにより、容量素子２１１に対応した未焼成素子を作製する。続いて、多数の未焼成素子の向きを揃えてから、各未焼成素子の長さ方向一面に第１導体層２１２に対応した未焼成導体層を作製すると共に、これらを反転させてから、各未焼成素子の長さ方向他面に第２導体層２１３に対応した未焼成導体層を作製する。続いて、未焼成導体層を作製した後の各未焼成素子の高さ方向一面に第１外部電極２２０の下地膜に対応した未焼成下地膜と第２外部電極２３０の下地膜に対応した未焼成下地膜を作製する。続いて、未焼成下地膜を作製した後の各未焼成素子の向きを揃えてから、各未焼成素子の長さ方向一面に第１被覆層２１４に対応した未焼成被覆層を作製すると共に、これらを反転させてから、各未焼成素子の長さ方向他面に第２被覆層２１５に対応した未焼成被覆層を作製する。これにより、コンデンサ本体２１０に対応し、且つ、未焼成下地膜が形成された未焼成本体が作製される。
未焼成導体層の作製方法としては、未焼成素子の長さ方向両面それぞれに導体層用ペーストを塗布、ディップ又は印刷して乾燥する方法が好ましく採用できる。また、未焼成下地膜の作製方法としては、未焼成素子の高さ方向一面に電極ペースト（前記電極ペーストと同じペースト、或いは、前記電極ペーストと良導体粉末の種類が異なる別のペースト）を塗布又は印刷して乾燥する方法が好ましく採用できる。さらに、未焼成被覆層の作製方法としては、別途用意しておいた誘電体層用シートを未焼成導体層及び未焼成下地膜に押し付けて貼り付ける方法や、誘電体層用スラリーを未焼成導体層及び未焼成下地膜に塗布、ディップ又は印刷して乾燥する方法が好ましく採用できる。
なお、前記未焼成シート作製工程において、下地膜パターン群が形成された第３シートを用い、この第３シートが下地膜パターン群が外側を向くように配置された未焼成シートを作製すれば、前記切断工程によって未焼成下地膜を有する未焼成素子を得ることができるため、このようにすれば前記の未焼成下地膜の作製を省略することも可能である。この場合、第１外部電極２２０の下地膜２２１の態様は図１２（Ｂ）に示したようになる（図示省略の第２外部電極２３０の下地膜の態様も同様である）。
また、図１１及び図１２には、第１外部電極２２０の長さ方向一端縁が第１被覆層２１４の高さ方向一端部によって覆い隠されているものを示し、第２外部電極２３０の長さ方向他端縁が第２被覆層２１５の高さ方向一端部によって覆い隠されているものを示してあるが、第１外部電極２２０の長さ方向一端縁に第１被覆層２１４の高さ方向一端部が及んでおり、第２外部電極２３０の長さ方向他端縁に第１被覆層２１４の高さ方向一端部が及んでいれば、第１外部電極２２０の長さ方向一端縁が第１被覆層２１４の高さ方向一端部によって覆い隠されていなくてもよく、第２外部電極２３０の長さ方向他端縁が第２被覆層２１５の高さ方向一端部によって覆い隠されていなくてもよい。即ち、第１外部電極２２０の厚さ方向外側部分と第２外部電極２３０の厚さ方向外側部分、例えば図１２に示した中間膜（２２２）及び表面膜（２２３）が露出するように、第１外部電極２２０の長さ方向一端縁が第１被覆層２１４の高さ方向一端部によって覆われていてもよいし、第２外部電極２３０の長さ方向他端縁が第２被覆層２１５の高さ方向一端部によって覆われていてもよい。
前記の導体層用ペーストには、前記電極ペーストと同じペーストの他、前記電極ペーストと良導体粉末の種類が異なるペーストや、良導体粉末と有機バインダと有機溶剤のみを含むペーストを使用できる。また、前記の誘電体層用シートには、前記セラミックスラリーと同じスラリーを塗工して乾燥したシートの他、前記セラミックスラリーと誘電体セラミック粉末の種類が異なるスラリーを塗工して乾燥したシートを使用できる。さらに、前記の誘電体層用スラリーには、前記セラミックスラリーと同じスラリーの他、前記セラミックスラリーと誘電体セラミック粉末の種類が異なるスラリーを使用できる。
続いて、未焼成下地膜を有する未焼成本体をこれに含まれている誘電体セラミックス粉末と良導体粉末に応じた雰囲気下、並びに、温度プロファイルにて多数個一括で焼成（脱バインダ処理と焼成処理を含む）を行い、必要に応じて多数個一括でバレル研磨を行う。これにより、下地膜付きのコンデンサ本体２１０が作製される。
続いて、各コンデンサ本体２１０の下地膜（２２１）を覆う中間膜（２２２）と表面膜（２２３）をメッキ処理で形成して、第１外部電極２２０と第２外部電極２３０を作製する。
次に、前述の積層セラミックコンデンサによって得られる効果（効果ｅ１１〜効果ｅ１３）について説明する。
（ｅ１１）コンデンサ本体２１０が、（１）誘電体層を介して交互に配された略矩形状の複数の第１内部電極層２１１ａと略矩形状の複数の第２内部電極層２１１ｂとを内包する略直方体状の容量素子２１１と、（２）容量素子２１１の長さ方向一面を覆う第１導体層２１２と、（３）容量素子２１１の長さ方向他面を覆う第２導体層２１３と、（４）第１導体層２１２の外面を覆う第１被覆層２１４と、（５）第２導体層２１３の外面を覆う第２被覆層２１５と、によって構成されている。また、第１導体層２１２には複数の第１内部電極層２１１ａの長さ方向一端縁それぞれが複数の第１内部電極層２１１ａそれぞれの幅と同等の接続幅にて接続され、第２導体層２１３には複数の第２内部電極層２１１ｂの長さ方向他端縁それぞれが複数の第２内部電極層２１１ｂそれぞれの幅と同等の接続幅にて接続され、第１外部電極２２０には第１導体層２１２の高さ方向一端縁が第１導体層２１２の幅と同等の接続幅にて接続され、第２外部電極２３０には第２導体層２１３の高さ方向一端縁が第２導体層２１３の幅と同等の接続幅にて接続されている。
即ち、コンデンサ本体２１０に、各第１内部電極層２１１ａを各々の幅を活かして第１外部電極２２０に接続する役目を果たす第１導体層２１２と、各第２内部電極層２１１ｂを各々の幅を活かして第２外部電極２３０に接続する役目を果たす第２導体層２１３が設けられているため、各第１内部電極層２１１ａの幅及び長さと各第２内部電極層２１１ｂの幅及び長さが縮小されても、第１外部電極２２０に対する各第１内部電極層２１１ａの接続と第２外部電極２３０に対する各第２内部電極層２１１ｂの接続が不安定になることを極力回避することができる。依って、略直方体状のコンデンサ本体２１０の高さ方向一面に第１外部電極２２０と第２外部電極２３０が設けられた積層セラミックコンデンサにおいて小型化と大容量化の要求に応じる場合であっても、第１外部電極２２０に対する各第１内部電極層２１１ａの接続と第２外部電極２３０に対する各第２内部電極層２１１ｂの接続のそれぞれに信頼性の高い接続を実現できる。
（ｅ１２）コンデンサ本体２１０の第１導体層２１２と第２導体層２１３それぞれの厚さが、複数の第１内部電極層２１１ａと複数の第２内部電極層２１１ｂそれぞれの厚さの１〜５倍の範囲内で設定されているので、第１導体層２１２と第２導体層２１３それぞれの厚さによって積層セラミックコンデンサの長さＬが増加することを極力回避することができる。
（ｅ１３）コンデンサ本体２１０の第１被覆層２１４と第２被覆層２１５それぞれの厚さが、容量素子１１１の誘電体層の厚さの１〜１０倍の範囲内で設定されているので、第１被覆層２１４と第２被覆層２１５それぞれの厚さによって積層セラミックコンデンサの長さＬが増加することを極力回避することができる。
次に、前述の積層セラミックコンデンサの変形例（第１変形例ｍ１１〜第４変形例ｍ１４）について説明する。
（ｍ１１）図１３（Ａ）及び図１３（Ｂ）に示したように、第１導体層２１２の第１外部電極２２０に接続された一端縁を除く周縁を、第１被覆層２１４の容量素子２１１側に延びた部分２１４ａによって覆うと共に、第２導体層２１３の第２外部電極２３０に接続された一端縁を除く周縁を、第２被覆層２１５の容量素子２１１側に延びた部分２１５ａによって覆うようにしてもよい。このようにすれば、回路基板に実装するときに積層セラミックコンデンサが倒れても、第１導体層２１２と第２導体層２１３が回路基板の導体ラインや隣接する電子部品等に接触してショート等の問題を生じることを防げる、といった別の効果を得ることができる。
（ｍ１２）図１４（Ａ）及び図１４（Ｂ）に示したように、容量素子２１１に、誘電体層（符号省略）を介して幅方向に配された略矩形状の複数の第１内部電極層２１１ａ’と略矩形状の複数の第２内部電極層２１１ｂ’を内包させるようにしてもよい。このようにすると、各第１内部電極層２１１ａ’の向きと各第２内部電極層２１１ｂ’の向きが第１外部電極２２０及び第２外部電極２３０と略直角になるが、前記同様の効果ｅ１〜効果ｅ３を得ることができる。
（ｍ１３）先の製法例で述べた未焼成被覆層にＭｇＯ等の酸化促進剤を０．１〜１０ａｔ％程度含有させておけば、後の焼成工程で作製される第１導体層２１２の主として第１被覆層２１４との境界部分、並びに、第２導体層２１３の主として第２被覆層２１５との境界部分に金属酸化物を散在させて、この金属酸化物によって第１導体層２１２に対する第１被覆層２１４の密着性と第２導体層２１３に対する第２被覆層２１５の密着性を高めることができる。
（ｍ１４）先の製法例で述べた未焼成導体層に容量素子２１１の第１内部電極層２１１ａと第２内部電極層２１１ｂを除く部分の主成分と同じ誘電体セラミック粉末を５〜５０ｗｔ％程度含有させておけば、容量素子２１１に対する第１導体層２１２の密着性と容量素子２１１に対する第２導体層２１３の密着性を高めることができる。
１１０…コンデンサ本体、１１１…容量素子、１１１ａ，１１１ａ’…第１内部電極層、１１１ｂ，１１１ｂ’…第２内部電極層、１１２…第１導体層、１１３…第２導体層、１１４…第１被覆層、１１４ａ…第１被覆層の延びた部分、１１５…第２被覆層、１１５ａ…第２被覆層の延びた部分、１２０…第１外部電極、１３０…第２外部電極、２１０…コンデンサ本体、２１１…容量素子、２１１ａ，２１１ａ’…第１内部電極層、２１１ｂ，２１１ｂ’…第２内部電極層、２１２…第１導体層、２１３…第２導体層、２１４…第１被覆層、２１４６ａ…第１被覆層の延びた部分、２１５…第２被覆層、２１５ａ…第２被覆層の延びた部分、２２０…第１外部電極、２３０…第２外部電極。
Claims (4)
- 略直方体状のコンデンサ本体の高さ方向一面に略矩形状の第１外部電極と略矩形状の第２外部電極が設けられた積層セラミックコンデンサであって、
前記コンデンサ本体は、（１）誘電体層を介して交互に配された略矩形状の複数の第１内部電極層と略矩形状の複数の第２内部電極層とを内包する略直方体状の容量素子と、（２）前記容量素子の長さ方向一面を覆う第１導体層と、（３）前記容量素子の長さ方向他面を覆う第２導体層と、（４）前記第１導体層の外面を覆う第１被覆層と、（５）前記第２導体層の外面を覆う第２被覆層と、を備えており、
前記第１導体層には、前記複数の第１内部電極層の長さ方向一端縁それぞれが前記複数の第１内部電極層それぞれの幅と同等の接続幅にて接続され、
前記第２導体層には、前記複数の第２内部電極層の長さ方向他端縁それぞれが前記複数の第２内部電極層それぞれの幅と同等の接続幅にて接続され、
前記第１外部電極には、前記第１導体層の高さ方向一端縁が前記第１導体層の幅と同等の接続幅にて接続され、
前記第２外部電極には、前記第２導体層の高さ方向一端縁が前記第２導体層の幅と同等の接続幅にて接続されている、
積層セラミックコンデンサ。 - 前記第１導体層と前記第２導体層それぞれの厚さは、前記複数の第１内部電極層と前記複数の第２内部電極層それぞれの厚さの１〜５倍の範囲内で設定されている、
請求項１に記載の積層セラミックコンデンサ。 - 前記第１被覆層と前記第２被覆層それぞれの厚さは、前記容量素子の前記誘電体層の厚さの１〜１０倍の範囲内で設定されている、
請求項１又は２に記載の積層セラミックコンデンサ。 - 前記第１導体層の前記第１外部電極に接続された一端縁を除く周縁は、前記第１被覆層の前記容量素子側に延びた部分によって覆われており、
前記第２導体層の前記第２外部電極に接続された一端縁を除く周縁は、前記第２被覆層の前記容量素子側に延びた部分によって覆われている、
請求項１〜３の何れか１項に記載の積層セラミックコンデンサ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016061493A JP6421137B2 (ja) | 2016-03-25 | 2016-03-25 | 積層セラミックコンデンサ |
| KR1020170031069A KR102368320B1 (ko) | 2016-03-25 | 2017-03-13 | 적층 세라믹 콘덴서 |
| US15/461,230 US10153090B2 (en) | 2016-03-25 | 2017-03-16 | Multilayer ceramic capacitor having external electrodes provided on bottom face and conductor and cover layers provided on front and rear faces |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016061493A JP6421137B2 (ja) | 2016-03-25 | 2016-03-25 | 積層セラミックコンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017175037A true JP2017175037A (ja) | 2017-09-28 |
| JP6421137B2 JP6421137B2 (ja) | 2018-11-07 |
Family
ID=59897383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016061493A Active JP6421137B2 (ja) | 2016-03-25 | 2016-03-25 | 積層セラミックコンデンサ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10153090B2 (ja) |
| JP (1) | JP6421137B2 (ja) |
| KR (1) | KR102368320B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020098900A (ja) * | 2018-12-18 | 2020-06-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | キャパシタ部品 |
| KR20210009277A (ko) | 2019-07-16 | 2021-01-26 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
| US11107632B2 (en) | 2018-07-24 | 2021-08-31 | Tdk Corporation | Multilayer ceramic electronic component |
| US11908626B2 (en) | 2020-09-22 | 2024-02-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and method of manufacturing the same |
| JP7495785B2 (ja) | 2018-10-30 | 2024-06-05 | Ｔｄｋ株式会社 | 積層セラミック電子部品 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6421138B2 (ja) * | 2016-03-25 | 2018-11-07 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR101883061B1 (ko) | 2016-09-08 | 2018-07-27 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
| KR102059441B1 (ko) | 2017-01-02 | 2019-12-27 | 삼성전기주식회사 | 커패시터 부품 |
| JP2020021930A (ja) * | 2018-07-24 | 2020-02-06 | Tdk株式会社 | 積層セラミック電子部品 |
| US11476049B2 (en) | 2018-10-30 | 2022-10-18 | Tdk Corporation | Multi-layer ceramic electronic device |
| CN111128549B (zh) | 2018-10-30 | 2022-09-13 | Tdk株式会社 | 层叠陶瓷电子元件 |
| KR20190116128A (ko) | 2019-07-05 | 2019-10-14 | 삼성전기주식회사 | 커패시터 부품 |
| KR20190116127A (ko) | 2019-07-05 | 2019-10-14 | 삼성전기주식회사 | 커패시터 부품 |
| US11610738B2 (en) * | 2019-09-30 | 2023-03-21 | Avago Technologies International Sales PTE, Limited | Low profile passive components and devices and packages including the same |
| JP2022090195A (ja) * | 2020-12-07 | 2022-06-17 | 太陽誘電株式会社 | セラミック電子部品、実装基板およびセラミック電子部品の製造方法 |
| KR20220086169A (ko) * | 2020-12-16 | 2022-06-23 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| KR20220092152A (ko) * | 2020-12-24 | 2022-07-01 | 삼성전기주식회사 | 적층형 전자 부품 |
| KR20230138670A (ko) | 2022-03-24 | 2023-10-05 | 삼성전기주식회사 | 적층형 전자 부품 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684687A (ja) * | 1992-08-31 | 1994-03-25 | Toshiba Corp | セラミックチップ部品およびチップ部品実装構造 |
| JP2005012167A (ja) * | 2003-05-27 | 2005-01-13 | Murata Mfg Co Ltd | 積層セラミック電子部品とその実装構造および実装方法 |
| JP2008283170A (ja) * | 2007-03-28 | 2008-11-20 | Murata Mfg Co Ltd | 積層型電子部品およびその製造方法 |
| JP2014036149A (ja) * | 2012-08-09 | 2014-02-24 | Tdk Corp | 電子部品 |
| JP2015053503A (ja) * | 2012-10-26 | 2015-03-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層チップ電子部品及びその実装基板 |
| JP2015090977A (ja) * | 2013-11-05 | 2015-05-11 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ |
| JP2015204451A (ja) * | 2014-04-14 | 2015-11-16 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ及びその製造方法、並びにその実装基板 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496335B2 (en) * | 2000-11-29 | 2002-12-17 | International Business Machines Corporation | Magnetic head shield structure having high magnetic stability |
| CN101356605B (zh) * | 2006-11-22 | 2012-05-23 | 株式会社村田制作所 | 叠层型电子部件及其制造方法 |
| JP5115349B2 (ja) * | 2008-06-13 | 2013-01-09 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| KR101032343B1 (ko) * | 2009-05-12 | 2011-05-09 | 삼화콘덴서공업주식회사 | 고전압 ｍｌｃｃ 및 이를 이용한 ｄｃ-링크 커패시터 모듈 |
| JP2013026392A (ja) * | 2011-07-20 | 2013-02-04 | Tdk Corp | 電子部品及び電子部品の製造方法 |
| US9144166B2 (en) * | 2012-08-09 | 2015-09-22 | Tdk Corporation | Electronic component |
| KR101376839B1 (ko) * | 2012-10-12 | 2014-03-20 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR101422929B1 (ko) * | 2012-11-07 | 2014-07-23 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
| KR101376925B1 (ko) | 2012-12-10 | 2014-03-20 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| JP5886503B2 (ja) * | 2013-01-11 | 2016-03-16 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR101462769B1 (ko) * | 2013-03-28 | 2014-11-20 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판 |
| JP2014203862A (ja) | 2013-04-02 | 2014-10-27 | パナソニック株式会社 | セラミック電子部品およびその製造方法 |
| KR101434108B1 (ko) * | 2013-07-22 | 2014-08-25 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법 |
| KR102076145B1 (ko) * | 2013-08-09 | 2020-02-11 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법 |
-
2016
- 2016-03-25 JP JP2016061493A patent/JP6421137B2/ja active Active
-
2017
- 2017-03-13 KR KR1020170031069A patent/KR102368320B1/ko active IP Right Grant
- 2017-03-16 US US15/461,230 patent/US10153090B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684687A (ja) * | 1992-08-31 | 1994-03-25 | Toshiba Corp | セラミックチップ部品およびチップ部品実装構造 |
| JP2005012167A (ja) * | 2003-05-27 | 2005-01-13 | Murata Mfg Co Ltd | 積層セラミック電子部品とその実装構造および実装方法 |
| JP2008283170A (ja) * | 2007-03-28 | 2008-11-20 | Murata Mfg Co Ltd | 積層型電子部品およびその製造方法 |
| JP2014036149A (ja) * | 2012-08-09 | 2014-02-24 | Tdk Corp | 電子部品 |
| JP2015053503A (ja) * | 2012-10-26 | 2015-03-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層チップ電子部品及びその実装基板 |
| JP2015090977A (ja) * | 2013-11-05 | 2015-05-11 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ |
| JP2015204451A (ja) * | 2014-04-14 | 2015-11-16 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ及びその製造方法、並びにその実装基板 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11107632B2 (en) | 2018-07-24 | 2021-08-31 | Tdk Corporation | Multilayer ceramic electronic component |
| JP7495785B2 (ja) | 2018-10-30 | 2024-06-05 | Ｔｄｋ株式会社 | 積層セラミック電子部品 |
| JP2020098900A (ja) * | 2018-12-18 | 2020-06-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | キャパシタ部品 |
| JP7302859B2 (ja) | 2018-12-18 | 2023-07-04 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | キャパシタ部品 |
| KR20210009277A (ko) | 2019-07-16 | 2021-01-26 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
| JP2021015950A (ja) * | 2019-07-16 | 2021-02-12 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| US11626248B2 (en) | 2019-07-16 | 2023-04-11 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| JP7275951B2 (ja) | 2019-07-16 | 2023-05-18 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| US11908626B2 (en) | 2020-09-22 | 2024-02-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102368320B1 (ko) | 2022-03-02 |
| US10153090B2 (en) | 2018-12-11 |
| US20170278634A1 (en) | 2017-09-28 |
| JP6421137B2 (ja) | 2018-11-07 |
| KR20170113108A (ko) | 2017-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6421137B2 (ja) | 積層セラミックコンデンサ | |
| JP6309991B2 (ja) | 積層セラミックコンデンサ | |
| JP6405329B2 (ja) | 積層セラミックコンデンサ | |
| JP6439551B2 (ja) | 積層セラミックコンデンサ | |
| CN107785168B (zh) | 层叠陶瓷电容器 | |
| TWI486983B (zh) | 低背型積層陶瓷電容器 | |
| JP6834091B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP6470228B2 (ja) | 積層セラミックコンデンサ | |
| JP6405328B2 (ja) | 積層セラミックコンデンサ | |
| JP5825322B2 (ja) | 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板 | |
| KR102337135B1 (ko) | 적층 세라믹 콘덴서 | |
| JP2010092896A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP6266583B2 (ja) | 積層セラミックコンデンサ | |
| JP2012253338A (ja) | 積層セラミック電子部品 | |
| JP7338665B2 (ja) | 積層セラミックコンデンサ | |
| JP6302456B2 (ja) | 積層セラミックコンデンサ | |
| US20210166874A1 (en) | Multilayer ceramic capacitor | |
| JP6373247B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2020068227A (ja) | 積層セラミック電子部品 | |
| JP6421138B2 (ja) | 積層セラミックコンデンサ | |
| JP2019009463A (ja) | 積層セラミックコンデンサ | |
| JP2014078674A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2015039014A (ja) | 積層セラミックコンデンサ | |
| JP2015026861A (ja) | 積層セラミックコンデンサ | |
| JP6587728B2 (ja) | 積層セラミックコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181015 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6421137 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R157 | Certificate of patent or utility model (correction) |
Free format text: JAPANESE INTERMEDIATE CODE: R157 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |