KR20230138670A - 적층형 전자 부품 - Google Patents

적층형 전자 부품 Download PDF

Info

Publication number
KR20230138670A
KR20230138670A KR1020220036552A KR20220036552A KR20230138670A KR 20230138670 A KR20230138670 A KR 20230138670A KR 1020220036552 A KR1020220036552 A KR 1020220036552A KR 20220036552 A KR20220036552 A KR 20220036552A KR 20230138670 A KR20230138670 A KR 20230138670A
Authority
KR
South Korea
Prior art keywords
disposed
average size
connection
electronic components
internal electrodes
Prior art date
Application number
KR1020220036552A
Other languages
English (en)
Inventor
안영규
손수환
김영기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020220036552A priority Critical patent/KR20230138670A/ko
Priority to US17/845,180 priority patent/US11908627B2/en
Priority to JP2022100779A priority patent/JP2023143584A/ja
Priority to CN202211082453.4A priority patent/CN116844861A/zh
Publication of KR20230138670A publication Critical patent/KR20230138670A/ko
Priority to US18/410,196 priority patent/US20240145174A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/252Terminals the terminals being coated on the capacitive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시예에 따른 적층형 전자 부품은, 유전체층 및 내부 전극을 포함하는 바디, 상기 바디의 외측에 배치되는 외부 전극, 상기 외부 전극 상에 배치되는 절연층을 포함하며, 상기 외부 전극은 내부 전극 최외층의 노출면을 덮도록 배치되되, 바디 두께 이하로 형성되고, 상기 절연층은 상기 외부 전극의 끝단을 덮도록 배치됨으로써 내습 신뢰성이 향상될 수 있다.

Description

적층형 전자 부품{MULTILAYERD ELECTRONIC COMPONENT}
본 발명은 적층형 전자 부품에 관한 것이다.
적층형 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 방전시키는 역할을 하는 칩 형태의 콘덴서이다. 또한, 콘덴서의 적용범위가 점점 더 넓어짐에 따라, 소형화, 고용량화 및 고신뢰성 요구가 점차 확대되고 있다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다. 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터에 대한 소형화 및 고용량화의 요구가 증대되고 있으며, 적층 세라믹 커패시터의 소형화 및 고용량화를 위해서는 제한된 기판의 면적 내에서 최대한 많은 수의 부품을 실장하여야 하는데, 이를 위해서는 실장 공간을 최소화할 필요가 있다.
실장 공간의 최소화를 위해, 외부 전극의 구조를 변형하여 용량에 기여하지 못하는 부분의 비중을 줄임으로써 유효 부피를 증가시키는 구조에 대한 연구가 진행되고 있으며, 이에 한국 공개특허공보 '제10-2017-0143275호'와 같은 L자 전극 또는 하면 전극 구조를 갖는 적층 세라믹 전자 부품들이 개발되었다.
그러나, L자 전극 등의 경우 외부 충격으로 인해 외부 전극과 세라믹 바디와의 접합이 분리되기 쉬우며, 분리된 틈을 통해 도금액 또는 외부의 수분이 침투하여 제품의 신뢰성이 취약해질 수 있어, 도금액 또는 외부의 수분 침투로부터 적층형 전자 부품을 보호해줄 수 있는 방안이 요구된다.
한국 공개특허공보 제10-2017-0143275호
본 발명이 해결하고자 하는 여러 과제 중 하나는 외부의 수분 침투 등을 방지하여 신뢰성이 향상된 적층형 전자 부품을 제공하기 위함이다.
본 발명이 해결하고자 하는 여러 과제 중 하나는 외부의 충격을 완화해주어 충격에 강한 적층형 전자 부품을 제공하기 위함이다.
본 발명이 해결하고자 하는 여러 과제 중 하나는 실장 공간을 최소화할 수 있는 적층형 전자 부품을 제공하기 위함이다.
다만, 본 발명이 해결하고자 하는 과제는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 적층형 전자 부품은, 복수의 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 번갈아 배치되는 제1 및 제2 내부 전극을 포함하며, 상기 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디; 상기 제3 면에 배치되어 상기 제1 내부 전극과 연결되는 제1 접속부, 상기 제1 접속부로부터 상기 제1 면의 일부까지 연장되는 제1 밴드부를 포함하는 제1 외부 전극; 상기 제4 면에 배치되어 상기 제2 내부 전극과 연결되는 제2 접속부, 상기 제2 접속부로부터 상기 제1 면의 일부까지 연장되는 제2 밴드부를 포함하는 제2 외부 전극; 상기 제1 접속부 상에 배치되는 제1 절연층; 및 상기 제2 접속부 상에 배치되는 제2 절연층; 을 포함하며, 상기 제1 및 제2 접속부는 각각 상기 제1 및 제2 내부 전극의 노출면을 덮도록 배치되고, 상기 제1 및 제2 절연층은 각각 상기 제1 및 제2 접속부를 덮도록 배치되며, 상기 바디의 제1 방향 평균 크기를 T, 상기 제1 면으로부터 상기 제1 및 제2 내부 전극 중 상기 제2 면에 가장 가깝게 배치된 내부 전극까지의 제1 방향 평균 크기를 Ti, 상기 제1 면으로부터 상기 제1 및 제2 접속부의 상기 제1 방향 끝단까지의 제1 방향 평균 크기를 Tc, 상기 제1 면으로부터 상기 제1 및 제2 절연층의 상기 제1 방향 일 끝단까지의 제1 방향 평균 크기를 Ts 라고 정의할 때, Ti<Tc<Ts≤T 을 만족할 수 있다.
본 발명의 다른 일 실시예에 따른 적층형 전자 부품은, 복수의 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 번갈아 배치되는 제1 및 제2 내부 전극을 포함하며, 상기 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디; 상기 제3 면에 배치되어 상기 제1 내부 전극과 연결되는 제1 접속부, 상기 제1 접속부로부터 상기 제1 면의 일부까지 연장되는 제1 밴드부를 포함하는 제1 외부 전극; 상기 제4 면에 배치되어 상기 제2 내부 전극과 연결되는 제2 접속부, 상기 제2 접속부로부터 상기 제1 면의 일부까지 연장되는 제2 밴드부를 포함하는 제2 외부 전극; 상기 제1 접속부 상에 배치되는 제1 절연층; 및 상기 제2 접속부 상에 배치되는 제2 절연층; 을 포함하며, 상기 제1 및 제2 접속부는 각각 상기 제1 및 제2 내부 전극의 노출면을 덮도록 배치되고, 상기 제1 및 제2 절연층은 각각 상기 제1 및 제2 접속부를 덮도록 배치되며, 상기 바디의 제1 방향 평균 크기를 T, 상기 바디의 제2 방향 평균 크기를 W, 상기 제1 면으로부터 상기 제1 및 제2 내부 전극 중 상기 제2 면에 가장 가깝게 배치된 내부 전극까지의 제1 방향 평균 크기를 Ti, 상기 제1 및 제2 내부 전극의 제2 방향 평균 크기를 Wi, 상기 제1 면으로부터 상기 제1 및 제2 접속부의 상기 제1 방향 끝단까지의 제1 방향 평균 크기를 Tc, 상기 제1 및 제2 접속부의 제2 방향 평균 크기를 Wc, 상기 제1 면으로부터 상기 제1 및 제2 절연층의 상기 제1 방향 일 끝단까지의 제1 방향 평균 크기를 Ts, 상기 1 및 제2 절연층의 상기 제2 방향 평균 크기를 Ws 라고 정의할 때, Ti<Tc<Ts≤T 및 Wi<Wc<Ws≤W 을 만족할 수 있다.
본 발명의 여러 효과 중 하나는 외부 전극의 높이 또는 두께를 조절하여, 외부의 수분 침투를 최소화하여 적층형 전자 부품의 단위 부피당 용량을 향상시키면서도 신뢰성을 향상시키는 것이다.
본 발명의 여러 효과 중 하나는 외부 전극 상에 절연층을 배치함으로써, 외부의 수분 침투를 더욱 최소화하고 외부의 충격을 흡수하여 적층형 전자 부품의 신뢰성을 향상시킨 것이다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 적층형 전자 부품의 바디의 사시도를 개략적으로 도시한 것이다.
도 3은 도 2의 바디를 분해하여 개략적으로 도시한 분해 사시도이다.
도 4는 도 1의 I-I’에 따른 단면도이다.
도 5는 도 4의 P1을 확대한 단면도이다.
도 6은 도 5의 K1 영역에 대응하는 K1’ 영역을 확대한 본 발명의 다른 일 실시예에 따른 적층형 전자 부품의 단면도이다.
도 7은 도 4의 P2 영역에 대응하는 P2’ 영역을 확대한 본 발명의 다른 일 실시예에 따른 적층형 전자 부품의 단면도이다.
도 8은 도 1의 II-II'에 따른 단면도이다.
도 9는 본 발명의 일 실시예에 따른 적층형 전자 부품을 실장한 실장 기판의 사시도를 개략적으로 도시한 것이다.
도 10은 도 8의 III-III’에 따른 단면도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 밑 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, 제1 방향은 적층 방향 또는 두께(T) 방향, 제2 방향은 길이(L) 방향, 제3 방향은 폭(W) 방향으로 정의될 수 있다.
도 1은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 적층형 전자 부품의 바디의 사시도를 개략적으로 도시한 것이다.
도 3은 도 2의 바디를 분해하여 개략적으로 도시한 분해 사시도이다.
도 4는 도 1의 I-I’에 따른 단면도이다.
도 5는 도 4의 P1을 확대한 단면도이다.
도 6은 도 5의 K1 영역에 대응하는 K1’ 영역을 확대한 본 발명의 다른 일 실시예에 따른 적층형 전자 부품의 단면도이다.
도 7은 도 4의 P2 영역에 대응하는 P2’ 영역을 확대한 본 발명의 다른 일 실시예에 따른 적층형 전자 부품의 단면도이다.
도 8은 도 1의 II-II'에 따른 단면도이다.
도 9는 본 발명의 일 실시예에 따른 적층형 전자 부품을 실장한 실장 기판의 사시도를 개략적으로 도시한 것이다.
도 10은 도 8의 III-III’에 따른 단면도이다.
이하, 도1 내지 도 10을 참조하여, 본 발명의 일 실시예에 따른 적층형 전자 부품(100)에 대해 설명하도록 한다.
적층형 전자 부품
본 발명의 일 실시예에 따른 적층형 전자 부품(100)은, 복수의 유전체층(111) 및 상기 유전체층(111)과 제1 방향으로 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함하며, 상기 제1 방향으로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 제2 방향으로 대향하는 제3 및 제4 면(3, 4), 상기 제1 내지 제4 면(1, 2, 3, 4)과 연결되고 제3 방향으로 대향하는 제5 및 제6 면(5, 6)을 포함하는 바디(110), 상기 제3 면(3)에 배치되어 상기 제1 내부 전극(121)과 연결되는 제1 접속부(131a), 상기 제1 접속부(131a)로부터 상기 제1 면(1)의 일부까지 연장되는 제1 밴드부(131b)를 포함하는 제1 외부 전극(131), 상기 제4 면(4)에 배치되어 상기 제2 내부 전극(122)과 연결되는 제2 접속부(132a), 상기 제2 접속부(132a)로부터 상기 제1 면(1)의 일부까지 연장되는 제2 밴드부(132b)를 포함하는 제2 외부 전극(132), 상기 제1 접속부(131a) 상에 배치되는 제1 절연층(141) 및 상기 제2 접속부(132a) 상에 배치되는 제2 절연층(142); 을 포함하며, 상기 제1 및 제2 접속부(131a, 132a)는 각각 상기 제1 및 제2 내부 전극(121, 122)의 노출면을 덮도록 배치되고, 상기 제1 및 제2 절연층(141, 142)은 각각 상기 제1 및 제2 접속부(131a, 132a)를 덮도록 배치되며, 상기 바디(110)의 제1 방향 평균 크기를 T, 상기 제1 면(1)으로부터 상기 제1 및 제2 내부 전극(121, 122) 중 상기 제2 면(2)에 가장 가깝게 배치된 내부 전극까지의 제1 방향 평균 크기를 Ti, 상기 제1 면(1)으로부터 상기 제1 및 제2 접속부(131a, 132a)의 상기 제1 방향 끝단까지의 제1 방향 평균 크기를 Tc, 상기 제1 면(1)으로부터 상기 제1 및 제2 절연층(141, 142)의 상기 제1 방향 일 끝단까지의 제1 방향 평균 크기를 Ts 라고 정의할 때, Ti<Tc<Ts≤T 을 만족할 수 있다.
바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 제1 방향으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 제2 방향으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 내지 제4 면(1, 2, 3, 4)과 연결되며 제3 방향으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다.
바디(110)는 제1 면(1)과 제3 면(3)을 연결하는 제1-3 코너, 상기 제1 면(1)과 제4 면(4)을 연결하는 제1-4 코너, 상기 제2 면(2)과 제3 면(3)을 연결하는 제2-3 코너, 상기 제2 면(2)과 제4 면(4)을 연결하는 제2-4 코너를 포함하며, 상기 제1-3 코너 및 제2-3 코너는 상기 제3 면(3)에 가까워질수록 상기 바디의 제1 방향 중앙으로 수축된 형태를 가지고, 상기 제1-4 코너 및 제2-4 코너는 상기 제4 면(4)에 가까워질수록 상기 바디의 제1 방향 중앙으로 수축된 형태를 가질 수 있다.
유전체층(111) 상에 내부 전극(121, 122)이 배치되지 않은 마진 영역이 중첩됨에 따라 내부 전극(121, 122) 두께에 의한 단차가 발생하여 제1 면(1)과 제3 내지 제5 면(3, 4, 5)을 연결하는 코너 및/또는 제2 면(2)과 제3 내지 제5 면(3, 4, 5)을 연결하는 코너는 제1 면(1) 또는 제2 면(2)을 기준으로 볼 때 바디(110)의 제1 방향 중앙 쪽으로 수축된 형태를 가질 수 있다. 또는, 바디(110)의 소결 과정에서의 수축 거동에 의해 제1 면(1)과 제3 내지 제6 면(3, 4, 5, 6)을 연결하는 코너 및/또는 제2 면(2)과 제3 내지 제6 면(3, 4, 5, 6)을 연결하는 코너는 제1 면(1) 또는 제2 면(2)을 기준으로 볼 때 바디(110)의 제1 방향 중앙 쪽으로 수축된 형태를 가질 수 있다. 또는, 칩핑 불량 등을 방지하기 위하여 바디(110)의 각 면을 연결하는 모서리를 별도의 공정을 수행하여 라운드 처리함에 따라 제1 면(1)과 제3 내지 제6 면(3, 4, 5, 6)을 연결하는 코너 및/또는 제2 면(2)과 제3 내지 제6 면(3, 4, 5, 6)을 연결하는 코너는 라운드 형태를 가질 수 있다.
상기 코너는 제1 면(1)과 제3 면(3)을 연결하는 제1-3 코너, 제1 면(1)과 제4 면(4)을 연결하는 제1-4 코너, 제2 면(2)과 제3 면(3)을 연결하는 제2-3 코너, 제2 면(2)과 제4 면(4)을 연결하는 제2-4 코너를 포함할 수 있다. 또한, 코너는 제1 면(1)과 제5 면(5)을 연결하는 제1-5 코너, 제1 면(1)과 제6 면(6)을 연결하는 제1-6 코너, 제2 면(2)과 제5 면(5)을 연결하는 제2-5 코너, 제2 면(2)과 제6 면(6)을 연결하는 제2-6 코너를 포함할 수 있다. 바디(110)의 제1 내지 제6 면(1, 2, 3, 4, 5, 6)은 대체로 평탄한 면일 수 있으며, 평탄하지 않은 영역을 코너로 볼 수 있다. 이하, 각 면의 연장선이란 각 면의 평탄한 부분을 기준으로 연장한 선을 의미할 수 있다.
한편, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극(121, 122)을 바디(110)의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 유전체층 또는 2개 이상의 유전체층을 액티브부(Ac)의 양 측면인 제3 방향(폭 방향)으로 적층하여 마진부(114, 115)를 형성하는 경우에는 제1 면(1)과 제5 및 제6 면(5, 6)을 연결하는 부분 및 제2 면(2)과 제5 및 제6 면(5, 6)을 연결하는 부분이 수축된 형태를 가지지 않을 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로써, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고서는 확인하기 곤란할 정도로 일체화될 수 있다.
유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다. 티탄산바륨계 재료는 BaTiO3계 세라믹 분말을 포함할 수 있으며, 세라믹 분말의 예시로, BaTiO3, BaTiO3에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1-xCax)TiO3 (0<x<1), Ba(Ti1-yCay)O3 (0<y<1), (Ba1-xCax)(Ti1-yZry)O3 (0<x<1, 0<y<1) 또는 Ba(Ti1-yZry)O3 (0<y<1) 등을 들 수 있다.
또한, 유전체층을 형성하는 원료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 결합제, 분산제 등이 첨가될 수 있다.
한편, 유전체층(111)의 평균 두께(td)는 특별히 한정할 필요는 없다. 일반적으로 유전체층을 0.6 μm 이하의 평균 두께로 얇게 형성하는 경우, 특히 유전체층(111)의 평균 두께가 0.4 μm 이하인 경우에는 신뢰성이 저하될 우려가 있다. 다만, 본 발명의 일 실시예에 따라 수지를 포함한 절연층(141, 142)을 외부 전극의 접속부(131a, 132a) 상에 배치함으로써, 외부의 수분 침투 또는 도금액의 침투 등을 방지하여 신뢰성을 향상시킬 수 있기 때문에, 유전체층(111)의 평균 두께(td)가 0.4 μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다.
유전체층(111)의 평균 두께(td)는 제1 및 제2 내부 전극(121, 122) 사이에 배치되는 유전체층(111)의 평균 두께를 의미할 수 있다.
유전체층(111)의 평균 두께(td)는 바디(110)의 제1 및 제2 방향(길이 및 두께 방향, L-T 방향) 단면을 1만 배율의 주사전자현미경(SEM)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 유전체층을 제2 방향 (길이 방향)으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 액티브부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 유전체층으로 확장하여 평균값을 측정하면, 유전체층(111)의 평균 두께(td)를 더욱 일반화할 수 있다. 여기서, 유전체층(111)의 평균 두께(td)는 제1 방향 평균 크기를 의미할 수 있다.
바디(110)는, 바디(110)의 내부에 배치되며, 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 액티브부(Ac)와 액티브부(Ac)의 제1 방향 양 단면에 형성된 상부 및 하부 커버부(112, 113)를 포함할 수 있으며, 액티브부(Ac)의 제3 방향 양 측면 상에는 마진부(114, 115)가 배치될 수 있다.
액티브부(Ac)는 적층형 전자 부품의 용량 형성에 기여하는 부분으로써, 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
커버부(112, 113)는 액티브부(Ac)의 제1 방향 상부에 배치되는 상부 커버부(112) 및 액티브부(Ac)의 제1 방향 하부에 배치되는 하부 커버부(113)를 포함할 수 있다.
상부 커버부(112) 및 하부 커버부(113)는 단일 유전체층 또는 2개 이상의 유전체층을 액티브부(Ac)의 상하면에 각각 제1 방향(두께 방향)으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
상부 커버부(112) 및 하부 커버부(113)는 내부 전극(121, 122)을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다. 즉, 상부 커버부(112) 및 하부 커버부(113)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
커버부(112, 113)의 평균 두께(tc)는 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 커버부(112, 113)의 평균 두께(tc)는 100 μm 이하일 수 있으며, 바람직하게는 30 μm 이하일 수 있고, 초소형 제품에서는 보다 바람직하게 20 μm 이하일 수 있다. 한편, 절연층(141, 142)을 외부 전극의 접속부(131a, 132a) 상에 배치함에 따른 신뢰성 향상의 효과는 전술한 바와 동일하며, 커버부(112, 113)의 평균 두께(tc)가 30 μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있으며, 커버부(112, 113)의 평균 두께(tc)가 20 μm 이하인 경우에도 우수한 신뢰성을 가질 수 있다.
커버부(112, 113)의 평균 두께(tc)는 액티브부(Ac)의 상부 또는 하부 커버부(112, 113)의 등간격인 5개 지점에서 측정한 제1 방향 크기(두께)를 평균한 값일 수 있다. 여기서 커버부(112, 113)의 평균 두께(tc)는 제1 방향 평균 크기를 의미할 수 있다.
한편, 마진부(114, 115)는 바디(110)의 제5 면(5)에 배치된 제1 마진부(114) 및 제6 면(6)에 배치된 제2 마진부(115)를 포함할 수 있다. 즉, 마진부(114, 115)는 바디(110)의 제3 방향(폭 방향) 양 측면에 배치될 수 있다.
마진부(114, 115)는 도 2에 도시된 바와 같이, 바디(110)의 제1 및 제3 방향(두께 및 폭 방향, W-T 방향) 단면(cross-section)을 기준으로, 제1 및 제2 내부 전극(121, 122)의 제3 방향 양 측면과 바디(110)의 경계면 사이의 영역을 의미할 수 있다.
마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
마진부(114, 115)는 세라믹 그린시트 상에 마진부(114, 115)가 형성될 곳을 제외하고 도전성 페이스트를 도포하여 내부 전극(121, 122)을 형성함으로써 형성된 것일 수 있다. 전술한 바와 같이, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극(121, 122)이 바디의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 유전체층 또는 2 개 이상의 유전체층을 액티브부(Ac)의 양 측면에 제3 방향(폭 방향)으로 적층하여 마진부(114, 115)를 형성할 수도 있다.
제1 및 제2 마진부(114, 115)의 평균 폭은 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품(100)의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 제1 및 제2 마진부(114, 115)의 평균 폭은 80 μm 이하일 수 있으며, 바람직하게는 30 μm 이하일 수 있고, 초소형 제품에서는 보다 바람직하게 20 μm 이하일 수 있다. 한편, 절연층(141, 142)을 외부 전극의 접속부(131a, 132a) 상에 배치함에 따른 신뢰성 향상의 효과는 전술한 바와 동일하며, 이는 제1 및 제2 마진부(114, 115)의 평균 폭이 30 μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있으며, 마진부(114, 115)의 평균 폭이 20 μm 이하인 경우에도 우수한 신뢰성을 가질 수 있다.
마진부(114, 115)의 평균 폭은 액티브부(Ac)의 측면에서 제1 방향으로 등간격인 5개 지점에서 측정한 마진부(114, 115)의 폭을 평균한 값일 수 있다. 여기서, 마진부(114, 115)의 평균 폭은 마진부(114, 115)의 제3 방향 평균 크기를 의미할 수 있다.
내부 전극(121, 122)은 유전체층(111)과 교대로 적층될 수 있다. 내부 전극(121, 122)은 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함할 수 있으며, 제1 및 제2 내부 전극(121, 122)은 바디(110)를 구성하는 유전체층(111)을 사이에 두고 서로 대향하도록 번갈아 배치되며, 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다.
도 4를 참조하면, 제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다. 바디(110)의 제3 면(3)에는 제1 외부 전극(131)이 배치되어 제1 내부 전극(121)과 연결되고, 바디(110)의 제4 면(4)에는 제2 외부 전극(232)이 배치되어 제2 내부 전극(122)과 연결될 수 있다.
즉, 제1 내부 전극(121)은 제2 외부 전극(132)과는 연결되지 않고 제1 외부 전극(131)과 연결되며, 제2 내부 전극(122)은 제1 외부 전극(131)과는 연결되지 않고 제2 외부 전극(132)과 연결될 수 있다. 이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다.
한편, 바디(110)는 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트와 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트를 번갈아 적층한 후, 소성하여 형성될 수 있다.
내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 전기 전도성이 우수한 재료를 사용할 수 있다. 예를 들어, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함하는 내부 전극용 도전성 페이스트를 세라믹 그린 시트에 인쇄하여 형성할 수 있다. 내부 전극용 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
한편, 내부 전극(121, 122)의 평균 두께(td)는 특별히 한정할 필요는 없다. 일반적으로 내부 전극(121, 122)을 0.6 μm 이하의 평균 두께로 얇게 형성하는 경우, 특히 내부 전극(121, 122)의 평균 두께가 0.4 μm 이하인 경우에는 신뢰성이 저하될 우려가 있다. 다만, 본 발명의 일 실시예에 따라 수지를 포함한 절연층(141, 142)을 외부 전극의 접속부(131a, 132a) 상에 배치하는 경우, 외부의 수분 침투 또는 도금액의 침투 등을 방지하여 신뢰성을 향상시킬 수 있기 때문에, 내부 전극(121, 122)의 평균 두께(td)가 0.4 μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다.
내부 전극(121, 122)의 평균 두께(te)는 바디(110)의 제1 및 제2 방향(길이 및 두께 방향, L-T 방향) 단면을 1만 배율의 주사전자현미경(SEM)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 내부 전극을 제2 방향(길이 방향)으로 등간격인 30개의 지점에서 제1 방향 크기(두께)를 측정하여 평균값을 계산할 수 있다. 상기 등간격인 30개의 지점은 액티브부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 내부 전극으로 확장하여 평균을 계산하면, 내부 전극의 평균 두께(te)를 더욱 일반화할 수 있다. 여기서, 내부 전극의 평균 두께(te)는 제1 방향 평균 크기를 의미할 수 있다.
본 발명의 일 실시예에서는 적층형 전자 부품(100)이 2개의 외부 전극(131, 132)을 갖는 구조에 대해 설명하고 있지만, 외부 전극(131, 132)의 개수나 형상 등은 내부 전극(121, 122)의 형태나 기타 다른 목적에 따라 바뀔 수 있을 것이다.
외부 전극(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)에 배치될 수 있다. 보다 구체적으로, 외부 전극(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되며, 제1 및 제2 내부 전극(121, 122)과 각각 연결되는 제1 및 제2 접속부(131a, 132a)를 포함할 수 있다.
외부 전극(131, 132) 중 바디(110)의 제1-3 코너 및 제1-4 코너 상에 배치된 영역을 코너부(미도시), 바디(110)의 제3 및 제4 면(3, 4) 상에 배치된 영역을 접속부(131a, 132a), 바디의 제1 면(1) 상에 배치된 영역을 밴드부(131b, 132b)라 할 수 있다.
본 명세서에서는 밴드부(131b, 132b)가 접속부(131a, 132a)로부터 연장되어 제1 면(1)의 일부까지 연장되기 때문에, 밴드부(131b, 132b)는 코너부(미도시)를 포함하는 것으로 설명하나, 필요한 경우 밴드부(131b, 132b)와 코너부(미도시)를 구분하여 설명할 수 있다.
외부 전극(131, 132)은 제3 면(3)에 배치되어 제1 내부 전극(121)과 연결되는 제1 접속부(131a) 및 제1 접속부(131a)로부터 제1 면(1)의 일부까지 연장되는 제1 밴드부(131b)를 포함하는 제1 외부 전극(131)과 제4 면(4)에 배치되어 제2 내부 전극(122)과 연결되는 제2 접속부(132a) 및 제2 접속부(132a)로부터 제1 면(1)의 일부까지 연장되는 제2 밴드부(132b)를 포함하는 제2 외부 전극(132)을 포함할 수 있다. 즉, 제1 접속부(131a)는 제1 내부 전극(121)과 제3 면(3)에서 연결되고, 제2 접속부(132a)는 제2 내부 전극(122)과 제4 면(4)에서 연결될 수 있다.
한편, 외부 전극(131, 132)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하더라도 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있으며, 나아가 다층 구조를 가질 수 있다.
외부 전극(131, 132)은 도전성 금속 및 글래스를 포함한 소성(firing) 전극 이거나, 도전성 금속 및 수지를 포함한 수지계 전극일 수 있다.
또한, 외부 전극(131, 132)은 바디(110) 상에 소성 전극 및 수지계 전극이 순차적으로 형성된 형태일 수 있다. 또한, 외부 전극(131, 132)은 바디 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성되거나, 소성 전극 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성된 것일 수 있다.
외부 전극(131, 132)에 포함되는 도전성 금속으로 전기 전도성이 우수한 재료를 사용할 수 있으나, 특별히 이에 한정되지 않는다. 예를 들어, 도전성 금속은 구리(Cu), 니켈(Ni), 팔라듐(Pd), 은(Ag), 주석(Sn), 크롬(Cr) 및 그들의 합금 중 하나 이상일 수 있다. 한편, 외부 전극(131, 132)이 Ni 및 Ni 합금 중 하나 이상을 포함하는 경우, Ni을 포함하는 내부 전극(121, 122)과의 연결성을 보다 향상시킬 수 있다.
한편, 본 명세서에서는 외부 전극의 접속부(131a, 132a) 및 밴드부(131b, 132b)를 구분하여 설명하였으나, 이는 구조적 설명의 편의를 위해 구분한 것이며, 접속부(131a, 132a)의 주성분 도전성 금속과 밴드부(131b, 132b)의 주성분 도전성 금속은 동일할 수 있다. 다만, 특별히 이에 제한되는 것은 아니며, 밴드부(131b, 132b)의 성분을 달리할 필요가 있는 경우, 접속부(131a, 132) 및 밴드부(131b, 132b)의 주성분은 상이할 수 있다. 즉, 제1 접속부(131a) 및 제1 밴드부(131b)의 주성분은 서로 상이할 수 있고, 제2 접속부(132a) 및 제2 밴드부(132b)의 주성분은 서로 상이할 수 있다.
절연층(141, 142)은 접속부(131a, 132a) 상에 배치될 수 있다. 보다 구체적으로, 제1 절연층(141)은 제1 접속부(131a) 상에 배치될 수 있으며, 제2 절연층(142)은 제2 접속부(132a) 상에 배치될 수 있다.
제1 및 제2 접속부(131a, 132a)는 제1 및 제2 내부 전극(121, 122)과 연결되는 부위이므로, 도금 공정에서의 도금액 침투 또는 실사용시 외부 수분의 침투 경로가 될 수 있다. 본 발명의 일 실시예에서는 접속부(131a, 132a) 상에 절연층(141, 142)이 더 배치되기 때문에 도금액의 침투 또는 외부의 수분 침투를 보다 더 효과적으로 방지할 수 있다.
한편, 절연층(141, 142)은 수지를 포함할 수 있다.
종래에는 일반적으로 절연층에 글래스(glass)계 물질을 사용하였으나, 글래스 계열 특성상 소결시 뭉침이 과도하게 발생하여 균일하게 형성하기 어렵고, 소결 과정에서 열이 필요하기 때문에 바디 내 응력을 발생시켜 크랙(crack) 또는 박리(delamination)의 원인이 될 수 있었다. 또한, 글래스 계열 물질을 포함한 절연층을 이용하는 경우, 외부 전극을 소성한 이후에 글래스 계열 물질을 포함한 절연층을 소성시키는 방법을 사용하나, 절연층을 소성하는 과정에서 외부 전극의 금속 물질이 내부 전극으로 확산되어 방사 크랙(radial crack)이 발생할 우려가 있었다. 나아가, 글래스 계열은 일반적으로 경도가 강한 물성을 가지므로 작은 충격에도 깨질 수 있는 우려가 있었다.
이에 절연층에 글래스 계열 대신 수지를 포함시킴으로써, 글래스 계열의 절연층이 가지는 문제점을 해결할 수 있다. 수지는 글래스 계열 대비 내충격성이 우수하며, 낮은 온도에서 경화가 가능하기 때문에 열수축에 의한 크랙, 금속 확산에 따른 방사 크랙 등을 억제할 수 있다. 나아가, 수지는 글래스 계열 대비 비용 및 수급 측면에서도 용이한 장점을 가진다.
수지의 종류는 특별히 한정할 필요는 없으며, 예를 들어, 에폭시 수지, 아크릴 수지, 에틸 셀룰로오스(Ethyl Cellulose) 및 폴리머 수지 중에서 선택된 하나 이상을 포함할 수 있다.
본 발명의 일 실시예에서, 절연층(141, 142)은 수지 이외에 SiO2, TiO2, BaTiO3, BaO, Al2O3 및 ZnO 등에서 선택된 하나 이상의 첨가제를 포함할 수 있다. 다만, 특별히 이에 제한되는 것은 아니며, 절연성이 높은 산화물이나 무기분말을 포함할 수 있다.
절연층(141, 142)에 가첨되는 첨가제는 바디(110)에 포함된 유전체 물질 및 외부 전극(131, 132)에 포함되는 글래스와의 결합력이 우수하기 때문에 바디(110) 와의 결합력 및 외부 전극(131, 132)과의 결합력을 향상시킬 수 있다.
절연층(141, 142)을 형성하는 방법은 특별히 한정될 필요는 없다. 예를 들어, 바디(110)에 외부 전극(131, 132)을 형성한 후, 수지를 인쇄하거나, 수지를 시트로 제작하여 전사하거나, 또는 수지를 포함하는 페이스트에 바디(110) 등을 딥핑(dipping)하여 절연층(141, 142)을 형성할 수 있다. 또한, 상기 방법들을 한 가지 이상 적용하여 형성할 수 있다.
본 발명의 일 실시예에서, 절연층(141, 142)은 제1 및 제2 외부 전극(131, 132)과 직접 접하도록 배치될 수 있으며, 제1 및 제2 외부 전극(131, 132)의 외표면 중 절연층(141, 142)이 배치된 영역은 도금액에 의한 외부 전극의 침식을 억제할 수 있다.
한편, 각종 전자기기가 소형화, 고출력화 됨에 따라 적층형 전자 부품에 대한 소형화 및 고용량화의 요구가 증대되고 있으며, 이를 위해서는 제한된 기판의 면적 내에서 최대한 많은 수의 부품들을 실장하여야 하는데, 이를 위해서는 실장 공간을 최소화할 필요가 있다. 이에, L자 전극 등 외부 전극의 형상을 변형하여 용량에 기여하지 못하는 부분의 비중을 줄임으로써 적층형 전자 부품의 유효 부피를 증가시키고자 하였으나, L자 전극 등의 경우 외부 충격에 취약해 외부 전극과 세라믹 바디와의 접합이 분리될 수 있으며, 분리된 틈을 통해 외부의 수분 등이 침투함으로써 적층형 전자 부품의 신뢰성이 저하될 수 있다.
본 발명의 일 실시예에 따르면, 외부 전극 또는 절연층의 형상을 제어하여 외부의 수분 침투 등을 방지하거나 충격에 대비하여 외부 전극과 세라믹 바디가 분리되는 것을 방지하여 신뢰성을 향상시킬 수 있다.
도 4를 참조하여 본 발명의 일 실시예에 따른 적층형 전자 부품(100)을 설명하면, 제1 접속부(131a)는 제1 내부 전극(121)의 노출면이 외부로 노출되지 않도록 배치되고, 제2 접속부(132a)는 제2 내부 전극(122)의 노출면이 외부로 노출되지 않도록 배치될 수 있다. 즉, 제1 및 제2 접속부(131a, 132a)는 제1 면(1)으로부터 제1 및 제2 내부 전극(121, 122) 중 제2 면(2)에 가장 가깝게 배치된 내부 전극의 노출면을 포함하여 연결되도록 배치될 수 있다.
보다 구체적으로, 제1 면(1)으로부터 제1 및 제2 내부 전극 중 제2 면(2)에 가장 가깝게 배치된 내부 전극까지의 제1 방향 평균 크기를 Ti, 제1 면(1)으로부터 제1 및 제2 접속부(131a, 132a)의 제1 방향 끝단까지의 제1 방향 평균 크기를 Tc, 제1 면(1)으로부터 제1 및 제2 절연층(141, 142)의 제1 방향 일 끝단까지의 제1 방향 평균 크기를 Ts 라고 정의할 때, Ti<Tc<Ts≤T 을 만족할 수 있다.
보다 더 구체적으로 설명하면, 제1 절연층(141)은 제1 접속부(131a)의 제1 방향 끝단을 덮도록 배치되고, 제2 절연층(142)은 제2 접속부(132a)의 제1 방향 끝단을 덮도록 배치될 수 있다. 제1 면(1)으로부터 제1 절연층(141)의 제1 방향 일 끝단까지의 제1 방향 평균 크기를 Ts1, 제1 면(1)으로부터 제2 절연층(142)의 제1 방향 끝단까지의 제1 방향 평균 크기를 Ts2 라고 정의할 때, Ti1<Tc1<Ts1≤T 및 Ti2<Tc2<Ts2≤T 을 만족할 수 있다.
한편, 제1 및 제2 접속부(131a, 132a)의 제1 방향 평균 크기는 다를 수 있다. 도 5 및 도 7을 참조하면, 제2 접속부(132a)의 제1 방향 평균 크기(Tc2)는 제2 내부 전극(122)의 제1 방향 평균 크기(Ti2)를 초과하여 배치되면 충분하고, 제1 내부 전극(121)의 제1 방향 평균 크기(Ti1)를 초과하지 않더라도 제2 접속부(132a) 및 바디의 제4 면(4) 간의 계면으로 수분의 침투 등을 방지할 수 있어 적층형 전자 부품(100)의 신뢰성을 개선할 수 있다.
여기서, 바디(110), 접속부(131a, 132a) 및 절연층(141, 142)의 제1 방향 크기는 제1 및 제2 방향(길이 및 두께 방향, L-T 방향) 단면에서의 제1 방향 크기를 SEM을 통해 측정할 수 있으며, 제1 방향 평균 크기는 제3 방향(폭 방향)으로 등간격인 30개의 지점에서 제1 방향 크기를 측정하여 평균한 값을 계산한 것일 수 있다. 여기서, 제1 방향 크기는 높이 또는 두께를 의미할 수 있다.
즉, 접속부(131a, 132a)는 제1 면(1)으로부터 제2 면(2)에서 가장 가깝게 배치된 내부 전극(121, 122) 최외층의 높이를 초과하여 배치되되, 바디(110)의 제2 면의 연장선(E2) 이하로 배치될 수 있다. 여기서 내부 전극(121, 122) 최외층은 제2 면(2)에서 가장 가깝게 배치되는 제1 및 제2 내부 전극(121, 122) 중 하나일 수 있으며, '높이 또는 두께'는 기준점으로부터의 크기, 보다 구체적으로는 바디(110)의 제1 면(1)으로부터의 제1 방향의 크기를 의미할 수 있다. 접속부(131a, 132a)가 내부 전극(121, 122) 최외층의 높이 또는 두께보다 제1 방향으로 크게 형성됨으로써 접속부(131a, 132a)와 내부 전극(121, 122) 간의 연결성이 저하되지 않으면서 접속부(131a, 132a) 및 바디(110) 간의 계면 사이로 외부 수분 등의 침투를 방지할 수 있다.
또한, 접속부(131a, 132a)의 제1 방향 끝단이 바디(110)의 제2 면의 연장선(E2) 이하로 배치됨으로써 적층형 전자 부품(100)의 두께를 증대시키지 않을 수 있으며, 이에 따라 부피를 최소화하여 실장 공간을 최소화할 수 있다.
즉, 제1 외부 전극(131) 및 제2 외부 전극(132)은 제2 면(2)에는 배치되지 않을 수 있으며, 제1 외부 전극의 제1 접속부(131a) 및 제2 외부 전극의 제2 접속부(132a)가 제2 면(2)에 배치되지 않음에 따라, 제1 접속부(131a) 및 제2 접속부(132a)는 바디(110)의 제2 면의 연장선(E2) 이하로 배치될 수 있다.
도 6을 참조하면, 제1 접속부(131a)의 제1 방향 끝단은 바디의 제2-3 코너에 위치할 수 있고, 제2 면의 연장선(E2) 이하로 배치될 수 있으며, 제2 방향으로는 제3 면(3)의 연장선(E3) 우측에 배치되어 바디(110)와 접할 수 있다. 또한, 제1 접속부(131a)를 덮는 제1 절연층(141)의 제1 방향 일끝단은 바디(110)의 제2-3 코너에 접하도록 위치할 수 있고, 제1 방향으로는 제2 면의 연장선(E2) 이하로 배치될 수 있으며, 제2 방향으로는 제3 면(3)의 연장선(E3) 우측에 배치되어 바디(110)와 접할 수 있다. 제1 접속부(131a) 및 제1 절연층(141)이 바디(110)의 제2-3 코너에 접함에 따라 외부의 수분 침투를 효과적으로 방지할 수 있으며, 이는 제2 접속부(132a) 및 제2 절연층(142)가 바디(110)의 제2-4 코너에 접하는 구조에서도 전술한 바와 같이 외부의 수분 침투를 효과적으로 방지할 수 있다.
도 9 및 도 10을 참조하여 본 발명의 일 실시예에 따른 적층형 전자 부품(100)을 설명하면, 절연층(141, 142)은 밴드부(131b, 132b) 외측면의 연장선(Eb1)과 제2 면(2)의 연장선(E2) 사이에 배치될 수 있다. 여기서 밴드부(131b, 132b) 외측면은 바디의 제1 면(1)에 평행한 면 중, 바디(110)와 접하는 계면이 아닌 외부로 드러나는 면을 의미할 수 있다.
보다 구체적으로, 제1 절연층(141)은 제1 밴드부 외측면의 연장선(Eb1)과 제2 면의 연장선(E2) 사이에서 배치되고, 제2 절연층(142)은 제2 밴드부 외측면의 연장선(Eb1)과 제2 면의 연장선(E2) 사이에서 배치될 수 있다. 이때, 제1 밴드부 외측면의 연장선(Eb1)과 제2 밴드부 외측면의 연장선(Eb1)은 동일할 수 있으나, 특별히 이에 한정되는 것은 아니고, 제1 및 제2 밴드부 외측면의 연장선은 일치하지 않을 수 있다.
즉, 제1 방향을 기준으로 하였을 때, 제1 및 제2 절연층(141, 142)의 일끝단은 내부 전극(121, 122)의 최외층과 바디의 제2 면의 연장선(E2) 사이에 위치하고 타끝단은 바디의 제1 면의 연장선(E1)과 밴드부 외측면의 연장선(Eb1) 사이에 위치할 수 있다. 다만, 특별히 이에 제한되는 것은 아니고, 기판(180)에의 실장에의 필요에 따라 솔더(191, 192) 등의 형상이 달라질 수 있으며, 밴드부(131b, 132b)의 외측면의 일부 또는 전체를 덮을 수 있다. 즉, 절연층(141, 142)은 접속부(131a, 132a) 및 코너부(제1-3 코너 또는 제1-4코너) 상의 밴드부 일부를 덮도록 배치될 수 있다. 이에 따라, 솔더(191, 192)가 과도하게 형성되는 것을 방지하여 실장 공간을 최소화할 수 있다.
본 발명의 일 실시예에 따른 적층형 전자 부품(100)은, 절연층(141, 142)의 제2 방향 평균 크기(평균 두께)가 500 nm 이상 50 μm 이하일 수 있다.
절연층(141, 142)의 평균 두께가 500 nm 미만인 경우, 수분의 침투를 효과적으로 차단하지 못하거나 바디(110)를 충분히 보호하지 못해 바디(110) 또는 내부 전극(121, 122)에 손상이 발생할 우려가 있다. 절연층(141, 142)의 평균 두께가 50 μm 초과인 경우 절연층(141, 142)이 차지하는 비중이 과다하여 적층형 전자 부품(100)의 단위 부피당 용량을 최소화하기 어려울 수 있다.
한편, 절연층(141, 142)의 제2 방향 평균 크기는 제1 및 제2 방향(길이 및 두께 방향, L-T 방향) 단면에서 제1 방향으로 등간격인 30개의 지점에서 제2 방향 크기를 측정하여 평균한 값일 수 있다.
본 발명의 다른 일 실시예에 따른 적층형 전자 부품(100)은, 제1 및 제2 접속부(131a, 132a)는 각각 제1 및 제2 내부 전극(121, 122)의 노출면을 덮도록 배치되고, 제1 및 제2 절연층(141, 142)은 각각 제1 및 제2 접속부(131a, 132a)를 덮도록 배치되며, 바디(110)의 제2 방향 평균 크기를 W, 제1 및 제2 내부 전극(121, 122)의 제2 방향 평균 크기를 Wi, 제1 및 제2 접속부(131a, 132a)의 제2 방향 평균 크기를 Wc, 제1 및 제2 절연층(141, 142)의 제2 방향 평균 크기를 Ws 라고 정의할 때, Wi<Wc<Ws≤W 을 만족할 수 있다.
도 8을 참조하여 적층형 전자 부품(100)을 설명하면, 제1 및 제2 접속부(131a, 132a)는 각각 제1 및 제2 내부 전극(121, 122)을 덮도록 배치되며, 제1 및 제2 내부 전극(121, 122)의 제3 방향 평균 크기를 Wi, 제1 및 제2 접속부(131a, 132a)의 제3 방향 평균 크기를 Wc, 바디(110)의 제3 방향 평균 크기를 W 라고 정의할 때, Wi<Wc≤W 을 만족할 수 있다.
또한, 제1 및 제2 절연층(141, 142)은 각각 제1 및 제2 접속부(131a, 132a)를 덮도록 배치되며, 제1 및 제2 절연층의 제3 방향 평균 크기를 Ws 라고 정의할 때, Wi<Wc<Ws≤W 을 만족할 수 있다.
보다 구체적으로, 접속부(131a, 132a)의 제3 방향 평균 크기(Wc)가 내부 전극(121, 122)의 제3 방향 평균 크기(Wi)를 초과하고, 바디(110)의 제3 방향 평균 크기(W) 이하로 배치되는 경우, 외부의 수분 침투 등을 효과적으로 방지할 수 있다. 또한, 절연층(141, 142)의 제3 방향 평균 크기(Ws)가 접속부(131a, 132a)의 제3 방향 평균 크기(Wc)를 초과하고, 바디(110)의 제3 방향 평균 크기(W) 이하로 배치되는 경우, 외부 충격 등으로부터 바디(110) 등을 보호할 수 있으면서 외부의 수분 침투 등을 더욱 효과적으로 방지하여 적층형 전자 부품(100)의 신뢰성을 개선할 수 있다.
이때, 제1 접속부(131a)는 제1 내부 전극(121)이 외부로 노출되지 않도록 제3 방향을 덮도록 배치되며, 제2 접속부(132a)는 제2 내부 전극(122)이 외부로 노출되지 않도록 제3 방향을 덮도록 배치될 수 있다.
여기서, 바디(110), 내부 전극(121, 122), 접속부(131a, 132a) 및 절연층(141, 142)의 제3 방향 평균 크기는 내부 전극을 포함하는 바디(110)의 제2 및 제3 방향(길이 및 폭 방향, L-W 방향) 단면에서 SEM을 통해 측정할 수 있다. 보다 구체적으로, 제2 및 제3 방향 단면에서 제3 방향 크기를 측정하고, 이러한 측정을 내부 전극을 포함하는 10개의 층으로 확장하여 평균을 계산하면, 제3 방향 평균 크기를 더욱 일반화할 수 있다.
한편, 절연층(141, 142) 상에 도금층(미도시)이 배치될 수 있다.
도금층은 실장 특성을 향상시키는 역할을 수행한다. 도금층의 종류는 특별히 한정하지 않으며, 니켈(Ni), 주석(Sn), 팔라듐(Pd) 및 이들의 합금 중 하나 이상을 포함하는 도금층일 수 있고, 복수의 층으로 형성될 수 있다.
도금층에 대한 보다 구체적인 예를 들면, 도금층은 Ni 도금층 또는 Sn 도금층일 수 있으며, 절연층(141, 142) 상에 Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있고, Sn 도금층, Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있다. 또한, 도금층은 복수의 Ni 도금층 및/또는 복수의 Sn 도금층을 포함할 수도 있다.
적층형 전자 부품(100)이 실장된 실장 기판을 도시한 도 9 및 도 10을 참조하면, 밴드부(131b, 132b)는 기판(180) 상에 배치된 전극 패드(181, 182)와 솔더(191, 192)에 의해 접합될 수 있다.
한편, 내부 전극(121, 122)이 제1 방향으로 적층되어 있는 경우에는 내부 전극(121, 122)이 실장 면과 평행하도록 적층형 전자 부품(100)을 기판(180)에 수평 실장할 수 있다. 다만, 본 발명이 수평 실장인 경우에 한정되는 것은 아니며, 내부 전극(121, 122)을 제3 방향으로 적층하는 경우에는 내부 전극(121, 122)이 실장 면과 수직하도록 기판(180)에 적층형 전자 부품(100)을 수직 실장할 수 있다.
적층형 전자 부품(100)의 사이즈는 특별히 한정할 필요는 없다.
다만, 소형화 및 고용량화를 동시에 달성하기 위해서는 유전체층 및 내부 전극의 두께를 얇게 하여 적층수를 증가시켜야 하기 때문에, 0402(길이×폭, 0.4 mm×0.2 mm) 이하의 사이즈를 가지는 적층형 전자 부품(100)에서 본 발명에 따른 신뢰성 및 단위 부피당 용량 향상 효과가 보다 현저해질 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하지만, 이는 발명의 구체적인 이해를 돕기 위한 것으로 본 발명의 범위에 실시예에 한정되는 것은 아니다.
(실시예)
내부 전극 최외층의 높이, 외부 전극 접속부의 높이, 바디의 두께에 따른 용량 및 내습 신뢰성 평가를 실시하여 하기 표 1에 나타내었으며, 내부 전극의 폭, 외부 전극의 폭, 바디의 폭에 따른 용량 및 내습 신뢰성 평가를 실시하여 하기 표 2에 나타내었다.
내부 전극 최외층의 높이는 바디의 제1 면으로부터 제2 면에 가장 가깝게 배치된 내부 전극까지의 높이를 의미하고, 외부 전극 접속부의 높이는 바디의 제1 면의 연장선으로부터 접속부의 제1 방향 일끝단까지의 높이를 의미하며, 바디의 두께는 바디의 제1 면으로부터 제2 면까지의 높이를 의미한다. 한편, 절연층은 코너부에서부터 형성되어 접속부의 끝단을 덮도록 형성하였으며 바디 두께를 넘지 않도록 하였다.
이때, 높이 또는 두께는 적층형 전자 부품을 제3 방향(폭 방향)으로 1/2 깊이까지 연마하여 제1 및 제2 방향(길이 및 두께 방향, L-T 방향) 단면을 노출시켜 측정하였으며, 폭은 적층형 전자 부품을 제1 방향(두께 방향)으로 1/2 깊이까지 연마하여 제2 및 제3 방향(길이 및 폭 방향, L-W 방향) 단면을 노출시켜 측정하였다.
유전체층은 티타늄바륨(BaTiO3)을 포함하며, 내부 전극은 니켈(Ni), 외부 전극의 접속부는 구리(Cu), 절연층은 에폭시 수지를 포함하여 적층형 전자 부품을 제조하였다.
하기 표 1 및 표 2는 400 개의 적층형 전자 부품을 기판에 실장 하여 용량 및 내습 신뢰성을 평가한 데이터이다.
용량 평가는 측정한 용량값(μF)이 기준 용량(μF)과 비교하였을 때 10% 미만으로 감소한 경우 불량이라고 평가하여 하기 표에서 X 라고 표기하였으며 10% 미만으로 감소하지 않은 경우 불량이 아니라고 평가하여 하기 표에서 O 라고 표기하였다.
내습 신뢰성 평가는 8585 test로 진행하였으며, 온도 조건 85°C, 상대습도조건 85%에서 정격 전압 1 Vr으로 24시간 동안 인가하여 평가하였다. 이때, 적층형 전자 부품의 절연저항(IR) 값이 초기 절연저항(IR) 대비 106 이하로 1개라도 떨어지는 경우 불량이라고 평가하여 하기 표에서 X 라고 표기하였으며, 절연저항(IR) 값이 초기 절연저항(IR0) 대비 106 이하로 떨어진 적층형 전자 부품이 없는 경우 불량이 아니라고 평가하여 하기 표에서 O 라고 표기하였다.
시험번호 접속부 높이 Tc
(μm)
내부 전극 높이 Ti
(μm)
바디 두께 T
(μm)
용량 (μF) 내습 신뢰성
1* 338 312 332 O X
2* 334 311 332 O X
3 331 311 331 O O
4 330 313 333 O O
5 321 311 331 O O
6* 313 313 334 O X
7* 305 312 332 X X
8* 295 310 330 X X
*: 비교예
시험번호 1, 2는 내습 신뢰성에 있어서 불량이라고 평가되었으며, 접속부의 높이 Tc가 바디 두께 T 보다 높게 형성되었음을 확인할 수 있다. 시험번호 6 내지 8은 용량 또는 내습 신뢰성 평가에서 적어도 하나 이상 불량이라고 평가되었으며, 접속부의 높이 Tc가 내부 전극 최외층의 높이 Ti 이하로 형성되었음을 확인할 수 있다.
반면, 시험번호 3 내지 5는 접속부의 높이 Tc가, 내부 전극 최외층의 높이 Ti를 초과하되 바디 두께 T 이하로 형성되었으며, 목표로 하는 용량 변동이 10% 미만을 유지하며, 내습 신뢰성에 있어서도 불량이 발생하는 부품이 없었음을 확인할 수 있다.
이를 통해, Ti<Tc≤T를 만족하는 경우, 적층형 전자 부품의 신뢰성이 개선됨을 확인할 수 있으며, 절연층이 접속부의 끝단을 덮고 있으므로, Ti<Tc<Ts≤T 인 경우에도 적층형 전자 부품의 신뢰성이 개선될 수 있음을 알 수 있다.
시험번호 접속부 폭 Wc
(μm)
내부 전극 폭 Wi
(μm)
바디 폭 W
(μm)
용량 (μF) 내습 신뢰성
9* 342 309 335 O X
10* 339 311 337 O X
11 337 312 337 O O
12 330 311 336 O O
13 322 310 335 O O
14 315 310 335 O O
15* 310 310 336 O X
16* 302 311 336 X X
*: 비교예
시험번호 9, 10은 내습 신뢰성에 있어서 불량이라고 평가되었으며, 접속부의 폭 Wc이 바디의 폭 W 보다 넓게 형성되었음을 확인할 수 있다. 또한, 시험번호 15, 16은 용량 또는 내습 신뢰성 평가에서 적어도 하나 이상 불량이라고 평가되었으며, 접속부의 폭 Wc이 내부 전극의 폭 Wi 이하로 형성되었음을 확인할 수 있다.
반면, 시험번호 11 내지 14는 접속부의 폭 Wc가, 내부 전극의 폭 Wi를 초과하되 바디의 폭 W 이하로 형성되어, 목표로 하는 용량 변동이 10% 미만을 유지하였으며, 내습 신뢰성에 있어서도 불량이 발생하는 부품이 없었음을 확인할 수 있다.
이를 통해, Wi<Wc≤W 을 만족하는 경우, 적층형 전자 부품의 신뢰성이 개선됨을 확인할 수 있으며, 또한, 절연층이 접속부의 끝단을 덮고 있으므로, Wi<Wc<Ws≤W 인 경우에도 적층형 전자 부품의 신뢰성이 개선될 수 있음을 알 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층형 전자 부품
110: 바디
111: 유전체층
112, 113: 커버부
114, 115: 마진부
121, 122: 내부 전극
131, 132: 외부 전극
131a, 132a: 접속부
131b, 132b: 밴드부
141, 142: 절연층
180: 기판
181, 182: 전극 패드
191, 192: 솔더

Claims (16)

  1. 복수의 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 번갈아 배치되는 제1 및 제2 내부 전극을 포함하며, 상기 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디;
    상기 제3 면에 배치되어 상기 제1 내부 전극과 연결되는 제1 접속부, 상기 제1 접속부로부터 상기 제1 면의 일부까지 연장되는 제1 밴드부를 포함하는 제1 외부 전극;
    상기 제4 면에 배치되어 상기 제2 내부 전극과 연결되는 제2 접속부, 상기 제2 접속부로부터 상기 제1 면의 일부까지 연장되는 제2 밴드부를 포함하는 제2 외부 전극;
    상기 제1 접속부 상에 배치되는 제1 절연층; 및
    상기 제2 접속부 상에 배치되는 제2 절연층; 을 포함하며,
    상기 제1 및 제2 접속부는 각각 상기 제1 및 제2 내부 전극의 노출면을 덮도록 배치되고, 상기 제1 및 제2 절연층은 각각 상기 제1 및 제2 접속부를 덮도록 배치되며,
    상기 바디의 제1 방향 평균 크기를 T,
    상기 제1 면으로부터 상기 제1 및 제2 내부 전극 중 상기 제2 면에 가장 가깝게 배치된 내부 전극까지의 제1 방향 평균 크기를 Ti,
    상기 제1 면으로부터 상기 제1 및 제2 접속부의 상기 제1 방향 끝단까지의 제1 방향 평균 크기를 Tc,
    상기 제1 면으로부터 상기 제1 및 제2 절연층의 상기 제1 방향 일 끝단까지의 제1 방향 평균 크기를 Ts 라고 정의할 때,
    Ti<Tc<Ts≤T 을 만족하는
    적층형 전자 부품.
  2. 제1항에 있어서,
    상기 제1 절연층은 상기 제1 밴드부 외측면의 연장선과 상기 제2 면의 연장선 사이에 배치되고, 상기 제2 절연층은 상기 제2 밴드부 최측면의 연장선과 상기 제2 면의 연장선 사이에 배치되는
    적층형 전자 부품.
  3. 제1항에 있어서,
    상기 제1 접속부 및 제1 밴드부의 주성분은 서로 상이하고, 상기 제2 접속부 및 제2 밴드부의 주성분은 서로 상이한
    적층형 전자 부품.
  4. 제1항에 있어서,
    상기 제1 및 제2 절연층은 수지를 포함하는
    적층형 전자 부품.
  5. 제4항에 있어서,
    상기 수지는 에폭시 수지, 아크릴 수지, 에틸 셀룰로오스(Ethyl Cellulose) 및 폴리머 수지 중에서 선택된 하나 이상을 포함하는
    적층형 전자 부품.
  6. 제1항에 있어서,
    상기 제1 및 제2 절연층은 SiO2, TiO2, BaTiO3, BaO, Al2O3 및 ZnO 중에서 선택된 하나 이상의 첨가제를 포함하는
    적층형 전자 부품.
  7. 제1항에 있어서,
    상기 바디는 상기 복수의 유전체층과 제1 방향으로 번갈아 배치되는 상기 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브부, 상기 액티브부의 제1 방향 양 단면 상에 배치되는 커버부 및 상기 액티브부의 제3 방향 양 측면 상에 배치되는 마진부를 더 포함하는
    적층형 전자 부품.
  8. 제7항에 있어서,
    상기 커버부의 제1 방향 평균 크기는 100 μm 이하이고, 상기 마진부의 제3 방향 평균 크기는 80 μm 이하인
    적층형 전자 부품.
  9. 복수의 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 번갈아 배치되는 제1 및 제2 내부 전극을 포함하며, 상기 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디;
    상기 제3 면에 배치되어 상기 제1 내부 전극과 연결되는 제1 접속부, 상기 제1 접속부로부터 상기 제1 면의 일부까지 연장되는 제1 밴드부를 포함하는 제1 외부 전극;
    상기 제4 면에 배치되어 상기 제2 내부 전극과 연결되는 제2 접속부, 상기 제2 접속부로부터 상기 제1 면의 일부까지 연장되는 제2 밴드부를 포함하는 제2 외부 전극;
    상기 제1 접속부 상에 배치되는 제1 절연층; 및
    상기 제2 접속부 상에 배치되는 제2 절연층; 을 포함하며,
    상기 제1 및 제2 접속부는 각각 상기 제1 및 제2 내부 전극의 노출면을 덮도록 배치되고, 상기 제1 및 제2 절연층은 각각 상기 제1 및 제2 접속부를 덮도록 배치되며,
    상기 바디의 제1 방향 평균 크기를 T, 상기 바디의 제2 방향 평균 크기를 W,
    상기 제1 면으로부터 상기 제1 및 제2 내부 전극 중 상기 제2 면에 가장 가깝게 배치된 내부 전극까지의 제1 방향 평균 크기를 Ti, 상기 제1 및 제2 내부 전극의 제2 방향 평균 크기를 Wi,
    상기 제1 면으로부터 상기 제1 및 제2 접속부의 상기 제1 방향 끝단까지의 제1 방향 평균 크기를 Tc, 상기 제1 및 제2 접속부의 제2 방향 평균 크기를 Wc,
    상기 제1 면으로부터 상기 제1 및 제2 절연층의 상기 제1 방향 일 끝단까지의 제1 방향 평균 크기를 Ts, 상기 1 및 제2 절연층의 상기 제2 방향 평균 크기를 Ws 라고 정의할 때,
    Ti<Tc<Ts≤T 및 Wi<Wc<Ws≤W 을 만족하는
    적층형 전자 부품.
  10. 제9항에 있어서,
    상기 제1 절연층은 상기 제1 밴드부 외측면의 연장선과 상기 제2 면의 연장선 사이에 배치되고, 상기 제2 절연층은 상기 제2 밴드부 최측면의 연장선과 상기 제2 면의 연장선 사이에 배치되는
    적층형 전자 부품.
  11. 제9항에 있어서,
    상기 제1 접속부 및 제1 밴드부의 주성분은 서로 상이하고, 상기 제2 접속부 및 제2 밴드부의 주성분은 서로 상이한
    적층형 전자 부품.
  12. 제9항에 있어서,
    상기 제1 및 제2 절연층은 수지를 포함하는
    적층형 전자 부품.
  13. 제12항에 있어서,
    상기 수지는 에폭시 수지, 아크릴 수지, 에틸 셀룰로오스(Ethyl Cellulose) 및 폴리머 수지 중에서 선택된 하나 이상을 포함하는
    적층형 전자 부품.
  14. 제9항에 있어서,
    상기 제1 및 제2 절연층은 SiO2, TiO2, BaTiO3, BaO, Al2O3 및 ZnO 중에서 선택된 하나 이상의 첨가제를 포함하는
    적층형 전자 부품.
  15. 제9항에 있어서,
    상기 바디는 상기 복수의 유전체층과 제1 방향으로 번갈아 배치되는 상기 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브부, 상기 액티브부의 제1 방향 양 단면 상에 배치되는 커버부 및 상기 액티브부의 제3 방향 양 측면 상에 배치되는 마진부를 더 포함하는
    적층형 전자 부품.
  16. 제15항에 있어서,
    상기 커버부의 제1 방향 평균 크기는 100 μm 이하이고, 상기 마진부의 제3 방향 평균 크기는 80 μm 이하인
    적층형 전자 부품.
KR1020220036552A 2022-03-24 2022-03-24 적층형 전자 부품 KR20230138670A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220036552A KR20230138670A (ko) 2022-03-24 2022-03-24 적층형 전자 부품
US17/845,180 US11908627B2 (en) 2022-03-24 2022-06-21 Multilayer electronic component
JP2022100779A JP2023143584A (ja) 2022-03-24 2022-06-23 積層型電子部品
CN202211082453.4A CN116844861A (zh) 2022-03-24 2022-09-06 多层电子组件
US18/410,196 US20240145174A1 (en) 2022-03-24 2024-01-11 Multilayer electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220036552A KR20230138670A (ko) 2022-03-24 2022-03-24 적층형 전자 부품

Publications (1)

Publication Number Publication Date
KR20230138670A true KR20230138670A (ko) 2023-10-05

Family

ID=88165852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220036552A KR20230138670A (ko) 2022-03-24 2022-03-24 적층형 전자 부품

Country Status (4)

Country Link
US (2) US11908627B2 (ko)
JP (1) JP2023143584A (ko)
KR (1) KR20230138670A (ko)
CN (1) CN116844861A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170143275A (ko) 2016-06-21 2017-12-29 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101422926B1 (ko) * 2012-10-26 2014-07-23 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
KR101548793B1 (ko) 2013-01-14 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 실장 기판 및 적층 세라믹 커패시터의 제조 방법
KR102076145B1 (ko) * 2013-08-09 2020-02-11 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
KR101983154B1 (ko) * 2013-11-05 2019-05-28 삼성전기주식회사 적층 세라믹 커패시터
JP6380162B2 (ja) 2014-05-09 2018-08-29 株式会社村田製作所 積層セラミック電子部品
JP6405329B2 (ja) 2016-02-26 2018-10-17 太陽誘電株式会社 積層セラミックコンデンサ
JP6512139B2 (ja) * 2016-03-04 2019-05-15 株式会社村田製作所 電子部品の実装構造及びその電子部品の製造方法
JP6421137B2 (ja) * 2016-03-25 2018-11-07 太陽誘電株式会社 積層セラミックコンデンサ
JP2018093051A (ja) * 2016-12-02 2018-06-14 株式会社村田製作所 電子部品
JP2019201106A (ja) * 2018-05-16 2019-11-21 株式会社村田製作所 積層セラミックコンデンサ
KR20190116114A (ko) * 2019-06-24 2019-10-14 삼성전기주식회사 전자 부품
JP7275951B2 (ja) * 2019-07-16 2023-05-18 株式会社村田製作所 積層セラミックコンデンサ
KR20210106689A (ko) * 2020-02-21 2021-08-31 삼성전기주식회사 적층형 전자 부품
KR20230103495A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 커패시터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170143275A (ko) 2016-06-21 2017-12-29 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판

Also Published As

Publication number Publication date
CN116844861A (zh) 2023-10-03
JP2023143584A (ja) 2023-10-06
US20240145174A1 (en) 2024-05-02
US20230326677A1 (en) 2023-10-12
US11908627B2 (en) 2024-02-20

Similar Documents

Publication Publication Date Title
KR101474138B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR102568254B1 (ko) 적층 세라믹 전자부품
KR102437803B1 (ko) 적층 세라믹 전자부품
JP2021013012A (ja) キャパシタ部品
KR20210106689A (ko) 적층형 전자 부품
KR102115955B1 (ko) 적층 세라믹 전자부품
KR20190121213A (ko) 세라믹 전자 부품
KR20220098620A (ko) 적층형 전자 부품
KR102191252B1 (ko) 적층 세라믹 전자부품
KR20230138670A (ko) 적층형 전자 부품
KR102057904B1 (ko) 커패시터 부품
KR102145311B1 (ko) 세라믹 전자 부품
KR102494335B1 (ko) 세라믹 전자 부품
KR102449365B1 (ko) 세라믹 전자 부품
US20230215653A1 (en) Multilayer electronic component
KR20240106561A (ko) 적층형 전자 부품
KR20240103237A (ko) 적층형 전자 부품
KR20230103059A (ko) 적층형 전자 부품
KR20230120461A (ko) 적층형 전자 부품
KR20240070289A (ko) 적층형 전자 부품
KR20230103352A (ko) 적층형 전자 부품
KR20230103351A (ko) 적층형 전자 부품
KR20240030194A (ko) 적층형 전자 부품
KR20240093098A (ko) 적층형 전자 부품
KR20240080833A (ko) 적층형 전자 부품