JP6512139B2 - 電子部品の実装構造及びその電子部品の製造方法 - Google Patents
電子部品の実装構造及びその電子部品の製造方法 Download PDFInfo
- Publication number
- JP6512139B2 JP6512139B2 JP2016042692A JP2016042692A JP6512139B2 JP 6512139 B2 JP6512139 B2 JP 6512139B2 JP 2016042692 A JP2016042692 A JP 2016042692A JP 2016042692 A JP2016042692 A JP 2016042692A JP 6512139 B2 JP6512139 B2 JP 6512139B2
- Authority
- JP
- Japan
- Prior art keywords
- face
- electrode
- laminate
- electronic component
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Description
この発明は、電子部品の実装構造及びその電子部品の製造方法に関し、特にたとえば、携帯電話やデジタルカメラなどに実装される電子部品の実装構造及びその電子部品の製造方法に関する。
この発明の背景となる従来のチップ状電子部品が特開２００７−２６６２０８号公報に開示されている（特許文献１参照）。このチップ状電子部品では、チップ状素子の端面に外部電極が塗布され、焼き付けることにより外部電極が形成されている。このようなチップ状電子部品をプリント基板等の実装基板に実装する場合、例えば、実装基板上に配設されたランド電極に半田クリームを塗布し、半田クリームを介して、ランド電極とチップ状電子部品の外部電極とが接続される。この場合、チップ状電子部品が実装基板上にマウントされ、リフローされることによって、実装基板上のランド電極にチップ状電子部品が実装される。
しかしながら、このようなチップ状電子部品の実装構造では、通常は半田クリームの表面張力によってチップ状電子部品は自立するが、実装条件によっては、たとえば図１７に示すように、実装基板３の実装面３ａに配設されたランド電極５の上で、半田クリーム（図示せず）のリフロー時に半田クリームが溶けて、チップ状電子部品１が移動する虞があった。このとき、チップ状電子部品１の外部電極７の角部が、隣接するチップ状電子部品１の外部電極７と接触することがあった。そのため、このような従来のチップ状電子部品１の実装構造９では、チップ状電子部品間でショート等のトラブルが発生する可能性がある。
それゆえに、この発明の主たる目的は、ショート等のトラブルのない電子部品の実装構造及びその電子部品の製造方法を提供することにある。
請求項１にかかる本発明は、積層された複数の誘電体層と複数の内部電極層とを有する積層体を含み、積層体は、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを備え、第１の端面を覆い、第１の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第１の外部電極と、第２の端面を覆い、第２の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第２の外部電極とを有し、第１の外部電極に接続する第１の内部電極層および第２の外部電極に接続する第２の内部電極層が積層方向に積層され、積層体の第１の側面および第２の側面において、第１の外部電極および第２の外部電極の表面に絶縁層が形成され、絶縁層は、積層体の第１の端面側および第２の端面側に延伸する延伸絶縁層をさらに含む電子部品と、実装面を有する基板本体と実装面上に形成されたランド電極とを備えた実装基板とを含み、電子部品は、第１の側面および第２の側面が基板本体の実装面に対して垂直となる状態で、半田フィレットを介してランド電極に実装され、ランド電極の幅方向の寸法は、電子部品の幅方向の寸法よりも小さく形成され、半田フィレットは、実装面と反対側に位置する積層体の第１の主面まで濡れ上がることを特徴とする、電子部品の実装構造である。
請求項２に係る発明は、積層された複数の誘電体層と複数の内部電極層とを有する積層体を含み、積層体は、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを備え、第１の端面を覆い、第１の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第１の外部電極と、第２の端面を覆い、第２の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第２の外部電極とを有し、第１の外部電極に接続する第１の内部電極層および第２の外部電極に接続する第２の内部電極層が積層方向に積層され、積層体の第１の側面および第２の側面において、第１の外部電極および第２の外部電極の表面に絶縁層が形成され、絶縁層は、積層体の第１の端面側および第２の端面側に延伸する延伸絶縁層をさらに含む電子部品と、実装面を有する基板本体と実装面上に形成されたランド電極とを備えた実装基板とを含み、電子部品は、第１の側面および第２の側面が基板本体の実装面に対して垂直となる状態で、半田フィレットを介してランド電極に実装され、半田フィレットの幅方向の寸法は、電子部品の幅方向の寸法よりも小さく形成され、半田フィレットは、実装面と反対側に位置する積層体の第１の主面まで濡れ上がることを特徴とする、電子部品の実装構造である。
請求項３に係る発明は、請求項１または請求項２に係る発明に従属する発明であって、電子部品は、積層された複数の誘電体層と複数の内部電極層とを有する積層体を含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを備え、第１の端面を覆い、第１の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第１の外部電極と、第２の端面を覆い、第２の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第２の外部電極とを有し、第１の外部電極に接続する第１の内部電極層および第２の外部電極に接続する第２の内部電極層が前記積層方向に積層され、積層体の第１の側面および第２の側面において、第１の外部電極および第２の外部電極の表面に絶縁層が形成され、絶縁層は、積層体の第１の端面側および第２の端面側に延伸する延伸絶縁層をさらに含むことを特徴とする、電子部品である。
請求項４に係る発明は、請求項３に係る発明に従属する発明であって、絶縁層は、積層体の第１の主面側および第２の主面側に延伸する延伸絶縁層をさらに含むことを特徴とする、電子部品である。
請求項５に係る発明は、請求項３に係る発明に従属する発明であって、絶縁層は、積層体の第１の側面と第１の端面とが交わる稜線部を含み、第１の端面において、延伸絶縁層が占める割合は、１０％以上２５％以下となるように設定され、積層体の第２の側面と第２の端面とが交わる稜線部を含み、第２の端面において、延伸絶縁層が占める割合は、１０％以上２５％以下となるように設定されていることを特徴とする、電子部品である。
請求項６に係る発明は、請求項３〜請求項５のいずれか１項に係る発明に従属する発明であって、絶縁層は、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル樹脂、チタン酸バリウム、アルミナ、シリカ、イットリア、ジルコニアのいずれか１つ以上を含むことを特徴とする、電子部品である。
請求項７に係る発明は、請求項１または請求項２に係る発明に用いられる電子部品の製造方法であって、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを備え、第１の端面を覆い、第１の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第１の外部電極と、第２の端面を覆い、第２の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第２の外部電極とを有し、内部電極層は、第１の外部電極に接続される第１の内部電極層および第２の外部電極に接続される第２の内部電極層が積層方向に積層されるように、積層された複数の誘電体層と複数の内部電極層とを有する積層体を形成する工程と、積層体の第１の側面および第２の側面において、第１の外部電極および第２の外部電極の表面に絶縁層を形成する工程と、積層体の第１の端面側および第２の端面側に延伸する延伸絶縁層を形成する工程と、実装面を有する基板本体と実装面上に形成されたランド電極とを備えた実装基板を準備する工程とを含み、電子部品は、第１の側面および第２の側面が基板本体の実装面に対して垂直となる状態で、半田フィレットを介してランド電極に実装され、ランド電極の幅方向の寸法は、電子部品の幅方向の寸法よりも小さく形成され、前記半田フィレットは、実装面と反対側に位置する積層体の第１の主面まで濡れ上がることを特徴とする、電子部品の実装構造体の製造方法である。
請求項２に係る発明は、積層された複数の誘電体層と複数の内部電極層とを有する積層体を含み、積層体は、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを備え、第１の端面を覆い、第１の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第１の外部電極と、第２の端面を覆い、第２の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第２の外部電極とを有し、第１の外部電極に接続する第１の内部電極層および第２の外部電極に接続する第２の内部電極層が積層方向に積層され、積層体の第１の側面および第２の側面において、第１の外部電極および第２の外部電極の表面に絶縁層が形成され、絶縁層は、積層体の第１の端面側および第２の端面側に延伸する延伸絶縁層をさらに含む電子部品と、実装面を有する基板本体と実装面上に形成されたランド電極とを備えた実装基板とを含み、電子部品は、第１の側面および第２の側面が基板本体の実装面に対して垂直となる状態で、半田フィレットを介してランド電極に実装され、半田フィレットの幅方向の寸法は、電子部品の幅方向の寸法よりも小さく形成され、半田フィレットは、実装面と反対側に位置する積層体の第１の主面まで濡れ上がることを特徴とする、電子部品の実装構造である。
請求項３に係る発明は、請求項１または請求項２に係る発明に従属する発明であって、電子部品は、積層された複数の誘電体層と複数の内部電極層とを有する積層体を含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを備え、第１の端面を覆い、第１の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第１の外部電極と、第２の端面を覆い、第２の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第２の外部電極とを有し、第１の外部電極に接続する第１の内部電極層および第２の外部電極に接続する第２の内部電極層が前記積層方向に積層され、積層体の第１の側面および第２の側面において、第１の外部電極および第２の外部電極の表面に絶縁層が形成され、絶縁層は、積層体の第１の端面側および第２の端面側に延伸する延伸絶縁層をさらに含むことを特徴とする、電子部品である。
請求項４に係る発明は、請求項３に係る発明に従属する発明であって、絶縁層は、積層体の第１の主面側および第２の主面側に延伸する延伸絶縁層をさらに含むことを特徴とする、電子部品である。
請求項５に係る発明は、請求項３に係る発明に従属する発明であって、絶縁層は、積層体の第１の側面と第１の端面とが交わる稜線部を含み、第１の端面において、延伸絶縁層が占める割合は、１０％以上２５％以下となるように設定され、積層体の第２の側面と第２の端面とが交わる稜線部を含み、第２の端面において、延伸絶縁層が占める割合は、１０％以上２５％以下となるように設定されていることを特徴とする、電子部品である。
請求項６に係る発明は、請求項３〜請求項５のいずれか１項に係る発明に従属する発明であって、絶縁層は、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル樹脂、チタン酸バリウム、アルミナ、シリカ、イットリア、ジルコニアのいずれか１つ以上を含むことを特徴とする、電子部品である。
請求項７に係る発明は、請求項１または請求項２に係る発明に用いられる電子部品の製造方法であって、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを備え、第１の端面を覆い、第１の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第１の外部電極と、第２の端面を覆い、第２の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第２の外部電極とを有し、内部電極層は、第１の外部電極に接続される第１の内部電極層および第２の外部電極に接続される第２の内部電極層が積層方向に積層されるように、積層された複数の誘電体層と複数の内部電極層とを有する積層体を形成する工程と、積層体の第１の側面および第２の側面において、第１の外部電極および第２の外部電極の表面に絶縁層を形成する工程と、積層体の第１の端面側および第２の端面側に延伸する延伸絶縁層を形成する工程と、実装面を有する基板本体と実装面上に形成されたランド電極とを備えた実装基板を準備する工程とを含み、電子部品は、第１の側面および第２の側面が基板本体の実装面に対して垂直となる状態で、半田フィレットを介してランド電極に実装され、ランド電極の幅方向の寸法は、電子部品の幅方向の寸法よりも小さく形成され、前記半田フィレットは、実装面と反対側に位置する積層体の第１の主面まで濡れ上がることを特徴とする、電子部品の実装構造体の製造方法である。
この発明によれば、ショート等のトラブルのない電子部品の実装構造及びその電子部品の製造方法が得られる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
図１は、この発明に係る電子部品の一例としての積層セラミックコンデンサの実装構造の一例を示す要部斜視図である。図２は、図１に示す実装構造に用いられる積層セラミックコンデンサの一例を示す斜視図である。図３は、図２に示す積層セラミックコンデンサの線Ｉ−Ｉにおける断面図である。図４は、図２に示す積層セラミックコンデンサの線ＩＩ−ＩＩにおける断面図である。図５は、図２に示す積層セラミックコンデンサの線ＩＩＩ−ＩＩＩにおける断面図である。
この発明は、主として、電子部品の実装構造に関するものであるが、以下に示す発明を実施するための形態では、先ず、当該実装構造に適用される電子部品の構造およびその製造方法について、図２〜図５を参照しながら、以下、説明する。
この発明は、主として、電子部品の実装構造に関するものであるが、以下に示す発明を実施するための形態では、先ず、当該実装構造に適用される電子部品の構造およびその製造方法について、図２〜図５を参照しながら、以下、説明する。
積層セラミックコンデンサ１０は、たとえば図２および図３に示すように、たとえば直方体状の積層体１２を備える。積層体１２は、積層された複数の誘電体層１４と複数の内部電極層１６とを有する。さらに、積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。
積層体１２の誘電体層１４の誘電体材料としては、たとえば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３またはＣａＺｒＯ３などの成分を含む誘電体セラミックを用いることができる。また、これらの成分に、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの化合物を主成分より少ない含有量範囲で添加したものを用いてもよい。また、誘電体層１４の積層方向ｘの寸法は、たとえば、０．４μｍ以上、１．０μｍ以下であることが好ましい。
誘電体層１４は、たとえば図２および図３に示すように、外層部１４ａと内層部１４ｂとを含む。外層部１４ａは、積層体１２の第１の主面１２ａ側および第２の主面１２ｂ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する誘電体層１４、および第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する誘電体層１４である。そして、両外層部１４ａに挟まれた領域が内層部１４ｂである。外層部１４ａの積層方向の寸法は、１０μｍ以上、５０μｍ以下であることが好ましい。なお、積層体１２の寸法は、厚み方向Ｔの寸法が、１００μｍ以上、５５０μｍ以下であり、長さ方向Ｌの寸法が、４００μｍ以上、１２５０μｍ以下であり、幅方向Ｗの寸法が、２００μｍ以上、５５０μｍ以下である。誘電体層１４の積層枚数は、外層部１４ａも含んで、たとえば１００枚以上、１４００枚以下であることが好ましい。
積層体１２は、たとえば図３および図４に示すように、複数の内部電極層１６として、たとえば略矩形状の複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、積層体１２の積層方向ｘに沿って等間隔に交互に配置されるように埋設されている。
第１の内部電極層１６ａの一端側には、積層体１２の第１の端面１２ｅに引き出された引出電極部１８ａを有する。第２の内部電極層１６ｂの一端側には、積層体１２の第２の端面１２ｆに引き出された引出電極部１８ｂを有する。具体的には、第１の内部電極層１６ａの一端側の引出電極部１８ａは、積層体１２の第１の端面１２ｅに露出している。また、第２の内部電極層１６ｂの一端側の引出電極部１８ｂは、積層体１２の第２の端面１２ｆに露出している。
第１の内部電極層１６ａの一端側には、積層体１２の第１の端面１２ｅに引き出された引出電極部１８ａを有する。第２の内部電極層１６ｂの一端側には、積層体１２の第２の端面１２ｆに引き出された引出電極部１８ｂを有する。具体的には、第１の内部電極層１６ａの一端側の引出電極部１８ａは、積層体１２の第１の端面１２ｅに露出している。また、第２の内部電極層１６ｂの一端側の引出電極部１８ｂは、積層体１２の第２の端面１２ｆに露出している。
積層体１２は、たとえば図３および図４に示すように、誘電体層１４の内層部１４ｂにおいて、第１の内部電極層１６ａと第２の内部電極層１６ｂとが対向する対向電極部２０ａを含む。また、積層体１２は、対向電極部２０ａの幅方向Ｗの一端と第１の側面１２ｃとの間および対向電極部２０ａの幅方向Ｗの他端と第２の側面１２ｄとの間に形成される積層体１４の側部（以下、「Ｗギャップ」という。）２０ｂを含む。さらに、積層体１４は、第１の内部電極層１６ａの引出電極部１８ａとは反対側の端部と第２の端面１２ｆとの間および第２の内部電極層１６ｂの引出電極部１８ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１４の端部（以下、「Ｌギャップ」という。）２０ｃを含む。ここで、積層体１２の端部のＬギャップ２０ｃの長さは、２０μｍ以上、４０μｍ以下であることが好ましい。また、積層体１２の側部のＷギャップ２０ｂの長さは、１５μｍ以上、２０μｍ以下であることが好ましい。
積層体１２内においては、たとえば図３および図４に示すように、各対向電極部２０ａで第１の内部電極層１６ａと第２の内部電極層１６ｂとが誘電体層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極２２ａと第２の内部電極層１６ｂが接続された第２の外部電極２２ｂとの間に、静電容量を得ることができる。したがって、このような構造の積層セラミック電子部品はコンデンサとして機能する。
内部電極層１６は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどの金属を含有している。内部電極層１６は、さらに誘電体層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。内部電極層１６の枚数は、５０枚以上、７５０枚以下であることが好ましい。内部電極層１６の厚みは、０．２μｍ以上、１μｍ以下であることが好ましい。
なお、積層体に圧電体セラミックを用いた場合、積層セラミック電子部品は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえばＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、積層体に半導体セラミックを用いた場合、積層セラミック電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえばスピネル系セラミック材料などが挙げられる。
また、積層体に磁性体セラミックを用いた場合、積層セラミック電子部品は、インダクタ素子として機能する。インダクタ素子として機能する場合は、内部電極は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえばフェライトセラミック材料などが挙げられる。
また、積層体に半導体セラミックを用いた場合、積層セラミック電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえばスピネル系セラミック材料などが挙げられる。
また、積層体に磁性体セラミックを用いた場合、積層セラミック電子部品は、インダクタ素子として機能する。インダクタ素子として機能する場合は、内部電極は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえばフェライトセラミック材料などが挙げられる。
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２２が形成される。外部電極２２は、第１の外部電極２２ａおよび第２の外部電極２２ｂを有する。
積層体１２の第１の端面１２ｅ側には、第１の外部電極２２ａが形成される。第１の外部電極２２ａは、積層体１２の第１の端面１２ｅを覆い、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄの一部分を覆うように形成される。この場合、第１の外部電極２２ａは、第１の内部電極層１６ａの引出電極部１８ａと電気的に接続される。
積層体１２の第２の端面１２ｆ側には、第２の外部電極２２ｂが形成される。第２の外部電極２２ｂは、積層体１２の第２の端面１２ｆを覆い、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄの一部分を覆うように形成される。この場合、第２の外部電極２２ｂは、第２の内部電極層１６ｂの引出電極部１８ｂと電気的に接続される。
積層体１２の第１の端面１２ｅ側には、第１の外部電極２２ａが形成される。第１の外部電極２２ａは、積層体１２の第１の端面１２ｅを覆い、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄの一部分を覆うように形成される。この場合、第１の外部電極２２ａは、第１の内部電極層１６ａの引出電極部１８ａと電気的に接続される。
積層体１２の第２の端面１２ｆ側には、第２の外部電極２２ｂが形成される。第２の外部電極２２ｂは、積層体１２の第２の端面１２ｆを覆い、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄの一部分を覆うように形成される。この場合、第２の外部電極２２ｂは、第２の内部電極層１６ｂの引出電極部１８ｂと電気的に接続される。
第１の外部電極２２ａは、図４に示すように、積層体１２側から順に、下地電極層２４ａおよびめっき層２６ａを有する。同様に、第２の外部電極２２ｂは、積層体１２側から順に、下地電極層２４ｂおよびめっき層２６ｂを有する。
下地電極層２４ａおよび２４ｂは、それぞれ、焼付け層、樹脂層、薄膜層などから選ばれる少なくとも１つを含む。焼付け層は、たとえば、Ｓｉを含むガラスと、金属としてのＣｕとを含む。焼付け層の金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ-Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、内部電極層１６と同時に焼成したものでもよく、また、誘電体層１４および内部電極層１６を焼成した後に焼き付けたものでもよい。また、焼付け層は、複数層であってもよい。焼付け層のうちの最も厚い部分の厚みは、１０μｍ以上、５０μｍ以下であることが好ましい。
樹脂層は、焼付け層の上に形成してもよく、また、焼付け層を形成せずに積層体１２上に直接形成してもよい。さらに、樹脂層は、複数層であってもよい。
樹脂層を焼き付け層の上に形成する場合、樹脂層は、たとえば導電性粒子と熱硬化性樹脂とを含む樹脂層であってもよい。樹脂層のうちの最も厚い部分の厚みは、５μｍ以上、５０μｍ以下であることが好ましい。
樹脂層を焼き付け層の上に形成する場合、樹脂層は、たとえば導電性粒子と熱硬化性樹脂とを含む樹脂層であってもよい。樹脂層のうちの最も厚い部分の厚みは、５μｍ以上、５０μｍ以下であることが好ましい。
薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
めっき層２６ａおよび２６ｂとしては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどから選ばれる少なくとも１種類が用いられる。
めっき層２６ａおよび２６ｂは、複数層によって形成されてもよい。好ましくは、焼付け層上に形成されたＮｉめっき層と、Ｎｉめっき層上に形成されたＳｎめっき層の２層構造である。Ｎｉめっき層は、下地電極層２４ａおよび２４ｂが積層セラミック電子部品を実装する際のはんだによって侵食されることを防止するために用いられ、Ｓｎめっき層は、積層セラミック電子部品を実装する際の半田の濡れ性を向上させて、容易に実装することができるようにするために用いられる。めっき層一層あたりの厚みは、０．５以上、５μｍ以下であることが好ましい。
めっき層２６ａおよび２６ｂは、複数層によって形成されてもよい。好ましくは、焼付け層上に形成されたＮｉめっき層と、Ｎｉめっき層上に形成されたＳｎめっき層の２層構造である。Ｎｉめっき層は、下地電極層２４ａおよび２４ｂが積層セラミック電子部品を実装する際のはんだによって侵食されることを防止するために用いられ、Ｓｎめっき層は、積層セラミック電子部品を実装する際の半田の濡れ性を向上させて、容易に実装することができるようにするために用いられる。めっき層一層あたりの厚みは、０．５以上、５μｍ以下であることが好ましい。
また、外部電極２２がめっき層で形成される場合、外部電極２２は、積層体１２の上に直接設けられ、内部電極層１６と直接、接続されるめっき層を有する。この場合、前処理として積層体１２の上に触媒を設けるようにしてもよい。また、めっき層は、第１めっき層と、第１めっき層上に設けられた第２めっき層とを含むことが好ましい。第１めっき層および第２めっき層は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金のめっきを含むことが好ましい。例えば、内部電極としてＮｉを用いた場合、第１めっき層としては、Ｎｉと接合性のよいＣｕを用いることが好ましい。また、第２めっき層としては、はんだ濡れ性のよいＳｎやＡｕを用いることが好ましく、第１めっき層としては、はんだバリア性能を有するＮｉを用いることが好ましい。
第２めっき層は、必要に応じて形成されるものであり、外部電極２２は、第１めっき層で形成されたものであってもよい。第２めっき層は、めっき層の最外層として設けてもよく、第２めっき層の上に、他のめっき層を設けるようにしてもよい。各めっき層１層あたりの厚みは、１μｍ以上、１０μｍ以下であることが好ましい。また、めっき層には、ガラスを含まないことが好ましい。さらに、めっき層の単位体積あたりの金属割合は、たとえば９９体積％以上であることが好ましい。また、めっき層は、厚み方向に沿って粒成長したものであり、柱状となっている。
この発明の実施の形態に係る電子部品としてのたとえば積層セラミックコンデンサ１０は、積層された複数の誘電体層１４および複数の内部電極層１６を有する積層体１２と、外部電極２２とによって、電子部品本体としてのたとえば積層セラミックコンデンサ本体１０Ａが構成されている。さらに、この積層セラミックコンデンサ１０Ａにおいて、積層体１２の第１の側面１２ｃ側に露出する第１の外部電極２２ａおよび第２の外部電極２２ｂを含む、第１の側面１２ｃ全面に、絶縁層４０が形成されている。また、積層体１２の第２の側面１２ｄ側に露出する第１の外部電極２２ａおよび第２の外部電極２２ｂを含む、第２の側面１２ｄ全面に、絶縁層４２が形成されている。積層セラミックコンデンサ１０は、積層セラミックコンデンサ本体１０Ａと、積層体１２の第１の側面１２ａ側に形成された絶縁層４０と、積層体１２の第２の側面１２ｂ側に形成された絶縁層４２とによって、形成されている。
そこで、絶縁層４０および４２について、図１〜図５を参照しながら、以下、詳述する。
すなわち、この積層セラミックコンデンサ１０では、第１の外部電極２２ａの表面の内、積層体１２の第１の側面１２ｃ側に形成された部位３２ａの表面と、第１の外部電極２２ａおよび第２の外部電極２２ｂ間に位置する第１の側面１２ｃと、第２の外部電極２２ｂの表面の内、積層体１２の第１の側面１２ｃ側に形成された部位３２ｂの表面とに亘って、絶縁層４０ａが形成されている。また、第１の外部電極２２ａの表面の内、積層体１２の第２の側面１２ｄ側に形成された部位３２ａの表面と、第１の外部電極２２ａおよび第２の外部電極２２ｂ間に位置する第２の側面１２ｄと、第２の外部電極２２ｂの表面の内、積層体１２の第２の側面１２ｄ側に形成された部位３２ｂの表面とに亘って、絶縁層４２が形成されている。
すなわち、この積層セラミックコンデンサ１０では、第１の外部電極２２ａの表面の内、積層体１２の第１の側面１２ｃ側に形成された部位３２ａの表面と、第１の外部電極２２ａおよび第２の外部電極２２ｂ間に位置する第１の側面１２ｃと、第２の外部電極２２ｂの表面の内、積層体１２の第１の側面１２ｃ側に形成された部位３２ｂの表面とに亘って、絶縁層４０ａが形成されている。また、第１の外部電極２２ａの表面の内、積層体１２の第２の側面１２ｄ側に形成された部位３２ａの表面と、第１の外部電極２２ａおよび第２の外部電極２２ｂ間に位置する第２の側面１２ｄと、第２の外部電極２２ｂの表面の内、積層体１２の第２の側面１２ｄ側に形成された部位３２ｂの表面とに亘って、絶縁層４２が形成されている。
絶縁層４０および絶縁層４２は、それぞれ、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル樹脂、チタン酸バリウム、アルミナ、シリカ、イットリア、ジルコニアのいずれか１つ以上を含み得る。この場合、プリント基板のソルダーレジストとして用いられる金属酸化物を用いた熱硬化性エポキシ樹脂やシリコーン樹脂、フッ素系樹脂、フェノール系樹脂、メラミン樹脂、チタン酸バリウム、アルミナ、シリカなどが好適に用いられる。
絶縁層４０および絶縁層４２は、それぞれ、焼付け層もしくは樹脂層に直接付与され得る。絶縁層４０および絶縁層４２の厚みは、それぞれ、たとえば０．５以上、２０μｍ以下に形成されることが好ましい。
絶縁層４０および絶縁層４２は、それぞれ、焼付け層もしくは樹脂層に直接付与され得る。絶縁層４０および絶縁層４２の厚みは、それぞれ、たとえば０．５以上、２０μｍ以下に形成されることが好ましい。
図６は、図２〜図５に示す積層セラミックコンデンサの他の例を示す要部拡大断面図である。この場合、図６は、図２に示す積層セラミックコンデンサの線ＩＩＩ−ＩＩＩにおける断面図に対応する要部拡大断面図である。
図６に示す積層セラミックコンデンサ５０では、図２〜図５に示す積層セラミックコンデンサ１０と比べて、特に、外部電極２２の構成が相違する。すなわち、特に、たとえば図５に示す積層セラミックコンデンサ１０において、外部電極２２は、積層体１２側から順に、下地電極層およびめっき層を有するものであるのに対して、図６に示す積層セラミックコンデンサ５０では、積層体１２側から順に、下地電極層５２、導電性樹脂層５４およびめっき層５６を有するものである。
図６に示す積層セラミックコンデンサ５０では、図２〜図５に示す積層セラミックコンデンサ１０と比べて、特に、外部電極２２の構成が相違する。すなわち、特に、たとえば図５に示す積層セラミックコンデンサ１０において、外部電極２２は、積層体１２側から順に、下地電極層およびめっき層を有するものであるのに対して、図６に示す積層セラミックコンデンサ５０では、積層体１２側から順に、下地電極層５２、導電性樹脂層５４およびめっき層５６を有するものである。
なお、上記した積層セラミックコンデンサ１０において、たとえば図２に示すように、積層体１２と第１の外部電極２２ａと第２の外部電極２２ｂとを含む、積層セラミックコンデンサ１０の長さ方向の寸法をＬとし、当該積層セラミックコンデンサ１０の幅方向の寸法をＷとし、当該積層セラミックコンデンサ１０の積層方向の寸法をＴとしたとき、各寸法と積層枚数の関係を、以下の［表１］に示す。各寸法は、それぞれ、±１０％の公差を含む。積層セラミックコンデンサ１０の寸法は、マイクロメータもしくは光学顕微鏡により測定することができる。
また、上述した複数の誘電体層および複数の内部電極層の各々の平均厚さは、以下のように測定される。まず、積層体１２の長さ方向Ｌおよび厚み方向Ｔを含む断面（以下、「ＬＴ断面」という。）が露出するように、積層セラミックコンデンサ１０が研磨される。このＬＴ断面を走査型電子顕微鏡で観察することにより、各部の厚みが観測される。この場合、積層体１２の断面の中心を通り、厚み方向Ｔに沿った中心線、および、この中心線から両側に２本ずつ引いた線の合計５本の線上における厚さが測定される。これらの５つの測定値の平均値が、各部の平均厚さとされる。より正確な平均厚さを求めるためには、厚み方向Ｌにおける上部、中央部、下部のそれぞれについて上記５つの測定値を求め、これらの測定値の平均値が各部の平均厚さとされる。
次に、上記した積層セラミックコンデンサ１０の実装構造１００について、特に、たとえば図１および図３を参照しながら、詳細に説明する。
この積層セラミックコンデンサの実装構造１００は、たとえば図１に示すように、積層セラミックコンデンサ１０と実装基板１０２とを含む。実装基板１０２は、基板本体１０４を含む。基板本体１０４は、たとえばガラスエポキシなどの樹脂、あるいはガラスセラミックなどのセラミックで形成されている。基板本体１０４は、たとえば積層された複数の絶縁体層で形成され得る。基板本体１０４の一方主面には、実装面１０６を有する。実装面１０６には、幅ＷRを有する、たとえば平面視直線状のランド電極１０８が配設されている。積層セラミックコンデンサ１０は、基板本体１０４の実装面１０６に対して垂直となる状態で搭載される。積層セラミックコンデンサ１０は、たとえば半田フィレット１１０を介して、当該積層セラミックコンデンサ１０の第１の外部電極２２ａおよび第２の外部電極２２ｂと、ランド電極１０８とが、接続固定されることによって実装される。この場合、積層体１２の第２の主面１２ｅ側に位置する第１の外部電極２２ａおよび第２の外部電極２２ｂと、ランド電極１０８とが、実装される。
この積層セラミックコンデンサの実装構造１００は、たとえば図１に示すように、積層セラミックコンデンサ１０と実装基板１０２とを含む。実装基板１０２は、基板本体１０４を含む。基板本体１０４は、たとえばガラスエポキシなどの樹脂、あるいはガラスセラミックなどのセラミックで形成されている。基板本体１０４は、たとえば積層された複数の絶縁体層で形成され得る。基板本体１０４の一方主面には、実装面１０６を有する。実装面１０６には、幅ＷRを有する、たとえば平面視直線状のランド電極１０８が配設されている。積層セラミックコンデンサ１０は、基板本体１０４の実装面１０６に対して垂直となる状態で搭載される。積層セラミックコンデンサ１０は、たとえば半田フィレット１１０を介して、当該積層セラミックコンデンサ１０の第１の外部電極２２ａおよび第２の外部電極２２ｂと、ランド電極１０８とが、接続固定されることによって実装される。この場合、積層体１２の第２の主面１２ｅ側に位置する第１の外部電極２２ａおよび第２の外部電極２２ｂと、ランド電極１０８とが、実装される。
この実装構造１００では、特に、ランド電極の幅方向の寸法が、積層セラミックコンデンサ１０の幅方向Ｗの寸法よりも狭い幅ＷRに形成されている。また、半田フィレット１１０の幅は、ランド電極１０８の幅ＷRの範囲内にほぼ収まっている。半田フィレット１１０の幅は、積層セラミックコンデンサ１０の幅方向Ｗの寸法より狭い方が良い。そのため、この実装構造１００では、積層セラミックコンデンサ１０の移動が生じ難いものとなっている。
さらに、半田クリームは、積層体１２の第１の側面１２ｃ側および第２の側面１２ｄ側に溢れ出ず、積層体１２の第１の主面１２ａ側に濡れ上がってくることが好ましい。この場合、積層セラミックコンデンサ１０とランド電極１０８の固着力が向上する。
さらに、半田クリームは、積層体１２の第１の側面１２ｃ側および第２の側面１２ｄ側に溢れ出ず、積層体１２の第１の主面１２ａ側に濡れ上がってくることが好ましい。この場合、積層セラミックコンデンサ１０とランド電極１０８の固着力が向上する。
さらに、この実装構造１００では、積層セラミックコンデンサ１０が、図２〜図５を参照しながら説明したように、積層体１２の第１の側面１２ｃ側の全面に絶縁層４０が形成され、また、積層体１２の第２の側面１２ｄ側の全面に絶縁層４２が形成されている。
そのため、この積層セラミックコンデンサ１０を実装基板１０２にマウントしてリフローした場合、仮に、たとえば図１７に示すように、隣接して配置された積層セラミックコンデンサ１０が移動して位置ずれし、第１の外部電極２２ａおよび／または第２の外部電極２２ｂ同士が接触しても、絶縁層４０および４２の作用によって、ショート等のトラブルを防止することができる。
そのため、この積層セラミックコンデンサ１０を実装基板１０２にマウントしてリフローした場合、仮に、たとえば図１７に示すように、隣接して配置された積層セラミックコンデンサ１０が移動して位置ずれし、第１の外部電極２２ａおよび／または第２の外部電極２２ｂ同士が接触しても、絶縁層４０および４２の作用によって、ショート等のトラブルを防止することができる。
次に、この積層セラミックコンデンサ１０の積層セラミックコンデンサ本体の製造工程の一例について、説明する。
（１）先ず、誘電体シートおよび内部電極用の導電性ペーストが準備される。誘電体シートや内部電極用の導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
（２）次に、誘電体シート上に、たとえば、スクリーン印刷やグラビア印刷などにより、所定のパターンで内部電極用の導電性ペーストが印刷され、それにより内部電極パターンが形成される。
（３）さらに、内部電極パターンが形成されていない外層用の誘電体シートが所定枚数積層され、その上に内部電極が形成された誘電体シートが順次積層され、その上に外層用の誘電体シートが所定枚数積層されて、積層シートが作製される。
（１）先ず、誘電体シートおよび内部電極用の導電性ペーストが準備される。誘電体シートや内部電極用の導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
（２）次に、誘電体シート上に、たとえば、スクリーン印刷やグラビア印刷などにより、所定のパターンで内部電極用の導電性ペーストが印刷され、それにより内部電極パターンが形成される。
（３）さらに、内部電極パターンが形成されていない外層用の誘電体シートが所定枚数積層され、その上に内部電極が形成された誘電体シートが順次積層され、その上に外層用の誘電体シートが所定枚数積層されて、積層シートが作製される。
（４）得られた積層シートを静水圧プレスなどの手段により積層方向にプレスすることによって、積層ブロックが作製される。
（５）次に、積層ブロックが所定のサイズにカットされ、積層チップが切り出される。このとき、バレル研磨などにより、積層チップの角部および稜線部に丸みがつけられてもよい。
（６）さらに、積層チップを焼成することにより、積層体１２が作製される。このときの焼成温度は、誘電体や内部電極の材料にもよるが、９００〜１３００℃であることが好ましい。
（５）次に、積層ブロックが所定のサイズにカットされ、積層チップが切り出される。このとき、バレル研磨などにより、積層チップの角部および稜線部に丸みがつけられてもよい。
（６）さらに、積層チップを焼成することにより、積層体１２が作製される。このときの焼成温度は、誘電体や内部電極の材料にもよるが、９００〜１３００℃であることが好ましい。
（７）得られた積層体１２の両端面に外部電極用の導電性ペーストが塗布され、焼き付けられることによって、外部電極の焼付け層が形成される。このときの焼付け温度は、７００〜９００℃であることが好ましい。
（８）さらに、必要に応じて、外部電極用の導電性ペーストの焼付け層の表面に、めっきが施される。
（８）さらに、必要に応じて、外部電極用の導電性ペーストの焼付け層の表面に、めっきが施される。
焼き付け層を設けずに、積層体の表面に直接めっき電極を形成してもよい。この場合、上記（７）の工程に替えて、以下の（７）工程を実施する。上記（１）〜（６）の工程、
（７）すなわち、得られた積層体１２の両端面にめっき処理を施し、内部電極の露出部の上に、下地めっき膜を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。
なお、表面導体を形成する場合は、あらかじめ最外層のセラミックグリーンシート上に表面導体パターンを印刷して、セラミック素体と同時焼成してもよく、また、焼成後のセラミック素体の主面上に表面導体を印刷してから焼き付けてもよい。
（８）それから、必要に応じて、外部電極用のめっき電極の表面にめっき層を形成する。
（７）すなわち、得られた積層体１２の両端面にめっき処理を施し、内部電極の露出部の上に、下地めっき膜を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。
なお、表面導体を形成する場合は、あらかじめ最外層のセラミックグリーンシート上に表面導体パターンを印刷して、セラミック素体と同時焼成してもよく、また、焼成後のセラミック素体の主面上に表面導体を印刷してから焼き付けてもよい。
（８）それから、必要に応じて、外部電極用のめっき電極の表面にめっき層を形成する。
次に、上記した工程により得られた積層セラミックコンデンサ本体１０Ａに、絶縁層４０および４２を付与する絶縁層付与工程の例について、図７、図８、図９、図１０および図１１を参照しながら、以下、説明する。
［ステップ１］：先ず、マスキング治具６０が準備される。マスキング治具６０は、図７に示すように、たとえば平面視矩形状のマスクプレート６２を含む。マスクプレート６２は、その一方主面から他方主面に貫通する複数の貫通孔６４を有する。各貫通孔６４は、それぞれ、平面視矩形状の態様を有している。
また、複数の貫通孔６４には、それぞれ、図８に示すように、たとえば断面「コ」字状の支持部材６６がセットされる。支持部材６６は、たとえば弾性体で形成されている。各指示部材６６は、それぞれ、各貫通孔６４に嵌合される。この場合、各貫通孔６４の長手方向の両端部には、それぞれ、各支持部材６６の凹底部６８が当接するように、各支持部材６６が挟持される。
［ステップ１］：先ず、マスキング治具６０が準備される。マスキング治具６０は、図７に示すように、たとえば平面視矩形状のマスクプレート６２を含む。マスクプレート６２は、その一方主面から他方主面に貫通する複数の貫通孔６４を有する。各貫通孔６４は、それぞれ、平面視矩形状の態様を有している。
また、複数の貫通孔６４には、それぞれ、図８に示すように、たとえば断面「コ」字状の支持部材６６がセットされる。支持部材６６は、たとえば弾性体で形成されている。各指示部材６６は、それぞれ、各貫通孔６４に嵌合される。この場合、各貫通孔６４の長手方向の両端部には、それぞれ、各支持部材６６の凹底部６８が当接するように、各支持部材６６が挟持される。
［ステップ２］：次に、マスキング治具６０の各貫通孔６４に、それぞれ、図８に示すように、積層セラミックコンデンサ本体１０Ａが挿入される。この場合、各積層セラミックコンデンサ本体１０Ａは、各貫通孔６４の長手方向の両端部にセットされた支持部材６６の間に保持される。各積層セラミックコンデンサ本体１０Ａは、それぞれ、各支持部材６６により、各貫通孔６４のほぼ中央に保持される。このとき、積層セラミックコンデンサ本体１０Ａのたとえば第２の側面１２ｄ側の第１の外部電極２２ａおよび第２の外部電極２２ｂを含む、第２の側面１２ｄの全面が、マスキング治具６０によってマスキングされる。
［ステップ３］：その後、マスキング治具６０に保持された各積層セラミックコンデンサ本体１０Ａには、図９に示すように、たとえば噴霧装置７０のノズル部７２から、絶縁材料が噴霧される。それによって、積層セラミックコンデンサ本体１０Ａのたとえば第１の側面１２ｃ側の第１の外部電極２２ａおよび第２の外部電極２２ａを含む、第１の側面１２ｃ全面に、絶縁層４０が形成される。同様の方法によって、積層体１２の第２の側面１２ｄ側の第１の外部電極２２ａおよび第２の外部電極２２ｂを含む、第２の側面１２ｄ全面に、絶縁層４２が形成される。
なお、絶縁層を形成する手段としては、図９に示す噴霧装置７２による方法に替えて、図１０に示すように、たとえば浸漬装置７４を用いてもよい。浸漬装置７４は、ベース部材７６を含む。ベース部材７６の上面には、絶縁材料を層状に形成した浸漬部７８が配設されている。この場合、マスキング治具６０に保持された各積層セラミックコンデンサ本体１０Ａのたとえば第１の側面１２ｃ側の第１の外部電極２２ａおよび第２の外部電極２２ｂを含む、第１の側面１２ｃの全面が、浸漬部７８に浸漬されることによって、絶縁層４０が形成される。また、マスキング治具６０に保持された各積層セラミックコンデンサ本体１０Ａのたとえば第２の側面１２ｄ側の第１の外部電極２２ａおよび第２の外部電極２２ｂを含む、第２の側面１２ｄの全面が、浸漬部７８に浸漬されることによって、絶縁層４２が形成される。
また、マスキング治具６０に保持された各積層セラミックコンデンサ本体１０Ａを浸漬部７８に浸漬する場合、マスキング治具６０に各積層セラミックコンデンサ本体１０Ａを保持するのではなく、図１１に示すように、たとえばその一方主面に接着剤層８０を有する保持部材８２により、各積層セラミックコンデンサ本体１０Ａを接着保持するようにしてもよい。
また、絶縁層を貼り付けによって形成しても良い。
また、マスキング治具６０に保持された各積層セラミックコンデンサ本体１０Ａを浸漬部７８に浸漬する場合、マスキング治具６０に各積層セラミックコンデンサ本体１０Ａを保持するのではなく、図１１に示すように、たとえばその一方主面に接着剤層８０を有する保持部材８２により、各積層セラミックコンデンサ本体１０Ａを接着保持するようにしてもよい。
また、絶縁層を貼り付けによって形成しても良い。
［ステップ４］：それから、上記絶縁材料の物性に応じて、熱硬化もしくは乾燥させることによって、絶縁層が積層セラミックコンデンサ本体１０Ａに固着される。なお、めっき前の場合、絶縁層を形成した後、めっき層を施すようにしてもよい。
図１２は、この発明に係る電子部品の実装構造に用いられる電子部品の一例としての積層セラミックコンデンサの他の例を示す斜視図である。図１３は、図１２に示す積層セラミックコンデンサのＡ矢視図である。図１４は、図１２に示す積層セラミックの実装構造の一例を示す要部斜視図である。
図１２に示す積層セラミックコンデンサ１２０は、図２〜図５に示す積層セラミックコンデンサ１０と比べて、特に、絶縁層が、それぞれ、積層体１２の第１の主面１２ａ、第１の主面１２ｂ、第１の端面１２ｅおよび第２の端面１２ｆの側に、回り込んだ態様となっている点で相違している。
積層体１２の第１の側面１２ｃ側の全面に絶縁層４０が形成され、また、積層体１２の第２の側面１２ｄ側の全面に絶縁層４２が形成されている。
図１２に示す積層セラミックコンデンサ１２０は、図２〜図５に示す積層セラミックコンデンサ１０と比べて、特に、絶縁層が、それぞれ、積層体１２の第１の主面１２ａ、第１の主面１２ｂ、第１の端面１２ｅおよび第２の端面１２ｆの側に、回り込んだ態様となっている点で相違している。
積層体１２の第１の側面１２ｃ側の全面に絶縁層４０が形成され、また、積層体１２の第２の側面１２ｄ側の全面に絶縁層４２が形成されている。
すなわち、この積層セラミックコンデンサ１２０では、図１２および図１３に示すように、絶縁層４０から積層体１２の第１の主面１２ａ側に延伸する延伸絶縁層８５と、絶縁層４０から積層体１２の第２の主面１２ｂ側に延伸する延伸絶縁層８６と、絶縁層４０から積層体１２の第１の端面１２ｅ側に延伸する延伸絶縁層８７と、絶縁層４０から積層体１２の第２の端面１２ｆ側に延伸する延伸絶縁層８８とをさらに含む。
また、絶縁層４２から積層体１２の第１の主面１２ａ側に延伸する延伸絶縁層８９と、絶縁層４２から積層体１２の第２の主面１２ｂ側に延伸する延伸絶縁層９０と、絶縁層４２から積層体１２の第１の端面１２ｅ側に延伸する延伸絶縁層９１と、絶縁層４２から積層体１２の第２の端面１２ｆ側に延伸する延伸絶縁層９２とをさらに含む。
また、絶縁層４２から積層体１２の第１の主面１２ａ側に延伸する延伸絶縁層８９と、絶縁層４２から積層体１２の第２の主面１２ｂ側に延伸する延伸絶縁層９０と、絶縁層４２から積層体１２の第１の端面１２ｅ側に延伸する延伸絶縁層９１と、絶縁層４２から積層体１２の第２の端面１２ｆ側に延伸する延伸絶縁層９２とをさらに含む。
延伸絶縁層８５、８６、８７および８８によって、一方の絶縁層４０の回り込み部４１が形成されている。また、延伸絶縁層８９、９０、９１および９２によって、もう一方の絶縁層４２の回り込み部４３が形成されている。一方の回り込み部４１は、延伸絶縁層８５および８６と、延伸絶縁層８７および８８との、両方またはいずれか一方を含み得る。同様に、もう一方の回り込み部４３は、延伸絶縁層８９および９０と、延伸絶縁層９１および９２との、両方またはいずれか一方を含み得る。
一方の絶縁層４０の回り込み部４１と、もう一方の絶縁層４２の回り込み部４３との間には、たとえば図１３に示すように、積層体１２の幅方向Ｗに所定の間隔Ｗ１を有する。 一方の回り込み部４１は、第１の側面１２ｃと第１の主面１２ａとが交わる稜線部と、第１の側面１２ｃと第２の主面１２ｂとが交わる稜線部と、第１の側面１２ｃと第１の端面１２ｅとが交わる稜線部と、第１の側面１２ｃと第２の端面１２ｆとが交わる稜線部とを含む。また、もう一方の回り込み部４３は、第２の側面１２ｄと第１の主面１２ａとが交わる稜線部と、第２の側面１２ｄと第２の主面１２ｂとが交わる稜線部と、第２の側面１２ｄと第１の端面１２ｅとが交わる稜線部と、第２の側面１２ｄと第２の端面１２ｆとが交わる稜線部とを含む。
この場合、一方の絶縁層４０の回り込み部４１と、もう一方の絶縁層４２の回り込み部４３との間には、絶縁層が形成されておらず、間隔Ｗ１の寸法は、たとえば０．３μｍ以上、７５μｍ以下に形成されていることが好ましい。
また、第１の主面１２ａ、第２の主面１２ｂ、第１の端面１２ｅおよび第２の端面１２ｆにおいて、それぞれ、第１の側面１２ｃおよび第２の側面１２ｄから回り込む回り込み部４１の絶縁層と、もう一方の回り込み部４３の絶縁層とが占める割合は、全体の合計量が２０％以上５０％以下となるように設定されることが好ましい。この場合、第１の端面１２ｅおよび第２の端面１２ｆから撮像し、画像処理測定可能である。
この積層セラミックコンデンサ１２０では、図１２および図１３に示すように、絶縁層４０は、積層体１２の第１の側面１２ｃと第１の端面１２ｅとが交わる稜線部を含み、第１の端面１２ｅにおいて、第１の側面１２ｃから回り込む延伸絶縁層４１が占める割合は、１０％以上２５％以下となるように設定されていることが好ましい。また、絶縁層４３は、積層体１２の第２の側面１２ｄと第１の端面１２ｅとが交わる稜線部を含み、第１の端面１２ｅにおいて、第２の側面１２ｄから回り込む延伸絶縁層４３が占める割合は、１０％以上２５％以下となるように設定されていることが好ましい。
なお、上記した［実施例２］の積層セラミックコンデンサ９０は、上記した［実施例１］と同様の効果を有するものである。
また、第１の主面１２ａ、第２の主面１２ｂ、第１の端面１２ｅおよび第２の端面１２ｆにおいて、それぞれ、第１の側面１２ｃおよび第２の側面１２ｄから回り込む回り込み部４１の絶縁層と、もう一方の回り込み部４３の絶縁層とが占める割合は、全体の合計量が２０％以上５０％以下となるように設定されることが好ましい。この場合、第１の端面１２ｅおよび第２の端面１２ｆから撮像し、画像処理測定可能である。
この積層セラミックコンデンサ１２０では、図１２および図１３に示すように、絶縁層４０は、積層体１２の第１の側面１２ｃと第１の端面１２ｅとが交わる稜線部を含み、第１の端面１２ｅにおいて、第１の側面１２ｃから回り込む延伸絶縁層４１が占める割合は、１０％以上２５％以下となるように設定されていることが好ましい。また、絶縁層４３は、積層体１２の第２の側面１２ｄと第１の端面１２ｅとが交わる稜線部を含み、第１の端面１２ｅにおいて、第２の側面１２ｄから回り込む延伸絶縁層４３が占める割合は、１０％以上２５％以下となるように設定されていることが好ましい。
なお、上記した［実施例２］の積層セラミックコンデンサ９０は、上記した［実施例１］と同様の効果を有するものである。
図１５は、この発明に係る電子部品の実装構造に用いられる電子部品の一例としての積層セラミックコンデンサのさらに他の例を示す斜視図である。図１６は、図１５に示す積層セラミックの実装構造の一例を示す要部斜視図である。
図１５に示す積層セラミックコンデンサ１３０は、たとえば図１２および図１３に示す積層セラミックコンデンサ１２０と比べて、特に、第１の外部電極２２ａおよび第２の外部電極２２ｂ間に位置する積層体１２の第１の側面１２ｃおよび第２の側面１２ｄに絶縁層が形成されていない点で相違する。
すなわち、この積層セラミックコンデンサ１３０では、一方の絶縁層４０の回り込み部４１が、第１の外部電極２２ａの周面だけに形成され、もう一方の絶縁層４２の回り込み部４３が、第２の外部電極２２ｂの周面だけに形成されている。絶縁層が形成されていない部分、この場合、第１の外部電極２２ａおよび第２の外部電極２２ｂ間に位置する積層体１２の第１の側面１２ｃおよび第２の側面１２ｄには、たとえばめっき層を形成するようにしてもよい。
なお、上記した［実施例３］の積層セラミックコンデンサ１３０は、上記した［実施例１］および［実施例２］と同様の効果を有するものである。
図１５に示す積層セラミックコンデンサ１３０は、たとえば図１２および図１３に示す積層セラミックコンデンサ１２０と比べて、特に、第１の外部電極２２ａおよび第２の外部電極２２ｂ間に位置する積層体１２の第１の側面１２ｃおよび第２の側面１２ｄに絶縁層が形成されていない点で相違する。
すなわち、この積層セラミックコンデンサ１３０では、一方の絶縁層４０の回り込み部４１が、第１の外部電極２２ａの周面だけに形成され、もう一方の絶縁層４２の回り込み部４３が、第２の外部電極２２ｂの周面だけに形成されている。絶縁層が形成されていない部分、この場合、第１の外部電極２２ａおよび第２の外部電極２２ｂ間に位置する積層体１２の第１の側面１２ｃおよび第２の側面１２ｄには、たとえばめっき層を形成するようにしてもよい。
なお、上記した［実施例３］の積層セラミックコンデンサ１３０は、上記した［実施例１］および［実施例２］と同様の効果を有するものである。
１０ 積層セラミックコンデンサ（実施例１に示すもの）
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１４ａ 外層部
１４ｂ 内層部
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ａ、１８ｂ 引出電極部
２０ａ 対向電極部
２０ｂ Ｗギャップ
２０ｃ Ｌギャップ
２２ 外部電極
２２ａ 第１の外部電極
２２ｂ 第２の外部電極
２４ａ、２４ｂ 下地電極層
２６ａ、２６ｂ めっき層
３２ａ 第１の側面側に形成された第１の外部電極の部位の表面
３２ｂ 第２の側面側に形成された第２の外部電極の部位の表面
４０ 第１の側面側に形成された絶縁層
４１ 一方の回り込み部
４３ もう一方の回り込み部
４２ 第２の側面側に形成された絶縁層
５２ 下地電極層
５４ 導電性樹脂層
５６ めっき層
６０ マスキング治具
６２ マスクプレート
６４ 貫通孔
６６ 支持部材
６８ 凹底部
７０ 噴霧装置
７２ ノズル部
７４ 浸漬装置
７６ ベース部材
７８ 浸漬部
８０ 接着剤層
８２ 保持部材
８５，８６，８７，８８ 第１の絶縁層の延伸絶縁層
８９，９０，９１，９２ 第２の絶縁層の延伸絶縁層
１００ 積層セラミックコンデンサの実装構造
１０２ 実装基板
１０４ 基板本体
１０６ 実装面
１０８ ランド電極
１１０ 半田フィレット
１２０ 積層セラミックコンデンサ（実施例２に示すもの）
１３０ 積層セラミックコンデンサ（実施例３に示すもの）
Ｌ 積層セラミックコンデンサの長さ方向の寸法
Ｗ 積層セラミックコンデンサの幅方向の寸法
Ｔ 積層セラミックコンデンサの積層方向の寸法
ＷR ランド電極の幅方向の寸法
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１４ａ 外層部
１４ｂ 内層部
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ａ、１８ｂ 引出電極部
２０ａ 対向電極部
２０ｂ Ｗギャップ
２０ｃ Ｌギャップ
２２ 外部電極
２２ａ 第１の外部電極
２２ｂ 第２の外部電極
２４ａ、２４ｂ 下地電極層
２６ａ、２６ｂ めっき層
３２ａ 第１の側面側に形成された第１の外部電極の部位の表面
３２ｂ 第２の側面側に形成された第２の外部電極の部位の表面
４０ 第１の側面側に形成された絶縁層
４１ 一方の回り込み部
４３ もう一方の回り込み部
４２ 第２の側面側に形成された絶縁層
５２ 下地電極層
５４ 導電性樹脂層
５６ めっき層
６０ マスキング治具
６２ マスクプレート
６４ 貫通孔
６６ 支持部材
６８ 凹底部
７０ 噴霧装置
７２ ノズル部
７４ 浸漬装置
７６ ベース部材
７８ 浸漬部
８０ 接着剤層
８２ 保持部材
８５，８６，８７，８８ 第１の絶縁層の延伸絶縁層
８９，９０，９１，９２ 第２の絶縁層の延伸絶縁層
１００ 積層セラミックコンデンサの実装構造
１０２ 実装基板
１０４ 基板本体
１０６ 実装面
１０８ ランド電極
１１０ 半田フィレット
１２０ 積層セラミックコンデンサ（実施例２に示すもの）
１３０ 積層セラミックコンデンサ（実施例３に示すもの）
Ｌ 積層セラミックコンデンサの長さ方向の寸法
Ｗ 積層セラミックコンデンサの幅方向の寸法
Ｔ 積層セラミックコンデンサの積層方向の寸法
ＷR ランド電極の幅方向の寸法
Claims (7)
- 積層された複数の誘電体層と複数の内部電極層とを有する積層体を含み、
前記積層体は、
積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを備え、
前記第１の端面を覆い、前記第１の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置された第１の外部電極と、前記第２の端面を覆い、前記第２の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置された第２の外部電極とを有し、
前記第１の外部電極に接続する第１の内部電極層および前記第２の外部電極に接続する第２の内部電極層が前記積層方向に積層され、
前記積層体の前記第１の側面および前記第２の側面において、前記第１の外部電極および前記第２の外部電極の表面に絶縁層が形成され、
前記絶縁層は、前記積層体の前記第１の端面側および前記第２の端面側に延伸する延伸絶縁層をさらに含む電子部品と、
実装面を有する基板本体と前記実装面上に形成されたランド電極とを備えた実装基板とを含み、
前記電子部品は、前記第１の側面および前記第２の側面が前記基板本体の実装面に対して垂直となる状態で、半田フィレットを介して前記ランド電極に実装され、
前記ランド電極の幅方向の寸法は、前記電子部品の幅方向の寸法よりも小さく形成され、
前記半田フィレットは、前記実装面と反対側に位置する前記積層体の前記第１の主面まで濡れ上がることを特徴とする、電子部品の実装構造。
- 積層された複数の誘電体層と複数の内部電極層とを有する積層体を含み、
前記積層体は、
積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを備え、
前記第１の端面を覆い、前記第１の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置された第１の外部電極と、前記第２の端面を覆い、前記第２の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置された第２の外部電極とを有し、
前記第１の外部電極に接続する第１の内部電極層および前記第２の外部電極に接続する第２の内部電極層が前記積層方向に積層され、
前記積層体の前記第１の側面および前記第２の側面において、前記第１の外部電極および前記第２の外部電極の表面に絶縁層が形成され、
前記絶縁層は、前記積層体の前記第１の端面側および前記第２の端面側に延伸する延伸絶縁層をさらに含む電子部品と、
実装面を有する基板本体と前記実装面上に形成されたランド電極とを備えた実装基板とを含み、
前記電子部品は、前記第１の側面および前記第２の側面が前記基板本体の実装面に対して垂直となる状態で、半田フィレットを介して前記ランド電極に実装され、
前記半田フィレットの幅方向の寸法は、前記電子部品の幅方向の寸法よりも小さく形成され、
前記半田フィレットは、前記実装面と反対側に位置する前記積層体の前記第１の主面まで濡れ上がることを特徴とする、電子部品の実装構造。
- 請求項１または請求項２に記載の実装構造に用いられる電子部品であって、
前記電子部品は、
積層された複数の誘電体層と複数の内部電極層とを有する積層体を含み、
積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを備え、
前記第１の端面を覆い、前記第１の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置された第１の外部電極と、前記第２の端面を覆い、前記第２の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置された第２の外部電極とを有し、
前記第１の外部電極に接続する第１の内部電極層および前記第２の外部電極に接続する第２の内部電極層が前記積層方向に積層され、
前記積層体の前記第１の側面および前記第２の側面において、前記第１の外部電極および前記第２の外部電極の表面に絶縁層が形成され、
前記絶縁層は、前記積層体の前記第１の端面側および前記第２の端面側に延伸する延伸絶縁層をさらに含むことを特徴とする、電子部品。
- 前記絶縁層は、前記積層体の前記第１の主面側および前記第２の主面側に延伸する延伸絶縁層をさらに含むことを特徴とする、請求項３に記載の電子部品。
- 前記絶縁層は、
前記積層体の前記第１の側面と前記第１の端面とが交わる稜線部を含み、前記第１の端面において、前記延伸絶縁層が占める割合は、１０％以上２５％以下となるように設定され、
前記積層体の前記第２の側面と前記第２の端面とが交わる稜線部を含み、前記第２の端面において、前記延伸絶縁層が占める割合は、１０％以上２５％以下となるように設定されていることを特徴とする、請求項３に記載の電子部品。
- 前記絶縁層は、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル樹脂、チタン酸バリウム、アルミナ、シリカ、イットリア、ジルコニアのいずれか１つ以上を含むことを特徴とする、請求項３から請求項５のいずれか１項に記載の電子部品。
- 請求項１または請求項２に記載の実装構造に用いられる電子部品の実装構造体の製造方法であって、
積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを備え、
前記第１の端面を覆い、前記第１の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置された第１の外部電極と、前記第２の端面を覆い、前記第２の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置された第２の外部電極とを有し、
前記内部電極層は、前記第１の外部電極に接続される第１の内部電極層および前記第２の外部電極に接続される第２の内部電極層が前記積層方向に積層されるように、
積層された複数の誘電体層と複数の内部電極層とを有する積層体を形成する工程、
前記積層体の前記第１の側面および前記第２の側面において、前記第１の外部電極および前記第２の外部電極の表面に絶縁層を形成する工程、
前記積層体の前記第１の端面側および前記第２の端面側に延伸する延伸絶縁層を形成する工程、および
実装面を有する基板本体と前記実装面上に形成されたランド電極とを備えた実装基板を準備する工程を含み、
前記電子部品は、前記第１の側面および前記第２の側面が前記基板本体の実装面に対して垂直となる状態で、半田フィレットを介して前記ランド電極に実装され、前記ランド電極の幅方向の寸法は、前記電子部品の幅方向の寸法よりも小さく形成され、且つ、前記半田フィレットは、前記実装面と反対側に位置する前記積層体の前記第１の主面まで濡れ上がることを特徴とする、電子部品の実装構造体の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016042692A JP6512139B2 (ja) | 2016-03-04 | 2016-03-04 | 電子部品の実装構造及びその電子部品の製造方法 |
| US15/447,274 US10236124B2 (en) | 2016-03-04 | 2017-03-02 | Electronic component mount structure, electronic component, and method for manufacturing electronic component |
| US16/255,903 US10475584B2 (en) | 2016-03-04 | 2019-01-24 | Electronic component mount structure, electronic component, and method for manufacturing electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016042692A JP6512139B2 (ja) | 2016-03-04 | 2016-03-04 | 電子部品の実装構造及びその電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017157805A JP2017157805A (ja) | 2017-09-07 |
| JP6512139B2 true JP6512139B2 (ja) | 2019-05-15 |
Family
ID=59724369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016042692A Active JP6512139B2 (ja) | 2016-03-04 | 2016-03-04 | 電子部品の実装構造及びその電子部品の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US10236124B2 (ja) |
| JP (1) | JP6512139B2 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114899007B (zh) * | 2016-09-23 | 2023-09-01 | Tdk株式会社 | 电子部件和电子部件装置 |
| JP2020061391A (ja) * | 2016-12-27 | 2020-04-16 | 株式会社村田製作所 | 電子部品への被覆素材の選択的被覆方法および電子部品の製造方法 |
| KR102516765B1 (ko) * | 2017-09-27 | 2023-03-31 | 삼성전기주식회사 | 적층형 전자 부품 및 그 실장 기판 |
| JP7150437B2 (ja) * | 2018-01-17 | 2022-10-11 | 太陽誘電株式会社 | 積層セラミックコンデンサの製造方法 |
| JP7107712B2 (ja) | 2018-03-19 | 2022-07-27 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| KR102115955B1 (ko) | 2018-09-03 | 2020-05-27 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| JP7279894B2 (ja) * | 2018-09-13 | 2023-05-23 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | 積層型キャパシタ |
| KR102148446B1 (ko) * | 2018-10-02 | 2020-08-26 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| JP7381272B2 (ja) | 2019-01-21 | 2023-11-15 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| DE102020107286A1 (de) * | 2019-03-28 | 2020-10-01 | Taiyo Yuden Co., Ltd. | Mehrschichtiger Keramikkondensator und Verfahren zu dessen Herstellung |
| JP7247740B2 (ja) * | 2019-05-15 | 2023-03-29 | 株式会社村田製作所 | 電子部品の実装構造体及びその製造方法 |
| JP7275951B2 (ja) * | 2019-07-16 | 2023-05-18 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| KR20190116134A (ko) * | 2019-07-17 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 전자 부품 |
| JP2021034458A (ja) * | 2019-08-21 | 2021-03-01 | 株式会社村田製作所 | 積層セラミック電子部品 |
| KR102624876B1 (ko) * | 2019-08-28 | 2024-01-15 | 삼성전기주식회사 | 적층형 전자 부품 |
| KR20190116162A (ko) * | 2019-08-28 | 2019-10-14 | 삼성전기주식회사 | 적층형 전자 부품 |
| KR102276514B1 (ko) | 2019-08-28 | 2021-07-14 | 삼성전기주식회사 | 적층형 전자 부품 |
| KR102293305B1 (ko) * | 2019-09-18 | 2021-08-25 | 삼성전기주식회사 | 적층형 전자 부품 |
| JP2021082704A (ja) * | 2019-11-19 | 2021-05-27 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| JP2021174821A (ja) * | 2020-04-22 | 2021-11-01 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP7281749B2 (ja) * | 2020-10-19 | 2023-05-26 | パナソニックＩｐマネジメント株式会社 | 低抵抗部品、及び製造方法 |
| KR20220074262A (ko) * | 2020-11-27 | 2022-06-03 | 삼성전기주식회사 | 적층형 커패시터 |
| KR20220096781A (ko) * | 2020-12-31 | 2022-07-07 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| JP2022134972A (ja) * | 2021-03-04 | 2022-09-15 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP2022142214A (ja) * | 2021-03-16 | 2022-09-30 | 太陽誘電株式会社 | セラミック電子部品、実装基板およびセラミック電子部品の製造方法 |
| JP2022142213A (ja) | 2021-03-16 | 2022-09-30 | 太陽誘電株式会社 | セラミック電子部品、実装基板およびセラミック電子部品の製造方法 |
| WO2023068298A1 (ja) * | 2021-10-20 | 2023-04-27 | 株式会社村田製作所 | チップ型セラミック部品 |
| JP2023072760A (ja) * | 2021-11-15 | 2023-05-25 | Tdk株式会社 | 電子部品 |
| KR20230079891A (ko) * | 2021-11-29 | 2023-06-07 | 삼성전기주식회사 | 세라믹 전자부품 |
| KR20230091622A (ko) * | 2021-12-16 | 2023-06-23 | 삼성전기주식회사 | 세라믹 전자부품 |
| KR20230103631A (ko) * | 2021-12-31 | 2023-07-07 | 삼성전기주식회사 | 적층형 전자 부품 |
| KR20230138670A (ko) * | 2022-03-24 | 2023-10-05 | 삼성전기주식회사 | 적층형 전자 부품 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4093188B2 (ja) * | 2003-05-27 | 2008-06-04 | 株式会社村田製作所 | 積層セラミック電子部品とその実装構造および実装方法 |
| JP4462218B2 (ja) | 2006-03-28 | 2010-05-12 | Ｔｄｋ株式会社 | チップ状電子部品の外部電極形成方法および外部電極形成装置 |
| KR101058697B1 (ko) * | 2010-12-21 | 2011-08-22 | 삼성전기주식회사 | 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법 |
| JP5770539B2 (ja) * | 2011-06-09 | 2015-08-26 | Tdk株式会社 | 電子部品及び電子部品の製造方法 |
| KR101412784B1 (ko) * | 2011-08-31 | 2014-06-27 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| JP2013058558A (ja) * | 2011-09-07 | 2013-03-28 | Tdk Corp | 電子部品 |
| KR101422926B1 (ko) * | 2012-10-26 | 2014-07-23 | 삼성전기주식회사 | 적층 칩 전자부품 및 그 실장 기판 |
| KR101422929B1 (ko) * | 2012-11-07 | 2014-07-23 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
| US9287049B2 (en) * | 2013-02-01 | 2016-03-15 | Apple Inc. | Low acoustic noise capacitors |
| KR101504002B1 (ko) * | 2013-05-21 | 2015-03-18 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
| KR101499717B1 (ko) * | 2013-05-21 | 2015-03-06 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
| KR101862422B1 (ko) * | 2013-06-14 | 2018-05-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| JP2015099815A (ja) * | 2013-11-18 | 2015-05-28 | 株式会社東芝 | 電子機器 |
| JP2015228482A (ja) | 2014-05-09 | 2015-12-17 | 株式会社村田製作所 | 積層セラミック電子部品の実装構造体 |
| JP2015026844A (ja) * | 2014-08-13 | 2015-02-05 | 株式会社村田製作所 | 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体 |
| JP6314922B2 (ja) * | 2015-06-25 | 2018-04-25 | Tdk株式会社 | 電子部品 |
| JP6395322B2 (ja) * | 2015-12-01 | 2018-09-26 | 太陽誘電株式会社 | 電子部品及びその製造方法、並びに回路基板 |
-
2016
- 2016-03-04 JP JP2016042692A patent/JP6512139B2/ja active Active
-
2017
- 2017-03-02 US US15/447,274 patent/US10236124B2/en active Active
-
2019
- 2019-01-24 US US16/255,903 patent/US10475584B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10236124B2 (en) | 2019-03-19 |
| JP2017157805A (ja) | 2017-09-07 |
| US20190157007A1 (en) | 2019-05-23 |
| US20170256359A1 (en) | 2017-09-07 |
| US10475584B2 (en) | 2019-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6512139B2 (ja) | 電子部品の実装構造及びその電子部品の製造方法 | |
| US10840021B2 (en) | Multilayer ceramic electronic component | |
| KR102565540B1 (ko) | 전자부품의 실장 구조체 및 그 제조 방법 | |
| KR101217820B1 (ko) | 플렉시블 적층형 박막 커패시터를 이용한 임베디드 인쇄회로기판 | |
| JP7156914B2 (ja) | 積層セラミックコンデンサ、及び、積層セラミックコンデンサの製造方法 | |
| KR20190011219A (ko) | 적층 세라믹 콘덴서 | |
| JP6373247B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP6962178B2 (ja) | 電子部品 | |
| JP2023052903A (ja) | 積層セラミック電子部品 | |
| KR101859098B1 (ko) | 적층 세라믹 전자부품 | |
| JP2018014447A (ja) | 積層セラミック電子部品 | |
| JP2019106443A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP2018160500A (ja) | 電子部品の製造方法 | |
| US11404211B2 (en) | Mounting structure of multilayer ceramic capacitor | |
| JP7359595B2 (ja) | 積層セラミックコンデンサ、回路基板及び積層セラミックコンデンサの製造方法 | |
| KR20170065444A (ko) | 적층 세라믹 전자부품 | |
| US20140238578A1 (en) | Method for manufacturing monolithic ceramic electronic component | |
| JP2021136323A (ja) | 積層セラミック電子部品 | |
| WO2024018719A1 (ja) | 積層セラミック電子部品 | |
| CN216015095U (zh) | 层叠陶瓷电容器 | |
| CN217035414U (zh) | 层叠陶瓷电容器 | |
| WO2024018718A1 (ja) | 積層セラミック電子部品および積層セラミック電子部品の実装構造 | |
| WO2024029149A1 (ja) | 積層セラミック電子部品及び積層セラミック電子部品の実装構造 | |
| JP2017085026A (ja) | 金属端子付き積層セラミック電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171013 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180829 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190121 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190325 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6512139 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |