WO2023068298A1 - チップ型セラミック部品 - Google Patents

チップ型セラミック部品 Download PDF

Info

Publication number
WO2023068298A1
WO2023068298A1 PCT/JP2022/038933 JP2022038933W WO2023068298A1 WO 2023068298 A1 WO2023068298 A1 WO 2023068298A1 JP 2022038933 W JP2022038933 W JP 2022038933W WO 2023068298 A1 WO2023068298 A1 WO 2023068298A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
chip
film
type ceramic
wear
Prior art date
Application number
PCT/JP2022/038933
Other languages
English (en)
French (fr)
Inventor
一生 山元
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023068298A1 publication Critical patent/WO2023068298A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to chip-type ceramic components.
  • One way to increase the number of chip-type ceramic components mounted per unit area is to provide external electrodes only on the bottom surface of the chip-type ceramic components. If the external electrodes are provided only on the bottom surface of the chip-type ceramic component, there is no need to solder to the side surface of the chip-type ceramic component. You can narrow the distance. As a result, the number of chip-type ceramic components mounted per unit area can be increased.
  • Patent Document 1 discloses a laminated body in which insulating layers are laminated, and an in-plane connection conductor formed between the insulating layers adjacent to each other. and a surface connected to the in-plane connection conductor, penetrates the insulating layer in the lamination direction of the insulating layer, and is other than a pair of main surfaces on both sides of the lamination direction among the outer surfaces of the laminate.
  • an interlayer connection conductor having a plane formed in one plane; a covering layer formed on the surface of the laminate using an insulating material so as to cover the plane of the interlayer connection conductor; an external electrode formed on a main surface and connected to an end surface of the interlayer connection conductor in the stacking direction, wherein the covering layer covers the plane of the interlayer connection conductor so that the plane is not exposed; Further, the laminated electronic component is disclosed, wherein the coating layer covers the surface of the laminate that is flush with the plane of the interlayer connection conductor.
  • Patent Document 1 a covering layer made of an insulating material is formed to cover the interlayer connection conductors formed on the side surfaces of the laminated electronic component. Since the coating layer described in Patent Literature 1 is thick, the dimensions of the laminated electronic component are increased, and the area occupied by mounting cannot be sufficiently reduced. It is also conceivable to reduce the dimensions of the multilayer electronic component in order to reduce the area occupied by mounting. I didn't. A method of forming a thin coating layer by vapor deposition or the like is also conceivable, but this causes a problem that the strength of the coating layer is lowered and the coating layer is easily damaged. Furthermore, the coating layer formed by the method described in Patent Literature 1 has a problem of low adhesiveness and easy peeling.
  • the present invention has been made to solve the above problems, and an object of the present invention is to provide an insulating film having a sufficiently large effective designable volume, a sufficiently small mounting area, and an insulating film formed on the surface. To provide a chip-type ceramic component from which a coating is difficult to peel off.
  • a chip-type ceramic component of the present invention comprises: a ceramic substrate having external electrodes formed on the surface thereof; a first insulating film formed on the surfaces of the external electrodes so as to partially expose the external electrodes; a wear-resistant film formed to cover the first insulating film, the first insulating film being a deposited film, and the first insulating film covering a boundary between the ceramic substrate and the external electrode. and at least one of the materials forming the ceramic substrate and at least one of the materials forming the first insulating film are the same.
  • the present invention it is possible to provide a chip-type ceramic component that has a sufficiently large effective designable volume, a sufficiently small mounting area, and the insulating film formed on the surface of which is difficult to peel off.
  • FIG. 1 is a cross-sectional view schematically showing an example of a cross-section of a chip-type ceramic component according to a first embodiment of the invention.
  • FIG. 2A is a cross-sectional view schematically showing another aspect of the chip-type ceramic component according to the first embodiment of the present invention.
  • FIG. 2B is a cross-sectional view schematically showing another aspect of the chip-type ceramic component according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view schematically showing an example of the chip-type ceramic component according to the first embodiment of the present invention showing the internal structure.
  • FIG. 4 is a cross-sectional view schematically showing an example of a cross section of a chip-type ceramic component according to a second embodiment of the invention.
  • FIG. 1 is a cross-sectional view schematically showing an example of a cross-section of a chip-type ceramic component according to a first embodiment of the invention.
  • FIG. 2A is a cross-sectional view schematically showing another aspect of
  • FIG. 5 is a cross-sectional view schematically showing another aspect of the chip-type ceramic component according to the second embodiment of the present invention.
  • FIG. 6 is a cross-sectional view schematically showing an example of the chip-type ceramic component according to the first embodiment of the present invention showing the internal structure.
  • the chip-type ceramic component of the present invention will be described below.
  • the present invention is not limited to the following configurations, and can be appropriately modified and applied without changing the gist of the present invention. Combinations of two or more of the individual preferred configurations of the invention described below are also the invention.
  • a chip-type ceramic component of the present invention comprises: a ceramic substrate having external electrodes formed on the surface thereof; a first insulating film formed on the surfaces of the external electrodes so as to partially expose the external electrodes; a wear-resistant film formed to cover the first insulating film, the first insulating film being a deposited film, and the first insulating film covering a boundary between the ceramic substrate and the external electrode. and at least one of the materials forming the ceramic substrate and at least one of the materials forming the first insulating film are the same.
  • the chip-type ceramic component of the present invention may have any structure as long as it satisfies the above-described structure, as long as the effect of the present invention is exhibited.
  • the term "chip-type ceramic component” includes, for example, LC composite components such as multilayer filters, multilayer ceramic electronic components such as multilayer ceramic capacitors, and multilayer inductors. Moreover, the chip-type ceramic component may be various ceramic electronic components other than the laminated ceramic electronic component.
  • FIG. 1 is a cross-sectional view schematically showing an example of a cross-section of a chip-type ceramic component according to a first embodiment of the invention.
  • a chip-type ceramic component 1 shown in FIG. 1 includes a ceramic substrate 10 having an external electrode 20 formed on the surface thereof, and a first substrate 10 formed on the surface of the external electrode 20 such that a portion 21 of the external electrode 20 is exposed.
  • An insulating film 30 and an abrasion resistant film 40 formed to cover the first insulating film 30 are provided.
  • the first insulating film 30 is arranged so as to cover the boundary B between the ceramic substrate 10 and the external electrodes 20 . That is, part of the first insulating film 30 is in contact with the ceramic substrate 10 .
  • the first insulating film 30 is a vapor-deposited film, and at least one material forming the ceramic substrate 10 is the same as at least one material forming the first insulating film 30. .
  • the internal structure of the ceramic substrate 10 is omitted and the chip-type ceramic component 1 is illustrated in order to simplify the configuration of the invention.
  • the first insulating film 30 is a deposited film. Therefore, the first insulating film 30 can be formed thin, and the dimensions of the chip-type ceramic component 1 can be reduced. As a result, the mounting area can be sufficiently reduced. Moreover, since the first insulating film 30 is sufficiently thin, the effective designable volume inside the chip-type ceramic component 1 can be sufficiently increased. In other words, by forming the first insulating film 30 as a vapor deposition film, it is possible to achieve both a reduction in the area occupied by mounting and an increase in the effective designable volume.
  • the first insulating film 30 is a deposited film
  • the first insulating film 30 is formed so as to follow the unevenness of the surface of the external electrode 20, so that the adhesion of the first insulating film 30 is sufficient due to the anchor effect.
  • the fact that the first insulating film is formed so as to follow the unevenness of the surface of the external electrode means that the unevenness of the surface of the external electrode is reflected on the surface of the first insulating film. It means that unevenness is formed due to the unevenness of the surface of the external electrode.
  • a wear-resistant film 40 is formed so as to cover the first insulating film 30. As shown in FIG. As described above, if the first insulating film 30 is a deposited film, the film thickness becomes thin, but on the other hand, it is easily peeled off due to abrasion. However, if the wear-resistant film 40 is formed, it is possible to prevent the first insulating film 30 from peeling off due to wear.
  • the chip-type ceramic component 1 at least one material forming the ceramic substrate 10 and at least one material forming the first insulating film 30 are the same. As shown in FIG. 1 , the first insulating film 30 covers the external electrodes 20 and partially contacts the ceramic substrate 10 . When at least one of the materials forming the ceramic substrate 10 and at least one of the materials forming the first insulating film 30 are the same, the adhesion between them increases. In addition, since the linear expansion coefficients of the ceramic substrate 10 and the first insulating film 30 are also close to each other, the volumes of the ceramic substrate 10 and the first insulating film 30 tend to expand or contract at the same rate due to heat. Therefore, stress generated between the ceramic substrate 10 and the first insulating film 30 due to thermal expansion or thermal contraction can be reduced.
  • the material forming the ceramic substrate 10 and the material forming the first insulating film 30 are preferably the same.
  • the ceramic substrate 10 is preferably formed by laminating a plurality of ceramic green sheets.
  • a ceramic green sheet can be formed, for example, by applying a doctor blade method or the like to a ceramic slurry on a carrier film.
  • the ceramic slurry may contain, for example, ceramic powder, a binder, a plasticizer, and the like.
  • ceramic materials include aluminum-based ceramic materials, silicon-based ceramic materials, zirconium-based ceramic materials, and magnesium-based ceramic materials.
  • a ceramic material for example, a low temperature co-fired ceramic (LTCC) material can be used.
  • LTCC low temperature co-fired ceramic
  • a low-temperature sintering ceramic material is a ceramic material that can be sintered at a temperature of 1000° C. or less and can be co-fired with Au, Ag, Cu, or the like having a low specific resistance.
  • low-temperature sintering ceramic materials include glass composite low-temperature sintering ceramic materials obtained by mixing ceramic powders such as alumina, zirconia, magnesia, and forsterite with borosilicate glass, and ZnO—MgO—Al 2 Crystallized glass-based low-temperature sintered ceramic materials using O 3 —SiO 2 -based crystallized glass, BaO—Al 2 O 3 —SiO 2 based ceramic powders and Al 2 O 3 —CaO—SiO 2 —MgO—B 2 Non-glass-based low-temperature sintered ceramic materials using O 3 -based ceramic powder and the like are included.
  • ceramic powders such as alumina, zirconia, magnesia, and forsterite with borosilicate glass
  • ZnO—MgO—Al 2 Crystallized glass-based low-temperature sintered ceramic materials using O 3 —SiO 2 -based crystallized glass BaO—Al 2 O 3 —
  • the thickness of the ceramic green sheet is preferably, for example, 5 ⁇ m or more and 100 ⁇ m or less.
  • electrode patterns and vias may be formed on the ceramic green sheets.
  • the external electrodes 20 may be formed by firing a conductive paste for external electrodes.
  • the conductive paste for external electrodes is not particularly limited, but may contain, for example, a conductive powder, a plasticizer, a binder, and the like.
  • a co-base (ceramic powder) for adjusting the shrinkage rate may be added to the external electrode conductive paste.
  • the conductive powder contained in the external electrode conductive paste includes, for example, Ag, Ag—Pt alloy, Ag—Pd alloy, Cu, Ni, Pt, Pd, W, Mo, and Au as a main component.
  • a metal or the like that can be used can be used.
  • the external electrode conductive paste may or may not contain a glass component.
  • the sinterability between the external electrodes and the electronic component body can be improved.
  • the conductive paste for external electrodes does not contain a glass component, the purity of the metal contained in the conductive paste for external electrodes is increased, and the purity of the metal contained in the formed external electrodes is also increased. Therefore, the resistance value of the external electrodes can be reduced.
  • External electrodes having desired electrical properties and structures can be obtained by adjusting the ratio of the glass component contained in the conductive paste for external electrodes.
  • a part 21 of the external electrode 20 is exposed in the chip-type ceramic component 1 .
  • This exposed portion 21 becomes a connection portion with a printed circuit when the chip-type ceramic component 1 is surface-mounted on a printed circuit board or the like.
  • the first insulating film 30 may be formed by any method as long as it is a deposited film.
  • the first insulating film 30 is preferably formed by a chemical vapor deposition (CVD) method or a physical vapor deposition (PVD) method.
  • CVD chemical vapor deposition
  • PVD physical vapor deposition
  • the first insulating film 30 is formed by an atomic layer deposition (ALD) method, which is a kind of CVD method. Even if the adherend has irregularities or pinholes, the vapor deposition film formed by the CVD method is vapor-deposited following these shapes.
  • ALD atomic layer deposition
  • the particles of the substance to be vapor deposited are smaller than in the vapor deposition by the CVD method. Evaporation material enters. Therefore, when the ALD method is performed, a deposited film is formed so as to cover the entire surface of the irregularities and pinholes of the adherend.
  • Forming the first insulating film 30 by the ALD method makes it easier to control the film thickness of the first insulating film 30 . Further, when the first insulating film 30 is formed by the ALD method, the gas used in the ALD method is deposited so as to fill the small holes and unevenness even on an object having many small holes and unevenness. It is possible to further improve the performance. Furthermore, since the first insulating film 30 can be formed at a low temperature by using the ALD method, the first insulating film 30 is less susceptible to thermal expansion and contraction. Therefore, it is possible to prevent film defects and cracks from occurring in the first insulating film 30 due to thermal expansion and contraction.
  • the film thickness of the first insulating film 30 is preferably 0.1 ⁇ m or more and 5 ⁇ m or less, and more preferably 0.3 ⁇ m or more and 3 ⁇ m or less. If the film thickness of the first insulating film is less than 0.1 ⁇ m, the strength of the first insulating film will be low and the film will be easily damaged. If the thickness of the first insulating film exceeds 5 ⁇ m, the size of the chip-type ceramic component becomes too large, and it is difficult to achieve both a sufficiently large effective designable volume and a sufficiently small mounting area. Become.
  • the difference between the maximum thickness and the minimum thickness of the first insulating film 30 is preferably 0.3 ⁇ m or less.
  • the fact that the difference between the maximum value and the minimum value of the film thickness of the first insulating film 30 is within the above range means that the uniformity of the film thickness of the first insulating film 30 is high. If the uniformity of the film thickness of the first insulating film 30 is high, the dimensional deviation in manufacturing the chip-type ceramic component 1 is reduced.
  • the maximum and minimum values of the film thickness of the first insulating film are the film thickness of the first insulating film measured at arbitrary 10 points in an arbitrary field of view of the SEM image of the cross section of the chip-type ceramic component taken at 3000 times. It means maximum and minimum thickness.
  • the ratio of the maximum thickness to the average thickness of the first insulating film 30 is preferably 100% or more and 110% or less, and preferably 100% or more and 105% or less. It is more preferable to have In the chip-type ceramic component 1, the ratio of the minimum film thickness to the average film thickness of the first insulating film 30 is preferably 90% or more and 100% or less, more preferably 95% or more and 100% or less. is more preferred.
  • the thinness and high uniformity of the film thickness of the first insulating film 30 are characteristics resulting from the fact that the first insulating film 30 is a deposited film. For example, when forming an insulating film by applying an insulating paste, the uniformity of the film thickness becomes low. Moreover, when forming an insulating film by sticking an insulating sheet, the film thickness increases.
  • Whether or not the first insulating film 30 is a deposited film can be determined by the thickness and uniformity of the film thickness as described above. It can be determined by the grain size of the constituent crystals.
  • the cross-sectional porosity of the first insulating film 30 is preferably 5% or less, more preferably 1% or less.
  • the cross-sectional porosity of the first insulating film 30 is within the above range.
  • the porosity of its cross section is 1% or less.
  • the cross-sectional porosity of the first insulating film 30 can be calculated by the following method. First, using an SEM, an image of the cross section of the chip-type ceramic component is taken at a magnification of 3000 times.
  • the crystal portion and void portion forming the first insulating film 30 of the image are binarized.
  • the ratio of the number of pixels forming the gap portion to the sum of the number of pixels forming the crystal portion and the number of pixels forming the gap portion is the "cross-sectional porosity of the first insulating film".
  • the grain size of the crystals forming the first insulating film 30 is preferably 0.5 ⁇ m or less, more preferably 0.2 ⁇ m or less.
  • the grain size of crystals forming the first insulating film 30 falls within the above range.
  • the grain size of crystals forming the first insulating film 30 is 0.2 ⁇ m or less.
  • the grain size of the crystals forming the first insulating film 30 means the following values. First, using an SEM, a cross section of the first insulating film 30 is photographed at a magnification of 10,000. 5 crystal grains are arbitrarily selected in the SEM image, and their average equivalent circle diameters are calculated. The obtained value is taken as the grain size of the crystals forming the first insulating film 30 .
  • the material constituting the first insulating film 30 is not particularly limited as long as at least one of the materials is the same as at least one of the materials constituting the ceramic base material.
  • material preferably at least one ceramic material selected from the group consisting of zirconium-based ceramic materials and magnesium-based ceramic materials.
  • aluminum-based ceramic materials and/or silicon-based ceramic materials are more preferred, and aluminum oxides and/or silicon oxides are even more preferred.
  • the wear-resistant film 40 preferably has a Vickers hardness higher than that of the first insulating film 30 . In this case, the first insulating film 30 can be suitably protected.
  • the wear-resistant film 40 is preferably a deposited film, more preferably formed by CVD or PVD, and even more preferably by ALD.
  • the Vickers hardness of the wear-resistant film 40 is not particularly limited, but the lower limit is preferably 1500 or more, more preferably 2000 or more.
  • the film thickness of the wear-resistant film 40 is preferably 0.1 ⁇ m or more and 5 ⁇ m or less, and more preferably 0.3 ⁇ m or more and 3 ⁇ m or less. If the thickness of the wear-resistant film is less than 0.1 ⁇ m, the strength tends to be low and the wear resistance tends to be insufficient. If the thickness of the wear-resistant film exceeds 5 ⁇ m, the dimensions of the chip-type ceramic component become too large, making it difficult to achieve both a sufficiently large effective designable volume and a sufficiently small mounting area.
  • the wear-resistant film 40 preferably has insulating properties.
  • solder may be used.
  • the chip-type ceramic component 1 is mounted using solder, the solder may adhere to the wear-resistant film.
  • the wear-resistant film 40 is conductive, electrical signals flow through the wear-resistant film 40 through the solder, causing noise.
  • the wear-resistant film 40 has insulating properties, electrical signals do not flow even if solder adheres to the wear-resistant film 40, thereby preventing noise from being generated.
  • the wear-resistant film may have conductivity. In this case, it is preferable to cover the wear-resistant film with another insulating film.
  • the material of the wear-resistant film 40 is not particularly limited, it preferably contains a titanium-based compound. Titanium-based compounds include TiN, TiCN, TiAlN, TiC, and the like.
  • the method for manufacturing a chip-type ceramic component according to the first embodiment of the present invention comprises (1) a ceramic green sheet laminate preparation step, (2) an external electrode formation step, (3) a firing step, and (4) a first insulation. It is preferable to include a film forming step and (5) a wear-resistant film forming step.
  • Ceramic Green Sheet Laminate Preparing Step First, a ceramic material for LTCC green sheets, a binder, and a plasticizer are mixed in arbitrary amounts to prepare a slurry. Next, the slurry is applied onto a carrier film to form a sheet. A lip coater or a doctor blade can be used to apply the slurry. It is preferable to mold the slurry with a thickness of 5 to 100 ⁇ m.
  • an LTCC green sheet (hereinafter simply referred to as "ceramic green sheet") made of a ceramic material can be formed.
  • via holes for vertical conduction are formed in the ceramic green sheets.
  • Via holes can be formed by mechanical punch, CO2 laser, UV laser, or the like.
  • the diameter of the via hole is preferably 20 to 200 ⁇ m.
  • a conductive powder, a plasticizer, and a binder are mixed to prepare a via hole-filling conductive paste, and the via hole is filled with the via hole-filling conductive paste.
  • a conductive paste for filling via holes one known in this field can be used.
  • a common base (ceramic material) for adjusting the shrinkage rate may be added to the conductive paste.
  • a conductive powder, a plasticizer and a binder are mixed to prepare a circuit-forming conductive paste, and an electrode pattern is formed by printing the circuit-forming conductive paste on the surface of the ceramic green sheet.
  • the electrode pattern may include a resonator-forming electrode and may include a capacitance-forming electrode. Screen printing, inkjet printing, gravure printing and the like can be used as printing methods.
  • a plurality of ceramic green sheets on which such electrode patterns are formed are laminated, and the laminate of ceramic green sheets is placed in a mold and crimped.
  • the pressure and temperature are preferably set arbitrarily according to the type and shape of the ceramic green sheet laminate.
  • the press-bonded laminate of ceramic green sheets is cut into individual pieces.
  • cutting methods include methods using a dicer, guillotine cut, laser, and the like. Moreover, you may barrel-process after cutting as needed.
  • a laminated body of individualized ceramic green sheets can be prepared through the above steps.
  • External electrode forming step A conductive powder, a plasticizer, and a binder are mixed to prepare a conductive paste for external electrodes, and the side surface of a laminate of ceramic green sheets in which the conductive paste for external electrodes is singulated. Apply to As a result, the internal electrodes exposed on the side surfaces of the laminate of ceramic green sheets separated into individual pieces are electrically connected to the applied external electrodes.
  • the laminate of ceramic green sheets coated with the conductive paste for external electrodes is fired.
  • the firing conditions are not particularly limited, and are preferably set appropriately according to the materials, shapes, etc. of the laminate of ceramic green sheets, the conductive paste for circuit formation, and the conductive paste for external electrodes.
  • the conductive paste for circuit formation and the conductive paste for external electrodes contain a copper compound, it is preferable to bake them in a reducing atmosphere.
  • a batch furnace or a belt furnace can be used as a firing furnace for firing.
  • the laminate of ceramic green sheets is fired as a ceramic substrate, and the internal electrodes and the external electrodes are also fired.
  • the portion of the ceramic substrate where the first insulating film is not to be formed is masked.
  • at least part of the external electrodes are masked.
  • At least a portion of the external electrode is a portion used for mounting the external electrode.
  • a first insulating film is formed by vapor deposition.
  • the vapor deposition method includes CVD method and PVD method. Moreover, as the CVD method, the ALD method is preferable.
  • an atomic layer deposition apparatus When performing the ALD method, an atomic layer deposition apparatus is used.
  • the atomic layer deposition apparatus the ALD series manufactured by Showa Shinku Co., Ltd., the AD-230 series manufactured by SAMCO Corporation, etc. can be used.
  • TMA trimethylaluminum
  • H 2 O is used as a reactive gas
  • Ar is used as a purge gas.
  • the chamber When forming the first insulating film, after the masked ceramic substrate is placed in the chamber of the atomic layer deposition apparatus, the chamber is evacuated to a certain degree of vacuum. TMA is then introduced into the chamber and deposited on the ceramic substrate. Since the area where TMA can be deposited on the surface of the ceramic substrate is limited, a saturated adsorption state is achieved by supplying a sufficient amount of gas. After that, Ar gas is introduced for purging. After that, the gas to be introduced is switched to H 2 O to react with the TMA molecules deposited on the surface of the ceramic substrate to form an Al 2 O 3 film. The reactions of introducing TMA, purging with Ar gas, and introducing H 2 O are repeated multiple times to form a film until a desired thickness is obtained.
  • JPC-10RE manufactured by Nippon Denshi Kogyo Co., Ltd. or the like can be used as a plasma CVD device.
  • Al(OCH 2 CH 3 ) 3 :ATI) is used as a raw material, and H 2 is used as a carrier gas.
  • the masked ceramic substrate is placed in a chamber of a plasma CVD apparatus. Then, after vacuuming to a certain degree of vacuum (approximately 1 Pa or less), heating is performed by glow discharge with a predetermined H 2 flow rate and a predetermined furnace internal pressure. At this time, the surface of the ceramic substrate is cleaned by glow discharge. After that, ATI is introduced to form a film. After the film is formed to a desired thickness, ATI introduction and discharge are stopped.
  • the first insulating film can be formed through the above steps.
  • a wear-resistant film is formed so as to cover the first insulating film.
  • the wear-resistant film is preferably formed by vapor deposition.
  • TiN wear-resistant film is formed as a wear-resistant film by the ALD method.
  • TiCl 4 is used as a source gas (precursor)
  • NH 3 is used as a reactive gas
  • Ar is used as a purge gas.
  • the ceramic substrate on which the first insulating film is formed is placed in a chamber of an atomic layer deposition apparatus, and then the chamber is evacuated to a certain degree of vacuum.
  • TiCl 4 is then introduced into the chamber and deposited on the ceramic substrate. Since the area where TiCl 4 can be deposited on the surface of the ceramic base material is limited, a saturated adsorption state is achieved by supplying a sufficient amount of gas. After that, Ar gas is introduced for purging. After that, the gas to be introduced is switched to NH 3 to react with the TiCl 4 molecules deposited on the surface of the ceramic substrate to form a TiN film. A reaction by introducing TiCl 4 , purging Ar gas, and introducing NH 3 is repeated several times to form a film until a desired thickness is obtained.
  • TiN film is formed as a wear-resistant film by the CVD method.
  • TiCl 4 is used as a raw material and H 2 is used as a carrier gas.
  • the ceramic base material on which the first insulating film is formed is placed in a chamber of a plasma CVD apparatus, and then heated by glow discharge if necessary. After that, TiCl 4 is introduced to form a film. After depositing to the desired thickness, TiCl4 introduction and discharge are stopped.
  • the chip-type ceramic component according to the first embodiment of the present invention can be manufactured.
  • Plating is not particularly limited, but Ni--Au plating, Ni--Sn plating, Ni--Pd--Au plating and the like are preferable.
  • FIG. 2A is a cross-sectional view schematically showing another aspect of the chip-type ceramic component according to the first embodiment of the present invention.
  • FIG. 2B is a cross-sectional view schematically showing another aspect of the chip-type ceramic component according to the first embodiment of the present invention.
  • the ceramic substrate 10 has a bottom surface 11 where a portion 21 of the external electrode 20 is exposed and a top surface 12 facing the bottom surface 11, and the first insulating film 30 has:
  • the wear-resistant film 40 is formed so as to cover the side surface (not shown) other than the portion where the top surface 12 and the external electrodes 20 are formed, and the first insulating film 30 formed on the top surface 12 and the side surfaces. It has the same configuration as the chip-type ceramic component 1 except that it is formed so as to cover it.
  • Such a chip-type ceramic component 2 can be formed by using the following method for masking in "(4) First insulating film forming step”. That is, in the above “(4) first insulating film forming step", the ceramic substrate 10 is placed on the polyimide tape with the bottom surface 11 facing downward. This allows the polyimide tape to function as a masking tape. After that, when the first insulating film 30 is formed by the method of "(4) First insulating film forming step", the first insulating film 30 is not formed on the bottom surface 11 of the ceramic substrate 10, and the top surface 12 other than that is not formed. And the first insulating film 30 is formed on the side surface. Further, by continuously performing the above “(5) wear-resistant film forming step", the wear-resistant film 40 is not formed on the bottom surface 11 of the ceramic substrate 10, and the wear-resistant film 40 is not formed on the top surface 12 and side surfaces other than that. will be formed.
  • the wear-resistant film 40 By forming the wear-resistant film 40 on the first insulating film 30 formed on the top surface 12 and the side surfaces of the ceramic substrate 10 in this manner, cracks and chips due to physical impacts are prevented when the ceramic substrate 10 is transported. be able to. Furthermore, since the abrasion-resistant film 40 can prevent moisture from entering the inside of the ceramic substrate 10, the chip-type ceramic component 2 has high moisture resistance.
  • the chip-type ceramic component 3 shown in FIG. 2B has the information mark 50 formed on the top surface 12 of the ceramic substrate 10, and the information mark 50 is covered with the first insulating film 30.
  • the chip-type ceramic component 3 shown in FIG. It has the same configuration as 2.
  • the orientation, lot number, etc. of the chip-type ceramic component 3 can be easily visually recognized.
  • FIG. 3 is a cross-sectional view schematically showing an example of the chip-type ceramic component according to the first embodiment of the present invention showing the internal structure.
  • the chip-type ceramic component 4 shown in FIG. 3 has the same configuration as the chip-type ceramic component 2 except that electrode patterns 61 and vias 62 are formed inside the ceramic substrate 10 . With such a configuration, the chip-type ceramic component 4 functions as an electronic component.
  • FIG. 4 is a cross-sectional view schematically showing an example of a cross section of a chip-type ceramic component according to a second embodiment of the invention.
  • the wear-resistant film 40 has electrical conductivity
  • the second insulating film 70 is formed on the surface of the wear-resistant film 40 that is not in contact with the first insulating film 30 .
  • the configuration is the same as that of the chip-type ceramic component 1 except that the chip type ceramic component 1 is provided.
  • the internal structure of the ceramic substrate 10 is omitted to illustrate the chip-type ceramic component 101 in order to simplify the configuration of the invention.
  • TiN, TiCN, TiAlN, or the like can be used as the wear-resistant film 40 having conductivity. These compounds are electrically conductive. If the wear-resistant film is conductive and the second insulating film is not formed, solder may adhere to the wear-resistant film when the chip-type ceramic component is mounted. If the wear-resistant film is conductive, an electric signal will flow through the solder to the wear-resistant film, causing noise. However, in chip-type ceramic component 101 , second insulating film 70 is formed on the surface of wear-resistant film 40 . Therefore, solder can be prevented from adhering to the wear-resistant film 40 . As a result, it is possible to prevent the occurrence of noise due to the electric signal flowing through the wear-resistant film 40 .
  • the wear-resistant film 40 in the chip-type ceramic component 101 can be formed by the same method as the method for forming the wear-resistant film 40 in the chip-type ceramic component 1 except that the type of raw material gas is different.
  • the material and formation method of the second insulation film 70 are preferably the same as those of the first insulation film 30 .
  • the material of the first insulating film 30 and the material of the second insulating film 70 may be the same or different.
  • the film thickness of the second insulating film 70 is not particularly limited as long as it can prevent solder from adhering to the wear-resistant film 40, but is preferably 0.1 ⁇ m or more and 5 ⁇ m or less.
  • FIG. 5 is a cross-sectional view schematically showing another aspect of the chip-type ceramic component according to the second embodiment of the present invention.
  • a chip-type ceramic component 102 shown in FIG. 5 has a ceramic substrate 10 having a bottom surface 11 from which a part 21 of an external electrode 20 is exposed and a top surface 12 facing the bottom surface 11, and a first insulating film 30 having:
  • the wear-resistant film 40 is formed so as to cover the side surface (not shown) other than the portion where the top surface 12 and the external electrodes 20 are formed, and the first insulating film 30 formed on the top surface 12 and the side surfaces.
  • the configuration is the same as that of the chip-type ceramic component 101 except that the second insulating film 70 is formed so as to cover the wear-resistant film 40 .
  • the wear-resistant film 40 By forming the wear-resistant film 40 on the first insulating film 30 formed on the top surface 12 and the side surfaces of the ceramic substrate 10 in this manner, cracks and chips due to physical impacts are prevented when the ceramic substrate 10 is transported. be able to. Furthermore, since the abrasion-resistant film 40 can prevent moisture from entering the inside of the ceramic substrate 10, the chip-type ceramic component 2 has high moisture resistance. Also, by forming the second insulating film 70 on the wear-resistant film 40 , it is possible to prevent solder from adhering to the wear-resistant film 40 .
  • FIG. 6 is a cross-sectional view schematically showing an example of the chip-type ceramic component according to the first embodiment of the present invention showing the internal structure.
  • a chip-type ceramic component 103 shown in FIG. 6 has the same configuration as the chip-type ceramic component 102 except that electrode patterns 61 and vias 62 are formed inside the ceramic substrate 10 . With such a configuration, the chip-type ceramic component 103 functions as an electronic component.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

チップ型セラミック部品（１）は、表面に外部電極（２０）が形成されたセラミック基材（１０）と、上記外部電極（２０）の一部（２１）を露出するように、上記外部電極（２０）の表面に形成された第１絶縁膜（３０）と、上記第１絶縁膜（３０）を覆うように形成された耐摩耗膜（４０）とを備え、上記第１絶縁膜（３０）は、蒸着膜であり、上記第１絶縁膜（３０）は、上記セラミック基材（１０）及び上記外部電極（２０）の境界（Ｂ）を覆うように配置されており、上記セラミック基材（１０）を構成する材料の少なくとも１種と、上記第１絶縁膜（３０）を構成する材料の少なくとも１種とが同じである。

Description

チップ型セラミック部品
　本発明は、チップ型セラミック部品に関する。
　従来から、プリント回路基板等に表面実装されるチップ型セラミック部品において、内部の有効設計可能体積を増やすために、チップ型セラミック部品の側面に外部電極を設け、はんだ付けされることが行われてきた。
　このようなチップ型セラミック部品では、内部の有効設計可能体積は大きくなるものの、側面の外部電極にはんだ付けを行うので、実装占有面積も増えてしまい、単位面積当たりのチップ型セラミック部品の実装数が低下するという問題があった。
　単位面積当たりのチップ型セラミック部品の実装数を増やす方法としては、チップ型セラミック部品の底面にのみ外部電極を設ける方法が挙げられる。外部電極をチップ型セラミック部品の底面にのみに設けると、チップ型セラミック部品の側面にはんだ付けを行う必要がなくなるので、プリント回路基板を平面視した際に、配置されるチップ型セラミック部品同士の距離を狭くすることができる。その結果、単位面積当たりのチップ型セラミック部品の実装数を増やすことができる。
　このような、底面にのみ外部電極を設けたチップ型セラミック部品として、特許文献１には、絶縁層が積層された積層体と、互いに隣接する前記絶縁層の間に形成された面内接続導体と、前記面内接続導体に接続され、前記絶縁層が積層された積層方向に前記絶縁層を貫通し、前記積層体の外表面のうち前記積層方向両側の一対の主面以外の面と面一に形成された平面を有する層間接続導体と、前記層間接続導体の前記平面を覆うように、前記積層体の前記面に、絶縁材料を用いて形成された被覆層と、前記積層体の前記主面に形成され、前記層間接続導体の前記積層方向の端面に接続された外部電極と、を備え、前記被覆層は、前記層間接続導体の前記平面を、前記平面が露出しないように覆い、かつ、前記被覆層は、前記層間接続導体の前記平面と面一である前記積層体の前記面を覆うことを特徴とする、積層電子部品が開示されている。
特開２０１６－１２７２８号公報
　特許文献１の記載では、積層電子部品の側面に形成された層間接続導体を覆うための絶縁材料からなる被覆層が形成されている。
　特許文献１に記載の被覆層は厚いので、積層電子部品の寸法が大きくなってしまい、実装占有面積を充分に小さくできなかった。
　また、実装占有面積を小さくするために積層電子部品の寸法を小さくする方法も考えられるが、この場合、積層電子部品内部の有効設計可能体積も小さくなり、上記問題に対する有効な解決手段とは言えなかった。
　また、蒸着法等により被覆層を薄く形成する方法も考えられるが、そうすると被覆層の強度が低下し、破損しやすくなるという問題が生じる。
　さらに、特許文献１に記載の方法で形成した被覆層は密着力が低く、剥がれやすいという問題があった。
　本発明は、上記の問題を解決するためになされたものであり、本発明の目的は、有効設計可能体積が充分に大きく、かつ、実装占有面積が充分に小さく、表面に形成された絶縁膜が剥がれにくいチップ型セラミック部品を提供することである。
　本発明のチップ型セラミック部品は、表面に外部電極が形成されたセラミック基材と、上記外部電極の一部を露出するように、上記外部電極の表面に形成された第１絶縁膜と、上記第１絶縁膜を覆うように形成された耐摩耗膜とを備え、上記第１絶縁膜は、蒸着膜であり、上記第１絶縁膜は、上記セラミック基材及び上記外部電極の境界を覆うように配置されており、上記セラミック基材を構成する材料の少なくとも１種と、上記第１絶縁膜を構成する材料の少なくとも１種とが同じである。
　本発明によれば、有効設計可能体積が充分に大きく、かつ、実装占有面積が充分に小さく、表面に形成された絶縁膜が剥がれにくいチップ型セラミック部品を提供することができる。
図１は、本発明の第１実施形態に係るチップ型セラミック部品の断面の一例を模式的に示す断面図である。 図２Ａは、本発明の第１実施形態に係るチップ型セラミック部品の別の態様の一例を模式的に示す断面図である。 図２Ｂは、本発明の第１実施形態に係るチップ型セラミック部品の別の態様の一例を模式的に示す断面図である。 図３は、内部構造を示した本発明の第１実施形態に係るチップ型セラミック部品の一例を模式的に示す断面図である。 図４は、本発明の第２実施形態に係るチップ型セラミック部品の断面の一例を模式的に示す断面図である。 図５は、本発明の第２実施形態に係るチップ型セラミック部品の別の態様の一例を模式的に示す断面図である。 図６は、内部構造を示した本発明の第１実施形態に係るチップ型セラミック部品の一例を模式的に示す断面図である。
　以下、本発明のチップ型セラミック部品について説明する。
　しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。
　以下において記載する本発明の個々の好ましい構成を２つ以上組み合わせたものもまた本発明である。
　本発明のチップ型セラミック部品は、表面に外部電極が形成されたセラミック基材と、上記外部電極の一部を露出するように、上記外部電極の表面に形成された第１絶縁膜と、上記第１絶縁膜を覆うように形成された耐摩耗膜とを備え、上記第１絶縁膜は、蒸着膜であり、上記第１絶縁膜は、上記セラミック基材及び上記外部電極の境界を覆うように配置されており、上記セラミック基材を構成する材料の少なくとも１種と、上記第１絶縁膜を構成する材料の少なくとも１種とが同じである。
　本発明のチップ型セラミック部品は、上記構成を満たせば、本発明の効果を奏する範囲で、どのような構成を含んでいても良い。
　以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２実施形態以降では、第１実施形態と共通の事項についての記述は省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態毎には逐次言及しない。
　以下の説明において、各実施形態を特に区別しない場合、単に「本発明のチップ型セラミック部品」という。
　なお、本明細書において「チップ型セラミック部品」とは、例えば、積層フィルタ等のＬＣ複合部品、積層セラミックコンデンサ、積層インダクタといった積層セラミック電子部品が挙げられる。また、チップ型セラミック部品は、積層セラミック電子部品以外の種々のセラミック電子部品であってもよい。
［第１実施形態］
　図１は、本発明の第１実施形態に係るチップ型セラミック部品の断面の一例を模式的に示す断面図である。
　図１に示すチップ型セラミック部品１は、表面に外部電極２０が形成されたセラミック基材１０と、外部電極２０の一部２１を露出するように、外部電極２０の表面に形成された第１絶縁膜３０と、第１絶縁膜３０を覆うように形成された耐摩耗膜４０とを備える。
　チップ型セラミック部品１では、第１絶縁膜３０は、セラミック基材１０及び外部電極２０の境界Ｂを覆うように配置されている。つまり、第１絶縁膜３０の一部は、セラミック基材１０と接触している。
　チップ型セラミック部品１では、第１絶縁膜３０は蒸着膜であり、セラミック基材１０を構成する材料の少なくとも１種と、第１絶縁膜３０を構成する材料の少なくとも１種とが同じである。
　なお、図１では、発明の構成を単純化して説明するために、セラミック基材１０の内部の構造を省略してチップ型セラミック部品１を図示している。
　チップ型セラミック部品１では、第１絶縁膜３０は蒸着膜である。
　そのため、第１絶縁膜３０を薄く形成することができ、チップ型セラミック部品１の寸法を小さくすることができる。その結果、実装占有面積を充分に小さくすることができる。
　また、第１絶縁膜３０が充分に薄いので、チップ型セラミック部品１の内部の有効設計可能体積を充分に大きくすることができる。
　つまり、第１絶縁膜３０を蒸着膜とすることにより、実装占有面積の縮小と、有効設計可能体積の拡大とを両立することができる。
　さらに、第１絶縁膜３０が蒸着膜であると、第１絶縁膜３０が外部電極２０の表面の凹凸に追従して形成されるので、アンカー効果により第１絶縁膜３０の密着性が充分に高くなる。
　なお、第１絶縁膜が外部電極の表面の凹凸に追従して形成されるとは、外部電極の表面の凹凸が、第１絶縁膜の表面にも反映され、第１絶縁膜の表面にも外部電極の表面の凹凸に由来する凹凸が形成されることを意味する。
　チップ型セラミック部品１では、第１絶縁膜３０を覆うように形成された耐摩耗膜４０が形成されている。
　上記の通り、第１絶縁膜３０が蒸着膜であると膜厚が薄くなるが、その反面、摩耗により剥がれやすくなる。
　しかし、耐摩耗膜４０が形成されていると、第１絶縁膜３０が摩耗により剥がれることを防ぐことができる。
　チップ型セラミック部品１では、セラミック基材１０を構成する材料の少なくとも１種と、第１絶縁膜３０を構成する材料の少なくとも１種とが同じである。
　図１に示すように、第１絶縁膜３０は、外部電極２０を覆い、一部がセラミック基材１０と接触している。
　セラミック基材１０を構成する材料の少なくとも１種と、第１絶縁膜３０を構成する材料の少なくとも１種とが同じであると、これらの密着力が高くなる。また、セラミック基材１０及び第１絶縁膜３０の線膨張係数も近くなるので、セラミック基材１０及び第１絶縁膜３０の体積は、熱により同じ割合で膨張又は収縮しやすくなる。そのため、熱膨張又は熱収縮に伴いセラミック基材１０と第１絶縁膜３０との間に発生する応力を小さくすることができる。その結果、第１絶縁膜３０がセラミック基材１０から剥がれることを防ぐことができる。従って、熱衝撃に対する第１絶縁膜３０の密着信頼性が向上する。
　なお、セラミック基材１０を構成する材料と、第１絶縁膜３０を構成する材料とは同じであることが好ましい。
　以下、チップ型セラミック部品１の各構成の好ましい態様について詳述する。
（セラミック基材）
　セラミック基材１０は、複数のセラミックグリーンシートが積層されて形成されることが好ましい。
　セラミックグリーンシートは、例えば、キャリアフィルム上でセラミックスラリーに対してドクターブレード法等を適用することによって成形することができる。
　セラミックスラリーには、例えば、セラミック粉末、バインダー及び可塑剤等が含まれていてもよい。セラミック材料としては、アルミニウム系セラミック材料、ケイ素系セラミック材料、ジルコニウム系セラミック材料、マグネシウム系セラミック材料が挙げられる。
　このようなセラミック材料として、例えば、低温焼結セラミック（ＬＴＣＣ）材料を用いることができる。低温焼結セラミック材料とは、１０００℃以下の温度で焼結可能であって、比抵抗の小さなＡｕ、Ａｇ、Ｃｕ等と同時焼成が可能なセラミック材料である。低温焼結セラミック材料としては、具体的には、アルミナ、ジルコニア、マグネシア、フォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系低温焼結セラミック材料、ＺｎＯ－ＭｇＯ－Ａｌ２Ｏ３－ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系低温焼結セラミック材料、ＢａＯ－Ａｌ２Ｏ３－ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３－ＣａＯ－ＳｉＯ２－ＭｇＯ－Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系低温焼結セラミック材料等が挙げられる。
　セラミックグリーンシートの厚みは、例えば５μｍ以上、１００μｍ以下であることが好ましい。
　なお、図１では図示していないが、セラミックグリーンシートには、電極パターンやビアが形成されていてもよい。
（外部電極）
　外部電極２０は、外部電極用導電性ペーストが焼成されて形成されていてもよい。
　外部電極用導電性ペーストとしては、特に限定されないが、例えば、導電性粉末、可塑剤及びバインダー等が含まれていてもよい。外部電極用導電性ペーストには、収縮率調整用の共素地（セラミック粉末）が添加されていてもよい。外部電極用導電性ペーストに含まれる導電性粉末としては、例えば、Ａｇ、Ａｇ－Ｐｔ合金、Ａｇ－Ｐｄ合金、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、Ｍｏ及びＡｕの少なくとも１種を主成分とする金属等を用いることができる。これらの導電性粉末のうち、Ａｇ、Ａｇ－Ｐｔ合金、Ａｇ－Ｐｄ合金及びＣｕは、比抵抗が小さいため、特に高周波向けの電極パターンにおいてより好ましく用いることができる。
　外部電極用導電性ペーストは、ガラス成分を含んでいてもよく、含んでいなくてもよい。
　外部電極用導電性ペーストがガラス成分を含む場合には、外部電極と電子部品本体との焼結性を向上させることができる。
　一方、外部電極用導電性ペーストがガラス成分を含まない場合には、外部電極用導電性ペーストに含まれる金属の純度が高まり、形成される外部電極に含まれる金属の純度も高くなる。そのため、外部電極の抵抗値を低くすることができる。
　外部電極用導電性ペーストに含まれるガラス成分の割合を調整することで、所望の電気的特性や構造を有する外部電極を得ることができる。
　チップ型セラミック部品１では、外部電極２０の一部２１は露出している。この露出している一部２１は、プリント回路基板等にチップ型セラミック部品１を表面実装する際の、プリント回路との接続部となる。
（第１絶縁膜）
　第１絶縁膜３０は蒸着膜であれば、どのような方法で形成されていてもよい。
　例えば、第１絶縁膜３０は、化学的気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法又は物理的気相成長（ＰＶＤ：Ｐｈｙｓｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成されていることが好ましい。
　また、第１絶縁膜３０は、ＣＶＤ法の一種である原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成されていることがより好ましい。
　ＣＶＤ法で形成する蒸着膜は、被着体に凹凸やピンホールが形成されていても、これらの形状に追従して蒸着する。
　ＡＬＤ法による蒸着は、ＣＶＤ法による蒸着に比べ、蒸着させる物質の粒子が小さいので、被着体に形成された凹凸が細かく、また、ピンホールの開口面積が狭くても、これらの奥にまで蒸着物質が入り込む。そのため、ＡＬＤ法を行うと、被着体の凹凸やピンホールの全面を覆うように蒸着膜が形成される。
　ＡＬＤ法により第１絶縁膜３０を形成することで、第１絶縁膜３０の膜厚をコントロールしやすくなる。
　また、ＡＬＤ法により第１絶縁膜３０を形成すると、小さな穴や凹凸が多数存在する物体に対してもＡＬＤ法に用いるガスが、小さな穴や凹凸を埋めるように堆積するので、アンカー効果により密着性をより向上することができる。
　さらに、ＡＬＤ法を用いることにより低温で第１絶縁膜３０を形成することができるので、第１絶縁膜３０は、熱による膨張や収縮の影響を受けにくい。そのため、熱による膨張や収縮が原因となり、第１絶縁膜３０に膜欠陥やクラックが生じることを防ぐことができる。
　第１絶縁膜３０の膜厚は、０．１μｍ以上、５μｍ以下であることが好ましく、０．３μｍ以上、３μｍ以下であることがより好ましい。
　第１絶縁膜の膜厚が、０．１μｍ未満であると、強度が低くなり破損しやすくなる。
　第１絶縁膜の膜厚が、５μｍを超えると、チップ型セラミック部品の寸法が大きくなりすぎ、有効設計可能体積を充分に大きくすること及び実装占有面積が充分に小さくすることの両立がしにくくなる。
　チップ型セラミック部品１では、第１絶縁膜３０の膜厚の最大値と、最小値との差が、０．３μｍ以下であることが好ましい。第１絶縁膜３０の膜厚の最大値と、最小値との差が上記範囲であるということは、第１絶縁膜３０の膜厚の均一性が高いことを意味している。
　第１絶縁膜３０の膜厚の均一性が高いと、チップ型セラミック部品１を製造する際の寸法のずれが少なくなる。
　第１絶縁膜の膜厚の最大値及び最小値とは、３０００倍で撮影したチップ型セラミック部品の断面のＳＥＭ画像の任意の一視野において、任意の１０点において測定した第１絶縁膜の膜厚の最大値及び最小値を意味する。
　また、チップ型セラミック部品１では、第１絶縁膜３０の膜厚の平均値に対する膜厚の最大値の割合が１００％以上、１１０％以下であることが好ましく、１００％以上、１０５％以下であることがより好ましい。
　チップ型セラミック部品１では、第１絶縁膜３０の膜厚の平均値に対する膜厚の最小値の割合が９０％以上、１００％以下であることが好ましく、９５％以上、１００％以下であることがより好ましい。
　このように第１絶縁膜３０の膜厚が薄く、均一性が高いことは、第１絶縁膜３０が蒸着膜であることに起因する特徴である。
　例えば、絶縁性ペーストを塗布することにより絶縁膜を形成する場合は、膜厚の均一性が低くなる。また、絶縁性シートを貼り付けることにより絶縁膜を形成する場合は、膜厚が厚くなる。
　第１絶縁膜３０が蒸着膜であるか否かは、上記のように、膜厚の厚さ及び均一性により判別できるが、以下の第１絶縁膜の断面の空隙率や第１絶縁膜を構成する結晶のグレインサイズにより判別することができる。
　第１絶縁膜３０の断面の空隙率は、５％以下であることが好ましく、１％以下であることがより好ましい。
　第１絶縁膜３０が蒸着膜である場合、第１絶縁膜３０の断面の空隙率は上記範囲となる。
　なお、第１絶縁膜３０が、ＡＬＤ法により形成されている場合、その断面の空隙率は、１％以下となる。
　第１絶縁膜３０の断面の空隙率とは、以下の方法で算出することができる。
　まず、ＳＥＭを用い、３０００倍でチップ型セラミック部品の断面の画像を撮影する。当該ＳＥＭ画像の任意の一視野において、当該画像の第１絶縁膜３０を構成する結晶部分及び空隙部分を２値化する。結晶部分を構成する画素の数と空隙部分を構成する画素の数の合計数に対する空隙部分を構成する画素の数の割合が、「第１絶縁膜の断面の空隙率」である。
　第１絶縁膜３０を構成する結晶のグレインサイズは、０．５μｍ以下であることが好ましく、０．２μｍ以下であることがより好ましい。
　第１絶縁膜３０が蒸着膜である場合、第１絶縁膜３０を構成する結晶のグレインサイズは上記範囲となる。
　なお、第１絶縁膜３０が、ＡＬＤ法により形成されている場合、第１絶縁膜３０を構成する結晶のグレインサイズが、０．２μｍ以下となる。
　第１絶縁膜３０を構成する結晶のグレインサイズは、以下の値を意味する。
　まず、ＳＥＭを用い、１万倍で第１絶縁膜３０の断面を撮影する。当該ＳＥＭ画像において任意に５個の結晶粒子を選択し、それらの平均円相当径を算出する。得られた値を、第１絶縁膜３０を構成する結晶のグレインサイズとする。
　第１絶縁膜３０を構成する材料は、少なくとも１種が、上記セラミック基材を構成する材料の少なくとも１種と同じ材料であればその種類は特に限定されないが、アルミニウム系セラミック材料、ケイ素系セラミック材料、ジルコニウム系セラミック材料及びマグネシウム系セラミック材料からなる群から選択される少なくとも１種のセラミック材料を含むことが好ましい。
　これらの中では、アルミニウム系セラミック材料及び／又はケイ素系セラミック材料であることがより好ましく、アルミニウム酸化物及び／又はケイ素酸化物であることがさらに好ましい。
（耐摩耗膜）
　チップ型セラミック部品１では、耐摩耗膜４０は、第１絶縁膜３０よりもビッカース硬度が高いことが好ましい。
　この場合、好適に第１絶縁膜３０を保護することができる。
　耐摩耗膜４０は、蒸着膜であることが好ましく、ＣＶＤ法やＰＶＤ法により形成されていることがより好ましく、ＡＬＤ法により形成されていることがさらに好ましい。
　耐摩耗膜４０のビッカース硬度は、特に限定されないが、下限が、１５００以上であることが好ましく、２０００以上であることがより好ましい。
　耐摩耗膜４０の膜厚は、０．１μｍ以上、５μｍ以下であることが好ましく、０．３μｍ以上、３μｍ以下であることがより好ましい。
　耐摩耗膜の膜厚が０．１μｍ未満であると、強度が弱くなり耐摩耗性が不充分になりやすくなる。
　耐摩耗膜の膜厚が５μｍを超えると、チップ型セラミック部品の寸法が大きくなりすぎ、有効設計可能体積を充分に大きくすること及び実装占有面積が充分に小さくすることの両立がしにくくなる。
　チップ型セラミック部品１では、耐摩耗膜４０は絶縁性を有することが好ましい。
　チップ型セラミック部品１を実装する場合、はんだが用いられることがある。はんだを用いてチップ型セラミック部品１を実装すると、耐摩耗膜にはんだが付着してしまう場合がある。
　耐摩耗膜４０が導電性を有すると、はんだを通じて耐摩耗膜４０に電気信号が流れてしまい、ノイズの原因となる。
　耐摩耗膜４０が絶縁性を有すると、はんだが付着したとしても電気信号が流れることはなく、ノイズが発生することを防ぐことができる。
　なお、詳しくは後述するが、本発明のチップ型セラミック部品では、耐摩耗膜が導電性を有していてもよい。この場合、耐摩耗膜を別の絶縁膜で覆うことが好ましい。
　耐摩耗膜４０の材料は、特に限定されないが、チタン系化合物を含むことが好ましい。
　チタン系化合物としては、ＴｉＮ、ＴｉＣＮ、ＴｉＡｌＮ、ＴｉＣ等が挙げられる。
　次に、本発明の第１実施形態に係るチップ型セラミック部品の製造方法の一例について説明する。
　なお、以下の説明では、セラミック基材として、ＬＴＣＣグリーンシートを用いる場合について説明する。
　本発明の第１実施形態に係るチップ型セラミック部品の製造方法は、（１）セラミックグリーンシートの積層体準備工程、（２）外部電極形成工程、（３）焼成工程、（４）第１絶縁膜形成工程及び（５）耐摩耗膜形成工程を含むことが好ましい。
（１）セラミックグリーンシートの積層体準備工程
　まず、ＬＴＣＣグリーンシート用のセラミック材料、バインダー、可塑剤を任意の量で混合しスラリーを作製する。
　次に、当該スラリーをキャリアフィルム上に塗布してシート成形する。スラリーの塗布はリップコーター、ドクターブレードを用いることができる。スラリーの厚み５～１００μｍで成形することが好ましい。
　以上の方法により、セラミック材料からなるＬＴＣＣグリーンシート（以下、単に「セラミックグリーンシート」と記載する）を形成することができる。
　次に、セラミックグリーンシートに上下導通用のビア穴を形成する。
　ビア穴は、メカパンチ、ＣＯ２レーザー、ＵＶレーザー等により形成することができる。また、ビア穴の穴径は直径２０～２００μｍとすることが好ましい。
　次に、導電性粉末、可塑剤及びバインダーを混合し、ビア穴充填用導電性ペーストを作製し、当該ビア穴充填用導電性ペーストをビア穴に充填する。
　ビア穴充填用導電性ペーストの組成は、本分野で公知のものを用いることができる。
　なお、導電性ペーストには収縮率調整用の共素地（セラミック材料）を添加しても良い。
　次に、導電性粉末、可塑剤及びバインダーを混合し、回路形成用導電性ペーストを作製し、回路形成用導電性ペーストをセラミックグリーンシートの表面に印刷することにより電極パターンを形成する。
　電極パターンは、共振器形成用電極を含んでいてもよく、容量形成用電極を含んでいてもよい。
　印刷の方法としては、スクリーン印刷、インクジェット印刷、グラビア印刷等が挙げられる。
　このような電極パターンが形成されたセラミックグリーンシートを複数枚積層し、セラミックグリーンシートの積層体を金型に入れて圧着する。圧力と温度はセラミックグリーンシートの積層体の種類や形状等に合わせ任意に設定することが好ましい。
　次に、圧着済みのセラミックグリーンシートの積層体をカットし個片化する。カット方法としては、ダイサー、ギロチンカット、レーザー等を用いた方法を挙げることができる。
　また、必要に応じてカット後にバレル加工を行ってもよい。
　以上の工程を経て個片化されたセラミックグリーンシートの積層体を準備することができる。
（２）外部電極形成工程
　導電性粉末、可塑剤、バインダーを混合し、外部電極用導電性ペーストを作製し、当該外部電極用導電性ペーストを個片化されたセラミックグリーンシートの積層体の側面に塗布する。
　これにより、個片化されたセラミックグリーンシートの積層体の側面に露出した内部電極と塗布した外部電極とは電気的に接続される。
（３）焼成工程
　次に、外部電極用導電性ペーストが塗布されたセラミックグリーンシートの積層体を焼成する。焼成の条件は特に限定されず、セラミックグリーンシートの積層体、回路形成用導電性ペースト及び外部電極用導電性ペーストの材料や、形状等に応じ適宜設定することが好ましい。
　なお、回路形成用導電性ペースト及び外部電極用導電性ペーストに銅化合物が含まれる場合は、還元性雰囲気で焼成することが好ましい。
　焼成を行う焼成炉はバッチ炉、ベルト炉を用いることができる。
　本工程を経ることにより、セラミックグリーンシートの積層体がセラミック基材として焼成され、内部電極及び外部電極も焼成される。
（４）第１絶縁膜形成工程
　次に、第１絶縁膜を形成したくないセラミック基材の部分にマスキングを行う。この際、外部電極の少なくとも一部はマスキングがされるようにする。なお、外部電極の少なくとも一部とは、外部電極の実装に使用する部位のことである。
　その後、蒸着法により第１絶縁膜を形成する。蒸着法としては、ＣＶＤ法やＰＶＤ法が挙げられる。また、ＣＶＤ法としては、ＡＬＤ法が好ましい。
　ＡＬＤ法を行う場合、原子層堆積装置を用いることになるが、原子層堆積装置としては、株式会社昭和真空製のＡＬＤシリーズ、ＳＡＭＣＯ株式会社製のＡＤ－２３０シリーズ等を用いることができる。
　第１絶縁膜としてＡＬＤ法によりＡｌ２Ｏ３膜を成膜する場合、原料ガス（プリカーサ）としてＴＭＡ（トリメチルアルミニウム）を用い、反応性ガスとしてＨ２Ｏを用い、パージ用ガスとしてＡｒを用いる。
　第１絶縁膜を形成する場合、マスキングされたセラミック基材を原子層堆積装置のチャンバーに配置した後、一定の真空度まで真空引きする。その後、チャンバー内にＴＭＡを導入してセラミック基材に堆積させる。
　セラミック基材の表面においてＴＭＡが堆積できる部分は、有限であるため充分にガスを供給することで飽和吸着状態となる。
　その後、Ａｒガスを導入してパージを行う。
　その後、導入するガスをＨ２Ｏに切替えてセラミック基材の表面に堆積したＴＭＡ分子と反応させＡｌ２Ｏ３膜を成膜する。
　ＴＭＡ導入、Ａｒガスパージ、Ｈ２Ｏ導入による反応を複数回繰り返し所望の厚みとなるまで成膜する。
　また、ＣＶＤ法を行う場合、プラズマＣＶＤ装置として日本電子工業株式会社製のＪＰＣ－１０ＲＥ等を使用することができる。
　第１絶縁膜としてＣＶＤ法によりＡｌ２Ｏ３膜を成膜する場合、原料としてアルミニウムトリイソプロポキド（Ａｌ（ＯＣＨ２ＣＨ３）３：ＡＴＩ）を用い、キャリア用ガスとしてＨ２を用いる。
　第１絶縁膜を形成する場合、マスキングされたセラミック基材をプラズマＣＶＤ装置のチャンバー内に配置する。
　その後、一定の真空度（１Ｐａ以下程度）まで真空引きした後、所定のＨ２流量、所定炉内圧によりグロー放電を行い加熱する。この際、グロー放電によりセラミック基材の表面が洗浄される。
　その後、ＡＴＩを導入し成膜を行う。所望の厚さになるまで成膜した後、ＡＴＩ導入と放電を停止する。
　以上の工程を経て、第１絶縁膜を形成することができる。
（５）耐摩耗膜形成工程
　次に、第１絶縁膜を覆うように耐摩耗膜を形成する。
　耐摩耗膜は蒸着法により形成することが好ましい。
　以下に耐摩耗膜としてＴｉＮからなる膜をＡＬＤ法により成膜する場合を説明する。
　ＴｉＮからなる耐摩耗膜をＡＬＤ法により成膜する場合、原料ガス（プリカーサ）としてＴｉＣｌ４を用い、反応性ガスとしてＮＨ３を用い、パージ用ガスとしてＡｒを用いる。
　このような耐摩耗膜を形成する場合、第１絶縁膜が形成されたセラミック基材を、原子層堆積装置のチャンバーに配置した後、一定の真空度まで真空引きする。その後、チャンバー内にＴｉＣｌ４を導入してセラミック基材に堆積させる。
　セラミック基材の表面においてＴｉＣｌ４が堆積できる部分は、有限であるため充分にガスを供給することで飽和吸着状態となる。
　その後、Ａｒガスを導入してパージを行う。
　その後、導入するガスをＮＨ３に切替えてセラミック基材の表面に堆積したＴｉＣｌ４分子と反応させＴｉＮ膜を成膜する。
　ＴｉＣｌ４導入、Ａｒガスパージ、ＮＨ３導入による反応を複数回行い、繰り返し所望の厚みとなるまで成膜する。
　また、以下に耐摩耗膜としてＴｉＮからなる膜をＣＶＤ法により成膜する場合を説明する。
　ＴｉＮからなる耐摩耗膜をＣＶＤ法により成膜する場合、原料としてＴｉＣｌ４を用い、キャリア用ガスとしてＨ２を用いる。
　このような耐摩耗膜をＣＶＤ法により形成する場合、第１絶縁膜が形成されたセラミック基材をプラズマＣＶＤ装置のチャンバー内に配置した後、必要に応じてグロー放電を行い加熱する。
　その後、ＴｉＣｌ４を導入し成膜を行う。所望の厚さになるまで成膜した後、ＴｉＣｌ４導入と放電を停止する。
　以上の工程を経て、本発明の第１実施形態に係るチップ型セラミック部品を製造することができる。
　また、チップ型セラミック部品について、必要に応じて、外部電極の露出部へのメッキ、洗浄、印字、測定、外観検査、梱包等を行ってもよい。
　特に、露出する外部電極にメッキを行うことにより、外部電極の酸化を防止することができる。
　メッキとしては、特に限定されないが、Ｎｉ－Ａｕメッキ、Ｎｉ－Ｓｎメッキ、Ｎｉ－Ｐｄ－Ａｕメッキ等が好ましい。
　次に、本発明の第１実施形態に係るチップ型セラミック部品の別の態様について説明する。
　図２Ａは、本発明の第１実施形態に係るチップ型セラミック部品の別の態様の一例を模式的に示す断面図である。
　図２Ｂは、本発明の第１実施形態に係るチップ型セラミック部品の別の態様の一例を模式的に示す断面図である。
　図２Ａに示すチップ型セラミック部品２は、セラミック基材１０が、外部電極２０の一部２１が露出する底面１１と、底面１１に対向する天面１２を有し、第１絶縁膜３０が、天面１２及び外部電極２０が形成されている部分以外の側面（図示せず）を覆うように形成されており、耐摩耗膜４０が天面１２及び側面に形成された第１絶縁膜３０を覆うように形成されている以外は、上記チップ型セラミック部品１と同じ構成である。
　このようなチップ型セラミック部品２は、「（４）第１絶縁膜形成工程」におけるマスキングを以下の方法とすることにより、形成することができる。
　すなわち、上記「（４）第１絶縁膜形成工程」において、底面１１を下にしてセラミック基材１０をポリイミドテープの上に配置する。これによりポリイミドテープがマスキングテープとして機能する。
　その後、上記「（４）第１絶縁膜形成工程」の方法で第１絶縁膜３０を形成すると、セラミック基材１０の底面１１に第１絶縁膜３０が形成されず、それ以外の天面１２及び側面に第１絶縁膜３０が形成されることになる。
　また、続けて上記「（５）耐摩耗膜形成工程」を行うことにより、セラミック基材１０の底面１１に耐摩耗膜４０が形成されず、それ以外の天面１２及び側面に耐摩耗膜４０が形成されることになる。
　このようにセラミック基材１０の天面１２及び側面に形成された第１絶縁膜３０に耐摩耗膜４０を形成することにより、セラミック基材１０の搬送時において、物理衝撃によるワレや欠けを防ぐことができる。
　さらに、耐摩耗膜４０により水分がセラミック基材１０内部に侵入することを防ぐことができるので、チップ型セラミック部品２では、耐湿性が高くなる。
　図２Ｂに示すチップ型セラミック部品３は、セラミック基材１０の天面１２に情報マーク５０が形成されており情報マーク５０が第１絶縁膜３０に覆われている以外は、上記チップ型セラミック部品２と同じ構成である。
　情報マーク５０が形成されていると、チップ型セラミック部品３の向きやロット番号等を容易に視認することができる。
　これまで、発明の構成を単純化して説明するために、セラミック基材の内部の構造を省略して説明してきたが、本発明の第１実施形態に係るチップ型セラミック部品では、セラミック基材の内部に電極パターンや、ビアが形成されていてもよい。このような態様について図面を用いて説明する。
　図３は、内部構造を示した本発明の第１実施形態に係るチップ型セラミック部品の一例を模式的に示す断面図である。
　図３に示すチップ型セラミック部品４は、セラミック基材１０の内部に電極パターン６１及びビア６２が形成されている以外は、上記チップ型セラミック部品２と同じ構成である。
　このような構成があることにより、チップ型セラミック部品４が電子部品として機能する。
［第２実施形態］
　図４は、本発明の第２実施形態に係るチップ型セラミック部品の断面の一例を模式的に示す断面図である。
　図４に示すチップ型セラミック部品１０１は、耐摩耗膜４０が導電性を有し、耐摩耗膜４０の第１絶縁膜３０と接していない側の表面に、第２絶縁膜７０が形成されている以外は、上記チップ型セラミック部品１と同じ構成である。
　なお図４では、発明の構成を単純化して説明するために、セラミック基材１０の内部の構造を省略してチップ型セラミック部品１０１を図示している。
　導電性を有する耐摩耗膜４０としては、ＴｉＮ、ＴｉＣＮ、ＴｉＡｌＮ等を用いることができる。これらの化合物は導電性を有する。
　耐摩耗膜が導電性を有し、かつ、第２絶縁膜が形成されていない場合、チップ型セラミック部品を実装する際に、耐摩耗膜にはんだが付着してしまう場合がある。
　耐摩耗膜が導電性を有すると、はんだを通じて耐摩耗膜に電気信号が流れてしまい、ノイズの原因となる。
　しかし、チップ型セラミック部品１０１では、耐摩耗膜４０の表面には第２絶縁膜７０が形成されている。
　そのため、耐摩耗膜４０にはんだが付着することを防ぐことができる。その結果、耐摩耗膜４０に電気信号が流れることに伴うノイズの発生を防ぐことができる。
　チップ型セラミック部品１０１における耐摩耗膜４０は、原料となるガスの種類が異なる以外は上記チップ型セラミック部品１において耐摩耗膜４０を形成する方法と同じ方法で形成することができる。
　第２絶縁膜７０の材料及び形成方法は、第１絶縁膜３０と同じ材料及び形成方法であることが好ましい。
　なお、第１絶縁膜３０の材料と、第２絶縁膜７０の材料とは同じであってもよく、異なっていてもよい。
　第２絶縁膜７０の膜厚は、耐摩耗膜４０にはんだが付着することを防ぐことができれば特に限定されないが、０．１μｍ以上、５μｍ以下であることが好ましい。
　次に、本発明の第２実施形態に係るチップ型セラミック部品の別の態様を説明する。
　図５は、本発明の第２実施形態に係るチップ型セラミック部品の別の態様の一例を模式的に示す断面図である。
　図５に示すチップ型セラミック部品１０２は、セラミック基材１０が、外部電極２０の一部２１が露出する底面１１と、底面１１に対向する天面１２を有し、第１絶縁膜３０が、天面１２及び外部電極２０が形成されている部分以外の側面（図示せず）を覆うように形成されており、耐摩耗膜４０が天面１２及び側面に形成された第１絶縁膜３０を覆うように形成されており、第２絶縁膜７０が耐摩耗膜４０を覆うように形成されている以外は、上記チップ型セラミック部品１０１と同じ構成である。
　このようにセラミック基材１０の天面１２及び側面に形成された第１絶縁膜３０に耐摩耗膜４０を形成することにより、セラミック基材１０の搬送時において、物理衝撃によるワレや欠けを防ぐことができる。
　さらに、耐摩耗膜４０により水分がセラミック基材１０内部に侵入することを防ぐことができるので、チップ型セラミック部品２では、耐湿性が高くなる。
　また、耐摩耗膜４０に第２絶縁膜７０を形成することにより、耐摩耗膜４０にはんだが付着することを防ぐことができる。
　これまで、発明の構成を単純化して説明するために、セラミック基材の内部の構造を省略して説明してきたが、本発明の第２実施形態に係るチップ型セラミック部品では、セラミック基材の内部に電極パターンや、ビアが形成されていてもよい。このような態様について図面を用いて説明する。
　図６は、内部構造を示した本発明の第１実施形態に係るチップ型セラミック部品の一例を模式的に示す断面図である。
　図６に示すチップ型セラミック部品１０３は、セラミック基材１０の内部に電極パターン６１及びビア６２が形成されている以外は、上記チップ型セラミック部品１０２と同じ構成である。
　このような構成があることにより、チップ型セラミック部品１０３が電子部品として機能する。
１、２、３、４、１０１、１０２、１０３　チップ型セラミック部品
１０　セラミック基材
１１　底面
１２　天面
２０　外部電極
２１　外部電極の一部
３０　第１絶縁膜
４０　耐摩耗膜
５０　情報マーク
６１　電極パターン
６２　ビア
７０　第２絶縁膜
Ｂ　セラミック基材及び外部電極の境界

Claims (13)

  1. 　表面に外部電極が形成されたセラミック基材と、
    　前記外部電極の一部を露出するように、前記外部電極の表面に形成された第１絶縁膜と、
    　前記第１絶縁膜を覆うように形成された耐摩耗膜とを備え、
    　前記第１絶縁膜は、蒸着膜であり、
    　前記第１絶縁膜は、前記セラミック基材及び前記外部電極の境界を覆うように配置されており、
    　前記セラミック基材を構成する材料の少なくとも１種と、前記第１絶縁膜を構成する材料の少なくとも１種とが同じであるチップ型セラミック部品。
  2. 　前記第１絶縁膜は、化学的気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法又は物理的気相成長（ＰＶＤ：Ｐｈｙｓｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成されている請求項１に記載のチップ型セラミック部品。
  3. 　前記第１絶縁膜は、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成されている請求項１又は２に記載のチップ型セラミック部品。
  4. 　前記第１絶縁膜の膜厚は、０．３μｍ以上、３μｍ以下である請求項１～３のいずれかに記載のチップ型セラミック部品。
  5. 　前記第１絶縁膜は、アルミニウム系セラミック材料、ケイ素系セラミック材料、ジルコニウム系セラミック材料及びマグネシウム系セラミック材料からなる群から選択される少なくとも１種のセラミック材料を含む請求項１～４のいずれかに記載のチップ型セラミック部品。
  6. 　前記第１絶縁膜は、前記外部電極の表面の凹凸に追従して形成されている請求項１～５のいずれかに記載のチップ型セラミック部品。
  7. 　前記セラミック基材は、前記外部電極の一部が露出する底面と、前記底面に対向する天面を有し、前記第１絶縁膜は、前記天面を覆うように形成されている請求項１～６のいずれかに記載のチップ型セラミック部品。
  8. 　前記第１絶縁膜は、さらに前記セラミック基材の側面を覆うように形成されている請求項７に記載のチップ型セラミック部品。
  9. 　前記耐摩耗膜は、前記第１絶縁膜よりもビッカース硬度が高い請求項１～８のいずれかに記載のチップ型セラミック部品。
  10. 　前記耐摩耗膜は、チタン系化合物を含む請求項１～９のいずれかに記載のチップ型セラミック部品。
  11. 　前記耐摩耗膜は導電性を有し、前記耐摩耗膜の前記第１絶縁膜と接していない側の表面には、第２絶縁膜が形成されている請求項１～１０のいずれかに記載のチップ型セラミック部品。
  12. 　前記第１絶縁膜はアルミニウム酸化物を含み、前記耐摩耗膜はチタン系化合物を含み、前記第２絶縁膜はアルミニウム酸化物を含む請求項１１に記載のチップ型セラミック部品。
  13. 　前記第１絶縁膜はケイ素酸化物を含み、前記耐摩耗膜はチタン系化合物を含み、前記第２絶縁膜はケイ素酸化物を含む請求項１１に記載のチップ型セラミック部品。
PCT/JP2022/038933 2021-10-20 2022-10-19 チップ型セラミック部品 WO2023068298A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-171707 2021-10-20
JP2021171707 2021-10-20

Publications (1)

Publication Number Publication Date
WO2023068298A1 true WO2023068298A1 (ja) 2023-04-27

Family

ID=86059170

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/038933 WO2023068298A1 (ja) 2021-10-20 2022-10-19 チップ型セラミック部品

Country Status (1)

Country Link
WO (1) WO2023068298A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251210A (ja) * 1991-12-20 1993-09-28 Mitsubishi Materials Corp 導電性チップ型セラミック素子及びその製造方法
JP2017157805A (ja) * 2016-03-04 2017-09-07 株式会社村田製作所 電子部品の実装構造及びその電子部品の製造方法
JP2019220677A (ja) * 2018-06-15 2019-12-26 サムソン エレクトロ−メカニックス カンパニーリミテッド． キャパシタ部品
US20210119248A1 (en) * 2019-10-16 2021-04-22 Samsung Electro-Mechanics Co., Ltd. All solid battery

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251210A (ja) * 1991-12-20 1993-09-28 Mitsubishi Materials Corp 導電性チップ型セラミック素子及びその製造方法
JP2017157805A (ja) * 2016-03-04 2017-09-07 株式会社村田製作所 電子部品の実装構造及びその電子部品の製造方法
JP2019220677A (ja) * 2018-06-15 2019-12-26 サムソン エレクトロ−メカニックス カンパニーリミテッド． キャパシタ部品
US20210119248A1 (en) * 2019-10-16 2021-04-22 Samsung Electro-Mechanics Co., Ltd. All solid battery

Similar Documents

Publication Publication Date Title
US7888187B2 (en) Element mounting substrate and method for manufacturing same
CN86103221A (zh) 多层陶瓷电路板
KR102093157B1 (ko) 다층 세라믹 기판
US11875946B2 (en) Ceramic electronic component, substrate arrangement, and method of manufacturing ceramic electronic component
US10770223B2 (en) High frequency component
KR100922079B1 (ko) 다층 세라믹 기판
US4943470A (en) Ceramic substrate for electrical devices
WO2023068298A1 (ja) チップ型セラミック部品
US20070289691A1 (en) Method of manufacturing non-shrinkage ceramic substrate
JP5582069B2 (ja) セラミック多層基板
CN109156080B (zh) 陶瓷电子部件
JP2023113333A (ja) セラミック電子部品およびその製造方法
WO2023058497A1 (ja) 電子部品
KR100942944B1 (ko) 다층 박막 기판의 제조 방법 및 그 다층 박막 기판
JP2008159726A (ja) 多層配線基板
JP2006140538A (ja) 配線基板
WO2022044515A1 (ja) 高周波電子部品及びモジュール
US20230122767A1 (en) Electronic component
CN219269209U (zh) 电子部件
WO2022044516A1 (ja) 高周波電子部品
JP2008186907A (ja) 多層回路基板の製造方法
JPH0416039B2 (ja)
WO2018234458A1 (en) LOGIC POWER MODULE WITH THICK FILM PASTE MEDIATION SUBSTRATE CONNECTED TO METALLIC OR METALLIC HYBRID SHEETS
JP2010177334A (ja) 多層配線基板
JP2003258412A (ja) 配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22883602

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE