JP2001168406A - 積層型圧電セラミック電子部品及びその製造方法 - Google Patents

積層型圧電セラミック電子部品及びその製造方法

Info

Publication number
JP2001168406A
JP2001168406A JP34873299A JP34873299A JP2001168406A JP 2001168406 A JP2001168406 A JP 2001168406A JP 34873299 A JP34873299 A JP 34873299A JP 34873299 A JP34873299 A JP 34873299A JP 2001168406 A JP2001168406 A JP 2001168406A
Authority
JP
Japan
Prior art keywords
piezoelectric ceramic
sintered body
ceramic sintered
laminated
internal electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34873299A
Other languages
English (en)
Other versions
JP4802353B2 (ja
Inventor
Makoto Morita
誠 森田
Shuji Ito
州児 伊藤
Minami Kudo
南 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP34873299A priority Critical patent/JP4802353B2/ja
Priority to US09/730,596 priority patent/US6411012B2/en
Priority to DE60038276T priority patent/DE60038276T2/de
Priority to EP00126964A priority patent/EP1107325B1/en
Priority to CNB001352393A priority patent/CN1197179C/zh
Publication of JP2001168406A publication Critical patent/JP2001168406A/ja
Priority to HK01107949A priority patent/HK1037424A1/xx
Application granted granted Critical
Publication of JP4802353B2 publication Critical patent/JP4802353B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Micromachines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

(57)【要約】 【課題】 高温,高湿の環境下で長時間使用しても、絶
縁抵抗の劣化が殆ど生じないよう構成する。 【解決手段】 内部電極10,11,12と圧電セラミ
ック層13とを交互に複数積層して焼成した圧電セラミ
ック燒結体を部品本体とし、その内部電極10,11,
12と電気的に導通する端子電極14を圧電セラミック
燒結体の端部に設け、更に、ガラス絶縁材の被膜15を
圧電セラミック燒結体の表面に設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、積層型圧電セラミ
ック電子部品及びその製造方法に関するものである。
【0002】
【従来の技術】一般に、積層型圧電セラミック電子部品
は、銀(Ag)または銀−パラジュウム(Ag-Pd)
の内部電極を印刷形成した圧電セラミックグリーンシー
トを内部電極と交互に複数積層させて圧電セラミック積
層体を作製し、その圧電セラミック積層体を焼成した
後、図5で示すように銀を主成分とする導電性ペースト
を積層セラミック燒結体1の端部に塗布して外部電極2
a,2b,2cを形成することにより構成されている。
【0003】また、図6に示すような圧電セラミック層
3と交互に積層する内部電極4を圧電セラミック燒結体
1の側面に露出させて構成するものもある。
【0004】その積層型圧電セラミック電子部品におい
ては、微細な気孔が焼成により圧電セラミック燒結体の
層内に多数生じ、このため、高温高湿の環境下で長時間
使用すると、水分が気孔内に浸透し、内部電極間の絶縁
不良が発生する虞れがある。
【0005】その対策として、図7で示すように有機物
系樹脂による外装被膜5を圧電セラミック燒結体1の表
面に形成し、水分の侵入,透過を防止することが行われ
ている。然し、有機物系樹脂による外装被膜5では水分
の侵入を完全に防ぐことは困難であり、長時間の使用に
伴って電極材料である銀のマイグレーション等により絶
縁性が低下し、短絡状態に至るのを避けられない。
【0006】
【発明が解決しようとする課題】本発明は、高温,高湿
の環境下で長時間使用しても、絶縁抵抗の劣化が殆ど生
じないよう構成可能な積層型圧電セラミック電子部品及
びその製造方法を提供することを目的とする。
【0007】また、本発明は変位特性を良好に保ち、絶
縁抵抗の劣化が殆ど生じないよう構成可能な積層型圧電
セラミック電子部品及びその製造方法を提供することを
目的とする。
【0008】
【課題を解決するための手段】本発明の請求項1に係る
積層型圧電セラミック電子部品においては、内部電極と
圧電セラミック層とを交互に複数積層して焼成した圧電
セラミック燒結体を部品本体とし、その内部電極と電気
的に導通する端子電極を圧電セラミック燒結体の端部に
設け、更に、ガラス絶縁材の被膜を圧電セラミック燒結
体の表面に設けることにより構成されている。
【0009】本発明の請求項2に係る積層型圧電セラミ
ック電子部品においては、酸化鉛(PbO)、酸化ケイ素
(SiO2)、アルミナ(Al23)及び圧電セラミック
燒結体の全部或いは一部を構成する元素から選択される
セラミック化合物のいずれか2つ以上の組成物でなるガ
ラス絶縁材の被膜を圧電セラミック燒結体の表面に設け
ることにより構成されている。
【0010】本発明の請求項3に係る積層型圧電セラミ
ック電子部品においては、0.5〜7.0μmの膜厚み
を有するガラス絶縁材の被膜を圧電セラミック燒結体の
表面に設けることにより構成されている。
【0011】本発明の請求項4に係る積層型圧電セラミ
ック電子部品の製造方法においては、圧電セラミック粉
末をバインダー溶液に混合してスラリーを作製し、この
スラリーから圧電セラミックスグリーンシートを作製
し、その圧電セラミックグリーンシートと内部電極とを
交互に複数積層して圧電セラミック積層体を作製し、こ
の圧電セラミック積層体を燒結した後、圧電セラミック
燒結体の内部電極と電気的に導通する端子電極をセラミ
ック燒結体の端部に形成するのに加えて、圧電セラミッ
ク積層体の燒結後に、ガラス絶縁ペーストを圧電セラミ
ック燒結体の表面にコーテイングし、それを焼成してガ
ラス絶縁材の被膜を作製するようにされている。
【0012】本発明の請求項5に係る積層型圧電セラミ
ック電子部品の製造方法においては、酸化鉛(PbO)、
酸化ケイ素(SiO2)、アルミナ(Al23)及び圧電
セラミック燒結体の全部或いは一部を構成する元素から
選択されるセラミック化合物のいずれか2つ以上の組成
物でなるガラス絶縁ペーストを圧電セラミック燒結体の
表面にコーテングするようにされている。
【0013】本発明の請求項6に係る積層型圧電セラミ
ック電子部品の製造方法においては、ガラス絶縁ペース
トを0.5〜7.0μmの膜厚みで圧電セラミック燒結
体の表面にコーテングするようにされている。
【0014】
【発明の実施の形態】以下、図1〜図4を参照して説明
すると、図示の積層型圧電セラミック電子部品は、図1
で示すように銀(Ag)または銀−パラジュウム(Ag
-Pd)の導電性ペーストから引出し電極の位置を違え
て内部電極10,11,12を圧電セラミックグリーン
シート13の面内に印刷形成し、その圧電セラミックグ
リーンシート13を内部電極10,11,12と交互に
複数積層して圧電セラミック積層体を作製し、この圧電
セラミック積層体を焼成した積層セラミック燒結体によ
り構成されている。
【0015】その積層セラミック燒結体には、図2で示
すように銀を主成分とする導電性ペーストを積層セラミ
ック燒結体1の端部に塗布して内部電極10,11,1
2と電気的に導通する外部電極14を形成する。更に、
酸化鉛(PbO)、酸化ケイ素(SiO2)、アルミナ(A
23)及び圧電セラミック燒結体の全部或いは一部を
構成する元素から選択されるセラミック化合物のいずれ
か2つ以上の組成物でなるガラス絶縁材の被膜15を圧
電セラミック燒結体の表面に設けることにより積層型圧
電セラミック電子部品として構成されている。
【0016】このように構成する積層型圧電セラミック
電子部品では、圧電セラミック燒結体の表面を非透水性
の緻密なガラス絶縁材の被膜15で覆うため、水分の浸
透による内部電極間の絶縁不良及びマイグレーションに
よる絶縁不良の発生を防げ、高温,高湿環境下で長時間
の稼動が可能で変位量も確保できるところから信頼性,
耐久性の高いものに構成できる。
【0017】その積層型圧電セラミック電子部品として
は、図1並びに図2で示すような内部電極を露出させな
いものの他に、図3で示すように圧電セラミックグリー
ンシート13の長手方向両端寄りを除いて内部電極1
0’,11’,12’を全面に印刷形成し、図4で示す
ような内部電極10’,11’,12’が端面に露出す
る圧電セラミック燒結体により構成することもできる。
【0018】その積層型圧電セラミック電子部品を製造
するには、まず、圧電セラミックの原料粉末を主成分と
して有機バインダーを所定量添加し、更に、溶剤を加え
てボールミルにより十分に混合し、圧電セラミック磁器
材料のスラリーを作製する。次いで、このスラリーから
ロールコーターにより薄膜をポリエステルフィルム上に
形成し、その薄膜をポリエステルフィルム上で80〜1
00℃に加熱して乾燥させて所定幅に打ち抜くことによ
り厚さ20μmの圧電セラミックグリーンシートを得
る。
【0019】内部電極の形成用としては、Ag粉末及び
Pd粉末とエチルセルロースとをブチルカルビトール及
びターピネオールに溶解させて攪拌混合することにより
導電性ペーストを作製する。その導電性ペーストを用い
ては、所定のパターンを有するスクリーンにより圧電セ
ラミックグリーンシートの片面に印刷し、乾燥させて内
部電極を形成する。
【0020】次に、圧電セラミックグリーンシートを内
部電極と交互に複数枚積層し、上下の最外層には内部電
極の印刷されていないセラミックグリーンシートを20
層(シート厚み:15μm)積層する。次いで、この圧
電セラミック積層体を約60℃の温度で加熱しながら圧
力を積層方向に加えて圧着させる。
【0021】その圧電セラミック積層体は、焼成炉に入
れて有機バインダーを除去し、加熱温度を1060℃に
保って2時間焼成する。この後、200℃/時の速度で
600℃まで降温し、室温まで冷却して圧電セラミック
焼成体を得る。その工程により、有機バインダーが除去
され、気孔が圧電セラミック燒結体の層内に点在してい
る。
【0022】その圧電セラミック燒結体の被膜形成用と
しては、酸化鉛(PbO)、酸化ケイ素(SiO2)、アル
ミナ(Al23)及び積層圧電セラミック体の全部或い
は一部を構成する元素から選択されるセラミック化合物
(以下、「共材」という。)のいずれか2つ以上の組成物
粉末をエチルセルロースやアクリル等の合成樹脂とメチ
ルエチルケトン(MEK)等の溶剤を用いて分散させる
ことにより適度な粘度に調整したガラス絶縁ペーストを
作製する。
【0023】そのガラス絶縁ペーストは、ディップ,ス
ピンコート等で均一になるよう圧電セラミック燒結体の
表面に塗布,乾燥させた後、炉内を大気中雰囲気として
約800℃の温度で20分焼成する。この工程により、
圧電セラミック燒結体の表面にはガラス絶縁材の被膜を
形成できると共に、ガラス成分が圧電セラミック燒結体
の層内に浸透,拡散して気孔に充填される。
【0024】その後、圧電セラミック燒結体を所定の部
品寸法にダイシング加工し、圧電セラミックチップ素体
を作製し、最後に、内部電極が露出する圧電セラミック
チップ素体の端面にはAg粉末,Pd粉末とガラスフリ
ット,ビヒクルからなる導電性ペーストを塗布して乾燥
させてから、炉内を大気中雰囲気として約720℃の温
度で20分間焼成することにより外部電極を形成する。
【0025】内部電極が側面に露出しない構造のもの
で、上述した工程でPbO:30wt%,SiO:10
wt%,Al23:10wt%,共材(72A材):5
0wt%の組成物からガラス絶縁材の被膜を設けた本発
明品と従来品の100個分について、高温高湿試験(試
験条件:温度:85℃、相対湿度:85%RH)による
比較評価を行った。その結果は、表1に示す通りであ
る。
【0026】
【表1】
【0027】本発明品では、0.5〜7.0μmの膜厚
みを有するガラス絶縁材の被膜を圧電セラミック燒結体
の表面に設けることにより水分の浸透を防止でき、絶縁
不良の発生を低減できて信頼性,耐久性の高いものに構
成できる。なお、ガラス絶縁材の被膜厚みが0.3μm
程度では膜厚みとして薄いところから、1000時間程
度の高温高湿試験にしか耐えられない。また、ガラス絶
縁材の被膜厚みが10μm程度になると、膜厚みとして
厚いため、圧電セラミック燒結体の変位特性に影響を与
えるところから好ましくない。
【0028】これに対し、従来品の有機物系樹脂による
外装被膜では水分の侵入を完全に防げず、10時間程度
の高温高湿試験にしか耐えられなかった。
【0029】その他に、内部電極が側面に露出した構造
のものについても、上述したものと同じ組成物からガラ
ス絶縁材の被膜を設けた本発明品と従来品との高温高湿
試験(試験条件:温度:85℃、相対湿度:85%R
H)の比較評価を行った。その結果は、表2に示す通り
である。
【0030】
【表2】
【0031】内部電極が側面に露出した構造の本発明品
でも、0.5〜7.0μmの膜厚みを有するガラス絶縁
材の被膜を圧電セラミック燒結体の表面に設けることに
より水分の浸透を防止でき、絶縁不良の発生を低減でき
て信頼性,耐久性の高いものに構成できる。但し、ガラ
ス絶縁材の被膜0.3μm程度では10時間程度の高温
高湿試験にしか耐えられない。また、ガラス絶縁材の被
膜厚みが10μm程度になると、内部電極を側面に露出
させない構造のものと同様に、圧電セラミック燒結体の
変位特性に影響を与えるところから好ましくない。
【0032】これに対し、従来品の有機物系樹脂による
外装被膜では水分の侵入を防げず、10時間程度の高温
高湿試験にも耐えられなかった。
【0033】
【発明の効果】以上の如く、本発明に係る積層型圧電セ
ラミック電子部品及びその製造方法に依れば、所定の膜
厚みを有するガラス絶縁材の被膜を圧電セラミック燒結
体の表面に設けることにより、水分の浸透を防止できる
ため、水分の浸透による内部電極間の絶縁不良及びマイ
グレーションによる絶縁不良の発生を防げ、高温,高湿
環境下で長時間の稼動が可能で変位量も確保できるとこ
ろから信頼性,耐久性の高いものとして構成できる。
【図面の簡単な説明】
【図1】本発明に係る内部電極の露出しない積層型圧電
セラミック電子部品を構成する内部電極並びにセラミッ
クグリーンシートを示す斜視図である。
【図2】図1のものによる積層型圧電セラミック電子部
品を示す断面図である。
【図3】本発明に係る内部電極の露出した積層圧電セラ
ミック電子部品を構成する内部電極並びにセラミックグ
リーンシートを示す斜視図である。
【図4】図3のものによる積層型圧電セラミック電子部
品を示す断面図である。
【図5】従来例に係る内部電極の露出しない積層型圧電
セラミック電子部品を示す斜視図である。
【図6】従来例に係る内部電極の露出した積層型圧電セ
ラミック電子部品を示す斜視図である。
【図7】従来例に係る絶縁樹脂の被膜を設けた積層型圧
電セラミック電子部品を示す断面図である。
【符号の説明】
10,11,12 内部電極 13 圧電セラミック層(圧電セラミックグリーンシ
ート) 14 外部電極 15 ガラス絶縁材の被膜

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 内部電極と圧電セラミック層とを交互に
    複数積層して焼成した圧電セラミック燒結体を部品本体
    とし、その内部電極と電気的に導通する端子電極を圧電
    セラミック燒結体の端部に設け、更に、ガラス絶縁材の
    被膜を圧電セラミック燒結体の表面に設けてなることを
    特徴とする積層型圧電セラミック電子部品。
  2. 【請求項2】 酸化鉛(PbO)、酸化ケイ素(Si
    2)、アルミナ(Al2 3)及び圧電セラミック燒結体
    の全部或いは一部を構成する元素から選択されるセラミ
    ック化合物のいずれか2つ以上の組成物でなるガラス絶
    縁材の被膜を圧電セラミック燒結体の表面に設けてなる
    ことを特徴とする請求項1に記載の積層型圧電セラミッ
    ク電子部品。
  3. 【請求項3】 0.5〜7.0μmの膜厚みを有するガ
    ラス絶縁材の被膜を圧電セラミック燒結体の表面に設け
    てなることを特徴とする請求項1または2に記載の積層
    型圧電セラミック電子部品。
  4. 【請求項4】 圧電セラミック粉末をバインダー溶液に
    混合してスラリーを作製し、このスラリーから圧電セラ
    ミックスグリーンシートを作製し、その圧電セラミック
    グリーンシートと内部電極とを交互に複数積層して圧電
    セラミック積層体を作製し、この圧電セラミック積層体
    を燒結した後、圧電セラミック燒結体の内部電極と電気
    的に導通する端子電極をセラミック燒結体の端部に形成
    するするのに加えて、圧電セラミック積層体の燒結後
    に、ガラス絶縁ペーストを圧電セラミック燒結体の表面
    にコーテイングし、それを焼成してガラス絶縁材による
    被膜を作製する工程を含むことを特徴とする積層型圧電
    セラミック電子部品の製造方法。
  5. 【請求項5】 酸化鉛(PbO)、酸化ケイ素(Si
    2)、アルミナ(Al2 3)及び圧電セラミック燒結体
    の全部或いは一部を構成する元素から選択されるセラミ
    ック化合物のいずれか2つ以上の組成物でなるガラス絶
    縁ペーストを圧電セラミック燒結体の表面にコーテング
    するようにしたことを特徴とする請求項4に記載の積層
    型圧電セラミック電子部品の製造方法。
  6. 【請求項6】 ガラス絶縁ペーストを0.5〜7.0μ
    mの膜厚みで圧電セラミック燒結体の表面にコーテング
    するようにしたことを特徴とする請求項4または5記載
    の積層型圧電セラミック電子部品の製造方法。
JP34873299A 1999-12-08 1999-12-08 積層型圧電セラミック電子部品及びその製造方法 Expired - Fee Related JP4802353B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP34873299A JP4802353B2 (ja) 1999-12-08 1999-12-08 積層型圧電セラミック電子部品及びその製造方法
US09/730,596 US6411012B2 (en) 1999-12-08 2000-12-07 Multilayer piezoelectric element and method of producing the same
DE60038276T DE60038276T2 (de) 1999-12-08 2000-12-08 Vielschicht-Piezoelement und dessen Herstellungsverfahren
EP00126964A EP1107325B1 (en) 1999-12-08 2000-12-08 Multilayer piezoelectric element and method of producing the same
CNB001352393A CN1197179C (zh) 1999-12-08 2000-12-08 多层压电元件及其制造方法
HK01107949A HK1037424A1 (en) 1999-12-08 2001-11-12 Laminated piezoelectric body and method fo producing the same.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34873299A JP4802353B2 (ja) 1999-12-08 1999-12-08 積層型圧電セラミック電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001168406A true JP2001168406A (ja) 2001-06-22
JP4802353B2 JP4802353B2 (ja) 2011-10-26

Family

ID=18399001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34873299A Expired - Fee Related JP4802353B2 (ja) 1999-12-08 1999-12-08 積層型圧電セラミック電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP4802353B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050837A (ja) * 2003-07-28 2005-02-24 Kyocera Corp 積層型電子部品とその製造方法
WO2006025456A1 (ja) * 2004-09-01 2006-03-09 Advantest Corporation バイモルフ素子、バイモルフスイッチ、ミラー素子及びこれらの製造方法
JP2009194146A (ja) * 2008-02-14 2009-08-27 Ngk Insulators Ltd 圧電/電歪素子及び圧電/電歪素子の製造方法
CN106920599A (zh) * 2017-03-22 2017-07-04 合肥仁德电子科技有限公司 一种电子元件的制备方法
JP2020167368A (ja) * 2018-10-30 2020-10-08 Tdk株式会社 積層セラミック電子部品
JP2020167367A (ja) * 2018-10-30 2020-10-08 Tdk株式会社 積層セラミック電子部品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115512A (ja) * 1982-12-22 1984-07-04 日本電気株式会社 セラミツク電子部品の絶縁方法
JPH077193A (ja) * 1993-03-30 1995-01-10 Tokin Corp 積層型圧電アクチュエータの製造方法
JPH08152447A (ja) * 1994-11-30 1996-06-11 Matsushita Electric Ind Co Ltd バリスタの検査方法
JPH08330106A (ja) * 1995-05-31 1996-12-13 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JPH1070012A (ja) * 1996-06-03 1998-03-10 Matsushita Electric Ind Co Ltd バリスタの製造方法
JPH11340089A (ja) * 1998-05-21 1999-12-10 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115512A (ja) * 1982-12-22 1984-07-04 日本電気株式会社 セラミツク電子部品の絶縁方法
JPH077193A (ja) * 1993-03-30 1995-01-10 Tokin Corp 積層型圧電アクチュエータの製造方法
JPH08152447A (ja) * 1994-11-30 1996-06-11 Matsushita Electric Ind Co Ltd バリスタの検査方法
JPH08330106A (ja) * 1995-05-31 1996-12-13 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JPH1070012A (ja) * 1996-06-03 1998-03-10 Matsushita Electric Ind Co Ltd バリスタの製造方法
JPH11340089A (ja) * 1998-05-21 1999-12-10 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050837A (ja) * 2003-07-28 2005-02-24 Kyocera Corp 積層型電子部品とその製造方法
WO2006025456A1 (ja) * 2004-09-01 2006-03-09 Advantest Corporation バイモルフ素子、バイモルフスイッチ、ミラー素子及びこれらの製造方法
JPWO2006025456A1 (ja) * 2004-09-01 2008-05-08 株式会社アドバンテスト バイモルフ素子、バイモルフスイッチ、ミラー素子及びこれらの製造方法
US7477003B2 (en) 2004-09-01 2009-01-13 Advantest Corporation Bimorph element, bimorph switch, mirror element, and method for manufacturing these
JP4707667B2 (ja) * 2004-09-01 2011-06-22 株式会社アドバンテスト バイモルフ素子、バイモルフスイッチ、ミラー素子及びこれらの製造方法
JP2009194146A (ja) * 2008-02-14 2009-08-27 Ngk Insulators Ltd 圧電/電歪素子及び圧電/電歪素子の製造方法
CN106920599A (zh) * 2017-03-22 2017-07-04 合肥仁德电子科技有限公司 一种电子元件的制备方法
JP2020167368A (ja) * 2018-10-30 2020-10-08 Tdk株式会社 積層セラミック電子部品
JP2020167367A (ja) * 2018-10-30 2020-10-08 Tdk株式会社 積層セラミック電子部品
JP7495785B2 (ja) 2018-10-30 2024-06-05 Tdk株式会社 積層セラミック電子部品
JP7514069B2 (ja) 2018-10-30 2024-07-10 Tdk株式会社 積層セラミック電子部品

Also Published As

Publication number Publication date
JP4802353B2 (ja) 2011-10-26

Similar Documents

Publication Publication Date Title
EP1020909B1 (en) Method for producing a thick-film hybrid circuit on a metal circuit board
JPH0992983A (ja) セラミック多層基板の製造方法
JP2001119143A (ja) 多層セラミック基板およびその製造方法
JP2006165585A (ja) セラミック多層プリント回路基板
CA2345764C (en) Capacitance-coupled high dielectric constant embedded capacitors
JP3350949B2 (ja) 導電性ペースト
JP3825326B2 (ja) 配線基板の製造方法
JP4802353B2 (ja) 積層型圧電セラミック電子部品及びその製造方法
JP2004111698A (ja) 積層セラミック電子部品
JPH0832242A (ja) コンデンサ内蔵多層配線基板
JP2002305125A (ja) コンデンサアレイ
JPH11340090A (ja) 粒界絶縁型積層セラミックコンデンサの製造方法
JP4637440B2 (ja) セラミック素子の製造方法
JP2945529B2 (ja) 積層磁器コンデンサ及びその製造方法
JP3098288B2 (ja) 導体組成物およびそれを用いたセラミック基板
JP3981270B2 (ja) 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法
JP2555638B2 (ja) 多層セラミック基板の製造方法
JPH09162452A (ja) セラミック素子及びその製造方法
JP2000058375A (ja) 積層セラミック電子部品及びその製造方法
JP4416342B2 (ja) 回路基板およびその製造方法
JPS6092697A (ja) 複合積層セラミツク部品
JP2555639B2 (ja) 多層セラミック基板の製造方法
JP3149564B2 (ja) 抵抗体
JPH07326537A (ja) セラミック積層電子部品の製造方法
JP2008159940A (ja) 多層配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091218

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091218

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees