JP7358760B2 - 積層セラミック電子部品 - Google Patents

Description

本発明は、たとえば積層セラミックコンデンサなどとして用いられる積層セラミック電子部品に係り、さらに詳しくは、薄型化が可能な積層セラミック電子部品に関する。

たとえば下記の特許文献１にも示すように、従来の積層セラミックコンデンサは、素子本体の長手方向の両端部に端子電極を有し、各端子電極は、素子本体の端側電極部と、素子本体の上面を覆う上側電極部と素子本体の下面を覆う下面電極部とを有することが一般的である。

端子電極の下地電極は、素子本体の端部を導電粒子含有溶液に浸漬して形成される。浸漬に際しては、複数の素子本体を保持板に形成してある複数の保持孔にそれぞれ差し込み、素子本体の片側端毎に溶液に浸漬させて下地電極を形成する。その後に、必要に応じて下地電極にメッキ膜を形成して端子電極とする。

いずれにしても、素子本体に端子電極を形成する際には、素子本体自体に、ある程度の厚みがないと、下地電極を形成しにくいとともに、メッキ膜を形成しにくい。すなわち、素子本体が薄いと、素子本体を保持板の保持孔で保持する際に、素子本体が破損しやすい。また、メッキを行う際にも、素子本体が薄いと、素子本体が破損しやすい。そのため、従来の積層セラミックコンデンサの構造では、素子本体の薄型化が困難であり、そのため積層セラミックコンデンサの低背化が困難であった。

このような課題を解消するために、本出願人は、下記の特許文献２に示す積層セラミック電子部品を開発し、先に出願している。しかしながら、先に出願した積層セラミック電子部品では、従来に比べてかなり薄いため、機械的強度の向上が課題である。

特開２０１７－２８２５４号公報 特願２０１８－２０３９７４号公報

本発明は、このような実状に鑑みてなされ、その目的は、低背化が可能でありながら、十分な強度を有する積層セラミックコンデンサなどの積層セラミック電子部品を提供することである。

上記目的を達成するために、本発明の第１の観点に係る積層セラミック電子部品は、
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある一対の素子本体と、
前記素子本体のそれぞれの端面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
それぞれの前記素子本体の外側主面と前記第３軸の方向に沿って反対側に位置する前記素子本体の内側主面には、それぞれ前記端子電極が実質的に存在せず、
一対の前記素子本体の内側主面同士が、ガラス、またはガラスとセラミックスのコンポジット材料を主成分とする接着層で接合してあることを特徴とする。

本発明に係る積層セラミック電子部品では、素子本体の内側主面に端子電極が実質的に形成されない。従来の積層セラミック電子部品の構造では、素子本体の厚みを、たとえば１００μｍ以下程度に単に薄くするのみでは、素子本体に端子電極を形成することが困難である。

本発明の積層セラミック電子部品は、たとえば二つ以上の薄い素子本体を組み合わせ、端子電極を形成した後に、素子本体が分離されて形成されることができる。そのため、たとえば従来の１／２以下程度に薄い素子本体が、容易に製造されることができる。

しかも、素子本体の内側主面には、端子電極が実質的に形成されず、素子本体の内側主面の全体が露出する。そして、これらの一対の素子本体における内側主面同士を接着層で接合すれば、本発明に係る積層セラミック電子部品が得られる。

本発明の積層セラミック電子部品のトータル厚みは、１００μｍ以下、好ましくは９０μｍ以下、さらに好ましくは８０μｍ以下、特に好ましくは６０μｍ以下と薄くすることができ、積層セラミック電子部品の低背化に寄与する。

また、本発明に係る積層セラミック電子部品では、一対の素子本体の内側主面同士が接着層（ガラスまたはガラスとセラミックスのコンポジット材料を主成分）で接合してある。このようにガラスまたはガラスとセラミックスのコンポジット材料を主成分とする接着層が、素子本体の積層方向の中間部分に存在することにより、電子部品の曲げ強度が向上する。

好ましくは、少なくともいずれか一方の素子本体に形成してある前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な外側主面の一部を前記端側電極部にそれぞれ連続して覆う一対の主面電極部と、を有する。このような端子電極を素子本体に形成することで、素子本体の内側主面には、端子電極が形成されない。

上記目的を達成するために、本発明の第２の観点に係る積層セラミック電子部品は、
第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある一対の素子本体と、
前記素子本体のそれぞれの端面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
それぞれの前記素子本体の外側主面と前記第３軸の方向に沿って反対側に位置する前記素子本体の内側主面には、それぞれ前記端子電極が実質的に存在せず、
一対の前記素子本体の内側主面同士が接着層で接合してあり、
いずれか一方の素子本体に形成してある前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な外側主面の一部を前記端側電極部にそれぞれ連続して覆う一対の主面電極部と、を有し、
いずれか他方の前記素子本体に形成してある前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部を有し、前記他方の素子本体の外側主面には、端子電極が実質的に存在しないことを特徴とする。

本発明の第２の観点に係る積層セラミック電子部品では、他方の素子本体の外側主面には、端子電極が実質的に存在しない。そのため、第１の観点に比べて、さらに積層セラミック電子部品の厚みを薄くすることが可能になる。また、端子電極が形成されない他方の素子本体の外側主面は、積層セラミック電子部品の底面となる平坦な面として機能し、トータル厚みが同じ条件では、第１の観点に比べて、曲げ強度が、さらに向上する。その他は、第１の観点と同様である。

本発明では、好ましくは、前記素子本体のそれぞれの端面に密着して形成されている端子電極が、積層方向に隣り合う前記端子電極の間で連続して形成してある。このように構成することで、それぞれの素子本体に形成してある機能素子を並列に接続することが容易である。

本発明の第２の観点では、接着層は、樹脂層で構成してもよい。接着層を樹脂層で構成することにより、耐衝撃荷重特性が向上する。また、接着層をガラスまたはガラスとセラミックスのコンポジット材料で構成することにより、曲げ強度が向上する。

好ましくは、それぞれの素子本体の内側主面は、平坦面である。各素子本体の内側主面が平坦面であることで、素子本体の内側主面同士を接着層により接着しやすくなり、内側主面の間に、一定厚みの接着層を形成しやすくなる。

前記素子本体の前記外側主面または前記内側主面に強化層を有していてもよい。強化層を素子本体に含ませることで、積層セラミック電子部品の強度がさらに向上する。

強化層の材質はＳｉを主成分とするガラスまたは樹脂を主成分とする膜であってもよい。これにより、積層セラミック電子部品の耐湿性をより高めることができるとともに、強度を高めることができる。強化層の材質は樹脂を主成分とする膜であってもよい。

好ましくは、前記端子電極の表面がＮｉメッキ、Ｓｎメッキ、ＡｕメッキおよびＣｕメッキから選ばれる少なくとも１種により覆われている。

前記積層セラミック電子部品は基板に埋め込まれることができる。本発明のに係る積層セラミック電子部品は主面電極部を有することが好ましい。積層セラミック電子部品が基板に埋め込まれても、主面電極部を介して基板の外部回路などに電気的に接続することができる。

図１Ａは本発明の一実施形態に係る積層セラミックコンデンサの縦断面図である。 図１Ｂは本発明の他の実施形態に係る積層セラミックコンデンサの縦断面図である。 図１Ｃは本発明のさらに他の実施形態に係る積層セラミックコンデンサの縦断面図である。 図１Ｄは本発明のさらに他の実施形態に係る積層セラミックコンデンサの縦断面図である。 図２Ａ１は図１Ａに示すIIA1－IIA1線に沿う積層セラミックコンデンサの横断面図である。 図２Ａ２は図１Ａに示すIIA2－IIA2線に沿う積層セラミックコンデンサの横断面図である。 図２Ｂは図１Ｂに示すIIB－IIB線に沿う積層セラミックコンデンサの横断面図である。 図２Ｃは図２Ｂに示す積層セラミックコンデンサの変形例に係る横断面図である。 図３は図１Ａに示す積層セラミックコンデンサの平面図である。 図４Ａは図１Ａに示す積層セラミックコンデンサの製造過程を示す要部断面図である。 図４Ｂは図１Ｄに示す積層セラミックコンデンサの製造過程を示す要部断面図である。 図５は図１Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。 図６は図１Ａに示す積層セラミックコンデンサの使用例を示す要部断面図である。

以下、本発明を、図面に示す実施形態に基づき説明する。

第１実施形態
本実施形態に係る積層セラミック電子部品の一実施形態として、積層セラミックコンデンサについて説明する。

図１Ａに示すように、本実施形態に係る積層セラミックコンデンサ２は、少なくとも一対の素子本体４を有する。一対の素子本体４は、本実施形態では、同じ構成を有するが、異なっている構成であってもよい。各素子本体４は、Ｘ軸およびＹ軸を含む平面に実質的に平行な内側誘電体層（絶縁層）１０と、内部電極層１２とを有し、内側誘電体層１０の間に、内部電極層１２がＺ軸の方向に沿って交互に積層してある。ここで、「実質的に平行」とは、ほとんどの部分が平行であるが、多少平行でない部分を有していてもよいことを意味し、内部電極層１２と内側誘電体層１０は、多少、凹凸があったり、傾いていたりしてもよいという趣旨である。

内側誘電体層１０と内部電極層１２とが交互に積層される部分が内装領域１３である。また、素子本体４は、その積層方向Ｚ（Ｚ軸）の両端面に、外装領域１１を有する。外装領域１１は、内装領域１３を構成する内側誘電体層１０よりも厚い外側誘電体層が複数積層されて形成してある。内装領域１３のＺ軸方向の厚みは、各素子本体４のトータル厚みｚ１ａ，ｚ１ｂの１０～７５％の範囲内であることが好ましい。また、２つの外装領域１１の合計厚みは、トータル厚みｚ１ａ，ｚ１ｂから内装領域１３の厚み、端子電極６，８の厚みを引き算した値である。

なお、以下では、「内側誘電体層１０」および「外側誘電体層」をまとめて、「誘電体層」と記載する場合がある。

内側誘電体層１０および外装領域１１を構成する誘電体層の材質は、同じでもよく、異なっていてもよく、特に限定されず、たとえば、ＡＢＯ_３ などのペロブスカイト構造の誘電体材料を主成分として構成される。

ＡＢＯ_３ において、Ａは、たとえばＣａ、Ｂａ、Ｓｒなどの少なくとも一種、Ｂは、Ｔｉ、Ｚｒなどの少なくとも一種である。Ａ／Ｂのモル比は、特に限定されず、０．９８０～１．０２０である。このほか、副成分として、希土類（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選択される少なくとも１種）、アルカリ土類金属（ＭｇおよびＭｎ）、遷移金属（Ｖ、Ｗ、およびＭｏから選択される少なくとも１種）の酸化物やその混合物、複合酸化物およびガラスとしてＳｉＯ_２ を含んだ焼結助剤等が含まれていてもよい。

交互に積層される一方の内部電極層１２は、素子本体４のＹ軸方向第１端部の外側に形成してある第１端子電極６の内側に対して電気的に接続してある引出部１２ａを有する。また、交互に積層される他方の内部電極層１２は、素子本体４のＹ軸方向第２端部の外側に形成してある第２端子電極８の内側に対して電気的に接続してある引出部１２ｂを有する。

なお、図において、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直であり、Ｚ軸が、内側誘電体層１０および内部電極層１２の積層方向に一致し、Ｙ軸が引出部１２ａ，１２ｂが引き出される方向に一致する。

内装領域１３は、容量領域と引出領域とを有する。容量領域は、積層方向に沿って内部電極層１２が内側誘電体層１０を挟んで積層する領域である。引出領域は、端子電極６または８に接続する内部電極層１２の引出部１２ａ（１２ｂ）の相互間に位置する領域である。さらに、図２Ａ１および図２Ａ２に示すサイドギャップ領域１４は、内部電極層１２のＸ軸方向の両端に位置する内部電極層１２の保護のための領域であり、一般的には、内側誘電体層１０または外装領域１１と同様な誘電体材料で構成される。ただし、サイドギャップ領域１４は、後述する強化層１６（図１Ｂおよび図２Ｃ参照）となるガラス材などで構成されていてもよい。また、外装領域１１も、ガラス材などで構成されてもよい。

内部電極層１２に含有される導電材は特に限定されず、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｌ、Ｐｔなどの金属、またはそれらの合金を用いることができる。Ｎｉ合金としては、Ｍｎ、Ｃｒ、ＣｏおよびＡｌから選択される１種以上の元素とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５質量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ等の各種微量成分が０．１質量％程度以下含まれていてもよい。

端子電極６，８の材質も特に限定されないが、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｒｈ、Ｒｕ、Ｉｒ等の少なくとも１種、またはそれらの合金を用いることができる。通常は、Ｃｕ、Ｃｕ合金、ＮｉまたはＮｉ合金等や、Ａｇ、Ａｇ－Ｐｄ合金、Ｉｎ－Ｇａ合金等が使用される。

本実施形態では、端子電極６および８は、それぞれ素子本体４のＹ軸方向の端面４ａ，４ｂに密着して形成され、単一膜でも多層膜であってもよい。本実施形態の端子電極６および８は、それぞれ内部電極層１２のリード部１２ａ，１２ｂが引き出される素子本体４の引出端である端面４ａ，４ｂを覆う端側電極部６ａ，８ａを有する。また、端子電極６および８は、それぞれ、素子本体４のＺ軸に実質的に垂直な外側主面４ｃの一部に端側電極部６ａ，８ａに連続して形成される主面電極部６ｂ，８ｂを有する。

ここで「実質的に垂直」とは、概ね垂直であるが、多少垂直でない部分を有していてもよいことを意味し、主面電極部６ｂ，８ｂは、多少、凹凸があったり、傾いていたりしてもよいという趣旨である。

さらに、図２Ａ１に示すように、端子電極６および８は、それぞれ、Ｘ軸に沿って素子本体４の相互に反対側の側面４ｅ，４ｅに、主面電極部６ｂ，８ｂおよび端側電極部６ａ，８ａ（図１Ａ参照）に連続して形成されるサイド電極部６ｃ，８ｃを有する。図１Ａに示すように、端子電極６および８の相互は、素子本体４の外面でＹ軸方向に所定距離で離れて絶縁されている。

端子電極６および８のそれぞれの厚みは、主面電極部６ｂ，８ｂ、端側電極部６ａ，８ａおよびサイド電極部６ｃ，８ｃの相互間で同じでも異なっていてもよく、たとえば２～１５μｍの範囲内である。本実施形態では、主面電極部６ｂ，８ｂおよびサイド電極部６ｃ，８ｃの厚みは、端側電極部６ａ，８ａの厚みよりも１００～７５０％の範囲で大きい。

また、本実施形態では、素子本体４の外側主面４ｃとＺ軸方向に沿って反対側に位置する素子本体４の内側主面４ｄには、端子電極６，８が実質的に形成されていない。すなわち、素子本体４の内側主面４ｄでは、端子電極６，８に覆われておらず、素子本体４の内側主面４ｄの全体が、素子本体４の相互間で接着層６０を介して相互に向き合っている。それぞれの内側主面４ｄは、端子電極６，８に覆われていないことから、段差状凸部が無く、平坦性に優れている。接着層６０に関しては、後で詳細に説明する。

本実施形態では、一対の主面電極部６ｂ，８ｂの間に位置する素子本体４の外側主面４ｃを覆う外側主面被覆層１８が、主面電極部６ｂ，８ｂの表面と実質的に面一となるように密着して存在している。外側主面被覆層１８は、主面電極部６ｂ，８ｂの間で、素子本体４の外側主面４ｃを覆うようになっている。

なお、「実質的に面一」とは、概ね面一であるが、多少段差を有していてもよいことを意味し、たとえば、（外側主面被覆層１８の平均厚み／主面電極部６ｂ，８ｂの平均厚み）×１００の式から求められる外側主面被覆層１８の相対厚みが７０～１１０％であればよい。これにより、素子本体４の外側主面４ｃ側の段差を軽減し、積層セラミックコンデンサ２が低背化しても段差への応力の集中を抑制することができ、積層セラミックコンデンサ２の曲げ強度を高めることができる。また、真空吸着により積層セラミックコンデンサ２をピックアップし易い。

外側主面被覆層１８の材質は特に限定されず、たとえばガラス、アルミナ系コンポジット材料、ジルコニア系コンポジット材料、ポリイミド樹脂、エポキシ樹脂、アラミド繊維、繊維強化プラスチックなどが例示されるが、外装領域１１および主面電極部６ｂ，８ｂとの密着性を高めて、曲げ強度を向上させる観点から、軟化点が６００℃以上８５０℃以下であるガラスが好ましい。

上記の観点から、外側主面被覆層１８に用いられるガラスの軟化点は６００℃以上８５０℃以下であることがより好ましい。このようなガラスとしては、たとえば、Ｓｉ－Ｂ－Ｚｎ－Ｏ系ガラスおよびＳｉ－Ｂａ－Ａｌ－Ｏなどが挙げられ、この他ガラス成分として、ＢａＯ、Ａｌ_２ Ｏ_３ 、アルカリ金属、ＣａＯ、ＳｒＯを含んでもよい。

外側主面被覆層１８を構成するガラス成分はガラス成分中にＳｉＯ_２ を３０～７０質量％含み、Ｂ_２ Ｏ_３ を１～２０質量％含み、ＺｎＯを１～６０質量％含むことが好ましい。これによりガラスの軟化点を適切な範囲内にし易くなる。

また、本実施形態の外側主面被覆層１８を構成するガラス成分中にＳｉＯ_２ とＢ_２ Ｏ_３ とＺｎＯが合計で７０～１００質量％含まれることが好ましい。これによりガラスの軟化点を適切な範囲にし易くなる。外側主面被覆層１８は外側主面４ｃ側の段差を軽減する観点から、主面電極部６ｂ，８ｂおよび外装領域１１との密着性を重視して材質が選択される。

また、本実施形態の外側主面被覆層１８は、誘電体層に比べて弾性率が低い材質であることが好ましい。これにより、外部からの応力衝撃を緩和するため、後工程でのクラック、割れを抑制することができる。

さらに、本実施形態の外側主面被覆層１８は、誘電体層に比べて線熱膨張係数が低い材質であることが好ましい。これにより、線膨張係数差を利用した応力調整による強度の向上を可能にすることができる。

図１Ａに示すように、一対の素子本体４の内側主面４ｄ同士は、接着層６０で接合してある。接着層６０は、本実施形態では、ガラスまたはガラスとセラミックスのコンポジット材料を主成分とする接着層で構成してある。 接着用ガラスとしては、前述した被覆層１８に用いるガラスと同様なガラスを用いることができる。ただし、被覆層１８に用いるガラスと異なり、接着用ガラスは、（Ｓｉ－Ｂ－Ｚｎ－Ｏ系ガラス、または、Ｓｉ－Ａｌ－Ｃａ－Ｏ系ガラス）であることが好ましい。また、ガラスとセラミックスのコンポジット材料において、ガラスはＳｉ－Ｂ－Ｚｎ－Ｏ系ガラスまたはＳｉ－Ａｌ－Ｃａ－Ｏ系ガラスであることが好ましく、セラミックスはアルミナ、ジルコニアが好ましく、より好ましいのはアルミナである。

本実施形態では、図１Ａに示す接着層６０の厚みｚ２は、特に限定されないが、好ましくは（１）～（５）μｍである。また、本実施形態では、接着層６０は、素子本体４の内側主面４ｄの全面に形成してあるが、素子本体４の内側主面４ｄの面積の少なくとも８０％以上、好ましくは９０％以上、さらに好ましくは、９５％超で形成してあることが好ましい。

図１Ａに示すように、本実施形態では、端側電極部６ａ，８ａの外面は、それぞれ導電膜９で覆われていても良い。すなわち、Ｚ軸方向の上側に位置する素子本体４の端側電極部６ａと、下側に位置する素子本体４の端側電極部８ａとは、導電膜９により接続され、Ｚ軸方向の上側に位置する素子本体４の端側電極部８ａと、下側に位置する素子本体４の端側電極部６ａとは、導電膜９により接続されていてもよい。その場合には、Ｚ軸方向の上側に位置する素子本体４のコンデンサ回路と、下側に位置する素子本体４のコンデンサ回路とは、並列に接続される。

なお、導電膜９は、端側電極部６ａ，８ａの外面に形成されていなくてもよく、その場合には、積層セラミックコンデンサ２の内部には、独立した２つ以上のコンデンサが形成される。導電膜９としては、特に限定されないが、導電性接着剤、樹脂電極などで構成される。

積層セラミックコンデンサ２の形状やサイズは、目的や用途に応じて適宜決定すればよいが、本実施形態では、積層セラミックコンデンサ２のＺ軸方向のトータル厚みｚ０を、たとえば１００μｍ以下、好ましくは９０μｍ以下、さらに好ましくは８０μｍ以下、特に好ましくは６０μｍ以下と薄くすることができ、積層セラミックコンデンサ２の低背化に寄与する。

なお、本実施形態では、コンデンサ２の長手方向長さであるＹ軸方向の長さｙ０を、厚みｚ０の３倍以上、好ましくは３００μｍ以上、好ましくは４００～１２００μｍとすることができる。また、コンデンサ２のＸ軸方向の幅ｘ０は、厚みｚ０の２倍以上、好ましくは２００μｍ以上、好ましくは２００～６００μｍとすることができる。

また、上記では、積層セラミックコンデンサ２の長手方向をＹ軸方向とし、積層セラミックコンデンサ２の短手方向をＸ軸方向としたが、積層セラミックコンデンサの長手方向をＸ軸方向とし、積層セラミックコンデンサの短手方向をＹ軸方向に設計することもできる。すなわち、向かい合う２つの外部電極６，８の間の距離を、向かい合う２つの側面４ｅ，４ｅの間の距離よりも短くすることができる。この場合、Ｘ軸方向の長さｘ０を、厚みｚ０の３倍以上、好ましくは３００μｍ以上、好ましくは４００～１２００μｍとすることができる。また、積層セラミックコンデンサ２のｙ軸方向の幅ｙ０は、厚みｚ０の２倍以上、好ましくは２００μｍ以上、好ましくは２００～６００μｍとすることができる。

また、本実施形態に係る積層セラミックコンデンサ２では、一対の素子本体４の内側主面４ｄ同士が、ガラスを主成分とする接着層６０またはガラスとセラミックスのコンポジット材料を主成分とする接着層６０で接合してある。ガラスまたはガラスとセラミックスのコンポジット材料を主成分とする接着層６０が素子本体４，４の積層方向の中間部分に存在することにより、積層セラミック電子部品２の曲げ強度が向上する。

また、それぞれの素子本体４の内側主面４ｄは、平坦面であることで、素子本体４の内側主面４ｄ同士を接着層６０により接着しやすくなる。

しかも、端子電極６，８が、素子本体４のＹ軸の方向の端部を覆いＹ軸の方向に相互に向き合う一対の端側電極部６ａ，８ａと、素子本体６の外側主面４ｃの一部を端側電極部６ａ，８ａにそれぞれ連続して覆う一対の主面電極部６ｂ，８ｂと、を有する。このような端子電極６，８を、各素子本体４に形成することで、たとえば図５に示すように、多層基板４０の内部に、積層セラミックコンデンサ２を埋め込みやすくなる。

図５では、積層セラミックコンデンサ２の端子電極６，８の主面電極部６ｂ，８ｂに、多層基板４０に形成してある配線パターン４２がスルーホール電極などを通して接続してある。なお、本実施形態の積層セラミックコンデンサ２は、図６に示すように回路基板４０ａの上に、たとえば異方導電性接着剤５０などを用いて実装されてもよい。

また、本実施形態において、図１Ａに示す素子本体４の外側主面４ｃまたは内側主面４ｄを構成する外装領域１１は、内側誘電体層１０よりも強度が高い誘電体材料で構成してあってもよい。このように構成することで、積層セラミックコンデンサ２の曲げ強度が、さらに向上する。また、強度が向上することで、素子本体４の長手方向寸法ｙ０または幅寸法ｘ０（図３参照）を長くすることが容易になり、素子本体４の内部における内部電極層１２の相互間の対向面積が広くなり、静電容量などの特性が向上する。さらに、図２Ａ１および図２Ａ２に示すサイドギャップ領域１４も内側誘電体層１０よりも強度が高い誘電体材料で構成してあってもよい。

次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について具体的に説明する。

まず、焼成後に図１Ａに示す内側誘電体層１０を構成することになる内側グリーンシートおよび外装領域１１を構成することとなる外側グリーンシートを製造するために、内側グリーンシート用ペーストおよび外側グリーンシート用ペーストを準備する。内側グリーンシート用ペーストおよび外側グリーンシート用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。

セラミック粉末の原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。セラミック粉末の原料は、本実施形態では、平均粒子径が０．４５μｍ以下、好ましくは０．１～０．３μｍ程度の粉体として用いられる。なお、内側グリーンシートをきわめて薄いものとするためには、グリーンシート厚みよりも細かい粉体を使用することが望ましい。

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。用いる有機溶剤も特に限定されず、アセトン、メチルエチルケトン等の各種有機溶剤から適宜選択すればよい。

また、グリーンシート用ペースト中には、必要に応じて、各種分散剤、可塑剤、誘電体、副成分化合物、ガラスフリット、絶縁体などから選択される添加物が含有されていてもよい。

可塑剤としては、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。

次に、焼成後に図１Ａに示す内部電極層１２を構成することになる内部電極パターン層を製造するために、内部電極層用ペーストを準備する。内部電極層用ペーストは、上記した各種導電性金属や合金からなる導電材と、上記した有機ビヒクルとを混練して調製する。

焼成後に図１Ａに示す端子電極６，８を構成することになる端子電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。

上記にて調製した内側グリーンシート用ペーストおよび内部電極層用ペーストを使用して、内側グリーンシートと、内部電極パターン層と、を交互に積層し、内部積層体を製造する。そして、内部積層体を製造した後に、外側グリーンシート用ペーストを使用して、外側グリーンシートを形成し、積層方向に加圧してグリーン積層体を得る。

なお、グリーン積層体の製造方法としては、上記の他、外側グリーンシートに直接内側グリーンシートと内部電極パターン層とを交互に所定数積層して、積層方向に加圧してグリーン積層体を得てもよい。

具体的には、まず、ドクターブレード法などにより、支持体としてのキャリアシート（たとえばＰＥＴフィルム）上に、内側グリーンシートを形成する。内側グリーンシートは、キャリアシート上に形成された後に乾燥される。

次に、内側グリーンシートの表面に、内部電極層用ペーストを用いて、内部電極パターン層を形成し、内部電極パターン層を有する内側グリーンシートを得る。次に、内部電極パターン層を有する内側グリーンシートを複数積層して、内部積層体を製造した後に、内部積層体の上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシートを形成し、積層方向に加圧してグリーン積層体を得る。

次に、グリーン積層体を個片状に切断してグリーンチップを得る。なお、内部電極パターン層の形成方法としては、特に限定されず、印刷法、転写法の他、蒸着、スパッタリングなどの薄膜形成方法により形成されていてもよい。

グリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、素子本体４が得られる。脱バインダ工程、焼成工程およびアニール工程は、連続して行なっても、独立して行なってもよい。

次に、素子本体４のＹ軸方向の両端面に、端子電極用ペーストを塗布して焼成し、端子電極６，８を形成する。端子電極６，８を形成するに際しては、たとえば図４Ａに示すように、二つの素子本体４，４のそれぞれの内側主面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を、まず形成する。

ダミーブロック２０は、後工程において除去可能な材料で構成されることが好ましく、端子電極用ペーストが付着し難い材料であることが好ましい。ダミーブロック２０は、たとえばシリコンゴム、ニトリルゴム、ポリウレタン、フッ素樹脂、ＰＥＴ樹脂、ＰＥＮ樹脂などで構成される。ダミーブロック２０のＸ軸方向幅およびＹ軸方向幅は、素子本体４のサイズと略同じであることが好ましい。ダミーブロック２０のＺ軸方向の厚みは、素子本体４のＺ軸方向厚みと同等、またはそれより薄くても厚くてもよい。

なお、ダミーブロック２０を設けることなく、二つの素子本体４，４のそれぞれの内側主面４ｄ，４ｄを、後工程で剥離可能な接着剤で直接に接着してワーク２２を形成してもよい。接着剤としては、たとえば変性シリコーンポリマー、ＰＶＡ水溶液のり、水溶性アクリル樹脂水溶液のり、変性ポリウレタン、変性シリコーン＋エポキシ樹脂の２液型、デンプンのりなどが好ましい。また、ダミーブロック２０の代わりに、一つ以上の素子本体４を、二つの素子本体４，４の間に接着してワーク２２を形成してもよい。

ワーク２２は、二つ以上の素子本体４，４が組み合わされているために、仮に素子本体４，４自体のＺ軸方向厚みが薄くても、十分に取り扱いやすい厚みを持ち、従来と同様にして、保持板３０の貫通孔３２にワーク２２を取り付けて、端子電極６および８の形成を行うことができる。なお、端子電極６，８の形成方法についても特に限定されず、端子電極用ペーストの塗布・焼付け、メッキ、蒸着、スパッタリングなどの適宜の方法を用いることができる。必要に応じ、端子電極６，８表面に、メッキ等により被覆層を形成する。被覆層としては、Ｎｉメッキ、Ｓｎメッキ、ＡｕメッキまたはＣｕメッキなどが例示される。

端子電極６および８を形成した後には、ダミーブロック２０を除去するなどで、二つの素子本体４，４を分離すれば、図１Ａに示す一対の素子本体４が得られる。すなわち、それぞれの素子本体４の内側主面４ｄには、端子電極６，８が実質的に形成されておらず、素子本体４の内側主面４ｄの全体が外部に露出している素子本体４が得られる。

次に、上記素子本体４のＺ軸に垂直な外側主面４ｃに外側主面被覆層１８を形成する。外側主面被覆層１８を形成する方法は特に限定されず、たとえば、ディップ、印刷、塗布、蒸着、スパッタリング等が挙げられる。

たとえば、塗布により外側主面被覆層１８を形成する場合には、素子本体４の外側主面４ｃに被覆層用ペーストを塗布し、焼き付けることにより外側主面被覆層１８を形成することができる。被覆層用ペーストが塗布された素子本体４の焼き付け条件は特に限定されず、たとえば、加湿Ｎ_２ または乾燥Ｎ_２ の雰囲気において、６００～１０００℃、０．１～３時間保持し、焼き付けられる。

次に主面電極部６ｂ，８ｂの表面、外側主面被覆層１８の表面のＺ軸方向の端部が面一になるように研磨する。なお、主面電極部６ｂ，８ｂの表面にメッキ膜が形成されている場合は、メッキ膜と外側主面被覆層１８の表面が面一となるように研磨してもよい。

次に、このようにして製造された一対の素子本体４，４のそれぞれの内側主面４ｄ，４ｄを、図１Ａに示す接着層６０で接着して接合すれば、図１Ａに示す積層セラミックコンデンサ２が得られる。

なお、図４Ａに示す工程で、ダミーブロック２０を設けることなく、二つの素子本体４，４のそれぞれの内側主面４ｄ，４ｄを、図１Ａに示す接着層６０で接着し、その後の工程でも、素子本体４，４を分離しないで、そのまま端子電極６，８を直接に形成してもよい。

このようにして製造された本実施形態の積層セラミックコンデンサ２は、たとえば図６に示すように、プリント基板上などに実装され、各種電子機器等に使用される。あるいは、図５に示すように、多層基板４０の内部に、積層セラミックコンデンサ２を埋め込まれて使用される。本実施形態の積層セラミックコンデンサ２の具体的な用途としては好ましくは、デカップリングコンデンサが挙げられるが、これに限定されず、高耐圧コンデンサ、低ＥＳＬコンデンサ、大容量コンデンサなどとしても使用される。

第２実施形態
図２Ａ２に示すように、本実施形態に係る積層セラミックコンデンサ２では、以下に示す以外は、第１実施形態の積層セラミックコンデンサ２と同様である。この積層セラミックコンデンサ２では、素子本体４のＸ軸の方向に沿って向き合う側面４ｅに第１実施形態の外側主面被覆層１８に連続して具備されるサイド被覆層１８ａを有している。このように構成することで、積層セラミックコンデンサ２の強度がさらに向上する。

サイド被覆層１８ａの材質は特に限定されず、外側主面被覆層１８と同じであってもよいし、異なっていてもよい。また、サイド被覆層１８ａの厚みも特に限定されず、外側主面被覆層１８と同じであってもよいし、異なっていてもよい。

サイド被覆層１８ａを形成する方法は特に限定されず、たとえば外側主面被覆層１８と同様の方法により形成される。

第３実施形態
図１Ｂおよび図２Ｂに示すように、本実施形態に係る積層セラミックコンデンサ２ａでは、以下に示す以外は、第１実施形態の積層セラミックコンデンサ２と同様である。この積層セラミックコンデンサ２ａでは、少なくともいずれか一方の素子本体４の外側主面４ｃは、内側誘電体層１０よりも強度が高い材料で構成してある外側主面強化層１６を含む。

外側主面強化層１６は、第１実施形態と同様にして素子本体４を形成した後に、端子電極６，８を形成する前に、素子本体４の外側主面４ｃに形成される。外側主面強化層１６の材質としては、特に限定されないが、たとえばガラス、アルミナ系コンポジット材料、ジルコニア系コンポジット材料、ポリイミド樹脂、エポキシ樹脂、アラミド繊維、繊維強化プラスチックなどが例示される。また、外側主面強化層１６の材質は外側主面被覆層１８の材質と同じであってもよいし、異なっていてもよい。

このように構成することで、積層セラミックコンデンサ２ａの曲げ強度がさらに向上する。また、強度が向上することで、素子本体４を薄くしても、素子本体４の長手方向寸法ｙ０または幅寸法ｘ０（図３参照）を長くすることが容易になり、素子本体４の内部における内部電極層１２の相互間の対向面積が広くなり、静電容量などの積層セラミックコンデンサ２ａの特性が、さらに向上する。

上記の観点から、（外側主面強化層１６の平均厚み／主面電極部６ｂ，８ｂの平均厚み）×１００の式から求められる外側主面強化層１６の相対厚みは２０～１３３％であることが好ましい。

なお、外側主面強化層１６を構成するガラス成分は特に限定されないが、ＳｉＯ_２ 、ＢａＯ、Ａｌ_２ Ｏ_３ 、アルカリ金属、ＣａＯ、ＳｒＯ、Ｂ_２ Ｏ_３ を含むことが好ましい。外側主面強化層１６を構成するガラス成分として含まれるＳｉＯ_２ は、外側主面強化層１６のガラス成分中に３０～７０質量％含まれることが好ましい。ＳｉＯ_２ を上記の範囲で含む場合、上記の範囲よりも少ない場合に比べて、網目形成酸化物が十分な量となり、耐めっき性を良好にする。ＳｉＯ_２ を上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、軟化点が高くなりすぎるのを防ぎ、作業温度が高くなり過ぎるのを防ぐ。

本実施形態の外側主面強化層１６を構成するガラス成分として含まれるＢａＯは、外側主面強化層１６のガラス成分中に２０～６０質量％含まれることが好ましい。ＢａＯを上記の範囲で含む場合、上記の範囲よりも少ない場合に比べて、誘電体層との密着性を良好にしてデラミネーションを生じにくくする。また、熱膨張係数が小さくなり過ぎるのを防ぎ、クラックを生じにくくする。さらに、誘電体層がＢａＴｉＯ_３ の場合、Ｂａがガラス成分に溶出してしまうのを防止し、ＨＡＬＴ信頼性が低下することを抑制する。ＢａＯを上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、ガラス化を良好にし、さらに、耐めっき性を良好にする。

本実施形態の外側主面強化層１６を構成するガラス成分として含まれるＡｌ_２ Ｏ_３ は、外側主面強化層１６のガラス成分中に１～１５質量％含まれることが好ましい。Ａｌ_２ Ｏ_３ を上記の範囲で含む場合、上記の範囲よりも少ない場合に比べて、耐めっき性が良好である。Ａｌ_２ Ｏ_３ を上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、軟化点が上昇し過ぎるのを防ぐ。

本実施形態の外側主面強化層１６を構成するガラス成分中にＳｉＯ_２ とＢａＯとＡｌ_２ Ｏ_３ が合計で７０～１００質量％含まれることが好ましい。これにより誘電体層と外側主面強化層１６の界面でＢａ－Ｔｉ－Ｓｉ－Ｏ相が形成され易くなる。

本実施形態の外側主面強化層１６を構成するガラス成分として含まれるアルカリ金属としては、Ｌｉ、Ｎａ、Ｋが挙げられるが、熱膨張係数の観点から、Ｋ、Ｎａがより好ましい。本実施形態の外側主面強化層１６を構成するガラス成分として含まれるアルカリ金属は、外側主面強化層１６のガラス成分中に０．１～１５質量％含まれることが好ましい。これにより熱膨張係数を、高めることができる。アルカリ金属を上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、耐めっき性を良好にできる。

本実施形態の外側主面強化層１６を構成するガラス成分として含まれるＣａＯは、外側主面強化層１６のガラス成分に０～１５質量％含まれることが好ましい。これにより熱膨張係数を高めることができ、耐めっき性を良好にできる。

本実施形態の外側主面強化層１６を構成するガラス成分として含まれるＳｒＯは、外側主面強化層１６のガラス成分に０～２０質量％含まれることが好ましい。これにより熱膨張係数を高めることができ、耐めっき性を良好にできる。ＳｒＯを上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、ＳｒＯがＢａＴｉＯ_３ と反応することを防ぎ、チップの絶縁性と信頼性を向上できる。

本実施形態の外側主面強化層１６を構成するガラス成分として含まれるＢ_２ Ｏ_３ は、外側主面強化層１６のガラス成分に０～１０質量％含まれることが好ましい。これによりガラスの網目形成酸化物としての効果を発揮できる。Ｂ_２ Ｏ_３ を上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、耐めっき性を良好にできる。

本実施形態では、外側主面強化層１６は、外装領域１１の外面側の一部のみを構成しているが、外装領域１１の大部分、または全てを占めていてもよい。外側主面強化層１６は、素子本体４の外側主面４ｃまたは内側主面４ｄに強化層用ペーストを塗布し、焼き付けることにより形成することができる。

この強化層用ペーストは、たとえば上記したガラス原料と、エチルセルロースを主成分とするバインダと分散媒であるターピネオールおよびアセトンとをミキサーで混練して得られる。素子本体４への強化層用ペーストの塗布方法は特に限定されず、たとえば、ディップ、印刷、塗布、蒸着、噴霧等の方法が挙げられる。

強化層用ペーストが塗布された素子本体４の焼き付け条件は特に限定されず、たとえば、加湿Ｎ_２ または乾燥Ｎ_２ の雰囲気において、７００℃～１３００℃、０．１時間～３時間保持し、焼き付けられる。

第４実施形態
図２Ｃに示すように、本実施形態に係る積層セラミックコンデンサ２ｂでは、以下に示す以外は、第３実施形態の積層セラミックコンデンサ２ａと同様である。この積層セラミックコンデンサ２ｂでは、素子本体４のＸ軸方向に沿って向き合う側面４ｅに第３実施形態の外側主面強化層１６に連続して具備されているサイド強化層１６ａを有している。このように構成することで、積層セラミックコンデンサ２の強度がさらに向上する。

なお、図２Ｃでは、サイド強化層１６ａは、サイドギャップ領域１４の側面４ｅ側の一部のみを構成しているが、サイドギャップ領域１４の全体を占めていてもよい。すなわち、サイド強化層１６ａは、内部電極層１２のＸ軸方向の端部に接触していてもよい。

サイド強化層１６ａの材質は特に限定されず、外側主面強化層１６と同じであってもよいし、異なっていてもよい。また、サイド強化層１６ａの厚みも特に限定されず、外側主面強化層１６と同じであってもよいし、異なっていてもよい。

サイド強化層１６ａを形成する方法は特に限定されず、たとえば外側主面強化層１６と同様の方法により形成される。

第５実施形態
図１Ｃに示すように、本実施形態に係る積層セラミックコンデンサ２ｃでは、以下に示す以外は、図１Ｂに係る実施形態の積層セラミックコンデンサ２ａと同様である。この積層セラミックコンデンサ２ｃでは、図１Ｂに示す素子本体４の外側主面４ｃに形成してある強化層１６と同様な強化層１６を、素子本体４の内側主面４ｄに形成してある。その他の構成と作用効果は、前述した実施形態と同様である。強化層１６は、図１Ｃに記載した構成（素子本体４に先に強化層１６を形成し、後に第１端子電極６、第２端子電極８を形成する手法）に限定されず、逆の手法（先に素子本体４に先に第１端子電極６、第２端子電極８を形成し、後に強化層１６を形成する手法）を適宜用いてもよい。

第６実施形態
図１Ｄに示すように、本実施形態に係る積層セラミックコンデンサ２ｄでは、以下に示す以外は、上述した全ての実施形態の積層セラミックコンデンサと同様である。この積層セラミックコンデンサ２ｄでは、図１Ａに示す積層セラミックコンデンサ２とは異なり、下側に位置する素子本体４の外側主面４ｃには、端子電極６，８が実質的に存在せず、素子本体４の外側主面４ｃが露出している。この下側の素子本体４の外側主面４ｃは、平坦面でもある。

すなわち、下側に位置する素子本体４に形成してある端子電極６，８は、素子本体４のＹ軸の方向の端部を覆うように相互に向き合う一対の端側電極部６ｄ，８ｄを有し、主面電極部６ｂ，８ｂを有さない。なお、端側電極部６ｄ，８ｄには、図２Ａ１に示すようなサイド電極部６ｃ，８ｃは、一体的に形成してあってもよい。

また、本実施形態では、上側の素子本体４の端面に密着して形成されている端側電極部６ａ，８ａが、積層方向に隣り合う下側の素子本体４の端面に密着して形成されている端側電極部６ｄ，８ｄと、それぞれ連続して形成してある。

接着層６０は、本実施形態では、上述した全ての実施形態と同様に、ガラスを主成分として構成することが好ましいが、樹脂層で構成してもよい。樹脂層としては、耐熱性に優れたポリイミド樹脂、エポキシ樹脂などで構成される。

接着層６０を樹脂層で構成することで、接着層６０が衝撃を吸収し、部品の破損を、効果的に抑制することができる。すなわち、接着層６０により、積層セラミックコンデンサ２ｄに加わる外力による機械的衝撃を和らげることができ、コンデンサ２の破損を、より効果的に抑制することができる。

本実施形態の積層セラミックコンデンサ２ｄを製造するには、たとえば図４Ｂに示すように、接着層６０で素子本体４，４を接続して素子本体組立体を形成し、その後に、これらの素子本体組立体をダミーブロック２０に仮接着する。その後は、前述した実施形態と同様にして、端子電極６，８の形成を行う。その結果、図１Ｄに示すように、積層方向に位置する素子本体４，４のＹ軸方向の両端をＺ軸方向に一体的に覆う端子電極６，８を形成することができる。すなわち、端面電極部６ａと端面電極部６ｄとが連続して形成され、端面電極部８ａと端面電極部８ｄとが連続して形成される。また、図２Ａ１に示すサイド電極部６ｃ，８ｃとは異なり、これらもＺ軸方向に連続して形成される。

また、図４Ｂに示すように、ダミーブロック２０に接触する一方の素子本体４の外側主面４ｃには、端子電極６，８が形成されず、平坦な素子本体４の露出面となる。また、他方の素子本体４の外側主面４ｃには、端子電極６，８の主面電極部６ｂ，８ｂが形成される。

本実施形態では、Ｚ軸方向の下側に位置する他方の素子本体４の外側主面４ｃには、端子電極６，８が実質的に存在しない。そのため、前述した実施形態に比較して、さらに積層セラミックコンデンサ２ｄの厚みを薄くすることが可能になる。また、端子電極６，８が形成されない他方の素子本体４の外側主面４ｃは、積層セラミックコンデンサ２ｄの底面となる平坦な面として機能し、トータル厚みが同じ条件では、前述した実施形態に比べて、曲げ強度が、さらに向上する。

本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。

たとえば、図４Ａに示すダミーブロック２０の代わりに、一つ以上の素子本体４を配置して接着した場合には、それらの素子本体４には、端側電極部６ａ，８ａとサイド電極部６ｃ，８ｃのみが形成される。すなわち、その場合には、素子本体４の内側主面４ｄおよび外側主面４ｃの双方に端子電極６，８が実質的に形成されない端子電極を持つ素子本体４が得られる。これらの素子本体４は、素子本体４の内側主面４ｄおよび外側主面４ｃの双方に端子電極６，８が実質的に形成されない端子電極を持つ。そのため、このような素子本体４は、たとえば図１Ａ～図１Ｄに示す一対の素子本体４の間に、接着層６０を介して接合することができる。その場合には、３つ以上の素子本体４が、積層セラミック電子部品を構成することになる。

さらに、上記の実施形態では一対の主面電極部６ｂ，８ｂの間に位置する素子本体４の外側主面４ｃを外側主面被覆層１８が覆っているが、素子本体４の外側主面４ｃを外側主面被覆層１８が覆っていなくてもよい。

また、本発明の積層セラミック電子部品は、積層セラミックコンデンサに限らず、その他の積層電子部品に適用することが可能である。その他の積層電子部品としては、誘電体層（絶縁層）が内部電極を介して積層される全ての電子部品であり、たとえばバンドパスフィルタ、インダクタ、積層三端子フィルタ、圧電素子、ＰＴＣサーミスタ、ＮＴＣサーミスタ、バリスタなどが例示される。

さらに、本発明の積層セラミック電子部品では、接着層６０を介して組み合わされる素子本体と素子本体とは、異なる種類の電子部品であってもよい。たとえば一方の素子本体が、積層セラミックコンデンサであり、他方が、インダクタでなどであってもよい。

以下、本発明をさらに詳細な実施例に基づき説明するが、本発明はこれら実施例に限定されない。

試料番号１
下記の通り、試料番号１の積層セラミックコンデンサ２を作製した。

まず、ＢａＴｉＯ_３ 系セラミック粉末：１００質量部と、ポリビニルブチラール樹脂：１０質量部と、可塑剤としてのジオクチルフタレート（ＤＯＰ）：５質量部と、溶媒としてのアルコール：１００質量部とをボールミルで混合してペースト化し、内側グリーンシート用ペーストを得た。

また、上記とは別に、Ｎｉ粒子４４．６質量部と、テルピネオール：５２質量部と、エチルセルロース：３質量部と、ベンゾトリアゾール：０．４質量部とを、３本ロールにより混練し、スラリー化して内部電極層用ペーストを作製した。

上記にて作製した内側グリーンシート用ペーストを用いて、ＰＥＴフィルム上に内側グリーンシートを形成した。次に、内部電極層用ペーストを用いて、内部電極パターン層を所定パターンで形成した後、ＰＥＴフィルムからシートを剥離し、内部電極パターン層を有する内側グリーンシートを得た。

このようにして得られた内部電極パターン層を有する内側グリーンシートを交互に積層し、内部積層体を製造した。

次に、内部積層体の上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシートを形成し、積層方向に加圧接着してグリーン積層体を得た。外側グリーンシート用ペーストは、内側グリーンシート用ペーストと同様の方法により得た。

次に、グリーン積層体を切断してグリーンチップを得た。

次に、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、素子本体４を得た。

脱バインダ処理条件は、昇温速度６０℃／時間、保持温度：２６０℃、保持時間：８時間、雰囲気：空気中とした。

焼成条件は、昇温速度２００℃／時間、保持温度１０００℃～１２００℃とし、温度保持時間を２時間とした。冷却速度は２００℃／時間とした。なお、雰囲気ガスは、加湿したＮ_２ ＋Ｈ_２ 混合ガスとした。

アニール条件は、昇温速度：２００℃／時間、保持温度：５００℃～１０００℃、温度保持時間：２時間、冷却速度：２００℃／時間、雰囲気ガス：加湿したＮ_２ ガスとした。

なお、焼成およびアニールの際の雰囲気ガスの加湿には、ウェッターを使用した。

次に、図４Ａに示すように、二つの素子本体４，４のそれぞれの内側主面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を、まず形成して、保持板３０の貫通孔３２にワーク２２を取り付けた。

次に、平均粒径０．４μｍの球状のＣｕ粒子とフレーク状のＣｕ粉の混合物１００質量部と、有機ビヒクル（エチルセルロース樹脂５質量部をブチルカルビトール９５質量部に溶解したもの）３０質量部、およびブチルカルビトール６質量部とを混練し、ペースト化した端子電極用ペーストを得た。

得られた端子電極用ペーストをセラミック焼結体のＹ軸方向の端面にディップにより塗布し、Ｎ_２ 雰囲気で８５０℃にて１０分間焼成して、素子本体４の表面に端子電極６，８を形成した。

次に、ダミーブロック２０を除去して、二つの素子本体４，４を分離した。次に、このようにして製造された一対の素子本体４，４のそれぞれの内側主面４ｄ，４ｄを、図１Ａに示す接着層６０で接着して接合して、図１Ａに示す積層セラミックコンデンサ２を得た。接着層６０は、Ｓｉ－Ｂ－Ｚｎ－Ｏ系ガラスであった。

積層セラミックコンデンサ２の厚みｚ０は、表１に示すように、８０μｍであった。また、主面電極部６ｂ，８ｂの厚みは１５μｍであり、端側電極部６ａ，８ａの厚みは１０μｍであった。また、図１Ａに示す外側主面被覆層１８は、形成しなかった。

試料番号２
試料番号２では、図１Ｂに示すように、素子本体４の外側主面４ｃに、外側主面強化層１６を、Ｓｉ－Ｂ－Ｚｎ－Ｏ系ガラスで形成した以外は、試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号２の仕様を表１に示す。

試料番号３～５
試料番号３～５では、外側主面強化層１６を、Ｓｉ－Ａｌ－Ｃａ－Ｏ系ガラス、ポリイミド樹脂、エポキシ樹脂でそれぞれ形成した以外は、試料番号２と同様にして積層セラミックコンデンサ２を作製した。試料番号３～５の仕様を表１に示す。

試料番号６
試料番号６では、接着層６０を、Ｓｉ－Ａｌ－Ｃａ－Ｏ系ガラスで形成した以外は、試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号６の仕様を表１に示す。

試料番号７～１０
試料番号７～１０では、接着層６０を、Ｓｉ－Ａｌ－Ｃａ－Ｏ系ガラスで形成した以外は、試料番号２～５とそれぞれ同様にして積層セラミックコンデンサ２を作製した。試料番号７～１０の仕様を表１に示す。

試料番号１１
試料番号１１では、接着層６０を、Ｓｉ－Ｂ－Ｚｎ－Ｏ系ガラスとアルミナのコンポジット材料で形成した以外は、試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号１１の仕様を表１に示す。

試料番号１２
試料番号１２では、接着層６０を、Ｓｉ－Ｂ－Ｚｎ－Ｏ系ガラスとアルミナのコンポジット材料で形成した以外は、試料番号２と同様にして積層セラミックコンデンサ２を作製した。試料番号１２の仕様を表１に示す。

試料番号１３～１５
試料番号１３～１５では、接着層６０を、Ｓｉ－Ｂ－Ｚｎ－Ｏ系ガラスとアルミナのコンポジット材料で形成し、外側主面強化層１６を、Ｓｉ－Ａｌ－Ｃａ－Ｏ系ガラス、ポリイミド樹脂、エポキシ樹脂でそれぞれ形成した以外は、試料番号２と同様にして積層セラミックコンデンサ２を作製した。試料番号１３～１５の仕様を表１に示す。

試料番号１６
試料番号１６では、接着層６０を、Ｓｉ－Ａｌ－Ｃａ－Ｏ系ガラスとアルミナのコンポジット材料で形成した以外は、試料番号１と同様にして積層セラミックコンデンサ２を作製した。試料番号１６の仕様を表１に示す。

試料番号１７～２０
試料番号１７～２０では、接着層６０を、Ｓｉ－Ａｌ－Ｃａ－Ｏ系ガラスとアルミナのコンポジット材料で形成した以外は、試料番号１２～１５とそれぞれ同様にして積層セラミックコンデンサ２を作製した。試料番号１７～２０の仕様を表１に示す。

試料番号２１
試料番号２１では、図４Ａにおいて、ダミーブロック無しで、従来の方法で作成した厚み１００μｍの単一の素子本体４のみを、保持板３０で保持し、素子本体４の両端面に、それぞれ端子電極６および８を形成して積層セラミックコンデンサを作製した。試料番号２１の仕様を表１に示す。

＜３点曲げ強度＞
得られた積層セラミックコンデンサ２のサンプルに対して、測定器（商品名：５５４３、Ｉｎｓｔｒｏｎ社製）を用いて３点曲げ強度を測定した。測定時に試験片を支える２点間の治具距離は４００μｍとし、測定速度は０．５ｍｍ／ｍｉｎとし、試験数１０個で測定して得られた値の平均値（単位：ＭＰａ）を測定した。試料番号２の３点曲げ強度を１００％としたときの各試料の相対値を表１に示す。なお、試料番号１の３点曲げ強度は２００ＭＰａであった。

表１より、接着層が存在することにより、薄型にしても、積層セラミックコンデンサの曲げ強度が向上することが確認できた。

２，２ａ，２ｂ，２ｃ，２ｄ… 積層セラミックコンデンサ
４… 素子本体
４ａ，４ｂ… 端面
４ｃ… 外側主面
４ｄ… 内側主面
４ｅ… 側面
６… 第１端子電極
６ａ… 端側電極部
６ｂ… 主面電極部
６ｃ… サイド電極部
６ｄ… 端側電極部
８… 第２端子電極
８ａ… 端側電極部
８ｂ… 主面電極部
８ｃ… サイド電極部
８ｄ… 端側電極部
９… 導電膜
１０… 内側誘電体層
１１… 外装領域
１２… 内部電極層
１２ａ，１２ｂ… 引出部
１３… 内装領域
１４… サイドギャップ領域
１６… 強化層
１８… 外側主面被覆層
１８ａ… サイド被覆層
２０… ダミーブロック
２２… ワーク
３０… 保持板
３２… 貫通孔
４０… 多層基板
４０ａ… 回路基板
４２，４２ａ… 配線パターン
５０… 異方導電性接着剤
６０… 接着層

Claims (11)

1. 第１軸および第２軸を含む平面に実質的に平行な内部電極層と絶縁層とが第３軸の方向に沿って交互に積層してある一対の素子本体と、
   前記素子本体のそれぞれの端面に密着して形成され、前記内部電極層に電気的に接続してある端子電極と、を有する積層セラミック電子部品であって、
   それぞれの前記素子本体の外側主面と前記第３軸の方向に沿って反対側に位置する前記素子本体の内側主面には、それぞれ前記端子電極が実質的に存在せず、
   一対の前記素子本体の内側主面同士が、ガラスとセラミックスのコンポジット材料を主成分とする接着層で接合してあることを特徴とする積層セラミック電子部品。
2. 少なくともいずれか一方の素子本体に形成してある前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な外側主面の一部を前記端側電極部にそれぞれ連続して覆う一対の主面電極部と、を有し、
   一対の前記主面電極部の間に位置する前記素子本体の前記外側主面を覆う外側主面被覆層が、前記主面電極部の表面と実質的に面一となるように密着して存在している請求項１に記載の積層セラミック電子部品。
3. いずれか一方の素子本体に形成してある前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部と、前記素子本体の前記第３軸に実質的に垂直な外側主面の一部を前記端側電極部にそれぞれ連続して覆う一対の主面電極部と、を有し、
   一対の前記主面電極部の間に位置する前記素子本体の前記外側主面を覆う外側主面被覆層が、前記主面電極部の表面と実質的に面一となるように密着して存在してあり、
   いずれか他方の前記素子本体に形成してある前記端子電極が、前記内部電極層が引き出される前記素子本体の前記第２軸の方向の端部を覆い前記第２軸の方向に相互に向き合う一対の端側電極部を有し、前記他方の素子本体の外側主面には、端子電極が実質的に存在しないことを特徴とする請求項１に記載の積層セラミック電子部品。
4. 前記素子本体のそれぞれの端面に密着して形成されている前記端子電極が、積層方向に隣り合う前記端子電極の間で連続して形成してある請求項３に記載の積層セラミック電子部品。
5. 前記接着層は、樹脂層で構成してある請求項３または４に記載の積層セラミック電子部品。
6. 前記素子本体の前記外側主面または前記内側主面に強化層を有する請求項１～５のいずれかに記載の積層セラミック電子部品。
7. 前記強化層の材質はＳｉを主成分とするガラスである請求項６に記載の積層セラミック電子部品。
8. 前記強化層の材質は樹脂を主成分とする膜である請求項６に記載の積層セラミック電子部品。
9. 前記端子電極の表面がＮｉメッキ、Ｓｎメッキ、ＡｕメッキおよびＣｕメッキから選ばれる少なくとも１種により覆われている請求項１～８のいずれかに記載の積層セラミック電子部品。
10. 基板に埋め込まれることができる請求項１～９のいずれかに記載の積層セラミック電子部品。
11. 前記他方の素子本体の外側主面は平坦面である請求項３に記載の積層セラミック電子部品。
    

Images